JP2002542622A - エピプロセスを用いたｓｏｉ基板の表面仕上げ - Google Patents

エピプロセスを用いたｓｏｉ基板の表面仕上げ

Info

Publication number
JP2002542622A
JP2002542622A JP2000612989A JP2000612989A JP2002542622A JP 2002542622 A JP2002542622 A JP 2002542622A JP 2000612989 A JP2000612989 A JP 2000612989A JP 2000612989 A JP2000612989 A JP 2000612989A JP 2002542622 A JP2002542622 A JP 2002542622A
Authority
JP
Japan
Prior art keywords
substrate
silicon
wafer
hydrogen
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000612989A
Other languages
English (en)
Other versions
JP2002542622A5 (ja
Inventor
カン・シェン・ジー
マリク・イゴー・ジェイ
Original Assignee
シリコン ジェネシス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン ジェネシス コーポレイション filed Critical シリコン ジェネシス コーポレイション
Publication of JP2002542622A publication Critical patent/JP2002542622A/ja
Publication of JP2002542622A5 publication Critical patent/JP2002542622A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 基板上に規定され得るシリコンなどの材料膜（２１０１）の処理方法。この方法は、酸化物表面または境界面（２３０５）上にあり、所定の表面粗さ値を特徴とする劈開面（２４０４）を備える基板（２２０１）を設けることを含む。基板は、劈開面（２４０４）から規定された水素担持粒子の分布を有する。この方法は、所定の表面粗さ値を約５０パーセントおよびそれ以上下げるために、劈開面（２４０４）をエッチャント担持環境（２４０１）に維持しながら、劈開面（２４０４）の温度を約１，０００℃よりも高い温度まで上昇させることをさらに含む。この値は、実施形態に応じて、約８０または９０パーセントおよびそれ以上下げられることが好ましい。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は物の製造に関する。さらに詳しく言えば、本発明は、シリコン、シリ
コンゲルマニウムなどの材料膜の表面のきめや表面の特徴を改良するための技術
を提供する。本発明は、例えば、集積回路を製造するための層転移プロセスから
劈開膜を処理または平滑化することに応用可能である。しかしながら、本発明を
応用できる場は多数あることを理解されたい。例えば、多層構造の集積回路デバ
イス、集積半導体デバイスの三次元パッケージング、フォトニックデバイス、圧
電デバイス、マイクロ電子機械システム（「ＭＥＭＳ」）、センサ、アクチュエ
ータ、太陽電池、フラットパネルディスプレイ（例えば、ＬＣＤ、ＡＭＬＣＤ）
、ドーピング半導体デバイス、生物学的および生理学的デバイスなど、他の基板
の膜を平滑化することにも本発明を応用することができる。
【０００２】 集積回路は半導体材料のチップ上に組み立てられる。多くの場合、これらの集
積回路には、数千、さらには数百万のトランジスタや他のデバイスが含まれる。
特に、通常、トランジスタの数が多いほどより多くの機能が得られるため、半導
体の所与の領域内にできるだけ多くのトランジスタを設けることが望ましく、さ
らに、チップが小型化すると、ウェーハ当たりのチップ数の増加および低コスト
化を実現することができる。集積回路の中には、一般的に「バルク」シリコンウ
ェーハと呼ばれる単結晶シリコンのスライスまたはウェーハ上に組み立てられる
集積回路がある。このような「バルク」シリコンウェーハ上のデバイスは、通常
、互いに絶縁される。バルクシリコンウェーハ上でこれらのデバイスを互いに絶
縁するために、シリコンの局所酸化（「ＬＯＣＯＳ」）プロセス、トレンチ絶縁
など、さまざまな技術が提案され、または使用されてきた。しかしながら、これ
らの技術にもさまざまな制約がある。例えば、従来の絶縁技術では、チップ上の
著しい量の貴重なウェーハ表面が使用され、さらに、絶縁プロセスの産物として
非平坦な表面が生じることが多い。これらの考慮すべき問題のいずれか一方また
は両方が生じると、一般的に、所与のチップで達成可能な集積度が制限される。
さらに、トレンチ絶縁では、極めて時間がかかり、正確に行うことが困難なこと
がある反応性イオンエッチングプロセスが必要となることが多い。 絶縁物上の半導体（「ＳＯＩ」）ウェーハを用いることにより、超大規模集積化
（「ＶＬＳＩ」）または超大規模集積化（「ＵＬＳＩ」）を達成するアプローチ
がとられる。ＳＯＩウェーハは、通常、絶縁材料層の上部にシリコン層を有する
。ＳＯＩウェーハを製造するために、さまざまな技術が提案され、または使用さ
れてきた。これらの技術の中には、サファイア基板上に薄いシリコン層を成長さ
せること、シリコン層を絶縁基板に接合すること、バルクシリコンウェーハのシ
リコン層の下に絶縁層を形成することが挙げられる。ＳＯＩ集積回路において、
デバイスの底部を含む各デバイスを絶縁物で囲むことにより、従来のデバイス処
理方法を用いて、多くの場合、ほぼ完全なデバイス絶縁が得られる。ＳＯＩウェ
ーハがバルクシリコンウェーハよりも優れている利点として、ＳＯＩウェーハ上
のデバイス間の絶縁に必要とされる面積が、バルクシリコンウェーハ上での絶縁
に通常必要とされる面積よりも小さいことが挙げられる。
【０００３】 ＳＯＩには、他にもバルクシリコン技術よりも優れた利点がある。例えば、バ
ルクシリコンウェーハと比較すると、ＳＯＩが提供する製造シーケンスはより単
純なものである。また、ＳＯＩウェーハ上に製造されるデバイスは、バルクシリ
コンウェーハ上に製造されるデバイスよりも、良好な耐放射線性、低光誘導電流
および低クロストークの特性も備えることがある。しかしながら、バルクシリコ
ンウェーハの製造に関してすでに解決された問題が、ＳＯＩウェーハ上でデバイ
スを製造するために解決すべき問題として残っている。
【０００４】 例えば、一般に、絶縁層の上にあるシリコン膜からあらゆる表面の凹凸を取り
除くために、ＳＯＩウェーハにも研磨を施さなければならない。一般的に、研磨
の中には、一般的にＣＭＰと呼ばれる化学機械研磨がある。ＣＭＰは、一般的に
時間とコストがかかり、コスト効率良く表面の非均一性を取り除く作業を行うこ
とが困難なことがある。すなわち、ＣＭＰ機械は高価なものであり、同様に高価
なスラリ混合物が大量に必要となる。また、スラリ混合物は、高度に酸性または
苛性のものである場合がある。したがって、スラリ混合物は、ＳＯＩウェーハ上
に製造されるデバイスの機能性および信頼性に影響を与える可能性がある。
【０００５】 以上のことから、ＳＯＩなどの基板を製造するための改良された技術が強く望
まれることが分かる。
【０００６】 （発明の概要） 本発明によれば、材料膜を処理する技術が提供される。さらに詳しく言えば、
本発明により、熱処理と化学反応とを組み合わせて、劈開面および／または注入
面を処理する方法が提供され、この方法により、劈開面からほぼ平滑な膜層を形
成できる。
【０００７】 代替実施形態において、本発明により、基板上に規定可能な、シリコンなどの
材料膜を処理する方法が提供される。この方法は、所定の表面粗さ値を特徴とす
る劈開面をもつ基板を設けることを含む。また、この基板は、劈開面から劈開面
の下にある領域まで規定された水素把持粒子の分布を有する。また、この方法は
、所定の表面粗さ値を約５０パーセント以上下げるように、水素エッチング液把
持環境に劈開面を維持しながら、劈開面を約１，０００℃よりも高い温度まで上
昇させることを含む。他の実施形態は、シリコンに対して、約９００〜約１，０
００℃およびそれ以上の温度範囲を含む。この値は、実施形態に応じて、約８０
〜９０パーセントおよびそれ以上下げられることが好ましい。
【０００８】 本発明により、既存の技術よりも優れたさまざまな利益が得られる。例えば、
本発明により、ＳＯＩウェーハ上にほぼ均一な表面を形成するための効率的な技
術が得られる。さらに、従来のエピタキシャルツールでも見受けられる一般的な
水素処理およびエッチング技術により、ほぼ均一な表面が形成される。さらに、
本発明により、集積回路の製造に適した新規の均一層が得られる。また、本発明
は、ＨＣｌおよび水素ガスなどの標準的な製造用ガスにも依存する。好適な実施
形態において、本発明は、接合境界面の完全性を高め、結晶構造を改良し、さら
にプロセス中に同時に基板の欠陥を低減することができる。実施形態に応じて、
これらの利益のうち少なくとも１つの利益が得られる。本明細書を通して、上記
および他の利点または利益が記載され、以下にさらに詳しく記載される。
【０００９】 本発明の上記および他の実施形態、ならびにその利点および特徴は、以下の記
載および添付の図面と組み合わせて詳細に記載される。
【００１０】 （実施形態の詳細な説明） 本発明によれば、材料膜を処理する技術が提供される。さらに詳しく言えば、
本発明により、熱処理と化学反応とを組み合わせて、劈開面および／または注入
面を処理する方法が提供され、この方法により、劈開面からほぼ平滑な膜層を形
成できる。本発明は、図面および以下の記載を参照してより深く理解されよう。
【００１１】 以下に、本発明による絶縁物上のシリコン基板の製造プロセスの概略を簡潔に
記載する。
【００１２】 （１）ドナーシリコンウェーハ（誘電材料で被覆されたものであってよい）を
設ける。
【００１３】 （２）一定の厚みのシリコン膜を規定するように選択された深さまでシリコン
ウェーハに粒子を導入する。
【００１４】 （３）ターゲット基板材料（誘電材料で被覆されたものであってよい）を設け
る。
【００１５】 （４）ターゲット基板材料に注入面を接合することにより、ターゲット基板材
料にドナーシリコンウェーハを接合する。
【００１６】 （５）劈開動作を開始することなく、選択された深さで注入した領域のグロー
バル応力（またはエネルギー）を増大する（任意）。
【００１７】 （６）選択された深さで制御された劈開動作を開始するように、接合された基
板の選択された領域へ流体噴出を用いて応力（またはエネルギー）を与える。
【００１８】 （７）シリコンウェーハからシリコン膜の厚みを解放するように制御された劈
開動作を維持するために、接合された基板へさらなるエネルギーを与える（任意
）。
【００１９】 （８）ターゲット基板へのドナーシリコンウェーハの接合を完了する（任意）
。
【００２０】 （９）エッチングおよび水素処理により劈開膜の表面を仕上げる。
【００２１】 （１０）仕上げ表面の上にエピタキシャル層（例えば、シリコン、シリコンゲ
ルマニウム）を形成する。
【００２２】 （１１）必要に応じて、残りの工程を実行する。
【００２３】 上記工程シーケンスには、本発明による劈開前端を形成するために、多層基板
構造の選択された領域にかけるエネルギーを用いて、制御された劈開動作を開始
する工程がある。この開始工程は、基板にかけるエネルギー量を制限することに
より、劈開プロセスを制御して始める。劈開動作を維持するために、基板の選択
された領域にさらにエネルギーをかけることにより、または劈開動作をさらに伝
播する開始工程からのエネルギーを用いることにより、劈開動作がさらに伝播さ
れてよい。また、これらの工程は、例えば、シリコンウェーハのエッチングおよ
び水素処理の組み合わせを用いて、劈開面を仕上げるために使用される。この工
程シーケンスは一例に過ぎず、本願明細書に規定された特許請求の範囲を限定す
るものではない。上記工程シーケンスに関して、図面を参照しながら以下にさら
に詳細に記載する。
【００２４】 図１〜５は、本発明による絶縁物上のシリコンウェーハの製造プロセスを受け
る基板の簡易断面図である。このプロセスは、図１に示すように、シリコンウェ
ーハ２１００に類似した半導体基板を設けることにより始まる。基板またはドナ
ーは、基板材料から得られた比較的均一な薄膜であり、取り除かれる材料領域２
１０１を含む。シリコンウェーハは、上面２１０３と、底面２１０５と、厚み２
１０７とを含む。また、材料領域は、シリコンウェーハの厚み２１０７内の厚み
（ｚ０）を含む。オプションとして、基板の上面の上に、誘電体層２１０２（例
えば、窒化シリコン、酸化シリコン、酸窒化シリコン）が設けられる。このプロ
セスにより、絶縁物上のシリコンウェーハを製造するための以下の工程シーケン
スを用いて、材料領域２１０１を取り除くための新規の技術が得られる。
【００２５】 選択された励起粒子２１０９が、シリコンウェーハの上面を介して選択された
深さまで注入され、薄い材料膜と呼ぶ材料の領域の厚みを規定する。図示されて
いるように、粒子は、選択された深さ（ｚ０）で所望の濃度２１１１をもつ。励
起粒子をシリコンウェーハに注入するために、さまざまな技術が使用されてよい
。これらの技術には、例えば、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社、Ｅａｔ
ｏｎ Ｃｏｒｐｏｒａｔｉｏｎ社、Ｖａｒｉａｎ社などの会社により製造された
ビーム線注入装置を用いたイオン注入法がある。この代わりとして、プラズマ侵
入型イオン注入（「ＰＩＩＩ」）技術を用いて注入が行われる。さらに、イオン
シャワーを用いて注入が行われてよい。使用する技術は、用途に応じて変えてよ
いことは言うまでもない。
【００２６】 用途に応じて、一般的に、材料領域に与えるダメージの可能性を低減させるた
めに、より少質量の粒子が選択される。すなわち、より少質量の粒子であれば、
粒子が横断して通過する材料領域に実質的にダメージを与えることなく、基板材
料を介して選択された深さまで容易に移動する。例えば、より少量の粒子（また
は励起粒子）は、ほとんどの任意の帯電した（例えば、正または負）および／ま
たは中性の原子または分子、または電子などであってよい。特定の実施形態にお
いて、粒子は、中性の粒子か、または水素およびその同位元素のイオン、ヘリウ
ムおよびその同位元素などの希ガスイオン、およびネオンを含む帯電した粒子、
またはその組み合わせであってよい。また、粒子は、水素ガスなどのガス、水蒸
気、メタンおよび他の水素化合物などの化合物、および他の原子量が小さい粒子
からのものであってよい。この代わりとして、粒子は、上記の粒子および／また
はイオンおよび／または分子種および／または原子種の任意の組み合わせであっ
てよい。
【００２７】 図２に示されているように、このプロセスは、注入されたシリコンウェーハを
ワークピースまたはターゲットウェーハに接合する工程を用いる。ワークピース
は、誘電材料（例えば、石英、ガラス、窒化シリコン、二酸化シリコン）、導電
材料（シリコン、ポリシリコン、III／Ｖ族材料、金属）およびプラスチック（
例えば、ポリイミド系材料）から形成されるようなさまざまな他のタイプの基板
であってもよい。しかしながら、この例において、ワークピースはシリコンウェ
ーハである。
【００２８】 特定の実施形態において、シリコンウェーハは、低温熱工程を用いて接合また
は融合される。低温熱プロセスにより、一般的に、劈開動作を制御できなくなる
材料領域への過度の応力が注入粒子によりかけられない。一態様において、低温
接合プロセスは、自己接合プロセスにより行われる。さらに詳しく言えば、一方
のウェーハがはがされて、そこから酸化を取り除く（または、一方ウェーハが酸
化されない）。クリーニング溶液でウェーハの表面を処理して、ウェーハ表面上
にＯ−Ｈ結合を形成する。ウェーハの洗浄用に使用する溶液の一例として、Ｈ２ Ｏ２−Ｈ２ＳＯ４の混合物がある。ドライヤでウェーハ表面を乾燥させて、残留
する液体または粒子があれば、ウェーハ表面から除去する。自己接合は、洗浄し
たウェーハの面を酸化したウェーハの面に対して配置することにより行われる。
【００２９】 この代わりとして、自己接合プロセスは、プラズマクリーニングにより接合さ
れるウェーハ表面の１つを活性化することにより行われる。さらに詳しく言えば
、アルゴン、アンモニア、ネオン、水蒸気および酸素などのガスから得られるプ
ラズマを用いて、プラズマクリーニングによりウェーハ表面が活性化される。活
性化されたウェーハ表面２２０３は、酸化被膜２２０５を上部に有する他のウェ
ーハの面に対して配置される。ウェーハの構造は、露出されたウェーハ表面を備
えるサンドイッチ状のものである。１つのウェーハを別のウェーハに自己接合す
るために、ウェーハの各露出面上に選択された量の圧力がかけられる。
【００３０】 この代わりとして、１つのウェーハを別のウェーハに接合するために、ウェー
ハ表面上に設けた接着剤が使用される。接着剤は、エポキシ樹脂、ポリイミド系
材料などを含む。１つのウェーハ表面を別のウェーハ面に接合するために、スピ
ン・オン・ガラス層が使用されてよい。これらのスピン・オン・ガラス（「ＳＯ
Ｇ」）材料の中には、多くの場合、アルコール系溶剤などと混合されるシロキサ
ンまたは珪酸塩がある。ＳＯＧは、ウェーハの表面に適用した後、多くの場合Ｓ
ＯＧを硬化させるのに必要とされる温度が低い（例えば、１５０〜２５０℃）た
め、所望の材料となり得る。
【００３１】 この代わりとして、ドナーウェーハをターゲットウェーハに接合するために、
さまざまな他の低温技術が用いられてよい。例えば、２つのウェーハを接合する
ために、静電接合技術が用いられてよい。さらに詳しく言えば、一方または両方
のウェーハ表面が、他方のウェーハ表面を誘引するように帯電される。さらに、
ドナーウェーハは、一般的に公知のさまざまな技術を用いて、ターゲットウェー
ハに融合されてよい。使用する技術は、用途に応じて変えてよいものであること
は言うまでもない。
【００３２】 図３に示されているように、ウェーハをサンドイッチ構造２３００状に接合し
た後、この方法は、絶縁物２３０５の上にある基板材料の薄膜２１０１にターゲ
ットシリコンウェーハ２２０１を設けるように基板材料を除去する制御された劈
開動作を含む。制御された劈開は、エネルギー源の選択的なエネルギー配置また
は位置決めまたはターゲティング２３０１、２３０３により行われる。例えば、
劈開動作を開始するために、エネルギー衝撃が用いられてよい。例えば、機械的
源、化学的源、熱シンクまたは源および電気的源などを含むエネルギー源を用い
て、単一の衝撃（または複数の衝撃）が与えられる。
【００３３】 制御された劈開動作は、任意の前述した技術および他の技術により開始され、
図３に示されている。例えば、制御された劈開動作を開始するためのプロセスで
は、基板の選択された深さ（ｚ０）で制御された壁面動作を開始するために、基
板の選択された領域にエネルギー２３０１、２３０３を与える工程が用いられ、
これにより、基板から除去する基板材料の一部分を解放するために、伝播する劈
開前面を用いて劈開動作が行われる。特定の実施形態において、この方法は、前
述したように、劈開動作を始めるために単一の衝撃を用いる。この代わりとして
、この方法は、開始衝撃を用いた後、基板の選択された領域に別の衝撃または連
続した複数の衝撃を与える。この代わりとして、この方法は、基板に沿って走査
されたエネルギーにより維持される劈開動作を開始するために衝撃を与える。こ
の代わりとして、制御された劈開動作を開始および／または維持するために、基
板の選択された領域にわたってエネルギーが走査されてよい。
【００３４】 オプションとして、劈開動作を開始するのに必要であるが、本発明による基板
に単一の衝撃または複数の連続した衝撃を向ける前に劈開動作を開始するには十
分でないエネルギーレベルへと、基板材料のエネルギーまたは応力が増大される
。化学的、機械的、熱的（シンクまたは源）、または電気的源などのさまざまな
源を単独でまたは組み合わせて用いて、基板のグローバルエネルギー状態が上昇
または下降されてよい。化学的源は、粒子、流体、ガスまたは液体を含むもので
あってよい。また、これらの源は、材料領域での応力を増大させるために化学反
応を含むものであってよい。化学的源は、フラッド、時間的な変化、空間的な変
化、または連続として導入される。他の実施形態において、機械的源は、回転、
並進、圧縮、膨張、または超音波エネルギーから導出される。機械的源は、フラ
ッド、時間的な変化、空間的な変化、または連続として導入されてよい。さらな
る実施形態において、電気的源は、フラッド、時間的な変化、空間的な変化、ま
たは連続として導入される印加電圧、または印加電磁場から選択される。さらな
る別の実施形態において、熱的源またはシンクは、放射、対流、または伝導から
選択される。この熱的源は、特に、光子ビーム、流体ジェット、液体ジェット、
ガスジェット、電／磁場、電子ビーム、熱電加熱、および炉などから選択されて
よい。熱的シンクは、流体ジェット、液体ジェット、ガスジェット、極低温流体
、過冷却流体、熱電冷却手段、電／磁場などから選択されてよい。前述した実施
形態と同様に、熱的源は、フラッド、時間的な変化、空間的な変化、または連続
として適用される。さらに、用途に応じて、上述した実施形態を任意に組み合わ
せても、分離させてもよい。使用する源のタイプは、用途に応じるものであるこ
とは言うまでもない。上述したように、制御された劈開動作を開始するためのエ
ネルギーを供給する前に材料領域に劈開動作を開始することなく、グローバル源
は材料領域の一定レベルのエネルギーまたは応力を増大させる。
【００３５】 好適な実施形態において、本発明の方法は、粒子を基板に導入する温度よりも
低い温度を維持する。いくつかの実施形態において、基板温度は、劈開動作の伝
播を開始するためのエネルギーを導入する工程の間、−２００〜４５０℃に維持
される。また、基板温度は、４００℃より低い温度、または３５０℃よりも低い
温度に維持されてよい。好適な実施形態において、この方法は、室温よりも著し
く低い条件で発生する劈開動作を開始させ、維持するために熱的シンクを使用す
る。
【００３６】 別の好適な実施形態において、機械的および／または熱的源は、本発明の実施
形態により加熱（例えば、圧縮）される流体ジェットであってよい。流体ジェッ
ト（または液体ジェットやガスジェット）は、基板２３００の縁領域に衝突して
、制御された劈開プロセスを開始する。圧縮または加圧された流体源からの流体
ジェットは、選択された深さ２１１１での領域に向けられて、基板２１００から
一定の厚みの材料領域２１０１を劈開する。流体ジェットは、選択された深さ２
１１１で互いが分離する領域２１０１と基板２１００を分離する。流体ジェット
は、制御された劈開プロセスを開始し維持するように調節されて、材料２１０１
と基板２１００とを分離させてよい。用途に応じて、流体ジェットは、所望の制
御された劈開プロセスを行うために、方向、位置および大きさの点で調節されて
よい。
【００３７】 図４に示されているように、いくつかの実施形態により、ターゲットウェーハ
と材料領域の薄膜との間に、最終接合工程が行われる。一実施形態において、一
方のシリコンウェーハは、材料薄膜を洗浄する前に面の上に熱成長させた二酸化
シリコン上地層を有する。二酸化シリコンは、さまざまな他の技術、例えば、化
学蒸着を用いて形成されてもよい。ウェーハ表面間の二酸化シリコンは、このプ
ロセスにおいて熱的に融合される。
【００３８】 いくつかの実施形態において、ターゲットウェーハまたは材料領域の薄膜（ド
ナーウェーハから）のいずれかからの酸化されたシリコン表面は、さらに押し付
けられて、酸化雰囲気２４０１にさらされる。酸化雰囲気は、蒸気酸化、水素酸
化などの拡散炉内のものであってよい。圧力と酸化雰囲気を組み合わせることで
、酸化物表面または境界面２３０５において２つのシリコンウェーハが融合され
る。これらの実施形態は、高温（例えば、７００℃）を必要とすることが多い。
【００３９】 この代わりとして、２つのシリコンウェーハは、さらに押し付けられて、２つ
のウェーハ間の印加電圧にさらされる。印加電圧によりウェーハの温度が上昇し
て、ウェーハ間の接合が誘起される。ウェーハ間の接合動作を開始するために、
機械的な力がほとんど必要とされないため、この技術は、接合プロセス中にシリ
コンウェーハ内に導入される結晶欠陥の量を制限する。使用する技術は、用途に
応じて変えてよいことは言うまでもない。
【００４０】 図５に示されているように、ウェーハを接合した後、絶縁物上のシリコンは、
シリコン材料膜に上部が覆われたターゲット基板と、ターゲット基板とシリコン
膜との間にサンドイッチ状に設けられた酸化物層とを有する。シリコン材料膜の
切離された表面は粗面２４０４であることが多いため、仕上げが必要とされる。
シリコンウェーハの粗面は、約２〜８ナノメートルＲＭＳ以上であることが多い
。このような粗さは、多くの場合、さらなる処理を行う前に取り除かなければな
らない。特定の実施形態において、切離された表面は、先行する注入工程から、
その内部および上部に一定の濃度の水素担持粒子を有する。
【００４１】 表面２４０４を平滑化または処理するために、基板は、水素担持環境において
熱処理２４０１にさらされる。さらに、基板は、ＨＣｌ、ＨＢｒ、ＨＩ，ＨＦな
どのハロゲン担持化合物を含むエッチャントにもさらされる。このエッチャント
は、ＳＦ６、ＣｘＦｘなどのフッ素担持化合物であってもよい。
【００４２】 好適な実施形態において、本発明の基板には、水素担持環境下においてエッチ
ャントと熱処理の組み合わせを用いた処理が施される。特定の実施形態において
、エッチャントは、ＨＣｌガスなどである。熱処理は、水素エッチャントガスを
用いる。いくつかの実施形態において、エッチャントガスは、ＨＣｌ、ＨＦ、Ｈ
Ｉ、ＨＢｒ、ＳＦ６、ＣＦ４、ＮＦ３およびＣＣｌ２Ｆ２などのハロゲン化ガス
である。エッチャントガスは、例えば、塩素、フッ素などの別のハロゲンガスと
混合されてもよい。熱処理は、炉からのものであってよいが、ＲＴＰツールのよ
うな高速熱処理ツールからのものが好ましい。この代わりとして、熱処理ツール
は、基板を高速に加熱するランプを備えたエピタキシャルチャンバからのもので
あってよい。シリコンウェーハとハロゲンガスを用いる実施形態において、熱処
理ツールは、実施形態に応じて、約１０℃以上または２０℃以上のペースで基板
を加熱してよい。
【００４３】 一実施形態において、切離された表面にある水素粒子により、表面の平滑化プ
ロセスが高められると考えられる。この場合、水素粒子は、基板から拡散してい
ない温度に維持されたものである。特定の実施形態において、ハロゲン粒子の濃
度は、約１０２１〜約５×１０２２原子／ｃｍ３の範囲のものである。この代わ
りとして、ハロゲン粒子の濃度は、少なくとも約６×１０２１原子／ｃｍ３であ
る。実施形態に応じて、ハロゲン粒子の特定の濃度は調節されてよい。
【００４４】 さらに、他の実施形態において、本発明の基板は、熱処理を施す前に、水素処
理または注入のプロセスを受ける。この場合、切離された膜を含む基板は、注入
、拡散またはその任意の組み合わせにより、水素担持粒子にさらされる。最初の
注入から水素が拡散したいくつかの実施形態において、切離された膜にある水素
の濃度を上げるために、次の水素処理プロセスが行われてよい。この水素処理プ
ロセスは、切離後に凹凸のある表面または粗面の仕上げを行うものであってよい
制御された劈開プロセス、Ｓｍａｒｔ Ｃｕｔ商標などにより基板に対して行わ
れてよい。図１６に、平滑化または表面処理後の仕上げウェーハが示されている
。この場合、仕上げウェーハは、ほぼ平滑な表面２６０１を含み、この表面は、
実質的な研磨などを行わずに集積回路を製造するのに一般的に十分に良好なもの
である。
【００４５】 さらに、劈開面を仕上げるためのこの技術は、劈開膜を平滑化するために、エ
ッチャント、堆積および熱処理の組み合わせを用いてよい。この場合、劈開膜は
、ＨＣｌ、ＨＢｒ、ＨＩ、ＨＦなどの水素担持化合物にさらされる。さらに、劈
開膜は、劈開膜の部分をエッチングする水素担持化合物に膜がさらされている間
、例えば、堆積にさらされる。例えば、シリコン劈開膜を用いて、ＳｉｘＣｌｙ Ｈｚ、ＳｉＨ４、ＳｉＣｌｘなどのシランのようなシリコン担持化合物および他
のシリコン化合物により堆積が行われてよい。したがって、この方法は、水素担
持化合物とシリコン担化合物とを用いて、エッチングと堆積の組み合わせに劈開
膜をさらす。さらに、劈開面は、エッチャントと堆積ガスの組み合わせにさらさ
れながら、熱処理を受ける。熱処理は、炉からのものであってよいが、ＲＴＰツ
ールのような高速熱処理ツールからのものが好ましい。この代わりとして、熱処
理ツールは、基板を高速に加熱するランプを備えたエピタキシャルチャンバから
のものであってよい。シリコンウェーハと水素ガスを用いる実施形態において、
熱処理ガスは、実施形態に応じて、約１０℃／秒以上または２０℃／秒以上の速
度で基板を加熱してよい。
【００４６】 特定の実施形態において、絶縁物上のシリコン基板は、上部に集積回路を形成
するための一連の処理工程を受ける。これらの処理工程は、Ｓ．Ｗｏｌｆ，Ｓｉ
ｌｉｃｏｎ Ｐｒｏｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ（第２巻
），Ｌａｔｔｉｃｅ Ｐｒｅｓｓ（１９９０）に記載されており、この文献は参
照により本願明細書に引用されたものとする。
【００４７】 シリコンウェーハの点から上述してきたが、他の基板が用いられてもよい。例
えば、基板は、ほとんど任意の単結晶、多結晶、または非結晶タイプの基板であ
ってよい。さらに、基板は、ヒ化ガリウム、窒化ガリウム（ＧａＮ）などのIII
／Ｖ族材料から形成されてよい。多層構造の基板は、本発明にしたがって使用さ
れてよい。多層構造の基板は、絶縁物上のシリコン基板、半導体基板上にあるさ
まざまなサンドイッチ状の層、および多数の他のタイプの基板を含む。さらに、
上記実施形態は、制御された劈開動作を開始させるためにエネルギーパルスを供
給するという点から一般的に上述されたものである。パルスは、制御された劈開
動作を開始するために、基板の選択された領域にわたって走査されるエネルギー
と置き換えられてよい。また、エネルギーは、制御された劈開動作を持続または
維持するために、基板の選択された領域にわたって走査されてもよい。当業者で
あれば、本発明にしたがって用いることができるさまざまな代替、修正および変
更を容易に認識できるであろう。
【００４８】 上記記載は、特定の実施形態を完全に記載したものであるが、さまざまな修正
、代替構造および同等のものが用いられてよい。したがって、上記記載および説
明は、添付の特許請求の範囲により規定される本発明の範囲を限定するものでは
ない。
【００４９】 ＰＩＩＩシステムの点から一般的に上述してきたが、本発明は、さまざまな他
のプラズマシステムに適用されてもよい。たとえば、本発明は、プラズマ源イオ
ン注入システムに適用されてよい。この代わりとして、本発明は、ペデスタルの
露出された領域のイオン衝撃が発生するほとんど任意のプラズマシステムに適用
されてよい。したがって、上記記載は一例にすぎず、本願明細書において特許請
求の範囲を限定するものではない。当業者であれば、他の変更、代替および修正
を認識できるであろう。
【００５０】 実験 本発明の原理および動作を証明するために、これらの実験を行った。これによ
り、すべてがほとんど異なるものである層転移プロセスの一般的な概念を読者が
理解しやすくなるであろう。これらのプロセスは、ＳＯＩウェーハを形成するた
めに用いられる。これらには、ＳＯＩウェーハを製造するために、少なくとも２
つの基本的なアプローチがある。第１のアプローチは、ＳＩＭＯＸ（酸素注入に
よる分離（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ｏｆ Ｏ
ｘｙｇｅｎ））法であり、この方法は、シリコンに酸素を注入した後、高温アニ
ール処理を施す初期のＳＯＩ技術である。第２のアプローチは、ＳＯＩ材料を大
量生産するために今後ＳＩＭＯＸ法に取って代わるものとして期待されている層
転移法である。これらの中には、特に、ＢＥＳＯＩ商標（絶縁物上の接合されエ
ッチバックされたシリコン（Ｂｏｎｄｅｄ ａｎｄ Ｅｔｃｈｅｄ Ｂａｃｋ
Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））、多孔性シリコン層に沿った劈
開を含むＥＬＴＲＡＮ商標（エピタキシャル層転移（Ｅｐｉｔａｘｉａｌ Ｌａ
ｙｅｒ ＴＲＡＮｓｆｅｒ））、ウェーハが水素注入され、別のウェーハに接合
され、注入された層に沿って熱的に劈開されるＳｍａｒｔ Ｃｕｔ商標プロセス
、そして最後に、Ｓｉｌｉｃｏｎ Ｇｅｎｅｓｉｓ Ｃｏｒｐｏｒａｔｉｏｎ（
ＳｉＧｅｎ）により開発された制御された劈開プロセスがある。これらの最後の
３つの技術に関して、転移されたＳＯＩ層の表面は粗面であり、その表面を平滑
化させるために、さまざまな方法がとられる。一般的な方法として、ＣＭＰ装置
を用いる機械的な洗浄およびスクラビングを含む、接触研磨技術と呼ばれるもの
が挙げられる。
【００５１】 この例における目的は、他のプロセスで用いられてもよい制御された劈開プロ
セスを用いて劈開されるＳＯＩ層の表面のきめ／特徴を向上させることである。
この例は、ＳＯＩウェーハの（同時）化学的および熱的処理を含む組み合わせを
用いる。この例では、Ｅｐｉ Ｃｅｎｔｕｒａ商標と呼ばれるＡｐｐｌｉｅｄ
Ｍａｔｅｒｉａｌｓ社のシングルウェーハ大気「エピ」チャンバを用いた。この
チャンバは、ウェーハに放射熱をかけるための放射状にランプアレイを設けた２
つのモジュールを有する。チャンバは、プログラム可能なＰＩＤを備えた閉ルー
プ温度制御を備えており、ウェーハとサセプタの両方の温度を個別に測定できる
２つの光学パイロメータが利用されている。
【００５２】 使用したウェーハは、８インチシリコンウェーハである。水素ガスを用いてウ
ェーハに注入を行った。注入は、６×１０１６原子／ｃｍ２の量と、約６０Ｋｅ
Ｖのエネルギーで実行した。注入されたウェーハを、同様に８インチウェーハで
あるハンドル基板に接合した。接合された基板に熱処理を施して、基板同士をさ
らに接合した。接合が完了すると、接合された基板に劈開プロセスを施した。こ
のとき、ガスの流動化ジェットを用いて基板の残留部分と注入された表面とを分
ける制御された劈開プロセスを用いて、接合された基板を劈開した。劈開は室温
で発生するため、劈開膜は選択された濃度の水素担持粒子（注入深さまで）を有
しており、劈開面から水素をほとんど拡散しない。ガスからの劈開膜は非常に均
一かつ平滑なものであるが、それでも若干の最終調整が必要であった。
【００５３】 表面を調整するために、劈開膜に熱処理と化学反応とを組み合わせたものを施
した。さらに詳しく言えば、劈開ウェーハをエピチャンバ内にロードした。次に
、劈開シリコン表面をガスに露出するエピチャンバにＨＣｌおよびＨ２ガスを導
入した。シリコンとＨＣｌとの間の制御された可逆反応を促進させるだけでなく
、シリコン原子表面の移動度を高めるために、表面を高温環境にさらした。チャ
ンバの温度により、約１，０００℃、特に、最高約１２００℃に基板温度が維持
された。チャンバの圧力は、一般的に、約１気圧に維持されたが、他の気圧であ
ってもよい。ＨＣｌの流量は、１標準リットル／分より少なく、水素ガスの流れ
は、約１００標準リットル／分のものであった。他のパラメータは、標準的に制
御された。さらに、すでにＨ２注入を行った結果、上部ＳＯＩ表面層と劈開面に
残留Ｈ２分子があると、ＳＯＩ表面の修正がさらに高められる。
【００５４】 図６および図７は、本発明により測定された劈開面の図である。これらの図は
例示的なものにすぎず、本願明細書の特許請求の範囲を限定するものではない。
最初に、劈開した表面の表面粗さを測定した。初期表面粗さは、Ｄｉｇｉｔａ
Ｉｎｓｔｒｕｍｅｎｔ Ｔａｐｐｉｎｇ Ｍｏｄｅ ＡＦＭ（原子間力顕微鏡）
により測定された約４．０〜８．０ｎｍＲＭＳの範囲のものであった。図６に、
これらの初期粗さ測定結果６００の像を示す。この方法を適用した後、表面粗さ
は、０．１ｎｍを下回る測定結果７００まで低減し、図７に、この結果を示す。
数十ｎｍを除去することに限定された従来の接触研磨とは異なり、この実験では
、層の均一性を乱すことなく、ＳＯＩ層の厚みを数百ナノメートル、または数十
ナノメートルまで薄くするために使用可能である。より厚い層を除去する場合は
、優れたＳＯＩ表面特徴を維持しながら、高速および低速除去の組み合わせが用
いられてよい。さらに、この方法は、いくつかの応用において、湿式バッチ化学
物質などとは実質的に無関係の乾式のものである。したがって、本願発明者等に
よる実験から、従来技術よりも優れた本発明の利点のいくつかが証明された。
【００５５】 この実験は一例に過ぎないものであって、特許請求の範囲を限定するものでは
ない。当業者であれば、多数の他の変更、代替および修正を認識できるであろう
。例えば、本発明の特許請求の範囲から逸脱することなく、異なる温度、異なる
圧力、流量、化学物質などでプロセスが実行されてよい。
【００５６】 特定の実施形態を完全に記載してきたが、さまざまな修正、代替構造および同
等のものが用いられてよい。したがって、上記記載および説明は、添付の特許請
求の範囲に規定される本発明の範囲を限定するものではない。
【図面の簡単な説明】
【図１〜図５】 本発明による絶縁物上のシリコンを形成する方法を示す簡易断面図である。
【図６および図７】 本発明の実施形態による実験結果を示した簡易図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ， ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ， ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F004 AA11 BA19 BD04 DA00 DA01 DA04 DA06 DA17 DA18 DA20 DA24 DA29 DB01 EB08

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 所定の表面粗さ値を特徴とする劈開面をもつ基板を設けるこ
    とと、 前記所定の表面粗さ値を約５０パーセント以上下げるために、前記劈開面を水
    素担持環境に維持しながら、前記劈開面の温度を約１，０００℃を超える温度に
    上昇させることとを含む材料膜の処理方法。
  2. 【請求項２】 前記水素分布は、前記上昇温度の一部分の間に前記劈開面を
    処理する請求項１に記載の方法。
  3. 【請求項３】 前記水素担持環境は、ＨＣｌガスと水素ガスから導出される
    請求項１に記載の方法。
  4. 【請求項４】 前記ＨＣｌガスと前記水素ガスは、約０．００１〜１０の比
    率のものである請求項３に記載の方法。
  5. 【請求項５】 前記ＨＣｌガスと前記水素ガスの前記比率は、約０．００１
    〜１０およびそれ以上のものである請求項４に記載の方法。
  6. 【請求項６】 前記基板は、前記水素処理中、約１気圧に維持される請求項
    １に記載の方法。
  7. 【請求項７】 前記劈開面は、制御された劈開プロセスにより与えられる請
    求項１に記載の方法。
  8. 【請求項８】 前記基板は、シリコンウェーハである請求項１に記載の方法
    。
JP2000612989A 1999-04-21 2000-04-20 エピプロセスを用いたｓｏｉ基板の表面仕上げ Pending JP2002542622A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13042399P 1999-04-21 1999-04-21
US60/130,423 1999-04-21
US09/399,985 US6287941B1 (en) 1999-04-21 1999-09-20 Surface finishing of SOI substrates using an EPI process
US09/399,985 1999-09-20
PCT/US2000/010872 WO2000063954A1 (en) 1999-04-21 2000-04-20 Surface finishing of soi substrates using an epi process

Publications (2)

Publication Number Publication Date
JP2002542622A true JP2002542622A (ja) 2002-12-10
JP2002542622A5 JP2002542622A5 (ja) 2007-06-14

Family

ID=26828477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000612989A Pending JP2002542622A (ja) 1999-04-21 2000-04-20 エピプロセスを用いたｓｏｉ基板の表面仕上げ

Country Status (8)

Country Link
US (3) US6287941B1 (ja)
EP (2) EP1887616A3 (ja)
JP (1) JP2002542622A (ja)
KR (2) KR20060126629A (ja)
AT (1) ATE372590T1 (ja)
AU (1) AU4483300A (ja)
DE (1) DE60036286T2 (ja)
WO (1) WO2000063954A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168046A (ja) * 1999-09-17 2001-06-22 Applied Materials Inc シリコン膜表面仕上のための装置及び方法
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2007281166A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 接合方法および接合装置ならびに接合基板
JP2008300617A (ja) * 2007-05-31 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2010500761A (ja) * 2006-08-09 2010-01-07 アプライド マテリアルズ インコーポレイテッド シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6159825A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20020158046A1 (en) * 2001-04-27 2002-10-31 Chi Wu Formation of an optical component
US20020158047A1 (en) * 2001-04-27 2002-10-31 Yiqiong Wang Formation of an optical component having smooth sidewalls
FR2828762B1 (fr) * 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
KR100434914B1 (ko) * 2001-10-19 2004-06-09 주식회사 실트론 고품질 웨이퍼 및 그의 제조방법
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
KR100577627B1 (ko) 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6921490B1 (en) 2002-09-06 2005-07-26 Kotura, Inc. Optical component having waveguides extending from a common region
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6638872B1 (en) 2002-09-26 2003-10-28 Motorola, Inc. Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
WO2004034453A1 (en) * 2002-10-04 2004-04-22 Silicon Genesis Corporation Method for treating semiconductor material
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US20040191559A1 (en) * 2003-03-26 2004-09-30 Bustamante Anthony T. Method and apparatus for strengthening steel and cast iron parts
FR2853991B1 (fr) * 2003-04-17 2005-10-28 Soitec Silicon On Insulator Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7748344B2 (en) * 2003-11-06 2010-07-06 Axcelis Technologies, Inc. Segmented resonant antenna for radio frequency inductively coupled plasmas
US7421973B2 (en) * 2003-11-06 2008-09-09 Axcelis Technologies, Inc. System and method for performing SIMOX implants using an ion shower
US7935613B2 (en) * 2003-12-16 2011-05-03 International Business Machines Corporation Three-dimensional silicon on oxide device isolation
US7390724B2 (en) * 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US20050247668A1 (en) * 2004-05-06 2005-11-10 Silicon Genesis Corporation Method for smoothing a film of material using a ring structure
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
WO2006113442A2 (en) * 2005-04-13 2006-10-26 The Regents Of The University Of California Wafer separation technique for the fabrication of free-standing (al, in, ga)n wafers
US7749863B1 (en) * 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
EP1926130A1 (en) * 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
CN102099923B (zh) 2008-06-11 2016-04-27 因特瓦克公司 使用注入的太阳能电池制作
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US8080464B2 (en) * 2009-12-29 2011-12-20 MEMC Electronics Materials, Inc, Methods for processing silicon on insulator wafers
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US9324598B2 (en) 2011-11-08 2016-04-26 Intevac, Inc. Substrate processing system and method
US9336989B2 (en) 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極
CN105051919A (zh) 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
TWI642086B (zh) * 2014-02-18 2018-11-21 日商日本碍子股份有限公司 Substrate substrate and method for manufacturing composite substrate for semiconductor
WO2017087393A1 (en) 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10321533A (ja) * 1997-05-22 1998-12-04 Tokin Corp ウェーハの製造方法、及び半導体装置
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964957A (en) 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
JPS5861763A (ja) 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4906594A (en) 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
EP0296804B1 (en) * 1987-06-24 1994-03-30 Advanced Semiconductor Materials America, Inc. Process for epitaxial deposition of silicone
US5141878A (en) * 1990-04-02 1992-08-25 At&T Bell Laboratories Silicon photodiode for monolithic integrated circuits and method for making same
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜ｓｏｉ基板の製造方法及び製造装置
JPH0553852A (ja) * 1991-08-28 1993-03-05 Matsushita Electric Ind Co Ltd テスト装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5198071A (en) 1991-11-25 1993-03-30 Applied Materials, Inc. Process for inhibiting slip and microcracking while forming epitaxial layer on semiconductor wafer
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5887070A (en) * 1992-05-08 1999-03-23 Etymotic Research, Inc. High fidelity insert earphones and methods of making same
JP2560178B2 (ja) 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH06232141A (ja) 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
US5409563A (en) 1993-02-26 1995-04-25 Micron Technology, Inc. Method for etching high aspect ratio features
FR2707401B1 (fr) 1993-07-09 1995-08-11 Menigaux Louis Procédé de fabrication d'une structure intégrant un guide optique clivé à un support de fibre optique pour un couplage optique guide-fibre et structure obtenue.
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5403434A (en) * 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3265493B2 (ja) 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
CA2172233C (en) 1995-03-20 2001-01-02 Lei Zhong Slant-surface silicon wafer having a reconstructed atomic-level stepped surface structure
JPH08271880A (ja) 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5869405A (en) 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
US6004868A (en) 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5841931A (en) 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
US6143628A (en) 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159825A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5968279A (en) * 1997-06-13 1999-10-19 Mattson Technology, Inc. Method of cleaning wafer substrates
JP3292101B2 (ja) 1997-07-18 2002-06-17 信越半導体株式会社 珪素単結晶基板表面の平滑化方法
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11195775A (ja) 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JPH11204771A (ja) * 1998-01-07 1999-07-30 Sony Corp 半導体基板の製造方法及び固体撮像装置の製造方法
US6274464B2 (en) * 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6335269B1 (en) * 1998-09-04 2002-01-01 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
JP4260251B2 (ja) 1998-09-25 2009-04-30 株式会社岡本工作機械製作所 ウエハの研磨装置
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10321533A (ja) * 1997-05-22 1998-12-04 Tokin Corp ウェーハの製造方法、及び半導体装置
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168046A (ja) * 1999-09-17 2001-06-22 Applied Materials Inc シリコン膜表面仕上のための装置及び方法
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2007281166A (ja) * 2006-04-06 2007-10-25 Matsushita Electric Ind Co Ltd 接合方法および接合装置ならびに接合基板
JP4671900B2 (ja) * 2006-04-06 2011-04-20 パナソニック株式会社 接合方法および接合装置
JP2010500761A (ja) * 2006-08-09 2010-01-07 アプライド マテリアルズ インコーポレイテッド シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
JP2008300617A (ja) * 2007-05-31 2008-12-11 Ihi Corp レーザアニール方法及びレーザアニール装置

Also Published As

Publication number Publication date
ATE372590T1 (de) 2007-09-15
DE60036286T2 (de) 2008-06-05
AU4483300A (en) 2000-11-02
DE60036286D1 (de) 2007-10-18
EP1887616A2 (en) 2008-02-13
US20070259526A1 (en) 2007-11-08
KR100709689B1 (ko) 2007-04-19
EP1887616A3 (en) 2008-05-28
EP1194949A4 (en) 2003-07-30
US6287941B1 (en) 2001-09-11
US20020022344A1 (en) 2002-02-21
KR20020007377A (ko) 2002-01-26
WO2000063954A1 (en) 2000-10-26
US7253081B2 (en) 2007-08-07
EP1194949A1 (en) 2002-04-10
EP1194949B1 (en) 2007-09-05
KR20060126629A (ko) 2006-12-07

Similar Documents

Publication Publication Date Title
JP2002542622A (ja) エピプロセスを用いたｓｏｉ基板の表面仕上げ
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US6455399B2 (en) Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
US6890838B2 (en) Gettering technique for wafers made using a controlled cleaving process
US6162705A (en) Controlled cleavage process and resulting device using beta annealing
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
US6054363A (en) Method of manufacturing semiconductor article
US6291313B1 (en) Method and device for controlled cleaving process
US6153524A (en) Cluster tool method using plasma immersion ion implantation
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
JP2001525991A (ja) 制御された劈開プロセス
CA2220600C (en) Method of manufacturing semiconductor article
TW202131500A (zh) 製備多層結構的方法
CN102986020A (zh) 对绝缘体基材上的硅进行精整的方法
JP2009532872A (ja) 酸素種の除去のため熱処理を用いた接合基板構造体製造のための方法及び構造
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726