JP2010500761A - シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 - Google Patents
シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 Download PDFInfo
- Publication number
- JP2010500761A JP2010500761A JP2009523910A JP2009523910A JP2010500761A JP 2010500761 A JP2010500761 A JP 2010500761A JP 2009523910 A JP2009523910 A JP 2009523910A JP 2009523910 A JP2009523910 A JP 2009523910A JP 2010500761 A JP2010500761 A JP 2010500761A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cleaning process
- dry cleaning
- silicon oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Plasma Technology (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【選択図】 図3
Description
[0001]本発明の実施形態は、一般的に、半導体製造処理及び装置の分野に関し、より特定すると、シリコン・オン・インシュレータ(SOI)構造に使用されるプラズマ浸漬イオン注入処理による表面活性化の方法に関する。
Claims (23)
- 界面結合エネルギーを促進するための方法において、
酸化シリコン層が形成され且つ劈開面(a cleavage plane)が画成されたような第1の基板及び第2の基板を準備するステップと、
上記第1の基板の上記酸化シリコン層及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
上記クリーニングされた酸化シリコン表面を上記第2の基板の上記クリーニングされた表面に対して結合するステップと、
を含む方法。 - 上記ドライクリーニング処理を行うステップは、更に、
プラズマ浸漬イオン注入処理を行う段階、
を含む、請求項1に記載の方法。 - 上記ドライクリーニング処理を行うステップは、更に、
上記基板をハロゲン含有ガスに曝す段階、
を含む、請求項1に記載の方法。 - 上記ハロゲン含有ガスは、Cl2、F2、Br2、HCl、HBr、SF6及びNF3のうちの少なくとも1つを含む、請求項3に記載の方法。
- 上記ドライクリーニング処理を行うステップは、更に、
約500ボルトより低い高周波バイアス電力を維持する段階、
を含む、請求項1に記載の方法。 - 上記ドライクリーニング処理を行うステップは、更に、
上記基板表面から50Åより浅い深さに上記ドライクリーニング処理を制御する段階、
を含む、請求項1に記載の方法。 - 上記ドライクリーニング処理を行うステップは、更に、
上記基板を不活性ガスに曝す段階、
を含む、請求項1に記載の方法。 - 上記不活性ガスは、Ar、He、Kr、Xe及びN2のうちの少なくとも1つを含む、請求項7に記載の方法。
- 上記ドライクリーニング処理を行うステップは、更に、
上記第1の基板及び上記第2の基板の表面から粒子及び/又は汚染物質を除去する段階、
を含む、請求項1に記載の方法。 - 上記ドライクリーニング処理を行うステップは、更に、
上記第1の基板及び上記第2の基板の表面を活性化する段階、
を含む、請求項1に記載の方法。 - 上記ドライクリーニング処理を行うステップは、更に、
上記基板を酸素ガスに曝す段階、
を含む、請求項1に記載の方法。 - 上記基板を酸素ガスに曝す段階は、更に、
上記第1の基板及び上記第2の基板の表面を酸化する手順と、
上記第1の基板及び上記第2の基板の表面を親水性状態へと変更する手順と、
を含む、請求項11に記載の方法。 - 上記クリーニングされた表面を結合するステップは、更に、
上記結合される基板を約800℃より高い温度まで加熱する段階、
を含む、請求項11に記載の方法。 - 上記第1の基板を上記劈開面に沿って分離するステップを更に含む、請求項1に記載の方法。
- 上記第2の基板にシリコン・オン・インシュレータ(SOI)構造を形成するステップを更に含む、請求項1に記載の方法。
- 界面結合エネルギーを促進するための方法において、
酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、
ドライクリーニング処理により上記第1の基板及び上記第2の基板の表面から粒子及び/又は汚染物質を除去するステップと、
上記第1の基板及び上記第2の基板の上記クリーニングされた表面を活性化するステップと、
上記第1の基板に配設された上記酸化シリコン層を上記第2の基板の上記表面に対して結合するステップと、
を含む方法。 - 上記粒子及び/又は汚染物質を除去するステップは、更に、
上記表面をイオンで衝撃する段階、
を含む、請求項16に記載の方法。 - 上記衝撃する段階は、更に、
ハロゲンイオンを生成する手順、
を含む、請求項17に記載の方法。 - 上記衝撃する段階は、更に、
500ボルトより低い高周波バイアス電力を維持する手順、
を含む、請求項17に記載の方法。 - 上記衝撃する段階は、更に、
上記第1の基板表面及び上記第2の基板表面から50Åより浅い深さに上記イオン侵入を制御する手順、
を含む、請求項17に記載の方法。 - 上記第1の基板及び上記第2の基板の表面を活性化するステップは、更に、
上記第1の基板及び上記第2の基板の表面を酸化する段階、
を含む、請求項16に記載の方法。 - 界面結合エネルギーを促進するための方法において、
酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、
プラズマ浸漬イオン注入リアクタにおいてハロゲン含有ガスを供給することにより、上記酸化シリコン層の表面及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
上記第1の基板及び上記第2の基板の表面を活性化するステップと、
上記酸化シリコン表面を上記第2の基板の表面に対して結合するステップと、
を含む方法。 - 上記ハロゲン含有ガスは、Cl2、F2、Br2、HCl、HBr、SF6及びNF3のうちの少なくとも1つを含む、請求項22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/463,425 | 2006-08-09 | ||
US11/463,425 US7745309B2 (en) | 2006-08-09 | 2006-08-09 | Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure |
PCT/US2007/075118 WO2008021746A2 (en) | 2006-08-09 | 2007-08-02 | Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010500761A true JP2010500761A (ja) | 2010-01-07 |
JP2010500761A5 JP2010500761A5 (ja) | 2010-09-16 |
JP5340934B2 JP5340934B2 (ja) | 2013-11-13 |
Family
ID=39051326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009523910A Expired - Fee Related JP5340934B2 (ja) | 2006-08-09 | 2007-08-02 | シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7745309B2 (ja) |
JP (1) | JP5340934B2 (ja) |
TW (1) | TWI366237B (ja) |
WO (1) | WO2008021746A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150037854A (ko) * | 2012-07-24 | 2015-04-08 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼의 영구적인 본딩을 위한 방법 및 장치 |
US10083933B2 (en) | 2011-01-25 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method for permanent bonding of wafers |
US10825793B2 (en) | 2011-04-08 | 2020-11-03 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7390708B2 (en) * | 2006-10-23 | 2008-06-24 | Interuniversitair Microelektronica Centrum (Imec) Vzw | Patterning of doped poly-silicon gates |
US7858495B2 (en) * | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5452590B2 (ja) * | 2008-06-20 | 2014-03-26 | 天錫 李 | 薄膜製造方法 |
JP5663150B2 (ja) * | 2008-07-22 | 2015-02-04 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
TWI402898B (zh) * | 2009-09-03 | 2013-07-21 | Atomic Energy Council | 鈍化修補太陽能電池缺陷之方法 |
US8987096B2 (en) * | 2012-02-07 | 2015-03-24 | United Microelectronics Corp. | Semiconductor process |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
EP3608973A1 (en) * | 2018-08-08 | 2020-02-12 | Meyer Burger Research AG | Method for manufacturing photovoltaic devices and photovoltaic devices made with the method |
CN117174728B (zh) * | 2023-11-02 | 2024-02-20 | 合肥新晶集成电路有限公司 | 晶圆处理方法及晶圆结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472522A (en) * | 1987-09-14 | 1989-03-17 | Nippon Telegraph & Telephone | Apparatus for manufacturing semiconductor substrate |
JPH0391227A (ja) * | 1989-09-01 | 1991-04-16 | Nippon Soken Inc | 半導体基板の接着方法 |
JPH0529183A (ja) * | 1991-07-22 | 1993-02-05 | Fuji Electric Co Ltd | 接合方法 |
JP2001168046A (ja) * | 1999-09-17 | 2001-06-22 | Applied Materials Inc | シリコン膜表面仕上のための装置及び方法 |
JP2002542622A (ja) * | 1999-04-21 | 2002-12-10 | シリコン ジェネシス コーポレイション | エピプロセスを用いたsoi基板の表面仕上げ |
WO2005064657A1 (fr) * | 2003-12-23 | 2005-07-14 | Commissariat A L'energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Soiウェーハの製造方法 |
WO2006020439A2 (en) * | 2004-08-13 | 2006-02-23 | Hewlett-Packard Development Company, L.P. | A system and method for low temperature plasma-enhanced bonding |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999026277A1 (en) | 1997-11-17 | 1999-05-27 | Mattson Technology, Inc. | Systems and methods for plasma enhanced processing of semiconductor wafers |
US6893907B2 (en) | 2002-06-05 | 2005-05-17 | Applied Materials, Inc. | Fabrication of silicon-on-insulator structure using plasma immersion ion implantation |
US7183177B2 (en) | 2000-08-11 | 2007-02-27 | Applied Materials, Inc. | Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement |
US7465478B2 (en) | 2000-08-11 | 2008-12-16 | Applied Materials, Inc. | Plasma immersion ion implantation process |
-
2006
- 2006-08-09 US US11/463,425 patent/US7745309B2/en active Active
-
2007
- 2007-08-02 JP JP2009523910A patent/JP5340934B2/ja not_active Expired - Fee Related
- 2007-08-02 WO PCT/US2007/075118 patent/WO2008021746A2/en active Application Filing
- 2007-08-09 TW TW096129446A patent/TWI366237B/zh not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6472522A (en) * | 1987-09-14 | 1989-03-17 | Nippon Telegraph & Telephone | Apparatus for manufacturing semiconductor substrate |
JPH0391227A (ja) * | 1989-09-01 | 1991-04-16 | Nippon Soken Inc | 半導体基板の接着方法 |
JPH0529183A (ja) * | 1991-07-22 | 1993-02-05 | Fuji Electric Co Ltd | 接合方法 |
JP2002542622A (ja) * | 1999-04-21 | 2002-12-10 | シリコン ジェネシス コーポレイション | エピプロセスを用いたsoi基板の表面仕上げ |
JP2001168046A (ja) * | 1999-09-17 | 2001-06-22 | Applied Materials Inc | シリコン膜表面仕上のための装置及び方法 |
WO2005064657A1 (fr) * | 2003-12-23 | 2005-07-14 | Commissariat A L'energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Soiウェーハの製造方法 |
WO2006020439A2 (en) * | 2004-08-13 | 2006-02-23 | Hewlett-Packard Development Company, L.P. | A system and method for low temperature plasma-enhanced bonding |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083933B2 (en) | 2011-01-25 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method for permanent bonding of wafers |
US10825793B2 (en) | 2011-04-08 | 2020-11-03 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
KR20150037854A (ko) * | 2012-07-24 | 2015-04-08 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼의 영구적인 본딩을 위한 방법 및 장치 |
JP2015530734A (ja) * | 2012-07-24 | 2015-10-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを持続的に結合する方法及び装置 |
KR101697028B1 (ko) | 2012-07-24 | 2017-01-16 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼의 영구적인 본딩을 위한 방법 및 장치 |
CN107195541A (zh) * | 2012-07-24 | 2017-09-22 | Ev 集团 E·索尔纳有限责任公司 | 永久结合晶圆的方法及装置 |
CN107195541B (zh) * | 2012-07-24 | 2020-07-24 | Ev 集团 E·索尔纳有限责任公司 | 永久结合晶圆的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US7745309B2 (en) | 2010-06-29 |
TW200822241A (en) | 2008-05-16 |
WO2008021746A2 (en) | 2008-02-21 |
US20080038900A1 (en) | 2008-02-14 |
TWI366237B (en) | 2012-06-11 |
WO2008021746A3 (en) | 2008-04-03 |
JP5340934B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5340934B2 (ja) | シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 | |
US7253081B2 (en) | Surface finishing of SOI substrates using an EPI process | |
US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
JP4718425B2 (ja) | 複合基板の作製方法 | |
JP4173884B2 (ja) | ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
TW200816398A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
JP2010016390A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
JP2009506533A (ja) | 歪みシリコン・オン・インシュレータ構造の製造方法 | |
CN111799173A (zh) | 半导体元件的制造方法以及等离子体处理装置 | |
WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
JP2006080314A (ja) | 結合基板の製造方法 | |
US20080268617A1 (en) | Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures | |
US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
JP2006173354A (ja) | Soi基板の製造方法 | |
JP5168990B2 (ja) | 半導体基板の製造方法 | |
JP4328708B2 (ja) | Cmosデバイスの製造方法及びcmosデバイスを備える構造 | |
JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
KR100751619B1 (ko) | 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법 | |
JP2006344865A (ja) | Soi基板及び該基板の製造方法 | |
KR20090073032A (ko) | 반도체 장치의 제조 방법 | |
JP2007194343A (ja) | 基板接合装置、及び基板の製造方法 | |
WO2011018780A1 (en) | A process for manufacturing a hybrid substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120702 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |