JP3265493B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP3265493B2 JP3265493B2 JP31401694A JP31401694A JP3265493B2 JP 3265493 B2 JP3265493 B2 JP 3265493B2 JP 31401694 A JP31401694 A JP 31401694A JP 31401694 A JP31401694 A JP 31401694A JP 3265493 B2 JP3265493 B2 JP 3265493B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- forming
- etching stop
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 74
- 239000010703 silicon Substances 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 65
- 238000005498 polishing Methods 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000003486 chemical etching Methods 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N 2-propanol Substances CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000692885 Nymphalis antiopa Species 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- ADNDKZZPECQWEJ-UHFFFAOYSA-N acetic acid;nitric acid;hydrofluoride Chemical compound F.CC(O)=O.O[N+]([O-])=O ADNDKZZPECQWEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- ZOSVFAIIFHTUEG-UHFFFAOYSA-L dipotassium;dihydroxide Chemical compound [OH-].[OH-].[K+].[K+] ZOSVFAIIFHTUEG-UHFFFAOYSA-L 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- XTUSEBKMEQERQV-UHFFFAOYSA-N propan-2-ol;hydrate Chemical compound O.CC(C)O XTUSEBKMEQERQV-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＳＯＩ（Silicon-on-I
nsulator）基板の製造方法に関し、例えば高集積の半導
体集積回路の製造に用いて好適なものである。
nsulator）基板の製造方法に関し、例えば高集積の半導
体集積回路の製造に用いて好適なものである。
【０００２】
【従来の技術】シリコン（Ｓｉ）を用いた超ＬＳＩの限
界を打破するために、絶縁基体上に単結晶Ｓｉ層を形成
するＳＯＩ技術が世界的に広く研究されている。このＳ
ＯＩ技術としては、現在、ＳＩＭＯＸ（Separation by
Implanted Oxygen）法および張り合わせウエーハ法が注
目されている。
界を打破するために、絶縁基体上に単結晶Ｓｉ層を形成
するＳＯＩ技術が世界的に広く研究されている。このＳ
ＯＩ技術としては、現在、ＳＩＭＯＸ（Separation by
Implanted Oxygen）法および張り合わせウエーハ法が注
目されている。
【０００３】このうちＳＩＭＯＸ法は、Ｓｉ基板中に酸
素を高濃度にイオン注入してＳＯＩを形成する方法であ
るが、このように酸素を高濃度にイオン注入することに
よりＳｉ活性層に発生する転位などの結晶欠陥がこのＳ
ｉ活性層を用いて形成される素子（例えば、ＣＭＯＳ）
の性能を制限してしまう。一方、張り合わせウエーハ法
では、二枚のウエーハ同士を接着した後、一方のウエー
ハを薄膜化することによりＳＯＩを形成する。このウエ
ーハの薄膜化のための技術としては、研削や研磨などの
技術が用いられるが、現状の機械研磨法では研磨精度に
限界があり、１μｍ程度の膜厚のＳＯＩしか得ることが
できなかった。
素を高濃度にイオン注入してＳＯＩを形成する方法であ
るが、このように酸素を高濃度にイオン注入することに
よりＳｉ活性層に発生する転位などの結晶欠陥がこのＳ
ｉ活性層を用いて形成される素子（例えば、ＣＭＯＳ）
の性能を制限してしまう。一方、張り合わせウエーハ法
では、二枚のウエーハ同士を接着した後、一方のウエー
ハを薄膜化することによりＳＯＩを形成する。このウエ
ーハの薄膜化のための技術としては、研削や研磨などの
技術が用いられるが、現状の機械研磨法では研磨精度に
限界があり、１μｍ程度の膜厚のＳＯＩしか得ることが
できなかった。
【０００４】さらに、超ＬＳＩＣＭＯＳにおいては、Ｓ
ｉ活性層として０．１μｍ以下の厚さのものが必要であ
るため、ボンドおよびエッチバックＳＯＩ（ＢＥＳＯ
Ｉ）法と呼ばれる方法が研究されている。このＢＥＳＯ
Ｉ法には、Ｓｉ基板上にエッチングストップ層を設け、
エッチバックを選択的に行うことによりＳＯＩの膜厚を
制御する方法と、Ｓｉ活性層の厚さを計測し、そのデー
タを基にして局部的にプラズマエッチングを行うことに
よりＳＯＩの膜厚を制御する方法とがある。
ｉ活性層として０．１μｍ以下の厚さのものが必要であ
るため、ボンドおよびエッチバックＳＯＩ（ＢＥＳＯ
Ｉ）法と呼ばれる方法が研究されている。このＢＥＳＯ
Ｉ法には、Ｓｉ基板上にエッチングストップ層を設け、
エッチバックを選択的に行うことによりＳＯＩの膜厚を
制御する方法と、Ｓｉ活性層の厚さを計測し、そのデー
タを基にして局部的にプラズマエッチングを行うことに
よりＳＯＩの膜厚を制御する方法とがある。
【０００５】ここで、一般的なＢＥＳＯＩ基板の製造方
法を図１２〜図１４を参照して説明すると、次の通りで
ある。
法を図１２〜図１４を参照して説明すると、次の通りで
ある。
【０００６】すなわち、図１２に示すように、まず、シ
ードウエーハとなるＳｉ基板５１上にエッチングストッ
プ層となる高濃度ホウ素（Ｂ）ドープｐ+ 型Ｓｉ層５２
を形成し、このｐ+ 型Ｓｉ層５２上にＳｉ活性層５３を
形成した後、このＳｉ活性層５３上に二酸化シリコン
（ＳｉＯ2 ）膜５４を形成する。
ードウエーハとなるＳｉ基板５１上にエッチングストッ
プ層となる高濃度ホウ素（Ｂ）ドープｐ+ 型Ｓｉ層５２
を形成し、このｐ+ 型Ｓｉ層５２上にＳｉ活性層５３を
形成した後、このＳｉ活性層５３上に二酸化シリコン
（ＳｉＯ2 ）膜５４を形成する。
【０００７】次に、図１３に示すように、このＳｉＯ2
膜５４に支持基板（ハンドルウエーハとも呼ばれる）と
なる別のシリコン基板５５を張り合わせる。
膜５４に支持基板（ハンドルウエーハとも呼ばれる）と
なる別のシリコン基板５５を張り合わせる。
【０００８】次に、シードウエーハであるＳｉ基板５１
をその裏面側から研削および研磨することにより厚さ１
〜２μｍまで薄膜化した後、この薄膜化された残りのＳ
ｉ基板５１を、Journal of Electrochemical Society,
Vol.137, 3626(1990) に記載されているように、エチレ
ンジアミン−純水−ピロカテコール−ピラジンの混合液
を用いた化学エッチングにより除去する。このエッチン
グ時には、Ｓｉ中のＢの濃度差によりｐ+ 型Ｓｉ層５３
に対するＳｉ基板５１の選択エッチング比を大きくとる
ことができるので、残りのＳｉ基板５１を完全にエッチ
ング除去した後にもｐ+ 型Ｓｉ層５２はほとんどエッチ
ングされない。
をその裏面側から研削および研磨することにより厚さ１
〜２μｍまで薄膜化した後、この薄膜化された残りのＳ
ｉ基板５１を、Journal of Electrochemical Society,
Vol.137, 3626(1990) に記載されているように、エチレ
ンジアミン−純水−ピロカテコール−ピラジンの混合液
を用いた化学エッチングにより除去する。このエッチン
グ時には、Ｓｉ中のＢの濃度差によりｐ+ 型Ｓｉ層５３
に対するＳｉ基板５１の選択エッチング比を大きくとる
ことができるので、残りのＳｉ基板５１を完全にエッチ
ング除去した後にもｐ+ 型Ｓｉ層５２はほとんどエッチ
ングされない。
【０００９】この後、ｐ+ 型Ｓｉ層５２をフッ酸−硝酸
−酢酸の混合液を用いた化学エッチングにより完全に除
去する。これによって、図１４に示すように、Ｓｉ活性
層５３の表面が露出され、目的とするＳＯＩ基板が製造
される。
−酢酸の混合液を用いた化学エッチングにより完全に除
去する。これによって、図１４に示すように、Ｓｉ活性
層５３の表面が露出され、目的とするＳＯＩ基板が製造
される。
【００１０】しかしながら、上述の従来のＳＯＩ基板の
製造方法では、将来の超ＬＳＩ・ＣＭＯＳを製造する場
合に要求される膜厚５０ｎｍ以下、膜厚のＴＴＶ（Tota
l Thickness Variation)が膜厚の１０％以下、表面粗度
０．３ｎｍ以下のＳＯＩを実現することは困難であっ
た。
製造方法では、将来の超ＬＳＩ・ＣＭＯＳを製造する場
合に要求される膜厚５０ｎｍ以下、膜厚のＴＴＶ（Tota
l Thickness Variation)が膜厚の１０％以下、表面粗度
０．３ｎｍ以下のＳＯＩを実現することは困難であっ
た。
【００１１】例えば、プラズマエッチングを用いた局部
的なエッチバックでは、膜厚が１００ｎｍ以下の場合、
膜厚のＴＴＶとして膜厚の１０％以下を達成することは
困難である。また、エッチングストップ層としてＢドー
プｐ+ 型Ｓｉ層５１を設けて選択的にエッチバックする
方法において選択エッチング比を高くするためにはＢを
より高濃度にドープするが、そうすると、このｐ+ 型Ｓ
ｉ層５２内に転位などの結晶欠陥が生じたり、このｐ+
型Ｓｉ層５２上にエピタキシャル成長されるＳｉ活性層
５３にも結晶欠陥が発生したり、あるいはウエーハ張り
合わせ時の高温熱処理によりｐ+ 型Ｓｉ層５２中のＢが
Ｓｉ活性層５３中に拡散し、ＣＭＯＳの製造に支障を生
じてしまう。
的なエッチバックでは、膜厚が１００ｎｍ以下の場合、
膜厚のＴＴＶとして膜厚の１０％以下を達成することは
困難である。また、エッチングストップ層としてＢドー
プｐ+ 型Ｓｉ層５１を設けて選択的にエッチバックする
方法において選択エッチング比を高くするためにはＢを
より高濃度にドープするが、そうすると、このｐ+ 型Ｓ
ｉ層５２内に転位などの結晶欠陥が生じたり、このｐ+
型Ｓｉ層５２上にエピタキシャル成長されるＳｉ活性層
５３にも結晶欠陥が発生したり、あるいはウエーハ張り
合わせ時の高温熱処理によりｐ+ 型Ｓｉ層５２中のＢが
Ｓｉ活性層５３中に拡散し、ＣＭＯＳの製造に支障を生
じてしまう。
【００１２】一方、公表特許公報平４−５０６５８７号
には、Ｓｉとその他のＩＶ族元素との化合物から成るエ
ッチングストップ層を用いるＳＯＩ基板の製造方法が開
示されている。しかしながら、このようなエッチングス
トップ層を用いる場合には、選択エッチング比を高める
ためにその他のＩＶ族元素の含有量を増加させたりする
と、そのエッチングストップ層内に歪が生じ、その歪を
緩和するために転位が発生したり、あるいはそのエッチ
ングストップ層を設けることによりＳｉ活性層５３のＴ
ＴＶおよび表面粗度が増大する。これは、ウエーハ張り
合わせ面にバブルが発生して張り合わせ強度の低下など
をもたらすとともに、例えば厚さが５ｎｍの極薄ゲート
酸化膜をこのＳｉ活性層５３の表面に形成する場合にそ
の絶縁耐圧の劣化を招き、将来の超ＬＳＩの製造に適用
することは困難である。
には、Ｓｉとその他のＩＶ族元素との化合物から成るエ
ッチングストップ層を用いるＳＯＩ基板の製造方法が開
示されている。しかしながら、このようなエッチングス
トップ層を用いる場合には、選択エッチング比を高める
ためにその他のＩＶ族元素の含有量を増加させたりする
と、そのエッチングストップ層内に歪が生じ、その歪を
緩和するために転位が発生したり、あるいはそのエッチ
ングストップ層を設けることによりＳｉ活性層５３のＴ
ＴＶおよび表面粗度が増大する。これは、ウエーハ張り
合わせ面にバブルが発生して張り合わせ強度の低下など
をもたらすとともに、例えば厚さが５ｎｍの極薄ゲート
酸化膜をこのＳｉ活性層５３の表面に形成する場合にそ
の絶縁耐圧の劣化を招き、将来の超ＬＳＩの製造に適用
することは困難である。
【００１３】
【発明が解決しようとする課題】以上のように、上述の
従来のＳＯＩ基板の製造方法は、いずれも、超ＬＳＩＣ
ＭＯＳを製造する場合に要求される程度の小さなＴＴＶ
の均一な膜厚および小さな表面粗度を有するＳＯＩ基板
を製造することは困難であった。
従来のＳＯＩ基板の製造方法は、いずれも、超ＬＳＩＣ
ＭＯＳを製造する場合に要求される程度の小さなＴＴＶ
の均一な膜厚および小さな表面粗度を有するＳＯＩ基板
を製造することは困難であった。
【００１４】従って、この発明の目的は、ＴＴＶが小さ
く均一な膜厚および表面粗度が小さいシリコン層が絶縁
基体上に設けられたＳＯＩ基板を製造することができる
ＳＯＩ基板の製造方法を提供することにある。
く均一な膜厚および表面粗度が小さいシリコン層が絶縁
基体上に設けられたＳＯＩ基板を製造することができる
ＳＯＩ基板の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明者は、従来のＳＯ
Ｉ基板の製造方法の上記課題を解決すべく鋭意研究を行
った結果、以下のような知見を得た。
Ｉ基板の製造方法の上記課題を解決すべく鋭意研究を行
った結果、以下のような知見を得た。
【００１６】すなわち、Ｓｉ基板の表面にＢを熱拡散さ
せることにより高濃度Ｂドープｐ+型Ｓｉ層を形成した
試料を作製し、このｐ+ 型Ｓｉ層の表面粗度を原子間力
顕微鏡（ＡＦＭ）により測定した。この結果、ｐ+ 型Ｓ
ｉ層の表面粗度は、Ｂ濃度によっても異なるが、０．２
〜０．４ｎｍ程度と大きく、また、熱拡散の条件によっ
てはこのｐ+ 型Ｓｉ層の表面に深さ１〜３ｎｍの深い凹
部が発生することがあることがわかった。さらに、この
深い凹部は、試料の洗浄を行ったりすることによっても
発生することがわかった。
せることにより高濃度Ｂドープｐ+型Ｓｉ層を形成した
試料を作製し、このｐ+ 型Ｓｉ層の表面粗度を原子間力
顕微鏡（ＡＦＭ）により測定した。この結果、ｐ+ 型Ｓ
ｉ層の表面粗度は、Ｂ濃度によっても異なるが、０．２
〜０．４ｎｍ程度と大きく、また、熱拡散の条件によっ
てはこのｐ+ 型Ｓｉ層の表面に深さ１〜３ｎｍの深い凹
部が発生することがあることがわかった。さらに、この
深い凹部は、試料の洗浄を行ったりすることによっても
発生することがわかった。
【００１７】ｐ+ 型Ｓｉ層の表面にこのような深い凹部
が発生する原因については未だ解明されていないが、考
えられる一つの原因として、Ｓｉ基板表面にＢを熱拡散
させてｐ+ 型Ｓｉ層を形成したときにその表面に硬度が
大きいシリコンのホウ化物が微粒子状に形成され、それ
が何らかの原因によってとれることがある。
が発生する原因については未だ解明されていないが、考
えられる一つの原因として、Ｓｉ基板表面にＢを熱拡散
させてｐ+ 型Ｓｉ層を形成したときにその表面に硬度が
大きいシリコンのホウ化物が微粒子状に形成され、それ
が何らかの原因によってとれることがある。
【００１８】このように、Ｂドープｐ+ 型Ｓｉ層の表面
粗度は大きく、また、その表面に深い凹部が存在するこ
とがあるため、そのままでは、ＳＯＩ基板を製造する際
のエッチングストップ層として用いるのには、基板の張
り合わせ時などに支障が生じる。そこで、これを防止す
るためには、このＢドープｐ+ 型Ｓｉ層を形成した後に
その表面を研磨して表面粗度を小さくし、かつ深い凹部
を除去しておくのが有効である。
粗度は大きく、また、その表面に深い凹部が存在するこ
とがあるため、そのままでは、ＳＯＩ基板を製造する際
のエッチングストップ層として用いるのには、基板の張
り合わせ時などに支障が生じる。そこで、これを防止す
るためには、このＢドープｐ+ 型Ｓｉ層を形成した後に
その表面を研磨して表面粗度を小さくし、かつ深い凹部
を除去しておくのが有効である。
【００１９】さらに、このような研磨は、第１のエッチ
ングストップ層としてＢドープｐ+型Ｓｉ層以外の層を
用いる場合にも、その層を形成したままの状態では表面
粗度が大きかったり、表面に深い凹部が存在したりする
ときなどには、同様に有効である。
ングストップ層としてＢドープｐ+型Ｓｉ層以外の層を
用いる場合にも、その層を形成したままの状態では表面
粗度が大きかったり、表面に深い凹部が存在したりする
ときなどには、同様に有効である。
【００２０】次に、Ｓｉ基板上に形成したＳｉ1-x Ｇｅ
x 層については、本発明者がこれまでに行ったＡＦＭに
よる表面観察の結果、表面粗度は比較的大きいがＧｅ組
成比ｘが小さいほど表面粗度が小さくなること、Ｓｉ基
板とＳｉ1-x Ｇｅx 層との間にＳｉバッファ層を設ける
ことにより表面が平坦化すること、および、Ｓｉ1-xＧ
ｅx 層の厚さが臨界膜厚を超えた際に界面で発生する転
位に起因すると考えられる凹凸が表面に存在することな
どが明らかとなっている。さらに、Ｓｉ基板上にＢドー
プｐ+ 型Ｓｉ層を形成し、その上にＳｉバッファ層、Ｓ
ｉ1-x Ｇｅx 層およびＳｉ層を順次形成した構造の試料
を作製し、その後に張り合わせ時の熱処理条件と同一の
条件で熱処理を行ったものと熱処理を行わないものとに
ついて最上層のＳｉ層の表面をＡＦＭにより観察した結
果、Ｓｉ1-x Ｇｅx 層の膜厚が増大するにつれてＳｉ層
の表面粗度が増大すること、９００℃までの低温熱処理
によりＳｉ層の表面の形状および表面粗度は変化しない
ことなどがわかった。
x 層については、本発明者がこれまでに行ったＡＦＭに
よる表面観察の結果、表面粗度は比較的大きいがＧｅ組
成比ｘが小さいほど表面粗度が小さくなること、Ｓｉ基
板とＳｉ1-x Ｇｅx 層との間にＳｉバッファ層を設ける
ことにより表面が平坦化すること、および、Ｓｉ1-xＧ
ｅx 層の厚さが臨界膜厚を超えた際に界面で発生する転
位に起因すると考えられる凹凸が表面に存在することな
どが明らかとなっている。さらに、Ｓｉ基板上にＢドー
プｐ+ 型Ｓｉ層を形成し、その上にＳｉバッファ層、Ｓ
ｉ1-x Ｇｅx 層およびＳｉ層を順次形成した構造の試料
を作製し、その後に張り合わせ時の熱処理条件と同一の
条件で熱処理を行ったものと熱処理を行わないものとに
ついて最上層のＳｉ層の表面をＡＦＭにより観察した結
果、Ｓｉ1-x Ｇｅx 層の膜厚が増大するにつれてＳｉ層
の表面粗度が増大すること、９００℃までの低温熱処理
によりＳｉ層の表面の形状および表面粗度は変化しない
ことなどがわかった。
【００２１】以上のようにＳｉ1-x Ｇｅx 層の表面粗度
は比較的大きいが、このＳｉ1-x Ｇｅx 層上に形成され
るＳｉ層の表面粗度は、下地のＳｉ1-x Ｇｅx 層の表面
粗度をそのまま受け継ぎ、熱処理の有無などにもよる
が、例えば０．３〜０．６ｎｍ程度と大きい。これは、
基板の張り合わせ時に支障を生じるため、これを防止す
るために、Ｓｉ層の表面を研磨して張り合わせ時に支障
を生じない程度に表面粗度を小さくしておくのが有効で
ある。
は比較的大きいが、このＳｉ1-x Ｇｅx 層上に形成され
るＳｉ層の表面粗度は、下地のＳｉ1-x Ｇｅx 層の表面
粗度をそのまま受け継ぎ、熱処理の有無などにもよる
が、例えば０．３〜０．６ｎｍ程度と大きい。これは、
基板の張り合わせ時に支障を生じるため、これを防止す
るために、Ｓｉ層の表面を研磨して張り合わせ時に支障
を生じない程度に表面粗度を小さくしておくのが有効で
ある。
【００２２】この研磨は、Ｓｉ1-x Ｇｅx 層以外の層を
第２のエッチングストップ層として用いる場合にも、そ
の層を形成したままの状態では表面粗度が大きかった
り、表面に深い凹部が存在するときなどには、同様に有
効である。
第２のエッチングストップ層として用いる場合にも、そ
の層を形成したままの状態では表面粗度が大きかった
り、表面に深い凹部が存在するときなどには、同様に有
効である。
【００２３】さらに、Ｓｉ基板の張り合わせを行った後
のＳｉ1-x Ｇｅx 層の除去は研磨やエッチングにより行
うことができるが、この除去をエッチングにより行うと
きには、それによって露出するＳｉ層の表面の粗度が大
きいため、このエッチングによって露出するＳｉ層の表
面を研磨して表面粗度を小さくしておくことが、このＳ
ｉ層を用いて素子を形成する観点からは好ましい。
のＳｉ1-x Ｇｅx 層の除去は研磨やエッチングにより行
うことができるが、この除去をエッチングにより行うと
きには、それによって露出するＳｉ層の表面の粗度が大
きいため、このエッチングによって露出するＳｉ層の表
面を研磨して表面粗度を小さくしておくことが、このＳ
ｉ層を用いて素子を形成する観点からは好ましい。
【００２４】さらにまた、以上のことは、Ｓｉ層の代わ
りに、ＳｉとＧｅおよびＣのうちの少なくとも一方の元
素とから成る化合物半導体層（例えば、ＳｉＣ層）を用
いる場合にも、同様に成立する。
りに、ＳｉとＧｅおよびＣのうちの少なくとも一方の元
素とから成る化合物半導体層（例えば、ＳｉＣ層）を用
いる場合にも、同様に成立する。
【００２５】この発明は、本発明者が得た上記知見に基
づいて案出されたものである。すなわち、上記目的を達
成するために、この発明の第１の発明によるＳＯＩ基板
の製造方法は、シリコン基板（１）上に第１のエッチン
グストップ層（２）を形成する工程と、第１のエッチン
グストップ層（２）の表面を研磨する工程と、表面が研
磨された第１のエッチングストップ層（２）上にバッフ
ァ層（３）を形成する工程と、バッファ層（３）上にシ
リコン層（５）を形成する工程と、シリコン層（５）上
に絶縁層（６）を形成する工程と、絶縁層（６）上に支
持基板（７）の一主面を張り合わせる工程と、シリコン
基板（１）、第１のエッチングストップ層（２）および
バッファ層（３）を除去し、支持基板（７）の主面上に
絶縁層（６）およびシリコン層（５）を残す工程とを有
することを特徴とするものである。
づいて案出されたものである。すなわち、上記目的を達
成するために、この発明の第１の発明によるＳＯＩ基板
の製造方法は、シリコン基板（１）上に第１のエッチン
グストップ層（２）を形成する工程と、第１のエッチン
グストップ層（２）の表面を研磨する工程と、表面が研
磨された第１のエッチングストップ層（２）上にバッフ
ァ層（３）を形成する工程と、バッファ層（３）上にシ
リコン層（５）を形成する工程と、シリコン層（５）上
に絶縁層（６）を形成する工程と、絶縁層（６）上に支
持基板（７）の一主面を張り合わせる工程と、シリコン
基板（１）、第１のエッチングストップ層（２）および
バッファ層（３）を除去し、支持基板（７）の主面上に
絶縁層（６）およびシリコン層（５）を残す工程とを有
することを特徴とするものである。
【００２６】この発明の第２の発明によるＳＯＩ基板の
製造方法は、シリコン基板（１）上に第１のエッチング
ストップ層（２）を形成する工程と、第１のエッチング
ストップ層（２）の表面を研磨する工程と、表面が研磨
された第１のエッチングストップ層（２）上にシリコン
バッファ層（３）を形成する工程と、シリコンバッファ
層（３）上にシリコンとゲルマニウムおよび炭素のうち
の少なくとも一種の元素とから成る化合物半導体層を形
成する工程と、化合物半導体層上に絶縁層（６）を形成
する工程と、絶縁層（６）上に支持基板（７）の一主面
を張り合わせる工程と、シリコン基板（１）、第１のエ
ッチングストップ層（２）およびシリコンバッファ層
（３）を除去し、支持基板（７）の主面上に絶縁層
（６）および化合物半導体層を残す工程とを有すること
を特徴とするものである。
製造方法は、シリコン基板（１）上に第１のエッチング
ストップ層（２）を形成する工程と、第１のエッチング
ストップ層（２）の表面を研磨する工程と、表面が研磨
された第１のエッチングストップ層（２）上にシリコン
バッファ層（３）を形成する工程と、シリコンバッファ
層（３）上にシリコンとゲルマニウムおよび炭素のうち
の少なくとも一種の元素とから成る化合物半導体層を形
成する工程と、化合物半導体層上に絶縁層（６）を形成
する工程と、絶縁層（６）上に支持基板（７）の一主面
を張り合わせる工程と、シリコン基板（１）、第１のエ
ッチングストップ層（２）およびシリコンバッファ層
（３）を除去し、支持基板（７）の主面上に絶縁層
（６）および化合物半導体層を残す工程とを有すること
を特徴とするものである。
【００２７】この発明の第１の発明は、好適には、バッ
ファ層はシリコンバッファ層（３）から成り、シリコン
バッファ層（３）を形成した後、シリコン層（５）を形
成する前にシリコンバッファ層（３）上に第２のエッチ
ングストップ層（４）を形成する工程をさらに有する。
ファ層はシリコンバッファ層（３）から成り、シリコン
バッファ層（３）を形成した後、シリコン層（５）を形
成する前にシリコンバッファ層（３）上に第２のエッチ
ングストップ層（４）を形成する工程をさらに有する。
【００２８】また、この発明の第１の発明は、好適に
は、シリコン層（５）を形成した後、絶縁層（６）を形
成する前にシリコン層（５）の表面を研磨する工程と、
支持基板（７）の主面上に絶縁層（６）およびシリコン
層（５）を残した後、シリコン層（５）の表面を研磨す
る工程とをさらに有する。
は、シリコン層（５）を形成した後、絶縁層（６）を形
成する前にシリコン層（５）の表面を研磨する工程と、
支持基板（７）の主面上に絶縁層（６）およびシリコン
層（５）を残した後、シリコン層（５）の表面を研磨す
る工程とをさらに有する。
【００２９】この発明の第２の発明は、好適には、シリ
コンバッファ層（３）を形成した後、化合物半導体層を
形成する前にシリコンバッファ層（３）上に第２のエッ
チングストップ層（４）を形成する工程をさらに有す
る。
コンバッファ層（３）を形成した後、化合物半導体層を
形成する前にシリコンバッファ層（３）上に第２のエッ
チングストップ層（４）を形成する工程をさらに有す
る。
【００３０】この発明の第２の発明は、好適には、化合
物半導体層を形成した後、絶縁層（６）を形成する前に
化合物半導体層の表面を研磨する工程と、支持基板
（７）の主面上に絶縁層（５）および化合物半導体層を
残した後、化合物半導体層の表面を研磨する工程とをさ
らに有する。
物半導体層を形成した後、絶縁層（６）を形成する前に
化合物半導体層の表面を研磨する工程と、支持基板
（７）の主面上に絶縁層（５）および化合物半導体層を
残した後、化合物半導体層の表面を研磨する工程とをさ
らに有する。
【００３１】この発明の第１の発明および第２の発明に
おいては、第１のエッチングストップ層（２）の表面を
少なくとも３ｎｍ以上でかつ少なくともその表面に存在
する凹凸が実質的に除去される厚さだけ研磨するように
する。この研磨の厚さは、好適には、５〜２００ｎｍで
ある。
おいては、第１のエッチングストップ層（２）の表面を
少なくとも３ｎｍ以上でかつ少なくともその表面に存在
する凹凸が実質的に除去される厚さだけ研磨するように
する。この研磨の厚さは、好適には、５〜２００ｎｍで
ある。
【００３２】この発明の第１の発明および第２の発明の
好適な一実施形態においては、第１のエッチングストッ
プ層はホウ素が高濃度にドープされたシリコン層から成
る。ここで、ホウ素の格子定数はシリコンの格子定数と
異なるため、このホウ素のドーピングはこの層内に結晶
欠陥を生じさせない濃度範囲で行う。また、第２のエッ
チングストップ層はＳｉ1-x Ｇｅx 層から成り、このＳ
ｉ1-x Ｇｅx 層のＧｅ組成比ｘは好適には０．０３〜
０．３である。
好適な一実施形態においては、第１のエッチングストッ
プ層はホウ素が高濃度にドープされたシリコン層から成
る。ここで、ホウ素の格子定数はシリコンの格子定数と
異なるため、このホウ素のドーピングはこの層内に結晶
欠陥を生じさせない濃度範囲で行う。また、第２のエッ
チングストップ層はＳｉ1-x Ｇｅx 層から成り、このＳ
ｉ1-x Ｇｅx 層のＧｅ組成比ｘは好適には０．０３〜
０．３である。
【００３３】この発明の第１の発明および第２の発明に
おいて、シリコンバッファ層は、好適には、ホウ素が高
濃度にドープされたシリコン層（２）中のホウ素がシリ
コン層（５）中に実質的に拡散しない厚さを有する。
おいて、シリコンバッファ層は、好適には、ホウ素が高
濃度にドープされたシリコン層（２）中のホウ素がシリ
コン層（５）中に実質的に拡散しない厚さを有する。
【００３４】この発明の第１の発明および第２の発明に
おいて、好適には、Ｓｉ1-x Ｇｅx層から成る第２のエ
ッチングストップ層を研磨または化学エッチングにより
除去する。ここで、この化学エッチングにおいては、好
適には、フッ酸、硝酸および酢酸の混合液をエッチング
液として用いる。
おいて、好適には、Ｓｉ1-x Ｇｅx層から成る第２のエ
ッチングストップ層を研磨または化学エッチングにより
除去する。ここで、この化学エッチングにおいては、好
適には、フッ酸、硝酸および酢酸の混合液をエッチング
液として用いる。
【００３５】
【００３６】
【００３７】
【作用】上述のように構成されたこの発明の第１の発明
によるＳＯＩ基板の製造方法によれば、第１のエッチン
グストップ層の表面を研磨する工程を有することから、
この第１のエッチングストップ層として大きな選択エッ
チング比をとることができるホウ素ドープｐ+ 型シリコ
ン層を用いた場合においても、その研磨厚さを十分に大
きくとってホウ素ドープｐ+ 型シリコン層の表面の凹部
などを除去しておくことにより、この第１のエッチング
ストップ層の表面粗度を十分に小さくすることができ
る。このため、この第１のエッチングストップ層の表面
粗度を受け継いで、この第１のエッチングストップ層上
に形成されるシリコンバッファ層、シリコン層および絶
縁層の表面粗度も十分小さくなる。従って、このシリコ
ン基板を支持基板と張り合わせたときに張り合わせ面に
バブルが発生するなどの支障が生じることがなく、張り
合わせを良好に行うことができる。これによって、ＴＴ
Ｖが小さくて均一な膜厚および小さな表面粗度を有する
シリコン層が絶縁基体上に設けられたＳＯＩ基板を製造
することができる。
によるＳＯＩ基板の製造方法によれば、第１のエッチン
グストップ層の表面を研磨する工程を有することから、
この第１のエッチングストップ層として大きな選択エッ
チング比をとることができるホウ素ドープｐ+ 型シリコ
ン層を用いた場合においても、その研磨厚さを十分に大
きくとってホウ素ドープｐ+ 型シリコン層の表面の凹部
などを除去しておくことにより、この第１のエッチング
ストップ層の表面粗度を十分に小さくすることができ
る。このため、この第１のエッチングストップ層の表面
粗度を受け継いで、この第１のエッチングストップ層上
に形成されるシリコンバッファ層、シリコン層および絶
縁層の表面粗度も十分小さくなる。従って、このシリコ
ン基板を支持基板と張り合わせたときに張り合わせ面に
バブルが発生するなどの支障が生じることがなく、張り
合わせを良好に行うことができる。これによって、ＴＴ
Ｖが小さくて均一な膜厚および小さな表面粗度を有する
シリコン層が絶縁基体上に設けられたＳＯＩ基板を製造
することができる。
【００３８】また、第１のエッチングストップ層に加え
て、シリコンバッファ層とシリコン層との間に第２のエ
ッチングストップ層を形成することにより、シリコン基
板およびシリコンバッファ層の除去を高精度で行うこと
ができる。
て、シリコンバッファ層とシリコン層との間に第２のエ
ッチングストップ層を形成することにより、シリコン基
板およびシリコンバッファ層の除去を高精度で行うこと
ができる。
【００３９】さらに、シリコン層を形成した後、絶縁層
を形成する前にシリコン層の表面を研磨する工程と、支
持基板の主面上に絶縁層およびシリコン層を残した後、
シリコン層の表面を研磨する工程とをさらに有すること
により、第２のエッチングストップ層を除去した後に露
出されるシリコン層の表面の粗度を例えば０．２ｎｍ程
度以下と十分に小さくすることができる。
を形成する前にシリコン層の表面を研磨する工程と、支
持基板の主面上に絶縁層およびシリコン層を残した後、
シリコン層の表面を研磨する工程とをさらに有すること
により、第２のエッチングストップ層を除去した後に露
出されるシリコン層の表面の粗度を例えば０．２ｎｍ程
度以下と十分に小さくすることができる。
【００４０】以上のことは、シリコン層の代わりにシリ
コンとゲルマニウムおよび炭素のうちの少なくとも一種
の元素とから成る化合物半導体層を用いるこの発明の第
２の発明によるＳＯＩ基板の製造方法についても同様で
ある。
コンとゲルマニウムおよび炭素のうちの少なくとも一種
の元素とから成る化合物半導体層を用いるこの発明の第
２の発明によるＳＯＩ基板の製造方法についても同様で
ある。
【００４１】
【００４２】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１〜図１０はこの発明の一実施
例によるＳＯＩ基板の製造方法を示す。
照しながら説明する。図１〜図１０はこの発明の一実施
例によるＳＯＩ基板の製造方法を示す。
【００４３】この一実施例においては、図１に示すよう
に、まず、シードウエーハとなる例えば（１００）面方
位の単結晶のＳｉ基板１上にＢドープｐ+ 型Ｓｉ層２を
形成する。ここで、このＳｉ基板１はｎ型であってもｐ
型であってもよい。このｐ+型Ｓｉ層２は第１のエッチ
ングストップ層として機能する。このｐ+ 型Ｓｉ層２
は、Ｓｉ基板１の表面にＢを気相からの熱拡散や固体拡
散源からの拡散やイオン注入によりドープすることによ
って形成してもよいし、Ｓｉ基板１上にエピタキシャル
成長により形成してもよい。このｐ+ 型Ｓｉ層２のＢ濃
度は、好適には５×１０19ｃｍ-3以上に設定され、より
好適には１０20ｃｍ-3程度に設定される。また、このｐ
+ 型Ｓｉ層２の厚さは、好適には１００ｎｍ〜１μｍに
設定される。
に、まず、シードウエーハとなる例えば（１００）面方
位の単結晶のＳｉ基板１上にＢドープｐ+ 型Ｓｉ層２を
形成する。ここで、このＳｉ基板１はｎ型であってもｐ
型であってもよい。このｐ+型Ｓｉ層２は第１のエッチ
ングストップ層として機能する。このｐ+ 型Ｓｉ層２
は、Ｓｉ基板１の表面にＢを気相からの熱拡散や固体拡
散源からの拡散やイオン注入によりドープすることによ
って形成してもよいし、Ｓｉ基板１上にエピタキシャル
成長により形成してもよい。このｐ+ 型Ｓｉ層２のＢ濃
度は、好適には５×１０19ｃｍ-3以上に設定され、より
好適には１０20ｃｍ-3程度に設定される。また、このｐ
+ 型Ｓｉ層２の厚さは、好適には１００ｎｍ〜１μｍに
設定される。
【００４４】ここで、ｐ+ 型Ｓｉ層２の表面粗度は０．
２〜０．４ｎｍと大きく、また、図１に示すように、こ
のｐ+ 型Ｓｉ層２の表面には所々に深さ１〜３ｎｍの凹
部２ａが発生することがあるので、図１１に示すよう
に、このｐ+ 型Ｓｉ層２上にそのままＳｉバッファ層
３、Ｓｉ1-x Ｇｅx 層４、Ｓｉ活性層５およびＳｉＯ2
膜６を形成すると、これらの層に凹部３ａ、４ａ、４
ｂ、５ａ、５ｂ、６ａ、６ｂがそのまま残ってしまう。
２〜０．４ｎｍと大きく、また、図１に示すように、こ
のｐ+ 型Ｓｉ層２の表面には所々に深さ１〜３ｎｍの凹
部２ａが発生することがあるので、図１１に示すよう
に、このｐ+ 型Ｓｉ層２上にそのままＳｉバッファ層
３、Ｓｉ1-x Ｇｅx 層４、Ｓｉ活性層５およびＳｉＯ2
膜６を形成すると、これらの層に凹部３ａ、４ａ、４
ｂ、５ａ、５ｂ、６ａ、６ｂがそのまま残ってしまう。
【００４５】そこで、次に、ｐ+ 型Ｓｉ層２の表面の凹
部２ａの除去および表面粗度の改善のため、図２に示す
ように、このｐ+ 型Ｓｉ層２の表面を３〜２００ｎｍ、
好適には５〜２００ｎｍの厚さだけ研磨する。ここで、
この研磨厚さの上限を２００ｎｍとしたのは、研磨に要
する時間が長くなり過ぎるのを防止するためである。こ
れによって、ｐ+ 型Ｓｉ層２の表面粗度を０．１〜０．
２ｎｍと小さくすることができる。
部２ａの除去および表面粗度の改善のため、図２に示す
ように、このｐ+ 型Ｓｉ層２の表面を３〜２００ｎｍ、
好適には５〜２００ｎｍの厚さだけ研磨する。ここで、
この研磨厚さの上限を２００ｎｍとしたのは、研磨に要
する時間が長くなり過ぎるのを防止するためである。こ
れによって、ｐ+ 型Ｓｉ層２の表面粗度を０．１〜０．
２ｎｍと小さくすることができる。
【００４６】次に、水素ガス雰囲気中において７００〜
１１００℃の温度、好適には７５０〜９５０℃の温度で
加熱することにより、ｐ+ 型Ｓｉ層２の表面に形成され
た自然酸化膜（図示せず）を除去する。この後、図３に
示すように、ｐ+ 型Ｓｉ層２上に、例えば化学気相成長
（ＣＶＤ）法により、Ｓｉバッファ層３、第２のエッチ
ングストップ層として機能するＳｉ1-x Ｇｅx 層４およ
びＳｉ活性層５を順次エピタキシャル成長させる。
１１００℃の温度、好適には７５０〜９５０℃の温度で
加熱することにより、ｐ+ 型Ｓｉ層２の表面に形成され
た自然酸化膜（図示せず）を除去する。この後、図３に
示すように、ｐ+ 型Ｓｉ層２上に、例えば化学気相成長
（ＣＶＤ）法により、Ｓｉバッファ層３、第２のエッチ
ングストップ層として機能するＳｉ1-x Ｇｅx 層４およ
びＳｉ活性層５を順次エピタキシャル成長させる。
【００４７】ここで、Ｓｉバッファ層３をエピタキシャ
ル成長させる際には反応ガスとしてＳｉＨ4 ガスまたは
Ｓｉ2 Ｈ6 ガスを用い、６００〜８００℃の温度で成長
を行う。また、このＳｉバッファ層３の厚さは、Ｓｉ活
性層５上に後述のＳｉＯ2 膜６を形成する際の熱処理お
よびウエーハ張り合わせ時の熱処理の際にｐ+ 型Ｓｉ層
２からＢが拡散してＳｉ1-x Ｇｅx 層４に到達しない厚
さにすることが必要であり、好適には１０ｎｍ〜１μｍ
の厚さに設定される。
ル成長させる際には反応ガスとしてＳｉＨ4 ガスまたは
Ｓｉ2 Ｈ6 ガスを用い、６００〜８００℃の温度で成長
を行う。また、このＳｉバッファ層３の厚さは、Ｓｉ活
性層５上に後述のＳｉＯ2 膜６を形成する際の熱処理お
よびウエーハ張り合わせ時の熱処理の際にｐ+ 型Ｓｉ層
２からＢが拡散してＳｉ1-x Ｇｅx 層４に到達しない厚
さにすることが必要であり、好適には１０ｎｍ〜１μｍ
の厚さに設定される。
【００４８】Ｓｉ1-x Ｇｅx 層４をエピタキシャル成長
させる際には、反応ガスとしてＳｉＨ4 ガスとＧｅＨ4
ガスとを用いるか、またはＳｉ2 Ｈ6 ガスとＧｅＨ4 ガ
スとを用い、５００〜８００℃の温度で成長を行う。こ
の場合、成長温度が高い程、Ｇｅ組成比ｘが大きい程、
厚さが大きい程、このＳｉ1-x Ｇｅx 層４の表面の凹凸
が大きくなるので、好適には、成長温度は５５０〜７５
０℃、Ｇｅ組成比ｘは０．０３〜０．３、厚さは１０〜
１５０ｎｍに設定される。
させる際には、反応ガスとしてＳｉＨ4 ガスとＧｅＨ4
ガスとを用いるか、またはＳｉ2 Ｈ6 ガスとＧｅＨ4 ガ
スとを用い、５００〜８００℃の温度で成長を行う。こ
の場合、成長温度が高い程、Ｇｅ組成比ｘが大きい程、
厚さが大きい程、このＳｉ1-x Ｇｅx 層４の表面の凹凸
が大きくなるので、好適には、成長温度は５５０〜７５
０℃、Ｇｅ組成比ｘは０．０３〜０．３、厚さは１０〜
１５０ｎｍに設定される。
【００４９】Ｓｉ活性層５をエピタキシャル成長させる
際には反応ガスとしてＳｉＨ4 ガスまたはＳｉ2 Ｈ6 ガ
スを用い、６００〜８００℃の温度で成長を行う。
際には反応ガスとしてＳｉＨ4 ガスまたはＳｉ2 Ｈ6 ガ
スを用い、６００〜８００℃の温度で成長を行う。
【００５０】このＳｉ活性層５の表面粗度は、図１１に
示すように、Ｓｉ1-x Ｇｅx 層４の表面粗度をそのまま
受け継いでしまう。そこで、次に、図４に示すように、
このＳｉ活性層５の表面粗度を０．１〜０．２ｎｍにす
るため、このＳｉ活性層５の表面を研磨する。
示すように、Ｓｉ1-x Ｇｅx 層４の表面粗度をそのまま
受け継いでしまう。そこで、次に、図４に示すように、
このＳｉ活性層５の表面粗度を０．１〜０．２ｎｍにす
るため、このＳｉ活性層５の表面を研磨する。
【００５１】次に、図５に示すように、Ｓｉ活性層５上
に熱酸化法またはＣＶＤ法によりＳｉＯ2 膜６を形成す
る。
に熱酸化法またはＣＶＤ法によりＳｉＯ2 膜６を形成す
る。
【００５２】次に、図６に示すように、このＳｉＯ2 膜
６をハンドルウエーハとなる別のＳｉ基板７の一主面と
接触させ、５００〜１０００℃程度の温度で熱処理を行
うことにより、張り合わせを行う。ここで、この熱処理
時には、Ｓｉ1-x Ｇｅx 層４の歪が緩和されて転位が発
生しないようにするために、この熱処理の温度は９５０
℃以下とするのが望ましい。なお、Ｓｉ基板７の張り合
わせ面は、Ｓｉそのままでもよいし、ＳｉＯ2 膜を形成
してもよい。
６をハンドルウエーハとなる別のＳｉ基板７の一主面と
接触させ、５００〜１０００℃程度の温度で熱処理を行
うことにより、張り合わせを行う。ここで、この熱処理
時には、Ｓｉ1-x Ｇｅx 層４の歪が緩和されて転位が発
生しないようにするために、この熱処理の温度は９５０
℃以下とするのが望ましい。なお、Ｓｉ基板７の張り合
わせ面は、Ｓｉそのままでもよいし、ＳｉＯ2 膜を形成
してもよい。
【００５３】次に、図７に示すように、Ｓｉ基板１をそ
の裏面側から研削および研磨することにより薄膜化し、
約１〜２μｍの厚さだけ残す。
の裏面側から研削および研磨することにより薄膜化し、
約１〜２μｍの厚さだけ残す。
【００５４】次に、図８に示すように、残りのＳｉ基板
１を例えばエチレンジアミン−純水−ピロカテコール−
ピラジンの混合液を用いた化学エッチングにより除去す
る。このエッチング時には、ｐ+ 型Ｓｉ層２とＳｉ基板
１との選択エッチング比は、Ｂの濃度差にもよるが、
１：１００程度とることができる。薄膜化されたＳｉ基
板１のＴＴＶは１μｍ程度であるが、このエッチング後
に残されたｐ+ 型Ｓｉ層２、Ｓｉバッファ層３、Ｓｉ
1-x Ｇｅx 層４およびＳｉ活性層５から成る四層膜のＴ
ＴＶは５０ｎｍ以下になる。
１を例えばエチレンジアミン−純水−ピロカテコール−
ピラジンの混合液を用いた化学エッチングにより除去す
る。このエッチング時には、ｐ+ 型Ｓｉ層２とＳｉ基板
１との選択エッチング比は、Ｂの濃度差にもよるが、
１：１００程度とることができる。薄膜化されたＳｉ基
板１のＴＴＶは１μｍ程度であるが、このエッチング後
に残されたｐ+ 型Ｓｉ層２、Ｓｉバッファ層３、Ｓｉ
1-x Ｇｅx 層４およびＳｉ活性層５から成る四層膜のＴ
ＴＶは５０ｎｍ以下になる。
【００５５】次に、ｐ+ 型Ｓｉ層２、Ｓｉバッファ層３
およびＳｉ1-x Ｇｅx 層４を順次除去し、図９に示すよ
うに、Ｓｉ活性層５の表面を露出させる。
およびＳｉ1-x Ｇｅx 層４を順次除去し、図９に示すよ
うに、Ｓｉ活性層５の表面を露出させる。
【００５６】ここで、ｐ+ 型Ｓｉ層２は、フッ酸−硝酸
−酢酸の混合液を用いた化学エッチングにより除去す
る。このエッチング時には、ｐ+ 型Ｓｉ層２とＳｉバッ
ファ層３との選択エッチング比は１：１００程度とるこ
とができる。このため、ｐ+ 型Ｓｉ層２、Ｓｉバッファ
層３およびＳｉ1-x Ｇｅx 層４から成る三層膜のＴＴＶ
は上記の四層膜のものよりもさらに小さくすることがで
きる。
−酢酸の混合液を用いた化学エッチングにより除去す
る。このエッチング時には、ｐ+ 型Ｓｉ層２とＳｉバッ
ファ層３との選択エッチング比は１：１００程度とるこ
とができる。このため、ｐ+ 型Ｓｉ層２、Ｓｉバッファ
層３およびＳｉ1-x Ｇｅx 層４から成る三層膜のＴＴＶ
は上記の四層膜のものよりもさらに小さくすることがで
きる。
【００５７】Ｓｉバッファ層３は、水酸化カリウム−重
クロム酸カリウム−イソプロピルアルコール（ＩＰＡ）
の混合液を用いた化学エッチングにより除去する。この
エッチング時には、Ｓｉバッファ層３とＳｉ1-x Ｇｅx
層４との選択エッチング比はｘが０．１の場合には１：
１０以上とることができるため、Ｓｉバッファ層３およ
びＳｉ1-x Ｇｅx 層４から成る二層膜のＴＴＶは非常に
小さくなる。
クロム酸カリウム−イソプロピルアルコール（ＩＰＡ）
の混合液を用いた化学エッチングにより除去する。この
エッチング時には、Ｓｉバッファ層３とＳｉ1-x Ｇｅx
層４との選択エッチング比はｘが０．１の場合には１：
１０以上とることができるため、Ｓｉバッファ層３およ
びＳｉ1-x Ｇｅx 層４から成る二層膜のＴＴＶは非常に
小さくなる。
【００５８】Ｓｉ1-x Ｇｅx 層４は、研磨により除去す
るか、またはフッ酸−硝酸−酢酸の混合液を用いた化学
エッチングにより除去する。前者の研磨を用いる場合に
は、Ｓｉ1-x Ｇｅx 層４の表面粗度を受け継いだ表面粗
度を有していたＳｉ活性層５の表面（図９）の表面粗度
が改善される。一方、後者の化学エッチングを用いる場
合には、Ｓｉ1-x Ｇｅx 層４の表面粗度を受け継いだ表
面粗度に加えて、エッチングにより表面粗度がさらに大
きくなる。そこで、この場合には、図１０に示すよう
に、このＳｉ活性層５の表面を研磨することにより、表
面粗度を改善する。
るか、またはフッ酸−硝酸−酢酸の混合液を用いた化学
エッチングにより除去する。前者の研磨を用いる場合に
は、Ｓｉ1-x Ｇｅx 層４の表面粗度を受け継いだ表面粗
度を有していたＳｉ活性層５の表面（図９）の表面粗度
が改善される。一方、後者の化学エッチングを用いる場
合には、Ｓｉ1-x Ｇｅx 層４の表面粗度を受け継いだ表
面粗度に加えて、エッチングにより表面粗度がさらに大
きくなる。そこで、この場合には、図１０に示すよう
に、このＳｉ活性層５の表面を研磨することにより、表
面粗度を改善する。
【００５９】以上のように、この一実施例によれば、第
１のエッチングストップ層としてＢドープｐ+ 型Ｓｉ層
２および第２のエッチングストップ層としてＳｉ1-x Ｇ
ｅx層４を用いていることにより、Ｓｉ活性層５のＴＴ
Ｖをその厚さの５％以下とすることができる。また、こ
のＳｉ活性層５の最終的な表面粗度は、ｐ+ 型Ｓｉ層２
の表面研磨およびＳｉ活性層５の両主面の研磨の合計三
回の研磨により０．２ｎｍ以下とすることができる。こ
れによって、超ＬＳＩＣＭＯＳを製造する場合に要求さ
れるＴＴＶがＳｉ活性層５の厚さの１０％以下かつＳｉ
活性層５の表面粗度が０．３ｎｍ以下のＳＯＩ基板を得
ることができる。そして、この一実施例によれば、Ｓｉ
基板１と別のＳｉ基板７との張り合わせ時の張り合わせ
面におけるバブルの発生を防止することができ、良好な
張り合わせを行うことができるとともに、Ｓｉ活性層５
の表面に５ｎｍ程度の膜厚の極薄ゲート酸化膜を形成す
る場合にその信頼性を高くすることができるなど、ＳＯ
Ｉ基板上に形成する素子の信頼性の大幅な向上を図るこ
とができる。
１のエッチングストップ層としてＢドープｐ+ 型Ｓｉ層
２および第２のエッチングストップ層としてＳｉ1-x Ｇ
ｅx層４を用いていることにより、Ｓｉ活性層５のＴＴ
Ｖをその厚さの５％以下とすることができる。また、こ
のＳｉ活性層５の最終的な表面粗度は、ｐ+ 型Ｓｉ層２
の表面研磨およびＳｉ活性層５の両主面の研磨の合計三
回の研磨により０．２ｎｍ以下とすることができる。こ
れによって、超ＬＳＩＣＭＯＳを製造する場合に要求さ
れるＴＴＶがＳｉ活性層５の厚さの１０％以下かつＳｉ
活性層５の表面粗度が０．３ｎｍ以下のＳＯＩ基板を得
ることができる。そして、この一実施例によれば、Ｓｉ
基板１と別のＳｉ基板７との張り合わせ時の張り合わせ
面におけるバブルの発生を防止することができ、良好な
張り合わせを行うことができるとともに、Ｓｉ活性層５
の表面に５ｎｍ程度の膜厚の極薄ゲート酸化膜を形成す
る場合にその信頼性を高くすることができるなど、ＳＯ
Ｉ基板上に形成する素子の信頼性の大幅な向上を図るこ
とができる。
【００６０】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、以下に挙げるような、この発明の技術的
思想に基づく各種の変形が可能である。
に説明したが、この発明は、上述の実施例に限定される
ものではなく、以下に挙げるような、この発明の技術的
思想に基づく各種の変形が可能である。
【００６１】例えば、上述の実施例におけるＳｉ活性層
５の代わりにＳｉ1-x Ｇｅx またはＳｉ1-y Ｃy から成
る活性層を用いることも可能である。このＳｉ1-x Ｇｅ
x またはＳｉ1-y Ｃy から成る活性層は、Ｓｉ1-x Ｇｅ
x 層４とのエッチング選択比をとることができる組成の
ものを用いる。活性層としてＳｉ1-x Ｇｅx から成るも
のを用いた場合には、Applied Physics Letters, 55(1
9)2008(1989) に記載されているように、キャリア速度
の速い活性層を得ることができる。
５の代わりにＳｉ1-x Ｇｅx またはＳｉ1-y Ｃy から成
る活性層を用いることも可能である。このＳｉ1-x Ｇｅ
x またはＳｉ1-y Ｃy から成る活性層は、Ｓｉ1-x Ｇｅ
x 層４とのエッチング選択比をとることができる組成の
ものを用いる。活性層としてＳｉ1-x Ｇｅx から成るも
のを用いた場合には、Applied Physics Letters, 55(1
9)2008(1989) に記載されているように、キャリア速度
の速い活性層を得ることができる。
【００６２】また、Ｓｉ基板１の化学エッチングは、Ｋ
ＯＨ−純水−ＩＰＡまたはヒドラジン−純水の混合液を
用いてもよい。
ＯＨ−純水−ＩＰＡまたはヒドラジン−純水の混合液を
用いてもよい。
【００６３】
【発明の効果】以上述べたように、この発明によれば、
ＴＴＶが小さく均一な膜厚および小さい表面粗度を有す
るシリコン層が絶縁基体上に設けられたＳＯＩ基板を実
現することができる。
ＴＴＶが小さく均一な膜厚および小さい表面粗度を有す
るシリコン層が絶縁基体上に設けられたＳＯＩ基板を実
現することができる。
【図１】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図４】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図５】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図６】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図７】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図８】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図９】この発明の一実施例によるＳＯＩ基板の製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図１０】この発明の一実施例によるＳＯＩ基板の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図１１】この発明の一実施例によるＳＯＩ基板の製造
方法を用いない場合に生じる問題を説明するための断面
図である。
方法を用いない場合に生じる問題を説明するための断面
図である。
【図１２】従来のＳＯＩ基板の製造方法を説明するため
の断面図である。
の断面図である。
【図１３】従来のＳＯＩ基板の製造方法を説明するため
の断面図である。
の断面図である。
【図１４】従来のＳＯＩ基板の製造方法を説明するため
の断面図である。
の断面図である。
１ Ｓｉ基板 ２ ｐ+ 型Ｓｉ層 ２ａ、３ａ、３ｂ、４ａ、４ｂ、５ａ、５ｂ 凹部 ３ Ｓｉバッファ層 ４ Ｓｉ1-x Ｇｅx 層 ５ Ｓｉ活性層 ６ ＳｉＯ2 膜 ７ Ｓｉ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 悦男 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 中島 庸雄 東京都千代田区岩本町３丁目８番16号 三菱マテリアルシリコン株式会社内 (72)発明者 長谷川 博之 埼玉県大宮市北袋町１丁目297番地 三 菱マテリアル株式会社中央研究所内 (72)発明者 新行内 隆之 埼玉県大宮市北袋町１丁目297番地 三 菱マテリアル株式会社中央研究所内 (56)参考文献 特開 平６−236975（ＪＰ，Ａ) 特開 平５−217981（ＪＰ，Ａ) 特開 昭61−276361（ＪＰ，Ａ) 特開 平５−226307（ＪＰ，Ａ) 特開 昭58−200525（ＪＰ，Ａ) 特開 平６−260378（ＪＰ，Ａ) 特開 平６−196673（ＪＰ，Ａ) 特表 平４−506587（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/306 - 21/3063 H01L 21/308
Claims (12)
- 【請求項１】 シリコン基板上に第１のエッチングスト
ップ層を形成する工程と、 上記第１のエッチングストップ層の表面を研磨する工程
と、 上記表面が研磨された上記第１のエッチングストップ層
上にバッファ層を形成する工程と、 上記バッファ層上にシリコン層を形成する工程と、 上記シリコン層上に絶縁層を形成する工程と、 上記絶縁層上に支持基板の一主面を張り合わせる工程
と、 上記シリコン基板、上記第１のエッチングストップ層お
よび上記バッファ層を除去し、上記支持基板の上記主面
上に上記絶縁層および上記シリコン層を残す工程とを有
することを特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 シリコン基板上に第１のエッチングスト
ップ層を形成する工程と、 上記第１のエッチングストップ層の表面を研磨する工程
と、 上記表面が研磨された上記第１のエッチングストップ層
上にシリコンバッファ層を形成する工程と、 上記シリコンバッファ層上にシリコンとゲルマニウムお
よび炭素のうちの少なくとも一種の元素とから成る化合
物半導体層を形成する工程と、 上記化合物半導体層上に絶縁層を形成する工程と、 上記絶縁層上に支持基板の一主面を張り合わせる工程
と、 上記シリコン基板、上記第１のエッチングストップ層お
よび上記シリコンバッファ層を除去し、上記支持基板の
上記主面上に上記絶縁層および上記化合物半導体層を残
す工程とを有することを特徴とするＳＯＩ基板の製造方
法。 - 【請求項３】 上記バッファ層はシリコンバッファ層か
ら成り、上記シリコンバッファ層を形成した後、上記シ
リコン層を形成する前に上記シリコンバッファ層上に第
２のエッチングストップ層を形成する工程をさらに有す
ることを特徴とする請求項１記載のＳＯＩ基板の製造方
法。 - 【請求項４】 上記シリコンバッファ層を形成した後、
上記化合物半導体層を形成する前に上記シリコンバッフ
ァ層上に第２のエッチングストップ層を形成する工程を
さらに有することを特徴とする請求項２記載のＳＯＩ基
板の製造方法。 - 【請求項５】 上記シリコン層を形成した後、上記絶縁
層を形成する前に上記シリコン層の表面を研磨する工程
と、 上記支持基板の上記主面上に上記絶縁層および上記シリ
コン層を残した後、上記シリコン層の表面を研磨する工
程とをさらに有することを特徴とする請求項１または請
求項３記載のＳＯＩ基板の製造方法。 - 【請求項６】 上記化合物半導体層を形成した後、上記
絶縁層を形成する前に上記化合物半導体層の表面を研磨
する工程と、 上記支持基板の上記主面上に上記絶縁層および上記化合
物半導体層を残した後、上記化合物半導体層の表面を研
磨する工程とをさらに有することを特徴とする請求項２
または請求項４記載のＳＯＩ基板の製造方法。 - 【請求項７】 上記第１のエッチングストップ層の表面
を少なくとも３ｎｍ以上でかつ少なくとも上記表面に存
在する凹凸が実質的に除去される厚さだけ研磨するよう
にしたことを特徴とする請求項１または請求項２記載の
ＳＯＩ基板の製造方法。 - 【請求項８】 上記第１のエッチングストップ層はホウ
素が高濃度にドープされたシリコン層から成ることを特
徴とする請求項１または請求項２記載のＳＯＩ基板の製
造方法。 - 【請求項９】 上記第２のエッチングストップ層はＳｉ
1-x Ｇｅx 層から成ることを特徴とする請求項３または
請求項４記載のＳＯＩ基板の製造方法。 - 【請求項１０】 上記Ｓｉ1-x Ｇｅx 層のＧｅ組成比ｘ
は０．０３〜０．３であることを特徴とする請求項９記
載のＳＯＩ基板の製造方法。 - 【請求項１１】 上記シリコンバッファ層は上記ホウ素
が高濃度にドープされたシリコン層中のホウ素が上記シ
リコン層中に実質的に拡散しない厚さを有することを特
徴とする請求項１または請求項２記載のＳＯＩ基板の製
造方法。 - 【請求項１２】 上記Ｓｉ1-x Ｇｅx 層から成る上記第
２のエッチングストップ層を研磨または化学エッチング
により除去するようにしたことを特徴とする請求項９記
載のＳＯＩ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31401694A JP3265493B2 (ja) | 1994-11-24 | 1994-11-24 | Ｓｏｉ基板の製造方法 |
| US08/561,865 US5705421A (en) | 1994-11-24 | 1995-11-22 | A SOI substrate fabricating method |
| KR1019950043126A KR100371815B1 (ko) | 1994-11-24 | 1995-11-23 | 에스오아이(soi)기판의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31401694A JP3265493B2 (ja) | 1994-11-24 | 1994-11-24 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148661A JPH08148661A (ja) | 1996-06-07 |
| JP3265493B2 true JP3265493B2 (ja) | 2002-03-11 |
Family
ID=18048196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31401694A Expired - Fee Related JP3265493B2 (ja) | 1994-11-24 | 1994-11-24 | Ｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5705421A (ja) |
| JP (1) | JP3265493B2 (ja) |
| KR (1) | KR100371815B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9444387B2 (en) | 2009-07-07 | 2016-09-13 | A-T Holding Da | Method and device for controlling inductive loads |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0759634A1 (en) * | 1995-08-17 | 1997-02-26 | Shin-Etsu Handotai Company Limited | SOI wafer and method for the preparation thereof |
| JPH09331049A (ja) * | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| US5891769A (en) * | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
| US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6159825A (en) | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US6291313B1 (en) | 1997-05-12 | 2001-09-18 | Silicon Genesis Corporation | Method and device for controlled cleaving process |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6291326B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Pre-semiconductor process implant and post-process film separation |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6204151B1 (en) | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6277666B1 (en) | 1999-06-24 | 2001-08-21 | Honeywell Inc. | Precisely defined microelectromechanical structures and associated fabrication methods |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| EP1212787B1 (en) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6221740B1 (en) | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
| EP1309989B1 (en) * | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
| US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| WO2002082514A1 (en) * | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| US7202139B2 (en) * | 2002-02-07 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company , Ltd. | MOSFET device with a strained channel |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| US7084460B2 (en) * | 2003-11-03 | 2006-08-01 | International Business Machines Corporation | Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
| US7297577B2 (en) * | 2004-12-30 | 2007-11-20 | Sony Corporation | SOI SRAM device structure with increased W and full depletion |
| KR100776173B1 (ko) | 2006-08-23 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| JP5171016B2 (ja) * | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) * | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| EP2333824B1 (en) * | 2009-12-11 | 2014-04-16 | Soitec | Manufacture of thin SOI devices |
| JP2015015393A (ja) * | 2013-07-05 | 2015-01-22 | 日本電信電話株式会社 | 半導体基板および異種半導体基板の製造方法 |
| US10395974B1 (en) * | 2018-04-25 | 2019-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a thin semiconductor-on-insulator (SOI) substrate |
| US11456204B1 (en) * | 2021-04-04 | 2022-09-27 | Alexander Yuri Usenko | Silicon-on-insulator wafer and low temperature method to make thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636407B2 (ja) * | 1988-11-05 | 1994-05-11 | 信越半導体株式会社 | 半導体ウエーハ接合方法 |
| JPH03109731A (ja) * | 1989-09-25 | 1991-05-09 | Seiko Instr Inc | 半導体基板の製造方法 |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5344524A (en) * | 1993-06-30 | 1994-09-06 | Honeywell Inc. | SOI substrate fabrication |
| US5310451A (en) * | 1993-08-19 | 1994-05-10 | International Business Machines Corporation | Method of forming an ultra-uniform silicon-on-insulator layer |
-
1994
- 1994-11-24 JP JP31401694A patent/JP3265493B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-22 US US08/561,865 patent/US5705421A/en not_active Expired - Lifetime
- 1995-11-23 KR KR1019950043126A patent/KR100371815B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9444387B2 (en) | 2009-07-07 | 2016-09-13 | A-T Holding Da | Method and device for controlling inductive loads |
Also Published As
| Publication number | Publication date |
|---|---|
| US5705421A (en) | 1998-01-06 |
| KR100371815B1 (ko) | 2003-04-03 |
| KR960019499A (ko) | 1996-06-17 |
| JPH08148661A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265493B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| US7008701B2 (en) | Semiconductor member manufacturing method and semiconductor device manufacturing method | |
| US5462883A (en) | Method of fabricating defect-free silicon on an insulating substrate | |
| KR100690421B1 (ko) | 변형된 Ｓｉ 기반 층, 이의 제조 방법, 다수의 디바이스 및 전자 시스템 | |
| US5476813A (en) | Method of manufacturing a bonded semiconductor substrate and a dielectric isolated bipolar transistor | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US6881644B2 (en) | Smoothing method for cleaved films made using a release layer | |
| US8026534B2 (en) | III-V semiconductor device structures | |
| EP0843345A2 (en) | Method of manufacturing a semiconductor article | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| JP2010535419A (ja) | 超薄膜単結晶半導体ｔｆｔとその製造処理 | |
| JPH06244389A (ja) | 半導体基板の作製方法及び該方法により作製された半導体基板 | |
| JP5009124B2 (ja) | 半導体基板の製造方法 | |
| JP2010040931A (ja) | 半導体基板の製造方法及び半導体基板 | |
| US11610808B2 (en) | Semiconductor wafer with low defect count and method for manufacturing thereof | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| JPH08148659A (ja) | Ｓｏｉ基板の製造方法 | |
| US20240153764A1 (en) | Method for preparing silicon-on-insulator | |
| EP0706203A1 (en) | Method of manufacturing SOI substrate | |
| JPH08139297A (ja) | Ｓｏｉ基板の製造方法 | |
| WO2022054429A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| Li et al. | BESOI using a silicon germanium etch stop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |