JPH06232141A - 半導体基板の作成方法及び固体撮像装置の製造方法 - Google Patents
半導体基板の作成方法及び固体撮像装置の製造方法Info
- Publication number
- JPH06232141A JPH06232141A JP5076893A JP7689393A JPH06232141A JP H06232141 A JPH06232141 A JP H06232141A JP 5076893 A JP5076893 A JP 5076893A JP 7689393 A JP7689393 A JP 7689393A JP H06232141 A JPH06232141 A JP H06232141A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- solid
- film
- insulating film
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims abstract description 23
- 238000005498 polishing Methods 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000003384 imaging method Methods 0.000 claims description 20
- 235000012431 wafers Nutrition 0.000 abstract description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 18
- 239000001301 oxygen Substances 0.000 abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 13
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000005336 cracking Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 238000012546 transfer Methods 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 21
- 239000013078 crystal Substances 0.000 description 12
- 239000002244 precipitate Substances 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- PZZOEXPDTYIBPI-UHFFFAOYSA-N 2-[[2-(4-hydroxyphenyl)ethylamino]methyl]-3,4-dihydro-2H-naphthalen-1-one Chemical compound C1=CC(O)=CC=C1CCNCC1C(=O)C2=CC=CC=C2CC1 PZZOEXPDTYIBPI-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 結晶成長直後の状態で存在するサーマルドナ
ー（Ｓｉx Ｏy クラスター）のみならず、微小酸化物析
出物や点欠陥クラスター等を半導体ウェハの作成工程中
で消去することを可能にする。 【構成】 半導体インゴットのスライシング工程から半
導体ウェハの研磨後の洗浄工程の間、好ましくはエッチ
ングしてラッピングに起因したダメージや不純物を除去
した後で、かつ最終研磨前において、半導体ウェハに対
して水素を含有するガス雰囲気中で欠陥の分解可能な５
００℃以上、好ましくは９００℃〜１２５０℃の熱処理
を施すようになす。
ー（Ｓｉx Ｏy クラスター）のみならず、微小酸化物析
出物や点欠陥クラスター等を半導体ウェハの作成工程中
で消去することを可能にする。 【構成】 半導体インゴットのスライシング工程から半
導体ウェハの研磨後の洗浄工程の間、好ましくはエッチ
ングしてラッピングに起因したダメージや不純物を除去
した後で、かつ最終研磨前において、半導体ウェハに対
して水素を含有するガス雰囲気中で欠陥の分解可能な５
００℃以上、好ましくは９００℃〜１２５０℃の熱処理
を施すようになす。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造に用
いられる半導体基板の作成方法に関する。本発明は、固
体撮像装置の製造方法に関する。
いられる半導体基板の作成方法に関する。本発明は、固
体撮像装置の製造方法に関する。
【０００２】
【従来の技術】ＶＬＳＩ（超大規模集積回路）素子など
の半導体素子を製造する半導体基板として広く用いられ
ているシリコンウェハは超高純度として知られている
が、実際にはｐｐｍレベルの酸素、炭素やｐｐｔレベル
の鉄、ニッケル等の重金属不純物が含まれている。この
うち最も濃度の高い酸素は、過飽和状態で固溶してお
り、引き上げ法等による単結晶成長直後の熱履歴（冷却
過程）を受けると析出し、微小酸素析出物や時には２次
的な結晶欠陥（転移、積層欠陥など）を形成し、半導体
素子特性を劣化させている。
の半導体素子を製造する半導体基板として広く用いられ
ているシリコンウェハは超高純度として知られている
が、実際にはｐｐｍレベルの酸素、炭素やｐｐｔレベル
の鉄、ニッケル等の重金属不純物が含まれている。この
うち最も濃度の高い酸素は、過飽和状態で固溶してお
り、引き上げ法等による単結晶成長直後の熱履歴（冷却
過程）を受けると析出し、微小酸素析出物や時には２次
的な結晶欠陥（転移、積層欠陥など）を形成し、半導体
素子特性を劣化させている。
【０００３】また、上記不純物以外にも成長界面での熱
的揺らぎに起因した点欠陥やそのクラスターなども単結
晶成長直後の結晶には含まれており、これらもまた半導
体素子特性悪化の一因となっている。
的揺らぎに起因した点欠陥やそのクラスターなども単結
晶成長直後の結晶には含まれており、これらもまた半導
体素子特性悪化の一因となっている。
【０００４】このように成長直後の半導体結晶で存在し
ている欠陥のうち酸素析出に起因したサーマルドナー
（Ｓｉx Ｏy クラスターと考えられている）に関しては
７００℃〜１０００℃、１０〜３０分、のＮ2 ガスアニ
ールで消去することが知られており、半導体ウェハの加
工工程のエッチング後に一般的に行われている。
ている欠陥のうち酸素析出に起因したサーマルドナー
（Ｓｉx Ｏy クラスターと考えられている）に関しては
７００℃〜１０００℃、１０〜３０分、のＮ2 ガスアニ
ールで消去することが知られており、半導体ウェハの加
工工程のエッチング後に一般的に行われている。
【０００５】一方、固体撮像素子の製造においても、上
述した欠陥が存在する。図６はＣＣＤ型固体撮像素子の
一例を示す。このＣＣＤ型固体撮像素子は、Ｎ型シリコ
ン基板２１の表面に形成された第１のＰ型ウエル領域２
２内に受光部２８を構成するＮ型の不純物拡散領域２３
と垂直レジスタ３８を構成するＮ型転送チャネル領域２
４並びにＰ型のチャンネルストップ領域２５が形成さ
れ、上記Ｎ型の不純物拡散領域２３上にＰ型の正電荷蓄
積領域２６が、Ｎ型の転送チャネル領域２４の真下に第
２のＰ型ウエル領域２７が夫々形成されている。
述した欠陥が存在する。図６はＣＣＤ型固体撮像素子の
一例を示す。このＣＣＤ型固体撮像素子は、Ｎ型シリコ
ン基板２１の表面に形成された第１のＰ型ウエル領域２
２内に受光部２８を構成するＮ型の不純物拡散領域２３
と垂直レジスタ３８を構成するＮ型転送チャネル領域２
４並びにＰ型のチャンネルストップ領域２５が形成さ
れ、上記Ｎ型の不純物拡散領域２３上にＰ型の正電荷蓄
積領域２６が、Ｎ型の転送チャネル領域２４の真下に第
２のＰ型ウエル領域２７が夫々形成されている。
【０００６】ここで、Ｎ型の不純物拡散領域２３と第１
のＰ型ウエル領域２２とのＰＮ接合によるフォトダイオ
ードによって受光部２８が構成される。この受光部２８
は画素に対応して形成される。
のＰ型ウエル領域２２とのＰＮ接合によるフォトダイオ
ードによって受光部２８が構成される。この受光部２８
は画素に対応して形成される。
【０００７】そして、転送チャネル領域２４及びチャン
ネルストップ領域２５上にわたるゲート絶縁膜３２上に
多結晶シリコン層による転送電極３３が形成され、転送
チャネル領域２４、ゲート絶縁膜３２及び転送電極３３
により垂直レジスタ３８が構成される。
ネルストップ領域２５上にわたるゲート絶縁膜３２上に
多結晶シリコン層による転送電極３３が形成され、転送
チャネル領域２４、ゲート絶縁膜３２及び転送電極３３
により垂直レジスタ３８が構成される。
【０００８】転送電極３３上及び正電荷蓄積領域３６上
の絶縁膜２９上にそれぞれＰＳＧ（リン・シリケートガ
ラス）等からなる層間絶縁膜３４が積層され、更に転送
電極３３上に層間絶縁膜３４を介してＡｌ遮光膜３５が
選択的に形成される。３７は読み出しゲート部である。
の絶縁膜２９上にそれぞれＰＳＧ（リン・シリケートガ
ラス）等からなる層間絶縁膜３４が積層され、更に転送
電極３３上に層間絶縁膜３４を介してＡｌ遮光膜３５が
選択的に形成される。３７は読み出しゲート部である。
【０００９】垂直レジスタ３８のゲート絶縁膜３２はＳ
ｉＯ2 膜２９，Ｓｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１の
多層膜で形成され、受光部２８の絶縁膜２９はＳｉＯ2
膜で形成されている。
ｉＯ2 膜２９，Ｓｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１の
多層膜で形成され、受光部２８の絶縁膜２９はＳｉＯ2
膜で形成されている。
【００１０】
【発明が解決しようとする課題】ところで、上述したサ
ーマルドナー・キラー（Ｔ．Ｄキラー）熱処理とよばれ
る窒素ガスアニールではＳｉx Ｏy クラスターの分解の
みにしか効果がなく、微小酸素析出物や点欠陥クラスタ
ー等には効かない。
ーマルドナー・キラー（Ｔ．Ｄキラー）熱処理とよばれ
る窒素ガスアニールではＳｉx Ｏy クラスターの分解の
みにしか効果がなく、微小酸素析出物や点欠陥クラスタ
ー等には効かない。
【００１１】一方、図５に示すＣＣＤ型固体撮像素子で
は、そのシリコン基板２１として、ＣＺ，ＭＣＺ，エピ
タキシャルウエハ等が使用されている。しかし、従来法
では結晶成長中に導入される酸素起因の微小欠陥、成長
界面での熱的ゆらぎ等に起因した点欠陥やクラスター、
または雰囲気から混入する金属不純物（特にエピタキシ
ャルの場合）等が出発素材であるシリコンウエハ２１に
既に存在したり、更には固体撮像素子形成中に導入され
る２次的欠陥（例えば酸素析出物，ＯＳＦ，転位等）等
があり、図５の垂直レジスタ３８のゲート絶縁膜３２
や、受光部２８のフォトダイオード部に上述の欠陥Ａ，
Ｂ（×印で示す）が存在することになる。
は、そのシリコン基板２１として、ＣＺ，ＭＣＺ，エピ
タキシャルウエハ等が使用されている。しかし、従来法
では結晶成長中に導入される酸素起因の微小欠陥、成長
界面での熱的ゆらぎ等に起因した点欠陥やクラスター、
または雰囲気から混入する金属不純物（特にエピタキシ
ャルの場合）等が出発素材であるシリコンウエハ２１に
既に存在したり、更には固体撮像素子形成中に導入され
る２次的欠陥（例えば酸素析出物，ＯＳＦ，転位等）等
があり、図５の垂直レジスタ３８のゲート絶縁膜３２
や、受光部２８のフォトダイオード部に上述の欠陥Ａ，
Ｂ（×印で示す）が存在することになる。
【００１２】これらの欠陥は決して少なくなく、実際に
作製された固体撮像素子の電気的特性に悪影響を及ぼし
ている。即ち、これら欠陥により ＰＮ接合面のリーク電流が増大し、局所的に暗電流の
増加がみられ撮像画面の１つの欠陥である白きずの発生
がし易い（欠陥Ｂ）。 ゲート絶縁膜３２で耐圧劣化による転送不良や界面準
位増大（欠陥Ａ）による転送劣化等が生ずる。 という問題がある。
作製された固体撮像素子の電気的特性に悪影響を及ぼし
ている。即ち、これら欠陥により ＰＮ接合面のリーク電流が増大し、局所的に暗電流の
増加がみられ撮像画面の１つの欠陥である白きずの発生
がし易い（欠陥Ｂ）。 ゲート絶縁膜３２で耐圧劣化による転送不良や界面準
位増大（欠陥Ａ）による転送劣化等が生ずる。 という問題がある。
【００１３】本発明は、上述の点に鑑み、サーマルドナ
ーのみならず、微小酸素析出物、点欠陥クラスター等を
半導体基板の作成工程中で除去することを可能にした半
導体基板の作成方法を提供するものである。また、本発
明は、撮像画面の欠陥である白きずを低減できると共
に、ゲート絶縁膜の劣化に起因した転送不良等をも減少
しうる固体撮像装置の製造方法を提供するものである。
ーのみならず、微小酸素析出物、点欠陥クラスター等を
半導体基板の作成工程中で除去することを可能にした半
導体基板の作成方法を提供するものである。また、本発
明は、撮像画面の欠陥である白きずを低減できると共
に、ゲート絶縁膜の劣化に起因した転送不良等をも減少
しうる固体撮像装置の製造方法を提供するものである。
【００１４】
【課題を解決するための手段】本発明に係る半導体基板
の作成方法は、半導体インゴット１０から半導体基板
（ウェハ）１０Ａに切断するいわゆるスライシング工程
１からその半導体基板面の研磨後の洗浄工程７の間に、
半導体基板１０Ａに対し水素を含有する雰囲気中で熱処
理を行うようにする。
の作成方法は、半導体インゴット１０から半導体基板
（ウェハ）１０Ａに切断するいわゆるスライシング工程
１からその半導体基板面の研磨後の洗浄工程７の間に、
半導体基板１０Ａに対し水素を含有する雰囲気中で熱処
理を行うようにする。
【００１５】ここで水素を含有する雰囲気としては、水
素ガス１００％の雰囲気、またはフォーミングガス（Ｎ
2 ＋Ｈ2 混合ガス）雰囲気で行うことができる。
素ガス１００％の雰囲気、またはフォーミングガス（Ｎ
2 ＋Ｈ2 混合ガス）雰囲気で行うことができる。
【００１６】熱処理温度としては摂氏５００度（５００
℃）以上とすることができる。好ましくは９００℃〜１
２５０℃である。
℃）以上とすることができる。好ましくは９００℃〜１
２５０℃である。
【００１７】また、本発明は、半導体基体の主面に受光
部を含む固体撮像素子を形成する固体撮像装置の製造方
法において、半導体基体を水素を含有する雰囲気中で熱
処理を行うようにする。
部を含む固体撮像素子を形成する固体撮像装置の製造方
法において、半導体基体を水素を含有する雰囲気中で熱
処理を行うようにする。
【００１８】熱処理温度としては、摂氏７００度以上１
２５０度以下（７００℃〜１２５０℃）とすることがで
きる。
２５０度以下（７００℃〜１２５０℃）とすることがで
きる。
【００１９】更に本発明は、上記固体撮像装置の製法に
おいて、半導体基体を水素を含有する雰囲気中で熱処理
した後に、受光部上に絶縁膜を形成する。
おいて、半導体基体を水素を含有する雰囲気中で熱処理
した後に、受光部上に絶縁膜を形成する。
【００２０】
【作用】本発明においては、半導体基板の作成工程にお
いて、そのスライシング工程１から研磨後の洗浄工程７
の間に半導体基板１０Ａを水素を含有する雰囲気中で熱
処理することによって、結晶成長直後の状態で存在する
Ｓｉx Ｏy クラスターのみならず、微小酸素析出物や点
欠陥クラスター等の消去が可能となる。
いて、そのスライシング工程１から研磨後の洗浄工程７
の間に半導体基板１０Ａを水素を含有する雰囲気中で熱
処理することによって、結晶成長直後の状態で存在する
Ｓｉx Ｏy クラスターのみならず、微小酸素析出物や点
欠陥クラスター等の消去が可能となる。
【００２１】この詳細なメカニズムは不明であるが次の
ように考えられる。 （ａ）水素が半導体基板１０Ａ内に入り込むことによっ
て酸素の外方拡散が増速し、Ｓｉx Ｏy クラスターのみ
ならず微小酸素析出物や点欠陥クラスター等の欠陥の熱
解離が促進する。 （ｂ）水素の直接還元によりこれら欠陥が消滅する
ように考えられる。 （ａ）水素が半導体基板１０Ａ内に入り込むことによっ
て酸素の外方拡散が増速し、Ｓｉx Ｏy クラスターのみ
ならず微小酸素析出物や点欠陥クラスター等の欠陥の熱
解離が促進する。 （ｂ）水素の直接還元によりこれら欠陥が消滅する
【００２２】雰囲気として水素ガス１００％雰囲気また
はフォーミングガス雰囲気において効果があり、水素濃
度が高い方が効果は大きい。
はフォーミングガス雰囲気において効果があり、水素濃
度が高い方が効果は大きい。
【００２３】熱処理温度としては、５００℃以上であれ
ば上記欠陥が分解消滅する。但し、好ましくは９００℃
〜１２５０℃の温度にすることによってより確実に欠陥
の分解消滅を行うことができる。
ば上記欠陥が分解消滅する。但し、好ましくは９００℃
〜１２５０℃の温度にすることによってより確実に欠陥
の分解消滅を行うことができる。
【００２４】本発明の固体撮像装置の製法においては、
半導体基体を水素を含有する雰囲気中で熱処理すること
によって、半導体基体状態で存在する微小酸素析出物、
Ｓｉ X Ｏy クラスター及び２次的欠陥（ＯＳＦ，転移
等）が低減する。
半導体基体を水素を含有する雰囲気中で熱処理すること
によって、半導体基体状態で存在する微小酸素析出物、
Ｓｉ X Ｏy クラスター及び２次的欠陥（ＯＳＦ，転移
等）が低減する。
【００２５】熱処理温度としては、７００℃〜１２５０
℃にすることによって、より確実に欠陥を低減できる。
℃にすることによって、より確実に欠陥を低減できる。
【００２６】上記固体撮像装置の製法において、半導体
基体を水素を含有する雰囲気中で熱処理した後に、受光
部上に絶縁膜を形成することにより、受光部における欠
陥が低減し、撮像画面の白きずを低減できる。
基体を水素を含有する雰囲気中で熱処理した後に、受光
部上に絶縁膜を形成することにより、受光部における欠
陥が低減し、撮像画面の白きずを低減できる。
【００２７】
【実施例】以下、本発明の実施例を説明する。
【００２８】図１を参照して本発明による半導体基板の
作成方法の実施例を説明する。まず、ＣＺ法により結晶
成長させたシリコンインゴット１０を得る。このシリコ
ンインゴット１０は、例えば直径６インチ、結晶方位
〈１００〉、リンをドープしており、その比抵抗（設計
値）は８〜１１Ωｃｍ、酸素濃度〔Ｏｉ〕≒１．５×１
０18ａｔｏｍｓ／ｃｍ3 、炭素濃度〔ＣS 〕＜１×１０
16ａｔｏｍｓ／ｃｍ3 である。引き上げ後、インゴット
１０の状態で直径を定めるために円筒研磨をし、かつ結
晶の面方位出しを行い、さらにオリエンテーションフラ
ットを形成する。
作成方法の実施例を説明する。まず、ＣＺ法により結晶
成長させたシリコンインゴット１０を得る。このシリコ
ンインゴット１０は、例えば直径６インチ、結晶方位
〈１００〉、リンをドープしており、その比抵抗（設計
値）は８〜１１Ωｃｍ、酸素濃度〔Ｏｉ〕≒１．５×１
０18ａｔｏｍｓ／ｃｍ3 、炭素濃度〔ＣS 〕＜１×１０
16ａｔｏｍｓ／ｃｍ3 である。引き上げ後、インゴット
１０の状態で直径を定めるために円筒研磨をし、かつ結
晶の面方位出しを行い、さらにオリエンテーションフラ
ットを形成する。
【００２９】次に、スライシング工程１において、この
シリコンインゴット１０を内周波ブレード１１による通
常の加工と同様にして切断し、シリコンウェハ１０Ａを
形成する。
シリコンインゴット１０を内周波ブレード１１による通
常の加工と同様にして切断し、シリコンウェハ１０Ａを
形成する。
【００３０】次に、面取り工程２において、砥石２１を
押し当てて、シリコンウェハ１０Ａの面取りを行う。
押し当てて、シリコンウェハ１０Ａの面取りを行う。
【００３１】次に、ラッピング工程３において、スライ
シング時のダメージあるいは厚みむらを除去するため
に、シリコンウェハ１０Ａに対し用いてラッピング処理
を行う。ラッピング処理は、キャリア１３上に複数のウ
ェハ１０Ａを配置し例えば１２００番のＡｌ2 Ｏ3 を用
いて機械的に研磨をする。
シング時のダメージあるいは厚みむらを除去するため
に、シリコンウェハ１０Ａに対し用いてラッピング処理
を行う。ラッピング処理は、キャリア１３上に複数のウ
ェハ１０Ａを配置し例えば１２００番のＡｌ2 Ｏ3 を用
いて機械的に研磨をする。
【００３２】次に、エッチング工程４において、ウェハ
１０Ａをエッチング処理してラッピングダメージ等を除
去する。エッチングは等方エッチングであり、ＨＦ，Ｈ
ＮＯ 3 ，ＣＨ3 ＣＯＯＨの混合液よりなるエッチング液
１４で１０μｍ〜５μｍのエッチングを行う。次に、Ｎ
Ｈ4 ＯＨとＨ2 Ｏ2 の水溶液でシリコンウェハ１０Ａを
洗浄する。
１０Ａをエッチング処理してラッピングダメージ等を除
去する。エッチングは等方エッチングであり、ＨＦ，Ｈ
ＮＯ 3 ，ＣＨ3 ＣＯＯＨの混合液よりなるエッチング液
１４で１０μｍ〜５μｍのエッチングを行う。次に、Ｎ
Ｈ4 ＯＨとＨ2 Ｏ2 の水溶液でシリコンウェハ１０Ａを
洗浄する。
【００３３】この工程の後、シリコンウェハ１０Ａに対
して本発明に係る水素を含有するガス雰囲気中で熱処理
する。すなわち石英チューブ１５内にシリコンウェハ１
０Ａを配置し、Ｈ2 ガス１６を供給して１００％Ｈ2 ガ
ス雰囲気で例えば１０５０℃、３０分の熱処理を行う。
この熱処理前にサーマルドナー発生によりバラツキの大
きかった比抵抗が８〜１１Ωｃｍの範囲に安定して入
り、本熱処理がサーマルドナーキラー効果も奏すること
が分かる。
して本発明に係る水素を含有するガス雰囲気中で熱処理
する。すなわち石英チューブ１５内にシリコンウェハ１
０Ａを配置し、Ｈ2 ガス１６を供給して１００％Ｈ2 ガ
ス雰囲気で例えば１０５０℃、３０分の熱処理を行う。
この熱処理前にサーマルドナー発生によりバラツキの大
きかった比抵抗が８〜１１Ωｃｍの範囲に安定して入
り、本熱処理がサーマルドナーキラー効果も奏すること
が分かる。
【００３４】続いて研磨（ポリシング）工程６におい
て、研磨剤１７を注入しながら１次研磨、２次研磨でシ
リコンウェハ１０Ａの表面を約８μｍ研磨し鏡面に仕上
げる。１８はプレート、１９はクロスである。その後、
鏡面洗浄工程７において最終洗浄を施し目的の半導体基
板すなわちシリコンウェハ１０Ａを作成する。
て、研磨剤１７を注入しながら１次研磨、２次研磨でシ
リコンウェハ１０Ａの表面を約８μｍ研磨し鏡面に仕上
げる。１８はプレート、１９はクロスである。その後、
鏡面洗浄工程７において最終洗浄を施し目的の半導体基
板すなわちシリコンウェハ１０Ａを作成する。
【００３５】水素アニール効果は高温長時間なほどウェ
ハ１０Ａ内部まで影響するためにこれを考慮して熱処理
条件や研磨条件を決定する必要がある。
ハ１０Ａ内部まで影響するためにこれを考慮して熱処理
条件や研磨条件を決定する必要がある。
【００３６】本実施例により作成したシリコンウェハ
と、従来のサーマルドナーキラー熱処理すなわちＮ2 ガ
ス雰囲気中で１０５０℃、３０分の熱処理で作成したシ
リコンウェハとに対して、夫々１０００℃で熱酸化膜
（ＳｉＯ2 膜）を２５ｎｍ形成し、その上にＡｌゲート
電極を形成してＭＯＳダイオードを作成し、そのゲート
耐圧を測定した結果を図２に示す。ゲート面積は０．４
５ｃｍ2 で破壊電流を５μＡとしたときの８ＭＶ／ｃｍ
以上を良品として評価した。同図に示すように、本実施
例のゲート酸化膜すなわちＳｉＯ2 膜の耐圧が著しく改
善していることがわかる。
と、従来のサーマルドナーキラー熱処理すなわちＮ2 ガ
ス雰囲気中で１０５０℃、３０分の熱処理で作成したシ
リコンウェハとに対して、夫々１０００℃で熱酸化膜
（ＳｉＯ2 膜）を２５ｎｍ形成し、その上にＡｌゲート
電極を形成してＭＯＳダイオードを作成し、そのゲート
耐圧を測定した結果を図２に示す。ゲート面積は０．４
５ｃｍ2 で破壊電流を５μＡとしたときの８ＭＶ／ｃｍ
以上を良品として評価した。同図に示すように、本実施
例のゲート酸化膜すなわちＳｉＯ2 膜の耐圧が著しく改
善していることがわかる。
【００３７】上述した本実施例によれば、エッチング工
程４の後に、シリコンウェハ１０Ａに対してＨ2 ガス雰
囲気中で１０５０℃、３０分の熱処理を施すことによ
り、微小酸素析出物や点欠陥クラスター等を消去するこ
とができる。また、この熱処理でサーマルドナーも同時
に除去することができる。これによってサーマルドナ
ー、微小酸素析出物や点欠陥のない半導体ウェハを作成
できる。
程４の後に、シリコンウェハ１０Ａに対してＨ2 ガス雰
囲気中で１０５０℃、３０分の熱処理を施すことによ
り、微小酸素析出物や点欠陥クラスター等を消去するこ
とができる。また、この熱処理でサーマルドナーも同時
に除去することができる。これによってサーマルドナ
ー、微小酸素析出物や点欠陥のない半導体ウェハを作成
できる。
【００３８】尚、熱処理温度としては、欠陥の分解可能
な５００℃以上が可能であり、好ましくは９００℃〜１
２５０℃がよい。また、上例では、１００％Ｈ2 ガス雰
囲気で行ったが、これに限らず、フォーミングガス（Ｎ
2 ＋Ｈ2 混合ガス）等の水素ガスを含むガス雰囲気を用
いることができる。但し、水素濃度が大きい方が効果は
大である。
な５００℃以上が可能であり、好ましくは９００℃〜１
２５０℃がよい。また、上例では、１００％Ｈ2 ガス雰
囲気で行ったが、これに限らず、フォーミングガス（Ｎ
2 ＋Ｈ2 混合ガス）等の水素ガスを含むガス雰囲気を用
いることができる。但し、水素濃度が大きい方が効果は
大である。
【００３９】また、本発明に係る水素アニール工程は、
スライシング工程１から研磨後の洗浄工程７の間に行う
ことが可能であるが、好ましくはエッチングしてラッピ
ングに起因したダメージや不純物を除去したエッチング
工程４の後で、かつ最終研磨工程６前が最適である。す
なわち、エッチング前では表面不純物が多く、熱処理で
内部に拡散し好ましくなく、また研磨後であるとアニー
ルによる表面凹凸の増大が懸念されるからである。
スライシング工程１から研磨後の洗浄工程７の間に行う
ことが可能であるが、好ましくはエッチングしてラッピ
ングに起因したダメージや不純物を除去したエッチング
工程４の後で、かつ最終研磨工程６前が最適である。す
なわち、エッチング前では表面不純物が多く、熱処理で
内部に拡散し好ましくなく、また研磨後であるとアニー
ルによる表面凹凸の増大が懸念されるからである。
【００４０】上例ではシリコンウェハの作成について説
明したが、その他の半導体ウェハの作成にも適用するこ
とができる。水素アニールでの水素の状態として、通常
は水素ガス中での効果が確認されているが、原子または
プラズマでも効果がある。
明したが、その他の半導体ウェハの作成にも適用するこ
とができる。水素アニールでの水素の状態として、通常
は水素ガス中での効果が確認されているが、原子または
プラズマでも効果がある。
【００４１】半導体ウェハとしては、ＣＺ法またはＭＣ
Ｚ法あるいはＦＺ法等によって得られた半導体ウェハ等
に適用できる。
Ｚ法あるいはＦＺ法等によって得られた半導体ウェハ等
に適用できる。
【００４２】次に、図３〜図５を参照して本発明による
固体撮像装置の製造方法の実施例を説明する。本例は、
前述の図６で示したＣＣＤ型固体撮像素子を形成する固
体撮像装置の製造に適用した場合である。
固体撮像装置の製造方法の実施例を説明する。本例は、
前述の図６で示したＣＣＤ型固体撮像素子を形成する固
体撮像装置の製造に適用した場合である。
【００４３】本例は、特に電荷転送のためのゲート絶縁
膜又は受光部に形成されるセンサ絶縁膜、もしくはその
両者の絶縁膜の形成直前に、水素を含む雰囲気中で半導
体ウエハを５００℃以上、望ましくは７００℃〜１２５
０℃の温度で熱処理し、ウエハ表面近傍の微小欠陥や２
次的な結晶欠陥等の発生を抑え、結果として白きずの低
減とゲート耐圧の向上を図るようにしたものである。
膜又は受光部に形成されるセンサ絶縁膜、もしくはその
両者の絶縁膜の形成直前に、水素を含む雰囲気中で半導
体ウエハを５００℃以上、望ましくは７００℃〜１２５
０℃の温度で熱処理し、ウエハ表面近傍の微小欠陥や２
次的な結晶欠陥等の発生を抑え、結果として白きずの低
減とゲート耐圧の向上を図るようにしたものである。
【００４４】先ず、図３Ａに示すように第１導電型例え
ばＮ型のシリコン基板（ウエハ）２１に第２導電型即ち
第１のＰ型のウエル領域２２を形成した後、この第１の
Ｐ型ウエル領域２２内にＮ型不純物及びＰ型不純物を選
択的にイオン注入して垂直レジスタを構成するＮ型転送
チャネル領域２４、Ｐ型チャンネルストップ領域２５並
びに第２のＰ型ウエル領域２７を夫々形成する。
ばＮ型のシリコン基板（ウエハ）２１に第２導電型即ち
第１のＰ型のウエル領域２２を形成した後、この第１の
Ｐ型ウエル領域２２内にＮ型不純物及びＰ型不純物を選
択的にイオン注入して垂直レジスタを構成するＮ型転送
チャネル領域２４、Ｐ型チャンネルストップ領域２５並
びに第２のＰ型ウエル領域２７を夫々形成する。
【００４５】次に、図３Ｂに示すように、上記ウエハを
１００％Ｈ2 ガス雰囲気中で例えば１０００℃、３０分
の熱処理を行う。
１００％Ｈ2 ガス雰囲気中で例えば１０００℃、３０分
の熱処理を行う。
【００４６】続いて、図３Ｃに示すように、１０００℃
で酸化を行い、ウエハ表面に約３０ｎｍのＳｉＯ2 膜２
９を形成する。
で酸化を行い、ウエハ表面に約３０ｎｍのＳｉＯ2 膜２
９を形成する。
【００４７】次に、図４Ｄに示すように、ＳｉＯ2 膜２
９上の全面にＳｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１を順
次積層した後、受光部２８となるべき部分のＳｉＯ2 膜
２９、Ｓｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１を選択的に
エッチング除去する。ここで、Ｎ型転送チャネル領域２
４、読み出しゲート部３７となるべき領域及びＰ型チャ
ンネルストップ領域２５上のＳｉＯ2 膜２９、Ｓｉ3 Ｎ
4 膜３０及びＳｉＯ2膜３１により、ゲート絶縁膜３２
が構成される。その後、ゲート絶縁膜３２上に多結晶シ
リコン層による転送電極３３を形成して、Ｎ型転送チャ
ネル領域２４、ゲート絶縁膜３２及び転送電極３３から
なる垂直レジスタ３８を形成する。次いで、受光部２８
に対応する領域にイオン注入によりＮ型の不純物拡散領
域２３を形成する。なお、図示せざるも当然、水平レジ
スタにおいても、そのゲート絶縁膜の形成直前に、１０
０％Ｈ2 ガス雰囲気中で１０００℃、３０分の熱処理が
施される。
９上の全面にＳｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１を順
次積層した後、受光部２８となるべき部分のＳｉＯ2 膜
２９、Ｓｉ3 Ｎ4 膜３０及びＳｉＯ2 膜３１を選択的に
エッチング除去する。ここで、Ｎ型転送チャネル領域２
４、読み出しゲート部３７となるべき領域及びＰ型チャ
ンネルストップ領域２５上のＳｉＯ2 膜２９、Ｓｉ3 Ｎ
4 膜３０及びＳｉＯ2膜３１により、ゲート絶縁膜３２
が構成される。その後、ゲート絶縁膜３２上に多結晶シ
リコン層による転送電極３３を形成して、Ｎ型転送チャ
ネル領域２４、ゲート絶縁膜３２及び転送電極３３から
なる垂直レジスタ３８を形成する。次いで、受光部２８
に対応する領域にイオン注入によりＮ型の不純物拡散領
域２３を形成する。なお、図示せざるも当然、水平レジ
スタにおいても、そのゲート絶縁膜の形成直前に、１０
０％Ｈ2 ガス雰囲気中で１０００℃、３０分の熱処理が
施される。
【００４８】図４Ｅに示すように、上記ウエハを再び１
００％Ｈ2 ガス雰囲気中で１０００℃、３０分の熱処理
を行う。
００％Ｈ2 ガス雰囲気中で１０００℃、３０分の熱処理
を行う。
【００４９】続けて、図４Ｆに示すように、受光部２８
上に厚さ約３０ｎｍのセンサ絶縁膜即ちＳｉＯ2 膜３９
を形成する。このとき、多結晶シリコンの転送電極３３
の表面にも同時にＳｉＯ2 膜が形成される。
上に厚さ約３０ｎｍのセンサ絶縁膜即ちＳｉＯ2 膜３９
を形成する。このとき、多結晶シリコンの転送電極３３
の表面にも同時にＳｉＯ2 膜が形成される。
【００５０】しかる後、受光部２８のＮ型不純物拡散領
域２３の表面にＰ型の正電荷蓄積領域２６を形成し、転
送電極３３を含む全面にＰＳＧ等からなる層間絶縁膜３
４を形成した後、Ａｌ遮光膜３５を形成して、図５に示
す目的のＣＣＤ型固体撮像装置４０を得る。
域２３の表面にＰ型の正電荷蓄積領域２６を形成し、転
送電極３３を含む全面にＰＳＧ等からなる層間絶縁膜３
４を形成した後、Ａｌ遮光膜３５を形成して、図５に示
す目的のＣＣＤ型固体撮像装置４０を得る。
【００５１】かかる実施例によれば、絶縁膜形成直前、
即ちゲート絶縁膜となるＳｉＯ2 膜２９の形成直前及び
センサ絶縁膜となるＳｉＯ2 膜３９の形成直前に、夫々
にＨ 2 ガス雰囲気中で１０００℃、３０分で熱処理を施
すことにより、シリコン基板表面に存在する微小酸素析
出物、２次的欠陥、ＳｉX Ｏy クラスター等を除去する
ことができる。
即ちゲート絶縁膜となるＳｉＯ2 膜２９の形成直前及び
センサ絶縁膜となるＳｉＯ2 膜３９の形成直前に、夫々
にＨ 2 ガス雰囲気中で１０００℃、３０分で熱処理を施
すことにより、シリコン基板表面に存在する微小酸素析
出物、２次的欠陥、ＳｉX Ｏy クラスター等を除去する
ことができる。
【００５２】この結果、受光部２８においては、これを
構成するＰＮ接合面のリーク電流が低減し、暗電流の減
少が達成され、撮像画面の欠陥である白きずを低減する
ことができる。また、ゲート絶縁膜においては、ＳｉＯ
2 膜２９中、ＳｉＯ2 膜２９とシリコン基板との界面、
さらにＳｉＯ2 膜２９下の活性領域中の欠陥が減少し、
ゲート絶縁膜の耐圧が向上し、転送不良が改善される。
構成するＰＮ接合面のリーク電流が低減し、暗電流の減
少が達成され、撮像画面の欠陥である白きずを低減する
ことができる。また、ゲート絶縁膜においては、ＳｉＯ
2 膜２９中、ＳｉＯ2 膜２９とシリコン基板との界面、
さらにＳｉＯ2 膜２９下の活性領域中の欠陥が減少し、
ゲート絶縁膜の耐圧が向上し、転送不良が改善される。
【００５３】尚、上例では、１００％Ｈ2 ガス雰囲気で
処理したが、これに限らず、図１で説明したと同様に、
フォーミングガス（Ｎ2 ＋Ｈ2 混合ガス）等の水素ガス
を含むガス雰囲気を用いることができる。
処理したが、これに限らず、図１で説明したと同様に、
フォーミングガス（Ｎ2 ＋Ｈ2 混合ガス）等の水素ガス
を含むガス雰囲気を用いることができる。
【００５４】熱処理の温度と時間は、欠陥の量と分布、
さらに水素の拡散長などから各撮像素子構造により任意
に決まるが、温度としては５００℃以上が可能であり、
望ましくは７００℃〜１２５０℃である。
さらに水素の拡散長などから各撮像素子構造により任意
に決まるが、温度としては５００℃以上が可能であり、
望ましくは７００℃〜１２５０℃である。
【００５５】絶縁膜はＣＶＤ法又は熱酸化膜で形成され
たＳｉＯ2 膜のみでも良いし、或いはＳｉＯ2 膜とＳｉ
3 Ｎ4 膜を少なくとも１層ずつは有する複合膜でも良い
が、本発明の効果としては前者の方が著しい。
たＳｉＯ2 膜のみでも良いし、或いはＳｉＯ2 膜とＳｉ
3 Ｎ4 膜を少なくとも１層ずつは有する複合膜でも良い
が、本発明の効果としては前者の方が著しい。
【００５６】上例では、ゲート絶縁膜３２及びセンサ絶
縁膜３９の夫々の形成直前に水素を含む雰囲気で熱処理
したが、その他、ゲート絶縁膜３２の形成直前のみ、或
はセンサ絶縁膜２９の形成直前のみ水素を含む雰囲気で
熱処理することもできる。この場合には、夫々の効果で
あるゲート絶縁膜の耐圧向上、転送劣化の改善、或は撮
像画面の欠陥である白きずの低減が得られる。
縁膜３９の夫々の形成直前に水素を含む雰囲気で熱処理
したが、その他、ゲート絶縁膜３２の形成直前のみ、或
はセンサ絶縁膜２９の形成直前のみ水素を含む雰囲気で
熱処理することもできる。この場合には、夫々の効果で
あるゲート絶縁膜の耐圧向上、転送劣化の改善、或は撮
像画面の欠陥である白きずの低減が得られる。
【００５７】
【発明の効果】本発明によれば、半導体基板の作成にお
いてその工程途中で水素を含む雰囲気中で熱処理するこ
とにより結晶引上げ直後の状態に存在するサーマルドナ
ー（Ｓｉx Ｏy クラスター）のみならず、微小酸素析出
物、点欠陥クラスター等、従来除去できなかった欠陥を
除去することができ、品質の良い半導体基板を作成する
ことができる。
いてその工程途中で水素を含む雰囲気中で熱処理するこ
とにより結晶引上げ直後の状態に存在するサーマルドナ
ー（Ｓｉx Ｏy クラスター）のみならず、微小酸素析出
物、点欠陥クラスター等、従来除去できなかった欠陥を
除去することができ、品質の良い半導体基板を作成する
ことができる。
【００５８】本発明によれば、固体撮像装置の製造にお
いて、絶縁膜の形成直前に水素を含む雰囲気中で熱処理
することにより、半導体基板表面に存在する微小酸素析
出物、２次的欠陥等、従来除去できなかった欠陥を除去
することができ、撮像画面の白きずを低減し、また転送
不良を改善することができ、より信頼性の高い固体撮像
装置を製造することができる。
いて、絶縁膜の形成直前に水素を含む雰囲気中で熱処理
することにより、半導体基板表面に存在する微小酸素析
出物、２次的欠陥等、従来除去できなかった欠陥を除去
することができ、撮像画面の白きずを低減し、また転送
不良を改善することができ、より信頼性の高い固体撮像
装置を製造することができる。
【図１】本発明による半導体基板の作成方法の一例を示
す工程図である。
す工程図である。
【図２】本発明方法と従来方法との良品率を示すグラフ
である。
である。
【図３】本発明による固体撮像装置の製造方法の一例を
示す工程図（その１）である。
示す工程図（その１）である。
【図４】本発明による固体撮像装置の製造方法の一例を
示す工程図（その２）である。
示す工程図（その２）である。
【図５】本発明による固体撮像装置の製造方法の一例を
示す工程図（その３）である。
示す工程図（その３）である。
【図６】ＣＣＤ型固体撮像素子の一例を示す構成図であ
る。
る。
１ スライシング工程 ２ 面取り工程 ３ ラッピング工程 ４ エッチング工程 ５ 本発明の水素熱処理工程 ６ 研磨工程 ７ 鏡面洗浄工程 １０ シリコンインゴット １０Ａ シリコンウェハ ２１ Ｎ型シリコン基板 ２２ 第１のＰ型ウエル領域 ２３ Ｎ型不純物拡散領域 ２４ Ｎ型転送チャネル領域 ２５ Ｐ型チャンネルストップ領域 ２６ Ｐ型正電荷蓄積領域 ２７ 第２のＰ型ウエル領域 ２８ 受光部 ２９ ＳｉＯ2 膜 ３０ Ｓｉ3 Ｎ4 膜 ３１ ＳｉＯ2 膜 ３２ ゲート絶縁膜 ３３ 転送電極 ３４ 層間絶縁膜（ＰＳＧ） ３５ Ａｌ遮光膜 ３７ 読み出しゲート部 ３８ 垂直レジスタ ３９ センサ絶縁膜（ＳｉＯ2 ）
Claims (6)
- 【請求項１】 スライシング工程から研磨後の洗浄工程
の間に半導体基板に対して水素を含有する雰囲気中で熱
処理を行うことを特徴とする半導体基板の作成方法。 - 【請求項２】 水素を含有する雰囲気が水素ガス雰囲気
またはフォーミングガス雰囲気であることを特徴とする
請求項１記載の半導体基板の作成方法。 - 【請求項３】 熱処理温度が摂氏５００度以上であるこ
とを特徴とする請求項１または請求項２記載の半導体基
板の作成方法。 - 【請求項４】 半導体基体の主面に受光部を含む固体撮
像素子を形成する固体撮像装置の製造方法において、上
記半導体基体を水素雰囲気中で熱処理する工程を含むこ
とを特徴とする固体撮像装置の製造方法。 - 【請求項５】 熱処理の温度は摂氏７００度以上１２５
０度以下であることを特徴とする請求項４記載の固体撮
像装置の製造方法。 - 【請求項６】 熱処理の後に、受光部上に絶縁膜を形成
する工程を含むことを特徴とする請求項４または請求項
５記載の固体撮像装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076893A JPH06232141A (ja) | 1992-12-07 | 1993-04-02 | 半導体基板の作成方法及び固体撮像装置の製造方法 |
| US08/159,566 US5506176A (en) | 1992-12-07 | 1993-12-01 | Method of making a semiconductor device having a process of hydrogen annealing |
| KR1019930026212A KR940016544A (ko) | 1992-12-07 | 1993-12-02 | 반도체기판의 작성방법 및 고체촬상장치의 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32693092 | 1992-12-07 | ||
| JP4-326930 | 1992-12-07 | ||
| JP5076893A JPH06232141A (ja) | 1992-12-07 | 1993-04-02 | 半導体基板の作成方法及び固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232141A true JPH06232141A (ja) | 1994-08-19 |
Family
ID=26418017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076893A Pending JPH06232141A (ja) | 1992-12-07 | 1993-04-02 | 半導体基板の作成方法及び固体撮像装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5506176A (ja) |
| JP (1) | JPH06232141A (ja) |
| KR (1) | KR940016544A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100240023B1 (ko) * | 1996-11-29 | 2000-01-15 | 윤종용 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
| KR20030030620A (ko) * | 2001-10-12 | 2003-04-18 | 주식회사 실트론 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| WO2011158718A1 (ja) * | 2010-06-18 | 2011-12-22 | 日立化成工業株式会社 | 半導体基板用研磨液及び半導体ウエハの製造方法 |
| US8168509B2 (en) | 2009-12-07 | 2012-05-01 | Samsung Electronics Co., Ltd. | Etching methods and methods of manufacturing a CMOS image sensor using the same |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461011A (en) * | 1994-08-12 | 1995-10-24 | United Microelectronics Corporation | Method for reflowing and annealing borophosphosilicate glass to prevent BPO4 crystal formation |
| JPH08130214A (ja) * | 1994-09-07 | 1996-05-21 | Seiko Instr Inc | 半導体装置およびその製造方法 |
| US5950643A (en) * | 1995-09-06 | 1999-09-14 | Miyazaki; Takeshiro | Wafer processing system |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| JP3296268B2 (ja) * | 1997-10-31 | 2002-06-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000294549A (ja) * | 1999-02-02 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6204151B1 (en) | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6376395B2 (en) | 2000-01-11 | 2002-04-23 | Memc Electronic Materials, Inc. | Semiconductor wafer manufacturing process |
| US6743495B2 (en) * | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) * | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6501786A (ja) * | 1964-02-26 | 1965-08-27 | ||
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| US5089441A (en) * | 1990-04-16 | 1992-02-18 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafers |
-
1993
- 1993-04-02 JP JP5076893A patent/JPH06232141A/ja active Pending
- 1993-12-01 US US08/159,566 patent/US5506176A/en not_active Expired - Lifetime
- 1993-12-02 KR KR1019930026212A patent/KR940016544A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100240023B1 (ko) * | 1996-11-29 | 2000-01-15 | 윤종용 | 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼 |
| KR20030030620A (ko) * | 2001-10-12 | 2003-04-18 | 주식회사 실트론 | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법 |
| US8168509B2 (en) | 2009-12-07 | 2012-05-01 | Samsung Electronics Co., Ltd. | Etching methods and methods of manufacturing a CMOS image sensor using the same |
| WO2011158718A1 (ja) * | 2010-06-18 | 2011-12-22 | 日立化成工業株式会社 | 半導体基板用研磨液及び半導体ウエハの製造方法 |
| JPWO2011158718A1 (ja) * | 2010-06-18 | 2013-08-19 | 日立化成株式会社 | 半導体基板用研磨液及び半導体ウエハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016544A (ko) | 1994-07-23 |
| US5506176A (en) | 1996-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US6350703B1 (en) | Semiconductor substrate and production method thereof | |
| JP7110204B2 (ja) | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 | |
| US6277193B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
| KR20100036155A (ko) | 실리콘 웨이퍼 및 그의 제조방법 | |
| JP2735772B2 (ja) | シリコンにおける汚染物除去および少数担体寿命の改良 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3276500B2 (ja) | シリコンウェーハとその製造方法 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| EP0973190A2 (en) | Silicon wafer and method for producing it | |
| US5306939A (en) | Epitaxial silicon wafers for CMOS integrated circuits | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JP3203740B2 (ja) | 半導体装置及びその製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2004214402A (ja) | 半導体基板及びその製造方法 | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 |