JPH11204771A - 半導体基板の製造方法及び固体撮像装置の製造方法 - Google Patents
半導体基板の製造方法及び固体撮像装置の製造方法Info
- Publication number
- JPH11204771A JPH11204771A JP10001623A JP162398A JPH11204771A JP H11204771 A JPH11204771 A JP H11204771A JP 10001623 A JP10001623 A JP 10001623A JP 162398 A JP162398 A JP 162398A JP H11204771 A JPH11204771 A JP H11204771A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- epitaxial
- state imaging
- imaging device
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000003384 imaging method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000007787 solid Substances 0.000 title 1
- 238000000137 annealing Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 41
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 32
- 229910052799 carbon Inorganic materials 0.000 claims description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims description 29
- 239000001257 hydrogen Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 abstract description 18
- 108091006146 Channels Proteins 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 46
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 239000007789 gas Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 7
- 238000005247 gettering Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル成長後の輝点の発生を低減し
た半導体基板の製造方法、及び白傷欠陥を低減した固体
撮像装置の製造方法を提供する。 【解決手段】 固体撮像装置用のエピタキシャル半導体
基板３の作製において、エピタキシャル層２を、１１２
０℃以下の成長温度で成長するようになす。また、好ま
しくは水素アニールの前に、プレアニールを９００℃以
下の温度で行うようにする。
た半導体基板の製造方法、及び白傷欠陥を低減した固体
撮像装置の製造方法を提供する。 【解決手段】 固体撮像装置用のエピタキシャル半導体
基板３の作製において、エピタキシャル層２を、１１２
０℃以下の成長温度で成長するようになす。また、好ま
しくは水素アニールの前に、プレアニールを９００℃以
下の温度で行うようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば固体撮像装
置等の半導体装置を形成するときに用いられるエピタキ
シャル基板等の半導体基板を製造する方法と、この半導
体基板を用いて作製する固体撮像装置の製造方法に係わ
る。
置等の半導体装置を形成するときに用いられるエピタキ
シャル基板等の半導体基板を製造する方法と、この半導
体基板を用いて作製する固体撮像装置の製造方法に係わ
る。
【０００２】
【従来の技術】固体撮像装置等の半導体装置を形成する
ための半導体基板としては、ＣＺ（Czochoralski）法で
成長させたＣＺ基板、ＭＣＺ（Magnetic field Czochor
alski）法で成長させたＭＣＺ基板や、これらのＣＺ基
板やＭＣＺ基板の表面にエピタキシャル層を形成したエ
ピタキシャル半導体基板等が一般的に多く用いられてい
る。
ための半導体基板としては、ＣＺ（Czochoralski）法で
成長させたＣＺ基板、ＭＣＺ（Magnetic field Czochor
alski）法で成長させたＭＣＺ基板や、これらのＣＺ基
板やＭＣＺ基板の表面にエピタキシャル層を形成したエ
ピタキシャル半導体基板等が一般的に多く用いられてい
る。
【０００３】特に、固体撮像装置用としては、ドーパン
ト濃度ムラ（Striation ）に起因する、画像コントラス
トムラを低減するために、エピタキシャル半導体基板や
ＭＣＺ基板が主として用いられている。このうち、エピ
タキシャル半導体基板は、埋め込み領域を形成するか又
は低抵抗基板を使用することにより、素子形成層下に低
抵抗領域を形成することができるため、低電圧駆動、低
消費電力化に有効であり、今後も用途の拡大が期待され
ている。
ト濃度ムラ（Striation ）に起因する、画像コントラス
トムラを低減するために、エピタキシャル半導体基板や
ＭＣＺ基板が主として用いられている。このうち、エピ
タキシャル半導体基板は、埋め込み領域を形成するか又
は低抵抗基板を使用することにより、素子形成層下に低
抵抗領域を形成することができるため、低電圧駆動、低
消費電力化に有効であり、今後も用途の拡大が期待され
ている。
【０００４】シリコンエピタキシャル半導体基板では、
実用的な方法として、ＣＶＤ（化学的気相成長）法が用
いられており、以下の主な４種類のソースガスが使用さ
れている。
実用的な方法として、ＣＶＤ（化学的気相成長）法が用
いられており、以下の主な４種類のソースガスが使用さ
れている。
【０００５】水素還元法としては、ＳｉＣｌ4 〔ＳｉＣ
ｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ〕と、ＳｉＨＣｌ3 〔Ｓ
ｉＨＣｌ3 ＋Ｈ2 →Ｓｉ＋３ＨＣｌ〕の２種のソースガ
スが用いられている。熱分解法としては、ＳｉＨ2 Ｃｌ
2 〔ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ〕と、ＳｉＨ４
〔ＳｉＨ４→Ｓｉ＋２Ｈ2 〕の２種のソースガスが用い
られている。
ｌ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣｌ〕と、ＳｉＨＣｌ3 〔Ｓ
ｉＨＣｌ3 ＋Ｈ2 →Ｓｉ＋３ＨＣｌ〕の２種のソースガ
スが用いられている。熱分解法としては、ＳｉＨ2 Ｃｌ
2 〔ＳｉＨ2 Ｃｌ2 →Ｓｉ＋２ＨＣｌ〕と、ＳｉＨ４
〔ＳｉＨ４→Ｓｉ＋２Ｈ2 〕の２種のソースガスが用い
られている。
【０００６】このうち、固体撮像装置用としては、主と
して、ＳｉＨＣｌ3 が、その安価なこと、成長速度が大
きく厚膜エピタキシャル用に適していること等の理由か
ら用いられている。
して、ＳｉＨＣｌ3 が、その安価なこと、成長速度が大
きく厚膜エピタキシャル用に適していること等の理由か
ら用いられている。
【０００７】
【発明が解決しようとする課題】しかしながら、現状で
はいずれのソースガスを用いて形成したエピタキシャル
基板も、エピタキシャル層形成工程中に混入する不純
物、特に金属不純物が多く、固体撮像装置の暗電流によ
る白傷欠陥を充分に低減することができず、特性や製造
歩留まりを悪化させる原因となっている。
はいずれのソースガスを用いて形成したエピタキシャル
基板も、エピタキシャル層形成工程中に混入する不純
物、特に金属不純物が多く、固体撮像装置の暗電流によ
る白傷欠陥を充分に低減することができず、特性や製造
歩留まりを悪化させる原因となっている。
【０００８】そこで、本出願人は、先に、固体撮像装置
用エピタキシャルウエハの製造において、エピタキシャ
ル前のシリコン基板にシリコンと同族の元素を１×１０
16ｃｍ-3以上の濃度で導入することにより、優れたゲッ
ター能力が得られ、この基板にエピタキシャル成長させ
たウエハを用いることで、固体撮像装置の暗電流による
白傷欠陥を大幅に低減できる製法を提案した（特願平６
−２３１４５号参照）。
用エピタキシャルウエハの製造において、エピタキシャ
ル前のシリコン基板にシリコンと同族の元素を１×１０
16ｃｍ-3以上の濃度で導入することにより、優れたゲッ
ター能力が得られ、この基板にエピタキシャル成長させ
たウエハを用いることで、固体撮像装置の暗電流による
白傷欠陥を大幅に低減できる製法を提案した（特願平６
−２３１４５号参照）。
【０００９】その中で一例として、炭素原子を１×１０
14ｃｍ-2のドーズ量でイオン注入する、いわゆる炭素ゲ
ッタリングと呼ばれる方法を提案した。しかしながら、
この場合には、高濃度の炭素をシリコン表面に注入する
ために、衝撃によりウエハ表面の凹凸が悪化し、このウ
エハ表面が粗くなるために、エピタキシャル成長後の輝
点悪化につながり、この輝点による新たな白傷欠陥の悪
化が問題となっている。
14ｃｍ-2のドーズ量でイオン注入する、いわゆる炭素ゲ
ッタリングと呼ばれる方法を提案した。しかしながら、
この場合には、高濃度の炭素をシリコン表面に注入する
ために、衝撃によりウエハ表面の凹凸が悪化し、このウ
エハ表面が粗くなるために、エピタキシャル成長後の輝
点悪化につながり、この輝点による新たな白傷欠陥の悪
化が問題となっている。
【００１０】上述した問題の解決のために、本発明にお
いては、エピタキシャル成長後の輝点の発生を低減した
半導体基板の製造方法を提供するものである。また、本
発明は、白傷欠陥を低減した固体撮像装置の製造方法を
提供するものである。
いては、エピタキシャル成長後の輝点の発生を低減した
半導体基板の製造方法を提供するものである。また、本
発明は、白傷欠陥を低減した固体撮像装置の製造方法を
提供するものである。
【００１１】
【課題を解決するための手段】本発明の半導体基板の製
造方法は、エピタキシャル層の成長を、１１２０℃以下
の成長温度で行って、固体撮像装置用のエピタキシャル
半導体基板を作製するものである。
造方法は、エピタキシャル層の成長を、１１２０℃以下
の成長温度で行って、固体撮像装置用のエピタキシャル
半導体基板を作製するものである。
【００１２】本発明の半導体基板の製造方法は、水素ア
ニールの前に、９００℃以下の温度でプレアニールを行
い、水素アニール後にエピタキシャル層を成長して、固
体撮像装置用のエピタキシャル半導体基板を作製するも
のである。
ニールの前に、９００℃以下の温度でプレアニールを行
い、水素アニール後にエピタキシャル層を成長して、固
体撮像装置用のエピタキシャル半導体基板を作製するも
のである。
【００１３】本発明の半導体基板の製造方法は、水素ア
ニールの前に、９００℃以下の温度でプレアニールを行
い、さらにエピタキシャル層の成長を１１２０℃以下の
成長温度で行って、固体撮像装置用のエピタキシャル半
導体基板を作製するものである。
ニールの前に、９００℃以下の温度でプレアニールを行
い、さらにエピタキシャル層の成長を１１２０℃以下の
成長温度で行って、固体撮像装置用のエピタキシャル半
導体基板を作製するものである。
【００１４】本発明の固体撮像装置の製造方法は、エピ
タキシャル層の成長を１１２０℃以下の成長温度で行
い、水素アニール後にエピタキシャル層を成長してエピ
タキシャル半導体基板を作製し、エピタキシャル半導体
基板のエピタキシャル層に固体撮像素子を作製するもの
である。
タキシャル層の成長を１１２０℃以下の成長温度で行
い、水素アニール後にエピタキシャル層を成長してエピ
タキシャル半導体基板を作製し、エピタキシャル半導体
基板のエピタキシャル層に固体撮像素子を作製するもの
である。
【００１５】本発明の固体撮像装置の製造方法は、水素
アニールの前に、９００℃以下の温度でプレアニールを
行ったエピタキシャル半導体基板を作製し、エピタキシ
ャル半導体基板のエピタキシャル層に固体撮像素子を作
製するものである。
アニールの前に、９００℃以下の温度でプレアニールを
行ったエピタキシャル半導体基板を作製し、エピタキシ
ャル半導体基板のエピタキシャル層に固体撮像素子を作
製するものである。
【００１６】本発明の固体撮像装置の製造方法は、水素
アニールの前に、９００℃以下の温度でプレアニールを
行い、さらにエピタキシャル層の成長を１１２０℃以下
の成長温度で行ったエピタキシャル半導体基板を作製
し、エピタキシャル半導体基板のエピタキシャル層に固
体撮像素子を作製するものである。
アニールの前に、９００℃以下の温度でプレアニールを
行い、さらにエピタキシャル層の成長を１１２０℃以下
の成長温度で行ったエピタキシャル半導体基板を作製
し、エピタキシャル半導体基板のエピタキシャル層に固
体撮像素子を作製するものである。
【００１７】上述の本発明によれば、９００℃以下の温
度のプレアニールを行うこと、又はエピタキシャル層の
成長を１１２０℃以下の成長温度で行うことにより、エ
ピタキシャル成長後の輝点を低減することができる。
度のプレアニールを行うこと、又はエピタキシャル層の
成長を１１２０℃以下の成長温度で行うことにより、エ
ピタキシャル成長後の輝点を低減することができる。
【００１８】また、輝点が低減されたエピタキシャル半
導体基板のエピタキシャル層に固体撮像素子を作製して
固体撮像装置を構成することにより、輝点に起因する白
傷欠陥を低減することができる。
導体基板のエピタキシャル層に固体撮像素子を作製して
固体撮像装置を構成することにより、輝点に起因する白
傷欠陥を低減することができる。
【００１９】
【発明の実施の形態】本発明は、固体撮像装置用のエピ
タキシャル半導体基板の作製において、エピタキシャル
層の成長を１１２０℃以下の成長温度で行う半導体基板
の製造方法である。
タキシャル半導体基板の作製において、エピタキシャル
層の成長を１１２０℃以下の成長温度で行う半導体基板
の製造方法である。
【００２０】また本発明は、上記半導体基板の製造方法
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、エピタキシャル層を成長させる。
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、エピタキシャル層を成長させる。
【００２１】本発明は、固体撮像装置用のエピタキシャ
ル半導体基板の作製において、水素アニールの前に、９
００℃以下の温度でプレアニールを行い、水素アニール
後にエピタキシャル層を成長する半導体基板の製造方法
である。
ル半導体基板の作製において、水素アニールの前に、９
００℃以下の温度でプレアニールを行い、水素アニール
後にエピタキシャル層を成長する半導体基板の製造方法
である。
【００２２】また本発明は、上記半導体基板の製造方法
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、プレアニールを行う。
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、プレアニールを行う。
【００２３】本発明は、固体撮像装置用のエピタキシャ
ル半導体基板の作製において、水素アニールの前に、９
００℃以下の温度でプレアニールを行って、エピタキシ
ャル層の成長を１１２０℃以下の成長温度で行う半導体
基板の製造方法である。
ル半導体基板の作製において、水素アニールの前に、９
００℃以下の温度でプレアニールを行って、エピタキシ
ャル層の成長を１１２０℃以下の成長温度で行う半導体
基板の製造方法である。
【００２４】また本発明は、上記半導体基板の製造方法
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、プレアニールを行い、エピタキシャル
層を成長させる。
において、炭素ゲッター法による炭素導入を行った半導
体基板に対して、プレアニールを行い、エピタキシャル
層を成長させる。
【００２５】本発明は、エピタキシャル層の成長を１１
２０℃以下の成長温度で行ったエピタキシャル半導体基
板を作製し、エピタキシャル半導体基板のエピタキシャ
ル層に固体撮像素子を形成する固体撮像装置の製造方法
である。上記エピタキシャル半導体基板は、炭素ゲッタ
ー法による炭素導入を行った半導体基板に対して、上記
エピタキシャル層を上記温度で成長させて作製してもよ
い。
２０℃以下の成長温度で行ったエピタキシャル半導体基
板を作製し、エピタキシャル半導体基板のエピタキシャ
ル層に固体撮像素子を形成する固体撮像装置の製造方法
である。上記エピタキシャル半導体基板は、炭素ゲッタ
ー法による炭素導入を行った半導体基板に対して、上記
エピタキシャル層を上記温度で成長させて作製してもよ
い。
【００２６】本発明は、水素アニールの前に、９００℃
以下の温度でプレアニールを行い、水素アニール後にエ
ピタキシャル層を成長してエピタキシャル半導体基板を
作製し、エピタキシャル半導体基板のエピタキシャル層
に固体撮像素子を形成する固体撮像装置の製造方法であ
る。上記エピタキシャル半導体基板は、炭素ゲッター法
による炭素導入を行った半導体基板に対して、上記プレ
アニール、上記水素アニールを施して後に、上記エピタ
キシャル層を成長させて作製してもよい。
以下の温度でプレアニールを行い、水素アニール後にエ
ピタキシャル層を成長してエピタキシャル半導体基板を
作製し、エピタキシャル半導体基板のエピタキシャル層
に固体撮像素子を形成する固体撮像装置の製造方法であ
る。上記エピタキシャル半導体基板は、炭素ゲッター法
による炭素導入を行った半導体基板に対して、上記プレ
アニール、上記水素アニールを施して後に、上記エピタ
キシャル層を成長させて作製してもよい。
【００２７】本発明は、水素アニールの前に、９００℃
以下の温度でプレアニールを行い、エピタキシャル層の
成長を、１１２０℃以下の成長温度で行ったエピタキシ
ャル半導体基板を作製し、エピタキシャル半導体基板の
エピタキシャル層に固体撮像素子を形成する固体撮像装
置の製造方法である。上記エピタキシャル半導体基板
は、炭素ゲッター法による炭素導入を行った半導体基板
に対して、上記プレアニール、上記水素アニールを施し
て後に、上記エピタキシャル層の成長を上記温度で行っ
て作製してもよい。
以下の温度でプレアニールを行い、エピタキシャル層の
成長を、１１２０℃以下の成長温度で行ったエピタキシ
ャル半導体基板を作製し、エピタキシャル半導体基板の
エピタキシャル層に固体撮像素子を形成する固体撮像装
置の製造方法である。上記エピタキシャル半導体基板
は、炭素ゲッター法による炭素導入を行った半導体基板
に対して、上記プレアニール、上記水素アニールを施し
て後に、上記エピタキシャル層の成長を上記温度で行っ
て作製してもよい。
【００２８】本発明の実施の形態の説明に先立ち、本発
明の概要を説明する。
明の概要を説明する。
【００２９】ここで、比較のために、従来のシリコンエ
ピタキシャル成長方法について説明する。
ピタキシャル成長方法について説明する。
【００３０】まず、室温中で、シリコン基板をエピタキ
シャル装置のサセプタにセットする。そして、窒素パー
ジを行った後、窒素から水素ガスに置換し、７０〜１０
０℃／分程度の速度で水素アニール温度（通常はエピタ
キシャル成長温度＋２０℃程度）まで昇温する。この水
素アニールは、シリコン基板表面に形成されている自然
酸化膜等の除去目的で行われるが、シリコン表面を軽く
エッチオフし清浄面を出させるためにＨＣｌガスを混合
する場合もある。
シャル装置のサセプタにセットする。そして、窒素パー
ジを行った後、窒素から水素ガスに置換し、７０〜１０
０℃／分程度の速度で水素アニール温度（通常はエピタ
キシャル成長温度＋２０℃程度）まで昇温する。この水
素アニールは、シリコン基板表面に形成されている自然
酸化膜等の除去目的で行われるが、シリコン表面を軽く
エッチオフし清浄面を出させるためにＨＣｌガスを混合
する場合もある。
【００３１】次に、所望のエピタキシャル成長温度まで
下げ、例えばＳｉＨＣｌ3 等のソースガスを水素に混合
させ、約１．０μｍ／分程度の速度でエピタキシャル成
長を行う。その後、ソースガスを止めて水素ガスに切り
替え、自然冷却により室温まで下げる。そして、再び窒
素パージ後にエピタキシャルウエハを取り出す。
下げ、例えばＳｉＨＣｌ3 等のソースガスを水素に混合
させ、約１．０μｍ／分程度の速度でエピタキシャル成
長を行う。その後、ソースガスを止めて水素ガスに切り
替え、自然冷却により室温まで下げる。そして、再び窒
素パージ後にエピタキシャルウエハを取り出す。
【００３２】ソースガスとして、例えばＳｉＨＣｌ3 を
用いた場合のエピタキシャル成長温度は、通常１１３０
〜１１５０℃程度である。
用いた場合のエピタキシャル成長温度は、通常１１３０
〜１１５０℃程度である。
【００３３】ところで、副生成物に起因したエピタキシ
ャル成長後の輝点は、成長温度が高温であるほど出にく
いと言われている。また、基板表面の凹凸に起因したエ
ピタキシャル成長後の輝点と成長温度との関連はこれま
で報告されていない。
ャル成長後の輝点は、成長温度が高温であるほど出にく
いと言われている。また、基板表面の凹凸に起因したエ
ピタキシャル成長後の輝点と成長温度との関連はこれま
で報告されていない。
【００３４】エピタキシャル半導体基板における輝点の
発生、及びこの輝点に起因する固体撮像装置の白傷を低
減するためには、高濃度の炭素イオン注入時に発生する
ウエハ表面凹凸の悪化防止が根本な解決法である。
発生、及びこの輝点に起因する固体撮像装置の白傷を低
減するためには、高濃度の炭素イオン注入時に発生する
ウエハ表面凹凸の悪化防止が根本な解決法である。
【００３５】これに対して、様々なエピタキシャル成長
の条件を検討した結果、ウエハ表面にある程度の凹凸が
存在していても、エピタキシャル成長の条件を最適化す
れば、この表面の凹凸が回復して、エピタキシャル後の
輝点を安定して低減することができることを見い出し
た。
の条件を検討した結果、ウエハ表面にある程度の凹凸が
存在していても、エピタキシャル成長の条件を最適化す
れば、この表面の凹凸が回復して、エピタキシャル後の
輝点を安定して低減することができることを見い出し
た。
【００３６】以下、図面を参照して本発明の実施の形態
を説明する。ソースガスとしてＳｉＨＣｌ3 ガスを用い
て図１に示す直径５インチのＣＺシリコン基板（成長方
向が＜１００＞で抵抗率８〜１２Ωｃｍのリンドープの
ｎ型基板）１上に、厚さ１２μｍで比抵抗４０〜５０Ω
ｃｍのｎ型（リンドープ）のシリコンエピタキシャル層
２を成長したエピタキシャル半導体基板３を作製した。
この場合、基板に炭素を１×１０14ｃｍ-2のドーズ量で
導入し、炭素ゲッタリングを施している。また、エッチ
ングのためのＨＣｌは添加しないでエピタキシャル層２
の成長を行っている。
を説明する。ソースガスとしてＳｉＨＣｌ3 ガスを用い
て図１に示す直径５インチのＣＺシリコン基板（成長方
向が＜１００＞で抵抗率８〜１２Ωｃｍのリンドープの
ｎ型基板）１上に、厚さ１２μｍで比抵抗４０〜５０Ω
ｃｍのｎ型（リンドープ）のシリコンエピタキシャル層
２を成長したエピタキシャル半導体基板３を作製した。
この場合、基板に炭素を１×１０14ｃｍ-2のドーズ量で
導入し、炭素ゲッタリングを施している。また、エッチ
ングのためのＨＣｌは添加しないでエピタキシャル層２
の成長を行っている。
【００３７】エピタキシャル半導体基板に夫々ＣＣＤ固
体撮像素子を形成して、図２に示すような固体撮像装置
２３を作製した。
体撮像素子を形成して、図２に示すような固体撮像装置
２３を作製した。
【００３８】この固体撮像装置２３は、上記エピタキシ
ャル半導体基板３のｎ型エピタキシャル層２にｐ型のウ
エル領域４を形成し、このｐ型ウエル領域４内にｎ型の
不純物拡散領域５と垂直転送レジスタ６を構成するｎ型
転送チャネル領域７並びにｐ型チャネルストップ領域８
が形成され、ｎ型の不純物拡散領域５上にｐ型領域９
が、ｎ型転送チャネル領域７の直下に第２のｐ型ウエル
領域１０が夫々形成される。
ャル半導体基板３のｎ型エピタキシャル層２にｐ型のウ
エル領域４を形成し、このｐ型ウエル領域４内にｎ型の
不純物拡散領域５と垂直転送レジスタ６を構成するｎ型
転送チャネル領域７並びにｐ型チャネルストップ領域８
が形成され、ｎ型の不純物拡散領域５上にｐ型領域９
が、ｎ型転送チャネル領域７の直下に第２のｐ型ウエル
領域１０が夫々形成される。
【００３９】ｎ型不純物拡散領域５とｐ型ウエル領域４
とのｐｎ接合ｊによるフォトダイオードＰＤによって受
光部（光電変換部）１１が構成される。この受光部１１
は画素となるもので、複数の受光部１１がマトリックス
状に配列されている。
とのｐｎ接合ｊによるフォトダイオードＰＤによって受
光部（光電変換部）１１が構成される。この受光部１１
は画素となるもので、複数の受光部１１がマトリックス
状に配列されている。
【００４０】垂直転送レジスタ６を構成する転送チャネ
ル領域７、チャネルストップ領域８及び読み出しゲート
部１２上に例えばＳｉＯ2 膜１５，Ｓｉ3 Ｎ4 膜１６，
ＳｉＯ2 膜１７からなるゲート絶縁膜１８を介して第１
及び第２の多結晶シリコンから成る複数の転送電極１９
が形成される。さらに、層間絶縁層２０を介して各垂直
転送レジスタ６上を覆うようにＡｌ遮光膜２１が形成さ
れる。
ル領域７、チャネルストップ領域８及び読み出しゲート
部１２上に例えばＳｉＯ2 膜１５，Ｓｉ3 Ｎ4 膜１６，
ＳｉＯ2 膜１７からなるゲート絶縁膜１８を介して第１
及び第２の多結晶シリコンから成る複数の転送電極１９
が形成される。さらに、層間絶縁層２０を介して各垂直
転送レジスタ６上を覆うようにＡｌ遮光膜２１が形成さ
れる。
【００４１】表面の凹凸やエピタキシャル成長後の輝点
の量については、ダストカウンターにて定量化すること
ができる。例えば、炭素ゲッタリングを行った後の０．
１３μｍ以上の凹凸・輝点を定量化したところ、その定
量値は、１５００〜２０００（任意単位）であった。
の量については、ダストカウンターにて定量化すること
ができる。例えば、炭素ゲッタリングを行った後の０．
１３μｍ以上の凹凸・輝点を定量化したところ、その定
量値は、１５００〜２０００（任意単位）であった。
【００４２】図３は、エピタキシャル層を成長させる成
長温度とエピタキシャル成長後の輝点数の相関を示す。
輝点数は任意の単位で示している。尚、水素アニールの
前にプレアニールを９５０℃で行った場合のデータを示
している。
長温度とエピタキシャル成長後の輝点数の相関を示す。
輝点数は任意の単位で示している。尚、水素アニールの
前にプレアニールを９５０℃で行った場合のデータを示
している。
【００４３】図３より明らかなように、成長温度を１１
２０℃以下にすると、エピタキシャル成長後の輝点が１
０（任意単位）以下と大幅に低減されることが分かる。
２０℃以下にすると、エピタキシャル成長後の輝点が１
０（任意単位）以下と大幅に低減されることが分かる。
【００４４】また、図４は、プレアニール温度とエピタ
キシャル成長後の輝点数の相関を示す。尚、右端の矢印
で示す範囲ＮＰは、従来のプレアニールを行わない場合
の輝点数の範囲を示す。尚、エピタキシャル層の成長温
度を１１３０℃で行った場合のデータを示している。
キシャル成長後の輝点数の相関を示す。尚、右端の矢印
で示す範囲ＮＰは、従来のプレアニールを行わない場合
の輝点数の範囲を示す。尚、エピタキシャル層の成長温
度を１１３０℃で行った場合のデータを示している。
【００４５】図４より、水素アニール前にプレアニール
を追加することで、エピタキシャル成長後の輝点が従来
ＮＰの５０〜１０００（任意単位）から低減させること
ができる。そして、さらにプレアニール温度を９００℃
以下にすることにより、輝点を大幅に低減できることが
分かる。
を追加することで、エピタキシャル成長後の輝点が従来
ＮＰの５０〜１０００（任意単位）から低減させること
ができる。そして、さらにプレアニール温度を９００℃
以下にすることにより、輝点を大幅に低減できることが
分かる。
【００４６】また、図５は、上述の結果から、最適な製
造条件を選び行う場合の製造条件を示す図である。図５
中縦軸は温度（℃）、横軸は時間経過を示し、下段は装
置内の雰囲気ガス、折れ線は履歴を示す。
造条件を選び行う場合の製造条件を示す図である。図５
中縦軸は温度（℃）、横軸は時間経過を示し、下段は装
置内の雰囲気ガス、折れ線は履歴を示す。
【００４７】図５の条件では、９００℃以下のプレアニ
ールを行い、かつエピタキシャル成長温度を１１２０℃
としている。図３及び図４より、一方のみでも輝点を低
減することができるが、図５のように２つの条件を組み
合わせることにより、より効果的に輝点を低減すること
ができる。
ールを行い、かつエピタキシャル成長温度を１１２０℃
としている。図３及び図４より、一方のみでも輝点を低
減することができるが、図５のように２つの条件を組み
合わせることにより、より効果的に輝点を低減すること
ができる。
【００４８】図５に従って、シリコンエピタキシャルウ
エハの作製方法を説明する。まず、室温中で、シリコン
基板をエピタキシャル装置のサセプタにセットする。そ
して、窒素パージを行った後、窒素から水素ガスに置換
し、７０〜１００℃／分程度の速度で例えば８５０℃の
プレアニール温度まで昇温し、例えば３０分間プレアニ
ール（Ｉの過程）を行う。そして、例えば１１５０℃の
水素アニール温度まで昇温し、例えば５分間水素アニー
ル（IIの過程）を行う。
エハの作製方法を説明する。まず、室温中で、シリコン
基板をエピタキシャル装置のサセプタにセットする。そ
して、窒素パージを行った後、窒素から水素ガスに置換
し、７０〜１００℃／分程度の速度で例えば８５０℃の
プレアニール温度まで昇温し、例えば３０分間プレアニ
ール（Ｉの過程）を行う。そして、例えば１１５０℃の
水素アニール温度まで昇温し、例えば５分間水素アニー
ル（IIの過程）を行う。
【００４９】次に、例えば１１２０℃のエピタキシャル
成長温度まで下げ、例えばＳｉＨＣｌ3 等のソースガス
を水素に混合させ、例えば１２分間エピタキシャル成長
（III の過程）を行う。その後、ソースガスを止めて水
素ガスに切り替え、自然冷却により室温まで下げる。そ
して、再び窒素パージ後にエピタキシャルウエハを取り
出す。
成長温度まで下げ、例えばＳｉＨＣｌ3 等のソースガス
を水素に混合させ、例えば１２分間エピタキシャル成長
（III の過程）を行う。その後、ソースガスを止めて水
素ガスに切り替え、自然冷却により室温まで下げる。そ
して、再び窒素パージ後にエピタキシャルウエハを取り
出す。
【００５０】このようにして、エピタキシャルウエハを
作製することにより、前述のように輝点の少ないエピタ
キシャルウエハを得ることができる。
作製することにより、前述のように輝点の少ないエピタ
キシャルウエハを得ることができる。
【００５１】続いて、図６〜図８に従って、図２に示し
た本発明に係る固体撮像装置の製造方法を説明する。本
実施の形態は、ＣＣＤ固体撮像装置に適用した場合であ
る。
た本発明に係る固体撮像装置の製造方法を説明する。本
実施の形態は、ＣＣＤ固体撮像装置に適用した場合であ
る。
【００５２】まず、図６Ａに示すように、ｎ型のＣＺシ
リコン基板１を設ける。このシリコン基板１は、主面が
（１００）面を有し、抵抗率１０Ω・ｃｍの直径５イン
チ基板であり、この基板１の表面には炭素がドーズ量１
×１０15ｃｍ-2で注入されている。
リコン基板１を設ける。このシリコン基板１は、主面が
（１００）面を有し、抵抗率１０Ω・ｃｍの直径５イン
チ基板であり、この基板１の表面には炭素がドーズ量１
×１０15ｃｍ-2で注入されている。
【００５３】次に、図６Ｂに示すように、基板１の一主
面上に、ＳｉＨＣｌ3 ソースガスによる水素還元法を用
いて、１１２０℃のエピタキシャル成長温度で、約１２
μｍのｎ型シリコンエピタキシャル層２を成長する。こ
のときの温度シーケンスは先に示した図５の通りであ
り、プレアニールは８５０℃・３０分行っている。尚、
ｎ型不純物であるドープガスにはＰＨ3 を用いている。
面上に、ＳｉＨＣｌ3 ソースガスによる水素還元法を用
いて、１１２０℃のエピタキシャル成長温度で、約１２
μｍのｎ型シリコンエピタキシャル層２を成長する。こ
のときの温度シーケンスは先に示した図５の通りであ
り、プレアニールは８５０℃・３０分行っている。尚、
ｎ型不純物であるドープガスにはＰＨ3 を用いている。
【００５４】このようにして形成したシリコンエピタキ
シャル層２の比抵抗は４０〜５０Ωｃｍであった。ま
た、輝点は５以下と良好であった。
シャル層２の比抵抗は４０〜５０Ωｃｍであった。ま
た、輝点は５以下と良好であった。
【００５５】次に、図６Ｃに示すように、ｎ型シリコン
エピタキシャル層２に第１のｐ型ウエル領域４を形成
し、このｐ型ウエル領域４の表面上に絶縁膜、例えばＳ
ｉＯ2膜１５を形成した後、第１のｐ型ウエル領域４内
にｎ型不純物及びｐ型不純物を選択的にイオン注入し
て、垂直転送レジスタを構成するｎ型の転送チャネル領
域７と、ｐ型のチャネルストップ領域８と、第２のｐ型
ウエル領域１０をそれぞれ形成する。
エピタキシャル層２に第１のｐ型ウエル領域４を形成
し、このｐ型ウエル領域４の表面上に絶縁膜、例えばＳ
ｉＯ2膜１５を形成した後、第１のｐ型ウエル領域４内
にｎ型不純物及びｐ型不純物を選択的にイオン注入し
て、垂直転送レジスタを構成するｎ型の転送チャネル領
域７と、ｐ型のチャネルストップ領域８と、第２のｐ型
ウエル領域１０をそれぞれ形成する。
【００５６】次に、図７Ｄに示すように、ＳｉＯ2 膜１
５上の全面に例えばＳｉ3 Ｎ4 膜１６及びＳｉＯ2 膜１
７を順次積層した後、受光部１１となる部分のＳｉ3 Ｎ
4 膜１６及びＳｉＯ2 膜１７を選択的にエッチング除去
する。ここで除去されずに残った積層膜、即ちｎ型転送
チャネル領域７、チャネルストップ領域８、読み出しゲ
ート部１２に対応する部分上のＳｉＯ2 膜１５、Ｓｉ3
Ｎ4 膜１６及びＳｉＯ2 膜１７の積層膜がゲート絶縁膜
１８として構成される。その後、ゲート絶縁膜１８上に
多結晶シリコン層による転送電極１９を形成する。
５上の全面に例えばＳｉ3 Ｎ4 膜１６及びＳｉＯ2 膜１
７を順次積層した後、受光部１１となる部分のＳｉ3 Ｎ
4 膜１６及びＳｉＯ2 膜１７を選択的にエッチング除去
する。ここで除去されずに残った積層膜、即ちｎ型転送
チャネル領域７、チャネルストップ領域８、読み出しゲ
ート部１２に対応する部分上のＳｉＯ2 膜１５、Ｓｉ3
Ｎ4 膜１６及びＳｉＯ2 膜１７の積層膜がゲート絶縁膜
１８として構成される。その後、ゲート絶縁膜１８上に
多結晶シリコン層による転送電極１９を形成する。
【００５７】次に、図７Ｅに示すように、転送電極１９
をマスクとしてｎ型不純物、例えばリン（Ｐ）を第１の
ｐ型ウエル領域４内に選択的にイオン注入し、窒素アニ
ールを施してｎ型不純物拡散領域５を形成する。このと
き、ｎ型不純物拡散領域５と第１のｐ型ウエル領域４と
のｐｎ接合によるフォトダイオードＰＤによって受光部
１１が構成される。
をマスクとしてｎ型不純物、例えばリン（Ｐ）を第１の
ｐ型ウエル領域４内に選択的にイオン注入し、窒素アニ
ールを施してｎ型不純物拡散領域５を形成する。このと
き、ｎ型不純物拡散領域５と第１のｐ型ウエル領域４と
のｐｎ接合によるフォトダイオードＰＤによって受光部
１１が構成される。
【００５８】次に、図８Ｆに示すように、転送電極１９
をマスクとしてｐ型不純物、例えばボロン（Ｂ）を受光
部１１の表面に選択的にイオン注入し、窒素中で熱処理
してイオン注入されたｐ型不純物を拡散、活性化させて
受光部１１の表面にｐ型の正電荷蓄積領域９を形成す
る。
をマスクとしてｐ型不純物、例えばボロン（Ｂ）を受光
部１１の表面に選択的にイオン注入し、窒素中で熱処理
してイオン注入されたｐ型不純物を拡散、活性化させて
受光部１１の表面にｐ型の正電荷蓄積領域９を形成す
る。
【００５９】次に、図８Ｇに示すように、転送電極１９
を含む全面にＰＳＧ（リンシリケートガラス）等からな
る層間絶縁層２０を介してＡｌ層からなる遮光膜２１を
選択的に形成する。このようにして、目的のＣＣＤ固体
撮像装置２３を得る。
を含む全面にＰＳＧ（リンシリケートガラス）等からな
る層間絶縁層２０を介してＡｌ層からなる遮光膜２１を
選択的に形成する。このようにして、目的のＣＣＤ固体
撮像装置２３を得る。
【００６０】このように製造した固体撮像装置２３を構
成することによって、白傷欠陥も従来の１／２以下に低
減することができた。
成することによって、白傷欠陥も従来の１／２以下に低
減することができた。
【００６１】上述の実施の形態によれば、１１２０℃以
下のエピタキシャル成長温度でエピタキシャル層２を成
長させることにより、エピタキシャル成長後の輝点の発
生の少ないシリコンエピタキシャル基板３を作製するこ
とができる。そして、この輝点の少ないシリコンエピタ
キシャル基板３を用いて、エピタキシャル層２に固体撮
像素子を形成することにより、白傷欠陥数を大幅に低減
した固体撮像装置を作製することができる。
下のエピタキシャル成長温度でエピタキシャル層２を成
長させることにより、エピタキシャル成長後の輝点の発
生の少ないシリコンエピタキシャル基板３を作製するこ
とができる。そして、この輝点の少ないシリコンエピタ
キシャル基板３を用いて、エピタキシャル層２に固体撮
像素子を形成することにより、白傷欠陥数を大幅に低減
した固体撮像装置を作製することができる。
【００６２】上述の実施の形態では、炭素ゲッタリング
を施したシリコン基板を用いているが、炭素ゲッタリン
グ以外のゲッタリングを行った半導体基板や、ゲッタリ
ングを行っていない半導体基板に対しても、本発明を適
用して同様に輝点の低減を図ることができる。
を施したシリコン基板を用いているが、炭素ゲッタリン
グ以外のゲッタリングを行った半導体基板や、ゲッタリ
ングを行っていない半導体基板に対しても、本発明を適
用して同様に輝点の低減を図ることができる。
【００６３】上述の実施の形態では、ｎ型のシリコンエ
ピタキシャル基板上に形成された、ｐ型のウエル領域表
面にｎ型不純物領域を形成して、ｐ型ウエル領域とｎ型
拡散領域とのＰＮ接合によって、フォトダイオードＰＤ
を構成したが、ｐ型のシリコンエピタキシャル基板にｎ
型不純物領域を形成してフォトダイオードＰＤを構成す
る場合にも同様に本発明を適用することができる。
ピタキシャル基板上に形成された、ｐ型のウエル領域表
面にｎ型不純物領域を形成して、ｐ型ウエル領域とｎ型
拡散領域とのＰＮ接合によって、フォトダイオードＰＤ
を構成したが、ｐ型のシリコンエピタキシャル基板にｎ
型不純物領域を形成してフォトダイオードＰＤを構成す
る場合にも同様に本発明を適用することができる。
【００６４】さらに、本発明は、上述のＣＣＤ固体撮像
装置の他、その他の固体撮像装置、例えば増幅型固体撮
像装置やＣＭＯＳ型固体撮像装置等の製造にも適用する
ことができる。
装置の他、その他の固体撮像装置、例えば増幅型固体撮
像装置やＣＭＯＳ型固体撮像装置等の製造にも適用する
ことができる。
【００６５】また、上述の実施の形態では、ｎ型半導体
基板１にｎ型エピタキシャル層２を形成してなるエピタ
キシャル半導体基板に適用したが、勿論ｐ型半導体基板
にｐ型エピタキシャル層を形成してなるエピタキシャル
半導体基板にも適用できる。さらに、第１導電型の半導
体基板に第２導電型のエピタキシャル層を形成してなる
エピタキシャル半導体基板にも適用できる。
基板１にｎ型エピタキシャル層２を形成してなるエピタ
キシャル半導体基板に適用したが、勿論ｐ型半導体基板
にｐ型エピタキシャル層を形成してなるエピタキシャル
半導体基板にも適用できる。さらに、第１導電型の半導
体基板に第２導電型のエピタキシャル層を形成してなる
エピタキシャル半導体基板にも適用できる。
【００６６】本発明の半導体基板の製造方法及び固体撮
像装置の製造方法は、上述の実施の形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲でその他様
々な構成が取り得る。
像装置の製造方法は、上述の実施の形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲でその他様
々な構成が取り得る。
【００６７】
【発明の効果】上述の本発明によれば、半導体基板上に
エピタキシャル層を成長させる場合において、水素アニ
ールの前に９００℃以下のプレアニールを施すことと、
エピタキシャル層の成長温度を１１２０℃以下にするこ
とにより、表面凹凸に起因したエピタキシャル成長後の
輝点を大幅に低減することができる。
エピタキシャル層を成長させる場合において、水素アニ
ールの前に９００℃以下のプレアニールを施すことと、
エピタキシャル層の成長温度を１１２０℃以下にするこ
とにより、表面凹凸に起因したエピタキシャル成長後の
輝点を大幅に低減することができる。
【００６８】従って、本発明により、このように形成し
たエピタキシャル半導体基板を用いて固体撮像装置を形
成することにより、固体撮像装置の白傷不良を大幅に低
減することができる。
たエピタキシャル半導体基板を用いて固体撮像装置を形
成することにより、固体撮像装置の白傷不良を大幅に低
減することができる。
【図１】本発明に係るエピタキシャル半導体基板の概略
構成を示す断面図である。
構成を示す断面図である。
【図２】本発明に係る固体撮像装置を示す構成図であ
る。
る。
【図３】本発明の説明に供するエピタキシャル半導体基
板におけるエピタキシャル成長後の輝点数の成長温度依
存性を示すグラフである。
板におけるエピタキシャル成長後の輝点数の成長温度依
存性を示すグラフである。
【図４】本発明の説明に供するエピタキシャル半導体基
板におけるエピタキシャル成長後の輝点数のプレアニー
ル温度依存性を示すグラフである。
板におけるエピタキシャル成長後の輝点数のプレアニー
ル温度依存性を示すグラフである。
【図５】本発明の一実施の形態の製造工程の製造条件を
示す図である。
示す図である。
【図６】Ａ〜Ｃ 本発明に係る固体撮像装置の製造工程
図である。
図である。
【図７】Ｄ、Ｅ 本発明に係る固体撮像装置の製造工程
図である。
図である。
【図８】Ｆ、Ｇ 本発明に係る固体撮像装置の製造工程
図である。
図である。
１ シリコン基板、２ シリコンエピタキシャル層、３
エピタキシャル半導体基板、４ 第１のｐ型ウエル領
域、５ ｎ型不純物拡散領域、６ 垂直転送レジスタ、
７ 転送チャネル領域、８ チャネルストップ領域、１
１ 受光部、１２読み出しゲート部、１８ ゲート絶縁
膜、１９ 転送電極、２１ Ａｌ遮光膜、２３ ＣＣＤ
固体撮像装置
エピタキシャル半導体基板、４ 第１のｐ型ウエル領
域、５ ｎ型不純物拡散領域、６ 垂直転送レジスタ、
７ 転送チャネル領域、８ チャネルストップ領域、１
１ 受光部、１２読み出しゲート部、１８ ゲート絶縁
膜、１９ 転送電極、２１ Ａｌ遮光膜、２３ ＣＣＤ
固体撮像装置
Claims (12)
- 【請求項１】 固体撮像装置用のエピタキシャル半導体
基板の作製において、 エピタキシャル層の成長を、１１２０℃以下の成長温度
で行うことを特徴とする半導体基板の製造方法。 - 【請求項２】 炭素ゲッター法による炭素導入を行った
半導体基板に対して、上記エピタキシャル層を上記温度
で成長させることを特徴とする請求項１に記載の半導体
基板の製造方法。 - 【請求項３】 固体撮像装置用のエピタキシャル半導体
基板の作製において、 水素アニールの前に、９００℃以下の温度でプレアニー
ルを行い、 上記水素アニール後にエピタキシャル層を成長すること
を特徴とする半導体基板の製造方法。 - 【請求項４】 炭素ゲッター法による炭素導入を行った
半導体基板に対して、上記プレアニールを行うことを特
徴とする請求項３に記載の半導体基板の製造方法。 - 【請求項５】 固体撮像装置用のエピタキシャル半導体
基板の作製において、 水素アニールの前に、９００℃以下の温度でプレアニー
ルを行い、 エピタキシャル層の成長を、１１２０℃以下の成長温度
で行うことを特徴とする半導体基板の製造方法。 - 【請求項６】 炭素ゲッター法による炭素導入を行った
半導体基板に対して、上記プレアニールを行い、上記エ
ピタキシャル層を上記温度で成長させることを特徴とす
る請求項５に記載の半導体基板の製造方法。 - 【請求項７】 エピタキシャル層の成長を１１２０℃以
下の成長温度で行ったエピタキシャル半導体基板を作製
し、 該エピタキシャル半導体基板の前記エピタキシャル層に
固体撮像素子を形成することを特徴とする固体撮像装置
の製造方法。 - 【請求項８】 炭素ゲッター法による炭素導入を行った
半導体基板に対して、上記エピタキシャル層を成長させ
て上記エピタキシャル半導体基板を作製することを特徴
とする請求項７に記載の固体撮像装置の製造方法。 - 【請求項９】 水素アニールの前に、９００℃以下の温
度でプレアニールを行い、上記水素アニール後にエピタ
キシャル層を成長してエピタキシャル半導体基板を作製
し、 該エピタキシャル半導体基板のエピタキシャル層に固体
撮像素子を形成することを特徴とする固体撮像装置の製
造方法。 - 【請求項１０】 炭素ゲッター法による炭素導入を行っ
た半導体基板に対して、上記プレアニールを行って上記
エピタキシャル半導体基板を作製することを特徴とする
請求項９に記載の固体撮像装置の製造方法。 - 【請求項１１】 水素アニールの前に、９００℃以下の
温度でプレアニールを行い、エピタキシャル層の成長
を、１１２０℃以下の成長温度で行ったエピタキシャル
半導体基板を作製し、 該エピタキシャル半導体基板の前記エピタキシャル層に
固体撮像素子を形成することを特徴とする固体撮像装置
の製造方法。 - 【請求項１２】 炭素ゲッター法による炭素導入を行っ
た半導体基板に対して、上記プレアニールを行い、上記
エピタキシャル層を成長させて上記エピタキシャル半導
体基板を作製することを特徴とする請求項１１に記載の
固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10001623A JPH11204771A (ja) | 1998-01-07 | 1998-01-07 | 半導体基板の製造方法及び固体撮像装置の製造方法 |
| US09/224,353 US6342436B1 (en) | 1998-01-04 | 1999-01-04 | Method of manufacturing semiconductor substrate and method of manufacturing solid-state image-pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10001623A JPH11204771A (ja) | 1998-01-07 | 1998-01-07 | 半導体基板の製造方法及び固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204771A true JPH11204771A (ja) | 1999-07-30 |
Family
ID=11506669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10001623A Pending JPH11204771A (ja) | 1998-01-04 | 1998-01-07 | 半導体基板の製造方法及び固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6342436B1 (ja) |
| JP (1) | JPH11204771A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
| WO2002095830A1 (fr) * | 2001-05-22 | 2002-11-28 | Sony Corporation | Procede de production pour dispositif d'imagerie a l'etat solide |
| JP2004335674A (ja) * | 2003-05-07 | 2004-11-25 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| EP2098620A1 (en) | 2008-03-05 | 2009-09-09 | Sumco Corporation | Method of manufacturing silicon substrate |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6287941B1 (en) * | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| JP4016371B2 (ja) * | 1999-11-10 | 2007-12-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| US7111629B2 (en) * | 2001-01-08 | 2006-09-26 | Apl Co., Ltd. | Method for cleaning substrate surface |
| US20020124867A1 (en) * | 2001-01-08 | 2002-09-12 | Apl Co., Ltd. | Apparatus and method for surface cleaning using plasma |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| KR100632463B1 (ko) * | 2005-02-07 | 2006-10-11 | 삼성전자주식회사 | 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서 |
| KR101155097B1 (ko) * | 2005-08-24 | 2012-06-11 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치 |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US20090242939A1 (en) * | 2008-03-25 | 2009-10-01 | Sumco Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| JP2009283533A (ja) * | 2008-05-20 | 2009-12-03 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子 |
| US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| US8329557B2 (en) * | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| JP3353277B2 (ja) * | 1992-09-25 | 2002-12-03 | ソニー株式会社 | エピタキシャルウェハの製造方法 |
| JP3384506B2 (ja) | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| US5453385A (en) * | 1993-08-27 | 1995-09-26 | Goldstar Electron Co., Ltd. | Method for manufacturing silicon semiconductor device with a gettering site |
-
1998
- 1998-01-07 JP JP10001623A patent/JPH11204771A/ja active Pending
-
1999
- 1999-01-04 US US09/224,353 patent/US6342436B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134511A (ja) * | 2000-08-16 | 2002-05-10 | Sony Corp | 半導体基板の製造方法および固体撮像装置の製造方法 |
| WO2002095830A1 (fr) * | 2001-05-22 | 2002-11-28 | Sony Corporation | Procede de production pour dispositif d'imagerie a l'etat solide |
| US6746939B2 (en) | 2001-05-22 | 2004-06-08 | Sony Corporation | Production method for solid imaging device |
| JP2004335674A (ja) * | 2003-05-07 | 2004-11-25 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| EP2098620A1 (en) | 2008-03-05 | 2009-09-09 | Sumco Corporation | Method of manufacturing silicon substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US6342436B1 (en) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204771A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JP2002353434A (ja) | 固体撮像装置の製造方法 | |
| KR100328188B1 (ko) | 반도체 기판,고체 촬상 장치 및 그 제조 방법 | |
| KR100654354B1 (ko) | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 | |
| JP5458156B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4211696B2 (ja) | 固体撮像装置の製造方法 | |
| JP4613886B2 (ja) | 固体撮像素子の製造方法、及び半導体基板の製造方法 | |
| JP2013138218A (ja) | イメージセンサ及びその製造方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JPH05206146A (ja) | 半導体装置の製造方法 | |
| KR100536930B1 (ko) | 에피택셜 반도체 기판 및 그 제조 방법 및 반도체 장치의 제조방법 및 고체 촬상 장치의 제조 방법 | |
| US5956570A (en) | Method of manufacturing semiconductor substrate and method of manufacturing solid state imaging device | |
| JPH11251322A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP2008109143A (ja) | 半導体基板の製造方法 | |
| JP3941075B2 (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP2004165225A (ja) | 半導体基板の製造方法、固体撮像装置の製造方法及び固体撮像装置用の選別方法 | |
| JP2002134511A (ja) | 半導体基板の製造方法および固体撮像装置の製造方法 | |
| JPH05136153A (ja) | 半導体装置及びその製造方法 | |
| JP3407508B2 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| JP2001319931A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JP4092961B2 (ja) | 半導体基板の製造方法 | |
| JP2008258346A (ja) | 固体撮像装置の製造方法 | |
| JPH11103042A (ja) | 固体撮像装置用半導体基板と固体撮像装置の製造方法 | |
| JPH09139408A (ja) | エピタキシャル成長半導体層を有する半導体基板の選別方法と半導体装置の製造方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |