JP2002522904A - 高電圧モジュール用の基板 - Google Patents

高電圧モジュール用の基板

Info

Publication number
JP2002522904A
JP2002522904A JP2000564234A JP2000564234A JP2002522904A JP 2002522904 A JP2002522904 A JP 2002522904A JP 2000564234 A JP2000564234 A JP 2000564234A JP 2000564234 A JP2000564234 A JP 2000564234A JP 2002522904 A JP2002522904 A JP 2002522904A
Authority
JP
Japan
Prior art keywords
metal layer
layer
substrate
main side
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000564234A
Other languages
English (en)
Inventor
ルフラン ギュイ
Original Assignee
インフィネオン テクノロジース アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インフィネオン テクノロジース アクチエンゲゼルシャフト filed Critical インフィネオン テクノロジース アクチエンゲゼルシャフト
Publication of JP2002522904A publication Critical patent/JP2002522904A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulating Bodies (AREA)

Abstract

(57)【要約】 本発明は、高電圧モジュール用の基板であって、第１のメインサイドと該第１のメインサイドに向かい合って位置する、第１の誘電率を有する第２のメインサイドとを備えたセラミック層を有している。第１のメインサイドには上側の金属層が設けられているのに対して、第２のメインサイドには下側の金属層が設けられている。電界ピークを減少するために、上側の金属層に隣接してセラミック層の第１のメインサイドに配置された、第２の誘電率を有する誘電層を設けることが提案されている。電圧を案内する素子の縁部における電気力線の密度が、セラミック層と誘電層との誘電率を互いに適合することによって減少される。

Description

【発明の詳細な説明】
【０００１】 本発明は、電界の強さを減少する高電圧モジュール用の基板に関する。
【０００２】 電子及び電気工学においてはしばしば、プレートに又は両面を金属被覆された
絶縁材料に回路が構築される。従って、例えばパワーエレクトロニクスにおいて
は両面をＣｕ・コーティングされたセラミックプレートが使用され、この場合、
セラミックプレートは、所定の誘電率を有する絶縁体を成す。構造化された金属
層には構成素子が取り付けられる。この場合特に上側の金属層の側縁に、コンタ
クト面の間にかけられる高い電圧に基づき極めて高い電界強さが生ずる。例えば
電界強さは、５０００Ｖの電圧の場合５０ｋＶ／ｍｍにまでなる。前記電界強さ
の場合、セラミックへの移行部、つまり絶縁体への移行部におけるブレークダウ
ン電圧の超過に基づきパワーモジュールに課させられている絶縁要求を最早満た
せなくなるか又は少なくとも最早確実に堅守できなくなる。
【０００３】 従って、本発明の課題は、絶縁体及び金属被覆の幾何学形状が同じである場合
にブレークダウン電圧がより高い値にシフトされるような、高電圧モジュール用
の基板を提供することにある。
【０００４】 前記課題は本発明によれば、請求の範囲第１項の特徴部分に記載の基板によっ
て解決された。
【０００５】 本発明は、金属被覆の縁部において電界強さを低下させることを解決基本にし
ている。このために、セラミック層に配置された、第２の誘電率を有する誘電層
が設けられていて、該誘電層は上側の金属被覆に隣接している。これによって、
基板（セラミック及び金属被覆）から基板周辺への移行部における最大の電界強
さを著しく低下させることができる。
【０００６】 本発明の利点は、現在使用されている構成素子の基本構造を著しく修正する必
要がなく、しかも本発明によって、電子回路を破壊するピーク放電に対する簡単
な防護手段が得られるということにある。
【０００７】 本発明の別の有利な構成は、その他の請求項に記載されている。
【０００８】 有利な構成では、上側の金属層は少なくとも部分的にセラミック層内に埋め込
まれている。更に有利には、上側の金属層は誘電層を介して下側の金属層に結合
されている。これによって、高作動電圧の場合に軟質封止用コンパウンドにおい
て破壊を生ぜしめる、金属被覆縁部における表面放電が抑制される。
【０００９】 有利には、第２の誘電率の値は１０より大きいか又は１０に等しい。電界ピー
クの消滅は誘電層の厚さに関連しているので、誘電層の厚さがほぼ上側の金属層
又は下側の金属層の厚さをとることができると、有利である。高い誘電率は電界
ピークを消滅せしめる。
【００１０】 本発明の別の利点及び特徴は以下の実施例の説明から明らかである。
【００１１】 以下に図示の実施例につき本発明を説明する。
【００１２】 第２図では横断面図では、従来技術による封止された回路素子の一般的な構成
を示している。
【００１３】 回路が構築されるＡｌＮ・ＤＣＢ・基板１は、高品質の絶縁体、一般に、ほぼ
εｒ ＝１０の誘電率を有するセラミックプレートとして形成されている。絶縁
体１は、Ｃｕ・底板に２に固定され、該底板は、回路を機械的に安定させるため
に並びに回路を外部に対して熱的に接続するために用いられる。換言すれば、Ｃ
ｕ・底板２は、回路の構成素子を保持しかつ構成素子から熱を冷却体（図示せず
）に導出するのに用いられる。この場合、ＡｌＮ・基板１はろう接結合手段３を
介してＣｕ・底板２に結合される。
【００１４】 電子回路は図示の形式で、例えば１６００Ｖの電圧を考慮して設計されている
ダイオード５及びＩＧＢＴ４を有している。前記構成素子４，５は、例えばＡｌ
・太線ボンディング・ワイヤ６によって及び／又は絶縁体１上の金属被覆１２を
介して互いに接続されている。Ａｌ・ワイヤ６は、太線ボンディングの場合有利
にはほぼ２００μｍ−５００μｍの太さを有する。
【００１５】 回路構造全体は、例えばシリコーン・ゲルから成る軟質封止用コンパウンド８
内に封止されかつ次いでプラスチック９から成るケーシング内に組み込まれる。
前記ケーシングは、有利には直接Ｃｕ・底板２に固定されていてかつ硬質封止用
コンパウンド７によって充填されている。プラスチックから成るケーシング９か
らは、負荷電流コンタクト１０を有する供給導体のみが導出されている。負荷電
流コンタクト１０も、ろう接結合手段３を介してケーシング９内の回路に接続さ
れている。
【００１６】 従来技術によるケーシングの場合には、小さな曲率半径を有する電圧を案内す
る素子の縁部、先端及び構造のところで高い電界強さが生ぜしめられる。しかも
また、特に基板縁部、即ち、金属被覆縁部のところでは一面では幾何学的な配置
形式に基づきかつ他面では材料特性に基づき、局部的な電圧強度を越える電界強
さが生ずる。この結果、モジュールの局部的な損傷ひいては絶縁損失を生ぜしめ
る電気的なフラッシオーバが生ぜしめられる。本発明は、高密度の電気力線を生
ぜしめる媒体間の“シャープ”な移行部が誘電率の適合によって減少することを
提案する。従って本発明によれば、第１図で図示のように、高電圧を案内する上
側の金属被覆とセラミック縁部との間の領域が誘電体内に、金属被覆層が少なく
とも部分的に絶縁材料内に突入するように、埋め込まれている。
【００１７】 従来技術によるこのような構造における電界経過は、第２図の部分拡大図であ
る第３図で図示されている。ＡｌＮ・セラミック層１の上側の表面２０及び下側
の表面２１には、上側の金属層１５及び下側の金属層１６が設けられているので
、“サンドイッチ”状の構造が得られる。第３図で図示の構造の下側の金属層１
６は、ろう接結合手段を介してＣｕ・底板２にひいては冷却体に伝熱接続される
。第３図の等電位線１３の密度から明らかなように、従来技術による前記構造の
場合には縁部１４において高い電界強さが支配するので、材料に関連したブレー
クダウン電界強さを越えた場合には制御不能な放電が生じ、該放電によって、回
路の敏感な構成素子が破壊される虞れがある。
【００１８】 本発明によれば、上側の金属層１５に隣接してセラミックプレート１の上側の
表面２０に設けられる誘電層１１によって、電界強さの電界経過に次のような影
響が及ぼされる、つまり、構造の金属性の素子からの電界の流出が突発的に行わ
れるのではなく、むしろ電気力線が比較的小さな変位のみを受けるように、影響
が及ぼされる。これによって、電気力線の密度は所定の値以下に維持されかつフ
ラッシオーバは殆ど生じない。
【００１９】 第１Ａ図では第３図に類似した図で、縁部１４における等電位線１３の経過を
図示している。縁部１４は、本発明によれば第３図で図示のように、電気的な層
１１内に埋め込まれている。従って、図面から明らかなように等電位線は第３図
に比していわば互いに拡散している。これによって、縁部１４及び別の構造にお
ける電界強さが減少され、これによりブレークダウン又はフラッシオーバが減少
される。この場合、縁部１４自体を絶縁材料１１、即ち、誘電体によって覆うこ
とのみが重要である。
【００２０】 比較のために第１Ｂ図では、第１図又は第２の構造が部分的にのみ誘電層１１
に結合されている状態を図示している。等電位線１３は第１Ａ図の状態に比して
互いに密接している。しかしながら、構造ユニット内で電圧が制限されて維持さ
れるとしても、小さな曲率半径を有する構造ユニットの縁部及び構造を部分的に
覆うだけで十分である。
【００２１】 第４図では、本発明の有利な実施例が図示されている。セラミック層１は、下
側の金属層１６及びろう接結合手段３を介して底板２に結合されている。上側の
金属層１５の縁部は、下側の金属層１６の縁部に対してセラミック層１の縁部か
ら著しく間隔を置いて配置されている（この構成は、電界ピークを減少させるた
めの従来技術から公知の措置に対応する）。上側の金属層１５は誘電層１１を介
して下側の金属層１６に結合されている。誘電層１１は、セラミック層１の表面
に沿って延びている。セラミック層はほぼ金属層１５，１６の厚さを有している
。従来技術から公知のように、本発明による基板は軟質封止用コンパウンド８に
よって取り囲まれている。
【００２２】 金属層の縁部における電界ピークの消滅は、誘電層の誘電率及び厚さに関連し
ている。実験により、誘電層の層厚さがほぼ２００μｍである場合には、電界ピ
ークを消滅するために、ε≧１０の誘電率が必要であることが明らかとなった。
ε＝１００の誘電率の場合には、ファクタ２だけの電界ピークの減少が得られる
。電界ピークの消滅は有利には定常運転でも過渡運転状態でも行われる。
【００２３】 実地においては、高電圧モジュール用の本発明による基板は次の固有値をとる
ことができる。即ち、セラミック層は代表的にはＡｌＮから形成される。厚さｄ
は例えば０．６３ｍｍである。セラミック層１の誘電率は例えばε＝８．９であ
る。上側の金属層１５及び下側の金属層１６の厚さは３００μｍに選択される。
この場合、軟質封止用コンパウンドの誘電率は例えばε＝２．９５である。電界
ピークを十分消滅するために、誘電層１１の層厚さは２００μｍに選択される。
有利には、誘電層の誘電率の値εは≧１００である。
【図面の簡単な説明】
【図１】 第１図ａ及び第１図ｂはそれぞれ、本発明による構成における電界経過を示す
図。
【図２】 従来技術による封止された回路素子の一般的な構成を示す図。
【図３】 従来技術による構成における電界経過を示す図。
【図４】 本発明による基板の有利な配置形式を示す部分断面図。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１のメインサイド（２０）と該第１のメインサイドに向か
    い合って位置する、第１の誘電率ε１ を有する第２のメインサイド（２１）と
    を備えたセラミック層（１）と、第１のメインサイド（２０）に設けられた上側
    の金属層（１５）と、第２のメインサイド（２１）に設けられた下側の金属層（
    １６）とを有する、高電圧モジュール用の基板において、上側の金属層（１５）
    に隣接してセラミック層（１）の第１のメインサイド（２０）に配置された、第
    ２の誘電率ε２ を有する誘電層（１１）が設けられていることを特徴とする、
    高電圧モジュール用の基板。
  2. 【請求項２】 上側の金属層（１５）が、少なくとも部分的にセラミック層
    （１）内に埋め込まれている、請求項１記載の高電圧モジュール用の基板。
  3. 【請求項３】 上側の金属層（１５）が、誘電層を介して下側の金属層（１
    ６）に結合されている、請求項１又は２記載の高電圧モジュール用の基板。
  4. 【請求項４】 第２の誘電率が、ε≧１０である、請求項３記載の高電圧モ
    ジュール用の基板。
  5. 【請求項５】 誘電層（１１）の厚さが、上側の金属層（１５）又は下側の
    金属層（１６）の厚さにほぼ等しい、請求項１記載の高電圧モジュール用の基板
    。
JP2000564234A 1998-08-05 1999-08-03 高電圧モジュール用の基板 Pending JP2002522904A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19835396.0 1998-08-05
DE19835396 1998-08-05
PCT/DE1999/002384 WO2000008686A2 (de) 1998-08-05 1999-08-03 Substrat für hochspannungsmodule

Publications (1)

Publication Number Publication Date
JP2002522904A true JP2002522904A (ja) 2002-07-23

Family

ID=7876568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000564234A Pending JP2002522904A (ja) 1998-08-05 1999-08-03 高電圧モジュール用の基板

Country Status (4)

Country Link
US (1) US6440574B2 (ja)
EP (1) EP1101248A2 (ja)
JP (1) JP2002522904A (ja)
WO (1) WO2000008686A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140663A1 (ja) * 2012-03-19 2013-09-26 三菱電機株式会社 半導体モジュール及びその製造方法
JP2014007407A (ja) * 2012-06-25 2014-01-16 Alstom Transport Sa 高電圧に直接接続されうる電気回路
JP2017028132A (ja) * 2015-07-23 2017-02-02 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2024095813A1 (ja) * 2022-10-31 2024-05-10 日本発條株式会社 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE0003360D0 (sv) * 2000-09-21 2000-09-21 Abb Ab A semiconductor device
DE10158185B4 (de) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE10130517C2 (de) 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
EP2337070A1 (en) 2009-12-17 2011-06-22 ABB Technology AG Electronic device with non-linear resistive field grading and method for its manufacturing
FR3052295B1 (fr) * 2016-06-06 2018-11-09 Universite Toulouse Iii - Paul Sabatier Procede de traitement d'un materiau electriquement isolant lui conferant des proprietes de gradation de champ electrique auto-adaptatives pour composants electriques
EP3279935B1 (en) 2016-08-02 2019-01-02 ABB Schweiz AG Power semiconductor module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3039440C2 (de) 1980-10-18 1984-02-16 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur Aufnahme von elektrischen und/oder elektronischen Bauelementen
JPH03283586A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 樹脂基板
EP0714127B1 (en) * 1991-11-28 2003-01-29 Kabushiki Kaisha Toshiba Semiconductor package
JPH06152146A (ja) 1992-10-30 1994-05-31 Toshiba Corp 電源装置の配線基板
JP2510473B2 (ja) * 1993-12-01 1996-06-26 株式会社三ツ葉電機製作所 基板の形成パタ―ン保護構造
EP0717586A1 (en) * 1994-12-12 1996-06-19 ALCATEL BELL Naamloze Vennootschap Process to decrease the strength of an electric field produced by a high voltage conductive path on a printed circuit board
JPH08172248A (ja) * 1994-12-20 1996-07-02 Nikon Corp プリント基板
JPH09129989A (ja) * 1995-10-30 1997-05-16 Sanyo Electric Works Ltd プリント配線板
JP3491414B2 (ja) * 1995-11-08 2004-01-26 三菱電機株式会社 回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140663A1 (ja) * 2012-03-19 2013-09-26 三菱電機株式会社 半導体モジュール及びその製造方法
JP2014007407A (ja) * 2012-06-25 2014-01-16 Alstom Transport Sa 高電圧に直接接続されうる電気回路
JP2017028132A (ja) * 2015-07-23 2017-02-02 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2024095813A1 (ja) * 2022-10-31 2024-05-10 日本発條株式会社 部品実装基板、部品実装基板の製造方法、電子モジュール、及び電子モジュールの製造方法

Also Published As

Publication number Publication date
WO2000008686A2 (de) 2000-02-17
EP1101248A2 (de) 2001-05-23
US6440574B2 (en) 2002-08-27
WO2000008686A3 (de) 2000-05-11
US20010014413A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US7407836B2 (en) High-voltage module and method for producing same
US6867484B2 (en) Semiconductor device
KR20030032816A (ko) 반도체장치
US10959333B2 (en) Semiconductor device
JP2002522904A (ja) 高電圧モジュール用の基板
JP2007012831A (ja) パワー半導体装置
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
CN113206048B (zh) 半导体装置及其制造方法
JPH10173098A (ja) パワー半導体装置およびその製法
US20230170286A1 (en) Terminal Element or Bus Bar, and Power Semiconductor Module Arrangement Comprising a Terminal Element or Bus Bar
CN112530915A (zh) 半导体装置
JPH1187567A (ja) 半導体装置
WO2021200166A1 (ja) 半導体装置
JP2000091472A (ja) 半導体装置
CN111033723B (zh) 功率半导体模块
JPH07131125A (ja) 半導体素子実装構造
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JPH05315467A (ja) 混成集積回路装置
US20240030080A1 (en) Semiconductor device
JPS5840848A (ja) 絶縁型半導体装置
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体
JPH06302405A (ja) 正特性サーミスタ装置
JP2001057409A (ja) 半導体装置
JP2003086764A (ja) 半導体装置
JPH0582922A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041022