JPS5840848A - 絶縁型半導体装置 - Google Patents
絶縁型半導体装置Info
- Publication number
- JPS5840848A JPS5840848A JP56138504A JP13850481A JPS5840848A JP S5840848 A JPS5840848 A JP S5840848A JP 56138504 A JP56138504 A JP 56138504A JP 13850481 A JP13850481 A JP 13850481A JP S5840848 A JPS5840848 A JP S5840848A
- Authority
- JP
- Japan
- Prior art keywords
- projection
- groove
- metal substrate
- semiconductor device
- metallic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発１ｊｌｌは、絶縁型半導体装置における金属基板の
構造に関するものである。
構造に関するものである。
一般に、絶縁型半導体装置は、半導体チップ、該半導体
チップに通電するためのｑ！ｒ種端子、通電時に半導体
チップで発生する熱損失を外部放熱フィンへ伝えるとと
もに、半纏体チップを支持するための金属基板、及び該
金属基板と、前記半導体チップ、各柚ｘｉω子とを電気
的に絶縁するための熱伝導率の大きなＡｔ ｔ Ｏｓ
等の絶縁板とを、ろう付は等により一体化し、さらに一
体にろう付された半導体チップ等を内部に収納するよう
なケースを金属基板の周囲に接着し、外部雰囲気等から
゛電気的機械的に保護するため、前記ケース内部に、エ
ポキシレジン等の樹脂を充填するプロセスを経て製作さ
れる。以下、図面を用いて説明する。
チップに通電するためのｑ！ｒ種端子、通電時に半導体
チップで発生する熱損失を外部放熱フィンへ伝えるとと
もに、半纏体チップを支持するための金属基板、及び該
金属基板と、前記半導体チップ、各柚ｘｉω子とを電気
的に絶縁するための熱伝導率の大きなＡｔ ｔ Ｏｓ
等の絶縁板とを、ろう付は等により一体化し、さらに一
体にろう付された半導体チップ等を内部に収納するよう
なケースを金属基板の周囲に接着し、外部雰囲気等から
゛電気的機械的に保護するため、前記ケース内部に、エ
ポキシレジン等の樹脂を充填するプロセスを経て製作さ
れる。以下、図面を用いて説明する。
第１図に従来の絶縁型半導体装置の一例を示す。
第１図において、半導体チップ１０の」二面には、ろう
材ｉｔａ、ｉｉｂによって内リード８．９がろう付けさ
れ、内リード８，９はさらにろう拐７Ｃ９７ｂを介して
、カソード′電極６ｃ、ゲーＩ・電極６ｂに接続されて
いる。半纏体チップ１０の下面はろう材７ａを介して、
アノード電極６ａに接着されている。更にカソード電極
６ｃ、アノード電極５ａ、ゲート電極６１）は、ろう材
５ｃ。
材ｉｔａ、ｉｉｂによって内リード８．９がろう付けさ
れ、内リード８，９はさらにろう拐７Ｃ９７ｂを介して
、カソード′電極６ｃ、ゲーＩ・電極６ｂに接続されて
いる。半纏体チップ１０の下面はろう材７ａを介して、
アノード電極６ａに接着されている。更にカソード電極
６ｃ、アノード電極５ａ、ゲート電極６１）は、ろう材
５ｃ。
５ａ、５ｂを介してセラミック等の絶縁板４に接着保持
されており、絶縁板４はろう材３を介して、金属基板２
に接着されている。なお、絶縁板４のろう付は部にはメ
タライズ処理が施されている。
されており、絶縁板４はろう材３を介して、金属基板２
に接着されている。なお、絶縁板４のろう付は部にはメ
タライズ処理が施されている。
ケース１２は、金属基板２上の溝１６に接着剤により接
着され、ケース内部はレジン１３で充満されている。
着され、ケース内部はレジン１３で充満されている。
このような従来１イク造では、レジン１３と、金属基板
２との線膨張係数の差が大きい為、外部よりヒートサイ
クル等を刀１えると、レジン１３の金属基板２界而での
剥離が生じ湿気等が外部より浸入しやすくなり、遮断性
が劣化する。それゆえ、絶縁板４にオーバーハング部１
５を設け、そこにレジン１３をくい込ませることにより
遮断性を確保することが考えられる。オーバーハング部
１５は、ろう拐３よりも周囲に突き出ておシ、そのため
沿面長が大きくなるので上述の効果が期待される。
２との線膨張係数の差が大きい為、外部よりヒートサイ
クル等を刀１えると、レジン１３の金属基板２界而での
剥離が生じ湿気等が外部より浸入しやすくなり、遮断性
が劣化する。それゆえ、絶縁板４にオーバーハング部１
５を設け、そこにレジン１３をくい込ませることにより
遮断性を確保することが考えられる。オーバーハング部
１５は、ろう拐３よりも周囲に突き出ておシ、そのため
沿面長が大きくなるので上述の効果が期待される。
しかしこうすると、レジ／１３と絶縁板４との線膨張係
数の差は、金属基板とのそれよりも更に大きい為、外部
からのヒートサイクルによる熱応力により絶縁板端面に
クラックが生じやすく、絶縁耐圧を劣化させる恐れがあ
る。また、絶縁板４と金属基板２との間のろう材３が、
オーバー・・ノブ部Ｉ５の直下のレジンの熱膨張によっ
て絶縁板４が上向きのカケ受けることによりクラック及
び剥離が生じる恐れがあった。以上のように、従来例は
、絶縁耐圧、熱疲労耐量及び外気との遮断性に対し著し
く信頼性が低いという欠点があった。
数の差は、金属基板とのそれよりも更に大きい為、外部
からのヒートサイクルによる熱応力により絶縁板端面に
クラックが生じやすく、絶縁耐圧を劣化させる恐れがあ
る。また、絶縁板４と金属基板２との間のろう材３が、
オーバー・・ノブ部Ｉ５の直下のレジンの熱膨張によっ
て絶縁板４が上向きのカケ受けることによりクラック及
び剥離が生じる恐れがあった。以上のように、従来例は
、絶縁耐圧、熱疲労耐量及び外気との遮断性に対し著し
く信頼性が低いという欠点があった。
本発明の目的は、従来例の欠点を改善し、絶縁耐圧、′
熱疲労耐量及び外気の遮断性に配れた絶縁型半導体装置
を提供することにある。
熱疲労耐量及び外気の遮断性に配れた絶縁型半導体装置
を提供することにある。
本発明の特徴は絶縁型半導体装置において、金属基板に
施したケース接着部である１１ｆの内部に、金属基板の
主面とほぼ平行となるような突起を設けたことにある。
施したケース接着部である１１ｆの内部に、金属基板の
主面とほぼ平行となるような突起を設けたことにある。
以下本発明の実施例を図面を用いて説明する。
第２図は、本発明の一実施例の要部断面である。
第２図に示した以外の部分は第１図と同等であるので、
図示を略しである。絶縁板４のオーバーハング部を除去
し、かわりに金属基板２の溝１６の内部に突起部１７を
設けている点に！時機がある。
図示を略しである。絶縁板４のオーバーハング部を除去
し、かわりに金属基板２の溝１６の内部に突起部１７を
設けている点に！時機がある。
このことにより、絶縁板４端部にクラック音生じること
がなくなり、またろう材３の熱疲労をも防止できる。そ
の結果、絶縁耐圧、熱疲労耐量の信頼性も向」二できる
。さらにレジン１３が、注入時に溝の突起部１７の下１
１１６にまわり込み、外気から半導体チップ１０までの
沿面距離を長くできるため、外気の遮断性も向上できる
。なお、外気がレジンと他部材のすきまを浸透するに要
する時間は、沿面距離の４乗に比例すると言われている
。また電極等に加わる外部からの引張力に対しても、突
起部１７によって抵抗力が増大する。
がなくなり、またろう材３の熱疲労をも防止できる。そ
の結果、絶縁耐圧、熱疲労耐量の信頼性も向」二できる
。さらにレジン１３が、注入時に溝の突起部１７の下１
１１６にまわり込み、外気から半導体チップ１０までの
沿面距離を長くできるため、外気の遮断性も向上できる
。なお、外気がレジンと他部材のすきまを浸透するに要
する時間は、沿面距離の４乗に比例すると言われている
。また電極等に加わる外部からの引張力に対しても、突
起部１７によって抵抗力が増大する。
」二連の実施例の金属基板は、プレス加工により容易に
製作できる。第３図、第４図に突起部金有する金属基板
２の製作フ頴セスの一実施例を示す。
製作できる。第３図、第４図に突起部金有する金属基板
２の製作フ頴セスの一実施例を示す。
第３図は、金鳩基板２に第１のプレス雄４１７ａを打ち
終えたものを示す。プレス加工によシ、金属基板２を外
部支持材へ固定するためのネジ穴１９及び金属基板の４
１６が形成されると同時に、プレス雄型１７ａに設けた
型のにげ部１８ａに沿って突起部１８Ｉ）ができる。更
に第５図に示すように、第２のプレス雄型１７ｂを金属
基板２にプレスすると、突起部１８ｂが変形して屑の突
起部１７が形成される。
終えたものを示す。プレス加工によシ、金属基板２を外
部支持材へ固定するためのネジ穴１９及び金属基板の４
１６が形成されると同時に、プレス雄型１７ａに設けた
型のにげ部１８ａに沿って突起部１８Ｉ）ができる。更
に第５図に示すように、第２のプレス雄型１７ｂを金属
基板２にプレスすると、突起部１８ｂが変形して屑の突
起部１７が形成される。
第５図、第６図、第７図に本発明の他の実施例の要部を
示す。第５図の実施例の特徴は溝１６の断面が台形状と
なっている点である。このように金属基板の箭の断面形
状が台形であっても一向にさしつかえない。
示す。第５図の実施例の特徴は溝１６の断面が台形状と
なっている点である。このように金属基板の箭の断面形
状が台形であっても一向にさしつかえない。
第゛６図に示すように、ケースを用いずに、レジン１３
をインジェクションあるいはトランスファモールド法に
より形成することにより装置を製作しても、特性上なん
ら変化はない。
をインジェクションあるいはトランスファモールド法に
より形成することにより装置を製作しても、特性上なん
ら変化はない。
第７図は、第６図の応用例を示す。第７図では、突起部
１７が、蒋１６の外周」りに位置している。
１７が、蒋１６の外周」りに位置している。
このように、溝の突起部の位置は、荷の内部ならどこで
もかまわない。また％ ｉＦｊの突起部は、清音体にβ
つても、屑の一部だけにあっても一向にさしつかえない
。
もかまわない。また％ ｉＦｊの突起部は、清音体にβ
つても、屑の一部だけにあっても一向にさしつかえない
。
上述の実施例では個別半導体装置につ、いて説明したが
、本発明はモジュール等混成ＩＣにも適用できる。
、本発明はモジュール等混成ＩＣにも適用できる。
以上詳述したように、本発明によれば、絶縁耐圧、熱疲
労耐量、及び外気との遮断性にすぐれた絶縁型半導体装
置が容易に提供できるという効果がある。
労耐量、及び外気との遮断性にすぐれた絶縁型半導体装
置が容易に提供できるという効果がある。
第１図は、従来の絶縁型半導体装置の一例の断面図、第
２図は、本発明の一実施ｐｌの絶縁型半導体装置の断面
図、第３図、第４図は、本発明の実施例で用いた金属基
板の製作工程におけるブレス雄型と金属基板の断面図、
第５図、第６図、及び第７図は、本発明の他の実施例の
絶縁型半導体装１斤の１新面図である。 ２・・・金属基板、３・・・ろう材、４・・・絶縁板、
１２・・・第１ 図 半２図
２図は、本発明の一実施ｐｌの絶縁型半導体装置の断面
図、第３図、第４図は、本発明の実施例で用いた金属基
板の製作工程におけるブレス雄型と金属基板の断面図、
第５図、第６図、及び第７図は、本発明の他の実施例の
絶縁型半導体装１斤の１新面図である。 ２・・・金属基板、３・・・ろう材、４・・・絶縁板、
１２・・・第１ 図 半２図
Claims (1)
- ■、謔属基板の一生面の一部に、前記金属基板と電気的
に絶縁された少なくとも１つの半導体チップ、及び該半
導体チップに′電気的に接説された電極リードをイテし
、前６Ｃ半導体チップと゛電極リードの少なくとも一部
をレジンにより被覆した構造をイイするものにおいて、
前記金属基板の周縁部に溝を側し、かつ溝の内部に溝に
対し突出する突起を設けたことを性徴とする絶縁型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138504A JPS5840848A (ja) | 1981-09-04 | 1981-09-04 | 絶縁型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138504A JPS5840848A (ja) | 1981-09-04 | 1981-09-04 | 絶縁型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840848A true JPS5840848A (ja) | 1983-03-09 |
Family
ID=15223668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138504A Pending JPS5840848A (ja) | 1981-09-04 | 1981-09-04 | 絶縁型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840848A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065553A (ja) * | 1984-04-10 | 1985-04-15 | Sanyo Electric Co Ltd | 混成集積回路 |
| US5923231A (en) * | 1994-08-05 | 1999-07-13 | Kinseki Limited | Surface acoustic wave device with an electrode insulating film and method for fabricating the same |
| US6767767B2 (en) * | 2001-08-31 | 2004-07-27 | Renesas Technology Corp. | Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate |
| JP2006310381A (ja) * | 2005-04-26 | 2006-11-09 | Toyota Industries Corp | 電子機器 |
| JP2013098266A (ja) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1981
- 1981-09-04 JP JP56138504A patent/JPS5840848A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6065553A (ja) * | 1984-04-10 | 1985-04-15 | Sanyo Electric Co Ltd | 混成集積回路 |
| JPH0410742B2 (ja) * | 1984-04-10 | 1992-02-26 | ||
| US5923231A (en) * | 1994-08-05 | 1999-07-13 | Kinseki Limited | Surface acoustic wave device with an electrode insulating film and method for fabricating the same |
| US6767767B2 (en) * | 2001-08-31 | 2004-07-27 | Renesas Technology Corp. | Method of manufacturing a semiconductor device in which a block molding package utilizes air vents in a substrate |
| JP2006310381A (ja) * | 2005-04-26 | 2006-11-09 | Toyota Industries Corp | 電子機器 |
| JP2013098266A (ja) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6881071B2 (en) | Power semiconductor module with pressure contact means | |
| US7944045B2 (en) | Semiconductor module molded by resin with heat radiation plate opened outside from mold | |
| KR960016239B1 (ko) | 반도체장치 | |
| US4670771A (en) | Rectifier module | |
| KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
| US6867484B2 (en) | Semiconductor device | |
| JP3316714B2 (ja) | 半導体装置 | |
| EP1104025B1 (en) | Semiconductor device | |
| US5767576A (en) | Semiconductor module with snap line | |
| WO1995028740A1 (en) | Electronic package having improved wire bonding capability | |
| US11533824B2 (en) | Power semiconductor module and a method for producing a power semiconductor module | |
| US5698898A (en) | Semiconductor apparatus with a multiple element electrode structure | |
| JPH0476212B2 (ja) | ||
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| EP0645812B1 (en) | Resin-sealed semiconductor device | |
| EP0090439A2 (en) | Electrically isolated semiconductor power device | |
| JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| JPS5840848A (ja) | 絶縁型半導体装置 | |
| EP0788152B1 (en) | Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance | |
| JPH1187575A (ja) | 半導体装置 | |
| JPS5861637A (ja) | 絶縁モ−ルド型半導体装置 | |
| JP2022144711A (ja) | 半導体装置の製造方法 | |
| JPS5946051A (ja) | 絶縁型半導体装置 | |
| JPS60165745A (ja) | 樹脂封止型半導体装置 |