CN111033723B - 功率半导体模块 - Google Patents

功率半导体模块 Download PDF

Info

Publication number
CN111033723B
CN111033723B CN201880050808.7A CN201880050808A CN111033723B CN 111033723 B CN111033723 B CN 111033723B CN 201880050808 A CN201880050808 A CN 201880050808A CN 111033723 B CN111033723 B CN 111033723B
Authority
CN
China
Prior art keywords
insulating substrate
electrode
power semiconductor
insulating
hard resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880050808.7A
Other languages
English (en)
Other versions
CN111033723A (zh
Inventor
川村大地
增田彻
楠川顺平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN111033723A publication Critical patent/CN111033723A/zh
Application granted granted Critical
Publication of CN111033723B publication Critical patent/CN111033723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种功率半导体模块，即使在为了实现功率半导体模块的大容量化且保证高绝缘可靠性而扩大绝缘基板上的表面电极的面积，使沿面距离缩小的情况下，也能够防止因沿面放电引起的短路击穿。功率半导体模块(100)的特征在于，具有：绝缘基板(2)，其在表背面上设有第一电极(7‑1)和第二电极(7‑2)；功率半导体芯片(1)，其与第一电极(7‑1)接合；金属基座(3)，其与第二电极(7‑2)接合；绝缘壳体(5)；以及硅凝胶(6)，其配置于由金属基座(3)和绝缘壳体(5)形成的空间内且密封绝缘基板(2)和功率半导体芯片(1)，绝缘基板(2)的互相对置的侧面彼此或与绝缘基板(2)对置的绝缘壳体(5)的侧面和绝缘基板(2)的侧面通过硬质树脂(8)接合，硬质树脂(8)覆盖缘基板(2)从第一电极(7‑1)露出的部分的一部分及绝缘基板(2)的侧面的一部分。

Description

功率半导体模块
技术领域
本发明涉及一种要求高绝缘可靠性的高耐电压的功率半导体模块。
背景技术
搭载功率半导体模块的电力变换器(转换器或逆变器)广泛用于铁路、汽车、工业以及电力、社会基础设施等各领域。
以往，作为用于提高特别是在高温下动作的半导体装置的树脂密封的可靠性的技术，具有以下技术：将形成有表面电极图案、背面电极图案的绝缘基板和与表面电极图案接合的半导体元件利用含有环氧树脂等的第一密封树脂密封，并且将未形成表面电极图案或背面电极图案的绝缘基板的部分和第一密封树脂用弹性率比第一密封树脂小的含有硅树脂等的第二密封树脂覆盖，构成半导体装置，从而在高温动作时，利用弹性率小的第二密封树脂缓和应力，并且想要缓和第一密封树脂的端部的应力集中(例如，参照专利文献1)。
另外，以往，作为提高树脂密封型逆变器模块的绝缘可靠性的技术，具有以下技术：将在基座金属板上所接合的无机基板(绝缘基板)、以使该无机基板的周缘部露出的方式形成于无机基板上的导体箔(电极)以及搭载于该导体箔上的半导体元件用硅凝胶密封，并且将导体箔的外周侧面部及无机基板的周缘部用具有比硅凝胶高的击穿电压的加热固化型的树脂包覆物包覆，构成逆变器模块，从而，即使从无机基板的端到导体箔的沿面距离短，也能够进行电场缓和，从而实现逆变器模块的绝缘可靠性提高和小型化、大容量化(例如，参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2013-16684号公报
专利文献2：日本特开2004-14919号公报
发明内容
发明所要解决的课题
处理高电压的功率半导体模块要求高的绝缘可靠性。功率半导体模块的外周部利用空气/绝缘物的沿面绝缘，以在预定的环境下不会产生短路、放电的方式根据标准(例如IEC60664)确定空间距离、沿面距离。另外，高密度地安装功率半导体芯片、绝缘基板、接合线等的模块内部难以通过扩大空间距离、沿面距离来确保绝缘性，因此将内部安装部件的周围利用绝缘树脂密封，实现各部件间的绝缘。
作为密封模块内部的绝缘树脂材，大致分为环氧树脂等硬质树脂和硅凝胶等软质树脂两种。例如，在额定电流为几十安培左右的低容量、小型功率半导体模块中，一般使用硬质树脂作为绝缘密封树脂，例如，可以认为专利文献1记载的绝缘密封树脂相当于这一种。硬质树脂密封型的功率半导体模块一般尺寸小，因此被认为，即使假设由于硬质树脂密封而在模块内部的部件间产生应变、应力，该应变、应力也通常为小规模，该情况极少成为问题。
另一方面，相对于这种硬质树脂密封型的功率半导体模块，在大容量(额定电流为百安培以上)且模块尺寸大的功率半导体模块中，一般使用硅凝胶等软质树脂作为绝缘密封树脂，例如，可以认为专利文献2记载的绝缘密封树脂相当于这一种。如果将接合有功率半导体芯片、绝缘基板、接合线等的模块内部利用刚性高的硬质树脂密封，则可能在部件间产生大的应变、应力，对内部部件造成机械损伤，产生裂纹，或者在与硬质树脂之间引起界面剥离，因此，为了避免这种情况，使用柔软且吸收、缓和部件间的应变、应力的软质树脂。
在图5中示出利用软质树脂绝缘密封的通常的功率半导体模块的构造。功率半导体模块500构成为具有IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor：金属-氧化物-半导体场效应晶体管)等功率半导体芯片1、绝缘基板2、金属基座3、接合线4、绝缘壳体5以及绝缘密封材且作为软质树脂的硅凝胶6等。就绝缘基板2而言，表面电极7-1及背面电极7-2分别钎焊于一方的面(例如表面)及另一方的面(例如背面)，在表面电极7-1焊锡接合有功率半导体芯片1，背面电极7-2和金属基座3互相焊锡接合。功率半导体芯片1和绝缘基板2上的表面电极7-1通过接合线4互相电连接。在金属基座3的周缘部利用粘接剂固定有绝缘壳体5，在由金属基座3和绝缘壳体5形成的空间的内部贮存有硅凝胶6，从而伴随着表面电极7-1及背面电极7-2的绝缘基板2及功率半导体芯片1被密封于该空间的内部。与硬质树脂相比，硅凝胶的绝缘击穿强度较小，如果将超过其绝缘击穿强度的电场强度施加于硅凝胶6，则可能产生绝缘击穿，引起功率半导体模块及使用了该功率半导体模块的设备的故障，因此，实施避免这种情况的对策。
在功率半导体模块500内，电场集中的部位为绝缘基板2的端部，如果该部位的电场强度超过硅凝胶6的绝缘击穿电场强度，则首先在电极端部附近的硅凝胶6内产生局部绝缘击穿，并产生热、气体，在柔软的硅凝胶6中形成孔隙。与硅凝胶6等绝缘树脂相比，孔隙的绝缘击穿强度小，在孔隙部分进一步产生局部绝缘击穿，新产生孔隙。这些局部绝缘击穿连锁发展，硅凝胶中的因绝缘击穿而产生的放电从绝缘基板2上的电极端部沿着绝缘基板2的表面、侧面到金属基座3(低电位部)沿面放电，最终导致功率半导体模块500的短路击穿。为了避免这种情况，以往采用如下方案：确保绝缘基板2的端部与表面电极7-1的端部之间的沿面距离长(例如确保1mm～2mm左右)，从而抑制上述沿面放电。
但是，功率半导体模块500要求高耐电压化和大容量化。随着大容量化，将功率半导体芯片1的尺寸大型化，因此搭载功率半导体芯片1的绝缘基板2的尺寸也需要大型化，但是，另一方面，期望功率半导体模块500的封装体尺寸尽可能小型化(或者不增加尺寸而维持通用现行尺寸)。因此，需要能够通过不增加绝缘基板2的尺寸，仅将绝缘基板2上的电极7-1、7-2的面积扩大化来搭载大型化的功率半导体芯片1。但是，如果不变更绝缘基板2的尺寸而将电极7-1、7-2的面积扩大化，则绝缘基板2的端部与电极7-1、7-2的端部之间的沿面距离变短，存在绝缘可靠性降低的问题。
针对该问题，专利文献2记载的技术采用以下方案：在电场集中的表面电极1的端部涂布绝缘击穿强度比硅凝胶8高的硬质树脂(树脂包覆物10)，从而防止硅凝胶8中的局部绝缘击穿，即使沿面距离变短也抑制因沿面放电而引起的短路击穿，保证绝缘可靠性。但是，在专利文献2的技术中存在以下问题：即使能够防止电极1端部的下端的硅凝胶8的绝缘击穿，由于电极1端部的上端与硅凝胶8相接，因此有可能硅凝胶8在该部位发生绝缘击穿，从而由于沿面放电而导致短路击穿。
因此，课题在于提供一种功率半导体模块，即使在为了实现功率半导体模块的大容量化并且保证高绝缘可靠性而扩大绝缘基板上的表面电极的面积，使沿面距离缩小的情况下，也能够防止因沿面放电而引起的短路击穿。
用于解决课题的方案
为了解决上述课题，本发明的功率半导体模块的主要特征如下所述。
即，本发明的功率半导体模块具有：至少一张绝缘基板；第一电极及第二电极，其分别固定于上述绝缘基板的第一面及作为上述第一面的相反侧的面的第二面；功率半导体芯片，其与上述绝缘基板的上述第一电极接合；金属基座，其与上述绝缘基板的上述第二电极接合；绝缘壳体，其同时容纳上述绝缘基板、上述第一电极、上述第二电极以及上述功率半导体芯片；以及硅凝胶，其配置于由上述金属基座和上述绝缘壳体形成的空间的内部，且同时密封上述绝缘基板、上述第一电极、上述第二电极以及上述功率半导体芯片，上述率半导体模块的特征在于，上述绝缘基板的互相对置的侧面彼此之间及与上述绝缘基板对置的上述绝缘壳体的侧面和上述绝缘基板的侧面之间的至少任意一方通过硬质树脂互相接合，上述硬质树脂覆盖上述绝缘基板的上述第一面的从上述第一电极露出的部分的一部分及上述绝缘基板的上述第二面的从上述第二电极露出的部分的一部分的任意一方及上述绝缘基板的侧面的一部分。
发明效果
根据本发明，能够提供一种功率半导体模块，即使在为了实现功率半导体模块的大容量化并且保证高绝缘可靠性而扩大绝缘基板上的表面电极的面积，使沿面距离缩小的情况下，也能够防止因沿面放电而引起的短路击穿。
附图说明
图1是表示本发明的第一实施方式(实施例1)的功率半导体模块的结构的图。
图2是表示本发明的第二实施方式(实施例2)的功率半导体模块的结构的图。
图3是表示本发明的第二实施方式(实施例2)的功率半导体模块的制作方法的制作工序流程图(flow chart)。
图4是表示本发明的第三实施方式(实施例3)的功率半导体模块的结构的图。
图5是表示现有的功率半导体模块的结构的图。
具体实施方式
以下，将本发明的功率半导体模块的实施方式的例子作为各实施例基于附图来说明。此外，在各实施例中，对同一结构部件使用相同符号。
实施例1
在图1中示出本发明的第一实施方式(实施例1)的功率半导体模块的结构。
如该图所示，本实施例的功率半导体模块100构成为具有功率半导体芯片1、绝缘基板2、金属基座3、接合线4、绝缘壳体5、绝缘密封材且作为软质树脂的硅凝胶6以及硬质树脂8。具体来说，功率半导体模块100例如构成为具有：至少一张绝缘基板2；分别固定于绝缘基板2的第一面及作为第一面的相反侧的面的第二面的第一电极7-1及第二电极7-2；与绝缘基板2的第一电极7-1接合的功率半导体芯片1；与绝缘基板2的第二电极7-2接合的金属基座3；同时容纳绝缘基板2、第一电极7-1、第二电极7-2以及功率半导体芯片1的绝缘壳体5；以及配置于由金属基座3和绝缘壳体5形成的空间的内部，且同时密封绝缘基板2、第一电极7-1、第二电极7-2以及功率半导体芯片1的硅凝胶。绝缘基板2的互相对置的侧面彼此之间及与绝缘基板2对置的绝缘壳体5的侧面和绝缘基板2的侧面之间的至少任意一方通过硬质树脂互相接合。硬质树脂覆盖绝缘基板2的第一面(例如表面)的从第一电极7-1露出的部分的一部分及绝缘基板2的第二面(例如背面)的从第二电极7-2露出的部分的一部分的任意一方和绝缘基板2的侧面的一部分。
在绝缘基板2，表面电极7-1及背面电极7-2分别钎焊于第一面及第二面，在表面电极7-1上焊锡接合有功率半导体芯片1，背面电极7-2和金属基座3焊锡接合。功率半导体芯片1和绝缘基板2的表面电极7-1通过接合线4互相电连接。在金属基座3的周缘部利用粘接剂固定有绝缘壳体5，在由金属基座3和绝缘壳体5形成的空间的内部配置有硅凝胶6，通过硅凝胶6贮存于该空间内，伴随着表面电极7-1及背面电极7-2的绝缘基板2及功率半导体芯片1被密封于该空间的内部。绝缘基板2的侧面和绝缘壳体5的侧面(内壁面)之间利用硬质树脂8互相接合，例如在设有两张绝缘基板2的情况下，该两张绝缘基板2互相对置的侧面彼此利用硬质树脂8互相接合。硬质树脂的上侧被硅凝胶6填充。如果在绝缘基板2的表面电极7-1的端部附近的硅凝胶6产生绝缘击穿，则在硅凝胶中产生热、气体，在作为软质树脂的硅凝胶6中根据状况产生孔隙。与绝缘树脂相比，孔隙的绝缘击穿强度低，因此，如果是现有技术，则在产生的孔隙进一步产生绝缘击穿，这些绝缘击穿连锁穿过绝缘基板表面，进一步穿过其侧面，硅凝胶中的放电前进。然后，如果该放电到达金属基座3，则产生短路击穿。但是，在本发明中，构成为在表面电极7-1的端部与金属基座3之间的沿面放电路径上必定具有硬质树脂8，另外，在硅凝胶6的绝缘击穿中观察到的一边产生孔隙一边连锁前进的放电在硬质树脂8中不会发生，因此，如果具有预定的厚度的固体树脂等硬质树脂8，则放电停止于此，从而能够防止短路击穿。在此，就预定的厚度而言，在例如10kVrms的电压施加于功率半导体模块100的表面电极(高电位部)与金属基座3(低电位部)之间，且应用绝缘击穿强度40kVrms/mm的固体树脂的情况下，最低为0.25mm(10kVrms/40kVrms/mm)左右的厚度。
根据本实施例，能够提供一种功率半导体模块100，即使在为了实现功率半导体模块100的大容量化并且保证高绝缘可靠性而扩大绝缘基板2上的表面电极7-1的面积，使沿面距离缩小的情况下，也能够防止因沿面放电而引起的短路击穿。
实施例2
在图2中示出了本发明的第二实施方式(实施例2)的功率半导体模块的结构。
如该图所示，与实施例1比较，本实施例的功率半导体模块200与实施例1的不同点在于，在固体树脂等硬质树脂8的上方及下方配置硅凝胶6，除此之外的其它结构与实施例1共通。
在如实施例1那样将绝缘基板2与金属基座3之间由粘性高的硬质树脂8密封的情况下，容易产生空隙。在即使存在该空隙也不产生局部的绝缘击穿(局部放电)，绝缘可靠性不会降低的条件下，实施例1的结构是有效的，但在不是这样的条件下的情况下，存在需要其它实施方式的可能性。本实施例的结构是假定这种情况而提出的，在绝缘基板2与金属基座3的间隙配置粘性低且流动性高的硅凝胶6，由此密封该部位，因此，能够在该部位不产生空隙地填充绝缘树脂。
图3表示与本实施例的功率半导体模块200的制作方法对应的制作工序流程图(flow chart)300。利用焊锡在绝缘基板2的表面电极7-1上的集电极接合功率半导体芯片1后，将功率半导体芯片1和绝缘基板2的表面电极7-1上的发射极、栅极通过基于接合线4的引线接合互相电连接，将绝缘基板2的背面电极7-2和金属基座3通过焊锡互相电连接。在将金属基座3和绝缘壳体5利用粘接剂互相连接后，注入将绝缘基板2与金属基座3之间填充的量的硅凝胶6，并在其固化后，向绝缘基板2的侧面与绝缘壳体5之间注入硬质树脂(热固化树脂)8，使之固化。在使用多张绝缘基板2的情况下，向与各绝缘基板2彼此对置的侧面之间注入硬质树脂(热固化树脂)8，使之固化。利用焊锡将作为向模块外部引出的配线的主端子(未图示)和绝缘基板2的表面电极7-1互相接合，进一步地将绝缘壳体5的盖粘接于绝缘壳体5的侧面部件，由金属基座3和绝缘壳体5形成空间。最后，向该空间的内部注入硅凝胶6，使之固化。
根据本实施例，能够提供一种功率半导体模块200，即使在如果在绝缘基板2与金属基座3之间存在空隙，则容易产生局部的绝缘击穿(局部放电)的条件下，为了实现功率半导体模块200的大容量化，并且保证高绝缘可靠性而扩大绝缘基板2上的表面电极7-1的面积，使沿面距离缩小的情况下，也能够防止因沿面放电而引起的短路击穿。
实施例3
在图4中示出了本发明的第三实施方式(实施例3)的功率半导体模块的结构。
如该图所示，与实施例2比较，本实施例的功率半导体模块400与实施例2的不同在于，在绝缘壳体5的内壁面上的一部分具有突起9，且突起9和绝缘基板2的一部分通过硬质树脂8互相接合，除此之外的其它结构与实施例2共通。在将突起9和硬质树脂8互相接合之后，将硅凝胶6注入，并使之固化。在此，也可以在突起9设置贯通突起9的上方与下方之间的狭缝。在该情况下，由于具有狭缝，因此能够穿过狭缝向绝缘基板2的下方也注入、配置硅凝胶6。另外，在实施例2中，以下硅凝胶6的注入、固化工艺需要进行两次，该硅凝胶6的注入、固化工艺为，在将硬质树脂8涂布并使之固化前向绝缘基板2的下方注入硅凝胶6并使之固化，且在将硬质树脂8涂布并使之固化后向整个模块内部注入硅凝胶6并使之固化。与此相对，在本实施例中，能够将硅凝胶6的注入、固化工艺减少到一次，因此功率半导体模块400的制作更简易。
根据本实施例，能够以更简易制作工艺提供如下功率半导体模块400：在即使为了实现功率半导体模块400的大容量化并且保证高绝缘可靠性而扩大绝缘基板2上的表面电极7-1的面积，使沿面距离缩小的情况下，也能够防止因沿面放电而引起的短路击穿。
符号说明
1—功率半导体芯片，2—绝缘基板，3—金属基座板，4—接合线，5—绝缘壳体，6—硅凝胶，7-1—绝缘基板电极(表面电极)，7-2—绝缘基板电极(背面电极)，8—硬质树脂，9—壳体突起。

Claims (4)

1.一种功率半导体模块，其具有：
至少一张绝缘基板；
第一电极及第二电极，其分别固定于上述绝缘基板的第一面以及作为上述第一面的相反侧的面的第二面；
功率半导体芯片，其与上述绝缘基板的上述第一电极接合；
金属基座，其与上述绝缘基板的上述第二电极接合；
绝缘壳体，其同时容纳上述绝缘基板、上述第一电极、上述第二电极以及上述功率半导体芯片；以及
硅凝胶，其配置于由上述金属基座和上述绝缘壳体形成的空间的内部，且同时密封上述绝缘基板、上述第一电极、上述第二电极以及上述功率半导体芯片，
上述功率半导体模块的特征在于，
上述绝缘基板的互相对置的侧面彼此之间以及与上述绝缘基板对置的上述绝缘壳体的侧面和上述绝缘基板的侧面之间的至少任意一方通过硬质树脂互相接合，
上述硬质树脂覆盖上述绝缘基板的上述第一面的从上述第一电极露出的部分的一部分以及上述绝缘基板的上述第二面的从上述第二电极露出的部分的一部分的任意一方和上述绝缘基板的侧面的一部分，
上述绝缘基板的互相对置的侧面彼此之间通过上述硬质树脂互相接合，
就上述绝缘基板的互相对置的侧面彼此之间而言，
上述绝缘基板的上述第一面的从上述第一电极露出的部分的一部分以及上述绝缘基板的侧面的一部分由上述硬质树脂覆盖，
上述绝缘基板的上述第二面的从上述第二电极露出的部分以及上述绝缘基板的侧面的其它部分由上述硅凝胶覆盖，
在将上述绝缘基板的上述第一面设为上方，将上述第二面设为下方的情况下，上述硬质树脂的上方以及下方与上述硅凝胶相接。
2.根据权利要求1所述的功率半导体模块，其特征在于，
与上述绝缘基板对置的上述绝缘壳体的侧面和上述绝缘基板的侧面之间通过上述硬质树脂互相接合，
就和上述绝缘基板对置的上述绝缘壳体的侧面与上述绝缘基板的侧面之间而言，
上述绝缘基板的上述第一面的从上述第一电极露出的部分的一部分以及上述绝缘基板的侧面的一部分由上述硬质树脂覆盖，
上述绝缘基板的上述第二面的从上述第二电极露出的部分以及上述绝缘基板的侧面的其它部分由上述硅凝胶覆盖，
在将上述绝缘基板的上述第一面设为上方，将上述第二面设为下方的情况下，上述硬质树脂的上方以及下方与上述硅凝胶相接，
上述硬质树脂还与上述绝缘壳体的内壁面相接。
3.根据权利要求1所述的功率半导体模块，其特征在于，
与上述绝缘基板对置的上述绝缘壳体的侧面和上述绝缘基板的侧面之间通过上述硬质树脂互相间接接合，
在上述绝缘壳体的内壁面上形成有突起，上述突起和上述绝缘基板的上述第一面的从上述第一电极露出的部分的一部分通过上述硬质树脂互相接合，由此，与上述绝缘基板对置的上述绝缘壳体的侧面和上述绝缘基板的侧面互相接合。
4.根据权利要求3所述的功率半导体模块，其特征在于，
在将上述绝缘基板的上述第一面设为上方，将上述第二面设为下方的情况下，上述突起具有狭缝，该狭缝贯通上述突起的上方与下方之间。
CN201880050808.7A 2017-08-30 2018-07-19 功率半导体模块 Active CN111033723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017164997A JP6891075B2 (ja) 2017-08-30 2017-08-30 パワー半導体モジュール
JP2017-164997 2017-08-30
PCT/JP2018/027040 WO2019044243A1 (ja) 2017-08-30 2018-07-19 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
CN111033723A CN111033723A (zh) 2020-04-17
CN111033723B true CN111033723B (zh) 2023-09-05

Family

ID=65526298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050808.7A Active CN111033723B (zh) 2017-08-30 2018-07-19 功率半导体模块

Country Status (4)

Country Link
JP (1) JP6891075B2 (zh)
CN (1) CN111033723B (zh)
DE (1) DE112018003636B4 (zh)
WO (1) WO2019044243A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113994464A (zh) * 2019-06-19 2022-01-28 三菱电机株式会社 半导体装置以及电力变换装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
JP2012084835A (ja) * 2010-09-14 2012-04-26 Hitachi Ltd パワーモジュール及びその製造方法
CN104412382A (zh) * 2012-07-05 2015-03-11 三菱电机株式会社 半导体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3903850B2 (ja) 2002-06-10 2007-04-11 三菱電機株式会社 インバーターモジュール
JP5570476B2 (ja) 2011-07-05 2014-08-13 三菱電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214622A (zh) * 2010-04-12 2011-10-12 三菱电机株式会社 功率半导体模块
JP2012084835A (ja) * 2010-09-14 2012-04-26 Hitachi Ltd パワーモジュール及びその製造方法
CN104412382A (zh) * 2012-07-05 2015-03-11 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6891075B2 (ja) 2021-06-18
CN111033723A (zh) 2020-04-17
DE112018003636T5 (de) 2020-04-09
WO2019044243A1 (ja) 2019-03-07
JP2019046839A (ja) 2019-03-22
DE112018003636B4 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP4884830B2 (ja) 半導体装置
CN109743882B (zh) 半导体装置以及电力变换装置
JP6398270B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US10468315B2 (en) Power module
US9466542B2 (en) Semiconductor device
JP2009252838A (ja) 半導体装置
JP2020506551A (ja) パワー半導体モジュール
CN108235785B (zh) 电力转换装置
JP2913247B2 (ja) パワー半導体モジュール及び車両用インバータ装置
JP5892796B2 (ja) 高圧モジュール
CN109727932B (zh) 功率半导体模块
JP2012009815A (ja) パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
WO2018074297A1 (ja) パワー半導体モジュール
US9271397B2 (en) Circuit device
CN111033723B (zh) 功率半导体模块
US6440574B2 (en) Substrate for high-voltage modules
CN113973428A (zh) 半导体设备封装件及其组装方法
JP7002993B2 (ja) パワー半導体モジュール
WO2020144814A1 (ja) 半導体装置
CN117501434A (zh) 功率半导体器件
CN112687630A (zh) 一种功率器件及其制作方法
JP3250399B2 (ja) 回路基板及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant