JPH0582922A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH0582922A JPH0582922A JP24299191A JP24299191A JPH0582922A JP H0582922 A JPH0582922 A JP H0582922A JP 24299191 A JP24299191 A JP 24299191A JP 24299191 A JP24299191 A JP 24299191A JP H0582922 A JPH0582922 A JP H0582922A
- Authority
- JP
- Japan
- Prior art keywords
- current path
- circuit pattern
- insulating
- semiconductor device
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 セラミック製絶縁基板７上に、銅厚箔による
回路パターン８を接合した銅厚箔付き絶縁メタライズ基
板１を用いるパワーモジュールの構成において、ON→OF
F 時に発生するサージ電圧を抑制して半導体パワーチッ
プ３の破壊を阻止する。 【構成】 銅厚箔による回路パターン８の電流路形成部
分に対し、電流の流れる方向に向う所要条数のスリット
溝状をなす段差部１０を形成して、該当電流路形成部分
の表面積を増加させる。
回路パターン８を接合した銅厚箔付き絶縁メタライズ基
板１を用いるパワーモジュールの構成において、ON→OF
F 時に発生するサージ電圧を抑制して半導体パワーチッ
プ３の破壊を阻止する。 【構成】 銅厚箔による回路パターン８の電流路形成部
分に対し、電流の流れる方向に向う所要条数のスリット
溝状をなす段差部１０を形成して、該当電流路形成部分
の表面積を増加させる。
Description
【０００１】
【産業上の利用分野】この発明は、電力用半導体装置
（以下，パワーモジュールとも呼ぶ）に関し、さらに詳
しくは、パワーモジュールに適用する銅厚箔付き絶縁メ
タライズ基板の改良構造に係るものである。
（以下，パワーモジュールとも呼ぶ）に関し、さらに詳
しくは、パワーモジュールに適用する銅厚箔付き絶縁メ
タライズ基板の改良構造に係るものである。
【０００２】
【従来の技術】従来から使用されているこの種のパワー
モジュール用の銅厚箔付き絶縁メタライズ基板の一例を
図２に示す。
モジュール用の銅厚箔付き絶縁メタライズ基板の一例を
図２に示す。
【０００３】こゝで、図２(a) はこの銅厚箔付き絶縁メ
タライズ基板の一例による概要構成を模式的に示す表面
図、(b) は同上側面図、(c) は同上裏面図である。
タライズ基板の一例による概要構成を模式的に示す表面
図、(b) は同上側面図、(c) は同上裏面図である。
【０００４】すなわち、これらの従来例各図の構成にお
いて、符号７はセラミック，特に、酸化アルミニウム
(アルミナ,Al2O3）および窒化アルミニウム(AlN) など
からなる絶縁基板を示し、８，９は当該絶縁基板７のそ
れぞれ表面部，裏面部に銅厚箔（例えば、厚さ0.15mmt-
0.5mmt程度）によって形成された回路パターン，裏面パ
ターンであり、これらの銅厚箔とセラミックとは、直接
接合法，または活性金属接合法などにより接合されて、
所要の銅厚箔付き絶縁メタライズ基板１を構成してい
る。
いて、符号７はセラミック，特に、酸化アルミニウム
(アルミナ,Al2O3）および窒化アルミニウム(AlN) など
からなる絶縁基板を示し、８，９は当該絶縁基板７のそ
れぞれ表面部，裏面部に銅厚箔（例えば、厚さ0.15mmt-
0.5mmt程度）によって形成された回路パターン，裏面パ
ターンであり、これらの銅厚箔とセラミックとは、直接
接合法，または活性金属接合法などにより接合されて、
所要の銅厚箔付き絶縁メタライズ基板１を構成してい
る。
【０００５】また、前記構成による銅厚箔付き絶縁メタ
ライズ基板をパワーモジュールの装置基板に適用した場
合の一例を図３に示す。
ライズ基板をパワーモジュールの装置基板に適用した場
合の一例を図３に示す。
【０００６】この図３はケースの一部を欠截して示すパ
ワーモジュールの断面斜視図であって、こゝでも、符号
２は前記銅厚箔付き絶縁メタライズ基板１を取り付けた
銅製ベース板本体であり、３は当該銅厚箔付き絶縁メタ
ライズ基板１の回路パターン８上に搭載した各半導体パ
ワーチップ、４は同上接続用の各アルミワイヤー、５は
外部に取り出される各電極、６は当該各電極５をインサ
ート，またはアウトサートして前記銅製ベース板本体２
に固定される絶縁性ケース本体である。
ワーモジュールの断面斜視図であって、こゝでも、符号
２は前記銅厚箔付き絶縁メタライズ基板１を取り付けた
銅製ベース板本体であり、３は当該銅厚箔付き絶縁メタ
ライズ基板１の回路パターン８上に搭載した各半導体パ
ワーチップ、４は同上接続用の各アルミワイヤー、５は
外部に取り出される各電極、６は当該各電極５をインサ
ート，またはアウトサートして前記銅製ベース板本体２
に固定される絶縁性ケース本体である。
【０００７】さらに、前記図３に示す構成のパワーモジ
ュールにおける実使用時での電流の流れる方向を太線矢
印で示す説明図である。
ュールにおける実使用時での電流の流れる方向を太線矢
印で示す説明図である。
【０００８】こゝで、前記構成によるパワーモジュール
は、パワースイッチングデバイスとして、ON/OFFを繰り
返すことで使用されており、近年，このスイッチングタ
イムは、20〜30KHz が常用領域とされ、さらに、このス
イッチング周波数は、加速度的に高速化される傾向にあ
る。
は、パワースイッチングデバイスとして、ON/OFFを繰り
返すことで使用されており、近年，このスイッチングタ
イムは、20〜30KHz が常用領域とされ、さらに、このス
イッチング周波数は、加速度的に高速化される傾向にあ
る。
【０００９】そして、このようにスイッチングタイムが
高速化されると、ON→OFF, OFF→ON時の電流の変化率di
/dt が大きくなり、前記した電流路に存在するインダク
タンスL によって、ON→OFF 時にサージ電圧 v＝L・di/d
t が発生し、このサージ電圧が半導体パワーチップの定
格を超える場合がある。
高速化されると、ON→OFF, OFF→ON時の電流の変化率di
/dt が大きくなり、前記した電流路に存在するインダク
タンスL によって、ON→OFF 時にサージ電圧 v＝L・di/d
t が発生し、このサージ電圧が半導体パワーチップの定
格を超える場合がある。
【００１０】
【発明が解決しようとする課題】上記のように、従来の
パワーモジュールにおいては、使用スイッチング周波数
が高速になると、電流路に存在するインダクタンスL に
よって、当該電流路を流れる電流のON→OFF 時に定格を
超えるサージ電圧が発生し、こゝでのインダクタンスL
が大きいときには、そのサージ電圧により半導体パワー
チップが破壊される惧れがあるという問題点があった。
パワーモジュールにおいては、使用スイッチング周波数
が高速になると、電流路に存在するインダクタンスL に
よって、当該電流路を流れる電流のON→OFF 時に定格を
超えるサージ電圧が発生し、こゝでのインダクタンスL
が大きいときには、そのサージ電圧により半導体パワー
チップが破壊される惧れがあるという問題点があった。
【００１１】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、パワーモジュールにおける使用スイッチング周波数
が高速化されても、そのON→OFF 時に発生するサージ電
圧を小さく抑制できて、半導体パワーチップの破壊を阻
止し得るようにした，この種の電力用半導体装置を提供
することである。
消するためになされたもので、その目的とするところ
は、パワーモジュールにおける使用スイッチング周波数
が高速化されても、そのON→OFF 時に発生するサージ電
圧を小さく抑制できて、半導体パワーチップの破壊を阻
止し得るようにした，この種の電力用半導体装置を提供
することである。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る電力用半導体装置は、使用周波数が
高くなるほど、電流路を流れる電流が導体表面に集中
し、通電面積が減少して実効的な抵抗が大きくなるこ
と，つまり、インダクタンスが大きくなるという，いわ
ゆる、通電電流の表皮効果を応用することで、当該電流
路のインダクタンスを低減させるようにしたものであ
る。
に、この発明に係る電力用半導体装置は、使用周波数が
高くなるほど、電流路を流れる電流が導体表面に集中
し、通電面積が減少して実効的な抵抗が大きくなるこ
と，つまり、インダクタンスが大きくなるという，いわ
ゆる、通電電流の表皮効果を応用することで、当該電流
路のインダクタンスを低減させるようにしたものであ
る。
【００１３】すなわち、この発明は、酸化アルミニウ
ム，窒化アルミニウムなどのセラミック製絶縁基板上
に、銅厚箔による回路パターンを接合した銅厚箔付き絶
縁メタライズ基板を用い、前記回路パターンに回路素子
を接続して通電可能に構成する電力用半導体装置におい
て、前記銅厚箔による回路パターンの電流路形成部分に
対し、電流の流れる方向に向う所要条数のスリット溝状
をなす段差部を形成して、該当電流路形成部分の表面積
を増加させたことを特徴とする電力用半導体装置であ
る。
ム，窒化アルミニウムなどのセラミック製絶縁基板上
に、銅厚箔による回路パターンを接合した銅厚箔付き絶
縁メタライズ基板を用い、前記回路パターンに回路素子
を接続して通電可能に構成する電力用半導体装置におい
て、前記銅厚箔による回路パターンの電流路形成部分に
対し、電流の流れる方向に向う所要条数のスリット溝状
をなす段差部を形成して、該当電流路形成部分の表面積
を増加させたことを特徴とする電力用半導体装置であ
る。
【００１４】
【作用】従って、この発明の電力用半導体装置では、銅
厚箔付き絶縁メタライズ基板における銅厚箔による回路
パターンの電流路形成部分に対し、電流の流れる方向に
向うスリット溝状の段差部を形成することにより、該当
電流路形成部分の表面積を増加させているために、通電
電流の表皮効果によって、当該電流路のインダクタンス
を低減できる。
厚箔付き絶縁メタライズ基板における銅厚箔による回路
パターンの電流路形成部分に対し、電流の流れる方向に
向うスリット溝状の段差部を形成することにより、該当
電流路形成部分の表面積を増加させているために、通電
電流の表皮効果によって、当該電流路のインダクタンス
を低減できる。
【００１５】
【実施例】以下，この発明に係る電力用半導体装置の実
施例につき、図１を参照して詳細に説明する。
施例につき、図１を参照して詳細に説明する。
【００１６】図１(a) はこの発明の一実施例を適用した
パワーモジュールにおける銅厚箔付き絶縁メタライズ基
板の概要構成を模式的に示す表面図であり、同図(b) は
同上Ａ−Ａ線部における拡大断面図である。この図１に
示す実施例構成において、上述した図２に示す従来例構
成と同一符号は同一または相当部分を表わしている。
パワーモジュールにおける銅厚箔付き絶縁メタライズ基
板の概要構成を模式的に示す表面図であり、同図(b) は
同上Ａ−Ａ線部における拡大断面図である。この図１に
示す実施例構成において、上述した図２に示す従来例構
成と同一符号は同一または相当部分を表わしている。
【００１７】すなわち、この図１に示す実施例構成にお
いても、符号７は酸化アルミニウム(アルミナ,Al2O3）
および窒化アルミニウム(AlN) などからなるセラミック
絶縁基板、８，９は当該絶縁基板７のそれぞれ表面部，
裏面部に銅厚箔（例えば、厚さ0.15mmt-0.5mmt程度）か
らなる回路パターン，裏面パターンであって、当該銅厚
箔による回路パターン８の電流路形成部分に対しては、
電流の流れる方向に向う所要条数のスリット溝状をなす
段差部１０を形成させており、かつこれらの銅厚箔とセ
ラミックとは、こゝでも、直接接合法，または活性金属
接合法などにより接合されて、所要の銅厚箔付き絶縁メ
タライズ基板１を構成している。
いても、符号７は酸化アルミニウム(アルミナ,Al2O3）
および窒化アルミニウム(AlN) などからなるセラミック
絶縁基板、８，９は当該絶縁基板７のそれぞれ表面部，
裏面部に銅厚箔（例えば、厚さ0.15mmt-0.5mmt程度）か
らなる回路パターン，裏面パターンであって、当該銅厚
箔による回路パターン８の電流路形成部分に対しては、
電流の流れる方向に向う所要条数のスリット溝状をなす
段差部１０を形成させており、かつこれらの銅厚箔とセ
ラミックとは、こゝでも、直接接合法，または活性金属
接合法などにより接合されて、所要の銅厚箔付き絶縁メ
タライズ基板１を構成している。
【００１８】そして、こゝではあらためて図示してない
が、先の図３の場合と同様に、前記構成による銅厚箔付
き絶縁メタライズ基板１は、パワーモジュールの装置基
板として適用されると共に、当該パワーモジュールにお
ける実使用時での銅厚箔付き絶縁メタライズ基板１に流
れる電流の方向Ｂ（図１(a))は、図４に太線矢印で示し
たのと全く同様である。
が、先の図３の場合と同様に、前記構成による銅厚箔付
き絶縁メタライズ基板１は、パワーモジュールの装置基
板として適用されると共に、当該パワーモジュールにお
ける実使用時での銅厚箔付き絶縁メタライズ基板１に流
れる電流の方向Ｂ（図１(a))は、図４に太線矢印で示し
たのと全く同様である。
【００１９】先の従来構成で述べたように、この種のパ
ワーモジュールでは、使用時のスイッチング周波数が高
くなるにつれ、その回路のON→OFF に際し、絶縁メタラ
イズ基板１における回路パターン８の該当電流路を流れ
る電流の変化率di/dt が大きくなり、サージ電圧 v＝L・
di/dt の値，ひいては、電流路のインダクタンスL が増
加して、半導体パワーチップ３の破壊に至る点に鑑み、
この実施例構成においては、当該インダクタンスL を低
減するために、通電電流の表皮効果を応用することで、
該当電流路での電流の流れる方向Ｂに向け所要条数のス
リット溝状をなす段差部１０を形成したものであって、
この結果，前記電流路の表面積が所期通りに増加され、
そのサージ電圧が低減されて半導体パワーチップ３の破
壊を防止し得るのである。
ワーモジュールでは、使用時のスイッチング周波数が高
くなるにつれ、その回路のON→OFF に際し、絶縁メタラ
イズ基板１における回路パターン８の該当電流路を流れ
る電流の変化率di/dt が大きくなり、サージ電圧 v＝L・
di/dt の値，ひいては、電流路のインダクタンスL が増
加して、半導体パワーチップ３の破壊に至る点に鑑み、
この実施例構成においては、当該インダクタンスL を低
減するために、通電電流の表皮効果を応用することで、
該当電流路での電流の流れる方向Ｂに向け所要条数のス
リット溝状をなす段差部１０を形成したものであって、
この結果，前記電流路の表面積が所期通りに増加され、
そのサージ電圧が低減されて半導体パワーチップ３の破
壊を防止し得るのである。
【００２０】
【発明の効果】以上、実施例によって詳述した如く、こ
の発明によれば、酸化アルミニウム，窒化アルミニウム
などのセラミック製絶縁基板上に、銅厚箔による回路パ
ターンを接合した銅厚箔付き絶縁メタライズ基板を用
い、回路パターンに回路素子を接続して通電可能に構成
する電力用半導体装置の構成において、銅厚箔付き絶縁
メタライズ基板における銅厚箔による回路パターンの電
流路形成部分に対し、電流の流れる方向に向う所要条数
のスリット溝状をなす段差部を形成することによって、
該当電流路形成部分の表面積を増加させているために、
通電電流の表皮効果により、当該電流路のインダクタン
スを低減でき、結果的に、パワーモジュールにおける使
用スイッチング周波数が高速化されても、ON→OFF 時に
発生するサージ電圧を小さく抑制できて、半導体パワー
チップの破壊を効果的に阻止し得るという優れた特長が
ある。
の発明によれば、酸化アルミニウム，窒化アルミニウム
などのセラミック製絶縁基板上に、銅厚箔による回路パ
ターンを接合した銅厚箔付き絶縁メタライズ基板を用
い、回路パターンに回路素子を接続して通電可能に構成
する電力用半導体装置の構成において、銅厚箔付き絶縁
メタライズ基板における銅厚箔による回路パターンの電
流路形成部分に対し、電流の流れる方向に向う所要条数
のスリット溝状をなす段差部を形成することによって、
該当電流路形成部分の表面積を増加させているために、
通電電流の表皮効果により、当該電流路のインダクタン
スを低減でき、結果的に、パワーモジュールにおける使
用スイッチング周波数が高速化されても、ON→OFF 時に
発生するサージ電圧を小さく抑制できて、半導体パワー
チップの破壊を効果的に阻止し得るという優れた特長が
ある。
【図１】この発明の一実施例を適用したパワーモジュー
ルにおける銅厚箔付き絶縁メタライズ基板の概要構成を
模式的に示す表面図，およびＡ−Ａ線部における拡大断
面図である。
ルにおける銅厚箔付き絶縁メタライズ基板の概要構成を
模式的に示す表面図，およびＡ−Ａ線部における拡大断
面図である。
【図２】従来の電力用半導体装置における銅厚箔付き絶
縁メタライズ基板の概要構成を模式的に示す表面図，側
面図，および裏面図である。
縁メタライズ基板の概要構成を模式的に示す表面図，側
面図，および裏面図である。
【図３】同上銅厚箔付き絶縁メタライズ基板を適用した
場合でのケースの一部を欠截して示すパワーモジュール
の断面斜視図である。
場合でのケースの一部を欠截して示すパワーモジュール
の断面斜視図である。
【図４】図３に示す構成のパワーモジュールにおける実
使用時での電流の流れる方向を示す説明図である。
使用時での電流の流れる方向を示す説明図である。
１ 銅厚箔付き絶縁メタライズ基板 ２ 銅製ベース板本体 ３ 半導体パワーチップ ４ 接続用アルミワイヤー ５ 電極 ６ 絶縁性ケース本体 ７ セラミック絶縁基板 ８ 回路パターン ９ 裏面パターン １０ スリット溝状をなす段差部 Ｂ 電流路を流れる電流方向
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/62
Claims (1)
- 【請求項１】 酸化アルミニウム，窒化アルミニウムな
どのセラミック製絶縁基板上に、銅厚箔による回路パタ
ーンを接合した銅厚箔付き絶縁メタライズ基板を用い、
前記回路パターンに回路素子を接続して通電可能に構成
する電力用半導体装置において、 前記銅厚箔による回路パターンの電流路形成部分に対
し、電流の流れる方向に向う所要条数のスリット溝状を
なす段差部を形成して、該当電流路形成部分の表面積を
増加させたことを特徴とする電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24299191A JPH0582922A (ja) | 1991-09-24 | 1991-09-24 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24299191A JPH0582922A (ja) | 1991-09-24 | 1991-09-24 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582922A true JPH0582922A (ja) | 1993-04-02 |
Family
ID=17097272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24299191A Pending JPH0582922A (ja) | 1991-09-24 | 1991-09-24 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014236179A (ja) * | 2013-06-05 | 2014-12-15 | 住友電気工業株式会社 | 半導体モジュール |
-
1991
- 1991-09-24 JP JP24299191A patent/JPH0582922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014236179A (ja) * | 2013-06-05 | 2014-12-15 | 住友電気工業株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725954B2 (ja) | 半導体装置およびその製造方法 | |
| EP0588094B1 (en) | Semiconductor device with reduced internal inductance | |
| JP3491414B2 (ja) | 回路基板 | |
| EP1868244B1 (en) | Semiconductor device | |
| JP7183591B2 (ja) | 半導体装置 | |
| EP0330797A3 (en) | A device for cellular regeneration with high frequency currents | |
| JP3164658B2 (ja) | 電子回路装置 | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| JP2007201247A (ja) | 高耐圧半導体装置 | |
| US6440574B2 (en) | Substrate for high-voltage modules | |
| JP3220366B2 (ja) | 半導体装置 | |
| JPH0513383B2 (ja) | ||
| JPH0582922A (ja) | 電力用半導体装置 | |
| EP0431586B1 (en) | High-power semiconductor device | |
| JPH1197598A (ja) | 半導体装置 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| JP2001057409A (ja) | 半導体装置 | |
| JP2559937B2 (ja) | 半導体装置 | |
| JP2854120B2 (ja) | 混成集積回路 | |
| JPH0661409A (ja) | 半導体装置 | |
| JPS6345008Y2 (ja) | ||
| JPH0629646A (ja) | ハイブリッド集積回路 | |
| JPH06260538A (ja) | 半導体装置 | |
| JPS60202958A (ja) | 混成集積回路装置 | |
| JP2000294764A (ja) | 半導体制御整流素子 |