WO2023157604A1

WO2023157604A1 - 半導体装置および半導体装置の実装構造体

Info

Publication number: WO2023157604A1
Application number: PCT/JP2023/002555
Authority: WO
Inventors: 飛馬今村
Original assignee: ローム株式会社
Priority date: 2022-02-15
Filing date: 2023-01-27
Publication date: 2023-08-24

Abstract

半導体装置は、第１電極、第２電極および第３電極を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第３電極の通電状態が制御される半導体素子を備える。さらに前記半導体装置は、前記第１電極に導通する第１リードと、前記第２電極に導通する第２リードと、前記第３電極に導通する第３リードと、第４リードと、少なくとも前記半導体素子を覆う封止樹脂とを備える。前記第３リードは、前記封止樹脂から厚さ方向の他方側に露出している。前記第４リードは、前記半導体素子に接合され、且つ前記封止樹脂から前記厚さ方向の他方側に露出している。前記半導体素子はスイッチング機能部を有している。前記スイッチング機能部から前記第４リードに至る経路のインピーダンスは、前記スイッチング機能部から前記第３リードに至る経路のインピーダンスよりも大きい。

Description

半導体装置および半導体装置の実装構造体

　本開示は、半導体装置および半導体装置の実装構造体に関する。

　従来、スイッチング機能を果たす半導体素子を備える半導体装置が種々の電気回路において使用されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、複数のリード、および封止樹脂を備える。１つのリードの主面には、半導体素子のドレイン電極が導通接合されている。当該リードの裏面は、封止樹脂から露出している。当該裏面は、はんだによって回路配線に接合される。

特開２０２０－０３８９１４号公報

　半導体素子のスイッチング動作に伴って、ノイズが生じる場合がある。このノイズは、リードから回路配線へと伝搬し、広い領域に放出されるおそれがある。また、半導体素子は、動作時に発熱する。このため、半導体素子から適宜放熱することが求められる。

　本開示は、従来よりも改良が施された半導体装置（延いては半導体装置の実装構造）を提供することを一の課題とする。特に本開示は、上記した事情に鑑み、放熱促進とノイズ抑制とを図ることが可能な半導体装置を提供すること、およびそのような半導体装置の実装構造体を提供することを一の課題とする。

　本開示の第１の側面によって提供される半導体装置は、厚さ方向の一方側に位置する第１電極および第２電極と、前記厚さ方向の他方側に位置する第３電極と、を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第３電極の通電状態が制御される半導体素子を備える。さらに前記半導体装置は、前記第１電極に導通する第１リードと、前記第２電極に導通する第２リードと、前記第３電極に導通する第３リードと、第４リードと、前記半導体素子と、少なくとも前記半導体素子を覆う封止樹脂と、を備える。前記第３リードは、前記封止樹脂から前記厚さ方向の他方側に露出している。前記第４リードは、前記半導体素子に接合され、且つ前記封止樹脂から前記厚さ方向の他方側に露出している。前記半導体素子はスイッチング機能部を有している。前記スイッチング機能部から前記第４リードに至る経路のインピーダンスは、前記スイッチング機能部から前記第３リードに至る経路のインピーダンスよりも大きい、

　本開示の第２の側面によって提供される半導体装置の実装構造体は、半導体装置と、前記半導体装置が実装された基板と、を備える。前記半導体装置は、第１電極、第２電極および第３電極を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第２電極の通電状態が制御される半導体素子と、前記第１電極に導通する第１リードと、前記第２電極に導通する第２リードと、前記第３電極に導通する第３リードと、少なくとも前記半導体素子を覆う封止樹脂と、を備える。前記基板は、絶縁部と配線部とを含み、前記配線部は、前記第１リードに導通接合された第１領域、前記第２リードに導通接合された第２領域、前記第３リードに導通接合された第３領域、前記第３領域と隣り合い且つ前記第３リードに導通接合された第４領域、グランド接続された第５領域、前記第４領域と前記第５領域との間に電気的に介在する第６領域、および前記第３領域に導通する主電流端子を含む。前記第３リードから前記第４領域および前記第６領域を介して前記第５領域に至る経路のインピーダンスは、前記第３リードから前記主電流端子に至る経路のインピーダンスよりも大きい。

　上記構成によれば、放熱促進とノイズ抑制とを図ることが可能な半導体装置（延いては半導体装置の実装構造体）を提供できる。

　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。図２は、本開示の第１実施形態に係る半導体装置を示す底面図である。図３は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。図４は、図３のＩＶ－ＩＶ線に沿う断面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、本開示の第１実施形態に係る半導体装置を示す回路部である。図９は、本開示の第１実施形態に係る半導体装置の実装構造体を示す要部平面図である。図１０は、本開示の第１実施形態に係る半導体装置の第１変形例を示す断面図である。図１１は、本開示の第１実施形態に係る半導体装置の第１変形例を示す要部拡大断面平面図である。図１２は、本開示の第１実施形態に係る半導体装置の第２変形例を示す要部平面図である。図１３は、本開示の第２実施形態に係る半導体装置を示す断面図である。図１４は、本開示の第２実施形態に係る半導体装置を示す回路部である。図１５は、本開示の第３実施形態に係る半導体装置を示す回路部である。図１６は、本開示の第４実施形態に係る半導体装置の実装構造体を示す要部平面図である。図１７は、図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１８は、本開示の第４実施形態に係る半導体装置の実装構造体を示す回路部である。図１９は、本開示の第５実施形態に係る半導体装置を示す平面図である。図２０は、本開示の第５実施形態に係る半導体装置の実装構造体を示す要部平面図である。図２１は、図１９のＸＸI－ＸＸI線に沿う断面図である。図２２は、図１９のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。図２３は、本開示の第６実施形態に係る半導体装置を示す平面図である。図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。図２５は、図２３のＸＸＶ－ＸＸＶ線に沿う断面図である。

　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

　本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。

　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、本開示において「ある面Ａが方向Ｂ（の一方側または他方側）を向く」とは、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。

　第１実施形態：
　図１～図８は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１０は、第１リード１１、第２リード１２、第３リード１３、第４リード１４、半導体素子２、第１接合部６１、第２接合部６２、複数のワイヤ６５、ワイヤ６６および封止樹脂７を備えている。図９は、本開示の第１実施形態に係る半導体装置の実装構造体を示している。本実施形態の半導体装置の実装構造体Ｂ１０は、半導体装置Ａ１０および基板９を備えている。

　図１は、半導体装置Ａ１０を示す平面図である。図２は、半導体装置Ａ１０を示す底面図である。図３は、半導体装置Ａ１０を示す要部平面図である。図４は、図３のＩＶ－ＩＶ線に沿う断面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、半導体装置Ａ１０を示す回路部である。図９は、半導体装置の実装構造体Ｂ１０を示す要部平面図である。これらの図において、ｚ方向は、「厚さ方向」の一例であり、ｙ方向は、「第１方向」の一例である。

　図１および図２に示すように、半導体装置Ａ１０は、ｚ方向に見て矩形状（あるいは略矩形状）である。半導体装置Ａ１０の大きさは特に限定されず、本実施形態においては、たとえばｘ方向の寸法が２．６ｍｍ～３．６ｍｍ、ｙ方向の寸法が２．６ｍｍ～３．６ｍｍ、ｚ方向の寸法が０．５ｍｍ～１．５ｍｍである。

　第１リード１１、第２リード１２、第３リード１３、第４リード１４：
　第１リード１１、第２リード１２、第３リード１３および第４リード１４、は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。第１リード１１、第２リード１２、第３リード１３および第４リード１４の構成材料は、たとえば銅（Ｃｕ）およびニッケル（Ｎｉ）のいずれか、またはこれらの合金などからなる。また、第１リード１１、第２リード１２、第３リード１３および第４リード１４は、はんだの濡れ性向上またはワイヤボンディングの接合強度向上等を目的として、適所にめっき層が設けられていてもよい。第１リード１１、第２リード１２、第３リード１３および第４リード１４の厚さは、たとえば０．１ｍｍ～０．３ｍｍである。

　第１リード１１、第２リード１２、第３リード１３および第４リード１４の配置は何ら限定されず、本実施形態においては、図３に示すように、第３リード１３は、第１リード１１および第２リード１２に対して、ｙ方向に離間して配置されている。第４リード１４は、ｙ方向において第１リード１１および第２リード１２と第３リード１３との間に位置している。第１リード１１および第２リード１２は、ｘ方向に並べられている。第１リード１１、第２リード１２、第３リード１３および第４リード１４は、ｚ方向に見て、互いに離間して配置されている。ｚ方向視におけるサイズは、第３リード１３および第４リード１４の方が、第１リード１１および第２リード１２よりも大きい。また、ｚ方向視におけるサイズは、第２リード１２が最小である。

　図３および図４に示すように、第１リード１１は、第１ボンディング部１１４および複数（本実施形態では３つ）の第１延出部１１５を有する。第１ボンディング部１１４は、複数の第１延出部１１５に対して、ｚ方向の一方側（図４における図中上側）に位置している。また、第１ボンディング部１１４は、複数の第１延出部１１５に対してｙ方向の内方に位置している。複数の第１延出部１１５は、第１ボンディング部１１４からｙ方向の他方側に延出している。ｚ方向視において、第１延出部１１５の先端部分は、封止樹脂７からｙ方向の他方側に突出している。また、第１リード１１は、第１主面１１１および第１実装面１１２を有する。第１主面１１１は、ｚ方向の一方側を向く面である。第１実装面１１２は、ｚ方向の他方側を向く面である。第１実装面１１２は、半導体装置Ａ１０を基板９に実装する際に、はんだなどの接合材によって接合される部位である。図示された例においては、第１リード１１は、ｘ方向およびｙ方向に沿った平坦な形状であるが、第１リード１１の具体的形状は何ら限定されず、たとえば屈曲部分を有する形状であってもよい。

　図３および図５に示すように、第２リード１２は、第２ボンディング部１２４および第２延出部を有する。第２ボンディング部１２４は、第２延出部１２５に対して、ｚ方向の一方側（図５における図中上側）に位置している。また、第２ボンディング部１２４は、第２延出部１２５に対してｙ方向の内方に位置している。第２延出部１２５は、第２ボンディング部１２４からｙ方向の他方側に延出している。ｚ方向視において、第２延出部１２５の先端部分は、封止樹脂７からｙ方向の他方側に突出している。また、第２リード１２は、第２主面１２１および第２実装面１２２を有する。第２主面１２１は、ｚ方向の一方側を向く面である。第２実装面１２２は、ｚ方向の他方側を向く面である。第２実装面１２２は、半導体装置Ａ１０を基板９に実装する際に、はんだなどの接合材によって接合される部位である。図示された例においては、第２リード１２は、ｘ方向およびｙ方向に沿った平坦な形状であるが、第２リード１２の具体的形状は何ら限定されず、たとえば屈曲部分を有する形状であってもよい。

　図３～図６に示すように、第３リード１３は、第３ボンディング部１３４および複数（本実施形態では４つ）の第３延出部１３５を有する。第３ボンディング部１３４は、たとえばｚ方向に見て矩形状である。複数の第３延出部１３５は、第３ボンディング部１３４からｙ方向の一方側に延出している。ｚ方向視において、第３延出部１３５の先端部分は、封止樹脂７からｙ方向の一方側に突出している。また、第３リード１３は、第３主面１３１および第３実装面１３２を有する。第３主面１３１は、ｚ方向の一方側を向く面である。第３実装面１３２は、ｚ方向の他方側を向く面である。第３実装面１３２は、半導体装置Ａ１０を基板９に実装する際に、はんだなどの接合材によって接合される部位である。図示された例においては、第３リード１３は、ｘ方向およびｙ方向に沿った平坦な形状であるが、第３リード１３の具体的形状は何ら限定されず、たとえば屈曲部分を有する形状であってもよい。

　図３～図５および図７に示すように、第４リード１４は、たとえばｚ方向に見て矩形状である。第４リード１４は、第４主面１４１および第４実装面１４２を有する。第４主面１４１は、ｚ方向の一方側を向く面である。第４実装面１４２は、ｚ方向の他方側を向く面である。第４実装面１４２は、半導体装置Ａ１０を基板９に実装する際に、接合材によって接合される部位である。図示された例においては、第４リード１４は、ｘ方向およびｙ方向に沿った平坦な形状であるが、第４リード１４の具体的形状は何ら限定されず、たとえば屈曲部分を有する形状であってもよい。

　本実施形態においては、第１実装面１１２、第２実装面１２２、第３実装面１３２および第４実装面１４２は、いずれもがｘｙ平面に沿った形状であり、互いに面一である。ただし、第１実装面１１２、第２実装面１２２、第３実装面１３２および第４実装面１４２が面一であるとは、ｚ方向における位置が厳密に一致する場合に限定されず、たとえば金属加工に不可避的に含まれる誤差等によるずれを含む概念である。

　半導体素子２：
　半導体素子２は、半導体装置Ａ１０の電気的機能を発揮する要素でありスイッチング機能を有する。半導体素子２の種類は特に限定されず、本実施形態においては、半導体素子２は、トランジスタ（ＭＯＳＦＥＴ）として構成されている。図３～図６に示すように、半導体素子２は、素子本体２０、第１電極２１、第２電極２２および第３電極２３を有する。

　素子本体２０は、ｚ方向に見て矩形状である。素子本体２０は、素子主面２０１および素子裏面２０２を有する。素子主面２０１および素子裏面２０２は、ｚ方向において互いに反対側を向く。素子主面２０１は、ｚ方向の一方側を向く。素子裏面２０２は、ｚ方向の他方側を向く。

　素子本体２０には、スイッチング機能部２００が作り込まれている。スイッチング機能部２００は、半導体素子２が果たすスイッチング機能を実現するための半導体構造を含む部位である。すなわち、スイッチング機能部２００は、ｎ型半導体およびｐ型半導体が隣り合うことにより、たとえばｎｐ接合およびｐｎ接合が組み合わされたチャネルが設けられている。

　第１電極２１および第２電極２２は、素子主面２０１上に配置されている。第３電極２３は、素子裏面２０２上に配置されている。第１電極２１、第２電極２２および第３電極２３の構成材料は何ら限定されず、たとえば銅（Ｃｕ）およびアルミニウム（Ａｌ）のいずれか、またはこれらの合金などからなる。本実施形態においては、第１電極２１は、ソース電極であり、第２電極２２は、ゲート電極であり、第３電極２３は、ドレイン電極である。

　本実施形態において、第１電極２１は、素子主面２０１の大半を覆っている。第２電極２２は、素子主面２０１の１つの隅部（図３において図中右下の隅部）に配置されている。第３電極２３は、素子裏面２０２の全面（あるいは略全面）を覆っている。

　第１接合部６１：
　第１接合部６１は、図３～図６に示すように、半導体素子２の第３電極２３と第３リード１３の第３主面１３１とを接合している。本実施形態においては、第３電極２３のｙ方向の一方側の一部が、第１接合部６１によって第３リード１３の第３主面１３１に接合されている。第１接合部６１は、導電性を有する接合材であり、たとえばはんだ、銀（Ａｇ）ペースト、あるいは銀（Ａｇ）焼成材等が選択される。第１接合部６１としては、良導電体であることが好ましく、高熱伝導率を有することがさらに好ましい。

　第２接合部６２：
　第２接合部６２は、図３～図５および図７に示すように、半導体素子２の第３電極２３と第４リード１４の第４主面１４１とを接合している。本実施形態においては、第３電極２３のｙ方向の他方側の一部が、第２接合部６２によって第４リード１４の第４主面１４１に接合されている。第２接合部６２は、銀（Ａｇ）や銅（Ｃｕ）等の良導電体と比べて、インピーダンスが高い材質を含む。また、第２接合部６２は、たとえば封止樹脂７を構成する樹脂等よりも熱伝導率が高い材質を含むことが好ましい。このような材質として、たとえば、シリコーンまたはグリス等を含む絶縁性高熱伝導ペーストが挙げられる。すなわち、本開示におけるインピーダンスが高いとは、実質的に絶縁性であることを含む概念である。また、第２接合部６２の材質の他の例としては、たとえばシリコーン等を含む絶縁性高熱伝導シートが挙げられる。第２接合部６２として絶縁性高熱伝導シートを用いた場合、第２接合部６２の厚さをより均一化できるという利点がある。

　ワイヤ６５：
　複数のワイヤ６５は、図３および図４に示すように、半導体素子２の第１電極２１と第１リード１１の第１主面１１１とに接続されており、第１電極２１と第１リード１１とを導通させている。ワイヤ６５の具体的構成は何ら限定されず、たとえば、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等を含む線状または帯状の導通部材である。図示された例においては、アルミニウム（Ａｌ）からなる帯状のワイヤ６５が用いられている。

　ワイヤ６６：
　ワイヤ６６は、図３および図５に示すように、半導体素子２の第２電極２２と第２リード１２の第２主面１２１とに接続されており、第２電極２２と第２リード１２とを導通させている。ワイヤ６６の具体的構成は何ら限定されず、たとえば、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等を含む線状または帯状の導通部材である。図示された例においては、金（Ａｕ）からなる線状のワイヤ６５が用いられている。

　封止樹脂７：
　封止樹脂７は、第１リード１１、第２リード１２、第３リード１３および第４リード１４の一部ずつと、半導体素子２、第１接合部６１、第２接合部６２、複数のワイヤ６５およびワイヤ６６とを覆っている。封止樹脂７は、たとえば黒色のエポキシ樹脂からなる。

　図１～図７に示すように、封止樹脂７は、封止樹脂主面７１、封止樹脂裏面７２および封止樹脂側面７３，７４，７５，７６を有する。封止樹脂主面７１と封止樹脂裏面７２とは、ｚ方向において反対側を向いている。封止樹脂主面７１は、ｚ方向の一方側を向く。封止樹脂裏面７２は、ｚ方向の他方側を向く。封止樹脂側面７３は、封止樹脂主面７１および封止樹脂裏面７２に繋がっており、ｘ方向の一方側を向く。封止樹脂側面７４は、封止樹脂主面７１および封止樹脂裏面７２に繋がっており、ｘ方向の他方側を向く。封止樹脂側面７５は、封止樹脂主面７１および封止樹脂裏面７２に繋がっており、ｙ方向の一方側を向く。封止樹脂側面７６は、封止樹脂主面７１および封止樹脂裏面７２に繋がっており、ｙ方向の他方側を向く。

　封止樹脂側面７５からは、複数の第３延出部１３５がｙ方向の一方側に突出している。封止樹脂側面７６からは、複数の第１延出部１１５および第２延出部１２５がｙ方向の他方側に突出している。封止樹脂裏面７２からは、第１実装面１１２、第２実装面１２２、第３実装面１３２および第４実装面１４２が露出している。本実施形態においては、封止樹脂裏面７２と、第１実装面１１２、第２実装面１２２、第３実装面１３２および第４実装面１４２とは、互いに面一である。

　図８に示された半導体装置Ａ１０の回路図において、第３電極２３は、第１接合部６１を介して第３実装面１３２（第３リード１３）に接続されており、また、第２接合部６２を介して第４実装面１４２（第４リード１４）に接続されている。スイッチング機能部２００から第４実装面１４２（第４リード１４）に至る経路には、第３電極２３および第２接合部６２が含まれ、この経路のインピーダンスをインピーダンスＺ１とする。一方、スイッチング機能部２００から第３実装面１３２（第３リード１３）に至る経路には、第３電極２３および第１接合部６１が含まれ、この経路のインピーダンスをインピーダンスＺ２とする。第２接合部６２が上述した構成であることにより、インピーダンスＺ１は、インピーダンスＺ２よりも大きい。特に、第１接合部６１が良導電体を含むことに対し、第２接合部６２が絶縁成功熱伝導ペーストを含むため、インピーダンスＺ１は、インピーダンスＺ２に比べて無限大（絶縁）と認識できる程度に大きい。

　図９は、半導体装置の実装構造体Ｂ１０において、基板９に半導体装置Ａ１０が実装された状態を示している。基板９は、絶縁部９１と配線部９２とを有する。絶縁部９１は、たとえばエポキシ樹脂、セラミックス等の絶縁性材料からなる。配線部９２は、絶縁部９１の表面または内部に形成された銅（Ｃｕ）、ニッケル（Ｎｉ）等の導電体からなる。配線部９２は、第１領域９２１、第２領域９２２、第３領域９２３および第４領域９２４を含む。本実施形態においては、第１領域９２１、第２領域９２２、第３領域９２３および第４領域９２４は、絶縁部９１の片面上に配置されている。

　第１領域９２１は、はんだ等によって第１リード１１の第１実装面１１２が導通接合される。第１領域９２１は、半導体素子２がスイッチングする主電流が入出力される端子（図示略）に導通している。第２領域９２２は、はんだ等によって第２リード１２の第２実装面１２２が導通接合される。第２領域９２２は、半導体素子２のスイッチング機能を制御する制御信号が入力される端子（図示略）に導通している。第３領域９２３は、はんだ等によって第３リード１３の第３実装面１３２が導通接合される。第３領域９２３は、半導体素子２がスイッチングする主電流が入出力される別の端子（図示略）に導通している。第４領域９２４は、はんだ等によって第４リード１４の第４実装面１４２が導通接合される。第４領域９２４は、グランドライン（図示略）に導通している。

　次に、半導体装置Ａ１０および半導体装置の実装構造体Ｂ１０の作用について説明する。

　図５に示すように、素子本体２０の素子裏面２０２に配置された第３電極２３が、第３リード１３および第４リード１４に接合されている。これにより、半導体装置Ａ１０の動作時に半導体素子２（素子本体２０）に生じた熱を、第３リード１３および第４リード１４から外部へと放熱することができる。一方、図８に示すように、インピーダンスＺ１は、インピーダンスＺ２よりも大きい。このため、第３リード１３を流れる電流が第４リード１４から外部へと流れることを阻止することが可能である。これにより、第４リード１４が接合される第４領域９２４等から電磁ノイズが放出されることを抑制することができる。したがって、本実施形態によれば、放熱促進とノイズ抑制とを図ることができる。

　第２接合部６２が絶縁性高熱伝導ペーストを含む場合、第２接合部６２は、たとえば封止樹脂７よりも熱伝導率が高い。このため、半導体素子２（素子本体２０）から第４リード１４への放熱を促すことが可能である。

　図１０～図２５は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。また、各変形例および各実施形態における各部の構成は、技術的な矛盾を生じない範囲において相互に適宜組み合わせ可能である。絶縁性高熱伝導ペーストを含む第２接合部６２は、高い絶縁性を有する。このため、インピーダンスＺ１をインピーダンスＺ２と比べて顕著に高いものとすることが可能である。したがって、放熱促進とノイズ抑制とを図るのに好ましい。

　半導体装置の実装構造体Ｂ１０においては、第４リード１４は、第４領域９２４に導通接合される。第４領域９２４は、グランドライン（図示略）に接地されている。これにより、第４リード１４を電気的により安定させることができる。

　第４リード１４の大きさは、第１リード１１および第２リード１２よりも大きい。これは、放熱の促進に有利である。

　第１実施形態　第１変形例：
　図１０および図１１は、半導体装置Ａ１０の第１変形例を示している。本変形例の半導体装置Ａ１１は、第２接合部６２の構成が上述した例と異なっている。

　本例の第２接合部６２は、絶縁層６２１、金属層６２２および金属層６２３を含む。絶縁層６２１は、アルミナ（Ａｌ₂Ｏ₃）、窒化アルミ（ＡｌＮ）、窒化ケイ素（ＳｉＮ）等のセラミックスからなる板状の部材である。金属層６２２は、絶縁層６２１の片面（ｚ方向の一方側を向く面）に形成されており、たとえば銅（Ｃｕ）を含む。金属層６２３は、絶縁層６２１の片面（ｚ方向の他方側を向く面）に形成されており、たとえば銅（Ｃｕ）を含む。このような絶縁層６２１、金属層６２２および金属層６２３は、たとえばＤＢＣ（Direct Bonded Copper）基板を構成する。

　本例の第２接合部６２は、さらに導電性接合材６２４および導電性接合材６２５を含む。導電性接合材６２４は、半導体素子２の第３電極２３と金属層６２２とを接合している。導電性接合材６２５は、第４リード１４の第４主面１４１と金属層６２３とを接合している。導電性接合材６２４および導電性接合材６２５は、たとえばはんだ、銀（Ａｇ）ペースト、銀（Ａｇ）焼結材等である。第２接合部６２は、絶縁層６２１を有することにより、半導体素子２の第３電極２３と第４リード１４の第４主面１４１とを接合しつつ、これらを絶縁している。

　本変形例によっても、放熱促進とノイズ抑制とを図ることができる。また、本変形例から理解されるように、第２接合部６２の具体的な構成は何ら限定されない。ＤＢＣ基板を用いた第２接合部６２は、熱サイクルによる負荷に対して損傷しにくいという利点がある。

　第１実施形態　第２変形例：
　図１２は、半導体装置Ａ１０の第２変形例を示している。本例の半導体装置Ａ１２は、上述の例の複数のワイヤ６５に変えて導通部材６７を備える。

　導通部材６７は、たとえば銅（Ｃｕ）等の金属からなる板状部材に切断加工および折り曲げ加工を施すことによって形成されている。導通部材６７は、たとえばｘ方向に沿ってみて屈曲形状である。導通部材６７は、半導体素子２の第１電極２１と第１リード１１の第１主面１１１とに導通接合されている。これらの導通接合には、たとえばはんだ、銀（Ａｇ）ペースト、銀（Ａｇ）焼結材等が用いられる。

　本変形例によっても、放熱促進とノイズ抑制とを図ることができる。また、本変形例から理解されるように、第１電極２１と第１リード１１とを導通させる具体的な構成は、何ら限定されない。

　第２実施形態：
　図１３および図１４は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２０は、半導体素子２の構成および半導体素子２と第４リード１４との接合形態が、上述した実施形態と異なっている。

　本変形例の半導体素子２は、素子絶縁層２０９および第４電極２４を有する。素子絶縁層２０９は、素子本体２０の素子裏面２０２の一部に設けられている。素子絶縁層２０９は、ｚ方向に視て第３電極２３を避けた位置に配置されており、図示された例においては、第３電極２３に対してｙ方向の他方側に位置している。

　第４電極２４は、素子絶縁層２０９上に形成されている。すなわち、素子絶縁層２０９は、素子本体２０と第４電極２４との間に介在している。素子絶縁層２０９は、たとえば二酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（ＳｉＮ）等の絶縁材料を含む。素子絶縁層２０９の存在により、第４電極２４は、スイッチング機能部２００（素子本体２０）と絶縁されている。また、第４電極２４は、第１電極２１、第２電極２２および第３電極２３と絶縁されている。

　第４電極２４は、第３接合部６３によって第４リード１４の第４主面１４１に接合されている。第３接合部６３の材料としては、たとえばはんだ、銀（Ａｇ）ペースト、あるいは銀（Ａｇ）焼成材等が選択される。

　図１４に示すように、スイッチング機能部２００から第４実装面１４２（第４リード１４）に至る経路には、素子絶縁層２０９が含まれる。これにより、インピーダンスＺ１は、インピーダンスＺ２よりも大きい。特に、第１接合部６１が良導電体を含むことに対し、素子絶縁層２０９が絶縁材料を含むため、インピーダンスＺ１は、インピーダンスＺ２に比べて無限大（絶縁）と認識できる程度に大きい。

　本実施形態によっても、放熱促進とノイズ抑制とを図ることができる。また、素子絶縁層２０９は、非常に薄い構成であっても、良好な絶縁性を示す。このため、素子本体２０から第４リード１４へとより効率よく熱を伝えることが可能であり、放熱促進に好ましい。また、インピーダンスＺ１を高めるのに有利である。

　第３実施形態：
　図１５は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３０は、半導体素子２の構成が上述した実施形態と異なっており、他の構成は、たとえば半導体装置Ａ２０と類似している。

　本実施形態の半導体素子２は、絶縁素子部２８を有する。絶縁素子部２８は、第４電極２４とスイッチング機能部２００とを絶縁する機能を果たす。図示された例においては、絶縁素子部２８は、ダイオード２８１，２８２を含む。ダイオード２８１，２８２は、直列に接続されており、互いに逆極性である。このため。ダイオード２８１，２８２は、導通を阻止する絶縁機能を果たす。絶縁素子部２８の具体的構成は何ら限定されず、たとえば素子本体２０の一部に作り込まれる。

　本実施形態によっても、放熱促進とノイズ抑制とを図ることができる。また、上述の素子絶縁層２０９やＤＢＣ基板等の構成を備える必要がないため、放熱促進をさらに高めることができる。

　第４実施形態：
　図１６～図１８は、本開示の第４実施形態に係る半導体装置の実装構造体を示している。本実施形態の半導体装置の実装構造体Ｂ４０は、半導体装置Ａ４０および基板９を備える。

　図１７に示すように、半導体装置Ａ４０は、第１リード１１、第２リード１２、第３リード１３を備え、上述の第４リード１４を備えていない。半導体素子２は、素子本体２０（スイッチング機能部２００を含む）、第１電極２１、第２電極２２および第３電極２３を有しており、上述の素子絶縁層２０９や絶縁素子部２８を有していない。第３電極２３は、その全体が第１接合部６１によって第３リード１３の第３主面１３１に導通接合されている。

　図１６～図１８に示すように、本実施形態の基板９の配線部９２は、第１領域９２１、第２領域９２２、第３領域９２３、第４領域９２４、第５領域９２５および第６領域９２６と、第１端子９３１、第２端子９３２、第３端子９３３およびグランド端子９３４と、を有する。第１領域９２１には、はんだ等の導電性接合部８１を介して第１リード１１の第１実装面１１２が接合されている。第２領域９２２には、はんだ等の導電性接合部８２を介して第２リード１２の第２実装面１２２が接合されている。第３領域９２３には、はんだ等の導電性接合部８３を介して第３リード１３の第３実装面１３２の一部が接合されている。第４領域９２４には、はんだ等の導電性接合部８４を介して、第３リード１３の第３実装面１３２の他の一部が接合されている。

　第１領域９２１、第２領域９２２、第３領域９２３および第４領域９２４は、図１６に示す配置とされており、図９を参照して説明した構成と類似している。第５領域９２５は、たとえば、絶縁部９１に作り込まれた金属層からなる。第５領域９２５は、グランド端子９３４と導通している。グランド端子９３４は、基板９の外部のグランドライン（図示略）に接続されることにより接地される端子である。

　第６領域９２６は、第４領域９２４と第５領域９２５との間に電気的に介在している。第６領域９２６の具体的な構成は何ら限定されず、本例では、第４領域９２４と第５領域９２５とをｚ方向に繋ぐビアによって構成されている。第６領域９２６の構成材料は、たとえば配線部９２の他の部位を構成する銅（Ｃｕ）、ニッケル（Ｎｉ）等と比べてインピーダンスが高い材質を含む。このような第６領域９２６の材質としては、たとえば絶縁部９１に設けられた貫通孔に充填されたポリカーボネート、ポリエチレンテレフタレート、ポリアミド等を含む高熱伝導樹脂が挙げられる。あるいは、金属等の導電部分を含むスルーホール導電部と、当該スルーホール導電部と第４領域９２４または第５領域９２５との間に介在する高熱伝導シートとが、組み合わされた構成であってもよい。

　第１領域９２１は、第１端子９３１に導通している。第１端子９３１は、半導体素子２がスイッチングする主電流が入出力される端子である。第２領域９２２は、第２端子９３２に導通している。第２端子９３２は、半導体素子２のスイッチング機能を制御する制御信号が入力される端子である。第３領域９２３は、第３端子９３３に導通している。第３端子９３３は、半導体素子２がスイッチングする主電流が入出力される別の端子である。

　第１端子９３１、第２端子９３２、第３端子９３３およびグランド端子９３４の具体的な構成は何ら限定されない。第１端子９３１、第２端子９３２、第３端子９３３およびグランド端子９３４は、基板９外のコネクタ等が接続されるコネクタや、実装端子部であってもよい。あるいは、第１端子９３１、第２端子９３２、第３端子９３３およびグランド端子９３４は、他の電子部品が実装（導通接合）される配線部９２の一部であってもよい。

　第３リード１３から第４領域９２４および第６領域９２６を介して第５領域９２５に至る経路のインピーダンスＺ３は、第３リード１３から第３領域９２３を経て第３端子９３３に至る経路のインピーダンスＺ４よりも大きい。これは、第６領域９２６が、上述のインピーダンスが高い材質を含むことによる。

　本実施形態によっても、放熱促進とノイズ抑制とを図ることができる。また、本実施形態によれば、半導体装置Ａ４０のような一般的な構成の半導体装置を採用することが可能である。

　第５実施形態：
　図１９～図２２は、本開示の第５実施形態に係る半導体装置Ａ５０および半導体装置の実装構造体Ｂ５０を示す。本実施形態の半導体装置Ａ５０は、第５リード１５を備え、その他の構成は、たとえば半導体装置Ａ１０と類似している。

　第５リード１５は、第１リード１１、第２リード１２、第３リード１３および第４リード１４と同様の材質からなる。第５リード１５は、主部１５４および２つの延出部１５５を有する。

　主部１５４は、半導体素子２に対してｚ方向の一方側に位置する。主部１５４は、ｚ方向に視て半導体素子２の全てと重なる。図示された例においては、主部１５４は、矩形状である。主部１５４と半導体素子２、ワイヤ６５およびワイヤ６６との間には、封止樹脂７が介在している。主部１５４のｚ方向の一方側を向く面は、第５主面１５１である。

　２つの延出部１５５は、主部１５４からｘ方向の両側に延出している。延出部１５５は、第１部１５５１、第２部１５５２および第３部１５５３を有する。第１部１５５１は、主部１５４からｘ方向に延出する直状の部位である。第２部１５５２は、第１部１５５１に対してｘ方向の外方に位置し、且つｚ方向の他方側に位置する。第２部１５５２は、第５実装面１５２を有する。第５実装面１５２は、第１実装面１１２、第２実装面１２２、第３実装面１３２および第４実装面１４２と互いに面一である。第３部１５５３は、第１部１５５１と第２部１５５２とを繋いでおり、たとえばｚ方向に沿った形状である。

　図２０に示すように、本実施形態の基板９の配線部９２は、２つの第７領域９２７を有する。２つの第７領域９２７は、第４領域９２４のｘ方向の両側に離隔して配置されている。第７領域９２７は、たとえばグランドライン（図示略）に導通している。第５リード１５の２つの延出部１５５の第５実装面１５２は、はんだ等の導電性接合部８７を介して２つの第７領域９２７に個別に導通接合されている。

　本実施形態によっても、放熱促進とノイズ抑制とを図ることができる。また、本実施形態においては、半導体素子２からｚ方向の一方側に放出される電磁波ノイズを、第５リード１５によって遮蔽することができる。これにより、ノイズをより抑制することができる。第５リード１５が第７領域９２７を介して接地されていることにより、より効率よくノイズを遮蔽することができる。

　第６実施形態：
　図２３～図２５は、本開示の第６実施形態に係る半導体装置および半導体装置の実装構造体を示している。なお、図２５においては、理解の便宜上、基板９を加えて示している。

　本実施形態の半導体装置Ａ６０は、上述の第５リード１５を備えている。その他の構成は、上述の半導体装置Ａ４０の構成と類似している。すなわち、半導体装置Ａ６０においては、インピーダンスが高くなる経路を意図的に形成する構成は採用されていない。

　本実施形態の基板９は、上述の半導体装置の実装構造体Ｂ５０の基板９と同様の構成である。すなわち、半導体装置Ａ６０の第５リード１５は、基板９の第７領域９２７を介してグランドライン（図示略）に接地されている。

　本実施形態によれば、半導体素子２からｚ方向の一方側に放出される電位ノイズを抑制することができる。

　本開示に係る半導体装置および半導体装置の実装構造体は、上述した実施形態に限定されるものではない。本開示に係る半導体装置および半導体装置の実装構造体の各部の具体的な構成は、種々に設計変更自在である。本開示は、以下の付記に記載された実施形態を含む。

　付記１．
　厚さ方向の一方側に位置する第１電極および第２電極と、前記厚さ方向の他方側に位置する第３電極と、を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第３電極の通電状態が制御される半導体素子と、
　前記第１電極に導通する第１リードと、
　前記第２電極に導通する第２リードと、
　前記第３電極に導通する第３リードと、
　第４リードと、
　少なくとも前記半導体素子を覆う封止樹脂と、を備え、
　前記第３リードは、前記封止樹脂から前記厚さ方向の他方側に露出しており、
　前記第４リードは、前記半導体素子に接合され、且つ前記封止樹脂から前記厚さ方向の他方側に露出しており、
　前記半導体素子はスイッチング機能部を有しており、前記スイッチング機能部から前記第４リードに至る経路のインピーダンスは、前記スイッチング機能部から前記第３リードに至る経路のインピーダンスよりも大きい、半導体装置。
　付記２．
　前記第３電極と前記第３リードとを接合する第１接合部と、
　前記第３電極と前記第４リードとを接合する第２接合部と、をさらに備え、
　前記第２接合部のインピーダンスは、前記第１接合部のインピーダンスよりも大きい、付記１に記載の半導体装置。
　付記３．
　前記第１接合部は、金属を含む、付記２に記載の半導体装置。
　付記４．
　前記第２接合部は、樹脂を含む、付記３に記載の半導体装置。
　付記５．
　前記第２接合部は、セラミックスを含む、付記３に記載の半導体装置。
　付記６．
　前記半導体素子は、前記厚さ方向の一方側に前記第１電極および前記第２電極が配置され且つ前記厚さ方向の他方側に前記第３電極が配置された素子本体と、前記素子本体の前記厚さ方向の他方側に配置された第４電極と、を有し、
　前記第４電極と前記第４リードとが接合されており、
　前記スイッチング機能部から前記第４電極に至る経路のインピーダンスは、前記スイッチング機能部から前記第３電極に至るインピーダンスよりも大きい、付記１に記載の半導体装置。
　付記７．
　前記半導体素子は、前記素子本体と前記第４電極との間に介在する絶縁層を有する、付記６に記載の半導体装置。
　付記８．
　前記半導体素子の前記素子本体は、前記第３電極と前記第４電極との間に電気的に介在し直列に接続された２つの逆極性のダイオードを有する、付記６に記載の半導体装置。
　付記９．
　前記第３リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第３実装面を有し、
　前記第１リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第１実装面を有し、
　前記第２リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第２実装面を有し、
　前記第４リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第４実装面を有し、
　前記第３実装面、前記第１実装面、前記第２実装面および前記第４実装面は、互いに面一である、付記１ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記第３実装面および前記第４実装面のそれぞれの面積は、前記第１実装面および前記第２実装面のいずれの面積よりも大きい、付記９に記載の半導体装置。
　付記１１．
　前記第３実装面および前記第４実装面は、前記厚さ方向に直交する第１方向において、前記第１実装面および前記第２実装面に対して一方側に位置する、付記１０に記載の半導体装置。
　付記１２．
　前記第４実装面は、前記第１方向において前記第１実装面および前記第２実装面と前記第３実装面との間に位置する、付記１１に記載の半導体装置。
　付記１３．
　前記半導体素子に対して前記厚さ方向の一方側に位置する主部を有する第５リードをさらに備える、付記１ないし１２のいずれかに記載の半導体装置。
　付記１４．
　前記主部は、前記厚さ方向に視て前記半導体素子のすべてと重なる、付記１３に記載の半導体装置。
　付記１５．
　前記第５リードは、前記厚さ方向と交差する方向に延びる延出部を有し、
　前記延出部は、前記延出部は、前記厚さ方向の他方側を向く第５実装面を有する、付記１４に記載の半導体装置。
　付記１６．
　前記第５リードは、前記封止樹脂から前記厚さ方向の一方側に露出する、付記１３ないし１５のいずれかに記載の半導体装置。
　付記１７．
　第１電極、第２電極および第３電極を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第２電極の通電状態が制御される半導体素子と、
　前記第１電極に導通する第１リードと、
　前記第２電極に導通する第２リードと、
　前記第３電極に導通する第３リードと、
　少なくとも前記半導体素子を覆う封止樹脂と、を備える、半導体装置と、
　前記半導体装置が実装された基板と、を備え、
　前記基板は、絶縁部と配線部とを含み、
　前記配線部は、前記第１リードに導通接合された第１領域、前記第２リードに導通接合された第２領域、前記第３リードに導通接合された第３領域、前記第３領域と隣り合い且つ前記第３リードに導通接合された第４領域、グランド接続された第５領域、前記第４領域と前記第５領域との間に電気的に介在する第６領域、および前記第３領域に導通する主電流端子を含み、
　前記第３リードから前記第４領域および前記第６領域を介して前記第５領域に至る経路のインピーダンスは、前記第３リードから前記主電流端子に至る経路のインピーダンスよりも大きい、半導体装置の実装構造体。
　付記１８．
　前記第４領域と前記第５領域とは、前記基板の厚さ方向に離れて配置されており、
　前記第６領域は、前記第４領域と前記第５領域とを前記厚さ方向において繋ぐ複数のビアを含む、付記１７に記載の半導体装置の実装構造体。

Ａ１０，Ａ１１，Ａ１２，Ａ２０：半導体装置
Ａ３０，Ａ４０，Ａ５０，Ａ６０：半導体装置
Ｂ１０，Ｂ４０，Ｂ５０：実装構造体
Ｚ１，Ｚ２，Ｚ３，Ｚ４：インピーダンス
２：半導体素子　　　７：封止樹脂
９：基板　　　１１：第１リード
１２：第２リード　　　１３：第３リード
１４：第４リード　　　１５：第５リード
２０：素子本体　　　２１：第１電極
２２：第２電極　　　２３：第３電極
２４：第４電極　　　２８：絶縁素子部
６１：第１接合部　　　６２：第２接合部
６３：第３接合部　　　６５，６６：ワイヤ
６７：導通部材　　　７１：封止樹脂主面
７２：封止樹脂裏面　　　７３，７４，７５，７６：封止樹脂側面
８１，８２，８３，８４，８７：導電性接合部　　　９１：絶縁部
９２：配線部　　　１１１：第１主面
１１２：第１実装面　　　１１４：第１ボンディング部
１１５：第１延出部　　　１２１：第２主面
１２２：第２実装面　　　１２４：第２ボンディング部
１２５：第２延出部　　　１３１：第３主面
１３２：第３実装面　　　１３４：第３ボンディング部
１３５：第３延出部　　　１４１：第４主面
１４２：第４実装面　　　１５１：第５主面
１５２：第５実装面　　　１５４：主部
１５５：延出部　　　２００：スイッチング機能部
２０１：素子主面　　　２０２：素子裏面
２０９：素子絶縁層　　　２８１，２８２：ダイオード
６２１：絶縁層　　　６２２，６２３：金属層
６２４，６２５：導電性接合材　　　９２１：第１領域
９２２：第２領域　　　９２３：第３領域
９２４：第４領域　　　９２５：第５領域
９２６：第６領域　　　９２７：第７領域
９３１：第１端子　　　９３２：第２端子
９３３：第３端子　　　９３４：グランド端子
１５５１：第１部　　　１５５２：第２部　　　１５５３：第３部

Claims

　厚さ方向の一方側に位置する第１電極および第２電極と、前記厚さ方向の他方側に位置する第３電極と、を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第３電極の通電状態が制御される半導体素子と、
　前記第１電極に導通する第１リードと、
　前記第２電極に導通する第２リードと、
　前記第３電極に導通する第３リードと、
　第４リードと、
　少なくとも前記半導体素子を覆う封止樹脂と、を備え、
　前記第３リードは、前記封止樹脂から前記厚さ方向の他方側に露出しており、
　前記第４リードは、前記半導体素子に接合され、且つ前記封止樹脂から前記厚さ方向の他方側に露出しており、
　前記半導体素子はスイッチング機能部を有しており、前記スイッチング機能部から前記第４リードに至る経路のインピーダンスは、前記スイッチング機能部から前記第３リードに至る経路のインピーダンスよりも大きい、半導体装置。
　前記第３電極と前記第３リードとを接合する第１接合部と、
　前記第３電極と前記第４リードとを接合する第２接合部と、をさらに備え、
　前記第２接合部のインピーダンスは、前記第１接合部のインピーダンスよりも大きい、請求項１に記載の半導体装置。
　前記第１接合部は、金属を含む、請求項２に記載の半導体装置。
　前記第２接合部は、樹脂を含む、請求項３に記載の半導体装置。
　前記第２接合部は、セラミックスを含む、請求項３に記載の半導体装置。
　前記半導体素子は、前記厚さ方向の一方側に前記第１電極および前記第２電極が配置され且つ前記厚さ方向の他方側に前記第３電極が配置された素子本体と、前記素子本体の前記厚さ方向の他方側に配置された第４電極と、を有し、
　前記第４電極と前記第４リードとが接合されており、
　前記スイッチング機能部から前記第４電極に至る経路のインピーダンスは、前記スイッチング機能部から前記第３電極に至るインピーダンスよりも大きい、請求項１に記載の半導体装置。
　前記半導体素子は、前記素子本体と前記第４電極との間に介在する絶縁層を有する、請求項６に記載の半導体装置。
　前記半導体素子の前記素子本体は、前記第３電極と前記第４電極との間に電気的に介在し直列に接続された２つの逆極性のダイオードを有する、請求項６に記載の半導体装置。
　前記第３リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第３実装面を有し、
　前記第１リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第１実装面を有し、
　前記第２リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第２実装面を有し、
　前記第４リードは、前記厚さ方向の他方側を向き且つ前記封止樹脂から露出する第４実装面を有し、
　前記第３実装面、前記第１実装面、前記第２実装面および前記第４実装面は、互いに面一である、請求項１ないし８のいずれかに記載の半導体装置。
　前記第３実装面および前記第４実装面のそれぞれの面積は、前記第１実装面および前記第２実装面のいずれの面積よりも大きい、請求項９に記載の半導体装置。
　前記第３実装面および前記第４実装面は、前記厚さ方向に直交する第１方向において、前記第１実装面および前記第２実装面に対して一方側に位置する、請求項１０に記載の半導体装置。
　前記第４実装面は、前記第１方向において前記第１実装面および前記第２実装面と前記第３実装面との間に位置する、請求項１１に記載の半導体装置。
　前記半導体素子に対して前記厚さ方向の一方側に位置する主部を有する第５リードをさらに備える、請求項１ないし１２のいずれかに記載の半導体装置。
　前記主部は、前記厚さ方向に視て前記半導体素子のすべてと重なる、請求項１３に記載の半導体装置。
　前記第５リードは、前記厚さ方向と交差する方向に延びる延出部を有し、
　前記延出部は、前記延出部は、前記厚さ方向の他方側を向く第５実装面を有する、請求項１４に記載の半導体装置。
　前記第５リードは、前記封止樹脂から前記厚さ方向の一方側に露出する、請求項１３ないし１５のいずれかに記載の半導体装置。
　第１電極、第２電極および第３電極を有し、前記第２電極への電圧印加状態によって前記第１電極および前記第２電極の通電状態が制御される半導体素子と、
　前記第１電極に導通する第１リードと、
　前記第２電極に導通する第２リードと、
　前記第３電極に導通する第３リードと、
　少なくとも前記半導体素子を覆う封止樹脂と、を備える、半導体装置と、
　前記半導体装置が実装された基板と、を備え、
　前記基板は、絶縁部と配線部とを含み、
　前記配線部は、前記第１リードに導通接合された第１領域、前記第２リードに導通接合された第２領域、前記第３リードに導通接合された第３領域、前記第３領域と隣り合い且つ前記第３リードに導通接合された第４領域、グランド接続された第５領域、前記第４領域と前記第５領域との間に電気的に介在する第６領域、および前記第３領域に導通する主電流端子を含み、
　前記第３リードから前記第４領域および前記第６領域を介して前記第５領域に至る経路のインピーダンスは、前記第３リードから前記主電流端子に至る経路のインピーダンスよりも大きい、半導体装置の実装構造体。
　前記第４領域と前記第５領域とは、前記基板の厚さ方向に離れて配置されており、
　前記第６領域は、前記第４領域と前記第５領域とを前記厚さ方向において繋ぐ複数のビアを含む、請求項１７に記載の半導体装置の実装構造体。