JP3491414B2 - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP3491414B2 JP3491414B2 JP29001395A JP29001395A JP3491414B2 JP 3491414 B2 JP3491414 B2 JP 3491414B2 JP 29001395 A JP29001395 A JP 29001395A JP 29001395 A JP29001395 A JP 29001395A JP 3491414 B2 JP3491414 B2 JP 3491414B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- conductor layer
- pattern
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 82
- 239000004020 conductor Substances 0.000 claims description 39
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 69
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 23
- 239000010949 copper Substances 0.000 description 23
- 230000000694 effects Effects 0.000 description 23
- 239000000919 ceramic Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000001154 acute effect Effects 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0256—Electrical insulation details, e.g. around high voltage areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
部品等の電気部品を搭載する回路基板に関するもので、
特に高電圧で使用される回路基板に関するものである。
スイッチング電源モジュール用の基板として、アルミナ
板や窒化アルミ板上に銅板等の金属板を接合させた回路
基板がよく用いられる。従来、これら回路基板に関する
構造や製造方法は種々のものがあり、例えば、(1)プリ
ント回路基板便覧、全訂第2版、日本プリント回路工業
界編、昭和62年(2)特許公報昭和60−4154、
(3)日本金属学会報、第22巻、第1号、ページ3〜
7、1983年などに記載されている。従来の窒化アル
ミ回路基板の平面と断面構造の一例を図17(a)(b)に
示す。同図(a)が平面図、同図(b)が同図(a)のB−B
線断面図である。図において、1はセラミック基板であ
る窒化アルミ基板、2は窒化アルミ基板1表面に接合さ
れた銅板からなるコレクタ電極、コレクタ電極2と反対
側の面には、全面に銅板からなる接地電極3が接合され
ている。4はコレクタ電極2上に接合された絶縁ゲート
型バイポーラトランジスタ(Insulating Gate Bipo
lar Transistor 以下IGBTと略記する)等のパワ
ー半導体素子である。5はコレクタ電極2と隣接して窒
化アルミ基板1に接合されている銅板からなるエミッタ
電極である。最終製品であるパワーモジュールパッケー
ジに入れられた状態では接地電極3は冷却ブロック(図
示せず)などに接合される。半導体素子4が搭載された
回路基板はプラスチックパッケージに入れられ、パッケ
ージ内部にシリコンゲルやエポキシなどの樹脂が充填さ
れ、回路基板の表面は樹脂で覆われる(シリコンゲルは
図示せず)。
法の一例として、電極パターンをエッチングによって形
成する回路基板の製造方法を工程順に示す。窒化アルミ
基板1を準備し、窒化アルミ基板1と銅板6を接合する
ためのロウ材を窒化アルミ表面に印刷する。銅板は 0.3
mm前後の厚さのものが用いられる。次に銅板6および銅
板7を窒化アルミ基板1上に積層し高温で処理すること
により接合させる。レジスト8を表と裏の両面に印刷
し、所定のパターンに露光する。レジスト現像後、残っ
たレジストをマスクとして不要な銅板(銅電極部)を除去
する。銅電極表面を研磨した後、銅電極表面にNiメッ
キを行い回路基板が完成する。
板製造方法の他の例を工程順に示す。前述した第1の方
法では電極を窒化アルミ基板全面に接合後、エッチング
加工により所定の電極パターンを形成する。この例で
は、予め所定の形状に加工された銅電極を基板に接合す
ることによりパターンを形成する。電極パターンの加工
には打ち抜き加工やエッチング加工が利用される。パタ
ーンを形成した後、セラミック基板上に電極パターンと
同パターンの接合用のロウ材を印刷する。その後、銅電
極を積層し、高温で処理することにより接合させ、回路
基板を得る。
電流が素子を流れ、オフ時には2kV以上の電圧が印加さ
れる。また、回路基板上のコレクタ電極2と接地電極3
との間に高電圧が印加される。そのため、IGBTのよ
うなパワー半導体素子が搭載される回路基板には各種の
性能が要求される。1)まず、温度上昇を防ぐためにでき
るだけ放熱特性が良好であること。そのため放熱特性を
よくするために、熱伝導性の高い窒化アルミニウム基板
などが用いられる。2)また、温度サイクル時の銅電極と
セラミックスとの膨張率の差に起因する応力により亀裂
が入らないために、できるだけ薄い銅板や窒化アルミを
使用することが要求される。3)また、半導体素子が動作
しているときに回路基板の電極パターンにおいて放電が
起こらないことが要求される。
の進歩により、3kV以上の高い電圧で動作する半導体素
子が回路基板上に搭載されるようになってきた。半導体
素子の動作電圧が高くなるにともない、従来の回路基板
では問題とはならなかった絶縁耐圧不良や部分放電が新
たな問題として回路基板の信頼性を著しく阻害するよう
になってきた。部分放電とは、回路基板の電界の高い部
分において発生する局所的な放電である。部分放電が発
生すると、放電に起因するノイズにより回路基板上の半
導体素子が誤動作したり、また、継続的に部分放電が生
ずると、絶縁材料が経時的に劣化し最終的には絶縁破壊
を引き起こす。回路基板が絶縁破壊を引き起こすと、回
路基板を含んだ装置は正常な動作をしなくなる。而して
半導体素子動作電圧の高電圧化にともない、絶縁破壊電
圧が高く、かつ部分放電開始電圧が高い回路基板が要求
されるようになってきた。
子の動作電圧がさほど高くなかったために部分放電現象
は大きな問題ではなかった。そのため、従来は部分放電
現象について検討されていなかったが、発明者らは昨今
の現状に鑑み部分放電現象について検討を加えた。ま
ず、従来の回路基板製造方法のエッチングによりパター
ン形成した回路基板での部分放電開始電圧を測定した。
その結果、例えば、1.0mm の窒化アルミニウム基板にお
いて、約5kVの低い電圧で部分放電が開始することが実
験的に明らかになった。この原因を明らかにするため
に、電極パターン端部の断面形状を観察したところ、図
20の断面図に示したように、電極パターン2端部のセ
ラミック基板1に接する角部2aが極めて鋭角的な形状
をしていた。窒化アルミニウム基板が1.0mmで、電極パ
ターンの銅板の厚さが0.3mmの場合は、鋭角部2aの曲
率半径は0.01mmと極めて小さかった。電極2に厚みがあ
るために、鋭角的な部分は基板1に接する角部2aとは
反対側の2b部にも生じている。通常、エッチング加工
では非等方的にエッチングが進むために、横方向にも銅
パターンが浸食され、断面、特にセラミック基板1に接
する面は極めて鋭角的となることはよく知られている事
実である。例えば、プリント回路技術便覧 全訂第2
版、日本プリント回路工業界編、昭和62年に示されて
いる。しかし、このような鋭角部分における電界の大き
さや、放電の影響については殆ど知られていなかった。
そこで、発明者らは基板1に接する鋭角部2aでの電界
を数値計算により解析したところ、極めて高い電界とな
っていることが判明した。例えば、電極2に5kVの電圧
が印加されているとき、角部2a近傍での最大電界は8
0kV/mmにも達していることがわかった。そして、この
鋭角部2aでの電界強度が部分放電開始電圧を低くして
いることが明らかとなった。すなわち、従来の回路基板
では電極パターンのパターン端部での電界集中により、
部分放電開始電圧が低くなっていた。
電極パターンと絶縁基板が接する端部に鋭角的な部分が
存在していた。接地電極と対向する電極端部に鋭角的な
領域が存在すると、電気力線がその端部に集中し電界が
高くなるという問題があった。また、放電は電極パター
ン端部近傍のガス空間部で生じる。従って、高電界部の
ガス空間部をなくすようにすれば、放電開始電圧の高い
回路基板が得られる。このガス空間部をなくすために、
回路基板はケースに入れられ、シリコンゲルが充填され
ている。この場合、ゲル中に微小なボイドが発生するこ
とがある。図21はゲル中に設置された回路基板でボイ
ドが発生している状態を示す断面模式図であり、図にお
いて、9はシリコンゲル、10はボイドである。通常、
誘電体に囲まれたボイド中での電界は周囲の誘電体中の
電界よりも高くなる。従って、高電界となるパターン電
極2周辺部にこのようなボイド10が存在すると、さら
に放電が発生しやすくなり、信頼性が低下する。従来の
回路基板ではゲル9が充填されたときにボイド10が高
電圧部近傍に形成されるという問題があった。
ためになされたもので、部分放電開始電圧が高く、かつ
絶縁破壊電圧が高い回路基板を得ることを目的としてい
る。
の第1の構成は、絶縁基板と、この基板両面に接合さ
れ、少なくとも一方が電気回路パターンである導体層
と、上記電気回路パターンの導体層上に、その外周に沿
って直接設置したシールド電極とを備え、このシールド
電極を、上記電気回路パターンの導体層より厚くし、上
記電気回路パターンの導体層外周に沿ってこのシールド
電極の一部が張り出し、この張り出した部分での上記絶
縁基板と対向する面の端部が、上記シールド電極の最外
周端からその内側に向って、絶縁基板との距離を縮小す
る方向に傾斜した断面構造を有するものである。
成は、絶縁基板と、この基板両面に接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パ ターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極は、上記電気回
路パターンの導体層より厚く、上記電気回路パターンの
導体層との沿面距離が、上記絶縁基板厚さ以下となる位
置に設置され、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部が、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造を有するものである。
示すもので、同図(a)は平面図、同図(b)は同図(a)の
B−B線断面、電極パターン端部を示す断面図、同図
(c)は同図(b)の部分拡大断面図である。図において、
1は絶縁基板、例えばこの場合は板厚が1mmの窒化アル
ミニウム基板、21は絶縁基板1の一面に設けられた導
体層の電気回路パターンで、この場合は機器動作中に高
電圧となるコレクタ電極、3は絶縁基板1の他面に設け
られた導体層の接地電極、4は半導体素子、5は絶縁基
板1の一面に設けられた導体層の電気回路パターンで、
この場合はエミッタ電極である。接地電極3は放熱ブロ
ック(図示せず)に接合されている。各電極パターン2
1,3を構成する導体層は銅板で、その厚さは 0.3mmで
ある。コレクタ電極21の端部はR加工され、基板1と
の接合面端部21aはコレクタ電極21の最外周端より
内側に入り込むように形成されている。
例を図2のブロック図により説明する。本製造方法で
は、電極パターンの形成後、基板に電極パターンを接合
する前に予め電極パターン端部を加工、断面の鋭角部を
なくす工程を施している。本実施の形態ではコレクタ電
極パターン21の端部21aを接合前にR加工してい
る。このようなR形状は、切削により接合前にパターン
端面を削ることによって形成できる。また、電界研磨に
よっても達成できる。そして、これら電極パターンは、
例えば特公昭60−4154号公報に開示されている従
来法により、即ち高温でセラミックスと反応させること
によって接合される。この製造方法のように、予め電極
パターンをセラミックス、窒化アルミニウム基板へ積層
する前に加工することにより、セラミック基板を傷つけ
ることなく回路基板を形成することができる。また、電
界研磨においては、電界が集中する21a部のような鋭
角部では研磨される速度が速くなるので、鋭角部を除去
するR形状に加工するのには適する加工方法である。銅
パターンの電界研磨は、例えば、100mm×10mm×1mm の
銅パターンの端部を加工する場合、リン酸(H3PO4)水
溶液(85%)中にて銅パターンを陽極として20アンペ
アの電流を約1分間流すことにより、電極エッジ21a
に 0.1mmの曲率を持つR形状を形成することができる。
状に依存して電極パターン端部である21a部での最大
電界がどのようになるかを計算し、その結果を図3の特
性図に、エッジ21a部の最大電界の曲率半径依存性と
して示した。なお、破線は図20に示した従来構造の鋭
角部2a(曲率半径rを0.01mmとして演算した場合)に
おける電界を示している。図3に示したように曲率半径
rが大きくなるに従って、最大電界が小さくなってお
り、R加工を施すことにより電界抑制効果が顕著である
ことがわかる。
をR形状としたので、電気力線の集中を抑制でき、電界
集中が抑制され、部分放電開始電圧を高く、かつ絶縁破
壊電圧を高くできる効果がある。半導体素子の誤動作を
防止でき、回路基板の信頼性が向上する。なお、電極パ
ターン端部の加工は、銅張基板を所定パターンにエッチ
ング後、数値制御加工により鋭角部を削りとる、あるい
は電解研磨等によって行っても同様の効果を奏する。
すもので、同図(a)は電極パターン端部を示す断面図、
同図(b)は同図(a)の部分拡大断面図である。22は基
板1の一面に形成され、周辺部をC面加工したコレクタ
電極で、接合面端部が内側に入り込んでいる。本実施の
形態2は図19に示した従来構造におけるパターン端2
a近傍がC面となるように加工し、接合面端部が内側に
入り込むようにしたものであり、C面加工したことによ
って、新たにコーナー部が2カ所形成される。窒化アル
ミニウム基板1に接するコーナー部、接合面端部を22
a、もうひとつを22bと表す。本実施の形態では、従
来構造の電界が最も強くなる箇所2a近傍に対応する部
分では、コレクタ電極22と接地電極3との距離が外側
に向かって徐々に離れていくので電界集中が抑制され
る。また、本実施の形態2では、電極パターン端部を外
周に沿ってC面加工するために、実施の形態1に示した
曲線加工よりも加工が容易で、かつ、電界が抑制できる
効果がある。
の角度に依存して22a部での電界がどのようになるか
を図5の特性図に示した。図4(b)に示すように電極厚
さ0.3mm、C面加工部分の厚さ0.15mm、両コーナー部2
2a,22b部の曲率半径rは0.03mmとして計算した。
なお、破線は従来構造の鋭角部2a(曲率半径rを0.01
mmとして演算した場合)における電界を示している。C
面が窒化アルミニウム基板1面となす角度θが小さくな
るに従って、22a部の最大電界が小さくなっており、
C面加工を施すことにより電界が抑制されることがわか
る。
板、電極の周辺部を折り曲げ加工した例を示すもので、
同図(a)は平面図、同図(b)は同図(a)のB−B線断面
の電極パターン端部を示す断面図、同図(c)は同図(b)
の部分拡大断面図である。23は周辺部を窒化アルミニ
ウム基板1の反対側に折り曲げ加工したコレクタ電極で
ある。鋭角的な電極23のパターン端23aは接地電極
3より離れるため、パターン端23aでの電界は低くな
る。折り曲げることによって、電極23が窒化アルミニ
ウム基板1と接する折曲部23bが生じ、この部分の電
界が高くなる。しかし、例えばプレス加工を使用するこ
とにより、折り曲げられた23b部の曲率半径を大きく
加工できるので、パターン端23aが窒化アルミニウム
基板1に接している従来構造の電極パターンより電界を
低くできる特長がある。
曲げた角度に対して、折曲部(接合部)23b部での電
界がどのように変化するかを調べた。基板厚さ1mm、電
極厚さ 0.3mm、パターン端23aの曲率半径rを0.03m
m、折曲部23bの曲率半径rを0.15mmとして計算し
た。その結果を図7の特性図に示す。従来構造の鋭角部
2a(曲率半径rを0.01mmとして演算した場合:破線で
示す)では最大電界は80kV/mmである。それに比較し
て、折り曲げた場合、パターン端23a部での電界(A
で示す)と折曲部23b部での電界(実線で示す)は低
く、電極のパターン端部を本実施の形態の構造とするこ
とにより、電界抑制効果が得られることが明らかであ
る。
すもので、同図(a)は平面図、同図(b)は同図(a)のB
−B線で切断した電極パターン端部の断面を示す斜視図
である。11はコレクタ電極2周辺に沿って配置された
コレクタ電極2よりも厚い、この場合は厚さ1mmのシー
ルド電極であり、シールド電極11の窒化アルミニウム
基板1と対向する面(端部)11aはR加工してある。部
品が搭載されるコレクタ電極2としては 0.3mm程度の非
常に薄い電極が使用されることが多い。そのため、コレ
クタ電極のパターン端部2aをRあるいはC面加工する
にしても、電極厚さにより自ずから限界が生じる。この
限界をなくすために、電極パターン全体を厚くすること
が考えられるが、熱応力に起因する歪みが大きくなるた
めに望ましくない。本実施の形態4では、部品が搭載さ
れる部分の電極、コレクタ電極2の厚さよりも厚いシー
ルド電極11を、コレクタ電極2のパターンの外周部だ
けに配置するので、応力による歪みの問題は発生しな
い。そして、電極端部、即ちシールド電極11の厚さを
厚くできるので、端部11aでの曲率半径rを、コレク
タ電極2の膜厚で制限される曲率半径よりもさらに大き
くできる。そして、電極2の端部2aに集中していた電
気力線が電極11の端部11aへ分散されるので2a部
での電界が抑制される。図9はシールド電極11の効果
を示す特性図で、図中、Bは電極2の周囲の外方向に突
出する接合面鋭角部を除去したのみの端部2a(曲率半
径rは0.03mm)における電界、Cはこれにシールド電極
を設けた場合の端部2aにおける電界、破線は図20の
従来構造の鋭角部2a(曲率半径rを0.01mmとして演算
した場合)における電界を示している。シールド電極1
1を設けることにより電界が抑制されていることがわか
る。
示すもので、同図(a)は平面図、同図(b)は同図(a)の
B−B線で切断した電極パターン端部の断面を示す斜視
図である。この実施の形態5では部品を搭載するコレク
タ電極2とは独立し、かつ、コレクタ電極2よりも厚さ
が厚いガード電極12をコレクタ電極2の周囲に沿って
これと離隔して配置している。そして、ガード電極12
の外側端面、基板1との対向面端部12aはR形状に加
工されている。ガード電極12の電位は、コレクタ電極
2と接続することによって同電位としてある。本実施の
形態の効果は実施の形態4と同じであり、コレクタ電極
2の端部2aに集中している電気力線をガード電極12
端部12aに配分されるような構造として、電界を抑制
している。実施の形態4ではコレクタ電極2の上にシー
ルド電極11を重ねて接合しているのでコレクタ電極2
とシールド電極11とを接合する工程が必要である。と
ころが、本実施の形態では、ガード電極12とコレクタ
電極2を同時にセラミック基板の窒化アルミニウム基板
1に接合するので工程が少なくてすみ、かつ、同様の電
界抑制効果が期待できる。なお、コレクタ電極2とガー
ド電極12との沿面距離dはセラミック基板1の厚さt
と同程度以下であることが望ましい。図11にガード電
極とコレクタ電極間の沿面距離dとコレクタ電極上の最
大電界の関係を示した。なお、コレクタ電極2は周囲の
外方向に突出するた接合面鋭角部を除去した端部2aの
曲率半径rが0.03mm、ガード電極12の基板対向面側端
部の曲率半径rが 0.5mmの場合の結果である。破線は従
来構造の鋭角部2a(曲率半径rを0.01mmとした場合)
における電界を示している。図11に示したように沿面
距離dがセラミック基板の厚さt以上では最大電界が大
きいが、基板厚さtを境にdが小さくなると急激に最大
電界は小さくなり、電界抑制の効果が大きいことがわか
る。
埋め込み電極構造の一例を示すもので、同図(a)は平面
図、同図(b)は同図(a)のB−B線断面の電極パターン
端部を示す断面図である。コレクタ電極24と同形状の
溝をセラミック基板1に形成し、そこにコレクタ電極2
4を厚みの半分ほど埋め込んだ構造としている。一般
に、部分放電が生じるのは電極パターン端部のガス空間
部である。ところが図12のような埋め込み構造とする
と、高電界となる電極24のパターン端部24a部の周
囲にはガス空間がなくなるので、放電が発生しにくくな
る。図13の断面図に本実施の形態6の回路基板がシリ
コンゲル9内に置かれたときに、シリコンゲル9内にボ
イド10が発生したときの様子を示す。本構造ではコレ
クタ電極24上の電界の一番高い部分24aがセラミッ
クスで覆われた構造となっているため、ゲル9を充填し
たときにボイド10が発生したとしても高電界部である
24aから離れているので、部分放電開始電圧が低下す
ることはない。この発明では、放電の原因となるボイド
が高電界部に形成されにくいという効果がある。なお、
コレクタ電極24をすっかり基板1に埋め込み、コレク
タ電極24と基板1とを面一にしコレクタ電極24が突
出しないように形成しても良い。
示すもので、同図(a)は電極パターン端部を示す断面
図、同図(b)は同図(a)の拡大断面図である。電極に段
差をつけた構造からなる実施の形態を示している。25
は周辺部の窒化アルミニウム基板1への接合面の一部を
削り取った段差を有する構造のコレクタ電極である。基
板との接合面端部25aはその上方の突出部25b部分
に覆われ、内側に入り込んだ構造となるので、電気力線
は接合面端部25aと上方突出部の基板との対向面端部
25bに分散し接合面端部25aでの電界集中を抑制で
きる。このような構造とすることによる電界抑制の効果
を図15の特性図に示す。電極厚さが 0.3mmで、厚みを
2分するように段差が形成され、接合面端部25aの曲
率半径rが0.03mmとして計算した。接合面端部25aの
上方突出部端部25bと接合面端部25aとの距離dが
大きくなり、接合面端部25aが内部に形成されるほど
電界が低くなることがわかる。なお、破線は図20に示
した従来構造の鋭角部2a(曲率半径rを0.01mmとした
場合)における電界を示す。このような段差は電極を形
成するための打ち抜き加工用の型に段差をつけたり、あ
るいは、電極打ち抜き後、電極端部を切削加工すること
により実現できる。本実施の形態7は、実施の形態4に
示した周辺部を厚く形成した電極、シールド電極に適用
しても電界抑制の効果が期待できる。
示すもので、同図(a)は平面図、同図(b)は同図(a)の
B−B線断面、電極パターン端部を示す断面図である。
14は窒化アルミニウム基板1に凹状に形成された溝、
15は窒化アルミニウム基板1の溝14表面に形成され
た導体膜である。導体膜15はコレクタ電極2の端部2
a及び溝14部の底面を覆うようにして形成してある。
導体膜15は金属の蒸着や導電性ペーストを塗布するこ
とにより形成できる。従来構造で高電界となっていた2
a部は新たに形成された導体膜15に覆われて平坦にな
るため高電界が抑制される。また、溝14部も接地電極
2に向かってゆるやかなR形状となっているので電界の
集中を抑制することができる。
てセラミック基板の窒化アルミニウム基板について説明
したが、この発明の効果は他のセラミック基板、セラミ
ックス以外の種々の絶縁基板に対して適用でき、電界集
中を抑制でき、部分放電開始電圧の高い回路基板が得ら
れるることはいうまでもない。
が電気回路パターン、他方が接地電極の場合について説
明したが、両方が電気回路パターンの場合に適用しても
同様の効果を奏する。また、電気回路パターンもコレク
タ電極とエミッタ電極に限らず、種々のものに適用して
も、同様の効果を奏する。さらに、上記実施例では、エ
ミッタ電極には高電圧が印加されないので、電極パター
ンの高電圧が印加されるコレクタ電極だけに、その電極
パターン端部の断面をRあるいはC面加工するなどして
電界を抑制する処理を施したが、エミッタ電極に同様の
処理を施してもよい。さらに、例えば電気回路パターン
の導体層がリング状の場合は、その内周端部において、
基板との接合面端部が突出することなく導体層の中(内
側)の方に入るように形成する。このような場合、厳密
に言うとその導体層最内周端部よりとなるが、この明細
書における導体層最外周端部より内側に入り込む断面構
造は、上記のような場合も含むものとする。
の第1の構成においては、絶縁基板と、この基板両面に
接合され、少なくとも一方が電気回路パターンである導
体層と、上記電気回路パターンの導体層上に、その外周
に沿って直接設置したシールド電極とを備え、このシー
ルド電極を、上記電気回路パターンの導体層より厚く
し、上記電気回路パターンの導体層外周に沿ってこのシ
ールド電極の一部が張り出し、この張り出した部分での
上記絶縁基板と対向する面の端部を、上記シールド電極
の最外周端からその内側に向って、絶縁基板との距離を
縮小する方向に傾斜した断面構造としたので、回路基板
内の高電界部分の電界集中を抑制でき、絶縁破壊電圧、
部分放電開始電圧を高くでき、回路基板の信頼性を向上
できる。
成は、絶縁基板と、この基板両面に 接合され、少なくと
も一方が電気回路パターンである導体層と、この電気回
路パターンの導体層に沿って、上記絶縁基板上に、上記
電気回路パターン導体層とは独立のものとして設置さ
れ、上記電気回路パターンの導体層と電気的に接続され
たガード電極とを備え、このガード電極を、上記電気回
路パターンの導体層より厚くし、上記電気回路パターン
の導体層との沿面距離が、上記絶縁基板厚さ以下となる
位置に設置し、上記ガード電極と上記絶縁基板との接合
面側の上記ガード電極外周端部を、上記ガード電極の最
外周端からその内側に向って、絶縁基板との距離を縮小
する方向に傾斜した断面構造としたので、上記と同様、
電界集中を抑制でき、絶縁破壊電圧、部分放電開始電圧
を高くでき、回路基板の信頼性を向上できる。
極パターン端部を示す断面図である。
造方法の一例を示すブロック図である。
界緩和効果を示す特性図である。
極パターン端部を示す断面図である。
界緩和効果を示す特性図である。
極パターン端部を示す断面図である。
界緩和効果を示す特性図である。
極パターン端部を示す断面斜視図である。
界緩和効果を示す特性図である。
電極パターン端部を示す断面斜視図である。
電界緩和効果を示す特性図である。
電極パターン端部を示す断面図である。
電極パターン端部においてボイドが発生した様子を示す
断面図である。
電極パターン端部を示す断面図である。
電界緩和効果を示す特性図である。
電極パターン端部を示す断面図である。
す断面図である。
明図である。
ロック図である。
大断面図である。
場合の回路基板の電極パターン端部の拡大断面図であ
る。
極、4 半導体素子、 5 エミッタ電極、9 シリコンゲル、10 ボイド、
11 シールド電極、 12 ガード電極、15 導体膜、21〜25 コレク
タ電極。
Claims (2)
- 【請求項1】絶縁基板と、この基板両面に接合され、少
なくとも一方が電気回路パターンである導体層と、 上記電気回路パターンの導体層上に、その外周に沿って
直接設置したシールド電極とを備え、 このシールド電極は、上記電気回路パターンの導体層よ
り厚く、上記電気回路パターンの導体層外周に沿ってこ
のシールド電極の一部が張り出し、この張り出した部分
での上記絶縁基板と対向する面の端部が、上記シールド
電極の最外周端からその内側に向って、絶縁基板との距
離を縮小する方向に傾斜した 断面構造を有することを特
徴とする回路基板。 - 【請求項2】絶縁基板と、 この基板両面に接合され、少なくとも一方が電気回路パ
ターンである導体層と、 この 電気回路パターンの導体層に沿って、上記絶縁基板
上に、上記電気回路パターン導体層とは独立のものとし
て設置され、上記電気回路パターンの導体層と電気的に
接続されたガード電極とを備え、 このガード電極は、上記電気回路パターンの導体層より
厚く、上記電気回路パターンの 導体層との沿面距離が、
上記絶縁基板厚さ以下となる位置に設置され、 上記ガード電極と上記絶縁基板との接合面側の上記ガー
ド電極 外周端部が、上記ガード電極の最外周端からその
内側に向って、絶縁基板との距離を縮小する方向に傾斜
した断面構造を有することを特徴とする回路基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29001395A JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
US08/652,291 US5986218A (en) | 1995-11-08 | 1996-07-10 | Circuit board with conductor layer for increased breakdown voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29001395A JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09135057A JPH09135057A (ja) | 1997-05-20 |
JP3491414B2 true JP3491414B2 (ja) | 2004-01-26 |
Family
ID=17750660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29001395A Expired - Fee Related JP3491414B2 (ja) | 1995-11-08 | 1995-11-08 | 回路基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5986218A (ja) |
JP (1) | JP3491414B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2894325B2 (ja) * | 1997-06-25 | 1999-05-24 | 日本電気株式会社 | 電子回路のシールド構造 |
JP2002522904A (ja) * | 1998-08-05 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 高電圧モジュール用の基板 |
DE19914815A1 (de) * | 1999-03-31 | 2000-10-05 | Abb Research Ltd | Halbleitermodul |
EP1818980A3 (de) * | 1999-06-22 | 2010-08-11 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
JP4158288B2 (ja) * | 1999-08-31 | 2008-10-01 | 三菱電機株式会社 | 半導体モジュール |
JP3849381B2 (ja) * | 1999-12-20 | 2006-11-22 | 株式会社日立製作所 | 絶縁回路基板の製造方法 |
IL154264A0 (en) * | 2001-06-06 | 2003-09-17 | Ibiden Co Ltd | Wafer prober |
JP2003258180A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP3863067B2 (ja) * | 2002-06-04 | 2006-12-27 | Dowaホールディングス株式会社 | 金属−セラミックス接合体の製造方法 |
US7096450B2 (en) * | 2003-06-28 | 2006-08-22 | International Business Machines Corporation | Enhancement of performance of a conductive wire in a multilayered substrate |
JP2005347354A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
DE102004033227A1 (de) * | 2004-07-08 | 2006-01-26 | Curamik Electronics Gmbh | Metall-Keramik-Substrat |
JP5051355B2 (ja) * | 2007-04-06 | 2012-10-17 | 日立電線株式会社 | プリント配線基板の製造方法 |
KR101944280B1 (ko) * | 2011-05-18 | 2019-01-31 | 엘지이노텍 주식회사 | 카메라 모듈 |
JP5957862B2 (ja) * | 2011-12-05 | 2016-07-27 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
JP5829139B2 (ja) * | 2012-02-03 | 2015-12-09 | 日東電工株式会社 | 配線回路基板およびその製造方法ならびに接続端子 |
JP2014120728A (ja) * | 2012-12-19 | 2014-06-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP6317178B2 (ja) * | 2013-11-27 | 2018-04-25 | 京セラ株式会社 | 回路基板および電子装置 |
JP6367701B2 (ja) * | 2013-12-26 | 2018-08-01 | 京セラ株式会社 | 回路基板およびその製造方法 |
WO2015133576A1 (ja) * | 2014-03-07 | 2015-09-11 | 日本碍子株式会社 | 接合体の製造方法及び接合体 |
CN106021667B (zh) * | 2016-05-11 | 2020-03-31 | 南京邮电大学 | 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法 |
DE102016214741B4 (de) * | 2016-08-09 | 2022-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Aufbau für mindestens einen mit elektronischen und/oder elektrischen Bauelementen bestückten Träger |
KR20210142631A (ko) | 2019-03-26 | 2021-11-25 | 미쓰비시 마테리알 가부시키가이샤 | 절연 회로 기판 |
US11236436B2 (en) * | 2020-01-23 | 2022-02-01 | Rockwell Collins, Inc. | Controlled induced warping of electronic substrates via electroplating |
JP6901019B1 (ja) | 2020-03-25 | 2021-07-14 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法 |
JP6897847B1 (ja) | 2020-06-02 | 2021-07-07 | 三菱マテリアル株式会社 | 絶縁樹脂回路基板の製造方法 |
JP2022083632A (ja) | 2020-11-25 | 2022-06-06 | 三菱マテリアル株式会社 | ヒートシンク一体型絶縁回路基板、および、ヒートシンク一体型絶縁回路基板の製造方法 |
DE102021000469A1 (de) * | 2021-01-30 | 2022-08-04 | Rolls-Royce Deutschland Ltd & Co Kg | Elektronische Vorrichtung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1539692A1 (de) * | 1966-06-23 | 1969-10-16 | Blume & Redecker Gmbh | Umklebevorrichtung fuer Spulen |
US4164071A (en) * | 1977-12-27 | 1979-08-14 | Ford Motor Company | Method of forming a circuit board with integral terminals |
US4295184A (en) * | 1978-08-21 | 1981-10-13 | Advanced Circuit Technology | Circuit board with self-locking terminals |
JPS55126983A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Discharge gap |
JPS604154A (ja) * | 1983-06-21 | 1985-01-10 | Ono Pharmaceut Co Ltd | 13−アザトロンボキサン類似化合物、その製造方法及びその化合物を有効成分として含有するトロンボキサン起因疾患治療剤 |
JPS6288346A (ja) * | 1985-10-15 | 1987-04-22 | Hitachi Ltd | 多層配線基板 |
JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
JPH01120886A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | セラミツク基板 |
US5296649A (en) * | 1991-03-26 | 1994-03-22 | The Furukawa Electric Co., Ltd. | Solder-coated printed circuit board and method of manufacturing the same |
JP2898814B2 (ja) * | 1992-02-25 | 1999-06-02 | 株式会社日立製作所 | 印刷インダクタ付き多層配線板 |
US5556023A (en) * | 1992-10-30 | 1996-09-17 | Showa Denko K.K. | Method of forming solder film |
US5679929A (en) * | 1995-07-28 | 1997-10-21 | Solectron Corporqtion | Anti-bridging pads for printed circuit boards and interconnecting substrates |
-
1995
- 1995-11-08 JP JP29001395A patent/JP3491414B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-10 US US08/652,291 patent/US5986218A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09135057A (ja) | 1997-05-20 |
US5986218A (en) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3491414B2 (ja) | 回路基板 | |
US5876859A (en) | Direct metal bonding | |
JP4712303B2 (ja) | ワンパッケージ化されたダイを有する半導体装置 | |
EP0848423A1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
EP1868244B1 (en) | Semiconductor device | |
JPH0645509A (ja) | 半導体装置およびその製造方法 | |
JP2007305671A (ja) | リードフレーム及びそれを用いた半導体装置 | |
JP2006128684A (ja) | 半導体電力スイッチングデバイスを製作および接続するための方法および装置 | |
US7567446B2 (en) | Power conversion apparatus including a rectifier circuit and an inverter circuit | |
US20170084482A1 (en) | Surface-mount electronic component | |
JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
US7397126B2 (en) | Semiconductor device | |
JP2002522904A (ja) | 高電圧モジュール用の基板 | |
JP2006245436A (ja) | 窒化珪素配線基板およびこれを用いた半導体モジュール | |
JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
JP5766347B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2004311691A (ja) | 回路用金属板およびセラミックス回路基板 | |
US5721044A (en) | Multiple substrate | |
EP1604401B1 (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
JP2001057409A (ja) | 半導体装置 | |
JP2000243870A (ja) | 半導体装置 | |
JP2670568B2 (ja) | 半導体装置 | |
JP2024027893A (ja) | 半導体装置 | |
JP2009158824A (ja) | 半導体装置およびその製造方法 | |
JP2004207431A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |