DE4038319A1 - Bezugsspannungserzeugungsschaltung - Google Patents
BezugsspannungserzeugungsschaltungInfo
- Publication number
- DE4038319A1 DE4038319A1 DE4038319A DE4038319A DE4038319A1 DE 4038319 A1 DE4038319 A1 DE 4038319A1 DE 4038319 A DE4038319 A DE 4038319A DE 4038319 A DE4038319 A DE 4038319A DE 4038319 A1 DE4038319 A1 DE 4038319A1
- Authority
- DE
- Germany
- Prior art keywords
- connection
- mos transistor
- diode
- reference voltage
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000000543 intermediate Substances 0.000 claims 2
- 230000001133 acceleration Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000011056 performance test Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
Die Erfindung betrifft eine Bezugsspannungserzeugungs
schaltung(sanordnung) der für verschiedene Arten von
integrierten Halbleiterschaltkreisen verwendeten Art.
Mit der Entwicklung der Halbleitertechnik und speziell
der Entwicklung von Mikrominiaturisierungs-Bearbei
tungstechniken ergab sich in neuerer Zeit eine zuneh
mende Tendenz in Richtung auf eine Mikrominiaturisie
rung auf dem Gebiet der Halbleiterspeicher. Im Hinblick
darauf und unter Berücksichtigung der Zuverlässigkeit
des Elements und des Energie- oder Leistungsverlusts
des Chips ist es wünschenswert, eine an das Element an
zulegende Stromquellenspannung zu senken.
Unter Berücksichtigung der Vereinbarkeit mit dem der
zeit angewandten System ist es für einen Anwender, der
verschiedene Arten von die verfügbaren Halbleiterspei
cher verwendenden Systemen benutzt, wünschenswert, daß
die von außen bzw. vom externen Abschnitt des Chips an
gelegte Stromquellenspannung Vcc (EXT) so benutzt wer
den kann, wie sie ist, auch wenn der Integrationsgrad
des Halbleiterspeichers erhöht wird. Aus diesem Grund
ist eine Technik entwickelt worden, bei welcher im in
ternen Abschnitt des Chips ein Speisespannungs-Begren
zungskreis vorgesehen wird, um damit die an das (eigent
liche) Element angelegte Spannung niedriger einzustel
len als die externe Speisespannung.
Der Speisespannungs-Begrenzungskreis umfaßt im allge
meinen eine Bezugsspannungserzeugungsschaltung, die
eine als Referenz- oder Bezugsspannung für die interne
Speisespannung des Chips dienende Spannung erzeugt, und
einen internen Speisespannungs-Ausgangskreis, welcher
die interne Speisespannung auf der Grundlage des Aus
gangssignals von der Bezugsspannungserzeugungsschaltung
konstanthält. Herkömmlicherweise wird in der Bezugsspan
nungserzeugungsschaltung eine Schaltung verwendet, in
welcher ein Widerstand R und zwei Dioden D1 und D2 in
Reihe geschaltet sind. Wenn bei dieser Bezugsspannungs
erzeugungsschaltung der Vorwärts- oder Durchlaßspan
nungsabfall der Dioden gleich VF ist, kann ein konstan
tes Ausgangssignal von 2VF erzielt werden. Erforderli
chenfalls können durch Erhöhung der Zahl der Dioden
auch höhere Bezugsspannungen erreicht werden.
Bei einer solchen bisherigen Bezugsspannungserzeugungs
schaltung entstehen jedoch Probleme, wenn zur Durchfüh
rung eines Spannungsbeschleunigungs- bzw. -anstiegs
versuchs eine höhere Spannung an den Chip angelegt
wird. Genauer gesagt: zur Durchführung des Spannungs
beschleunigungsversuchs im Halbleiterspeicher mit einem
eingebauten Speisespannungs-Begrenzungskreis ist es
- als erstes Problem - nötig, die Bezugsspannungserzeu
gungsschaltung so zu steuern, daß eine höhere Spannung
als die interne Chip-Speisespannung Vcc (INT) erreicht
wird, wenn die externe Speisespannung Vcc (EXT) eine
normale Arbeitsspannung übersteigt. In diesem Fall ist
die wünschenswerte Beziehung zwischen der externen
Speisespannung und der internen Speisespannung derart,
daß die interne Speisespannung Vcc (INT) eine konstan
te Größe aufweist, wenn die externe Speisespannung Vcc
(EXT) eine bestimmte Größe übersteigt, und die interne
Speisespannung Vcc (INT) mit einer konstanten Rate wie
der ansteigt, wenn die externe Speisespannung Vcc (EXT)
die maximale Größe Vcc max der normalen Arbeitsspannung
erreicht. Da jedoch bei der herkömmlichen, Dioden ver
wendenden Bezugsspannungserzeugungsschaltung unabhän
gig von der externen Speisespannung eine konstante Be
zugsspannung erzeugt wird, kann diese bisherige Bezugs
spannungserzeugungsschaltung nicht als Speisespannungs-
Begrenzungskreis der oben angegebenen Art benutzt wird.
Das zweite Problem der herkömmlichen Bezugsspannungser
zeugungsschaltung besteht darin, daß die Stabilität der
Charakteristik oder Kennlinie unzureichend ist. Insbe
sondere ist der Spannungsabfall in Durchlaßrichtung der
Diode im Herstellungsprozeß unterschiedlich. Insbeson
dere dann, wenn mehrere Dioden in Reihe geschaltet
sind, kann der dadurch ausgeübte Einfluß nicht vermie
den werden. Zudem ist der Spannungsabfall in Durchlaß
richtung bzw. Durchlaßspannungsabfall der Diode tempe
raturabhängig.
Wie erwähnt, ergeben sich bei der im herkömmlichen in
tegrierten Schaltkreis verwendeten Bezugsspannungserzeu
gungsschaltung Probleme, wenn sie als Speisespannungs-
Begrenzungskreis bei der Durchführung des Spannungsbe
schleunigungsversuchs oder -tests benutzt wird.
Aufgabe der Erfindung ist damit die Schaffung einer Be
zugsspannungserzeugungsschaltung, die sich zweckmäßig
für einen Speisespannungs-Begrenzungskreis eignet, der
bei Durchführung eines Spannungsbeschleunigungsver
suchs bzw. auch bei ansteigender Spannung wirksam und
zuverlässig arbeitet.
Gegenstand der Erfindung ist eine Bezugsspannungserzeu
gungsschaltung mit einem Widerstand, dessen einer An
schluß mit einem ersten Speise(spannungs)quellenan
schluß verbunden ist, einer oder mehreren ersten Dio
den, die zwischen den anderen Anschluß des Widerstands
und einen zweiten Speisequellenanschluß mit einer
Durchlaßpolarität gegen die Speisespannung bzw. in
Durchlaßrichtung für die Speisespannung geschaltet
sind, und einer oder mehreren Dioden, die parallel zum
Widerstand mit einer Durchlaßpolarität gegen die Spei
sespannung geschaltet sind.
Wenn bei der erfindungsgemäßen Bezugsspannungserzeu
gungsschaltung die Speisespannung abgetastet oder ge
wobbelt (swept) wird bzw. Schwankungen unterliegt, wird
ein Ausgangssignal entsprechend 1 : 1, d. h. Verhältnis
der Speisespannung zur Ausgangsspannung, erzielt, bis
die erste Diode durchschaltet. Daraufhin bleibt das
Ausgangssignal bis zu einem bestimmten Bereich auf
einer konstanten Größe, die durch die erste Diode be
stimmt wird. Wenn das Ausgangssignal den Bereich über
schreitet und die zweite Diode durchschaltet, kann ein
auf die Änderung der Speisespannung ansprechendes Aus
gangssignal mit einer Anstiegsrate erzielt werden, die
durch das Verhältnis der EIN- oder Durchschaltwider
stände von erster und zweiter Diode bestimmt wird. Da
mit läßt sich eine Charakteristik erzielen, die für die
Verwendung der Bezugsspannungserzeugungsschaltung als
Speisespannungs-Begrenzungskreis bei der Durchführung
eines Spannungsbeschleunigungsversuchs günstig ist.
Im folgenden sind bevorzugte Ausführungsformen der Er
findung anhand der Zeichnung näher erläutert. Es zei
gen:
Fig. 1 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß einer Ausführungsform
der Erfindung,
Fig. 2 eine graphische Darstellung zur Verdeut
lichung der Arbeitsweise der Bezugsspannungs
erzeugungsschaltung,
Fig. 3 ein Schaltbild einer anderen Ausführungs
form der Bezugsspannungserzeugungsschaltung
unter Verwendung eines MOS-Transistors,
Fig. 4 eine Schnittansicht des Aufbaus des bei der
Bezugsspannungserzeugungsschaltung nach Fig.
3 verwendeten MOS-Transistors,
Fig. 5 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß noch einer anderen Aus
führungsform der Erfindung, bei welcher die
Abhängigkeit von der externen Speisespan
nung änderbar ist,
Fig. 6 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß noch einer anderen Aus
führungsform der Erfindung, bei welcher die
Abhängigkeit von der externen Speisespan
nung änderbar ist,
Fig. 7 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß einer weiteren Ausfüh
rungsform der Erfindung, bei welcher die Ab
hängigkeit von der Ausgangsspannung und der
externen Speisespannung änderbar ist,
Fig. 8 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß noch einer weiteren
Ausführungsform der Erfindung, bei welcher
ein Ausgangsspannungs-Anstiegsbereich und
ein Ausgangsspannungs-Konstantbereich be
liebig oder willkürlich änderbar sind,
Fig. 9 ein Schaltbild einer Bezugsspannungserzeu
gungsschaltung gemäß noch einer weiteren
Ausführungsform, bei welcher ein MOS-Tran
sistor des anderen Polaritätstyps verwendet
wird, und
Fig. 10 ein Schaltbild eines internen Spannungsaus
gangskreises zur Erzeugung einer internen
Speisespannung auf der Grundlage einer Be
zugsspannung von der Bezugsspannungserzeu
gungsschaltung.
Bei der in Fig. 1 dargestellten Ausführungsform sind
ein Widerstand 1 und zwei pn-Übergang-Dioden 2 1 und 2 2
in Reihe zwischen einen ersten Speiseanschluß 4, an dem
eine externe Speisespannung Vcc (EXT) anliegt, und
einen zweiten Speiseanschluß 5, der normalerweise an
Massespannung liegt, geschaltet. Ein Knotenpunkt oder
eine Verzweigung zwischen dem Widerstand 1 und der
Diode 2 1 dient als Ausgangsanschluß 6. Zwischen den
ersten Speiseanschluß 4 und den Ausgangsanschluß 6 sind
drei pn-Übergang-Dioden 3 1, 3 2 und 3 3 in Reihe geschal
tet.
Bei dieser Ausführungsform werden in einem Bereich, in
welchem die extern an den Chip angelegte Speisespannung
Vcc niedriger ist als die doppelte Durchlaßanstiegsspan
nung VF der pn-Übergang-Diode 2 1, 2 2, 3 1, 3 2 und 3 3 die
pn-Übergang-Dioden 2 1, 2 2, 3 1, 3 2 und 3 3 abgeschaltet
bzw. zum Sperren gebracht, wobei eine der Speisespannung
Vcc gleiche Ausgangsspannung gemäß Fig. 2 am Ausgangs
anschluß 6 erhalten wird (Bereich a). Wenn die Speise
spannung Vcc ansteigt und die pn-Übergang-Dioden 2 1 und
2 2 durchschalten, kann am Ausgangsanschluß 6 eine durch
die Durchlaßanstiegsspannung (forward rising voltage)
der pn-Übergang-Dioden 2 1 und 2 2 bestimmte konstante
Größe erzielt werden (Bereich b). Wenn die Speisespan
nung Vcc weiter ansteigt und die pn-Übergang-Dioden 2 1,
2 2, 3 1, 3 2 und 3 3 durchschalten, wird eine Teil-Span
nung der Speisespannung Vcc, die durch das Impedanzver
hältnis der pn-Übergang-Dioden 2 1 und 2 2 zu den pn-
Übergang-Dioden 3 1-3 3 bestimmt wird und die in Ab
hängigkeit von der Speisespannung Vcc ansteigt, ausge
geben (Bereich c).
Da bei der beschriebenen Bezugsspannungserzeugungsschal
tung die Ausgangsspannung entsprechend dem Anstieg der
Speisespannung ansteigt, kann der Spannungsbeschleuni
gungsversuch durchgeführt werden.
Bei der in Fig. 3 dargestellten Ausführungsform der Be
zugsspannungserzeugungsschaltung sind der Widerstand 1
und ein p-Kanal-MOS-Transistor 8 in Reihe zwischen den
ersten Speiseanschluß 4, an dem die externe Speisespan
nung Vcc (EXT) anliegt, und den zweiten Speiseanschluß
5, der an der normalen Massespannung (am Massepoten
tial) liegt, geschaltet. Der Knotenpunkt zwischen dem
Widerstand 1 und dem p-Kanal-MOS-Transistor 8 dient als
Ausgangsanschluß 6. Der genannte Transistor 8, bei dem
Gate und Drain zusammengeschaltet sind, dient als Diode
mit einer Vorwärts- bzw. Durchlaßcharakteristik in be
zug auf eine Speisespannung. Mit anderen Worten: Gate
und Drain des Transistors 8 sind an den zweiten Speise
spannungsanschluß 5, Source und Substrat (oder Wanne)
an den Widerstand 1 angeschlossen. Zwei p-Kanal-MOS-
Transistoren 9 1 und 9 2 sind in Reihe zwischen den er
sten Speisespannungsanschluß 4 und den Ausgangsanschluß
6 geschaltet. Ähnlich wie beim MOS-Transistor 8 sind
bei diesen Transistoren 9 1 und 9 2 jeweils Gate und
Drain zusammengeschaltet (d. h. kurzgeschlossen), so daß
eine Diode gebildet ist.
Fig. 4 zeigt im Schnitt den Aufbau der genannten MOS-
Transistoren 8, 9 1 und 9 2. Dabei sind eine p-(Typ-)
Sourcezone 12 und eine Drainzone 13 auf einen n-(Typ-)
Siliziumsubstrat (oder einer -wanne) 11 geformt, wobei
ein Substratbereich zwischen Sourcezone 12 und Drain
zone 13 als Kanalbereich oder -zone 14 dient, auf dem
bzw. der eine Gateelektrode 16 unter Zwischenfügung
eines Gateisolierfilms 15 geformt ist. In die Kanal
zone 14 sind keine Fremdatome durch Ionenimplantation
eingeführt. Genauer gesagt: das Substrat 11 besitzt
z. B. eine Fremdatomkonzentration von 1×1017/cm3; der
Gateisolierfilm 15 besteht aus einem Siliziumoxidfilm
einer Dicke von 16 nm (160 Å), und die Gateelektrode 16
ist aus einem polykristallinen n⁺-(Typ-)Silizium ge
formt. Mit anderen Worten: die Kanalzone 14 enthält
kein durch Ionenimplantation eingeführtes Fremdatom und
besitzt eine Fremdatomkonzentration von 1×1017/cm3,
was praktisch derjenigen des Oberflächenbereichs des
Substrats entspricht. Infolgedessen betragen die Schwel
lenwertspannungen Vth der MOS-Transistoren 8, 9 1 und 9 2
etwa -1,8 V, und diese MOS-Transistoren 8, 9 1 und 9 2
besitzen die Charakteristik von Dioden, wobei die MOS-
Transistoren 8, 9 1 und 9 2 einen Anstieg auf eine Schwel
lenwertspannung |Vth| zeigen.
In dem Bereich, in welchem die dem Chip extern aufge
prägte Speisespannung Vcc niedriger ist als die Schwel
lenwertspannung |Vth| des MOS-Transistors 8, wird bei
dieser Ausführungsform der MOS-Transistor 8 zum Sperren
gebracht. Da dabei die MOS-Transistoren 9 1 und 9 2 sper
ren, kann ein(e) Ausgangssignal oder -spannung, das
bzw. die der Speisespannung Vcc gleich ist, gemäß Fig.
2 am Ausgangsanschluß 6 erhalten werden (Bereich a).
Wenn die Speisespannung Vcc ansteigt und der MOS-Tran
sistor 8 durchschaltet, kann eine durch die Schwellen
wertspannung Vth des MOS-Transistors 8 bestimmte kon
stante Größe am Ausgangsanschluß 6 erhalten werden (Be
reich b). Wenn die Speisespannung Vcc weiter ansteigt
und die MOS-Transistoren 9 1 und 9 2 durchschalten, kann
eine Teil-Spannung (divisional voltage) der Speisespan
nung Vcc, die durch das Impedanzverhältnis des MOS-
Transistors 8 zu den MOS-Transistoren 9 1 und 9 2 be
stimmt wird und die in Abhängigkeit von der Speisespan
nung Vcc ansteigt, als Ausgangsspannung erhalten werden
(Bereich c).
Wenn - wie erwähnt - der Spannungsbegrenzungskreis die
Bezugsspannungserzeugungsschaltung gemäß dieser Ausfüh
rungsform umfaßt und ein noch näher zu beschreibender
interner Spannungsausgangskreis, der auf dem gleichen
Substrat ausgebildet ist, in der Bezugsspannungserzeu
gungsschaltung verwendet wird, kann bei der Durchfüh
rung des Spannungsbeschleunigungsversuchs oder -tests
die interne Spannung in Abhängigkeit von der externen
Speisespannung erhöht werden. Da weiterhin bei dieser
Ausführungsform die zu erzeugende Bezugsspannung die
Schwellenwertspannung des MOS-Transistors ist, bei dem
in die Kanalzone kein Fremdatom durch Ionenimplantation
eingeführt ist, kann die bei der Ausführungsform nach
Fig. 1 durch eine Anzahl von pn-Übergang-Dioden gelie
ferte Bezugsspannung von einem (einzigen) MOS-Transi
stor erhalten werden. Bei Verwendung des MOS-Transi
stors, bei dem - wie erwähnt - keine Ionenimplantation
in der Kanalzone vorgenommen wurde, ist außerdem die
Differenz der Schwellenwertspannung Vth im Herstel
lungsprozeß (zwischen einzelnen) Transistoren sehr
klein, so daß eine stabile Bezugsspannung erzielt wer
den kann. Die Temperaturabhängigkeit der (MOS-)Diode
ist geringer als bei der pn-Übergang-Diode.
Fig. 5 zeigt eine Bezugsspannungserzeugungsschaltung
gemäß noch einer anderen Ausführungsform, bei welcher
- im Unterschied zur Ausführungsform nach Fig. 3 - ein
Widerstand 7 zwischen den MOS-Transistor 8 und den Aus
gangsanschluß 6 eingefügt ist.
Beim Leistungstest am Halbleiter-Chip wird häufig eine
Methode angewandt, bei welcher verschiedene Parameter,
wie Zugriffszeit, durch Änderung der Speisespannung ge
messen oder bestimmt werden. Da jedoch bei der Schal
tung gemäß obiger Ausführungsform die Spannung am Aus
gangsanschluß im Bereich b konstant ist, hängt die in
terne Speisespannung des Halbleiter-Chips nicht von der
externen Speisespannung ab, und sie wird (oder bleibt)
konstant. Infolgedessen ist (wäre) zu erwarten, daß der
Leistungstest am Halbleiter-Chip schwierig durchzufüh
ren ist. Da jedoch bei der Ausführungsform nach Fig. 5
der Widerstand 7 zur Schaltung hinzugefügt ist, kann
die Spannung am Ausgangsanschluß 6 im Bereich b mit dem
Anstieg der externen Speisespannung geringfügig erhöht
werden. Der Leistungstest am Halbleiter-Chip läßt sich
mithin einfach durchführen. Dabei kann die Abhängigkeit
der Ausgangsspannung am Ausgangsanschluß 6, wenn die
externe Speisespannung im Bereich b liegt, durch Ände
rung des Widerstandswerts geändert werden. Mit anderen
Worten: die Abhängigkeit der externen Speisespannung
wird mit höherem Widerstandswert des Widerstands 7 grö
ßer. Für die Übertragung der milden bzw. schwachen
(lenient) Speisespannungsabhängigkeit auf die Bezugs
spannung kann auch folgende Methode in Betracht gezogen
werden:
Bei der Ausführungsform nach Fig. 3 entspricht - ge nauer gesagt - die Substrat-(Wannen-)Spannung des MOS- Transistors 8 für Bezugsspannungserzeugung der Drain spannung. Die Substratspannung wird jedoch im Bereich bis zur Speisespannung verschiedentlich geändert, so daß damit die genannte Speisespannungsabhängigkeit ge ändert werden kann. Beispielsweise kann gemäß Fig. 6 die Substratspannung des MOS-Transistors 8 vom Zwi schenpunkt (Abgriff) des zwischen den Speiseanschluß 4 und den Ausgangsanschluß 6 eingeschalteten Widerstands 1 (1 1) abgenommen werden. Da die sog. Substratvorspan nung (Sperrvorspannung) an den MOS-Transistor 8 ange legt ist, behält (holds) mithin die Schwellenwertspan nung Vth die Speisespannungsabhängigkeit, so daß die milde bzw. schwache (lenient) Speisespannungsabhängig keit auf die Ausgangsspannung ausgeübt werden kann.
Bei der Ausführungsform nach Fig. 3 entspricht - ge nauer gesagt - die Substrat-(Wannen-)Spannung des MOS- Transistors 8 für Bezugsspannungserzeugung der Drain spannung. Die Substratspannung wird jedoch im Bereich bis zur Speisespannung verschiedentlich geändert, so daß damit die genannte Speisespannungsabhängigkeit ge ändert werden kann. Beispielsweise kann gemäß Fig. 6 die Substratspannung des MOS-Transistors 8 vom Zwi schenpunkt (Abgriff) des zwischen den Speiseanschluß 4 und den Ausgangsanschluß 6 eingeschalteten Widerstands 1 (1 1) abgenommen werden. Da die sog. Substratvorspan nung (Sperrvorspannung) an den MOS-Transistor 8 ange legt ist, behält (holds) mithin die Schwellenwertspan nung Vth die Speisespannungsabhängigkeit, so daß die milde bzw. schwache (lenient) Speisespannungsabhängig keit auf die Ausgangsspannung ausgeübt werden kann.
Fig. 7 zeigt eine Ausführungsform in Form einer Abwand
lung der Ausführungsform nach Fig. 5. Dabei ist ein Wi
derstand 10 zwischen einen Knotenpunkt, an dem der Wi
derstand 1 sowie Gate und Drain des Transistors 9 2 zu
sammengeschaltet sind, und den Ausgangsanschluß 6 ein
geschaltet. Außerdem kann dabei die Substratspannung
des MOS-Transistors 9 2 nicht von dessen Source, son
dern von der Speisespannung Vcc erhalten werden. Bei
dieser Bezugsspannungserzeugungsschaltung werden (sind)
der Widerstandswert des hinzugefügten Widerstands 10
und die Substratspannung des MOS-Transistors 9 2 geän
dert, so daß die Größe der Speisespannung bei Änderung
der Spannung am Ausgangsanschluß 6 vom Bereich b gemäß
Fig. 2 auf den Bereich c und die Abhängigkeit (von) der
externen Speisespannung (Spannungsanstiegswinkel) ein
gestellt werden können. Wenn insbesondere der Wider
stand 10 und die von der Substratspannung des MOS-Tran
sistors 9 2 verschiedenen Parameter nicht geändert wer
den, kann die Speisespannungsabhängigkeit im Bereich c
mit Vergrößerung des Werts des Widerstands 10 klein
eingestellt werden. Da außerdem die Substratspannung
des MOS-Transistors 9 2 höher eingestellt ist als die
Sourcespannung des MOS-Transistors 9 2, kann die ex
terne Speisespannung zur Hochpotentialseite verschoben
werden, wenn sich die Spannung am Ausgangsanschluß 6
vom Bereich b zum Bereich c ändert.
Bei den beschriebenen Ausführungsformen sind ein MOS-
Transistor als erste Diode für Bezugsspannungserzeugung
und zwei MOS-Transistoren als zweite Diode für die Be
stimmung der Anstiegskurve der Ausgangsspannung bei
Durchführung der (des) Spannungsbeschleunigung(stests)
vorgesehen. Je nach der Einstellung der Größen (ranges)
der Bereiche a und b der Ausgangsspannung kann die Zahl
dieser Transistoren beliebig gewählt werden.
Beispielsweise können gemäß Fig. 8 die erste Diode
durch zwei MOS-Transistoren 8 1 und 8 2 und die zweite
Diode durch einen MOS-Transistor 9 gebildet sein.
Fig. 9 zeigt eine Ausführungsform unter Verwendung
eines n-Kanal-MOS-Transistors als Diode. Insbesondere
sind dabei ein n-Kanal-MOS-Transistor 18 als erste
Diode für Bezugsspannungserzeugung und zwei n-Kanal-
MOS-Transistoren 19 1 und 19 2 als zweite Diode vorge
sehen. Im Gegensatz zum p-Kanal-MOS-Transistor sind in
diesem Fall bei den MOS-Transistoren 18, 19 1 und 19 2
Gate und Drain gemäß Fig. 9 (jeweils) mit der Hoch
potentialseite verbunden. Damit kann die Charakte
ristik der Diode, die einen Anstieg auf der Schwellen
wertspannung zeigt, erzielt werden. Wie erwähnt, kann
erfindungsgemäß nicht nur der p-Kanal-MOS-Transistor,
sondern auch ein n-Kanal-MOS-Transistor als Diode be
nutzt werden.
Fig. 10 veranschaulicht einen internen Spannungsaus
gangskreis, der eine interne Speisespannung auf der
Grundlage der durch die bechriebene Bezugsspannungser
zeugungsschaltung erzeugten Bezugsspannung erzeugt.
Im internen Spannungsausgangskreis (internal voltage
output circuit) ist ein Differentialverstärker 20 vor
gesehen, und eine reversierende bzw. invertierende
(reverse) Eingangsklemme des Differentialverstärkers 20
ist mit der Ausgangsklemme der Bezugsspannungserzeu
gungsschaltung verbunden, während die Ausgangsklemme
mit der Gateelektrode eines p-Kanal-MOS-Transistors 2 3
verbunden ist, dessen Drain an einen internen Speise
ausgangsanschluß 2 1 angeschlossen ist. Widerstände 24
und 25, die jeweils Widerstandswerte R1 bzw. R2 auf
weisen, sind in Reihe zwischen den internen Speise
(spannungs)ausgangsanschluß 2 1 und eine Erdungs- oder
Masseelektrode geschaltet. Ein Knotenpunkt 2 2 zwischen
den Widerständen 24 und 25 ist mit der nichtreversie
renden bzw. -invertierenden Eingangsklemme des Diffe
rentialverstärkers 20 verbunden. Weiterhin sind der
Differentialverstärker 20 und der MOS-Transistor 2 3
über den Speiseanschluß 4 mit der externen Speisespan
nungsversorgung (external supply) verbunden.
Wenn eine Bezugsspannung Vref dem internen Spannungs
ausgangskreis über den Anschluß 6 von der Bezugsspan
nungserzeugungsschaltung zugespeist wird, gibt der in
terne Spannungsausgangskreis die interne Spannung
((R1 + R2)/R2) × Vref aus. Durch beliebige Wahl der
Widerstandswerte R1 und R2 kann die interne Spannung
auf eine gewünschte Größe entsprechend der Bezugsspan
nung eingestellt werden.
Bei den beschriebenen Ausführungsformen kann eine der
ersten und zweiten Dioden durch mindestens eine pn-
Übergang-Diode und die andere durch mindestens einen
MOS-Transistor gebildet werden.
Wie vorstehend beschrieben, wird mit der Erfindung eine
Bezugsspannungserzeugungsschaltung geschaffen, die eine
als Bezugsspannung eines Speisespannungsbegrenzungs
kreises geeignete Ausgangsspannung erzeugt.
Claims (15)
1. Bezugsspannungserzeugungsschaltung, die auf einem
Halbleitersubstrat einheitlich geformt bzw. inte
griert und zwischen erste und zweite Speise(span
nungs)anschlüsse (4, 5), an denen eine externe
Speisespannung anliegt, geschaltet ist, gekenn
zeichnet durch
eine elektrische Widerstandseinheit (1) mit einem ersten Anschluß, der mit dem ersten Speise anschluß, an welchem ein hohes Potential anliegt, verbunden ist, und mit einem zweiten Anschluß,
mindestens eine zwischen den zweiten Anschluß der elektrischen Widerstandseinheit (1) und den zweiten Speiseanschluß (5), der an einem niedrigen Potential liegt, geschaltete erste Diode (2 1, 2 2, 8, 8 1, 8 2, 18) mit einer Vorwärts- oder Durchlaß charakteristik in bezug auf die Speisespannung und
mindestens eine zur elektrischen Widerstandsein heit (1) parallelgeschaltete und mit der ersten Diode in Reihe geschaltete zweite Diode (3 1, 3 2, 3 3, 9, 9 1, 9 2, 19, 19 2) mit einer Vorwärts- oder Durchlaßcharakteristik in bezug auf die Speisespan nung, wobei ein(e) Verzweigung oder Knotenpunkt zwischen der ersten Diode und der zweiten Diode an eine Ausgangsanschlußeinheit angeschlossen ist.
eine elektrische Widerstandseinheit (1) mit einem ersten Anschluß, der mit dem ersten Speise anschluß, an welchem ein hohes Potential anliegt, verbunden ist, und mit einem zweiten Anschluß,
mindestens eine zwischen den zweiten Anschluß der elektrischen Widerstandseinheit (1) und den zweiten Speiseanschluß (5), der an einem niedrigen Potential liegt, geschaltete erste Diode (2 1, 2 2, 8, 8 1, 8 2, 18) mit einer Vorwärts- oder Durchlaß charakteristik in bezug auf die Speisespannung und
mindestens eine zur elektrischen Widerstandsein heit (1) parallelgeschaltete und mit der ersten Diode in Reihe geschaltete zweite Diode (3 1, 3 2, 3 3, 9, 9 1, 9 2, 19, 19 2) mit einer Vorwärts- oder Durchlaßcharakteristik in bezug auf die Speisespan nung, wobei ein(e) Verzweigung oder Knotenpunkt zwischen der ersten Diode und der zweiten Diode an eine Ausgangsanschlußeinheit angeschlossen ist.
2. Bezugsspannungserzeugungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß jede der ersten und
zweiten Dioden (8, 8 1, 9, 9 1, 9 2, 18, 19 1, 19 2)
durch einen MOS-Transistor mit Gate und Drain, die
zusammengeschaltet sind, gebildet ist.
3. Bezugsspannungserzeugungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die erste Diode (8, 8 1,
8 2, 18) durch eine MOS-Transistorkreiseinheit mit
mindestens einem p-Kanal-MOS-Transistor oder n-Ka
nal-MOS-Transistor gebildet ist, der eine Gate- und
eine Drainelektrode, die zusammengeschaltet sind
und den einen Anschluß der Diode bilden, sowie eine
den anderen Anschluß der Diode bildende Sourceelek
trode aufweist, wobei der eine Anschluß mit dem
zweiten Speiseanschluß und der andere Anschluß mit
der Widerstandseinheit (1) verbunden sind.
4. Bezugsspannungserzeugungsschaltung nach Anspruch 3,
dadurch gekennzeichnet, daß der MOS-Transistor
einen Substratspannungsanschluß aufweist und die
Widerstandseinheit (1) einen mit dem Substratspan
nungsanschluß des MOS-Transistors verbundenen Zwi
schenanschluß bzw. Abgriff aufweist.
5. Bezugsspannungserzeugungsschaltung nach Anspruch 3,
dadurch gekennzeichnet, daß die MOS-Transistorkreis
einheit aus einer Anzahl von in Reihe geschalteten
MOS-Transistoren (8 1, 8 2) gebildet ist.
6. Bezugsspannungserzeugungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die zweite Diode aus
einer MOS-Transistorkreiseinheit mit einer Gate-
und einer Drainelektrode, die zusammengeschaltet
sind und den einen Anschluß der Diode bilden, und
einer den anderen Anschluß der Diode bildenden
Sourceelektrode gebildet ist und der eine An
schluß mit der Widerstandseinheit (1) und der an
dere Anschluß mit dem ersten Speiseanschluß (4)
verbunden sind.
7. Bezugsspannungserzeugungsschaltung nach Anspruch 6,
dadurch gekennzeichnet, daß die MOS-Transistor
kreiseinheit aus einer Anzahl von in Reihe geschal
teten MOS-Transistoren (9 1, 9 2) besteht.
8. Bezugsspannungserzeugungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß die erste Diode aus
einer MOS-Transistorkreiseinheit umfassend minde
stens einen p-Kanal-MOS-Transistor (8, 8 1, 8 2) oder
n-Kanal-MOS-Transistor (18) mit einer Gate- und
einer Drainelektrode, die zusammengeschaltet sind
und den einen Anschluß der ersten Diode bilden, und
einer den anderen Anschluß der ersten Diode bilden
den Sourceelektrode, gebildet ist, der eine An
schluß mit dem zweiten Speiseanschluß (5) und der
andere Anschluß mit der Widerstandseinheit (1) ver
bunden sind, und die zweite Diode durch eine
MOS-Transistorkreiseinheit, umfassend mindestens
einen p-Kanal-MOS-Transistor (9, 9 1, 9 2) oder n-
Kanal-MOS-Transistor (19 1, 19 2) mit einer Gate- und
einer Drainelektrode, die zusammengeschaltet sind
und den einen Anschluß der zweiten Diode bilden,
und einer den anderen Anschluß der zweiten Diode
bildenden Sourceelektrode, gebildet ist, wobei der
eine Anschluß der zweiten Diode mit der Widerstands
einheit und ihr anderer Anschluß mit dem ersten
Speiseanschluß (4) verbunden sind.
9. Bezugsspannungserzeugungsschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß ein zusätzlicher Wider
stand zwischen die erste Diode und die zweite Diode
geschaltet ist, so daß die Abhängigkeit von der ex
ternen Speisespannung änderbar ist.
10. Bezugsspannungserzeugungsschaltung, die auf einem
Halbleitersubstrat einheitlich geformt bzw. inte
griert und zwischen erste und zweite Speise(span
nungs)anschlüsse (4, 5), an denen eine externe
Speisespannung anliegt, geschaltet ist, gekenn
zeichnet durch
eine elektrische Widerstandseinheit mit einem ersten Anschluß, der mit dem ersten Speiseanschluß (4), an welchem ein hohes Potential anliegt, ver bunden ist, und einem zweiten Anschluß,
mindestens einen ersten MOS-Transistor (8, 8 1, 8 2, 18 1, 18 2), der zwischen den zweiten Anschluß der elektrischen Widerstandseinheit (1) und den zweiten Speiseanschluß (5), der an einem niedrigen Potential liegt, geschaltet ist und der eine Gate- und eine Drainelektrode aufweist, die zusammenge schaltet sind, um als Durchlaß-Diode (forward diode) zu wirken,
mindestens einen zweiten MOS-Transistor (9, 9 1, 9 2, 19 1, 19 2), der zur elektrischen Widerstands einheit (1) parallelgeschaltet und mit dem ersten MOS-Transistor in Reihe geschaltet ist und der eine Gate- und eine Drainelektrode aufweist, die zusam mengeschaltet sind, um als Durchlaß-Diode zu wir ken, und
eine mit einem Knotenpunkt zwischen erstem und zweitem MOS-Transistor verbundene Ausgangsanschluß einheit (6) .
eine elektrische Widerstandseinheit mit einem ersten Anschluß, der mit dem ersten Speiseanschluß (4), an welchem ein hohes Potential anliegt, ver bunden ist, und einem zweiten Anschluß,
mindestens einen ersten MOS-Transistor (8, 8 1, 8 2, 18 1, 18 2), der zwischen den zweiten Anschluß der elektrischen Widerstandseinheit (1) und den zweiten Speiseanschluß (5), der an einem niedrigen Potential liegt, geschaltet ist und der eine Gate- und eine Drainelektrode aufweist, die zusammenge schaltet sind, um als Durchlaß-Diode (forward diode) zu wirken,
mindestens einen zweiten MOS-Transistor (9, 9 1, 9 2, 19 1, 19 2), der zur elektrischen Widerstands einheit (1) parallelgeschaltet und mit dem ersten MOS-Transistor in Reihe geschaltet ist und der eine Gate- und eine Drainelektrode aufweist, die zusam mengeschaltet sind, um als Durchlaß-Diode zu wir ken, und
eine mit einem Knotenpunkt zwischen erstem und zweitem MOS-Transistor verbundene Ausgangsanschluß einheit (6) .
11. Bezugsspannungserzeugungsschaltung nach Anspruch
10, dadurch gekennzeichnet, daß sie ein zwischen
die Widerstandseinheit (1) und die Ausgangsan
schlußeinheit (6) geschaltetes erstes Widerstands
element (10) und ein zwischen die Ausgangsanschluß
einheit (6) und den ersten MOS-Transistor (8) ge
schaltetes zweites Widerstandselement (7) aufweist
und der zweite MOS-Transistor einen mit dem ersten
Speiseanschluß (4) verbundenen Substratspannungs
anschluß aufweist.
12. Bezugsspannungserzeugungsschaltung nach Anspruch
10, dadurch gekennzeichnet, daß erster und zweiter
MOS-Transistor jeweils einen Wannenbereich (well
region) (11) einer vorbestimmten Fremdatomkonzen
tration und einen Kanalbereich (14) einer Fremd
atomkonzentration, die praktisch der Fremdatomkon
zentration des Wannenbereichs entspricht, aufwei
sen.
13. Bezugsspannungserzeugungsschaltung nach Anspruch
12, dadurch gekennzeichnet, daß erster und zweiter
MOS-Transistor jeweils einen aus einem Silizium
oxidfilm einer Dicke von 16 nm (160 Å) bestehen
den Gateisolierfilm (15) und eine aus einem poly
kristallinen n⁺-(Typ-)Siliziumfilm bestehende Gate
elektrode (16) aufweisen und der Kanalbereich (14)
eine Fremdatomkonzentration von 1×1017/cm3 auf
weist.
14. Bezugsspannungserzeugungsschaltung nach Anspruch
10, dadurch gekennzeichnet, daß der erste MOS-
Transistor einen Substratspannungsanschluß aufweist
und die Widerstandseinheit (1) aus einem Widerstand
mit einem Zwischenanschluß, der mit dem Substrat
spannungsanschluß des ersten MOS-Transistors ver
bunden ist, besteht.
15. Bezugsspannungserzeugungsschaltung nach Anspruch
10, dadurch gekennzeichnet, daß ein zusätzlicher
Widerstand zwischen den ersten und den zweiten MOS-
Transistor geschaltet ist, so daß die Abhängigkeit
von der externen Speisespannung änderbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1311368A JP2809768B2 (ja) | 1989-11-30 | 1989-11-30 | 基準電位発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4038319A1 true DE4038319A1 (de) | 1991-06-06 |
DE4038319C2 DE4038319C2 (de) | 1994-11-10 |
Family
ID=18016332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4038319A Expired - Fee Related DE4038319C2 (de) | 1989-11-30 | 1990-11-30 | Schaltung zur Erzeugung einer für das Einbrennen einer integrierten Schaltung testweise erhöhbaren Bezugsspannung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5150188A (de) |
JP (1) | JP2809768B2 (de) |
KR (1) | KR940004445B1 (de) |
DE (1) | DE4038319C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2680586A1 (fr) * | 1991-08-19 | 1993-02-26 | Samsung Electronics Co Ltd | Circuit generateur de tension d'alimentation interne programmable electriquement. |
FR2680585A1 (fr) * | 1991-08-19 | 1993-02-26 | Samsung Electronics Co Ltd | Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. |
DE4214403A1 (de) * | 1992-03-20 | 1993-09-23 | Samsung Electronics Co Ltd | Bezugsstromgeneratorschaltung |
EP0585755A1 (de) * | 1992-09-03 | 1994-03-09 | United Memories, Inc. | Vorrichtung und Verfahren zur Erzeugung einer temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03208107A (ja) * | 1990-01-10 | 1991-09-11 | Sharp Corp | リファレンスレベル発生回路 |
KR940002433B1 (ko) * | 1991-07-03 | 1994-03-24 | 삼성전자 주식회사 | 정 전압회로 |
US5397934A (en) * | 1993-04-05 | 1995-03-14 | National Semiconductor Corporation | Apparatus and method for adjusting the threshold voltage of MOS transistors |
EP0860762A3 (de) * | 1997-02-25 | 1999-04-07 | TEMIC TELEFUNKEN microelectronic GmbH | Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung |
DE19819265C1 (de) * | 1998-04-30 | 1999-08-19 | Micronas Intermetall Gmbh | Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
US6690083B1 (en) * | 2000-06-01 | 2004-02-10 | Koninklijke Philips Electronics N.V. | Use of silicide blocking layer to create high valued resistor and diode for sub-1V bandgap |
DE102004017284B4 (de) | 2004-04-07 | 2012-06-06 | Qimonda Ag | Integrierte Halbleiterschaltung und Verfahren zur Prüfung der integrierten Halbleiterschaltung |
US20230140757A1 (en) * | 2020-02-19 | 2023-05-04 | Rohm Co., Ltd. | Clamp circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0063483A2 (de) * | 1981-04-17 | 1982-10-27 | Hitachi, Ltd. | Integrierte Halbleiterschaltung |
DE3722421A1 (de) * | 1986-09-11 | 1988-03-24 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59111514A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | 半導体集積回路 |
JPS5897714A (ja) * | 1981-12-04 | 1983-06-10 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JPS60694A (ja) * | 1983-06-15 | 1985-01-05 | Hitachi Ltd | 半導体メモリ |
JPS61221812A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 電圧発生回路 |
JPS61294527A (ja) * | 1985-06-24 | 1986-12-25 | Nec Corp | 基準電圧発生回路 |
JPS62188255A (ja) * | 1986-02-13 | 1987-08-17 | Toshiba Corp | 基準電圧発生回路 |
JPS6323567A (ja) * | 1986-07-14 | 1988-01-30 | Meidensha Electric Mfg Co Ltd | コンバ−タの制御装置 |
KR910001068B1 (ko) * | 1988-07-11 | 1991-02-23 | 삼성전자 주식회사 | 메모리장치의 공급전압 안정화회로 |
JPH0284761A (ja) * | 1988-09-21 | 1990-03-26 | Nec Corp | 基準電圧発生回路 |
JP2652061B2 (ja) * | 1989-06-06 | 1997-09-10 | 三菱電機株式会社 | 中間電位発生回路 |
JP2674669B2 (ja) * | 1989-08-23 | 1997-11-12 | 株式会社東芝 | 半導体集積回路 |
-
1989
- 1989-11-30 JP JP1311368A patent/JP2809768B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-30 KR KR1019900019730A patent/KR940004445B1/ko not_active IP Right Cessation
- 1990-11-30 DE DE4038319A patent/DE4038319C2/de not_active Expired - Fee Related
- 1990-11-30 US US07/620,030 patent/US5150188A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0063483A2 (de) * | 1981-04-17 | 1982-10-27 | Hitachi, Ltd. | Integrierte Halbleiterschaltung |
DE3722421A1 (de) * | 1986-09-11 | 1988-03-24 | Mitsubishi Electric Corp | Integrierte halbleiterschaltung |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2680586A1 (fr) * | 1991-08-19 | 1993-02-26 | Samsung Electronics Co Ltd | Circuit generateur de tension d'alimentation interne programmable electriquement. |
FR2680585A1 (fr) * | 1991-08-19 | 1993-02-26 | Samsung Electronics Co Ltd | Circuit generateur de tension interne correspondant a une tension externe appliquee a une puce a semi-conducteur. |
DE4214403A1 (de) * | 1992-03-20 | 1993-09-23 | Samsung Electronics Co Ltd | Bezugsstromgeneratorschaltung |
FR2688903A1 (fr) * | 1992-03-20 | 1993-09-24 | Samsung Electronics Co Ltd | Circuit de generation de courant de reference. |
EP0585755A1 (de) * | 1992-09-03 | 1994-03-09 | United Memories, Inc. | Vorrichtung und Verfahren zur Erzeugung einer temperaturkompensierten Referenzspannung für niedrige Spannungen und grosse Betriebsspannungsbereiche |
US5315230A (en) * | 1992-09-03 | 1994-05-24 | United Memories, Inc. | Temperature compensated voltage reference for low and wide voltage ranges |
Also Published As
Publication number | Publication date |
---|---|
KR940004445B1 (ko) | 1994-05-25 |
US5150188A (en) | 1992-09-22 |
JP2809768B2 (ja) | 1998-10-15 |
KR910010707A (ko) | 1991-06-29 |
DE4038319C2 (de) | 1994-11-10 |
JPH03171309A (ja) | 1991-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4305850C2 (de) | Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung | |
DE4332452C2 (de) | Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung | |
DE4036973C2 (de) | Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung | |
DE69003321T2 (de) | MOS-integrierte Schaltung mit regelbarer Schwellspannung. | |
DE4124427C2 (de) | Schaltung zum Erzeugen einer inneren temperaturstabilisierten Versorgungsspannung | |
DE3881850T2 (de) | Schaltung zur Erzeugung einer Zwischenspannung zwischen einer Versorgungsspannung und einer Erdspannung. | |
DE3839888C2 (de) | ||
DE69027252T2 (de) | Festwertspeichersystem mit Mehrfachwert-Speicherung | |
DE3704609C2 (de) | ||
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE3881855T2 (de) | Signalverzögerungsschaltung. | |
DE4038319A1 (de) | Bezugsspannungserzeugungsschaltung | |
DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
DE69320505T2 (de) | Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit | |
DE68907451T2 (de) | Ausgangstreiberschaltung für Halbleiter-IC. | |
DE19843482C2 (de) | Kapazitive Struktur in einer integrierten Schaltung | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE69031751T2 (de) | Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung | |
DE69121661T2 (de) | Kodeeinstellungsschaltung | |
EP0648019A2 (de) | CMOS-Schaltung mit erhöhter Spannungsfestigkeit | |
DE2823854A1 (de) | Integrierte halbleiterspeichervorrichtung | |
DE4201516A1 (de) | Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE4234667C2 (de) | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung | |
DE69521137T2 (de) | Verfahren und Schaltung zur Kompensation von Offsetspannungen in MOS-Differenzstufen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |