DE102018215257B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018215257B4
DE102018215257B4 DE102018215257.8A DE102018215257A DE102018215257B4 DE 102018215257 B4 DE102018215257 B4 DE 102018215257B4 DE 102018215257 A DE102018215257 A DE 102018215257A DE 102018215257 B4 DE102018215257 B4 DE 102018215257B4
Authority
DE
Germany
Prior art keywords
region
type
semiconductor
semiconductor layer
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018215257.8A
Other languages
English (en)
Other versions
DE102018215257A1 (de
Inventor
Yusuke Kobayashi
Naoyuki Ohse
Shinsuke Harada
Manabu Takei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018121609A external-priority patent/JP7111305B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102018215257A1 publication Critical patent/DE102018215257A1/de
Application granted granted Critical
Publication of DE102018215257B4 publication Critical patent/DE102018215257B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, umfassend:ein Halbleitersubstrat (1), das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium;eine erste Halbleiterschicht (31) eines ersten Leitfähigkeitstyps, die auf einer Vorderfläche des Halbleitersubstrats (1) vorgesehen ist, wobei die erste Halbleiterschicht (31) ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium;eine zweite Halbleiterschicht (32) eines zweiten Leitfähigkeitstyps, die auf einer ersten Seite der ersten Halbleiterschicht (31) gegenüber einer zweiten Seite der ersten Halbleiterschicht (31), die dem Halbleitersubstrat (1) zugewandt angeordnet ist, vorgesehen ist, wobei die zweite Halbleiterschicht (32) ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium;einen ersten Bereich (5) vom ersten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht (32) vorgesehen ist;einen Graben (7), der den ersten Bereich (5) vom ersten Leitfähigkeitstyp und die zweite Halbleiterschicht (32) durchdringt und die erste Halbleiterschicht (31) erreicht;eine über einen Gate-Isolierfilm (8) im Graben (7) vorgesehene Gate-Elektrode (9);einen ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp, der selektiv in der ersten Halbleiterschicht (31) vorgesehen, von der zweiten Halbleiterschicht (32) getrennt und unter einem Boden des Grabens (7) liegend angeordnet ist;einen zweiten Halbleiterbereich (22) vom zweiten Leitfähigkeitstyp, der selektiv in der ersten Halbleiterschicht (31) zwischen dem Graben (7) und einem benachbarten Graben (7) vorgesehen ist, wobei der zweite Halbleiterbereich (22) vom zweiten Leitfähigkeitstyp in Kontakt mit der zweiten Halbleiterschicht (32) ist;einen dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht (32) zwischen der ersten Halbleiterschicht (31) und dem ersten Bereich (5) vom ersten Leitfähigkeitstyp vorgesehen ist,wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp in Kontakt mit dem ersten Bereich (5) vom ersten Leitfähigkeitstyp und der ersten Halbleiterschicht (31) ist,wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp in einer Richtung parallel zur Vorderfläche des Halbleitersubstrats (1) einen vorgegebenen Abstand von einer Seitenwand des Grabens (7) hat,wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp 0,3 µm oder weniger von einer Grenzfläche der ersten Halbleiterschicht (31) und der zweiten Halbleiterschicht (32) zu dem Halbleitersubstrat (1) hin hervorragt und eine Verunreinigungskonzentration hat, die höher ist als die der zweiten Halbleiterschicht (32);eine erste Elektrode (12) in Kontakt mit der zweiten Halbleiterschicht (32) und dem ersten Bereich (5) vom ersten Leitfähigkeitstyp; undeine zweite Elektrode (13), die an einer Rückfläche des Halbleitersubstrats (1) vorgesehen ist.

Description

  • HINTERGRUND
  • 1. Gebiet
  • Ausführungsformen der Erfindung betreffen eine Halbleitervorrichtung.
  • 2. Beschreibung der verwandten Technik
  • Von einem Halbleitermaterial (nachstehend Halbleitermaterial mit breiter Bandlücke) mit einer Bandlücke, die breiter ist als die von Silizium, und einer kritischen elektrische Feldstärke, die größer ist als die von Silizium, wird erwartet, dass es ein Halbleitermaterial ist, das den EIN-Widerstand ausreichend reduzieren kann. Ferner wird für Leistungshalbleitervorrichtungen, die ein Halbleitermaterial mit breiter Bandlücke verwenden, ein niedriger EIN-Widerstand gefordert und wird in einem vertikalen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) eine Graben-Gate-Struktur verwendet, die eine strukturell niedrige EIN-Widerstandscharakteristik ermöglicht.
  • Eine Graben-Gate-Struktur ist eine MOS-Gate-Struktur, bei der ein MOS-Gate in einen Graben eingebettet ist, der an einer Vorderfläche eines Halbleitersubstrats gebildet ist. Während eine Graben-Gate-Struktur einen geringeren EIN-Widerstand durch eine Reduzierung des Zellenabstands ermöglicht, treten durch die Reduzierung des Zellenabstands eine Verringerung der Durchschlagspannung und eine Erhöhung des elektrischen Feldes, das im AUS-Zustand an einen Gate-Isolierfilm angelegt wird, auf und ist es deshalb wichtig, diese Erscheinungen zu unterdrücken. Ferner ist bei einer Graben-Gate-Struktur ein Kanal (Inversionsschicht vom n-Typ) entlang einer GrabenSeitenwand in eine vertikale Richtung (eine Tiefenrichtung) gebildet. Dadurch wird die Kanalverkürzung durch Ionenimplantation, epitaktisches Wachstum usw. im Vergleich zu einer planaren Gate-Struktur erleichtert, bei der ein MOS-Gate in plattenförmiger Form auf der Vorderflache des Halbleitersubstrats vorgesehen ist.
  • Als Beispiel wird eine herkömmliche Halbleitervorrichtung beschrieben, in der Siliziumkarbid (SiC) als Halbleitermaterial mit breiter Bandlücke verwendet wird. 38 ist eine Querschnittsansicht einer Struktur der herkömmlichen Halbleitervorrichtung. Die in 38 dargestellte herkömmliche Halbleitervorrichtung ist ein Graben-Gate-MOSFET, der unter Verwendung eines siliziumkarbidhaltigen Halbleitersubstrats 110 hergestellt wird, bei dem Siliziumkarbidschichten, die einen Driftbereich vom n--Typ 102 und einen Basisbereich vom p-Typ 104 bilden, durch epitaktisches Wachstum sequentiell auf einem siliziumkarbidhaltigen Ausgangssubstrat 101 vom n+-Typ gebildet werden. Eine Dicke t101 des Basisbereichs vom p-Typ 104 wird reduziert, wodurch eine Kanallange L kürzer wird, was eine Kanalverkürzung ermöglicht.
  • Ein erster und ein zweiter Bereich vom p+-Typ 121, 122 sind selektiv an Positionen vorgesehen, die von einer Vorderfläche des Halbleitersubstrats 110 aus tiefer zu einem Drain hin liegen als der Boden eines Grabens 107. Der erste Bereich vom p+-Typ 121 liegt unter dem Boden des Grabens 107. Der zweite Bereich vom p+-Typ 122 ist selektiv zwischen (Mesa-Bereich) dem Graben 107 und einem benachbarten Graben 107 und von den Gräben 107 getrennt vorgesehen. Die Bereitstellung des ersten und des zweiten Bereichs 121, 122 vom p+-Typ realisiert die Unterdrückung des an den Gate-Isolierfilm angelegten elektrischen Feldes im AUS-Zustand und eine verbesserte Durchschlagspannung. Die Bezugszahlen 103, 105, 106, 108, 109, 111 bis 113 sind ein Stromdiffusionsbereich vom n-Typ, ein Source-Bereich vom n+-Typ, ein Kontaktbereich vom p++-Typ, ein Gate-Isolierfilm, eine Gate-Elektrode, ein Zwischenschichtisolierfilm, eine Source-Elektrode bzw. eine Drain-Elektrode.
  • Ein Verfahren wurde als Verfahren zur Unterdrückung des Kurzkanaleffekts vorgeschlagen. Gemäß dem Verfahren wird in einem Teil eines Well-Bereichs eines planaren Gate-MOSFET, wobei sich der Teil direkt unter der Gate-Elektrode befindet, ein Bereich mit einer Verunreinigungskonzentration, die höher als die des Well-Bereichs ist, aus einer schrägen Richtung relativ zu einer Vorderfläche eines Halbleitersubstrats gebildet, wobei die Gate-Elektrode als eine Maske verwendet wird (siehe z.B. S. Zanchetta, et al, „Analytical and numerical study of the impact of HALOs on short channel and hot carrier effects in scaled MOSFETs", Solid State Electronics, Elsevier Science Ltd, 2002, Bd. 46, Nr. 3, S. 429-434).
  • Ferner wurde als ein planarer Gate-MOSFET eine Vorrichtung vorgeschlagen, die den Kurzkanaleffekt unterdrückt. Die Vorrichtung umfasst an einem unteren Teil eines Source-Bereichs vom n--Typ einen Halo-Bereich vom p-Typ, der die Ausbreitung einer Verunreinigung von einer Source in einen Kanalbildungsbereich unterdrückt (siehe beispielsweise die japanische offengelegte Patentveröffentlichung Nr. JP 2013- 012669 A (Absatz 0234)).
  • Ferner wurde als ein Graben-Gate-MOSFET eine Vorrichtung vorgeschlagen, die den Kurzkanaleffekt unterdrückt. Die Vorrichtung umfasst in einem Basisbereich vom p-Typ einen Bereich, der von einem Gate-Isolierfilm (Gate-Graben) getrennt ist und der eine Verunreinigung vom p-Typ in hoher Konzentration umfasst (siehe beispielsweise die japanische offengelegte Patentveröffentlichung Nr. JP 2015-153893 A (Absätze 0079, 0090, 10, 12)).
  • Ferner wurde als planarer Gate-MOSFET eine Vorrichtung vorgeschlagen, bei der der EIN-Widerstand reduziert ist. Die Vorrichtung umfasst an einem Teil eines Driftbereichs vom n--Typ, wobei der Teil zwischen einem Paar Basisbereiche vom p-Typ angeordnet ist, eine Feldplatte einer Graben-Gate-Struktur und ein Bereich vom n-Typ mit niedrigem Widerstand, der die Feldplatte vollständig bedeckt (siehe beispielsweise die japanische offengelegten Patentveröffentlichung Nr. JP 2013- 209330 A (Absätze 0053 bis 0054, 6). In der japanischen offengelegten Patentveröffentlichung Nr. JP 2012-209330 A wird die Durchschlagspannung durch einen Feldplatteneffekt erhöht, wodurch die Anwendung einer Struktur, in der der Bereich vom n-Typ mit niedrigem Widerstand vorgesehen ist, erleichtert und der EIN-Widerstand reduziert wird.
  • Ferner wurde als weiterer herkömmlicher Graben-Gate-MOSFET eine Vorrichtung vorgeschlagen, die einen Bereich vom p-Typ umfasst, der von einem Gate-Graben getrennt ist und einem Basisbereich vom p-Typ entlang einer Richtung parallel zu einer Substratvorderfläche benachbart angeordnet ist. Der Bereich vom p-Typ ist in Kontakt mit einem Ende eines Kontaktbereichs vom p-Typ, wobei das Ende einem Drain zugewandt angeordnet ist. Eine Verunreinigungskonzentration des Bereichs vom p-Typ ist höher als die des Basisbereichs vom p-Typ (siehe z.B. die japanische offengelegte Patentveröffentlichung Nr. JP 2008-288462 A (Absätze 0009 bis 0013, 1)). In der japanischen offengelegten Patentveröffentlichung Nr. JP 2008-288462 A ist die Kanallänge verkürzt und der EIN-Widerstand reduziert. Darüber hinaus ist der Bereich vom p-Typ, dessen Verunreinigungskonzentration höher ist als die des Basisbereichs vom p-Typ, dem Basisbereich vom p-Typ entlang einer Richtung parallel zu der Substratvorderfläche benachbart vorgesehen, wodurch ein Durchstoßen des Basisbereichs vom p-Typ durch den Kurzkanaleffekt verhindert wird.
  • Weitere gattungsgemäße Halbleitervorrichtungen werden beispielsweise in der US 2018/175 149 A1 , in der US 2016/247 910 A1 und der JP 2015-153 893 A beschrieben.
  • KURZDARSTELLUNG
  • Es ist eine Aufgabe, in einem Aspekt der Ausführungsformen zumindest die oben genannten Probleme bei den herkömmlichen Technologien zu lösen.
  • Ein erster Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung nach Anspruch 1. Weitere Aspekte der Erfindung sind Gegenstand der Unteransprüche, der beigefügten Zeichnungen und der folgenden Beschreibung von Ausführungsformen.
  • In der Ausführungsform beträgt eine Verunreinigungskonzentration eines Teils der zweiten Halbleiterschicht zwischen der Seitenwand des Grabens und dem dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp höchstens 10% der Verunreinigungskonzentration des dritten Halbleiterbereichs vom zweiten Leitfähigkeitstyp.
  • In der Ausführungsform hat der dritte Halbleiterbereich vom zweiten Leitfähigkeitstyp eine L-förmige Querschnittsform, die aus einem ersten linearen Teil, der sich entlang der Seitenwand des Grabens erstreckt, und einem zweiten linearen Teil, der sich orthogonal zu dem ersten linearen Teil und entlang einer ersten Oberfläche der zweiten Halbleiterschicht erstreckt, gegenüber einer zweiten Oberfläche der zweiten Halbleiterschicht, die dem Halbleitersubstrat zugewandt angeordnet ist, gebildet ist.
  • In der Ausführungsform umfasst die Halbleitervorrichtung ferner einen zweiten Bereich vom ersten Leitfähigkeitstyp mit einer Verunreinigungskonzentration, die höher ist als die der ersten Halbleiterschicht, wobei in der ersten Halbleiterschicht der zweite Bereich vom ersten Leitfähigkeitstyp mit der zweiten Halbleiterschicht in Kontakt ist und von einer Grenzfläche mit der zweiten Halbleiterschicht aus eine Position erreicht, die tiefer zu der zweiten Elektrode hin angeordnet ist als der Boden des Grabens.
  • In der Ausführungsform weist der zweite Bereich vom ersten Leitfähigkeitstyp mindestens eines der folgenden Merkmale auf: einen ersten Bereich der ersten Halbleiterschicht, der zwischen dem Graben und dem dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp vorgesehen ist, und einen zweiten Bereich der ersten Halbleiterschicht, der zwischen dem ersten Halbleiterbereich vom zweiten Leitfähigkeitstyp und dem dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp vorgesehen ist.
  • In der Ausführungsform ist der erste Bereich der ersten Halbleiterschicht zwischen dem ersten Halbleiterbereich vom zweiten Leitfähigkeitstyp und der zweiten Halbleiterschicht vorgesehen.
  • In der Ausführungsform ist der erste Bereich der ersten Halbleiterschicht in Kontakt mit dem ersten Halbleiterbereich vom zweiten Leitfähigkeitstyp und der zweiten Halbleiterschicht.
  • In der Ausführungsform ist der erste Bereich der ersten Halbleiterschicht entlang einer Innenwand des Grabens vorgesehen.
  • In der Ausführungsform ist der zweite Bereich der ersten Halbleiterschicht in Kontakt mit dem ersten Halbleiterbereich vom zweiten Leitfähigkeitstyp und dem dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp.
  • In der Ausführungsform ist der zweite Bereich der ersten Halbleiterschicht in Kontakt mit dem ersten Bereich der ersten Halbleiterschicht.
  • In der Ausführungsform ist eine Tiefe des zweiten Bereichs der ersten Halbleiterschicht von einer Innenwand des Grabens aus höchstens eine Tiefe des dritten Halbleiters vom zweiten Leitfähigkeitstyp von der Seitenwand des Grabens aus.
  • In der Ausführungsform weist der zweite Bereich vom ersten Leitfähigkeitstyp den ersten Bereich der ersten Halbleiterschicht und den zweiten Bereich der ersten Halbleiterschicht auf und ist eine Verunreinigungskonzentration des zweiten Bereichs der ersten Halbleiterschicht höher als eine Verunreinigungskonzentration des ersten Bereichs der ersten Halbleiterschicht.
  • In der Ausführungsform weist der zweite Bereich vom ersten Leitfähigkeitstyp den ersten Bereich der ersten Halbleiterschicht und den zweiten Bereich der ersten Halbleiterschicht auf und ist eine Verunreinigungskonzentration des zweiten Bereichs der ersten Halbleiterschicht gleich einer Verunreinigungskonzentration des ersten Bereichs der ersten Halbleiterschicht.
  • In der Ausführungsform umfasst die Halbleitervorrichtung ferner einen aktiven Bereich, der in dem Halbleitersubstrat vorgesehen ist und mindestens den Graben und die in dem Graben über den Gate-Isolierfilm vorgesehene Gate-Elektrode umfasst; einen Abschlussbereich, der einen Umfang des aktiven Bereichs umgibt; und eine Durchschlagspannungsstruktur, die in dem Abschlussbereich zu der Vorderfläche des Halbleitersubstrats hin vorgesehen ist. Der dritte Halbleiterbereich vom zweiten Leitfähigkeitstyp erstreckt sich von einer Seite des aktiven Bereichs zu dem Abschlussbereich hin und endet, bevor er den Abschlussbereich erreicht.
  • In der Ausführungsform ist der dritte Halbleiterbereich vom zweiten Leitfähigkeitstyp mehrfach zwischen dem aktiven Bereich und dem Abschlussbereich in eine Richtung zu dem Abschlussbereichs hin geteilt.
  • Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind in der folgenden detaillierten Beschreibung der Erfindung speziell dargelegt oder werden in Verbindung mit den beiliegenden Zeichnungen deutlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
    • 2 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 3 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausfuhrungsform wahrend der Herstellung;
    • 4 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 5 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 6 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 7 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 8 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 9 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform während der Herstellung;
    • 10 ist ein Kennfeld, das die Simulationsergebnisse eines ersten Beispiels darstellt;
    • 11 ist ein Kennfeld, das die Simulationsergebnisse eines zweiten Beispiels darstellt;
    • 12 ist ein Kennfeld, das die Simulationsergebnisse eines dritten Beispiels darstellt;
    • 13A ist ein Kennfeld, das die Simulationsergebnisse des vierten bis sechsten Beispiels darstellt;
    • 13B ist ein Kennfeld, das ein Beispiel für ein Verunreinigungskonzentrationsprofil durch schräge Ionenimplantation darstellt;
    • 13C ist eine Querschnittsansicht eines Teils einer Struktur eines MOSFET eines ersten bis dritten Vergleichsbeispiels;
    • 14 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
    • 15A ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform während der Herstellung;
    • 15B ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform während der Herstellung;
    • 16 ist eine vergrößerte Querschnittsansicht eines in 15A dargestellten Teils;
    • 17 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform während der Herstellung;
    • 18 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer dritten Ausführungsform;
    • 19 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der dritten Ausführungsform während der Herstellung;
    • 20 ist eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel;
    • 21 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer vierten Ausführungsform;
    • 22 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer fünften Ausführungsform;
    • 23 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer sechsten Ausführungsform;
    • 24 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer siebten Ausfuhrungsform;
    • 25A ist eine Tabelle, die Implantationswinkel einer ersten schrägen Ionenimplantation darstellt, die in Proben eines Beispiels ausgeführt werden;
    • 25B ist ein Kennfeld, das eine Beziehung zwischen dem Implantationswinkel der ersten schrägen Ionenimplantation und der Tiefe eines dritten Bereichs von vom p+-Typ einer Siliziumoberflache darstellt;
    • 26 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer achten Ausführungsform;
    • 27 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform während der Herstellung;
    • 28 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform während der Herstellung;
    • 29 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform während der Herstellung;
    • 30 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform wahrend der Herstellung;
    • 31 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform wahrend der Herstellung;
    • 32 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der achten Ausführungsform während der Herstellung;
    • 33 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer neunten Ausführungsform;
    • 34 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer zehnten Ausführungsform;
    • 35 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer elften Ausführungsform;
    • 36 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß einer zwölften Ausführungsform;
    • 37 ist ein Kennfeld, das die Ergebnisse der Simulation einer Beziehung von Gate-Schwellenspannung und Reduzierung des EIN-Widerstands einer herkömmlichen Halbleitervorrichtung darstellt; und
    • 38 ist eine Querschnittsansicht einer Struktur der herkömmlichen Halbleitervorrichtung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Zunächst werden Probleme im Zusammenhang mit den herkömmlichen Techniken beschrieben. Bei dem vorstehend beschriebenen herkömmlichen vertikalen Graben-Gate-MOSFET ist die Kanallänge L verkürzt, um den EIN-Widerstand weiter zu reduzieren. 37 ist ein Kennfeld, das die Ergebnisse der Simulation der Beziehung von Gate-Schwellenspannung und Reduzierung des EIN-Widerstands der herkömmlichen Halbleitervorrichtung darstellt. Ein erstes herkömmliches Beispiel ist ein Graben-Gate-MOSFET mit der vorstehend beschriebenen herkömmlichen Struktur. Ein zweites herkömmliches Beispiel ist ein herkömmlicher Graben-Gate-MOSFET mit einer Struktur (nachstehend: Kurzkanalstruktur), bei der die Kanallange L kürzer ist als in dem ersten herkömmlichen Beispiel (siehe 38) . Außer der Kanallänge L sind die Konfigurationen des ersten und des zweiten herkömmlichen Beispiels ähnlich und das zweite herkömmliche Beispiel ist eine Konfiguration, bei der der Kanal in dem ersten herkömmlichen Beispiel verkürzt ist.
  • Wie in 37 dargestellt, sind ein EIN-Widerstand RonA und eine Gate-Schwellenspannung Vth in dem zweiten herkömmlichen Beispiel niedriger als in dem ersten herkömmlichen Beispiel, was bedeutet, dass eine Verkürzung der Kanallänge L den EIN-Widerstand RonA reduzieren kann (Pfeil durch Bezugszahl 131 gekennzeichnet), wobei die Gate-Schwellenspannung Vth bei Verkürzung der Kanallänge L zur Kanalverkürzung abnimmt (Pfeil durch Bezugszahl 132 gekennzeichnet). Eine Richtung (untere rechte Richtung) von einem Startpunkt zu einem Endpunkt von Pfeil 130 ist eine Richtung, die einen Kompromiss zwischen der Reduzierung des EIN-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth verbessert.
  • Die Gate-Schwellenspannung Vth nimmt aufgrund der Kanalverkürzung aus folgendem Grund ab. Das Verkürzen der Kanallänge L verkürzt einen Abstand zwischen einer Source und einem Drain. Dadurch sind während des EIN-Zustands des MOSFET die Effekte (Kurzkanaleffekt) der Verarmungsschichten, die sich in dem Basisbereich 104 vom p-Typ von einer Drain-Seite bzw. einer Source-Seite ausbreiten, signifikant und mit den damit einhergehenden Zunahmen des Kurzkanaleffekts nimmt. das Ausmaß der Abnahme der Gate-Schwellenspannung ebenfalls zu. Auf diese Weise ist die Verbesserung des Kompromisses zwischen der Reduzierung des EIN-Widerstands und der Unterdrückung von Abnahmen der Gate-Schwellenspannung schwierig.
  • Ausführungsformen einer Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden anhand der beiliegenden Zeichnungen ausführlich beschrieben. In der vorliegenden Beschreibung und den beiliegenden Zeichnungen bedeuten Schichten und Bereiche, denen ein n oder p vorangestellt ist, dass die Majoritätsträger Elektronen oder Löcher sind. Zusätzlich bedeutet ein + oder - zu n oder p hinzugefügt, dass die Verunreinigungskonzentration höher bzw. niedriger ist als bei Schichten und Bereichen ohne + oder -. In der Beschreibung der nachstehenden Ausführungsformen und den beiliegenden Zeichnungen sind identische Hauptteile den gleichen Bezugszahlen zugeordnet und werden nicht wiederholt beschrieben.
  • Die Halbleitervorrichtung gemäß einer ersten Ausführungsform wird unter Verwendung eines Halbleitermaterials (Halbleitermaterial mit breiter Bandlücke) mit einer Bandlücke, die breiter ist als die von Silizium, vorgesehen. Als Beispiel wird eine Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben, in der beispielsweise Siliziumkarbid (SiC) als Halbleitermaterial mit breiter Bandlücke verwendet wird. 1 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform. In 1 sind eine Einheitszelle (Bestandteil eines Elements) und 1/2 jeder benachbarten Einheitszelle auf jeder Seite der Einheitszelle dargestellt. Ferner ist in 1 nur ein Teil der in einem aktiven Bereich angeordneten Einheitszellen und ein Randabschlussbereich, der einen Umfang des aktiven Bereichs umgibt, nicht dargestellt (ähnlich in 2 bis 9).
  • Der aktive Bereich ist ein Bereich, durch den Strom fließt, wenn sich die Halbleitervorrichtung im EIN-Zustand befindet. Der Randabschlussbereich ist ein Bereich zwischen dem aktiven Bereich und einer Chip-(Halbleitersubstrat 10)-Seitenfläche und ist ein Bereich, der das elektrische Feld zu einer Substratvorderflächen(der Vorderflache des Halbleitersubstrats 10)-Seite eines Driftbereichs vom n--Typ 2 hin abschwächt und die Durchschlagspannung aufrechterhält. In dem Randabschlussbereich, beispielsweise einem Bereich vom p-Typ, der eine JTE(Junction Termination Extension)-Struktur, einen Schutzring usw. bildet, ist eine Durchschlagspannungsstruktur, wie z.B. eine Feldplatte, RESURF, etc. angeordnet. Die Durchschlagspannung ist eine Spannungsgrenze, bei der keinerlei Fehlbetrieb oder Beschädigung der Halbleitervorrichtung auftritt.
  • Die Halbleitervorrichtung gemäß der ersten Ausführungsform, wie in 1 dargestellt, ist ein vertikaler MOSFET, der ein MOS-Gate mit einer Graben-Gate-Struktur in der Vorderflächen(Oberfläche auf einem Basisbereich vom p-Typ 4)-Seite des siliziumkarbidhaltigen Halbleitersubstrats 10 umfasst. Das Halbleitersubstrat 10 ist ein epitaktisches Substrat (Halbleiterchip), in dem Siliziumkarbidschichten (erste und zweite Halbleiterschicht) 31, 32, die einen Driftbereich vom n--Typ 2 und den Basisbereich vom p-Typ 4 bilden, durch epitaktisches Wachstum sequentiell auf einem siliziumkarbidhaltigen Ausgangssubstrat vom n+-Typ 1 gebildet werden. Das MOS-Gate ist aus dem Basisbereich vom p-Typ 4, einem Source-Bereich vom n+-Typ (erster Bereich vom ersten Leitfähigkeitstyp) 5, einem Kontaktbereich vom p++-Typ 6 , einem Graben 7, einem Gate-Isolierfilm 8 und einer Gate-Elektrode 9 gebildet.
  • Insbesondere durchdringt der Graben 7 eine Siliziumkarbidschicht vom p-Typ 32 (den Basisbereich vom p-Typ 4) in eine Tiefenrichtung von der Vorderfläche (Oberfläche der Siliziumkarbidschicht vom p-Typ 32) des Halbleitersubstrats 10 aus und erreicht eine Siliziumkarbidschicht vom n--Typ 31. Die Tiefenrichtung ist eine Richtung von der Vorderfläche des Halbleitersubstrats 10 zu einer Rückfläche hin. In dem Graben 7 ist der Gate-Isolierfilm 8 entlang einer Innenwand des Grabens 7 vorgesehen. Die Gate-Elektrode 9 ist auf dem Gate-Isolierfilm 8 so angeordnet, dass sie in den Graben 7 eingebettet ist und das MOS-Gate bildet. Eine Einheitszelle ist aus dem MOS-Gate in einem Graben 7 und benachbarten Mesa-Bereichen (Bereich zwischen den Gräben 7), zwischen denen das MOS-Gate angeordnet ist, gebildet.
  • In einer Oberflachenschicht auf einer Source-Seite (Seite zu einer Source-Elektrode 12 hin) der Siliziumkarbidschicht vom n--Typ 31 ist ein Bereich vom n-Typ (nachstehend ein Stromdiffusionsbereich vom n-Typ (zweiter Bereich vom ersten Leitfähigkeitstyp)) 3 so vorgesehen, dass er mit der Siliziumkarbidschicht vom p-Typ 32 (dem Basisbereich vom p-Typ 4) in Kontakt ist. Der Stromdiffusionsbereich vom n-Typ 3 ist eine sogenannte Stromausbreitungsschicht (CSL), die den Trägerausbreitungswiderstand reduziert. So ist beispielsweise der Stromdiffusionsbereich vom n-Typ 3 gleichmäßig entlang einer Richtung parallel zu einer Substratvorderfläche vorgesehen, um eine Innenwand des Grabens 7 zu bedecken. Der Stromdiffusionsbereich vom n-Typ 3 erreicht eine Position, die von einer Grenzfläche mit dem Basisbereich vom p-Typ 4 aus tiefer zu einem Drain (einer Drain-Elektrode 13) hin liegt als ein Boden des Grabens 7.
  • Ein Teil der Siliziumkarbidschicht vom n--Typ 31, der den Stromdiffusionsbereich vom n-Typ 3 ausschließt, ist der Driftbereich vom n--Typ 2. Mit anderen Worten ist der Stromdiffusionsbereich vom n-Typ 3 zwischen dem Driftbereich vom n--Typ 2 und dem Basisbereich vom p-Typ 4 vorgesehen und ist in Kontakt mit dem Driftbereich vom n--Typ 2 und dem Basisbereich vom p-Typ 4. In dem Stromdiffusionsbereich vom n-Typ 3 sind der erste und der zweite Bereich vom p+-Typ (der erste und der zweite Halbleiterbereich vom zweiten Leitfähigkeitstyp) 21, 22 jeweils selektiv vorgesehen. Der erste Bereich vom p+-Typ 21 liegt unter dem Boden des Grabens 7. Der erste Bereich vom p+-Typ 21 kann so vorgesehen sein, dass er mit dem Boden und einem unteren Eckteil des Grabens 7 insgesamt in Kontakt ist. Der untere Eckteil des Grabens 7 ist eine Grenze des Bodens und eine Seitenwand des Grabens 7.
  • Ferner ist der erste Bereich vom p+-Typ 21 getrennt von dem Basisbereich vom p-Typ 4 an einer Position angeordnet, die tiefer zu dem Drain hin liegt als eine Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3. Ein Drain-seitiges Ende des ersten Bereichs vom p+-Typ 21, wobei das Drain-seitige Ende dem Drain zugewandt ist, kann in dem Stromdiffusionsbereich vom n-Typ 3 enden oder eine Grenzfläche des Stromdiffusionsbereichs vom n-Typ 3 und des Driftbereichs vom n--Typ 2 erreichen oder kann in dem Driftbereich vom n--Typ 2 enden. Mit anderen Worten ist ein pn-Ubergang des ersten Bereichs vom p+-Typ 21 und des Stromdiffusionsbereichs vom n-Typ 3 (oder des Driftbereichs 2 vom n--Typ) tiefer zu dem Drain hin positioniert als der Boden des Grabens 7 und kann eine Tiefe des ersten Bereichs vom p+-Typ 21 unterschiedlich verändert werden.
  • Der zweite Bereich vom p+-Typ 22 ist zwischen (Mesa-Bereich) dem Graben 7 und einem benachbarten Graben vorgesehen, so dass er von dem ersten Bereich vom p+-Typ 21 getrennt und mit dem Basisbereich vom p-Typ 4 in Kontakt angeordnet ist. Ein pn-Übergang des zweiten Bereichs vom p+-Typ 22 und des Stromdiffusionsbereichs vom n-Typ 3 (oder des Driftbereichs vom n--Typ 2) ist tiefer zu dem Drain hin positioniert als der Boden des Grabens und eine Tiefe des zweiten Bereichs vom p+-Typ 22 kann unterschiedlich verändert werden. So kann beispielsweise das Drain-seitige Ende des ersten Bereichs vom p+-Typ 21 in dem Stromdiffusionsbereich vom n-Typ 3 enden, so dass es naher an dem Drain ist als der Boden des Grabens 7, oder kann die Grenzfläche des Stromdiffusionsbereichs vom n-Typ 3 und des Driftbereichs vom n--Typ 2 erreichen oder in dem Driftbereich vom n-Typ 2 enden.
  • Auf diese Weise kann durch das Bilden von pn-Übergängen von dem ersten und dem zweiten Bereich vom p+-Typ 21, 22 und dem Stromdiffusionsbereich vom n-Typ 3 (oder den Driftbereich vom n--Typ 2) an Positionen, die tiefer zu dem Drain hin liegen als der Boden des Grabens 7, das Anlegen eines hohen elektrischen Feldes an den Gate-Isolierfilm 8 von einem Teil entlang des Bodens des Grabens 7 verhindert werden.
  • In der Siliziumkarbidschicht vom p-Typ 32 sind der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 jeweils selektiv so angeordnet, dass sie miteinander in Kontakt sind. Der Source-Bereich vom n+-Typ 5 ist so angeordnet, dass er mit dem Graben 7 in Kontakt ist und der Gate-Elektrode 9 über den Gate-Isolierfilm 8 an der Seitenwand des Grabens 7 gegenuberliegt. Der Kontaktbereich vom p++-Typ 6 liegt dem zweiten Bereich vom p+-Typ 22 in die Tiefenrichtung gegenüber. Eine Tiefe des Kontaktbereichs vom p++-Typ 6 kann beispielsweise tiefer sein als eine Tiefe des Source-Bereichs vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 kann die Siliziumkarbidschicht vom p-Typ 32 in die Tiefenrichtung durchdringen und den zweiten Bereich vom p+-Typ 22 erreichen. Ein Drain-seitiger Bereich des Kontaktbereichs vom p++-Typ 6 zu dem Drain hin kann in dem zweiten Bereich vom p+-Typ 22 enden.
  • Ferner ist in der Siliziumkarbidschicht vom p-Typ 32 ein dritter Bereich vom p+-Typ (dritter Halbleiterbereich vom zweiten Leitfähigkeitstyp) 23 nahe an der Seitenwand des Grabens 7 vorgesehen, der von der Seitenwand des Grabens 7 mit einem vorgegebenen Abstand t1 getrennt ist. Der dritte Bereich vom p+-Typ 23 erstreckt sich in die Tiefenrichtung im Wesentlichen parallel zu der Seitenwand des Grabens 7. Mit anderen Worten liegt der dritte Bereich vom p+-Typ 23. dem Gate-Isolierfilm 8 an der Seitenwand des Grabens 7 gegenüber, über einen Teil des Basisbereichs vom p-Typ 4 (oder des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3) entlang der Seitenwand des Grabens 7.
  • Ferner hat der dritte Bereich vom p+-Typ 23 beispielsweise eine im Wesentlichen lange rechteckige Querschnittsform in die Tiefenrichtung und erreicht mindestens die Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 von einer Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4. Ein Teil der Siliziumkarbidschicht vom p-Typ 32, der den Source-Bereich vom n+-Typ 5, den Kontaktbereich vom p++-Typ 6 und den dritten Bereich vom p+-Typ 23 ausschließt, ist der Basisbereich vom p-Typ 4. Der dritte Bereich vom p+-Typ 23 ist getrennt von dem ersten und dem zweiten Bereich vom p+-Typ 21, 22 angeordnet und ist in Kontakt mit dem Source-Bereich vom n+-Typ 5 an einem Source-seitigen Ende davon zur Source hin. Das Source-seitige Ende des dritten Bereichs vom p+-Typ 23 kann etwas in den Source-Bereich vom n+-Typ 5 hineinragen.
  • Ein Drain-seitiges Ende des dritten Bereichs vom p+-Typ 23 zu dem Drain hin ist in Kontakt mit dem Stromdiffusionsbereich vom n-Typ 3 oder ragt eine vorgegebene Tiefe d von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervor (d.h. in dem Stromdiffusionsbereich vom n-Typ 3). Mit anderen Worten ist eine Tiefe d1, die das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt, mindestens 0,0µm. Das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 endet in dem Stromdiffusionsbereich vom n-Typ 3 an einer Position, die von der Substratvorderfläche aus flacher ist als die des ersten Bereichs vom p+-Typ 21.
  • Ein Teil des Basisbereichs vom p-Typ 4 zwischen der Seitenwand des Grabens 7 und dem dritten Bereich vom p+-Typ 23 ist ein Bereich (nachstehend Kanalbereich) 4a, in dem entlang der Seitenwand des Grabens 7 ein Kanal (Inversionsschicht vom n-Typ) gebildet ist, wenn sich der MOSFET in dem EIN-Zustand befindet. Eine Breite des Kanalbereichs 4a ist ein Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7. Eine Dicke (d.h. eine Dicke des Basisbereichs vom p-Typ) t2 des Kanalbereichs 4a ist die Kanallänge L und liegt beispielsweise im Bereich von etwa 0,4um bis 0,8µm. Eine Kanalkonzentration wird durch Verunreinigungskonzentrationen des Kanalbereichs 4a und des dritten Bereichs vom p+-Typ 23 bestimmt.
  • Eine Verunreinigungskonzentration des Kanalbereichs 4a an einem Seitenwandoberflächenbereich 4b des Grabens 7 ist beispielsweise auf etwa 10% oder weniger eines Spitzenwertes (Maximalwerts) einer Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 eingestellt. Zusätzlich wird die Verunreinigungskonzentration des Kanalbereichs 4a an dem Seitenwandbereich 4b des Grabens 7 auf etwa 30 % oder weniger der Kanalkonzentration (nachstehend: ursprüngliche Kanalkonzentration) einer Struktur ohne den darin vorgesehenen dritten Bereich vom p+-Typ 23 eingestellt. Die ursprüngliche Kanalkonzentration ist die Kanalkonzentration, die nur durch eine Verunreinigungskonzentration vom p-Typ des Basisbereichs vom p-Typ 4 bestimmt wird.
  • Der dritte Bereich vom p+-Typ 23 ist ein sogenannter HALO-Bereich, der in dem EIN-Zustand des MOSFET Verarmungsschichten unterdrückt, die sich in dem Basisbereich vom p-Typ 4 von einem pn-Übergang des Basisbereichs vom p-Typ 4 und des Source-Bereichs vom n+-Typ 5 und einem pn-Übergang des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 ausbreiten. Die Bereitstellung des dritten Bereichs vom p+-Typ 23 ermöglicht es, Zunahmen des Kurzkanaleffekts zu unterdrücken, wenn sich der MOSFET in dem EIN-Zustand befindet, auch dann, wenn die Dicke t2 des Kanalbereichs 4a (=die Kanallänge L) reduziert wird, um die Reduzierung des EIN-Widerstands zu erleichtern und weitere Abnahmen der Gate-Schwellenspannung zu unterdrücken.
  • Die Anordnung und die Abmessungen des dritten Bereichs vom p+-Typ 23 können wie folgt sein. Der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 kann beispielsweise etwa 0,02µm bis 0,1µm und weiter etwa 0,04µm bis 0,08µm betragen. Die Tiefe d1 des dritten Bereichs vom p+-Typ 23, der von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt, kann beispielsweise etwa 0,0µm bis 0,3um betragen und darüber hinaus beispielsweise tiefer als 0,0µm sein. Eine Breite (Dicke entlang einer Richtung orthogonal zu der Seitenwand des Grabens 7) w1 des dritten Bereichs vom p+-Typ 23 kann mindestens 0,05µm betragen. Mit solchen Abmessungen und Anordnungen wird der dritte Bereich vom p+-Typ 23 bereitgestellt, wodurch der Kompromiss zwischen der Reduzierung des EIN-Widerstands und der Unterdrückung von Abnahmen der Gate-Schwellenspannung weiter verbessert werden kann.
  • An der gesamten Substratvorderfläche ist ein Zwischenschichtisolierfilm 11 vorgesehen, um die in dem Graben 7 eingebettete Gate-Elektrode 9 zu bedecken. Alle Gate-Elektroden 9 sind durch einen nicht abgebildeten Teil (z.B. ein Metallkontakt in der Nähe einer Grenze des aktiven Bereichs und des Randabschlussbereichs) elektrisch mit einer Gate-Elektrodenkontaktfläche (nicht dargestellt) verbunden. Die Source-Elektrode 12 ist über eine in dem Zwischenschichtisolierfilm 11 geöffnete Kontaktöffnung mit dem Source-Bereich vom n+-Typ 5 und dem Kontaktbereich vom p++-Typ 6 in Kontakt und ist elektrisch mit diesen Bereichen verbunden. Ferner ist die Source-Elektrode 12 durch den Zwischenschichtisolierfilm 11 elektrisch von der Gate-Elektrode 9 isoliert. An einer Rückflache (einer Rückflache des Ausgangssubstrats vom n+-Typ 1, die einen Drain-Bereich vom n+-Typ bildet) des Halbleitersubstrats 10 ist die Drain-Elektrode 13 vorgesehen.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird beschrieben. 2, 3, 4, 5, 6, 7, 8 und 9 sind Querschnittsansichten der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform während der Herstellung. 9 zeigt eine vergrößerte Ansicht in der Nähe eines der in 7 dargestellten Gräben 7. Zunächst wird, wie in 2 dargestellt, das Ausgangssubstrat vom n+-Typ 1, das den Drain-Bereich vom n+-Typ bildet, hergestellt. Anschließend wird auf der Vorderseite des Ausgangssubstrats vom n+-Typ 1 die Siliziumkarbidschicht vom n--Typ 31 durch epitaktisches Wachstum gebildet. Anschließend werden, wie in 3 dargestellt, durch Photolithographie und Ionenimplantation einer Verunreinigung vom p-Typ der erste Bereich vom p+-Typ 21 und ein Bereich vom p+-Typ (nachstehend Teilbereich vom p+-Typ) 22a jeweils selektiv in einer Oberflächenschicht der Siliziumkarbidschicht vom n--Typ 31 gebildet. Der Teilbereich vom p+-Typ 22a ist ein Teil des zweiten Bereichs vom p+-Typ 22.
  • Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom n-Typ beispielsweise ein Bereich vom n-Typ (nachstehend Teilbereich vom n-Typ) 3a in der Oberflachenschicht der Siliziumkarbidschicht vom n--Typ 31 gebildet, so dass er den aktiven Bereich vollständig überspannt. Der Teilbereich vom n-Typ 3a ist ein Teil des Stromdiffusionsbereichs vom n-Typ 3. Hier ist eine Tiefe des Teilbereichs vom n-Typ 3a tiefer als die des ersten Bereichs vom p+-Typ 21 und derjenigen des Teilbereichs vom p+-Typ 22a; und die Drain-Seiten (Seite, die dem Ausgangssubstrat vom n+-Typ 1 zugewandt angeordnet ist) des ersten Bereichs vom p+-Typ 21 und des Teilbereichs vom p+-Typ 22a werden vollständig von dem Teilbereich vom n-Typ 3a bedeckt. Ein Teil der Siliziumkarbidschicht vom n--Typ 31, der naher an dem Drain liegt als der Teilbereich vom n-Typ 3a, bildet den Driftbereich vom n--Typ 2. Eine Reihenfolge, in der der Teilbereich vom n-Typ 3a und der erste Bereich vom p-Typ 21 und der Teilbereich vom p+-Typ 22a gebildet werden, kann vertauscht werden.
  • Anschließend wird, wie in 4 dargestellt, auf der Siliziumkarbidschicht vom n--Typ 31 weiter eine Siliziumkarbidschicht vom n--Typ durch epitaktisches Wachstum gebildet, wodurch eine Dicke der Siliziumkarbidschicht vom n--Typ 31 vergrößert wird. Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom p-Typ in einem Teil (der Oberflächenschicht der Siliziumkarbidschicht vom n--Typ 31) 31a der Siliziumkarbidschicht vom n--Typ 31, wo die Dicke der Siliziumkarbidschicht vom n--Typ 31 erhöht ist, in einem Bereich darin, der dem Teilbereich vom p+-Typ 22a in die Tiefenrichtung gegenuberliegt, ein Teilbereich vom p+-Typ 22b in einer Tiefe gebildet, so dass er mit dem Teilbereich vom p+-Typ 22a in Kontakt ist. Eine Breite und Verunreinigungskonzentration des Teilbereichs vom p+-Typ 22b sind beispielsweise im Wesentlichen gleich denen des Teilbereichs vom p+-Typ 22a. Die Teilbereiche vom p+-Typ 22a, 22b sind in die Tiefenrichtung verbunden und bilden den zweiten Bereich vom p+-Typ 22.
  • Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom n-Typ, beispielsweise den gesamten aktiven Bereich überspannend, ein n-Teilbereich 3b in dem Teil 31a gebildet, wo die Dicke der Siliziumkarbidschicht vom n--Typ 31 erhöht ist, in einer Tiefe, die den Teilbereich vom n-Typ 3a erreicht. Eine Verunreinigungskonzentration des Teilbereichs vom n-Typ 3b ist im Wesentlichen gleich derjenigen des Teilbereichs vom n-Typ 3a. Die Teilbereiche vom n-Typ 3a, 3b sind in die Tiefenrichtung verbunden und bilden den Stromdiffusionsbereich vom n-Typ 3. Eine Reihenfolge, in der der Teilbereich vom p+-Typ 22b und der Teilbereich vom n-Typ 3b gebildet werden, kann vertauscht werden. Anschließend wird, wie in 5 dargestellt, auf der Siliziumkarbidschicht vom n--Typ 31 durch epitaktisches Wachstum die Siliziumkarbidschicht vom p-Typ 32 gebildet. Dadurch wird das Halbleitersubstrat (Halbleiterwafer) 10 gebildet, in dem die Siliziumkarbidschicht vom n--Typ 31 und die Siliziumkarbidschicht vom p-Typ 32 nacheinander auf dem Ausgangssubstrat vom n+-Typ 1 gestapelt werden.
  • Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom n-Typ, beispielsweise den gesamten aktiven Bereich überspannend, der Source-Bereich vom n+-Typ 5 in der Oberflächenschicht der Siliziumkarbidschicht vom p-Typ 32 gebildet. Anschließend wird durch Photolithographie und Ionenimplantation einer Verunreinigung vom p-Typ der Kontaktbereich vom p++-Typ 6 selektiv in der Oberflächenschicht der Siliziumkarbidschicht vom p-Typ 32 in einer Tiefe gebildet, dass er den Source-Bereich vom n+-Typ 5 in die Tiefenrichtung durchdringt. Eine Reihenfolge, in der der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 gebildet werden, kann vertauscht werden. Ein Teil der Siliziumkarbidschicht vom p-Typ 32, der den Source-Bereich vom n+-Typ 5 und den Kontaktbereich vom p++-Typ 6 ausschließt, ist der Basisbereich vom p-Typ 4. Bei allen nachstehend beschriebenen Ionenimplantationen und schrägen Ionenimplantationen, die in diesem Herstellungsverfahren durchgeführt werden, kann ein Resistfilm als Maske oder ein Oxidfilm als Maske verwendet werden.
  • Anschließend wird, wie in 6 dargestellt, z.B. durch ein thermisches Oxidationsverfahren oder ein chemisches Gasabscheidungsverfahren (CVD), auf der Vorderfläche des Halbleitersubstrats 10 (Oberflächen des Source-Bereichs vom n+-Typ 5 und des Kontaktbereichs vom p++-Typ 6) eine Oxidschicht 41 gebildet. Anschließend wird die Oxidschicht 41 durch Photolithographie und Ätzen selektiv entfernt, wodurch Teile geöffnet werden, die den Bildungsbereichen des Grabens 7 entsprechen. Anschließend wird ein verbleibender Teil der Oxidschicht 41 als Maske verwendet und ein Ätzvorgang ausgefuhrt, wobei die Gräben 7 so gebildet werden, dass sie den Source-Bereich vom n+-Typ 5 und den Basisbereich vom p-Typ 4 durchdringen und den ersten Bereich vom p+-Typ 21 in dem Stromdiffusionsbereich vom n-Typ 3 erreichen.
  • Anschließend wird, wie in 7 dargestellt, nach dem Entfernen der Oxidschicht 41 eine Verunreinigung vom p-Typ, wie z.B. Aluminium (Al), in die ersten Seitenwände der Gräben 7 aus einer schrägen Richtung, die ein vorgegebener Implantationswinkel θ1 relativ zu der Vorderfläche des Halbleitersubstrats 10 ist, ionenimplantiert (nachstehend schräge Ionenimplantation 42). Folglich wird der dritte Bereich vom p+-Typ 23 selektiv in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 von dem Basisbereich vom p-Typ 4 hinein erstreckend) gebildet, der von den ersten Seitenwänden der Gräben 7 um den vorgegebenen Abstand t1 getrennt ist. Zu diesem Zeitpunkt werden die Bedingungen der schrägen Ionenimplantation 42 basierend auf dem vorgegebenen Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7, der vorgegebenen Tiefe d1 des dritten Bereichs vom p+-Typ 23 von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin und der Breite w1 des dritten Bereichs vom p+-Typ 23 eingestellt.
  • Anschließend wird, wie in 8 dargestellt, nach dem Entfernen der Oxidschicht 41 eine schräge Ionenimplantation 43 einer Verunreinigung vom p-Typ, wie beispielsweise Aluminium, in zweiten Seitenwänden der Gräben 7 aus einer schrägen Richtung, die ein vorgegebener Implantationswinkel θ2 relativ zu der Vorderfläche des Halbleitersubstrats 10 ist, durchgeführt. Folglich wird der dritte Bereich vom p+-Typ 23 selektiv in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 von dem Basisbereich vom p-Typ 4 hinein erstreckend) gebildet, der von den zweiten Seitenwänden der Gräben 7 mit dem vorgegebenen Abstand t1 getrennt ist. Mit anderen Worten wird, um eine Verunreinigung vom p-Typ in die zweiten Seitenwände der Gräben 7 zu ionenimplantieren, die schräge Ionenimplantation 43 in Bezug auf die zweiten Seitenwände der Gräben 7 mit dem Implantationswinkel θ2 durchgeführt, der symmetrisch zu dem Implantationswinkel θ1 der schrägen Ionenimplantation 42 in Bezug auf die ersten Seitenwände der Gräben 7 ist. Mit Ausnahme des Implantationswinkels θ2 sind die Bedingungen der schrägen Ionenimplantation 43, die in Bezug auf die zweiten Seitenwände der Graben 7 durchgeführt wird, ähnlich denen der schrägen Ionenimplantation 42, die in Bezug auf die ersten Seitenwände der Gräben 7 durchgeführt wird.
  • So können beispielsweise die Implantationswinkel θ1, θ2 der schrägen Ionenimplantationen 42, 43 in einem Bereich von etwa 30 Grad bis 60 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 liegen. Die Beschleunigungsenergien der schrägen Ionenimplantationen 42, 43 können beispielsweise in einem Bereich von etwa 150keV bis 350keV liegen. Ferner werden die Implantationswinkel θ1, θ2 der schrägen Ionenimplantationen 42, 43, Beschleunigungsenergien und Dosierungsmengen der schrägen Ionenimplantationen 42, 43 so eingestellt, dass sie die folgenden drei Bedingungen erfüllen. Eine erste Bedingung ist eine Bedingung, dass eine Position, die tiefer ist als eine Siliziumfläche (die Seitenwand des Grabens 7), ein Bereich der Verunreinigung vom p-Typ ist (in 7 und 8 werden die Bereichspositionen der Verunreinigung vom p-Typ durch die Endpositionen der gestrichelten Pfeile angezeigt (ähnlich in 9)).
  • Eine zweite Bedingung ist eine Bedingung, dass die Verunreinigungskonzentration des Kanalbereichs 4a an dem Seitenwandoberflächenbereich 4b des Grabens 7 höchstens 10% eines Spitzenwertes der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 beträgt. Eine dritte Bedingung ist eine Bedingung, dass die Verunreinigungskonzentration des Kanalbereichs 4a an dem Seitenwandoberflächenbereich 4b des Grabens 7 höchstens 30% der ursprünglichen Kanalkonzentration beträgt. Ferner kann eine Verunreinigungskonzentration der Siliziumkarbidschicht vom p-Typ 32 beispielsweise etwa 1×1017/cm3 oder höher sein, um ein Durchstoßen aufgrund der Verarmungsschichten zu verhindern, die sich in dem Basisbereich vom p-Typ 4 von der Drain- bzw. der Source-Seite aus ausbreiten, wenn sich der MOSFET in dem EIN-Zustand befindet.
  • So wird beispielsweise die Verunreinigungskonzentration der Siliziumkarbidschicht vom p-Typ 32 als etwa 1,5×1017/cm3 angenommen. In diesem Fall werden die Beschleunigungsenergien und die Dosierungsmengen der schrägen Ionenimplantationen 42, 43 so eingestellt, dass der Spitzenwert der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 etwa 3,0×1017/cm3 und die Verunreinigungskonzentration vom p-Typ des Kanalbereichs 4a an dem Seitenwandoberflächenbereich 4b des Grabens 7 etwa 3,0×1016/cm3 betragt. Bei den schrägen Ionenimplantationen 42, 43 werden auch der Source-Bereich vom n+-Typ 5 und der Kontaktbereich 6 vom p++-Typ mit der Verunreinigung vom p-Typ ionenimplantiert. Der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 weisen jedoch hohe Verunreinigungskonzentrationen auf (z.B. beträgt die Verunreinigungskonzentration des Source-Bereichs vom n+-Typ 5 etwa 1×1019/cm3) und die Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 ist mindestens 10-mal niedriger als die Verunreinigungskonzentrationen des Source-Bereichs vom n+-Typ 5 und des Kontaktbereichs vom p++-Typ 6. Selbst wenn die Verunreinigung vom p-Typ während der schrägen Ionenimplantationen 42, 43 in den Source-Bereich vom n+-Typ 5 und/oder den Kontaktbereich vom p++-Typ 6 ionenimplantiert wird, werden die Eigenschaften des MOSFET nicht beeinträchtigt.
  • Auf diese Weise wird der dritte Bereich vom p+-Typ 23 durch die schrägen Ionenimplantationen 42, 43 gebildet, wodurch der vorgegebene Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 stabil erlangt werden kann. Andererseits wird mit den schrägen Ionenimplantationen 42, 43 an dem Drain-seitigen Ende des dritten Bereichs vom p+-Typ 23 ein Teil 61 davon, der von der Seitenwand des Grabens 7 in eine Richtung orthogonal zu der Seitenwand des Grabens 7 am tiefsten ist, in Bezug auf die Seitenwand des Grabens 7 schräg und wird eine Breite w1' des Drain-seitigen Endes des dritten Bereichs vom p+-Typ 23 schmaler als die vorgegebene Breite w1 (siehe 9). Dadurch kann die vorgegebene Breite w1 des dritten Bereichs vom p+-Typ 23 unter Berücksichtigung der Tatsache eingestellt werden, dass die Breite w1' des Drain-seitigen Endes des dritten Bereichs vom p+-Typ 23 schmaler wird.
  • Anschließend wird entlang der Vorderfläche des Halbleitersubstrats 10 und der Innenwände der Gräben 7 eine nicht gezeigte Kohlenstoff-(C)-Schicht gebildet. Anschließend wird eine Wärmebehandlung (Aktivierungstempern) zur Aktivierung der Verunreinigungen in Bezug auf alle durch Ionenimplantation gebildeten Bereiche durchgeführt. Anschließend wird der Kohlenstofffilm entfernt. Anschließend wird eine Wärmebehandlung (Tempern) zum Abrunden von Ecken der Böden der Gräben 7 und Öffnungen der Gräben 7 durchgeführt. Anschließend werden gemäß einem allgemeinen Verfahren der Gate-Isolierfilm 8, die Gate-Elektrode 9, der Zwischenschichtisolierfilm 11, Kontaktöffnungen, die Source-Elektrode 12 und die Drain-Elektrode 13 gebildet. Danach wird der Halbleiterwafer in einzelne Chips geschnitten, wodurch der in 1 dargestellte MOSFET fertiggestellt wird.
  • Wie vorstehend beschrieben, ist gemäß der ersten Ausführungsform der dritte Bereich vom p+-Typ in dem Basisbereich vom p-Typ so vorgesehen, dass er von der Grabenseitenwand getrennt ist und parallel zu der Grabenseitenwand verlauft, wodurch die Verunreinigungskonzentration vom p-Typ eines Teils des Basisbereichs vom p-Typ, der gegenüber der Seitenwand des Grabens über den Kanalbereich angeordnet ist, erhöht wird. Dadurch kann die Ausbreitung von Verarmungsschichten in dem Basisbereich vom p-Typ von der Drain- bzw. Source-Seite, wenn sich der MOSFET in dem EIN-Zustand befindet, unterdrückt werden. Dadurch können, selbst wenn die Kanallänge verkürzt wird, um den EIN-Widerstand zu reduzieren, Zunahmen des Kurzkanaleffekts unterdrückt werden, wodurch Abnahmen der Gate-Schwellenspannung unterdrückt werden können.
  • Ferner ermöglicht die Bildung des dritten Bereichs vom p+-Typ in dem Basisbereich vom p-Typ durch die schräge Ionenimplantation, die in Bezug auf die Seitenwand des Grabens gemäß der ersten Ausführungsform ausgeführt wird, die Bildung des dritten Bereichs vom p+-Typ durch Selbstausrichtung in Bezug auf die Seitenwand des Grabens. Dadurch kann der dritte p+-Bereich mit Präzision an einer Position gebildet werden, die mit einem vorgegebenen Abstand in eine Richtung orthogonal zu der Seitenwand des Grabens getrennt ist.
  • Eine Beziehung zwischen dem EIN-Widerstand RonA und der Gate-Schwellenspannung Vth wurde überprüft. Zunächst werden in einem MOSFET (nachstehend ein erstes Beispiel), der die Struktur der Halbleitervorrichtung gemäß der beschriebenen Ausführungsform aufweist, berechnete Ergebnisse des EIN-Widerstands RonA und der Gate-Schwellenspannung Vth, wenn der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens unterschiedlich verändert wird, in 10 durch „ד angezeigt. 10 ist ein Kennfeld, das die Simulationsergebnisse des ersten Beispiels darstellt.
  • 10 stellt die Ergebnisse dar, wenn in dem ersten Beispiel der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 0,02µm, 0,04µm, 0,06µm, 0,08µm und 0,1µm beträgt. Ferner stellt 10 zum Vergleich die Ergebnisse des ersten und zweiten herkömmlichen Beispiels aus 37 durch „o“ bzw. „•“ dar. Eine Richtung (untere rechte Richtung) von einem Startpunkt zu einem Endpunkt eines Pfeils 50 ist eine Richtung, in die sich der Kompromiss zwischen der Reduzierung des EIN-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth verbessert (ähnlich in 13A).
  • Wie in 10 dargestellt, stellt sich bei allen Ergebnissen unterschiedlicher Fälle des Abstands t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 das erste Beispiel als weiter in die Richtung (untere rechte Richtung) positioniert heraus, wodurch sich der Kompromiss der Reduzierung des ON-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth im Vergleich zu dem ersten und zweiten herkömmlichen Beispiel verbessert. Mit anderen Worten wurde bestätigt, dass, ähnlich wie in dem ersten Beispiel, die Bereitstellung des dritten Bereichs vom p+-Typ 23 gegenüber dem Graben 7 über den Kanalbereich 4a den Kompromiss, der Reduzierung des EIN-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth verbessert.
  • In dem ersten Beispiel nimmt der EIN-Widerstand RonA, wenn der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 abnimmt, aus folgendem Grund zu. Je kürzer der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 ist, desto größer ist die Gesamtdosierungsmenge des Kanalbereichs 4a zum Zeitpunkt der Bildung des dritten Bereichs vom p+-Typ 23 durch die schrägen Ionenimplantationen 42, 43. Folglich nimmt die Mobilität ab. Dadurch kann der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 in einem Bereich von etwa 0,04µm bis 0,08µm liegen, wodurch der Kompromiss zwischen der Reduzierung des ON-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth weiter verbessert wird.
  • Anschließend werden in einem MOSFET (nachstehend ein zweites Beispiel), der die Struktur der Halbleitervorrichtung gemäß der ersten Ausführungsform aufweist, in 11 berechnete Ergebnisse des EIN-Widerstands RonA und der Gate-Schwellenspannung Vth dargestellt, wenn die Tiefe d1 des dritten Bereichs vom p+-Typ 23, der von der Grenzfläche des Basisbereichs vom p-Typ 4, und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt, unterschiedlich verändert wird. 11 ist ein Kennfeld, das die Simulationsergebnisse des zweiten Beispiels darstellt.
  • In 11 ist die Tiefe d1>0.0µm ein Fall, in dem der dritte Bereich vom p+-Typ 23 von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt. Die Tiefe d1=0.0µm ist ein Fall, in dem das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 an der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 positioniert ist. Die Tiefe d1<0,0µm ist ein Fall, in dem der dritte Bereich vom p+-Typ 23 nicht von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt.
  • Aus den in 11 dargestellten Ergebnissen wurde im Fall der Tiefe d1>0.3um bestätigt, dass der EIN-Widerstand RonA zunimmt. Ein Grund dafür ist folgender. Je tiefer die Tiefe d1 ist, die der dritte Bereich vom p+-Typ 23 von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin hervorragt, desto näher ist der dritte Bereich vom p+-Typ 23 an dem ersten Bereich vom p+-Typ 21. Folglich wird ein Strompfad (ein Teil des Stromdiffusionsbereichs vom n-Typ 3, der zwischen dem dritten Bereich vom p+-Typ 23 und dem ersten Bereich vom p+-Typ 21 angeordnet ist) enger und nimmt der parasitäre Widerstand zu. Aus den in 11 dargestellten Ergebnissen kann dadurch die Tiefe d1 in einem Bereich von etwa 0,0µm bis 0,3µm liegen.
  • Anschließend werden für einen MOSFET (nachstehend ein drittes Beispiel), der die Halbleitervorrichtung gemäß der ersten Ausführungsform aufweist, berechnete Ergebnisse des EIN-Widerstands RonA und der Gate-Schwellenspannung Vth bei unterschiedlicher Änderung der Breite w1 des dritten Bereichs vom p+-Typ 23 in 12 dargestellt. 12 ist ein Kennfeld, das Simulationsergebnisse des dritten Beispiels darstellt.
  • Aus den in 12 dargestellten Ergebnissen hat sich bestätigt, dass der EIN-Widerstand RonA einen im Wesentlichen konstanten Wert anzeigt, ohne von der Breite w1 des dritten Bereichs vom p+-Typ 23 abhängig zu sein. Ferner wurde bestätigt, dass, wenn die Breite w1 des dritten Bereichs vom p+-Typ 23 auf eine bestimmte Dicke vergrößert wird, die Sättigung der Gate-Schwellenspannung Vth beginnt und ein im Wesentlichen konstanter Wert angezeigt wird. Insbesondere wurde festgestellt, dass, wenn die Breite w1 des dritten Bereichs vom p+-Typ 23 mindestens 0,05µm beträgt, die Sättigung der Gate-Schwellenspannung Vth beginnt und die Breite w1 des dritten Bereichs vom p+-Typ 23 bevorzugterweise mindestens 0,05µm beträgt.
  • Anschließend wurden die Bedingungen der schrägen Ionenimplantationen 42, 43 für die Bildung des dritten Bereichs vom p+-Typ 23 überprüft. In einem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten Ausführungsform wurden die Bedingungen (nachstehend viertes bis sechstes Beispiel) der schrägen Ionenimplantationen 42, 43 unterschiedlich verändert und berechnete Ergebnisse für den EIN-Widerstand RonA und die Gate-Schwellenspannung Vth sind in 13A dargestellt. 13A ist ein Kennfeld, das die Simulationsergebnisse des vierten bis sechsten Beispiels darstellt. 13A stellt die Gate-Schwellenspannung Vth und den EIN-Widerstand RonA in dem Fall dar, wenn eine Drainspannung Vd 20V beträgt. 13B ist ein Kennfeld, das ein Beispiel für ein Verunreinigungskonzentrationsprofil durch die schräge Ionenimplantation darstellt. 13C ist eine Querschnittsansicht eines Teils der Struktur des MOSFET des ersten bis dritten Vergleichsbeispiels.
  • Die Kanallänge L des vierten bis sechsten Beispiels betrug 0,4µm. Ferner wurden in dem vierten bis sechsten Beispiel die Beschleunigungsenergien und die Dosierungsmengen der schrägen Ionenimplantationen 42, 43 so angepasst, dass der vorgegebene Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 0,15µm, 0,1µm und 0,05µm betrug und die Verunreinigungskonzentration vom p-Typ des Kanalbereichs 4a an dem Seitenwandoberflächenbereich 4b des Grabens 7 etwa 3,0×1016/cm3 betrug. Die Implantationswinkel θ1, θ2 der schrägen Ionenimplantationen 42, 43 wurden auf 45 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 eingestellt.
  • Für das vierte bis sechste Beispiel werden Simulationsergebnisse für einen Fall dargestellt, in dem der Spitzenwert der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 2,0×1017/cm3, 3,0×1017/cm3 und 4,0×1017/cm3 betrug. In dem vierten Beispiel betrug beispielsweise eine Sollbreite WP eines Teils des dritten Bereichs vom p+-Typ 23, die eine Nähe des Spitzenwertes der Verunreinigungskonzentration anzeigt, etwa 0,1µm. Zusätzlich wurde, wie in 13B dargestellt, die Verunreinigungskonzentration der Siliziumkarbidschicht vom p-Typ 32 mit etwa 1,5×1017/cm3 angenommen (angegeben durch die horizontale Linie 71), ein Sollwert für den Spitzenwert der Verunreinigungskonzentration betrug etwa 3,0×1017/cm3 (angegeben durch die horizontale Linie 72) . Ein Abstand TP einer Solltiefe von der Seitenwand des Grabens 7 zu einer Solltiefe des Spitzenwertes der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 betrug etwa 0,15µm. Die Verunreinigungskonzentration an dem Seitenwandoberflächenbereich 4b des Grabens 7 in dem Verunreinigungskonzentrationsprofil vom p-Typ durch die schrägen Ionenimplantationen 42, 43 betrug etwa 3,0×1016/cm3, was 10% des Sollwerts des Spitzenwerts der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 entspricht. Es wird davon ausgegangen, dass der dritte Bereich vom p+-Typ 23 so gebildet wird, dass er ein Verunreinigungskonzentrationsprofil vom p-Typ 53 aufweist. Bezugszeichen α ist eine Verunreinigungskonzentrationsdifferenz vom p-Typ der Siliziumkarbidschicht vom p-Typ 32 und des dritten Bereichs vom p+-Typ 23.
  • Zum Zeitpunkt der schrägen Ionenimplantationen 42, 43 zieht das Verunreinigungskonzentrationsprofil vom p-Typ 53 an einem Hinterteil (einem Teil, in dem die Verunreinigungskonzentration entlang einer allmählichen Neigung wie bei einem Aufweiten einer Kante abnimmt) zu der Seitenwand des Grabens 7 hin. Dadurch muss der Abstand TP der Tiefe des Sollspitzenwertes der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 von der Seitenwand des Grabens 7 auf einen tieferen Abstand von der Seitenwand des Grabens 7 eingestellt werden als der Abstand t1 von der Seitenwand des Grabens 7 zu dem dritten Bereich vom p+-Typ 23. Mit anderen Worten stellen die schrägen Ionenimplantationen 42, 43 den vorgegebenen Abstand TP als Zielwert für die Tiefe des Spitzenwertes der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 von der Seitenwand des Grabens 7 aus ein. Die Bedingungen der schrägen Ionenimplantationen 42, 43 werden so eingestellt, dass die Verunreinigungskonzentration von der Solltiefe (der Abstand TP von der Seitenwand des Grabens 7) des Spitzenwerts der Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 von der Seitenwand des Grabens 7 aus zu der Tiefe der Sollbreite WP eine Nähe zum Spitzenwert der Verunreinigungskonzentration des dritten p+-Typs Bereichs 23 zeigt. Zusätzlich werden die schrägen Ionenimplantationen 42, 43 jeweils in mehreren Stufen (mehrfach) durchgeführt und bilden dabei das vorgegebene Verunreinigungsprofil vom p-Typ 53 in jeder Oberflächenschicht beider Seitenwände des Grabens 7.
  • Wenn beispielsweise das in 13B dargestellte Verunreinigungskonzentrationsprofil vom p-Typ 53 erlangt wird, ist in dem vierten Beispiel ein Beispiel für die Bedingungen der schrägen Ionenimplantationen 42, 43 für die Verunreinigungskonzentration vom p-Typ des Kanalbereichs 4a an dem Seitenwandoberflächenbereich 4b des in einem Bereich von etwa 1,0×1016/cm3 bis 5,0×1016/cm3 einzustellenden Grabens 7 wie folgt. So werden beispielsweise die schrägen Ionenimplantationen 42, 43 jeweils in zwei Stufen durchgeführt. Es wird davon ausgegangen, dass die schrägen Ionenimplantationen 42, 43 einer schrägen Ionenimplantation der ersten Stufe eine Beschleunigungsenergie und eine Dosierungsmenge von etwa 200keV bis 400keV bzw. einen Bereich von etwa 2,5×1012/cm2 bis 4,5×1012/cm2 aufweisen, und es wird angenommen, dass die Implantationswinkel θ1, θ2 in einem Bereich von etwa 40 Grad bis 50 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 liegen. Ferner wird davon ausgegangen, dass die schrägen Ionenimplantationen 42, 43 einer schrägen Ionenimplantation der zweiten Stufe eine Beschleunigungsenergie und eine Dosierungsmenge in einem Bereich von etwa 150keV bis 300keV bzw. einem Bereich von etwa 1,5×1012/cm2 bis 3,5×1012/cm2 aufweisen, und es wird angenommen, dass die Implantationswinkel θ1, θ2 in einem Bereich von etwa 40 Grad bis 50 Grad relativ zu der Vorderflache des Halbleitersubstrats 10 liegen.
  • Ferner sind in 13A zum Vergleich die Simulationsergebnisse des ersten und zweiten vorstehend beschriebenen herkömmlichen Beispiels dargestellt. Ferner werden Simulationsergebnisse des ersten bis dritten Vergleichsbeispiels dargestellt, die anstelle des dritten Bereichs vom p+-Typ 23 in einem Teil entlang der Seitenwand des Grabens 7 einen Bereich vom p--Typ (nachstehend BOX-Bereich vom p--Typ 73, siehe 13C) mit einem Kastenprofil (die Verunreinigungskonzentration ist einheitlich) haben, der in Kontakt mit dem Graben 7 ist. Mit anderen Worten ist der BOX-Bereich vom p--Typ 73 in einem Kanalbereich 73a gebildet. Es wird davon ausgegangen, dass das erste und das zweite herkömmliche Beispiel die entsprechenden Kanallängen von 0,4µm und 0,85µm aufweisen. Die Simulationsergebnisse werden für Fälle dargestellt, in denen in dem ersten und zweiten herkömmlichen Beispiel angenommen wird, dass die Kanalkonzentration 1,0×1017/cm3, 1,5×1017/cm3, 2,0×1017/cm3, 2,5×1017/cm3 und 3,0×1017/cm3 beträgt.
  • Der BOX-Bereich vom p--Typ 73 des ersten bis dritten Vergleichsbeispiels weist eine Verunreinigungskonzentration auf, die niedriger ist als die des Basisbereichs vom p-Typ 104, und in dem Basisbereich vom p-Typ 104 liegt der BOX-Bereich vom p--Typ 73 an der Seitenwand des Grabens 107 frei. Der BOX-Bereich vom p--Typ 73 ist beispielsweise ein Diffusionsbereich, der durch Ionenimplantation aus einer Richtung orthogonal zu der Substratvorderfläche gebildet wird, oder ein Bereich, der durch epitaktisches Wachstum gebildet wird. In dem ersten bis dritten Vergleichsbeispiel wird angenommen, dass eine Breite (Dicke in einer Richtung orthogonal zu der Seitenwand des Grabens 107) des BOX-Bereichs vom p--Typ 73 0,04µm, 0,06µm bzw. 0,08µm beträgt. Das erste bis dritte Vergleichsbeispiel zeigen Simulationsergebnisse für Fälle, in denen der BOX-Bereich vom p--Typ 73 2, 0×1017/cm3, 3,0×1017/cm3 und 4,0×1017/cm3 beträgt.
  • Aus den in 13A dargestellten Ergebnissen bestätigen das vierte bis sechste Beispiel, dass der Kompromiss der Reduzierung des EIN-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth stärker verbessert werden kann als in dem ersten und zweiten herkömmlichen Beispiel. Darüber hinaus bestätigen das vierte bis sechste Beispiel, dass der Kompromiss der Reduzierung des ON-Widerstands RonA und der Unterdrückung von Abnahmen der Gate-Schwellenspannung Vth in etwa in dem gleichen Maße verbessert werden kann wie bei dem ersten bis dritten Vergleichsbeispiel. Darüber hinaus bestätigen das vierte bis sechste Beispiel, dass der dritte Bereich vom p+-Typ 23 durch die schrägen Ionenimplantationen 42, 43 mit Präzision an einer tiefen Position des vorgegebenen Abstands t1 in einer Richtung orthogonal zu der Grabenseitenwand gebildet werden kann, und bestätigen, dass es möglich ist, Eigenschaften zu realisieren, die äquivalent zu einem Fall sind, in dem der BOX-Bereich vom p--Typ 73 vorgesehen ist.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer zweiten Ausführungsform beschrieben. 14 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der zweiten Ausführungsform. Die Halbleitervorrichtung gemäß der zweiten Ausführungsform, die in 14 dargestellt ist, ist ein vertikaler MOSFET, ähnlich dem in 1 dargestellten, und umfasst ein MOS-Gate mit einer Graben-Gate-Struktur an der Vorderseite (Oberfläche auf der Seite des Basisbereichs vom p-Typ 4) der Seite des siliziumkarbidhaltigen Halbleitersubstrats 10. Das Ausgangssubstrat 1 vom n+-Typ, der Driftbereich vom n--Typ 2, der Basisbereich 4 vom p-Typ, die Siliziumkarbidschichten 31, 32, der Source-Bereich vom n+-Typ 5, der Kontaktbereich 6 vom p++-Typ, der Graben 7, der Gate-Isolierfilm 8, die Gate-Elektrode 9, das Halbleitersubstrat 10, der Zwischenschichtisolierfilm 11, die Source-Elektrode 12, die Drain-Elektrode 13 und der erste und der zweite Bereich vom p+-Typ 21, 22 in 14 sind ähnlich wie die in 1 dargestellten und ihre Beschreibung entfallt nachstehend.
  • In der Halbleitervorrichtung gemäß der in 14 dargestellten zweiten Ausführungsform ist ein Teil der Siliziumkarbidschicht vom p-Typ 32 ohne den Source-Bereich vom n+-Typ 5 und den Kontaktbereich vom p++-Typ 6 der Basisbereich vom p-Typ 4. In dem Basisbereich vom p-Typ 4, nahe der Seitenwand des Grabens 7, ist der dritte Bereich vom p+-Typ 23 selektiv getrennt von der Seitenwand des Grabens 7 mit einem vorgegebenen Abstand d11 in einer Richtung orthogonal zu der Seitenwand vorgesehen. Der dritte Bereich vom p+-Typ 23 durchdringt den Basisbereich vom p-Typ 4 in die Tiefenrichtung im Wesentlichen parallel zu der Seitenwand des Grabens 7 und erstreckt sich von der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4, die Grenzfläche des p-Typs Basisbereichs 4 und des Stromdiffusionsbereichs vom n-Typ 3 überspannend. Der dritte Bereich vom p+-Typ 23 kann den Basisbereich vom p-Typ 4 von der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 aus durchdringen und in dem Stromdiffusionsbereich vom n-Typ 3 enden.
  • Der dritte Bereich vom p+-Typ 23 ist dem Gate-Isolierfilm 8 an der Seitenwand des Grabens 7 über einen Teil (den nachstehend beschriebenen Kanalbereich 4a) des Basisbereichs vom p-Typ 4 (oder den Basisbereich vom p-Typ 4 und den Stromdiffusionsbereich vom n-Typ 3) entlang der Seitenwand des Grabens 7 gegenüber angeordnet. Das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 endet in dem Stromdiffusionsbereich vom n-Typ 3 an einer Position, die näher an der Substratvorderfläche liegt als der erste Bereich vom p+-Typ 21 und nicht mit dem ersten Bereich vom p+-Typ 21 in Kontakt ist. Ferner ist der dritte Bereich vom p+-Typ 23 entlang der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 vorgesehen und ist in Kontakt mit dem Kontaktbereich vom p++-Typ 6. Zwischen dem dritten Bereich vom p+-Typ 23 und dem zweiten Bereich vom p+-Typ 22 ist ein Teil 4d des Basisbereichs vom p-Typ 4 eingefugt und ist nicht in Kontakt mit dem dritten Bereich vom p+-Typ 23 oder dem zweiten Bereich vom p+-Typ 22.
  • Insbesondere ist beispielsweise der dritte Bereich vom p+-Typ 23 von der Seitenwand des Grabens 7 getrennt und weist eine im Wesentlichen L-förmige Querschnittsform auf, die aus einem ersten linearen Teil 23a, der sich in die Tiefenrichtung im Wesentlichen parallel zu der Seitenwand erstreckt, und einem zweiten linearen Teil 23b, der sich entlang der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 erstreckt und der im Wesentlichen orthogonal zu dem ersten linearen Teil 23a angeordnet ist, gebildet ist. Der erste lineare Teil 23a des dritten Bereichs vom p+-Typ 23 ist ein sogenannter HALO-Bereich, der die Verarmungsschichten unterdrückt, die sich in dem Basisbereich vom p-Typ 4 bzw. vom pn-Übergang des Basisbereichs vom p-Typ 4 und des Source-Bereichs vom n+-Typ 5 und dem pn-Übergang des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 ausbreiten, wenn sich der MOSFET in dem EIN-Zustand befindet.
  • Die Bereitstellung des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 ermöglicht es, die Erhöhung des Kurzkanaleffekts im EIN-Zustand des MOSFET auch dann zu unterdrücken, wenn die Dicke t2 des Kanalbereichs 4a (=die Kanallänge L) zur Reduzierung des EIN-Widerstands verdünnt ist, und ermöglicht Abnahmen der Gate-Schwellenspannung. Der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 fungiert als Durchstoß-Deckschicht, die das Durchstoßen aufgrund der Verarmungsschichten, die sich in dem Basisbereich vom p-Typ 4 von der Drain- bzw. Source-Seite ausbreiten, unterdrückt, wenn sich der MOSFET im EIN-Zustand befindet. Die Bereitstellung des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23 ermöglicht es, das Durchstoßen aufgrund des Kurzkanaleffekts auch dann zu unterdrücken, wenn die Verunreinigungskonzentration des Basisbereichs vom p-Typ 4 auf etwa die Kanalkonzentration reduziert wird.
  • Durch Bereitstellen des dritten Bereichs vom p+-Typ 23 auf diese Weise, so dass er eine im Wesentlichen L-förmige Querschnittsform hat, hat der Source-Bereich vom n+-Typ 5 eine im Wesentlichen L-förmige Querschnittsform, die durch einen ersten linearen Teil 5a entlang der Seitenwand des Grabens 7 und einen zweiten linearen Teil 5b entlang der Vorderflache des Halbleitersubstrats 10 gebildet wird. Eine Tiefe F eines Teils (d.h. des ersten linearen Teils 5a) des Source-Bereichs vom n+-Typ 5 entlang der Seitenwand des Grabens 7, beispielsweise von der Substratvorderflache, kann unter Berücksichtigung eines Ätzrandes einer Poly-Silizium(poly-Si)-Schicht, die die nachstehend beschriebene Gate-Elektrode 9 bildet, mindestens etwa 0,4µm betragen. Der Basisbereich vom p-Typ 4 ist weiter von dem Teil (nachstehend Kanalbereich) 4a auf der Seite des Grabens 7 und einem anderen Teil als dem Kanalbereich 4a getrennt als der dritte Bereich vom p+-Typ 23.
  • Der Kanalbereich 4a ist ein Teil des Basisbereichs vom p-Typ 4, der zwischen dem ersten linearen Teil 23a des dritten Bereichs vom p+-Typ 23 und der Seitenwand des Grabens 7 angeordnet ist, und ist ein Bereich, in dem entlang der Seitenwand des Grabens 7 ein Kanal (Inversionsschicht vom n-Typ) gebildet ist, wenn sich der MOSFET in dem EIN-Zustand befindet. Die Breite des Kanalbereichs 4a ist der Abstand d11 von der Seitenwand des Grabens 7 zu dem ersten linearen Teil 23a des dritten Bereichs vom p+-Typ 23. Die Dicke (d.h. die Dicke des Basisbereichs vom p-Typ) t2 des Kanalbereichs 4a ist die Kanallänge L. Die Kanallänge L ist ein Wert, der durch Subtraktion der Tiefe F des ersten linearen Teils 5a des Source-Bereichs vom n+-Typ 5 von der Substratvorderfläche aus von einer Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus erlangt wird. Die Kanalkonzentration liegt beispielsweise in einem Bereich von etwa 1×1017/cm3 bis 3×1017/cm3. Die Kanalkonzentration wird durch die Verunreinigungskonzentrationen des Kanalbereichs 4a und des dritten Bereichs vom p+-Typ 23 bestimmt.
  • Das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform wird beschrieben. Die Beschreibung von Teilen, die den in den 2 bis 6 der ersten Ausführungsform dargestellten ähneln, entfällt im Folgenden. 15A, 15B und 17 sind Querschnittsansichten der Halbleitervorrichtung gemäß der zweiten Ausführungsform während der Herstellung. 16 ist eine vergrößerte Querschnittsansicht eines in 15A dargestellten Teils. 16 zeigt eine vergrößerte Ansicht der Umgebung eines der Gräben 7 in 15A. Zunächst werden, ähnlich wie bei der ersten Ausführungsform, Prozesse zur Herstellung des Ausgangssubstrats vom n+-Typ 1, das den Drain-Bereich vom n+-Typ bildet, und zum Bilden der Siliziumkarbidschicht vom n-Typ 31 zur Bildung des Grabens 7 sequentiell durchgeführt (siehe 2 bis 6).
  • Nach der Bildung (6) des Grabens 7 wird anschließend, wie in 15A dargestellt, nach dem Entfernen der Oxidschicht 41 die Ionenimplantation (nachstehend erste schräge Ionenimplantation) 42 einer Verunreinigung vom p-Typ, z.B. Aluminium (Al), usw., in Bezug auf die ersten Seitenwände der Graben 7 und die Vorderfläche des Halbleitersubstrats 10 aus der schrägen Richtung, d.h. dem vorgegebenen Implantationswinkel θ1 relativ zu der Vorderfläche des Halbleitersubstrats 10, durchgeführt. Folglich wird der erste lineare Teil 23a des dritten Bereichs vom p+-Typ 23 selektiv in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 von dem Basisbereich vom p-Typ 4 hinein erstreckend) gebildet und ist von der ersten Seitenwand des Grabens 7 um eine Tiefe (Dicke) des vorgegebenen Abstandes d11 in eine Richtung orthogonal zu der Seitenwand getrennt. Zusätzlich wird der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 selektiv an der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 gebildet und ist von der Vorderfläche des Halbleitersubstrats 10 um eine Tiefe eines vorgegebenen Abstands d12 in die Tiefenrichtung getrennt.
  • Zu diesem Zeitpunkt werden basierend auf dem Abstand d11 von der Seitenwand des Grabens 7 zu dem ersten linearen Teil 23a des dritten Bereichs vom p+-Typ 23 und dem Abstand d12 von der Vorderfläche des Halbleitersubstrats 10 zu dem zweiten linearen Teil 23b des dritten Bereichs vom p+-Typ 23 die Bedingungen der ersten schrägen Ionenimplantation 42 eingestellt. Insbesondere wird basierend auf einer Tiefe A, von einer Siliziumoberfläche (der Seitenwand des Grabens 7) aus, einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 und einer Tiefe B, von einer Siliziumoberfläche (der Vorderfläche des Halbleitersubstrats 10) aus, einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23 der Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42 eingestellt (siehe 16). Insbesondere wird der Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42 so eingestellt, dass die Bedingungen des Ausdrucks (1) erfüllt sind. B = A / tan θ 1
    Figure DE102018215257B4_0001
  • Anschließend wird, wie in 15B dargestellt, die Ionenimplantation (nachstehend zweite schräge Ionenimplantation) 43 einer Verunreinigung vom p-Typ, wie beispielsweise Aluminium, in Bezug auf die zweiten Seitenwände der Gräben 7 aus einer schrägen Richtung mit dem vorgegebenen Implantationswinkel θ2 relativ zu der Vorderflache des Halbleitersubstrats 10 durchgeführt. Dadurch wird der erste lineare Teil 23a des dritten Bereichs vom p+-Typ 23 selektiv in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 vom Basisbereich vom p-Typ 4 hinein erstreckend) gebildet und ist von der zweiten Seitenwand des Grabens 7 um eine Tiefe des vorgegebenen Abstands d11 in eine Richtung orthogonal zu der Seitenwand getrennt. Zusätzlich wird, ähnlich wie bei der ersten schrägen Ionenimplantation 42, der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 selektiv an der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 gebildet und ist von der Vorderfläche des Halbleitersubstrats 10 um eine Tiefe des vorgegebenen Abstandes d12 in die Tiefenrichtung getrennt.
  • Die zweite schräge Ionenimplantation 43, um eine Verunreinigung vom p-Typ in die zweiten Seitenwände der Gräben 7 zu ionenimplantieren, wird in Bezug auf die zweiten Seitenwände der Gräben 7 mit dem Implantationswinkel θ2 durchgeführt, der symmetrisch zu dem Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42 ist, die in Bezug auf die ersten Seitenwände der Gräben 7 durchgeführt wird. Mit Ausnahme des Implantationswinkels θ2 sind die Bedingungen der zweiten schrägen Ionenimplantation 43, die in Bezug auf die zweiten Seitenwände der Gräben 7 durchgeführt wird, ähnlich denen der ersten schrägen Ionenimplantation 42, die in Bezug auf die ersten Seitenwande der Graben 7 durchgeführt wird. Der erste und der zweite Implantationswinkel θ1, θ2 der schrägen Ionenimplantationen 42, 43 können entsprechend einer Breite wT der Gräben 7 eingestellt werden und liegen beispielsweise in einem Bereich von 40 Grad bis 60 Grad. Insbesondere wenn die Breite wT des Grabens 7 beispielsweise 0,8µm beträgt, können der erste und der zweite Implantationswinkel θ1, θ2 der schrägen Ionenimplantationen 42, 43 beispielsweise etwa 45 Grad bezogen auf beispielsweise die Vorderfläche des Halbleitersubstrats 10 betragen.
  • Während der ersten und der zweiten schrägen Ionenimplantation 42, 43 wird die Verunreinigung vom p-Typ auch in einem Teil (Teil, in dem der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 gebildet sind) bis zu einer Tiefe implantiert, die dem vorgegebenen Abstand d12 von der Vorderfläche des Halbleitersubstrats 10 entspricht. Der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 weisen jedoch hohe Verunreinigungskonzentrationen auf (z.B. beträgt die Verunreinigungskonzentration des Source-Bereichs vom n+-Typ 5 etwa 1×1019/cm3) und die Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 ist mindestens 10 mal niedriger als die Verunreinigungskonzentrationen des Source-Bereichs vom n+-Typ 5 und des Kontaktbereichs vom p++-Typ 6. Dadurch werden bei der ersten und der zweiten schrägen Ionenimplantation 42, 43, selbst dann, wenn die Verunreinigung vom p-Typ in den Source-Bereich vom n+-Typ 5 oder den Kontaktbereich vom p++-Typ 6 ionenimplantiert wird, die MOSFET-Eigenschaften nicht beeinträchtigt.
  • Ferner zieht das Verunreinigungskonzentrationsprofil vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 durch die schrägen Ionenimplantationen 42, 43 an einem Hinterteil (einem Teil, wo die Verunreinigungskonzentration entlang einer allmählichen Steigung, wie z.B. einem Aufweiten einer Kante abnimmt) der Spitzenposition zu der Seitenwand des Grabens 7 hin von einer Tiefe von der Seitenwand des Grabens 7. Der Bereich und die Dosierungsmengen der schrägen Ionenimplantationen 42, 43 werden so eingestellt, dass die Verunreinigungskonzentration des Hinterteils des Verunreinigungskonzentrationsprofils vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 zu einer vorgegebenen Kanalkonzentration wird. Ferner können die schrägen Ionenimplantationen 42, 43 in mehreren Stufen (mehrfach) durchgeführt werden, um ein vorgegebenes Verunreinigungsprofil vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 zu bilden.
  • Ferner wird in der ersten und der zweiten schrägen Ionenimplantation 42, 43 der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 an der gesamten Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 gebildet und erstreckt sich zur Seitenwand des Grabens 7. Dadurch wird nach der ersten und der zweiten schrägen Ionenimplantation 42, 43 beispielsweise die schräge Ionenimplantation (nicht dargestellt) einer Verunreinigung vom n-Typ von beiden Seitenwänden der Gräben 7 und den Teilen 44, 45 des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23b, der an der Seitenwand des Grabens 7 freiliegt, zu einem n-Typ invertiert, was den Source-Bereich vom n+-Typ 5 bildet. Ein Verfahren dieser schrägen Ionenimplantation ähnelt beispielsweise einer dritten und vierten schrägen Ionenimplantation zum Bilden des Source-Bereichs vom n+-Typ 5 in einer dritten im Folgenden beschriebenen Ausführungsform. Der Status bis hier ist in 17 dargestellt.
  • Anschließend wird entlang der Vorderfläche des Halbleitersubstrats 10 und der Innenwände der Gräben 7 eine nicht gezeigte Kohlenstoff-(C)-Schicht gebildet. Anschließend wird die Wärmebehandlung (Aktivierungstempern) zur Aktivierung der Verunreinigungen in Bezug auf alle durch Ionenimplantation gebildeten Bereiche durchgeführt. Anschließend wird der Kohlenstofffilm entfernt. Anschließend erfolgt die Wärmebehandlung (Tempern) zum Abrunden von Ecken der Böden der Gräben 7 und Öffnungen der Gräben 7. Anschließend werden gemäß einem allgemeinen Verfahren der Gate-Isolierfilm 8, die Gate-Elektrode 9, der Zwischenschichtisolierfilm 11, Kontaktoffnungen, die Source-Elektrode 12 und die Drain-Elektrode 13 gebildet. Danach wird der Halbleiterwafer in einzelne Chips geschnitten, wodurch der in 14 dargestellte MOSFET fertiggestellt wird.
  • Wie vorstehend beschrieben, ist gemäß der zweiten Ausführungsform der dritte Bereich vom p+-Typ, der aus dem ersten linearen Teil gebildet ist, der von der Grabenseitenwand getrennt ist und sich entlang der Grabenseitenwand erstreckt, der zweite lineare Teil, der orthogonal zu dem ersten linearen Teil ist und sich entlang der Grenzfläche des Source-Bereichs vom n+-Typ und des Basisbereichs vom p-Typ erstreckt, in einem Siliziumteil (Mesateil) zwischen benachbarten Graben angeordnet. Der erste lineare Teil des dritten Bereichs vom p+-Typ fungiert als HALO-Bereich, unterdrückt die Erhöhung des Kurzkanaleffekts, wenn sich der MOSFET in dem EIN-Zustand befindet, und unterdrückt Abnahmen der Gate-Schwellenspannung. Der zweite lineare Teil des dritten Bereichs vom p+-Typ fungiert als Durchstoßdeckschicht und unterdrückt das Durchstoßen aufgrund der Verarmungsschichten, die sich in dem Basisbereich vom p-Typ 4 von der Drain- und der Source-Seite ausbreiten. Dadurch kann die Kompromissbeziehung zwischen der Reduzierung des EIN-Widerstands und der Unterdrückung des Durchstoßens verbessert werden.
  • Ferner können gemäß der zweiten Ausführungsform der erste und der zweite lineare Teil des dritten Bereichs vom p+-Typ gleichzeitig durch die erste und die zweite schräge Ionenimplantation allein gebildet werden. Ferner können gemäß der zweiten Ausführungsform durch die erste und die zweite schräge Ionenimplantation allein der erste und der zweite lineare Teil des dritten Bereichs vom p+-Typ mit einer Positionierungsgenauigkeit von einer Implantationsfläche (den Seitenwanden der Gräben und der Vorderfläche des Halbleitersubstrats) durch Selbstausrichtung gebildet werden.
  • Ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der dritten Ausführungsform wird beschrieben. 18 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der dritten Ausführungsform. 19 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der dritten Ausführungsform während der Herstellung. 19 zeigt eine vergrößerte Ansicht in der Nähe eines der in 18 dargestellten Gräben 7. Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der dritten Ausführungsform unterscheidet sich von dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zweiten Ausfuhrungsform dadurch, dass der Source-Bereich vom n+-Typ 5 durch Selbstausrichtung von der Seitenwand des Grabens 7 und der Vorderfläche des Halbleitersubstrats 10 gebildet wird.
  • Insbesondere ersetzt das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der dritten Ausführungsform in dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zweiten Ausfuhrungsform die Bildung des Source-Bereichs vom n+-Typ 5 mit der Bildung einer Verunreinigung vom n-Typ von der Seitenwand des Grabens 7 durch schräge Ionenimplantation (nachstehend die dritte und vierte schräge Ionenimplantation). Genauer wird, wie in 19 dargestellt, bei der Bildung des Source-Bereichs vom n+-Typ 5 zunächst die dritte schräge Ionenimplantation 46 einer Verunreinigung vom n-Typ, z.B. Arsen (As), etc. in die ersten Seitenwände der Graben 7 und die Vorderfläche des Halbleitersubstrats 10 aus einer schrägen Richtung mit dem vorgegebenen Implantationswinkel θ3 relativ zu der Vorderfläche des Halbleitersubstrats 10 durchgeführt.
  • Durch die dritte schräge Ionenimplantation 46 wird ein Teil der Siliziumkarbidschicht vom p-Typ 32 in der vorgegebenen Tiefe F von der Vorderfläche des Halbleitersubstrats 10 aus und einer vorgegebenen Tiefe E von den ersten Seitenwänden der Gräben 7 aus zu einem n-Typ invertiert, wodurch selektiv der erste lineare Teil 5a des Source-Bereichs vom n+-Typ 5 gebildet wird. Zusätzlich wird ein Teil der Siliziumkarbidschicht vom p-Typ 32 in einer Tiefe D von der Vorderfläche des Halbleitersubstrats 10 zu einem n-Typ invertiert, wodurch der zweite lineare Teil 5b des Source-Bereichs vom n+-Typ 5 gebildet wird.
  • Zu diesem Zeitpunkt wird, basierend auf der Tiefe E des ersten linearen Teils 5a des Source-Bereichs vom n+-Typ 5 von den ersten Seitenwänden der Gräben 7 aus und der Tiefe D des zweiten linearen Teils 5b des Source-Bereichs vom n+-Typ 5b von der Vorderfläche des Halbleitersubstrats 10 aus, ein Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 eingestellt. Insbesondere wird der Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 so eingestellt, dass die Bedingungen des Ausdrucks (2) erfüllt sind. D = E / tan θ 3  ( wobei ,   θ 1 < θ 3 )
    Figure DE102018215257B4_0002
  • Der erste und der zweite lineare.Teil 5a, 5b des Source-Bereichs vom n+-Typ 5 werden an Positionen gebildet, die näher an der Vorderfläche des Halbleitersubstrats 10 und den ersten Seitenwänden der Graben 7 liegen als der erste und der zweite lineare Teil 23a, 23b des dritten Bereichs vom p+-Typ 23. Dadurch muss der Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 größer sein als der Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42. Der Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 kann so eingestellt werden, dass er in einem Bereich von beispielsweise 50 Grad bis 80 Grad liegt, was der Breite wT des Grabens 7 entspricht. Insbesondere kann, wenn die Breite wT des Grabens 7 beispielsweise 0,8µm betragt, der Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 beispielsweise etwa 60 Grad relativ zu beispielsweise der Vorderfläche des Halbleitersubstrats 10 betragen.
  • Anschließend wird die vierte schräge Ionenimplantation (nicht dargestellt) einer Verunreinigung vom n-Typ, z.B. Arsen usw., in die zweiten Seitenwände der Gräben 7 von einem schrägen Winkel mit einem vorgegebenen Implantationswinkel relativ zu der Vorderfläche des Halbleitersubstrats 10 durchgeführt. Durch die vierte schräge Ionenimplantation wird der erste lineare Teil 5a des Source-Bereichs vom n+-Typ 5 selektiv zu den zweiten Seitenwänden der Gräben 7 hin gebildet und der zweite lineare Teil 5b des Source-Bereichs vom n+-Typ 5 in der Oberflächenschicht an der Vorderfläche des Halbleitersubstrats 10 gebildet.
  • Die vierte schräge Ionenimplantation zur Ionenimplantation einer Verunreinigung vom n-Typ in die zweiten Seitenwände der Gräben 7 wird in Bezug auf die zweiten Seitenwände der Gräben 7 mit einem Implantationswinkel durchgeführt, der symmetrisch zu dem Implantationswinkel θ3 der dritten schrägen Ionenimplantation 46 ist, die in Bezug auf die ersten Seitenwände der Gräben 7 durchgeführt wird. Mit Ausnahme des Implantationswinkels sind die Bedingungen der vierten schrägen Ionenimplantation ähnlich denen der dritten schrägen Ionenimplantation 46. Verunreinigungskonzentrationen des ersten und des zweiten linearen Teils 5a, 5b des Source-Bereichs vom n+-Typ 5 können beispielsweise in einem Bereich von etwa 1×1017/cm3 bis 3×1017/cm3 liegen.
  • Dritte und vierte schräge Ionen zur Bildung des Source-Bereichs vom n+-Typ 5 werden beispielsweise in dem gesamten aktiven Bereich implantiert oder können nach dem Ätzen zur Bildung der Gräben 7 und vor dem Entfernen der Maske (dem zum Ätzen verwendeten Oxidfilm 41, siehe 6) implantiert werden. Folglich kann die Tiefe D des zweiten linearen Teils 5b des Source-Bereichs vom n+-Typ 5 von der Substratvorderfläche aus geringer sein als die Tiefe F des ersten linearen Teils 5a des Source-Bereichs vom n+-Typ von der Substratvorderfläche aus.
  • Auf diese Weise wird der Source-Bereich vom n+-Typ 5 durch die dritte und vierte schräge Ionenimplantation gebildet, wodurch die folgenden Effekte erzielt werden. 20 ist eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel. Die Bereiche der ersten und zweiten schrägen Ionenimplantation 42, 43 zum Bilden des dritten Bereichs vom p+-Typ 23 sind von der Vorderfläche des Halbleitersubstrats 10 aus im Vergleich zu der Tiefe D des zweiten linearen Teils 5b des Source-Bereichs n+-Typ 5 niedriger eingestellt. In diesem Fall kann, wie in 20 dargestellt, der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23, der als Durchstoßdeckschicht fungiert, von der Grenzfläche des Source-Bereichs vom n+-Typ 5 und des Basisbereichs vom p-Typ 4 getrennt und an einer von der Vorderfläche des Halbleitersubstrats 10 aus flacheren Position (d.h. in dem Source-Bereich vom n+-Typ 5) angeordnet werden als die Grenzfläche.
  • Wenn der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 nicht an der Grenzfläche des Source-Bereichs n+-Typ 5 und des Basisbereichs vom p-Typ 4 angeordnet ist, wird ein Teil 5c des Source-Bereichs n+-Typ 5 zwischen dem zweiten linearen Teil 23b des dritten Bereichs vom p+-Typ 23 und dem Basisbereich vom p-Typ 4 eingefügt. Dadurch wird in dem Vergleichsbeispiel eine Verunreinigungskonzentration vom p-Typ eines Teils (der Teil, der durch das Bezugszeichen 4c angegeben ist) des Basisbereichs vom p-Typ 4 ohne den Kanalbereich 4a wesentlich geringer, wodurch das Durchstoßen aufgrund des Kurzkanaleffekts auftreten kann. Im Gegensatz dazu wird der Source-Bereich vom n+-Typ 5 gemäß der dritten Ausführungsform durch die dritte und die vierte schräge Ionenimplantation gebildet, so dass er eine im Wesentlichen L-Form hat, wodurch verhindert werden kann, dass der Teil 5c des Source-Bereichs vom n+-Typ 5 zwischen dem zweiten linearen Teil 23b des dritten Bereichs vom p+-Typ 23 und dem Basisbereich vom p-Typ 4 eingefügt wird.
  • Wie vorstehend beschrieben, können gemäß der dritten Ausführungsform ähnliche Effekte wie bei der zweiten Ausfuhrungsform erzielt werden. Ferner ermöglicht die Bildung des Source-Bereichs vom n+-Typ durch die dritte und vierte schräge Ionenimplantation eine positionsgenaue Bildung des Source-Bereichs vom n+-Typ und des dritten Bereichs vom p+-Typ durch Selbstausrichtung von der Implantationsfläche (der Seitenwand des Grabens 7 und der Vorderfläche des Halbleitersubstrats) aus.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer vierten Ausführungsform beschrieben. 21 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der vierten Ausführungsform. Die Halbleitervorrichtung gemäß der vierten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der zweiten Ausführungsform dadurch, dass ein dritter Bereich vom p+-Typ 51, der als HALO-Bereich und als Durchstoßdeckschicht fungiert, mit einer im Wesentlichen rechteckigen Querschnittsform vorgesehen ist.
  • Insbesondere ist der dritte Bereich vom p+-Typ 51 in Kontakt mit einer Oberfläche (in 21 die untere Oberfläche des zweiten linearen Teils 5b des Source-Bereichs vom n+-Typ 5) des zweiten linearen Teils 5b des Source-Bereichs vom n+-Typ 5, der dem Drain zugewandt angeordnet ist, und durchdringt der dritte Bereich vom p+-Typ 51 die Siliziumkarbidschicht vom p-Typ 32 in die Tiefenrichtung, erreicht die Siliziumkarbidschicht vom n--Typ 31 und endet in dem Stromdiffusionsbereich vom n-Typ 3. Ferner ist der dritte Bereich vom p+-Typ 51 mit dem Kontaktbereich vom p++-Typ 6 und dem zweiten Bereich vom p+-Typ 22 in Kontakt.
  • Ein Teil der Siliziumkarbidschicht vom p-Typ 32, der den Source-Bereich vom n+-Typ 5, den Kontaktbereich vom p++-Typ 6 und den dritten Bereich vom p+-Typ 51 ausschließt, ist der Kanalbereich 4a. Der Basisbereich vom p-Typ 4 ist nur an einem Teil (d.h. dem Kanalbereich 4a) entlang des Grabens 7 angeordnet. Ferner ist der dritte Bereich vom p+-Typ 51 mit dem Kontaktbereich vom p++-Typ 6 und dem zweiten Bereich vom p+-Typ 22 in Kontakt. Der dritte Bereich vom p+-Typ 51 ist getrennt von dem ersten Bereich vom p+-Typ 21 angeordnet.
  • Wie vorstehend beschrieben, kann gemäß der vierten Ausführungsform der dritte Bereich vom p+-Typ mit einer Verunreinigungskonzentration, die höher ist als die des Kanalbereichs, zwischen dem Stromdiffusionsbereich vom n-Typ und dem Source-Bereich vom n+-Typ an einem Teil, der den Kanalbereich ausschließt, angeordnet sein, und können ähnliche Effekte wie bei der zweiten und dritten Ausfuhrungsform unabhängig von der Querschnittsform des dritten Bereichs vom p+-Typ erzielt werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer fünften Ausführungsform beschrieben. 22 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der fünften Ausführungsform. Die Halbleitervorrichtung gemäß der fünften Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der zweiten Ausführungsform dadurch, dass der Source-Bereich vom n+-Typ 5 aus einer Siliziumkarbidschicht vom n+-Typ 62 gebildet ist, die durch epitaktisches Wachstum auf der Siliziumkarbidschicht vom p-Typ 32 gebildet wird.
  • Insbesondere ist das Halbleitersubstrat 10 ein epitaktisches Substrat (Halbleiterchip), bei dem die Siliziumkarbidschichten 31, 32, 62, die den Driftbereich vom n- -Typ 2, den Basisbereich vom p-Typ 4 und den Source-Bereich vom n+-Typ 5 bilden, sequentiell durch epitaktisches Wachstum auf dem siliziumkarbidhaltigen Ausgangssubstrat vom n+-Typ 1 gebildet werden. Der erste lineare Teil 5a des Source-Bereichs vom n+-Typ 5 wird, ähnlich wie bei der dritten Ausführungsform, durch die dritte und vierte schräge Ionenimplantation gebildet, so dass er die Siliziumkarbidschicht vom p-Typ 32 von der Siliziumkarbidschicht vom n+-Typ 62 aus überspannt. Der zweite lineare Teil 5b des Source-Bereichs vom n+-Typ 5 ist aus der Siliziumkarbidschicht vom n+-Typ 62 gebildet. In dem zweiten linearen Teil 5b des Source-Bereichs vom n+-Typ 5 kann durch die dritte und vierte schräge Ionenimplantation eine Verunreinigung vom n-Typ eingebracht werden.
  • Wie vorstehend beschrieben, können gemäß der fünften Ausführungsform auch bei Verwendung eines Halbleitersubstrats, in dem Epitaxialschichten vom n-Typ in einer obersten Schicht auf der Vorderseite gestapelt sind, ähnliche Effekte wie bei der zweiten bis vierten Ausführungsform erzielt werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer sechsten Ausführungsform beschrieben. 23 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der sechsten Ausführungsform. Die Halbleitervorrichtung gemäß der sechsten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der zweiten Ausführungsform in den folgenden drei Punkten. Ein erster Unterschied besteht darin, dass ein Bereich vom n--Typ 52 zwischen dem zweiten linearen Teil 23b des dritten Bereichs vom p+-Typ 23 und dem Stromdiffusionsbereich vom n-Typ 3 angeordnet ist.
  • Der Bereich vom n--Typ 52 ist beispielsweise aus einer Siliziumkarbidschicht vom n--Typ 63 gebildet, die durch epitaktisches Wachstum auf der Siliziumkarbidschicht vom n--Typ 31 gebildet wird. Mit anderen Worten ist das Halbleitersubstrat 10 ein epitaktisches Substrat (Halbleiterchip), bei dem die Siliziumkarbidschichten vom n--Typ 31, 63, die den Driftbereich vom n--Typ 2 und den Bereich vom n--Typ 52 bilden, sequentiell durch epitaktisches Wachstum auf dem siliziumkarbidhaltigen Ausgangssubstrat vom n+-Typ 1 gebildet werden und bei dem keine Siliziumkarbidschicht vom p-Typ verwendet wird.
  • So wird beispielsweise auf dem Ausgangssubstrat vom n+-Typ 1 die den Driftbereich vom n--Typ 2 bildende Siliziumkarbidschicht vom n--Typ 31 durch epitaktisches Wachstum gebildet und der Stromdiffusionsbereich vom n-Typ 3 durch Ionenimplantation in Bezug auf die Oberflächenschicht der Siliziumkarbidschicht vom n--Typ 31 gebildet. Zu diesem Zeitpunkt wird auf der Siliziumkarbidschicht vom n--Typ 31 die den Bereich vom n--Typ 52 bildende Siliziumkarbidschicht vom n- -Typ 63 durch epitaktisches Wachstum gebildet, wodurch das Halbleitersubstrat 10 hergestellt wird. Die Verunreinigungskonzentration des Bereichs vom n--Typ 52 (d.h. der Siliziumkarbidschicht vom n--Typ 63) ist etwa gleich der Verunreinigungskonzentration des Driftbereichs vom n--Typ 2 und liegt beispielsweise in einem Bereich von etwa 1×1015/cm3 bis 5×1016/cm3.
  • Der erste lineare Teil 23a des dritten Bereichs vom p+-Typ 23 erstreckt sich von innerhalb der Siliziumkarbidschicht vom n--Typ 63 zu der Siliziumkarbidschicht vom n--Typ 31 und endet in der Siliziumkarbidschicht vom n--Typ 31. Der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 ist in der Siliziumkarbidschicht vom n--Typ 63 angeordnet. Ferner ist der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 in Kontakt mit dem Kontaktbereich vom p++-Typ 6 und dem zweiten Bereich vom p+-Typ 22. Der Bereich vom n--Typ 52 ist in Kontakt mit einer ersten Oberfläche des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23, gegenüber einer zweiten Oberfläche des ersten linearen Teils 23a, die dem Graben 7 zugewandt angeordnet ist. Zusätzlich ist der Bereich vom n--Typ 52 in Kontakt mit einer Oberfläche (unteren Oberfläche) des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23b, wobei die Oberfläche dem Drain zugewandt ist. Ferner ist der Bereich vom n--Typ 52 in Kontakt mit dem zweiten Bereich vom p+-Typ 22.
  • Ein zweiter Unterschied besteht darin, dass, ähnlich wie bei der dritten Ausführungsform, der Source-Bereich vom n+-Typ 5 durch die dritte und vierte schräge Ionenimplantation gebildet wird. Ein dritter Unterschied besteht darin, dass ein Basisbereich vom p-Typ 54 nur an einem Teil (d.h. einem Kanalbereich 54a) entlang des Grabens 7 angeordnet ist. Der Kanalbereich 54a wird durch schräge Ionenimplantation gebildet, die in Bezug auf die Seitenwand des Grabens 7 durchgeführt wird. Der Kanalbereich 54a wird beispielsweise durch schräge Ionenimplantation in einem Teil der Siliziumkarbidschicht vom n--Typ 63 entlang des Grabens 7 gebildet. Ferner kann der Kanalbereich 54a beispielsweise durch einen Hinterteil eines Verunreinigungskonzentrationsprofils vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 gebildet werden, der durch die erste und zweite schräge Ionenimplantation gebildet wird.
  • Wie vorstehend beschrieben, können gemäß der sechsten Ausführungsform, selbst dann, wenn ein Kanalbereich in der epitaktischen Schicht vom n--Typ durch schräge Ionenimplantation gebildet wird, ähnliche Effekte wie bei der zweiten bis fünften Ausführungsform erzielt werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer siebten Ausführungsform beschrieben. 24 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der siebten Ausführungsform. Die Halbleitervorrichtung gemäß der siebten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der sechsten Ausführungsform dadurch, dass der Stromdiffusionsbereich vom n-Typ 3 aus einer Siliziumkarbidschicht vom n-Typ 64 gebildet ist, die durch epitaktisches Wachstum auf der Siliziumkarbidschicht vom n--Typ 31 gebildet wird. Mit anderen Worten ist das Halbleitersubstrat 10 ein epitaktisches Substrat (Halbleiterchip), bei dem die Siliziumkarbidschichten 31, 64, die den Driftbereich vom n--Typ 2 und den Stromdiffusionsbereich vom n-Typ 3 bilden, sequentiell durch epitaktisches Wachstum auf dem siliziumkarbidhaltigen Ausgangssubstrat vom n+-Typ 1 gebildet werden und bei dem die Siliziumkarbidschicht vom p-Typ nicht verwendet wird.
  • Der dritte Bereich vom p+-Typ 23 ist in der Siliziumkarbidschicht vom n-Typ 64 (d.h. dem Stromdiffusionsbereich vom n-Typ 3) vorgesehen. Die erste Oberfläche des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 gegenüber der zweiten Oberfläche des ersten linearen Teils 23a, die dem Graben 7 zugewandt angeordnet ist, und die Oberfläche (untere Oberfläche) des zweiten linearen Teils 23b, die dem Drain zugewandt angeordnet ist, sind in Kontakt mit dem Stromdiffusionsbereich vom n-Typ 3. Der zweite lineare Teil 23b des dritten Bereichs vom p+-Typ 23 ist in Kontakt mit dem zweiten Bereich vom p+-Typ 22, an einem Endteil davon zu dem Kontaktbereich vom p++-Typ 6 hin.
  • Der Basisbereich vom p-Typ 54 ist nur an einem Teil (d.h. dem Kanalbereich 54a) der Siliziumkarbidschicht vom n-Typ 64 entlang des Grabens 7 angeordnet. Der Kanalbereich 54a wird an einem Teil der Siliziumkarbidschicht vom n-Typ 64 entlang des Grabens 7 durch schräge Ionenimplantation gebildet. Der Kanalbereich 54a kann durch einen Hinterteil eines Verunreinigungskonzentrationsprofils vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 gebildet werden, der durch die ersten und zweiten schrägen Ionenimplantationen gebildet wird.
  • Wie vorstehend beschrieben, können gemäß der siebten Ausführungsform, selbst dann, wenn der Kanalbereich in einer epitaktischen Schicht vom n-Typ durch schräge Ionenimplantation gebildet wird, Effekte der zweiten bis sechsten Ausführungsform erzielt werden.
  • Die Beziehung des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 zur Bildung des dritten Bereichs vom p+-Typ 23 und der Tiefen A bis C des dritten Bereichs vom p+-Typ 23 von der Siliziumfläche aus wurden überprüft. Zwölf Proben, in denen Kombinationen aus der Breite wT des Grabens 7 und den Solltiefen der Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus abweichen, wurden gemäß dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zweiten Ausführungsform hergestellt. Für diese Proben sind in 25A Überprüfungsergebnisse des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 und der Tiefen A bis C des dritten Bereich vom p+-Typ 23 von der Siliziumoberfläche aus dargestellt und eine erste Probe davon ist in 25B dargestellt.
  • 25A ist eine Tabelle, die die Implantationswinkel der ersten schrägen Ionenimplantation in den Proben eines Beispiels darstellt. 25B ist ein Kennfeld, das eine Beziehung zwischen dem Implantationswinkel der ersten schrägen Ionenimplantation und der Tiefe des dritten Bereichs vom p+-Typ von der Siliziumoberfläche darstellt. In 25B steht eine horizontale Achse den Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42 (Grad) dar und stellt eine vertikale Achse die Tiefen A, B der Spitzenpositionen der Verunreinigungskonzentration vom p-Typ des ersten und zweiten linearen Teils 23a, 23b des dritten Bereichs vom p+-Typ 23 dar, wobei die Tiefen A, B von der Siliziumoberfläche (die Seitenwand des Grabens 7, die Vorderfläche des Halbleitersubstrats 10) ausgehen und die Tiefe C (µm) des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderflache ausgeht.
  • Die zwölf Proben haben unterschiedliche Kombinationen einer Solltiefe der Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus und der Breite wT des Grabens 7. Die Tiefen A bis C des dritten Bereichs vom p+-Typ 23 von der Siliziumoberfläche aus umfassen die Tiefe A einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Grabenseitenwand (der Seitenwand des Grabens 7) aus; die Tiefe B einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23b von der Substratvorderflache aus; und die Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus.
  • Wie in 25B dargestellt, ist bei einer Breite wT des Grabens 7 von 0,8µm ein optimaler Bereich wA der Tiefe A einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Grabenseitenwand aus beispielsweise 0,05µm oder höher. Ein Bereich θ1A des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wA erfüllt, beträgt 14 Grad oder mehr. Die Tiefe B einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23b von der Substratvorderfläche aus kann tiefer sein als die Tiefe A einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Seitenwand des Grabens 7 aus und ein Bereich wB davon beträgt beispielsweise 0,1µm bis 0,2pm. Ein Bereich θ1B des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wB erfüllt, liegt zwischen etwa 20 Grad und 61 Grad.
  • Für die erste bis vierte Probe werden Fälle dargestellt, in denen ein Bereich wC einer Solltiefe der Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus von 0,85µm bis 1,3µm und die Breiten wT des Grabens 7 0,8µm, 1,0µm, 0,6µm bzw. 0,4µm betragen. Wie in 25B dargestellt, beträgt, wenn die Breite wT des Grabens 7 der ersten Probe 0,8µm beträgt, ein Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation (nachstehend die erste schräge Ionenimplantation, durch die die Tiefe C zur Solltiefe wird), durch die die Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 zu einer Solltiefe von der Substratvorderfläche aus etwa 37 Grad bis 50 Grad.
  • Ein überlappender Bereich des Bereichs θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch den die Tiefe C zur Solltiefe wird; der Bereich θ1A des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den optimalen Bereich wA der Tiefe A einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Grabenseitenwand aus erfüllt; und der Bereich θ1B des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den optimalen Bereich wB der Tiefe B einer Spitzenposition der Verunreinigungskonzentration vom p-Typ des zweiten linearen Teils 23b des dritten Bereichs vom p+-Typ 23b von der Substratvorderfläche aus erfüllt, ist ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42. Mit anderen Worten ist ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zur Solltiefe wird.
  • Ferner liegt, wie aus der zweiten Probe hervorgeht, wenn die Breite wT des Grabens 7 1,0µm betragt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen 43 Grad und 56 Grad. Wie aus der dritten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,6µm beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen 29 Grad und 42 Grad. Wie aus der vierten Probe hervorgeht, beträgt bei einer Breite wT des Grabens 7 von 0,4µm der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, 20 Grad bis 31 Grad.
  • In der zweiten bis vierten Probe ist, ähnlich wie bei den gezeigten Proben in 25B, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, ein überlappender Bereich des Bereichs θ1A des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wA erfüllt, und des Bereichs θ1B des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wB erfüllt. Dadurch ist für die zweite bis vierte Probe, ähnlich wie für die erste Probe, ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zur Solltiefe wird.
  • Für die fünfte bis achte Probe werden Fälle dargestellt, in denen der Bereich wC der Solltiefe der Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus in einem Bereich von 0,4µm bis 0,85µm liegt und die Breiten wT des Grabens 7 0,8pm, 1,0µm, 0,6µm bzw. 0,4µm betragen. In der fünften bis achten Probe ist die Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus kürzer als bei der ersten bis vierten Probe, wobei die Kanallange kürzer ist als bei der ersten bis vierten Probe. Wie aus der fünften Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,8um beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 51 Grad und 75 Grad.
  • Wie aus der sechsten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 1,0µm beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 57 Grad und 78. Wie aus der siebten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,6µm beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 43 Grad und 71. Wie aus der achten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,4µm betragt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 32 Grad und 63.
  • Für die neunte bis zwölfte Probe werden Falle dargestellt, in denen der Bereich wC der Solltiefe der Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus von 0,2µm bis 0,65µm und die Breiten wT des Grabens 7 0,8µm, 0,6µm, 0,4µm bzw. 0,2µm betragen. In der neunten bis zwölften Probe ist die Tiefe C des ersten linearen Teils 23a des dritten Bereichs vom p+-Typ 23 von der Substratvorderfläche aus kürzer als bei der fünften bis achten Probe, wobei die Kanallänge kürzer ist als bei der fünften bis achten Probe. Wie aus der neunten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,8µm beträgt, ein Bereich θ1C des Implantationswinkels θ1 der ersten schrägen Ionenimplantation, durch die die Tiefe C zur Solltiefe wird, zwischen etwa 61 Grad und 89 Grad.
  • Wie aus der zehnten Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,6pm beträgt, der Bereich 81C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 53 Grad und 89 Grad. Wie aus der elften Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,4µm beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 42 Grad und 89 Grad. Wie aus der zwölften Probe hervorgeht, liegt, wenn die Breite wT des Grabens 7 0,2µm beträgt, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, zwischen etwa 24 Grad und 89 Grad.
  • Für die fünfte bis zwölfte Probe ist, ähnlich wie bei der ersten bis vierten Probe, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, ein überlappender Bereich des Bereichs θ1A des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wA erfüllt, und des Bereichs θ1B des Implantationswinkels der ersten schrägen Ionenimplantation 42, der den Bereich wB erfüllt, ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42. Aufgrund der fünften bis zwölften Probe wurde bestätigt, dass bei Verkürzung der Kanallänge die Breite wT des Grabens 7 umso schmaler ist, je größer der optimale Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 sein kann.
  • Ferner wird aufgrund der für die zehnte bis zwölfte Probe dargestellten Ergebnisse festgestellt, dass selbst bei einer weiteren Verkürzung der Kanallänge die Breite wT des Grabens 7 umso schmaler ist, je breiter der optimale Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 sein kann. Ferner wurde aufgrund der für die neunte Probe angegebenen Ergebnisse bestätigt, dass, in Abhängigkeit von der Breite wT des Grabens 7, der Bereich θ1C des Implantationswinkels der ersten schrägen Ionenimplantation, durch die die Tiefe C zu einer Solltiefe wird, und die Bereiche θ1B, θ1A des Implantationswinkels der ersten schrägen Ionenimplantation 42, die die Bereiche wB, wA erfüllen, nicht überlappen und ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 nicht eingestellt werden kann.
  • Somit wurde festgestellt, dass ein optimaler Bereich des Implantationswinkels θ1 der ersten schrägen Ionenimplantation 42 etwa 40 Grad bis 60 Grad betragen kann. Der Implantationswinkel θ2 der zweiten schrägen Ionenimplantation 43 für die zweiten Seitenwande der Gräben 7, wie vorstehend beschrieben, ist ein Implantationswinkel, der in Bezug auf die zweiten Seitenwände der Gräben 7 symmetrisch zu dem Implantationswinkel θ1 der ersten schrägen Ionenimplantation 42 für die ersten Seitenwände der Graben 7 ist.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer achten Ausführungsform beschrieben. 26 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der achten Ausführungsform. Die Halbleitervorrichtung gemäß der in 26 dargestellten achten Ausführungsform ist ein vertikaler MOSFET ähnlich dem in 1 dargestellten und umfasst ein MOS-Gate mit einer Graben-Gate-Struktur an der Vorderseite (Oberfläche auf der Seite des Basisbereichs vom p-Typ 4) des siliziumkarbidhaltigen Halbleitersubstrats 10. Das Ausgangssubstrat 1 vom n+-Typ, der Driftbereich vom n--Typ 2, der Basisbereich 4 vom p-Typ, die Siliziumkarbidschichten 31, 32, der Source-Bereich vom n+-Typ 5, der Kontaktbereich 6 vom p++-Typ, der Graben 7, der Gate-Isolierfilm 8, die Gate-Elektrode 9, das Halbleitersubstrat 10, der Zwischenschichtisolierfilm 11, die Source-Elektrode 12, die Drain-Elektrode 13 und der erste und zweite Bereich vom p+-Typ 21, 22 in 26 sind ähnlich wie die in 1 dargestellten und ihre Beschreibung entfällt im Folgenden.
  • In der Halbleitervorrichtung gemäß der in 26 dargestellten achten Ausführungsform ist das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 mit dem Stromdiffusionsbereich vom n-Typ 3 in Kontakt oder ragt von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain hin (d.h. innerhalb des Stromdiffusionsbereichs vom n-Typ 3) in die vorgegebene Tiefe d1 hervor. Ferner endet das Drain-seitige Ende des dritten Bereichs vom p+-Typ 23 in dem Stromdiffusionsbereich vom n-Typ 3 an einer Stelle, die von der Substratvorderfläche aus an einer flacheren Position ist als der erste Bereich vom p+-Typ 21. Mit anderen Worten liegt der dritte Bereich vom p+-Typ 23 dem Gate-Isolierfilm 8 an der Seitenwand des Grabens 7 über einen Teil des Basisbereichs vom p-Typ 4 (oder des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3) entlang der Seitenwand des Grabens 7 gegenüber.
  • Das Source-seitige Ende des dritten Bereichs vom p+-Typ 23 kann etwas in den Bereich vom n+-Typ 5 hineinragen. Ferner ist der dritte Bereich vom p+-Typ 23 von dem ersten und zweiten Bereich vom p+-Typ 21, 22 getrennt angeordnet. Der dritte Bereich vom p+-Typ 23 kann beispielsweise eine im Wesentlichen rechteckige Querschnittsform mit einer Länge in die Tiefenrichtung aufweisen. Der dritte Bereich vom p+-Typ 23 ist ein sogenannter HALO-Bereich und unterdrückt die Ausbreitung von Verarmungsschichten in dem Basisbereich vom p-Typ 4 bzw. von dem pn-Übergang des Basisbereichs vom p-Typ 4 und des Source-Bereichs vom n+-Typ 5 und von dem pn-Übergang des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3, wenn sich der MOSFET in dem EIN-Zustand befindet.
  • Ein Teil des Basisbereichs vom p-Typ 4 zwischen der Seitenwand des Grabens 7 und dem dritten Bereich vom p+-Typ 23 ist ein Bereich (nachstehend Kanalbereich) 4a, in dem der Kanal (Inversionsschicht vom n-Typ) entlang der Seitenwand des Grabens 7 gebildet ist, wenn sich der MOSFET in dem EIN-Zustand befindet. Die Breite des Kanalbereichs 4a ist der Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7. Die Dicke (d.h. die Dicke des Basisbereichs vom p-Typ) t2 des Kanalbereichs 4a ist die Kanallänge L. Die Bereitstellung des dritten Bereichs vom p+-Typ 23 ermöglicht es, Zunahmen des Kurzkanaleffekts zu unterdrücken, wenn sich der MOSFET in dem EIN-Zustand befindet, auch dann, wenn die Dicke t2 des Kanalbereichs 4a (=die Kanallänge L) reduziert wird, um den EIN-Widerstand zu reduzieren.
  • In dem Stromdiffusionsbereich vom n-Typ 3 ist ein erster Bereich vom n-Typ 24 zwischen dem Kanalbereich 4a und dem ersten Bereich vom p+-Typ 21 vorgesehen. Der erste Bereich vom n-Typ 24 kann mit dem Kanalbereich 4a, dem ersten Bereich vom p+-Typ 21, dem dritten Bereich vom p+-Typ 23 und dem Gate-Isolierfilm 8 in Kontakt sein. Der erste Bereich vom n-Typ 24 kann beispielsweise eine im Wesentlichen gekrümmte oder lineare Querschnittsform aufweisen, die sich entlang der Innenwand des Grabens 7 erstreckt. Der erste Bereich vom n-Typ 24 ist der Gate-Elektrode 9 über den Gate-Isolierfilm 8 gegenüberliegend angeordnet. Eine Tiefe d11' des ersten Bereichs vom n-Typ 24 von der Innenwand des Grabens 7 kann beispielsweise etwa gleich der Breite des Kanalbereichs 4a (=t1) sein.
  • Eine Verunreinigungskonzentration des ersten Bereichs vom n-Typ 24 ist höher als die Verunreinigungskonzentration des Stromdiffusionsbereichs vom n-Typ 3. Ferner wird ein Verunreinigungsausmaß des ersten Bereichs vom n-Typ 24 auf ein Verunreinigungsausmaß einer Größenordnung eingestellt, bei der der Kanalbereich 4a nicht durch die dritte und vierte schräge Ionenimplantation 46a, 46b (siehe 29 und 30) zur Bildung des ersten Bereichs vom n-Typ 24 invertiert (zu einem n-Typ invertiert) wird, wie im Folgenden beschrieben. Insbesondere ist das Verunreinigungsausmaß des ersten Bereichs vom n-Typ 24 kleiner als ein Gesamtverunreinigungsausmaß des Stromdiffusionsbereichs vom n-Typ 3 und des Basisbereichs vom p-Typ 4.
  • Ferner ist in dem Stromdiffusionsbereich vom n-Typ 3 ein zweiter Bereich vom n-Typ 25 zwischen dem dritten Bereich vom p+-Typ 23 und dem ersten Bereich vom p+-Typ 21 vorgesehen. Der zweite Bereich vom n-Typ 25 kann in Kontakt mit dem dritten Bereich vom p+-Typ 23, dem ersten Bereich vom p+-Typ 21 und dem ersten Bereich vom n-Typ 24 sein. Der zweite Bereich vom n-Typ 25 hat eine gekrümmte oder lineare Querschnittsform, die sich entlang des ersten Bereichs vom n-Typ 24 erstreckt.
  • Eine Tiefe d12' des zweiten Bereichs vom n-Typ 25 von der Innenwand des Grabens 7 aus kann eine Tiefe d2 des dritten Bereichs vom p+-Typ 23 von der Innenwand des Grabens 7 aus sein. Ein Grund dafür ist, dass, wenn die Tiefe d12' des zweiten Bereichs vom n-Typ 25 von der Innenwand des Grabens 7 aus tiefer ist als die Tiefe d2 des dritten Bereichs vom p+-Typ 23 von der Innenwand des Grabens 7 aus, die Durchschlagspannung, die durch die Verunreinigungskonzentration des Stromdiffusionsbereichs vom n-Typ 3 bestimmt wird, abnimmt. Andererseits ist die Tiefe d12' des zweiten Bereichs vom n-Typ 25 von der Innenwand des Grabens 7 aus tiefer als die Tiefe d2 des dritten Bereichs vom p+-Typ 23 von der Innenwand des Grabens 7 aus, wodurch der Ausbreitungswiderstand reduziert werden kann. Dadurch wird die Tiefe d12' des zweiten Bereichs vom n-Typ 25 von der Innenwand des Grabens 7 aus entsprechend den erforderlichen Eigenschaften eingestellt. Die Tiefe d12' des zweiten Bereichs vom n-Typ 25 wird beispielsweise von der Innenwand des Grabens 7 aus durch die Tiefe d11' des ersten Bereichs vom n-Typ 24 von der Innenwand des Grabens 7 aus und einen Abstand w2 zwischen dem dritten Bereich vom p+-Typ 23 und dem ersten Bereich vom p+-Typ 21 bestimmt.
  • Eine Verunreinigungskonzentration des zweiten Bereichs vom n-Typ 25 ist höher als die Verunreinigungskonzentration des Stromdiffusionsbereichs vom n-Typ 3. Die Verunreinigungskonzentration des zweiten Bereichs vom n-Typ 25 kann höher sein als die Verunreinigungskonzentration des ersten Bereichs vom n-Typ 24. Ein Verunreinigungsausmaß des zweiten Bereichs vom n-Typ 25 wird auf ein Verunreinigungsausmaß einer Größenordnung eingestellt, durch die der dritte Bereich vom p+-Typ 23 durch die fünfte und sechste schräge Ionenimplantation 47a, 47b (siehe 31, 32), die nachstehend zur Bildung des zweiten Bereichs vom n-Typ 25 beschrieben werden, nicht invertiert (zu einem n-Typ invertiert) wird. Insbesondere ist das Verunreinigungsausmaß des zweiten Bereichs vom n-Typ 25 kleiner als das Gesamtverunreinigungsausmaß des Stromdiffusionsbereichs vom n-Typ 3 und des dritten Bereichs vom p+-Typ 23.
  • Durch diese Anordnung des ersten und des zweiten Bereichs vom n-Typ 24, 25 kann eine Verunreinigungskonzentration vom n-Typ eines Bereichs in dem Stromdiffusionsbereich vom n-Typ 3, einem Bereich, dessen parasitärer Widerstand zunimmt, durch eine HALO-Struktur erhöht werden. Dadurch kann der parasitäre Widerstand des Bereichs, dessen parasitärer Widerstand zunimmt, durch die HALO-Struktur reduziert werden. Somit ist es vorzuziehen, dass der erste und der zweite Bereich vom n-Typ 24, 25 durch Selbstausrichtung genau positioniert werden, wobei der dritte Bereich vom p+-Typ 23 die HALO-Struktur bildet. Dadurch können, wie nachstehend beschrieben, der erste und der zweite Bereich vom n-Typ 24, 25 durch Selbstausrichtung mit der Innenwand des Grabens 7 durch schräge Ionenimplantation gebildet werden. In diesem Fall sind die Tiefen d11', d12' des ersten und des zweiten Bereichs vom n-Typ 24, 25 von der Innenwand des Grabens 7 aus jeweils von der Innenwand des Grabens 7 konstant.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der achten Ausführungsform wird beschrieben. Die Beschreibung von Teilen, die den in den 2 bis 6 der ersten Ausführungsform dargestellten ähneln, entfällt im Folgenden. 27, 28, 29, 30, 31 und 32 sind Querschnittsansichten der Halbleitervorrichtung gemäß der achten Ausführungsform während der Herstellung. Zunächst werden, ähnlich wie bei der ersten Ausführungsform, Verfahren zur Herstellung des Ausgangssubstrats vom n+-Typ 1, das den Drain-Bereich vom n+-Typ bildet, und zur Bildung der Siliziumkarbidschicht vom n--Typ 31 zur Bildung des Grabens 7 sequentiell durchgeführt (siehe 2 bis 6).
  • Anschließend wird nach der Bildung des Grabens 7 (6), wie in 27 dargestellt, nach Entfernen der Oxidschicht 41 die Ionenimplantation (nachstehend erste schräge Ionenimplantation) 42 einer Verunreinigung vom p-Typ, wie z.B. Aluminium (Al) usw., in Bezug auf die ersten Seitenwände der Gräben 7 aus der schrägen Richtung, die der vorgegebene Implantationswinkel θ1 relativ zu der Vorderfläche des Halbleitersubstrats 10 ist, durchgeführt. Der dritte Bereich vom p+-Typ 23 wird selektiv durch die erste schräge Ionenimplantation 42 in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 von dem Basisbereich vom p-Typ 4 hinein erstreckend) gebildet und ist von der ersten Seitenwand des Grabens 7 um den vorgegebenen Abstand t1 getrennt.
  • Anschließend wird, wie in 28 dargestellt, die Ionenimplantation (nachstehend zweite schräge Ionenimplantation) 43 einer Verunreinigung vom p-Typ, wie z.B. Aluminium, in Bezug auf die zweiten Seitenwände der Gräben aus der schrägen Richtung mit dem vorgegebenen Implantationswinkel θ2 relativ zu der Vorderflache des Halbleitersubstrats 10 durchgeführt. Der dritte Bereich vom p+-Typ 23 wird selektiv durch die zweite schräge Ionenimplantation 43 in dem Basisbereich vom p-Typ 4 (oder sich in den Stromdiffusionsbereich vom n-Typ 3 von dem Basisbereich vom p-Typ 4 hinein erstreckend) gebildet und ist von der zweiten Seitenwand des Grabens 7 um den vorgegebenen Abstand t1 getrennt. Die Bedingungen der zweiten schrägen Ionenimplantation 43 sind mit Ausnahme des Implantationswinkels θ2 ähnlich wie bei der ersten schrägen Ionenimplantation 42.
  • In jede der Seitenwände der Gräben 7 wird durch die erste und die zweite schräge Ionenimplantation 42, 43 mit den Implantationswinkeln θ1, θ2, die in Bezug auf die Seitenwande der Gräben 7 symmetrisch zueinander sind, eine Verunreinigung vom p-Typ implantiert, wodurch die dritten Bereiche vom p+-Typ 23 gebildet werden. Durch diese Art der Bildung des dritten Bereichs vom p+-Typ 23 durch die erste und die zweite schräge Ionenimplantation 42, 43 kann der vorgegebene Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7 stabil erreicht werden.
  • Die Bedingungen der ersten und zweiten schrägen Ionenimplantation 42, 43 werden basierend auf dem vorgegebenen Abstand t1 von dem dritten Bereich vom p+-Typ 23 zu der Seitenwand des Grabens 7, der vorgegebenen Tiefe d1 des dritten Bereichs vom p+-Typ 23 von der Grenzfläche des Basisbereichs vom p-Typ 4 und des Stromdiffusionsbereichs vom n-Typ 3 zu dem Drain und der Breite (Dicke in eine Richtung orthogonal zu der Seitenwand des Grabens 7) w1 des dritten Bereichs vom p+-Typ 23 eingestellt. Die Implantationswinkel θ1, θ2 der ersten und zweiten schrägen Ionenimplantation 42, 43 können beispielsweise in einem Bereich von etwa 30 Grad bis 60 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 liegen. So können die erste und die zweite Beschleunigungsenergie der ersten und zweiten schrägen Ionenimplantation 42, 43 beispielsweise in einem Bereich von etwa 150keV bis 350keV liegen. vom n-Typ 3 in der vorgegebenen Tiefe d11' von den zweiten Seitenwänden der Gräben 7 aus gebildet.
  • In beide Seitenwände der Gräben 7 wird durch die dritte und vierte schräge Ionenimplantation 46a, 46b von den Implantationswinkeln θ3, θ4, die relativ zu den Seitenwanden der Gräben 7 symmetrisch zueinander sind, eine Verunreinigung vom n-Typ implantiert, wodurch die ersten Bereiche vom n-Typ 24 gebildet werden. Mit Ausnahme des Implantationswinkels θ4 sind die Bedingungen der vierten schrägen Ionenimplantation 46b ähnlich wie die der dritten schrägen Ionenimplantation 46a. Die Implantationswinkel θ3, θ4 der dritten und vierten schrägen Ionenimplantation 46a, 46b können beispielsweise in einem Bereich von etwa 10 Grad bis 50 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 liegen. Die Beschleunigungsenergien der dritten und vierten schrägen Ionenimplantation 46a, 46b können beispielsweise im Bereich von etwa 30keV bis 300keV liegen.
  • Anschließend wird, wie in 31 dargestellt, die Ionenimplantation (nachstehend fünfte schräge Ionenimplantation) 47a einer Verunreinigung vom n-Typ in Bezug auf die ersten Seitenwände der Gräben 7 aus einer schrägen Richtung von einem vorgegebenen Implantationswinkel θ5 relativ zu der Vorderflache des Halbleitersubstrats 10 durchgeführt. Der zweite Bereich vom n-Typ 25 wird durch die fünfte schräge Ionenimplantation 47a selektiv in dem Stromdiffusionsbereich vom n-Typ 3 so gebildet, dass er von den ersten Seitenwänden der Gräben 7 um einen vorgegebenen Abstand (gleich der Tiefe d11' des ersten Bereichs vom n-Typ 24 von der Innenwand des Grabens 7 aus) getrennt ist.
  • Anschließend wird, wie in 32 dargestellt, die Ionenimplantation (nachstehend sechste schräge Ionenimplantation) 47b des Implantierens einer Verunreinigung vom n-Typ in Bezug auf die zweiten Seitenwände der Gräben 7 aus einer schrägen Richtung mit einem vorgegebenen
  • Während der ersten und zweiten schrägen Ionenimplantation 42, 43 wird die Verunreinigung vom p-Typ auch in den Source-Bereich vom n+-Typ 5 und den Kontaktbereich vom p++-Typ 6 implantiert. Der Source-Bereich vom n+-Typ 5 und der Kontaktbereich vom p++-Typ 6 weisen jedoch hohe Verunreinigungskonzentrationen auf (z.B. beträgt die Verunreinigungskonzentration des Source-Bereichs vom n+-Typ 5 etwa 1×1019/cm3) und die Verunreinigungskonzentration des dritten Bereichs vom p+-Typ 23 ist mindestens 10 mal niedriger als die Verunreinigungskonzentrationen des Source-Bereichs vom n+-Typ 5 und des Kontaktbereichs vom p++-Typ 6. Selbst dann, wenn die Verunreinigung vom p-Typ wahrend der ersten und zweiten schrägen Ionenimplantation 42, 43 in den Source-Bereich vom n+-Typ 5 und/oder den Kontaktbereich vom p++-Typ 6 ionenimplantiert wird, werden die MOSFET-Eigenschaften dadurch nicht beeinträchtigt.
  • Anschließend wird, wie in 29 dargestellt, aus einer schrägen Richtung mit dem vorgegebenen Implantationswinkel θ3 relativ zu der Vorderfläche des Halbleitersubstrats 10 die Ionenimplantation (nachstehend dritte schräge Ionenimplantation) 46a einer Verunreinigung vom n-Typ in Bezug auf die ersten Seitenwände der Gräben 7 durchgeführt. Der erste Bereich vom n-Typ 24 wird durch die dritte schräge Ionenimplantation 46a selektiv in dem Stromdiffusionsbereich vom n-Typ 3 in der vorgegebenen Tiefe d11' von den ersten Seitenwänden der Gräben 7 aus gebildet.
  • Anschließend wird, wie in 30 dargestellt, die Ionenimplantation (nachstehend vierte schräge Ionenimplantation) 46b einer Verunreinigung vom n-Typ in Bezug auf die zweiten Seitenwände der Gräben 7 aus einer schrägen Richtung mit dem vorgegebenen Implantationswinkel θ4 relativ zu der Vorderfläche des Halbleitersubstrats 10 durchgeführt. Der erste Bereich vom n-Typ 24 wird durch die vierte schräge Ionenimplantation 46b selektiv in dem Stromdiffusionsbereich Implantationswinkel θ6 relativ zu der Vorderflache des Halbleitersubstrats 10 durchgeführt. Der zweite Bereich vom n-Typ 25 wird durch die sechste schräge Ionenimplantation 47b selektiv in dem Stromdiffusionsbereich vom n-Typ 3 gebildet, so dass er von den zweiten Seitenwänden der Gräben 7 um einen vorgegebenen Abstand (gleich der Tiefe d11' des ersten Bereichs vom n-Typ 24 von der Innenwand des Grabens 7 aus) getrennt ist.
  • In beide Seitenwände der Gräben wird durch die fünfte und sechste schräge Ionenimplantation 47a, 47b mit den Implantationswinkeln θ5, θ6, die relativ zu den Seitenwänden der Gräben 7 symmetrisch zueinander sind, eine Verunreinigung vom n-Typ implantiert, wodurch die zweiten Bereiche vom n-Typ 25 gebildet werden. Mit Ausnahme des Implantationswinkels θ6 sind die Bedingungen der sechsten schrägen Ionenimplantation 47b ähnlich wie bei der fünften schrägen Ionenimplantation 47a. Die Implantationswinkel θ5, θ6 der fünften und sechsten schrägen Ionenimplantation 47a, 47b können beispielsweise in einem Bereich von etwa 10 Grad bis 50 Grad relativ zu der Vorderfläche des Halbleitersubstrats 10 liegen. Die Beschleunigungsenergien der fünften und sechsten schrägen Ionenimplantation 47a, 47b können beispielsweise im Bereich von etwa 100keV bis 400keV liegen.
  • Anschließend wird entlang der Vorderflache des Halbleitersubstrats 10 und der Innenwände der Graben 7 eine nicht gezeigte Kohlenstoff-(C)-Schicht gebildet. Anschließend wird eine Wärmebehandlung (Aktivierungstempern) zur Aktivierung der Verunreinigungen in Bezug auf alle durch Ionenimplantation gebildeten Bereiche durchgeführt. Anschließend wird der Kohlenstofffilm entfernt. Anschließend wird eine Wärmebehandlung (Tempern) zum Abrunden von Ecken der Böden der Gräben 7 und Öffnungen der Gräben 7 durchgeführt. Anschließend werden gemäß einem allgemeinen Verfahren der Gate-Isolierfilm 8, die Gate-Elektrode 9, der Zwischenschichtisolierfilm 11, Kontaktoffnungen, die Source-Elektrode 12 und die Drain-Elektrode 13 gebildet. Danach wird der Halbleiterwafer in einzelne Chips geschnitten, wodurch der in 26 dargestellte MOSFET fertiggestellt wird.
  • Wie vorstehend beschrieben, ist gemäß der achten Ausführungsform als eine HALO-Struktur der erste Bereich vom n-Typ in einem Bereich (Bereich des Stromdiffusionsbereichs vom n-Typ zwischen dem Graben und dem dritten Bereich vom p+-Typ) angeordnet, in dem der parasitäre Widerstand am größten ist. Zusätzlich ist als eine HALO-Struktur der zweite Bereich vom n-Typ in einem Bereich (Bereich des Stromdiffusionsbereichs vom n-Typ zwischen dem ersten Bereich vom p+-Typ und dem dritten Bereich vom p+-Typ) angeordnet, in dem der parasitäre Widerstand am zweithöchsten ist. Folglich kann die Verunreinigungskonzentration vom n-Typ der Bereiche, in denen der parasitäre Widerstand zunimmt, durch die HALO-Strukturen erhöht werden. Folglich ist mit der HALO-Struktur der parasitäre Widerstand ein Bereich, dessen parasitärer Widerstand erhöht werden kann, wodurch der EIN-Widerstand reduziert werden kann.
  • Ferner werden gemäß der achten Ausfuhrungsform der erste und der zweite Bereich vom n-Typ und der dritte Bereich vom p+-Typ, der die HALO-Struktur bildet, durch Selbstausrichtung mit den Innenwänden der Gräben durch schräge Ionenimplantation gebildet. Dadurch können der erste und der zweite Bereich vom n-Typ durch Selbstausrichtung mit dem dritten Bereich vom p+-Typ angeordnet werden, der die HALO-Struktur bildet. So können mit der HALO-Struktur der erste und der zweite Bereich vom n-Typ in dem Bereich, dessen parasitärer Widerstand zunimmt, maßgenau angeordnet werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer neunten Ausführungsform beschrieben. 33 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der neunten Ausfuhrungsform. Die Halbleitervorrichtung gemäß der neunten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der achten Ausführungsform dadurch, dass allein der erste Bereich vom n-Typ 24 ohne Bereitstellung des zweiten Bereichs vom n-Typ 25 vorgesehen ist (siehe 2) .
  • Ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der neunten Ausführungsform umfasst in dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der achten Ausführungsform nicht die fünfte und sechste schräge Ionenimplantation 47a, 47b (siehe 31, 32) zum Bilden des zweiten Bereichs 25 vom n-Typ.
  • Wie vorstehend beschrieben, kann gemäß der neunten Ausführungsform bei dem ersten und zweiten Bereich vom n-Typ des Stromdiffusionsbereichs vom n-Typ in der Nähe der Grabenseitenwand, auch dann, wenn nur der erste Bereich vom n-Typ zwischen dem Kanalbereich und dem ersten Bereich vom p+-Typ angeordnet ist, der Widerstand des Übergangs des FET (JFET) reduziert werden. Dadurch kann, ähnlich wie bei der achten Ausführungsform, ein Effekt der Reduzierung des EIN-Widerstands erreicht werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer zehnten Ausfuhrungsform beschrieben. 34 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der zehnten Ausführungsform. Die Halbleitervorrichtung gemäß der zehnten Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der achten Ausfuhrungsform dadurch, dass nur der zweite Bereich vom n-Typ 25 alleine ohne Bereitstellung des ersten Bereichs vom n-Typ 24 vorgesehen ist (siehe 26). Mit anderen Worten ist ein Teil, der von dem Kanalbereich 4a, dem dritten Bereich vom p+-Typ 23, dem ersten Bereich vom p+-Typ 21 und dem zweiten Bereich vom n-Typ 25 umgeben ist, ein Teil 3c des Stromdiffusionsbereichs vom n-Typ 3. In 34 ist der zweite Bereich vom n-Typ 25 schraffiert dargestellt.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zehnten Ausführungsform umfasst bei dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der achten Ausführungsform nicht die dritte und vierte schräge Ionenimplantation 46a, 46b zum Bilden des ersten Bereichs vom n-Typ 24 (siehe 29, 30).
  • Wie vorstehend beschrieben, kann gemäß der zehnten Ausführungsform bei dem ersten und zweiten Bereich vom n-Typ des Stromdiffusionsbereichs vom n-Typ nahe der Grabenseitenwand der JFET-Widerstand auch dann reduziert werden, wenn nur der zweite Bereich vom n-Typ zwischen dem Kanalbereich und dem ersten Bereich vom p+-Typ angeordnet ist. Dadurch kann, ähnlich wie bei der achten Ausführungsform, ein Effekt der Reduzierung des EIN-Widerstands erreicht werden.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß der elften Ausführungsform beschrieben. 35 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der elften Ausführungsform. Die Halbleitervorrichtung gemäß der elften Ausführungsform unterscheidet sich von der Halbleitervorrichtung gemäß der achten Ausführungsform dadurch, dass der erste und der zweite Bereich vom n-Typ 24, 25 eine gleiche Verunreinigungskonzentration aufweisen und ein' einziger Bereich vom n-Typ 65 vorgesehen ist, der durch eine Verbindung des ersten und des zweiten Bereichs vom n-Typ 24, 25 gebildet wird.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der elften Ausführungsform umfasst in dem Verfahren zur Herstellung der Halbleitervorrichtung gemäß der achten Ausführungsform das Durchführen der dritten bis sechsten schrägen Ionenimplantation 46a, 46b, 47a und 47b (siehe 29 bis 32), so dass die Verunreinigungskonzentrationen des ersten Bereichs vom n-Typ 24 und des zweiten Bereichs vom n-Typ 25 gleich werden.
  • Wie vorstehend beschrieben, kann gemäß der elften Ausführungsform auch dann, wenn der erste und der zweite Bereich vom n-Typ des Stromdiffusionsbereichs vom n-Typ nahe der Grabenseitenwand die gleichen Verunreinigungskonzentrationen aufweisen, der parasitäre Widerstand reduziert werden, wodurch ähnliche Effekte wie bei der achten bis zehnten Ausführungsform erzielt werden können.
  • Es wird eine Struktur der Halbleitervorrichtung gemäß einer zwölften Ausfuhrungsform beschrieben. 36 ist eine Querschnittsansicht einer Struktur der Halbleitervorrichtung gemäß der zwölften Ausführungsform. Die Halbleitervorrichtung gemäß der in 36 dargestellten zwölften Ausführungsform umfasst in dem siliziumkarbidhaltigen Halbleitersubstrat (Halbleiterchip) 10 einen aktiven Bereich 100, in dem ein vertikaler MOSFET angeordnet ist, und einen Randabschlussbereich 200, in dem eine JTE-Struktur 36 angeordnet ist. Die Beschreibung von Bereichen, die denen der ersten bis elften Ausführungsform ähnlich sind, entfällt im Folgenden. Der Randabschlussbereich 200 ist ein Bereich zwischen dem aktiven Bereich 100 und der Seitenflache des Chips (dem Halbleitersubstrat 10) und einem Bereich, der das elektrische Feld des Driftbereichs vom n--Typ 2 der Seite zu der Substratvorderfläche (der Vorderfläche des Halbleitersubstrats 10) hin abschwächt und die Durchschlagspannung aufrechterhält. Die Durchschlagspannung ist eine Spannungsgrenze, bei der ein Fehlbetrieb oder eine Beschädigung der Halbleitervorrichtung nicht auftritt. Die Bezugszahl 300 ist ein Bereich (Zwischenbereich) zwischen dem aktiven Bereich 100 und dem Randabschlussbereich 200.
  • Ein erster Bereich vom p+-Typ 26 (nachstehend: äußerster erster Bereich vom p+-Typ 26a), der unter dem Boden eines äußersten Grabens 7a liegt, erstreckt sich zu einer nachstehend beschriebenen Aussparung 33 und liegt an einem Boden 33a der Aussparung 33 frei. Der Boden 33a der Aussparung 33 ist die Vorderfläche des Halbleitersubstrats 10, die durch die Bildung der Aussparung 33 in dem Randabschlussbereich 200 neu gebildet wird. Das Freiliegen am Boden 33a der Aussparung 33 bedeutet eine Anordnung in Kontakt mit einem nachstehend beschriebenen Feldoxidfilm 34 an einer Oberflachenschicht des Bodens 33a der Aussparung 33. Der äußerste erste Bereich vom p+-Typ 26a erstreckt sich beispielsweise weiter zu einem Chipende hin als der Stromdiffusionsbereich vom n-Typ 3 und der vierte Bereich vom p+-Typ 26b.
  • Der zweite Bereich vom p+-Typ 22 ist zwischen (Mesa-Bereich) benachbarten Gräben 7, die von dem ersten Bereich vom p+-Typ 22 und den Graben 7 getrennt sind, und in Kontakt mit dem Basisbereich vom p-Typ 4 vorgesehen. Der zweite Bereich vom p+-Typ 22 kann beispielsweise eine 2-Schicht-Struktur aufweisen, bei der ein Teil 22a, der an einer Position in einer gleichen Tiefe wie der des ersten Bereichs vom p+-Typ 26 angeordnet ist, und ein Teil 22b, der mit dem Basisbereich vom p-Typ 4 in Kontakt ist, in die Tiefenrichtung nebeneinander angeordnet sind. Wenn der zweite Bereich vom p+-Typ 22 die 2-Schicht-Struktur aus den Teilen 22a, 22b aufweist, können beispielsweise die Teile 22a, 22b eine gleiche Breite und eine gleiche Verunreinigungskonzentration aufweisen.
  • Zwischen dem äußersten ersten Bereich vom p+-Typ 26a und der Siliziumkarbidschicht vom p-Typ 32 erstreckt sich der vierte Bereich vom p+-Typ 26b von dem äußersten Graben 7a zu der nachstehend beschriebenen Aussparung 33 und liegt an einer Seitenwand 33b der Aussparung 33 frei. Die Seitenwand 33b der Aussparung 33 ist eine Seitenfläche der Siliziumkarbidschicht vom p-Typ 32, die durch die Bildung der Aussparung 33 zur Vorderfläche des Halbleitersubstrats 10 neu gebildet wird. Das Freiliegen an der Seitenwand 33b der Aussparung 33 bedeutet eine Anordnung in Kontakt mit dem Feldoxidfilm 34 an der Oberflächenschicht der Seitenwand 33b der Aussparung 33.
  • Der vierte Bereich vom p+-Typ 26b erstreckt sich beispielsweise naher zu dem Chipende hin als der Stromdiffusionsbereich vom n-Typ 3. Ferner ist der vierte Bereich vom p+-Typ 26b in Kontakt mit dem äußersten ersten Bereich vom p+-Typ 26a und der Siliziumkarbidschicht vom p-Typ 32. Mit anderen Worten sind in dem Zwischenbereich 300, in der Oberflachenschicht der Vorderfläche des Halbleitersubstrats 10, benachbarte Bereiche vom p-Typ in einer Sequenz des äußersten ersten Bereich vom p-Typs 26a, der dem Drain am nächsten liegt, des vierten Bereichs vom p+-Typ 26b und der Siliziumkarbidschicht vom p-Typ 32 entlang einer vertikalen Richtung angeordnet.
  • Der erste, der zweite und der vierte Bereich vom p+-Typ 26, 22 und 26b können selektiv in der Siliziumkarbidschicht vom n--Typ 31 vorgesehen sein, ohne den Stromdiffusionsbereich vom n-Typ 3 bereitzustellen. Die pn-Übergänge des ersten und zweiten Bereichs vom p+-Typ 26, 22 und des Stromdiffusionsbereichs vom n-Typ 3 (oder des Driftbereichs vom n--Typ 2) können an einer Position gebildet werden, die tiefer zu dem Drain hin liegt als der Boden des Grabens 7, und eine Tiefenposition der Oberflächen des ersten und des zweiten Bereichs vom p+-Typ 26, 22 zu dem Drain hin kann je nach Designbedingungen unterschiedlich verändert werden.
  • Ferner ist in der Siliziumkarbidschicht vom p-Typ 32 ein fünfter Bereich vom p+-Typ 27 in einer vorgegebenen Tiefe von der Vorderflache des Halbleitersubstrats 10 aus parallel zu der Vorderfläche des Halbleitersubstrats 10 und getrennt von dem Graben 7 vorgesehen. Der fünfte Bereich vom p+-Typ 27, beispielsweise in einem gleichen Mesa-Bereich, ist zwischen benachbarten dritten Bereichen vom p+-Typ 23, zwischen denen der Kontaktbereich vom p++-Typ 6 angeordnet ist, vorgesehen und ist in Kontakt mit dem Basisbereich vom p-Typ 4, dem Source-Bereich vom n+-Typ 5 und dem Kontaktbereich vom p++-Typ 6. Der fünfte Bereich vom p+-Typ 27 ist nur in dem aktiven Bereich 100 und in dem Zwischenbereich 300 und nicht in dem Randabschlussbereich 200 vorgesehen.
  • Ein äußerster fünfter Bereich vom p+-Typ 27 (nachstehend der am weitesten am Rand liegende fünfte Bereich vom p+-Typ 27a) erstreckt sich von nahe dem aktiven Bereich 100 parallel zu der Seitenwand 33b der Aussparung 33 bzw. dem Boden 33a zu einer Position, die dem Boden 33a der Aussparung 33 in die Tiefenrichtung gegenüberliegt. Der am weitesten am Rand liegende fünfte p+-Bereich 27a ist in einer vorgegebenen Tiefe von dem Boden 33a der Aussparung 33 und der Seitenwand 33b aus angeordnet und liegt am Boden 33a der Aussparung 33 oder der Seitenwand 33b nicht frei. Wahrend ein äußeres Ende des am weitesten am Rand liegenden fünften Bereichs vom p+-Typ 27a zu dem Chipende hin in dem Zwischenbereich 300 endet, kann das äußere Ende zum Chipende hin mehrfach geteilt sein. Die Source-Elektrode 12 kann sich auf dem Feldoxidfilm 34 erstrecken.
  • In dem Randabschlussbereich 200 wird die Siliziumkarbidschicht vom p-Typ 32 vollständig von dem Randabschlussbereich 200 entfernt und bildet so an der Vorderfläche des Halbleitersubstrats 10 die Aussparung 33, in der der Randabschlussbereich 200 niedriger liegt als der aktive Bereich 100 (zum Drain hin vertieft ist). Die Siliziumkarbidschicht vom p-Typ 32 kann von einem Teil von dem Randabschlussbereich 200 zu einer Außenseite des Zwischenbereichs 300 entfernt werden und die Aussparung 33 kann sich von dem Randabschlussbereich 200 zu dem Zwischenbereich 300 erstrecken. Mit anderen Worten kann die Seitenwand 33b der Aussparung 33 in dem Zwischenbereich 300 positioniert sein.
  • Auf der aktiven Seite 100 des Bodens 33a der Aussparung 33 liegt, wie vorstehend beschrieben, der äußerste erste Bereich vom p+-Typ 26a, der sich von der Seite des aktiven Bereichs 100 erstreckt, frei. Der äußerste erste Bereich vom p+-Typ 26a liegt unter einem unteren Eckteil 33c der Aussparung 33. Der untere Eckteil 33c der Aussparung 33 ist ein Rand des Bodens 33a und der Seitenwand 33b der Aussparung 33. Der Driftbereich vom n--Typ 2 liegt an dem Boden 33a der Aussparung 33 frei, näher an dem Chipende als der äußerste erste Bereich vom p+-Typ 26a.
  • In der Oberflächenschicht eines Teils des am Boden 33a der Aussparung 33a freiliegenden Driftbereichs vom n--Typ 2 ist die JTE-Struktur 36 vorgesehen, in der mehrere Bereiche vom p-Typ (hierin zwei, der erste und der zweite JTE-Bereich 37, 38 sequentiell von der Seite des aktiven Bereichs 100 aus) benachbart zueinander angeordnet sind und Verunreinigungskonzentrationen aufweisen, die in der Nähe des entsprechenden Bereichs vom p-Typ zum Chipende hin geringer sind. Die Verunreinigungskonzentrationen des ersten des und zweiten JTE-Bereichs 37, 38 sind niedriger als die des äußersten ersten Bereichs vom p+-Typ 26a. Der erste JTE-Bereich 37 ist näher an dem Chipende angeordnet als der äußerste erste Bereich vom p+-Typ 26a und ist dem äußersten ersten Bereich vom p+-Typ 26a benachbart angeordnet.
  • Der zweite JTE-Bereich 38 ist näher an dem Chipende angeordnet als der erste JTE-Bereich 37 und ist dem ersten JTE-Bereich 37 benachbart angeordnet. Die JTE-Struktur 36 bildet die Durchschlagspannungsstruktur. Wenn sich der MOSFET im AUSZustand befindet, breitet sich eine Sperrschicht, die sich von dem pn-Ubergang zwischen dem Basisbereich vom p-Typ 4 und dem Stromdiffusionsbereich vom n-Typ 3 zu dem Chipende hin erstreckt, sowohl zu dem ersten als auch dem zweiten JTE-Bereich 37, 38 aus. Die Durchschlagspannung an dem Randabschlussbereich 200 wird durch die pn-Übergänge des ersten und des zweiten JTE-Bereichs 37, 38 mit dem Driftbereich vom n--Typ 2 bestimmt.
  • Ferner ist in der Oberflachenschicht eines Teils des am Boden 33a der Aussparung 33 freiliegenden Driftbereichs vom n- -Typ 2 ein Anschlagbereich vom n+-Typ 39 selektiv von dem zweiten JTE-Bereich 38 getrennt vorgesehen und liegt näher am Chipende als der zweite JTE-Bereich 38. Der Anschlagbereich vom n+-Typ 39 liegt an der Seitenfläche (d.h. dem Chipende) des Halbleitersubstrats 10 frei. In dem Randabschlussbereich 200 und in dem Zwischenbereich 300 ist die Vorderfläche des Halbleitersubstrats 10 von dem Feldoxidfilm 34 bedeckt.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zwölften Ausführungsform umfasst das Durchführen in einem Zustand, in dem der Randabschlussbereich 200 von einer Oxidfilmmaske bedeckt ist, sowie das Durchführen, in Bezug auf die Seitenwände des Grabens 7 und die Vorderfläche des Halbleitersubstrats 10 in dem aktiven Bereich 100, der schrägen Ionenimplantation zum Bilden des dritten und fünften Bereichs vom p+-Typ 23, 27, die die HALO-Struktur bilden. Zusätzlich kann der am weitesten am Rand liegende fünfte Bereich vom p+-Typ 27a an dem Boden 33a und an der Seitenwand 33b der Aussparung 33 und an der Vorderfläche des Halbleitersubstrats 10 in dem Zwischenbereich 300 durch die gleiche schräge Ionenimplantation gebildet werden.
  • Wie vorstehend beschrieben, wird gemäß der zwölften Ausführungsform in einem Zustand, in dem der Randabschlussbereich von einer Oxidfilmmaske bedeckt ist, die schräge Ionenimplantation zur Bildung des vierten Bereichs vom p+-Typ, der die HALO-Struktur bildet, durchgeführt. Somit wird der fünfte Bereich vom p+-Typ, der parallel zu der Vorderfläche des Halbleitersubstrats angeordnet und zusammen mit dem vierten Bereich vom p+-Typ in einer vorgegebenen Tiefe von der Vorderfläche des Halbleitersubstrats aus gebildet ist, nicht durch die schräge Ionenimplantation in dem Randabschlussbereich gebildet. Folglich ändert sich beispielsweise das Potenzial des Randabschlussbereichs nicht von dem Potenzial, das durch die JTE-Struktur allein erreicht wird. Der vierte Bereich vom p+-Typ, der die HALO-Struktur bildet, wird durch schräge Ionenimplantation gebildet und der Kurzkanaleffekt kann unterdrückt werden, während Abnahmen der Durchschlagspannung des Randabschlusses durch die schräge Ionenimplantation unterdrückt werden können.
  • In den Ausführungsformen der vorliegenden Erfindung sind verschiedene Modifikationen möglich. So können beispielsweise Abmessungen, Verunreinigungskonzentrationen usw. von Bereichen entsprechend den erforderlichen Spezifikationen unterschiedlich eingestellt werden. Ferner ist in den vorstehend beschriebenen Ausführungsformen, obgleich ein MOSFET als Beispiel beschrieben wurde, die Anwendung auf eine Halbleitervorrichtung vom MOS-Typ, wie beispielsweise einen Bipolartransistor mit isoliertem Gate (IGBT), möglich. Ferner können in den vorstehend beschriebenen Ausführungsformen, obgleich ein Fall beschrieben wurde, in dem ein epitaktisches Substrat verwendet wird, in dem eine Siliziumkarbidschicht durch epitaktisches Wachstum auf einem siliziumkarbidhaltigen Ausgangssubstrat gebildet wird, Bereiche, die die Halbleitervorrichtung gemäß der vorliegenden Erfindung bilden, beispielsweise in einem Massesubstrat (Halbleitersubstrat mit einer epitaktischen Schicht) durch Ionenimplantation usw. gebildet werden. Die vorliegende Erfindung ist ferner auf andere Halbleitermaterialien mit breiter Bandlücke (z.B. Gallium (Ga), etc.) als Siliziumkarbid anwendbar. Darüber hinaus wird die vorliegende Erfindung auf ähnliche Weise umgesetzt, wenn Leitfähigkeitstypen (n-Typ, p-Typ) invertiert werden.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung kann die Verunreinigungskonzentration einer zweiten Halbleiterschicht um ein Ausmaß erhöht werden, das dem vorgesehenen dritten Halbleiterbereich vom zweiten Leitfähigkeitstyp entspricht. Dadurch kann die Ausbreitung von Verarmungsschichten in der zweiten Halbleiterschicht von einer zweiten Elektrodenseite bzw. einer ersten Elektrodenseite aus unterdrückt werden.
  • Gemäß der Halbleitervorrichtung der vorliegenden Erfindung kann der Kompromiss zwischen der Reduzierung des EIN-Widerstands und der Unterdrückung von Abnahmen der Gate-Schwellenspannung verbessert werden. Dadurch werden Effekte erzielt, durch die die Reduzierung des EIN-Widerstands ermöglicht wird und Abnahmen der Gate-Schwellenspannung aufgrund des Kurzkanaleffekts unterdrückt werden können.
  • Wie beschrieben, ist die Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung für eine MOS-Halbleitervorrichtung mit einer Graben-Gate-Struktur geeignet.

Claims (15)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (1), das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium; eine erste Halbleiterschicht (31) eines ersten Leitfähigkeitstyps, die auf einer Vorderfläche des Halbleitersubstrats (1) vorgesehen ist, wobei die erste Halbleiterschicht (31) ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium; eine zweite Halbleiterschicht (32) eines zweiten Leitfähigkeitstyps, die auf einer ersten Seite der ersten Halbleiterschicht (31) gegenüber einer zweiten Seite der ersten Halbleiterschicht (31), die dem Halbleitersubstrat (1) zugewandt angeordnet ist, vorgesehen ist, wobei die zweite Halbleiterschicht (32) ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als die von Silizium; einen ersten Bereich (5) vom ersten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht (32) vorgesehen ist; einen Graben (7), der den ersten Bereich (5) vom ersten Leitfähigkeitstyp und die zweite Halbleiterschicht (32) durchdringt und die erste Halbleiterschicht (31) erreicht; eine über einen Gate-Isolierfilm (8) im Graben (7) vorgesehene Gate-Elektrode (9); einen ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp, der selektiv in der ersten Halbleiterschicht (31) vorgesehen, von der zweiten Halbleiterschicht (32) getrennt und unter einem Boden des Grabens (7) liegend angeordnet ist; einen zweiten Halbleiterbereich (22) vom zweiten Leitfähigkeitstyp, der selektiv in der ersten Halbleiterschicht (31) zwischen dem Graben (7) und einem benachbarten Graben (7) vorgesehen ist, wobei der zweite Halbleiterbereich (22) vom zweiten Leitfähigkeitstyp in Kontakt mit der zweiten Halbleiterschicht (32) ist; einen dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp, der selektiv in der zweiten Halbleiterschicht (32) zwischen der ersten Halbleiterschicht (31) und dem ersten Bereich (5) vom ersten Leitfähigkeitstyp vorgesehen ist, wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp in Kontakt mit dem ersten Bereich (5) vom ersten Leitfähigkeitstyp und der ersten Halbleiterschicht (31) ist, wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp in einer Richtung parallel zur Vorderfläche des Halbleitersubstrats (1) einen vorgegebenen Abstand von einer Seitenwand des Grabens (7) hat, wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp 0,3 µm oder weniger von einer Grenzfläche der ersten Halbleiterschicht (31) und der zweiten Halbleiterschicht (32) zu dem Halbleitersubstrat (1) hin hervorragt und eine Verunreinigungskonzentration hat, die höher ist als die der zweiten Halbleiterschicht (32); eine erste Elektrode (12) in Kontakt mit der zweiten Halbleiterschicht (32) und dem ersten Bereich (5) vom ersten Leitfähigkeitstyp; und eine zweite Elektrode (13), die an einer Rückfläche des Halbleitersubstrats (1) vorgesehen ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Verunreinigungskonzentration eines Teils der zweiten Halbleiterschicht (32) zwischen der Seitenwand des Grabens (7) und dem dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp höchstens 10% der Verunreinigungskonzentration des dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp beträgt.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp eine L-förmige Querschnittsform hat, die aus einem ersten linearen Teil, der sich entlang der Seitenwand des Grabens (7) erstreckt, und einem zweiten linearen Teil, der sich orthogonal zu dem ersten linearen Teil und entlang einer ersten Oberfläche der zweiten Halbleiterschicht (32) erstreckt, die einer zweiten Oberfläche der zweiten Halbleiterschicht (32) gegenüberliegt, die dem Halbleitersubstrat (1) zugewandt angeordnet ist, gebildet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner umfassend einen zweiten Bereich (3) vom ersten Leitfähigkeitstyp mit einer Verunreinigungskonzentration, die höher ist als die der ersten Halbleiterschicht (31), wobei in der ersten Halbleiterschicht (31) der zweite Bereich (3) vom ersten Leitfähigkeitstyp mit der zweiten Halbleiterschicht in Kontakt ist und von einer Grenzfläche mit der zweiten Halbleiterschicht (32) aus eine Position erreicht, die tiefer zu der zweiten Elektrode (13) hin angeordnet ist als der Boden des Grabens (7).
  5. Halbleitervorrichtung nach Anspruch 4, wobei der zweite Bereich (3) vom ersten Leitfähigkeitstyp mindestens einen aufweist von: einem ersten Bereich (24) der ersten Halbleiterschicht (31), der zwischen dem Graben (7) und dem dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp vorgesehen ist, und einem zweiten Bereich (25) der ersten Halbleiterschicht (31), der zwischen dem ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp und dem dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp vorgesehen ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der erste Bereich (24) der ersten Halbleiterschicht (31) zwischen dem ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp und der zweiten Halbleiterschicht (32) vorgesehen ist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, wobei der erste Bereich (24) der ersten Halbleiterschicht (31) in Kontakt mit dem ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp und der zweiten Halbleiterschicht (32) ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei der erste Bereich (24) der ersten Halbleiterschicht (31) entlang einer Innenwand des Grabens (7) vorgesehen ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 5 bis 8, wobei der zweite Bereich (25) der ersten Halbleiterschicht (31) in Kontakt mit dem ersten Halbleiterbereich (21) vom zweiten Leitfähigkeitstyp und dem dritten Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 5 bis 9, wobei der zweite Bereich (25) der ersten Halbleiterschicht (31) in Kontakt mit dem ersten Bereich (24) der ersten Halbleiterschicht (31) ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 5 bis 10, wobei eine Tiefe des zweiten Bereichs (25) der ersten Halbleiterschicht (31) von einer Innenwand des Grabens aus höchstens eine Tiefe des dritten Halbleiterbereichs (23) vom zweiten Leitfähigkeitstyp von der Seitenwand des Grabens (7) aus ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 5 bis 11, wobei der zweite Bereich (3) vom ersten Leitfähigkeitstyp den ersten Bereich (24) der ersten Halbleiterschicht (31) und den zweiten Bereich (25) der ersten Halbleiterschicht (31) aufweist, und eine Verunreinigungskonzentration des zweiten Bereichs (25) der ersten Halbleiterschicht (31) höher ist als eine Verunreinigungskonzentration des ersten Bereichs (24) der ersten Halbleiterschicht (31).
  13. Halbleitervorrichtung nach einem der Ansprüche 5 bis 11, wobei der zweite Bereich (3) vom ersten Leitfähigkeitstyp den ersten Bereich (24) der ersten Halbleiterschicht (31) und den zweiten Bereich (25) der ersten Halbleiterschicht (31) aufweist, und eine Verunreinigungskonzentration des zweiten Bereichs (25) der ersten Halbleiterschicht (31) gleich einer Verunreinigungskonzentration des ersten Bereichs (24) der ersten Halbleiterschicht (31) ist.
  14. Halbleitervorrichtung nach Anspruch 3, ferner umfassend: einen aktiven Bereich (100), der mindestens den Graben (7) und die im Graben (7) über den Gate-Isolierfilm (8) vorgesehene Gate-Elektrode (9) umfasst; und einen Abschlussbereich (200) einschließlich einer Durchschlagspannungsstruktur (36), der einen Umfang des aktiven Bereichs (100) umgibt, wobei sich der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp von einer Seite des aktiven Bereichs zu dem Abschlussbereich (200) hin erstreckt und endet, bevor er den Abschlussbereich (200) erreicht.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der dritte Halbleiterbereich (23) vom zweiten Leitfähigkeitstyp mehrfach zwischen dem aktiven Bereich (100) und dem Abschlussbereich (200) in einer Richtung zu dem Abschlussbereich (200) hin geteilt ist.
DE102018215257.8A 2017-09-07 2018-09-07 Halbleitervorrichtung Active DE102018215257B4 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2017172420 2017-09-07
JP2017-172420 2017-09-07
JP2017-172418 2017-09-07
JP2017172417 2017-09-07
JP2017172418 2017-09-07
JP2017-172417 2017-09-07
JP2018-121609 2018-06-27
JP2018121609A JP7111305B2 (ja) 2017-09-07 2018-06-27 半導体装置

Publications (2)

Publication Number Publication Date
DE102018215257A1 DE102018215257A1 (de) 2019-03-07
DE102018215257B4 true DE102018215257B4 (de) 2024-04-18

Family

ID=65363676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215257.8A Active DE102018215257B4 (de) 2017-09-07 2018-09-07 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10693002B2 (de)
CN (1) CN109473477B (de)
DE (1) DE102018215257B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043735A1 (en) * 2016-04-07 2021-02-11 Abb Power Grids Switzerland Ag Short channel trench power mosfet and method
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
US10784373B1 (en) * 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
DE102019108062B4 (de) * 2019-03-28 2021-06-10 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
JP7443673B2 (ja) * 2019-04-15 2024-03-06 富士電機株式会社 炭化珪素半導体装置
CN110752149A (zh) * 2019-09-18 2020-02-04 珠海格力电器股份有限公司 一种功率器件加工方法
US11605732B2 (en) * 2019-11-06 2023-03-14 Semiconductor Components Industries, Llc Power device with graded channel
CN113903670B (zh) * 2021-12-08 2022-03-29 江苏长晶浦联功率半导体有限公司 屏蔽栅沟槽型场效应管的制作方法及其器件
CN114267739A (zh) * 2022-01-05 2022-04-01 北京昕感科技有限责任公司 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288462A (ja) 2007-05-18 2008-11-27 Toshiba Corp 半導体装置及びその製造方法
JP2012209330A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
JP2013012669A (ja) 2011-06-30 2013-01-17 Renesas Electronics Corp 半導体装置
JP2013209330A (ja) 2012-03-30 2013-10-10 National Agriculture & Food Research Organization 糖尿病合併症マーカーとなり得る新規ｒａｇｅリガンド
JP2015153893A (ja) 2014-02-14 2015-08-24 公立大学法人大阪市立大学 半導体装置、及びその半導体装置の製造方法
US20160247910A1 (en) 2013-10-02 2016-08-25 Denso Corporation Silicon carbide semiconductor device
US20180175149A1 (en) 2015-06-11 2018-06-21 Toyota Jidosha Kabushiki Kaisha Insulated gate switching device and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP6337964B2 (ja) * 2014-07-23 2018-06-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6763779B2 (ja) * 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
JP6690198B2 (ja) * 2015-11-16 2020-04-28 富士電機株式会社 炭化珪素半導体装置の製造方法
DE102016226237A1 (de) * 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP6472776B2 (ja) * 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288462A (ja) 2007-05-18 2008-11-27 Toshiba Corp 半導体装置及びその製造方法
JP2012209330A (ja) 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置
JP2013012669A (ja) 2011-06-30 2013-01-17 Renesas Electronics Corp 半導体装置
JP2013209330A (ja) 2012-03-30 2013-10-10 National Agriculture & Food Research Organization 糖尿病合併症マーカーとなり得る新規ｒａｇｅリガンド
US20160247910A1 (en) 2013-10-02 2016-08-25 Denso Corporation Silicon carbide semiconductor device
JP2015153893A (ja) 2014-02-14 2015-08-24 公立大学法人大阪市立大学 半導体装置、及びその半導体装置の製造方法
US20180175149A1 (en) 2015-06-11 2018-06-21 Toyota Jidosha Kabushiki Kaisha Insulated gate switching device and method for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S. Zanchetta, et al, „Analytical and numerical study of the impact of HALOs on short channel and hot carrier effects in scaled MOSFETs", Solid State Electronics, Elsevier Science Ltd, 2002, Bd. 46, Nr. 3, S. 429-434

Also Published As

Publication number Publication date
US10693002B2 (en) 2020-06-23
DE102018215257A1 (de) 2019-03-07
CN109473477A (zh) 2019-03-15
US20190074373A1 (en) 2019-03-07
CN109473477B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
DE102018215257B4 (de) Halbleitervorrichtung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE112013004362B4 (de) Halbleitervorrichtung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE102012219644B4 (de) Halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112015004374T5 (de) Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102013105134B4 (de) Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE102020006529A1 (de) Leistungsvorrichtung mit abgestuftem Kanal
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division