DE60222751T2 - Feldeffekttransistorstruktur und herstellungsverfahren - Google Patents

Feldeffekttransistorstruktur und herstellungsverfahren Download PDF

Info

Publication number
DE60222751T2
DE60222751T2 DE60222751T DE60222751T DE60222751T2 DE 60222751 T2 DE60222751 T2 DE 60222751T2 DE 60222751 T DE60222751 T DE 60222751T DE 60222751 T DE60222751 T DE 60222751T DE 60222751 T2 DE60222751 T2 DE 60222751T2
Authority
DE
Germany
Prior art keywords
region
gate
layer
area
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60222751T
Other languages
English (en)
Other versions
DE60222751D1 (de
Inventor
Steven T. Peake
Raymond J. Grover
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Application granted granted Critical
Publication of DE60222751D1 publication Critical patent/DE60222751D1/de
Publication of DE60222751T2 publication Critical patent/DE60222751T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung bezieht sich auf eine Feldeffekttransistorstruktur mit isoliertem Gate und ferner auf ein Verfahren zur Herstellung einer solchen Struktur.
  • In einer Feldeffekttransistorstruktur mit isoliertem Gate (IGFET-Struktur) wird ein Halbleiterkanalgebiet zwischen Source und Drain durch ein vom Kanal isoliertes Gate gesteuert. IGFET-Strukturen sind im allgemeinen als Metalloxid-Halbleiter-(MOS)-Strukturen implementiert.
  • Es kann eine doppelt diffundierte MOS-Struktur (DMOS-Struktur) verwendet werden, bei der sich zwischen den Drain- und Source-Diffusionen ein langer lateraler Pfad erstreckt, bekannt als Driftgebiet. Das Driftgebiet schwächt irgendwelche Hochspannungen, die zwischen Drain und Source anliegen, in dem vom Gate gesteuerten Kanalgebiet auf etwa 20 V ab.
  • Um Spannungsfestigkeit des Transistors zu maximieren, würde das Driftgebiet idealerweise lang und/oder leicht dotiert sein. Ungünstigerweise würden diese Eigenschaften bedeuten, dass das Driftgebiet zu einem relativ hohen Widerstand der Gesamtvorrichtung beitragen würde, wenn der Transistor eingeschaltet ist. Um dem zu begegnen, ist bekannt, das Driftgebiet mit einem geeigneten Dotierungsprofil zu dotieren und seine Dicke so zu wählen, dass die in Sperrrichtung betriebenen Übergänge zwischen dem MOSFET-Kanal und Source, sowie zwischen dem Kanal und dem Substrat das gesamte Driftgebiet an Ladungsträgern zu verarmen, wenn die Vorrichtung abgeschaltet ist. Dies erzeugt ein gleichmäßiges elektrisches Feld im Driftgebiet, wenn eine große Spannung über dem Transistor anliegt, während er abgeschaltet ist, was die Durchbruchspannung maximiert, da keine Spitzen im elektrischen Feld vorhanden sind, die einen verfrühten Lawinendurchbruch auslösen. Das vollständig verarmte Driftgebiet wird als in einem RESURF-Zustand befindlich bezeichnet (RESURF, reduced surface field = reduziertes Oberflächenfeld). In einer RESURF-Struktur ist die komplette Dicke des Driftgebietes verarmt, wenn die Vorrichtung ausgeschaltet ist.
  • Eine laterale MOS-Vorrichtung, die diese Technik verwendet, ist in US-A-5.412.241 von Merchant, abgetreten an Phillips Electronics North America Corp., beschrieben.
  • Die Vorrichtung ist in 1 dargestellt.
  • Die Vorrichtung ist eine Silizium-auf-Isolator-(SOI)-Vorrichtung, die eine Schicht aus Silizium 101 aufweist, die auf einer verdeckten Oxidschicht 103 auf einem Halbleitersubstrat 105 ausgebildet ist. Die Gebiete Source 107 und Drain 109 sind im Silizium ausgebildet und jeweils mit Kontakten für Source 108 und Drain 110 verbunden.
  • Eine Gateschicht 111 ist über einem Teil der Siliziumschicht 101 vorgesehen, die einen Kanal bildet, durch ein Gateoxid 112 vom Kanal getrennt. Die Gateschicht ist mit einem Gatekontakt 113 verbunden. Das Gate steuert das Leitvermögen zwischen Source 107 und Drain 109, wie wohlbekannt ist.
  • Zwischen dem Kanal und der Drain ist ein Driftgebiet 119 in der Siliziumschicht 101 vorgesehen, um das Anlegen großer Spannungen (z. B. 100 V oder mehr) zwischen Source und Drain zu erlauben. Eine große Spannung, die über Source und Drain anliegt, kann im Driftgebiet wenigstens teilweise gesenkt werden, um somit die im Kanal abfallende Spannung zu reduzieren.
  • Eine Feldplatte 115 ist integral mit der Gateschicht 111 über der LOCOS-Oxidschicht 114 ausgebildet und erstreckt sich lateral über das Driftgebiet 119 in der Siliziumschicht 101. Wenn die Vorrichtung ausgeschaltet ist, verarmt die Feldplatte das Driftgebiet, um einen RESURF-Effekt zu bewirken.
  • Das Driftgebiet 119 ist durch die Feldplatte 115 vor den Auswirkungen eines eindringenden elektrischen Feldes geschützt, wie es z. B. durch Feuchtigkeit oder andere geladene Verunreinigungen auf der Oberfläche des Wavers hervorgerufen kann. Elektrische Felder enden an der Feldplatte 115.
  • Da ferner die Feldplatte mit dem Gate verbunden ist, kann das Driftgebiet 119 von oben verarmt werden, was bedeutet, dass die Vorrichtung mit einem höheren Dotierungspegel im Driftgebiet entworfen werden kann, als ansonsten möglich wäre. Dies bedeutet, dass die Vorrichtung aus US-A-5.412.241 mit einem niedrigen Ein-Widerstand versehen werden kann.
  • Solche Silizium-auf-Isolator-Vorrichtungsstrukturen weisen aufgrund ihrer Struktur niedrige Werte für die Kapazität zwischen Gate und Drain (Cgd) und die Ladung auf, die über Gate und Drain zugeführt werden muss, um die Vorrichtung zu schalten (Qgd). Diese niedrigen Werte von Cgd und Qgd führen zu einem schnellen Schalten, d. h. einer schnellen Antwort auf Änderungen der Gatespannung.
  • Es bleibt jedoch ein Bedarf für schnelles Schalten sowohl in SOI-Vorrichtungen als auch in anderen IGFET-Typen bestehen.
  • IGFET-Vorrichtungen sind äußerst empfindlich gegenüber überhöhten Spannungen. Wenn eine zu hohe Spannung zwischen dem Gate und dem Kanal vorhanden ist, kann der Gateisolator durchbrechen und die Vorrichtung zerstören. Solche hohe Spannungen können einfach in der Schaltung vorhanden sein, in der die IGFET-Vorrichtung montiert ist, oder alternativ kann die Spannung elektrostatisch sein. Es ist daher sehr vorteilhaft, einen geeigneten Schutz für das Gate zu schaffen, bekannt als Elektrostatikentladungsschutz.
  • EP-A-0687011 und JP-A-5021721 und die entsprechende englische Zusammenfassung offenbaren beide IGFET-Vorrichtungen mit Gateschutz, eine Vorrichtung gemäß dem Oberbegriff des Anspruchs 1, die aus EP-A-0687011 bekannt ist.
  • Gemäß der Erfindung wird eine Feldeffekttransistorstruktur geschaffen, umfassend: ein Sourcegebiet und ein Draingebiet, die in einer Halbleiterkörperschicht seitlich beabstandet angeordnet sind; einen Kanal und ein Driftgebiet in der Halbleiterkörperschicht zwischen dem Sourcegebiet und dem Draingebiet; eine Oxidschicht über den Kanal und dem Driftgebiet; eine obere Halbleiterschicht, die über der Oxid-Schicht angeordnet ist und dotiert ist um ein über dem Kanal angeordnetes Gategebiet, ein über dem Driftgebiet angeordnetes Feldplattengebiet und wenigstens einen p-n-Übergang, der wenigstens eine Diode zwischen dem Feldplattengebiet und dem Gategebiet bildet, aufzuweisen; wobei eine elektrische Verbindung zwischen dem Sourcegebiet und dem Feldplattengebiet geschaffen wird, um das Sourcegebiet und das Feldplattengebiet elektrisch zu verbinden.
  • Die Transistorstruktur schafft wenigstens eine Elektrostatikschutzdiode in einer einfachen Struktur, die zweckmäßig herzustellen ist. Die Diode oder die Dioden, die gemäß der Erfindung in der Struktur geschaffen werden, schützen das Gate vor elektrostatischer Entladung mittels Zener-Wirkung. Wenn eine zu hohe Spannung zwischen Gate und Source vorhanden ist, unterliegen die Diode oder die Dioden einem Rückwärtsdurchbruch, um einen Stromfluss zwischen Gate und Source zu erlauben.
  • Außerdem wirkt das mit Source verbundene Feldplattengebiet als Faradaysche Abschirmung zwischen Gate und Drain, um somit Cgd und die Ladung, die über Gate und Drain zugeführt werden muss, zu reduzieren. Dies verringert die Schaltzeit.
  • Im Gegensatz hierzu erlaubt die mit Gate verbundene Feldplatte aus US-A-5.412.241 , das Driftgebiet mittels einer geeigneten Spannung am Gate und somit an der Feldplatte zu verarmen. Diese Anordnung des Standes der Technik erhöht normalerweise Cgd, statt sie zu reduzieren wie in der vorliegenden Erfindung. Dementsprechend neigt die Anordnung des Standes der Technik dazu, die Schaltzeit zu erhöhen.
  • Es besteht keine Notwendigkeit für eine feine Musterung der oberen Halbleiterschicht selbst, da es die Dotierungsmittelmasken sind, die die Gebiete der Schicht definieren, die die Feldplatte, die Gateelektrode und die Dioden bilden. Es ist ferner nicht notwendig, separate Feldplatten- und Gateelektrodenschichten auszubilden, die auf den ersten Blick als notwendig erachtet werden könnten, wenn eine Feldplatte, die nicht mit der Gateelektrode verbunden ist, erforderlich wäre. Diese Merkmale vereinfachen die Herstellung.
  • Die Transistorstruktur wird vorzugsweise so ausgebildet, dass sie Source- und Draingebiete eines ersten Leitfähigkeitstyps aufweist. Das Driftgebiet kann den gleichen Leitfähigkeitstyp aufweisen, jedoch mit geringerer Dotierung, wobei der Kanal in einem Körpergebiet eines entgegengesetzten Leitfähigkeitstyps ausgebildet sein kann. Der erste Leitfähigkeitstyp kann der n-Typ sein.
  • Die p- und m-Gebiete der oberen Halbleiterschicht wechseln sich vorzugsweise ab, um wenigstens eine Diode zu bilden.
  • Wenigstens ein Paar von gegeneinander geschalteten Dioden kann in der oberen Halbleiterschicht zwischen dem Gategebiet und dem Feldplattengebiet vorgesehen sein.
  • Es können mehrere gegeneinander geschalteten Dioden vorgesehen sein, um die maximale Spannung zwischen Source und Gate vor Auftreten eines Durchbruches zu erhöhen.
  • Auf den ersten Blick kann scheinbar die Erhöhung der Gate-Source-Kapazität Cgs irgendeinem Nutzen der reduzierten Cgd entgegenwirken. Dies ist jedoch nicht allgemein der Fall. In herkömmlichen Schaltungsanordnungen kommt der Miller-Effekt ins Spiel. Die Gesamteingangskapazität Ceingang ist gegeben durch die Summe aus Cgs und der Miller-Kapazität CM = (1 + gMRL)Cgd, wobei RL der Lastwiderstand ist und gM der Gegenwirkleitwert ist. Dies bedeutet, dass die Schaltgeschwindigkeit durch den Beitrag von Cgd dominiert werden kann, so dass die Vorrichtung gemäß der Erfindung im Allgemeinen eine verbesserte Schaltgeschwindigkeit aufweist.
  • Die obere Halbleiterschicht, die das Gategebiet und das Feldplattengebiet enthält, kann aus irgendeinem zweckmäßigen Halbleitermaterial hergestellt sein, wie z. B. Polysilizium. Das Feldplattengebiet kann mit n+ oder p+ dotiert sein.
  • Das Driftgebiet kann linear gestaffelt sein, d. h. es kann eine Konzentration des Dotierungsstoffes aufweisen, die sich linear ändert und mit der Entfernung vom Draingebiet abnimmt. Dies kann im Vergleich zu einem Driftgebiet mit konstanter Konzentration zu einer verbesserten Durchbruchleistungsfähigkeit führen.
  • Die Erfindung kann in einer SOI-Struktur implementiert werden, mit einem Substrat, einer verdeckten Oxidschicht auf dem Substrat und der Halbleiterkörperschicht, die auf der verdeckten Oxidschicht abgeschieden ist. Source-, Drain-, Kanal- und Driftgebiete können aus Implantierungen in der abgeschiedenen Halbleiterkörperschicht gebildet werden. Solche SOI-Strukturen bieten Vorteile, wie z. B. eine an sich niedrigere Kapazität.
  • Die Oxidschicht kann eine LOCOS-Schicht über dem Driftgebiet und eine Gateoxidschicht über dem Kanal aufweisen.
  • Die Dotierungskonzentrationen sind vorzugsweise so beschaffen, dass sich das Verarmungsgebiet über das gesamte Driftgebiet ausbreitet, wenn der Transistor ausgeschaltet ist, d. h. der Transistor ist ein Transistor mit reduziertem Oberflächenfeld (RESURF-Transistor). Das Verarmungsgebiet kann sich in die Körper- und Draingebiete erstrecken.
  • Die Erfindung bezieht sich ferner auf ein Verfahren zur Herstellung eines Feldeffekttransistors, das in beliebiger Reihenfolge die Schritte umfasst: Ausbilden eines Driftgebietes in einer Halbleiterkörperschicht; Ausbilden einer Oxidschicht über der Halbleiterkörperschicht; Abscheiden einer oberen Halbleiterschicht über der Oxidschicht; Diffundieren alternierender p- und n-Gebiete in die obere Halbleiterschicht, um ein Gategebiet, ein Feldplattengebiet und wenigstens einen p-n-Übergang, der wenigstens eine Diode zwischen dem Feldplattengebiet und dem Gategebiet bildet, auszubilden, wobei das Feldplattengebiet über dem Driftgebiet ausgebildet wird; Diffundieren von Source- und Draindiffusionen, um ein Sourcegebiet und ein Draingebiet in der Halbleiterkörperschicht auszubilden; und Abscheiden einer Metallisierungsschicht, die einen mit dem Sourcegebiet und dem Feldplattengebiet verbundenen Sourcekontakt, einer mit dem Gategebiet verbundenen Gatekontakt und einer mit dem Draingebiet verbundenen Drainkontakt definiert.
  • Das Verfahren schafft dementsprechend ein einfaches Verfahren zur Herstellung einer Halbleitertransistorstruktur mit integriertem Elektrostatikentladungsschutz und einem mit Source verbundenem Feldplattengebiet.
  • Die Oxidschicht über dem Driftgebiet kann durch lokale Oxidation des Siliziums ausgebildet werden.
  • Ausführungsformen der Erfindung werden nun lediglich beispielhaft und mit Bezug auf die beigefügten Zeichnungen beschrieben, in welchen:
  • 1 eine RESURF-Vorrichtung des Standes der Technik zeigt;
  • 2 eine schematische Zeichnung einer ersten beispielhaften Ausführungsform der Erfindung ist;
  • 3 eine zweite beispielhafte Ausführungsform einer Transistorstruktur gemäß der Erfindung und deren Herstellung zeigt; und
  • 4 eine Draufsicht der Transistorstruktur der 3 ist.
  • Es ist zu beachten, dass alle Figuren schematisch sind und nicht maßstabsgetreu. Es werden im Allgemeinen die gleichen Bezugszeichen verwendet, um entsprechende oder ähnliche Merkmale in unterschiedlichen oder modifizierten Ausführungsformen zu bezeichnen.
  • Wie in 2 gezeigt ist, sind ein Sourcegebiet 9 und ein Draingebiet 11 in einer Halbleiterschicht 5 auf einem Halbleitersubstrat 1 ausgebildet. Zwischen dem Source- und Draingebieten befindet sich ein Körpergebiet 7 und ein Driftgebiet 13. Eine Oxidschicht 17 bedeckt einen Teil des Körpergebietes 7, das den Kanal des Transistors bildet. Die Oxidschicht 17 bedeckt in ähnlicher Weise das Driftgebiet 13. Eine Polysiliziumschicht 21 wird so dotiert, dass sie ein hochdotiertes Gategebiet 23 mit einem ersten Leitfähigkeitstyp über dem Kanalabschnitt des Körpergebiets 7 aufweist. Die Polysiliziumschicht wird so dotiert, dass sie ein hochdotiertes Feldplattengebiet 25 mit dem gleichen Leitfähigkeitstyp über dem Driftgebiet aufweist. Die Polysiliziumschicht wird ferner so gemustert, dass sie alternierende p- und n-Gebiet 27, 29 aufweist, die wenigstens einen p-n-Übergang 26 zwischen dem Feldplattengebiet und dem Gategebiet bilden. In dem in den Zeichnung gezeigten Beispiel sind zwei Paare von gegeneinander geschalteten p-n-Übergängen 26, d. h. gegeneinander geschaltete Dioden, vorgesehen.
  • Eine Oxidschicht 33 bedeckt die Struktur, wobei Kontakte zu den Gebieten Source 9, Drain 11, Gate 23 und Feldplatte 25 über Kontaktlöcher 23 in der Oxidschicht 33 ausgebildet werden. Ein Sourcekontakt 39 verbindet sowohl das Sourcegebiet 9 als auch das Feldplattengebiet 25, ein Drainkontakt 43 verbindet das Draingebiet 11 und ein Gatekontakt 41 verbindet das Gategebiet 23.
  • Im Gebrauch wirkt das mit Source verbundene Feldplattengebiet 25 als Abschirmung zwischen dem Gategebiet 23 und dem Draingebiet 11. Diese Abschirmung reduziert die Kapazität Cgd zwischen dem Gategebiet 23 und dem Draingebiet 11. Dementsprechend wird die Ladung Qgd, die zugeführt werden muss, um eine gegebene Spannung zwischen dem Gategebiet 23 und dem Draingebiet 11 zu entwickeln, in ähnlicher Weise reduziert. Dies erhöht die Schaltgeschwindigkeit der Vorrichtung deutlich und erhöht somit die Frequenzantwort der Vorrichtung.
  • In herkömmlichen Schaltungsanordnungen ist die Eingangskapazität am Gategebiet 23 die Summe aus der Gate-Source-Kapazität Cgs und der Miller-Kapazität CM = (1 + gMRL)Cgd, wobei RL der Lastwiderstand ist und gM der gegen Wirkleitwert ist. Dies bedeutet, dass die Schaltgeschwindigkeit durch den Beitrag von Cgd dominiert wird, so dass die Vorrichtung gemäß der Erfindung eine verbesserte Schaltgeschwindigkeit aufweist, trotz irgendeiner Erhöhung der Gate-Source-Kapazität Cgs, die durch die Kapazität zwischen dem Feldplattengebiet 25 und dem Gategebiet 23 hervorgerufen wird.
  • Die Struktur weist außerdem mehrere Paare von gegeneinander geschalteten Dioden 26 auf, die aus alternierenden p- und n-Gebieten 29, 27 in der Halbleiterschicht 21 zwischen dem Gategebiet 23 und dem mit Source verbundenen Feldplattengebiet 25 gebildet sind, oder genauer aus den p-n-Übergängen zwischen diesen Gebieten gebildet sind. Die Dioden wirken als Schutzdioden. In der gezeigten Ausführungsform weisen die Dioden jeweils Zener-Durchbruchspannungen von 7 V auf, so dass zwei Paare bis zu 14 V in jeder Richtung standhalten können. Dementsprechend wird das Gate vor Spannungen über 14 V geschützt.
  • Das mit Source verbundene Feldplattengebiet 25 kann dann, wenn die Vorrichtung ausgeschaltet ist, eine Verarmung des Driftgebietes 13 hervorrufen. Eine vollständige Verarmung des Driftgebiets 13 bedeutet, dass die Vorrichtung ein reduziertes Oberflächenfeld (RESURF) aufweist, so dass eine höhere Spannung zwischen den Gebieten Source 9 und Drain 11 angelegt werden kann, ohne ein zu starkes Feld an einem bestimmten Teil des Driftgebietes 13 zu haben, welches einen Lawinendurchbruch hervorrufen würde.
  • Ein weiteres Merkmal der Erfindung ist, dass die Rückseite des Substrats 1 auf Sourcepotential vorgespannt sein kann, um das Ausschalten der Vorrichtung zu unterstützen. Das Driftgebiet 13 wird verarmt; das Verarmungsgebiet erstreckt sich bis zum n+-Draingebiet 11. Ein (nicht gezeigter) Rückseitenkontakt kann auf der Rückseite des Substrats vorgesehen sein, um eine Verbindung zum Substrat 33 zum Zuführen der Vorspannung auf Sourcepotential bereitzustellen.
  • Die offenbarte Struktur kann einen niedrigen Einschaltzustand-Widerstand liefern, zusätzlich zu dem schnellen Schalten und der hohen Durchbruchspannung, wie oben beschrieben worden ist.
  • Ferner kann die beschriebene Struktur mit einer geringen Erhöhung der Prozesskomplexität im Vergleich zu bestehenden Strukturen hergestellt werden. In der Tat sind keine zusätzlichen Maskierungsschritte in Ausführungsformen erforderlich, in denen das Feldplattengebiet (25) aus dem gleichen Material wie das Gategebiet (23) gebildet wird. Nur ein zusätzlicher Maskierungsschritt ist für Ausführungsformen erforderlich, in denen das Feldplattengebiet (25) aus einem anderen Material als das Gategebiet (23) gebildet wird.
  • Wie Fachleute verstehen werden, ist es auch möglich, in einer Modifikation der Erfindung eine p-Kanal-Vorrichtung zu schaffen, indem ein n-typ-dotiertes Körpergebiet 7 und p-Typ-Gebiete für Source 9 und Drain 11 geschaffen werden.
  • Die Herstellung einer zweiten Ausführungsform einer Vorrichtung gemäß der Erfindung unter Verwendung einer Silizium-auf-Isolator-(SOI)-Struktur wird im Folgenden mit Bezug auf 3 beschrieben.
  • Wie in 3a gezeigt ist, besteht der erste Schritt in der Herstellung einer Vorrichtung gemäß der zweiten Ausführungsform der Erfindung darin, eine verdeckte Oxidschicht 3 und eine Siliziumschicht 5 auf einem Halbleitersubstrat 1 auszubilden. Dies wird durch Bonden eines Siliziumwavers auf ein Siliziumsubstrat 1 und Verdünnen des Wavers zum Ausbilden der Siliziumschicht 5 bewerkstelligt. Oxidschichten auf der Deckschicht des Siliziumsubstrats 1 und der Siliziumschicht 5, die einander zugewandt platziert sind, bilden die verdeckte Oxidschicht.
  • Alternativ können andere Techniken zur Ausbildung der verdeckten Schichtstruktur verwendet werden, indem z. B. eine Oxidschicht 3 abgeschieden oder gezüchtet wird, gefolgt von einer Siliziumschicht 5.
  • Als nächstes wird eine dünne Abschirmungsoxidschicht 12 gezüchtet, bis zu einer Solldicke von 55 nm (550 Å). Anschließend wird ein anfängliche Implantierung durchgeführt, die eine Hintergrundphosphordotierung im oberen Teil 14 der Siliziumschicht bewirkt. Die Dotierung wird bis zu einer Dosis von 1,4·1012cm–2 ausgeführt, wobei die Implantierung bei 160 keV ausgeführt wird.
  • Anschließend wird eine 140 nm (1.400 Å) dicke LPCVD-Nitridschicht 15 direkt auf der Abschirmungsoxidschicht 12 abgeschieden. Diese hat zwei Funktionen – sie stellt die Maske für die anschließende LOCOS-Oxidation bereit und stellt ferner eine zusätzliche Abschirmung für die anschließende n-Wannen-Implantierung bereit.
  • Nach der Abscheiung wird die LPCVD-Schicht unter Verwendung von Photolithographie und Trockenätzen gemustert. Eine gewisse Erosion der darunterliegenden Abschirmungsoxidschicht tritt im Trockenätzschritt auf, was zu der in 3a gezeigten Struktur führt. Die ursprüngliche Abschirmungsoxidschicht wird mit einem Tauchätzen in 7:1-HF entfernt, wobei eine neue Abschirmungsoxidschicht 12 mit der gleichen Dicke wie vorher gezüchtet wird.
  • Ein abgestuftes Driftgebiet 13 wird anschließend in der Siliziumschicht 5 ausgebildet (3b). Die Ausbildung dieses abgestuften Driftgebietes 13 wird so ausgeführt, wie in US-A-5.300.448 , erteilt am 5. April 1994, beschrieben ist. In diesem Prozess wird eine Maske 16 gemustert, so dass sie mehrere Öffnungen 18 unterschiedlicher Größen aufweist. Anschließend wird Phosphor implantiert, um das Silizium mit einer lateral variierenden Dotierungsstoffkonzentration zu dotieren. Es wird ein Temperschritt ausgeführt, um einen im Wesentlichen gleichmäßigen Gradienten des Dotierungsniveaus im abgestuften Driftgebiet 13 zu erhalten.
  • Ein Lokaloxidation-auf-Silizium-(LOCOS)-Prozess wird ausgeführt, um das abgestufte Driftgebiet 13 zu verdünnen und eine LOCOS-Oxidschicht 17 über dem Driftgebiet zu züchten. Zuerst wird eine Säurevorreinigung durchgeführt, woraufhin die LOCOS-Schicht 17 mittels Oxidation der Siliziumschicht 5 dort gezüchtet wird, wo diese Schicht freiliegt. Dies verbraucht 1 μm an Silizium und erzeugt 2,2 μm an Oxid. Die Nitridschicht 15 dient als LOCOS-Maske.
  • Die Nitridschicht 15 wird anschließend mittels Nassätzen entfernt, um irgendwelche Oberflächenoxidnitride zu entfernen, woraufhin ein Trockenätzen folgt. Anschließend wird die Abschirmungsoxidschicht 12 mittels eines Tauchätzens von 30 s entfernt, um die Struktur der 3c zu erhalten.
  • Die Oberfläche ist in dieser Phase nicht für eine Gateoxidation geeignet, aufgrund des "Vogelschnabel"-Effekts an der Kante des LOCOS-Siliziums. Somit wird die Oberfläche der Siliziumschicht 5 mittels Opferoxidation entfernt, woraufhin ein 7:1-HF-Tauchätzen für 45 Sekunden folgt.
  • Eine dünne Gateoxidschicht 19 mit einer Solldicke von 80 nm (800 Å) wird anschließend über dem p-Typ-Körpergebiet 7 und dem Ende des Driftgebiets gezüchtet. Eine Polysiliziumschicht 21 wird anschließend bis zu einer Dicke von 1.125 nm (11.250 Å) über der Gateoxidschicht 19 und der LOCOS-Schicht 17 gebildet (3d).
  • Die Polysiliziumschicht 21 wird anschließend mit alternierenden Bändern des n- und p-Typs mittels Implantierung dotiert. Ein n-Typ-Gategebiet 23 wird über der Gateoxidschicht ausgebildet, wobei ein n-p-Typ-Feldplattengebiet 25 über dem gestaffelten Driftgebiet 13 ausgebildet wird. Zwischen dem Gategebiet 23 und dem Feldplattengebiet 25 bilden mehrere alternierende n-Typ-Streifen 27 und p-Typ-Streifen 29 mehrere gegeneinander geschaltete Dioden 31 (3e).
  • Als nächstes wird ein 2 μm dicke Resistschicht 32 ausgebildet und gemustert, um das Sourcegebiet vom Resist freizulassen, während der Rest der Struktur geschützt wird. Ein zweistufiger Ätzprozess entfernt das Material über dem Sourcegebiet. Zuerst wird ein vertikales Trockenätzen durchgeführt, um bis zur Oberseite des Gateoxids zu ätzen, gefolgt von einem Überätzen, das den Resist von unterhalb der Kante der Maske mit einem Unterschnitt von 2 μm entfernt.
  • Ein ADP-Implantieren wird anschließend durchgeführt, um ein Körperkontaktgebiet 36 mit hoher Dotierungsdichte zu schaffen (3f). Der Resist wird anschließend abgelöst, wobei ein Körperimplantieren 34 mit geringer Dotierungsdichte durchgeführt wird. Die Implantierung mit geringer Dotierungsdichte bildet den leicht dotierten p-Körperdotierbereich aus, der auf die Kante des Gate-Polysiliziums selbst ausgerichtet ist. Als nächstes wird die Gateoxidschicht 19 vom Sourcegebiet abgelöst.
  • Ein p-Körper-Tempern diffundiert die Dotierstoffatome von dem leicht p-dotierten Körper unter das Polysilizium-Gate, um das Körpergebiet 7 auszubilden, das den Kanal bildet. In diesem Schritt wird ferner eine Abschirmungsoxidschicht 12 auf dem Sourcegebiet gezüchtet.
  • Ein Trockenätzprozess unter Verwendung einer photolithographisch definierten Maske entfernt die Polysiliziumschicht 21 dort, wo sie nicht erforderlich ist. Die Maske entfernt insbesondere Polysilizium vom Draingebiet. Da jedoch das Source gebiet bereits gemustert ist, deckt die Maske das Sourcegebiet während dieses Schritts ab. Die Abschirmungsoxidschicht 12 wird anschließend auf dem freiliegenden Draingebiet gezüchtet.
  • Wie in 3h gezeigt ist, wird anschließend eine weitere n+-Diffusion ausgebildet, um die Source- und Draingebiete zu definieren.
  • Eine weitere Oxidschicht 33 wird anschließend auf der Oberfläche aus Tetraethylorthosilikat (TEOS, auch als Tetraethoxysilan bekannt) gebildet, wie bekannt ist. Mehrere Kontaktlöcher 35 werden in der TEOS-Oxidschicht 33 ausgebildet. Eine Metallisierungsschicht 37 wird auf der TEOS-Schicht abgeschieden, um Verbindungen zur Source 39, Gate 41 und Drain 43 herzustellen. Die Sourceverbindung 39 verläuft so, dass sie sowohl das Sourcegebiet 9 als auch das Feldplattengebiet 25 verbindet, wie in 4 gezeigt ist. Wie deutlich wird, verbindet die Verbindung im Gebiet des Sourcegebiets auch mit dem Körperkontaktgebiet 36 mit hoher Dotierungsdichte. Ein Rückseitenkontakt 45 ist auf der Rückseite des Substrats 1 vorgesehen, um ein Vorspannen des Substrats zu erlauben.
  • Die Dioden wirken als Schutzdioden, die insbesondere für den Schutz gegen elektrostatische Entladung (ESD) geeignet sind.
  • Wie in der Struktur der Ausführungsform der 2 reduziert die mit Source verbundene Feldplatte die Gate-Drain-Kapazität Cgd. Diese Reduktion liegt über der inhärent niedrigen Kapazität, die von einer Silizium-auf-Isolator-Struktur geboten wird. Somit wird die Schaltzeit der Vorrichtung reduziert.
  • Ferner wird das Gate vor Überspannung und elektrostatischer Entladung mittels der Schutzdioden geschützt, die zwischen dem Gategebiet 23 und dem Feldplattengebiet 25 mittels der p-n-Übergänge 26 in der Halbleiterschicht 21 gebildet werden.
  • Die Struktur bietet somit zweckmäßig sowohl eine gute Schaltzeit als auch einen Elektrostatikentladungsschutz, ohne die Fertigungskomplexität signifikant zu erhöhen.
  • Die Vorrichtung kann als RESURF-Struktur dienen, in der das Driftgebiet 13 vollständig verarmt wird, wenn die Vorrichtung abgeschaltet wird. Das Verarmungs gebiet im Driftgebiet 13 kann sich in das Draingebiet 11 und das niedrig dotierte Körpergebiet 7 erstrecken. Die Spannung kann über dem verarmten Driftgebiet gleichmäßig fallen, was höhere Spannungen zwischen Source und Drain erlaubt, bevor ein Durchbruch auftritt. Indem eine Verarmung des Driftgebietes 13 von beiden Seiten statt nur vom Feldplattengebiet 25 oder vom Substrat 1 aus erlaubt wird, kann die Dotierung des Driftgebietes höher sein, als es ansonsten mit einer vollständigen Verarmung des Driftgebietes kompatibel wäre, wenn die Vorrichtung abgeschaltet wird. Dies kann wiederum den Einschaltwiderstand senken.
  • Die Struktur erfordert nur eine einzelne Polysiliziumschicht über dem Gateoxid und dem LOCOS-Oxid, was die Herstellung erleichtert. Die Trennung zwischen dem Feldplattengebiet 25 und dem Gategebiet 23 wird einfach durch die p- und n-Streifen definiert, d. h. mittels der Diffusionen.
  • Um irgendeine Zunahme von Cgs, die durch die Verarmungsgebiete an den p-n-Übergängen hervorgerufen wird, zu minimieren, können die p-Typ-Streifen an oder nahe dem Übergang leicht dotiert sein. Alternativ oder zusätzlich können die n-Typ-Streifen stattdessen leicht dotiert sein.
  • Das p+-Gebiet 36 nahe dem Sourcegebiet 9 kann die Unempfindlichkeit der Struktur verbessern. Ferner kann sie als ohmscher Kontakt dienen.
  • Die Erfindung ist nicht auf die beschriebenen Ausführungsformen begrenzt, wobei ein Fachmann Alternativen erkennen wird, von denen einige im Folgenden lediglich beispielhaft dargestellt werden.
  • Die Gebiete mit p- und n-Typ-Dotierung können vertauscht werden.
  • In alternativen Ausführungsformen der Erfindung kann das Feldplattengebiet 25 die entgegengesetzte Polarität zur Gateelektrode 23 aufweisen, wobei die Anzahl der Dioden jeder Polarität verschieden sein kann.
  • Die Gateisolation und die Feldplattenisolation muss kein Oxid sein, sondern kann aus anderen geeigneten Materialien bestehen, wie z. B. Nitrid.
  • Der verwendete Halbleiter ist nicht auf Silizium beschränkt, sondern kann auch Galliumarsenid sein, oder irgendein anderer geeigneter Halbleiter.
  • Obwohl die Beispiele eine Anzahl alternierender p- und n-Gebiete 27, 29 zwischen dem Feldplattengebiet und dem Gategebiet zeigen, können mehr Gebiete vorhanden sein. Alternativ können weniger Gebiete vorhanden sein. Zum Beispiel schafft ein einzelnes p-Gebiet, das zwischen einem n-Typ-Gategebiet und einem n-Typ-Feldplattengebiet ausgebildet ist, ein einzelnes Paar von gegeneinander geschalteten p-n-Übergängen.
  • Es kann irgendeine geeignete Isolationsschicht anstelle der TEOS-Schichten verwendet werden.

Claims (9)

  1. Feldeffekttransistor, umfassend: ein Sourcegebiet (9) und ein Draingebiet (11), die in einer Halbleiterkörperschicht (5) zueinander beabstandet angeordnet sind; einen Kanal und ein Driftgebiet (13) in der Halbleiterkörpersschicht zwischen dem Sourcegebiet und dem Draingebiet; eine Oxidschicht (17, 19) über dem Kanal und dem Driftgebiet; eine obere Halbleiterschicht (21), die über der Oxidschicht angeordnet ist und dotiert ist, um ein Gategebiet (23), das über dem Kanal angeordnet ist, ein Feldplattengebiet (25), das über dem Driftgebiet angeordnet ist, und mindestens einen p-n-Übergang (26) zu enthalten, der mindestens eine Diode zwischen dem Feldplattengebiet und dem Gategebiet bildet; dadurch gekennzeichnet, dass eine elektrische Verbindung (39) zwischen dem Sourcegebiet und dem Feldplattengebiet vorgesehen ist, um das Sourcegebiet und das Feldplattengebiet zu verbinden.
  2. Transistor nach Anspruch 1, der zusätzlich ein Substrat (1) und eine vergrabene Oxidschicht (3) über dem Substrat und unter der Halbleiterkörperschicht umfasst.
  3. Transistor nach Anspruch 1 oder 2, bei dem die obere Halbleiterschicht dotiert ist, um alternierende p- und n-Gebiete (29, 27) aufzuweisen, welche eine Vielzahl von gegeneinander geschalteten Dioden bilden.
  4. Transistor nach einem der vorstehenden Ansprüche, bei dem die Oxidschicht eine LOCOS-Schicht (17) über dem Driftgebiet und eine dünnere Oxidschicht (19) über dem Kanal bildet, um als das Gateoxid zu fungieren.
  5. Transistor nach einem der vorstehenden Ansprüche, bei dem das Driftgebiet eine lateral variierende Dotierstoffkonzentration aufweist, mit einer höheren Dotierstoffkonzentration angrenzend an das Draingebiet und einer niedrigeren Dotierstoffkonzentration angrenzend an den Kanal.
  6. Feldeffekttransistor mit isoliertem Gate nach einem der vorstehenden Ansprüche, bei dem die Dotierstoffkonzentrationen und die Dicke des Driftgebietes derart ausgebildet sind, dass das Driftgebiet über seine gesamte Dicke und entlang seiner Länge verarmt ist, wenn der Transistor abgeschaltet ist.
  7. Verfahren zum Herstellen eines Feldeffekttransistors, enthaltend, in beliebiger Reihenfolge, die folgenden Schritte: Ausbilden eines Driftgebietes in einer Halbleiterkörperschicht (5); Ausbilden einer Oxidschicht (17, 19) über der Halbleiterkörperschicht (5); Abscheiden einer oberen Halbleiterschicht (21) über der Oxidschicht; Einbringen alternierender p- und n-Gebiete (29, 27) in der oberen Halbleiterschicht zur Bildung eines Gategebietes (23), eines Feldplattengebietes (25) und mindestens eines p-n-Übergangs (26), welcher mindestens eine Diode zwischen dem Feldplattengebiet und dem Gategebiet bildet, wobei das Feldplattengebiet über dem Driftgebiet ausgebildet wird; Einbringen von Source- und Draindiffusionen zur Bildung eines Sourcegebietes (9) und eines Draingebietes (11) in der Halbleiterkörperschicht; und Abscheiden einer Metallisierungsschicht, die einen Sourcekontakt (39), der mit dem Sourcegebiet und dem Feldplattengebiet verbunden ist, einen Gatekontakt (41), der mit dem Gategebiet verbunden ist, und einen Drainkontakt (43), der mit dem Draingebiet verbunden ist, definiert.
  8. Verfahren nach Anspruch 7, enthaltend ein Ausbilden mindestens eines Paares gegeneinander geschalteter Dioden zwischen dem Feldplattengebiet und dem Gategebiet.
  9. Verfahren nach Anspruch 7 oder 8, weiterhin umfassend den Schritt des Ausbildens der Oxidschicht über dem Driftgebiet durch lokale Oxidation von Silizium.
DE60222751T 2001-03-23 2002-03-20 Feldeffekttransistorstruktur und herstellungsverfahren Expired - Lifetime DE60222751T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB0107408.7A GB0107408D0 (en) 2001-03-23 2001-03-23 Field effect transistor structure and method of manufacture
GB0107408 2001-03-23
PCT/IB2002/000970 WO2002078091A2 (en) 2001-03-23 2002-03-20 Field effect transistor structure and method of manufacture

Publications (2)

Publication Number Publication Date
DE60222751D1 DE60222751D1 (de) 2007-11-15
DE60222751T2 true DE60222751T2 (de) 2008-07-17

Family

ID=9911482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60222751T Expired - Lifetime DE60222751T2 (de) 2001-03-23 2002-03-20 Feldeffekttransistorstruktur und herstellungsverfahren

Country Status (8)

Country Link
US (1) US6677642B2 (de)
EP (1) EP1378009B1 (de)
JP (1) JP4157963B2 (de)
KR (1) KR20030005385A (de)
AT (1) ATE375008T1 (de)
DE (1) DE60222751T2 (de)
GB (1) GB0107408D0 (de)
WO (1) WO2002078091A2 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621138B1 (en) * 2002-10-21 2003-09-16 Micrel, Inc. Zener-like trim device in polysilicon
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
SE0302810D0 (sv) * 2003-10-24 2003-10-24 Infineon Technologies Ag Monolithically integrated circuit comprising a thin film resistor, and fabrication method thereof
JP4821090B2 (ja) * 2004-03-23 2011-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP4618629B2 (ja) 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
DE102006023429B4 (de) * 2006-05-18 2011-03-10 Infineon Technologies Ag ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
KR100848245B1 (ko) * 2007-06-25 2008-07-24 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP5206028B2 (ja) * 2008-03-03 2013-06-12 株式会社デンソー 半導体装置
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
JP5748353B2 (ja) * 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
JP5700027B2 (ja) * 2012-12-07 2015-04-15 トヨタ自動車株式会社 半導体装置
JP6221284B2 (ja) * 2013-03-19 2017-11-01 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
CN103325835B (zh) * 2013-05-28 2015-10-21 电子科技大学 一种具有结型场板的soi功率ldmos器件
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9093568B1 (en) * 2014-04-16 2015-07-28 Infineon Technologies Ag Semiconductor diode
CN104183646A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种具有延伸栅结构的soi ldmos器件
CN104681621B (zh) 2015-02-15 2017-10-24 上海华虹宏力半导体制造有限公司 一种源极抬高电压使用的高压ldmos及其制造方法
CN105590960B (zh) * 2015-12-28 2018-11-23 电子科技大学 横向绝缘栅双极型晶体管
CN107680996A (zh) * 2017-09-14 2018-02-09 电子科技大学 横向功率器件
US10937872B1 (en) * 2019-08-07 2021-03-02 Vanguard International Semiconductor Corporation Semiconductor structures
CN111725071B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN112466955B (zh) * 2020-12-04 2022-10-11 重庆邮电大学 一种具有体内导电沟道的薄层soi-ldmos器件
KR102363450B1 (ko) * 2020-12-22 2022-02-15 (주) 트리노테크놀로지 클램핑 다이오드 및 클램핑 전압을 일정하게 유지하는 종단 구조

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
US4922327A (en) * 1987-12-24 1990-05-01 University Of Toronto Innovations Foundation Semiconductor LDMOS device with upper and lower passages
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
JP2906749B2 (ja) * 1991-07-11 1999-06-21 日産自動車株式会社 半導体装置のゲート保護装置
EP0537684B1 (de) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
JPH07326743A (ja) * 1994-05-31 1995-12-12 Fuji Electric Co Ltd プレーナ型半導体素子
KR100225411B1 (ko) * 1997-03-24 1999-10-15 김덕중 LDMOS(a lateral double-diffused MOS) 트랜지스터 소자 및 그의 제조 방법
JP3315356B2 (ja) * 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
KR100275758B1 (ko) * 1998-12-17 2001-02-01 김덕중 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법

Also Published As

Publication number Publication date
ATE375008T1 (de) 2007-10-15
EP1378009B1 (de) 2007-10-03
GB0107408D0 (en) 2001-05-16
US20020137318A1 (en) 2002-09-26
JP4157963B2 (ja) 2008-10-01
WO2002078091A3 (en) 2003-05-30
JP2004519862A (ja) 2004-07-02
DE60222751D1 (de) 2007-11-15
US6677642B2 (en) 2004-01-13
KR20030005385A (ko) 2003-01-17
WO2002078091A2 (en) 2002-10-03
EP1378009A2 (de) 2004-01-07

Similar Documents

Publication Publication Date Title
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE19701189B4 (de) Halbleiterbauteil
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
EP1794803B1 (de) Verfahren zur Herstellung eines lateralen DMOS-Transistors
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2903534A1 (de) Feldeffekttransistor
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE69934360T2 (de) Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE102009034405B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3440674A1 (de) Feldeffekt-transistor
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition