CN113903670B - 屏蔽栅沟槽型场效应管的制作方法及其器件 - Google Patents
屏蔽栅沟槽型场效应管的制作方法及其器件 Download PDFInfo
- Publication number
- CN113903670B CN113903670B CN202111487256.6A CN202111487256A CN113903670B CN 113903670 B CN113903670 B CN 113903670B CN 202111487256 A CN202111487256 A CN 202111487256A CN 113903670 B CN113903670 B CN 113903670B
- Authority
- CN
- China
- Prior art keywords
- doping
- field plate
- concentration
- layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 230000005684 electric field Effects 0.000 claims abstract description 47
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 238000000407 epitaxy Methods 0.000 claims description 15
- 239000007943 implant Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000006386 neutralization reaction Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000003472 neutralizing effect Effects 0.000 claims description 2
- 238000004088 simulation Methods 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
屏蔽栅沟槽型场效应管的制作方法及其器件，先初步设计场板，然后通过设计注入掺杂精调电场，最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作；其中初步设计的场板为上大下小的阶梯型，注入掺杂包括侧壁部分注入，注入位置对应阶梯型场板的上部阶梯层，仿真调试注入掺杂的位置、材质及浓度，直至得到所需电场。现有技术的方案对电场调整方式均较复杂，本发明通过简单的注入掺杂方式可以简便的优化并调整电场形貌来得到最佳值，工艺简单，生产成本也得到控制。
Description
技术领域
本发明属于半导体技术领域，涉及屏蔽栅沟槽型场效应管SGT，为一种屏蔽栅沟槽型场效应管的制作方法及其器件。
背景技术
近些年，作为MOSFET的新技术，屏蔽栅沟槽型场效应管SGT MOSFET受到越来越多的重视。在SGT器件的研发中，如何提高崩溃电压BVDSS是一直有待改进的问题。在传统的SGT结构中，沟槽下半部的氧化物层厚度均匀一致，如图1所示，对应的电场结果如图2所示，电场面积即为电位BV，电场具有两个峰值1、3，中间部分2有待提升。传统SGT对外延利用率不佳,其电场分布为两个峰值分布,只能使用浓度较淡的外延来达到目标崩溃电压，而这样就无法实现较小的导通电阻。
由于外延浓度整体改变会影响导通电阻，因此现有技术更多是通过对场板的设计来改变SGT沟槽中的氧化层，进而改善电场。
中国专利申请CN110957357A《屏蔽栅极式金氧半场效应晶体管及其制造方法》提出方案，在沟槽底下部域采用多层的多晶硅来改变电场面积，由此来增加崩溃电压BVDSS，但该方案的结构及制造方法中，源极多晶硅区和缓冲多晶硅区都需要利用版图接到电位，否则产品电性稳定度会严重飘动并且不稳定。而这种需额外版图来实现的方案，存在两个缺点：1. 增加版图导致增加生产成本及时间；2. 需增加器件额外面积来做版图布局把多晶硅连结到电位; 要达到相同性能,器件面积变大将导致成本增加。
美国专利US8431989提出的SGT结构及其制造工艺，通过在沟槽下部区域采用阶梯式的底部氧化层来改变电场面积，由此来增加崩溃电压BVDSS，但复杂的阶梯式结构导致了复杂的工艺，该方案需要经过沉积氧化层/刻蚀，及沉积氧多晶硅/刻蚀来建立阶梯式结构的每一层, 并且必须同时精准控制每一层氧化层的厚度, 其工艺复杂度高并且需极高的成本。
现有技术提出了各项改进的场板结构来同时获得高击穿电压和低导通电阻，但所延伸出的结构相对复杂也增加了成本。尤其是对于不同电场的SGT需要先进行设计，而由于多晶硅场板的设计仿真与实际工艺相较趋于理想化，设计得到某个场板结构后还需要通过不断试做，调试工艺，以得到真实制作工艺的最佳参数，当要调整BV达到所要求的结果时,需调整相当多的工艺条件才能达到所要的电场，例如沟槽与沟槽的距离(mesa width), 场板的长度(drift length) 及沟槽底部氧化层的厚度(bottom oxide thickness)等等，这些就需要不断调整设备，而且与仿真调试不同，实际试做一旦生产就不可再更改，生产出来的器件不达标就只能报废，如此一来, 要达到优化的器件需要花费许多工程资源及时间。
发明内容
本发明要解决的问题是：现有技术对SGT MOSFET电场的改善大多通过设计多晶硅场板的结构来实现，但场板结构设计到真实工艺制作中间还需要耗费大量工程资源和时间，产品开发时间长，成本高。
本发明的技术方案为：屏蔽栅沟槽场效应管的制作方法，先初步设计场板，然后通过设计注入掺杂精调电场，最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作；其中初步设计的场板为上大下小的阶梯型，注入掺杂包括侧壁部分注入，注入位置对应阶梯型场板的上部阶梯层，仿真调试注入掺杂的位置、材质及浓度，直至得到所需电场，实际制作时，设所设计的阶梯型场板具有N层阶梯，注入掺杂位于对应第M层阶梯的侧壁位置，1＜M≤N，制作流程如下：
1）提供衬底及外延层，在外延层中形成沟槽，在沟槽内沉积多晶硅制作阶梯型场板；
2）当制作完第M-1层阶梯的结构，将沟槽中位于已完成场板部分之上的侧壁氧化层腐蚀净，对沟槽侧壁注入杂质，与外延中和形成侧壁注入掺杂，然后再根据第M层阶梯的宽度对沟槽积淀氧化层，制作第M层阶梯；
3）如M=N，则场板制作完成，如M＜N，则继续制作剩余阶梯层，直至完成N层阶梯型场板的制作，制作完成场板后，按照SGT工艺形成SGT器件的其他部分。
进一步的，注入掺杂还包括底部掺杂，对于底部掺杂，实际制作时，在形成沟槽后，先对沟槽底部注入掺杂，与外延中和形成底部注入掺杂，再沉积多晶硅制作场板。
作为优选方式，对沟槽侧壁注入掺杂时，按角度注入掺杂，机台注入角度在20~30度，并对芯片方位以90度为间隔旋转四次，注入的同时旋转一周，完成沟槽侧壁的杂质注入。
作为优选方式，掺杂的杂质包括硼、磷或砷，掺杂浓度为1E12~5E12之间，使外延浓度变淡，调整电场。
本发明还提出根据上述方法制作的屏蔽栅沟槽型场效应管器件，具有上大下小的阶梯型场板，还具有对应阶梯型场板上部阶梯的侧壁掺杂注入，或具有对应阶梯型场板上部阶梯的侧壁掺杂注入和位于沟槽底部的底部掺杂注入。
本发明提出一种屏蔽栅沟槽场效应管制作方法，在设计SGT产品时，先初步设计一个阶梯型场板，然后结合侧壁注入掺杂的方式来精调电场，注入掺杂是半导体器件生产中比较成熟的技术手段，仿真与实际工艺结果较为一致，本发明提出注入方式来调整电场,可以大幅的降低产品开发所需的时间，在满足性能改善的同时不增加成本。
现有技术虽然知晓外延浓度会影响崩溃电压，但目前的技术方案，改变外延浓度只能整体浓度调整，无法在沟槽的氧化层结构下打穿氧化层对外延进行掺杂注入，如此一来将同时影响崩溃电压或导通阻抗；本发明提出的底部和侧壁部分掺杂对功率管弹性的控制最大两个电场的高度，借由此让中间电场提升，达到电场面积最大化，同时部分掺杂不会过于影响导通电阻，可以实现崩溃电压及导通阻抗两者的最佳化。沟槽的氧化层结构影响注入工艺，而受到SGT设计影响，也不能直接在形成氧化层之前先进行掺杂注入，SGT的设计最佳化的方式是将图2的电场图中的中间部份2提升, 同时峰值1、3部份高电场受控制, 不让最大电场到达硅的崩溃点，若注入在形成氧化层前执行，会将沟槽侧壁都形成掺杂，以图3结构图为例，会在多晶硅场板以及栅极源极的周围侧壁都形成掺杂，这将全面影响电场分布，导致图2电场中的1/2/3部分一起增加或降低，这与直接调整外延浓度是相同的，仍然无法解决改善电场的问题，因此如何设计掺杂成为一个难点。本发明设计的侧壁注入掺杂只对部分侧壁进行掺杂改变外延浓度，通过本发明的工艺控制，可以精准控制掺杂的程度和杂质在侧壁的位置，本发明可以通过局部掺杂注入控制电场峰值1、3的大小，并提升中间电场2。
现有SGT产品的设计注重于场板设计，复杂的结构导致生产成本提高，本发明在阶梯型场板的基础上提出部分掺杂注入，通过阶梯型场板初步改善电场，再利用部分掺杂改变外延浓度进一步优化性能，不用过分强调场板结构的精细设计，注入作为一个成熟技术，其控制性更好，而与阶梯型场板设计的结合，又实现了对外延的部分掺杂，本发明的设计制作方法对场板设计要求不高，相比现有技术要求精准改变氧化层厚度的方式，更易操作和实现，结构成本相对较低，兼顾了产品的设计生产成本和产品性能改善。
附图说明
图1为传统SGT结构示意图。
图2为图1的SGT电场示意图。
图3为本发明实施例T型多晶硅场板的结构示意图。
图4为本发明实施例的一种实现方式：T型多晶硅场板+侧壁注入掺杂。
图5为本发明实施例的另一种实现方式：T型多晶硅场板+侧壁注入掺杂+底部注入掺杂。
图6为本发明实施例制作T型场板及对应掺杂的流程示意图。
图7为本发明方法制作得到的SGT的电场示意图。
具体实施方式
下面具体说明本发明。
本发明提出的屏蔽栅沟槽场效应管的制作方法，分为初步设计场板和精调两部分，先初步设计一个上大下小的阶梯型场板，调整氧化层厚度来初步改善电场，然后通过设计注入掺杂精调电场，注入掺杂包括侧壁部分注入，注入位置对应阶梯型场板的上部阶梯层，仿真调试注入掺杂的位置、材质及浓度，直至得到所需电场，最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作。实际制作时，设所设计的阶梯型场板具有N层阶梯，注入掺杂位于对应第M层阶梯的侧壁位置，1＜M≤N，制作流程如下：
1）提供衬底及外延层，在外延层中形成沟槽，在沟槽内沉积多晶硅制作阶梯型场板；
2）以沟槽底部的阶梯为第一层阶梯，当制作完第M-1层阶梯的结构，将沟槽中位于已完成场板部分之上的侧壁氧化层腐蚀净，对沟槽侧壁注入杂质，与外延中和形成侧壁注入掺杂，然后再根据第M层阶梯的宽度对沟槽积淀氧化层，制作第M层阶梯场板；
3）如M=N，则场板制作完成，如M＜N，则继续制作剩余阶梯层，直至完成N层阶梯型场板的制作，制作完成场板后，按照SGT工艺形成SGT器件的其他部分。
除了侧壁部分掺杂，注入掺杂还包括底部掺杂，对于底部掺杂，实际制作时，在形成沟槽后，先对沟槽底部注入掺杂，与外延中和形成底部注入掺杂，再沉积多晶硅制作场板。
下面一个实施例来说明本发明的实施，以T型场板为例，即具有两层阶梯的场板，本发明实施例设计的T型场板为一个优选实施方案，如图3所示，设T型场板的上方横向部分高度为A，横向部分与沟槽侧壁距离为B，T型场板的的竖向部分与沟槽侧壁距离为C，栅极与沟槽底部距离为D，有D/A=6，B/C=0.36；侧壁注入掺杂对应位于T型场板横向部分的沟槽侧壁。按照常见MOSFET器件的应用情况，A=0.1~3um，B=300~3000A，C=1kA~12kA，D=0.8~9um，可以适用30V~300V的SGT设计。
在T型结构下，进一步增加侧壁注入掺杂和底部注入掺杂，得到两种实现结构，如图4和图5所示，图4为T型多晶硅场板+侧壁注入掺杂，图5为T型多晶硅场板+侧壁注入掺杂+底部注入掺杂。
实施例的制作流程如图6所示，包括以下步骤：
1）提供衬底及外延层，在外延层中形成沟槽；
2）沿沟槽底部和侧壁生产电场的第一次氧化层；
3）积淀多晶硅，并根据T型多晶硅场板的竖向部分的长度回刻至对应深度；
4）将沟槽中T型多晶硅场板的竖向部分以上的侧壁氧化层腐蚀净，注入杂质与外延中和形成侧壁注入掺杂，再积淀第二次氧化层，第二次氧化层厚度为第一次氧化层厚度的30-40%；
5）积淀第二次多晶硅，根据T型多晶硅场板的横向部分高度回刻，形成T型多晶硅；
6）去除沟槽T型多晶硅以上部分的氧化层，按照SGT工艺形成SGT器件的其他部分，包括栅极源极、隔离层和金属层。
注入杂质的工艺需带有一定角度注入才能够注入到侧壁, 否则难以注入到硅。本发明优选形成侧壁注入掺杂时，机台注入角度在20~30度，并对芯片方位以90度为间隔旋转四次，注入的同时旋转一周，完成沟槽侧壁的杂质注入。受到沟槽中已有的第一次氧化层影响，侧壁注入杂质时会局限于腐蚀掉氧化层的侧壁部分，而不会使沟槽整个侧壁都被注入掺杂，本发明这样的设计实现了对外延浓度的局部改变，且改变的程度可控。
在步骤1）形成沟槽后，先对沟槽底部注入杂质，与外延中和形成底部注入掺杂，则可以得到还具有底部注入掺杂的屏蔽栅沟槽型场效应晶体管。
本发明阶梯型多晶硅+注入掺杂的结构在相同的崩溃电压BV表现的情况下，可以具有更浓的外延，从而具有更低的导通电阻Ron，透过沟槽侧壁注入(trench sidewallimplant) 以及沟槽底部注入(trench bottom implant) 来随意调整电场形貌, 由此不需复杂的调整场板结构就可以优化崩溃电压，有利于实际工艺生产。本发明采用沟槽侧壁及底部注入与外延不同型的掺杂，其注入浓度低于外延浓度，因此只在掺杂区域形成较淡的外延浓度，如N型外延做完本发明工艺仍维持N型外延, 只是浓度淡于其他位置。
以100V的器件为例进行仿真比较，本发明实施例采用A=1.0μm 并且 B/C=0.36, C是5000A~6500A，比较结果如表1所示。
表1 以标准型传统SGT为比较基础比较本发明实施例器件结构性能
Rsp为单一晶胞的导通电阻，仿真结果显示，在BV相同的情况下，本发明的T型结构含底部及侧壁掺杂注入的架构在外延阻值以及器件Rsp上具有更优越的表现，相比之下具有更高的外延阻值和更低的器件导通电阻，电场比较示意图如图7所示。
传统SGT的结构需要调整许多工艺条件来达到最佳结构，在调整电场分布时，容易在第一个高电场(图2中的第一个峰值1)拉太高导致第二个电场(图2中的第二个峰值3)无法拉起，进而导致崩溃电压偏低。从图6可见，本发明实施例的屏蔽栅沟槽型MOSFET通过T型结构以及掺杂获得了较稳定的中间电场，现有技术改变外延浓度只能整体浓度调整，如此一来将同时影响崩溃电压或是导通阻抗，本发明通过氧化层的结构来改善崩溃电压，并通过局部侧壁掺杂对功率管弹性得控制最大两个电场的高度，借由此让中间电场提升，达到电场面积最大化，增加底部掺杂可以获得更优的效果，借由此来实现崩溃电压及导通阻抗两者的最佳化，同时工艺实现相对简单。
现有技术中的SGT设计，侧壁氧化层的厚度难以进行掺杂注入，注入机台无法打穿如此厚的氧化层，本发明通过阶梯型场板设计，在阶梯型场板的制作中利用上层阶梯本来就要调整厚度的氧化层来进行掺杂注入，掺杂注入方式可以用最简单的方式调整电场，本发明无需大幅变动外延、侧壁氧化层以及沟槽深度，如此一来，可以降低产品开发时间及减少工程资源，初步设计的场板结构通过加入掺杂注入实现对两个电场峰值的高低调整，能够方便地达到电场面积的最佳化。
作为优选方式，所述杂质包括硼、磷或砷，掺杂浓度为1E12~5E12之间，使外延掺杂浓度变淡，形成侧壁注入掺杂及底部注入掺杂。
本发明采用沟槽侧壁及底部注入与外延(Epitaxy)不同型的掺杂，其注入浓度低于外延浓度，因此在掺杂区域仍够形成较淡的外延浓度，如N型外延做完本发明工艺仍维持N型外延, 只是浓度淡于其他位置。现有技术的方案对电场调整方式均较复杂，本发明通过简单的注入掺杂方式可以简便的优化并调整电场形貌来得到最佳值，工艺简单，生产成本也得到控制。
Claims (6)
1.屏蔽栅沟槽场效应管的制作方法，其特征是先初步设计场板，然后通过设计注入掺杂精调电场，最后根据精调完成的场板及掺杂结构进行实际屏蔽栅沟槽场效应管制作；其中初步设计的场板为上大下小的阶梯型，注入掺杂包括侧壁部分注入，注入位置对应阶梯型场板的上部，仿真调试注入掺杂的位置、材质及浓度，直至得到所需电场，实际制作时，设阶梯型场板具有N层阶梯，注入掺杂位于对应第M层阶梯的侧壁位置，1＜M≤N，制作流程如下：
1）提供衬底及外延层，在外延层中形成沟槽，在沟槽内沉积多晶硅制作阶梯型场板；
2）当制作完第M-1层阶梯的结构，将沟槽中位于已完成场板部分之上的侧壁氧化层腐蚀净，对沟槽侧壁注入杂质，与外延中和形成侧壁注入掺杂，然后再根据第M层阶梯的宽度对沟槽积淀氧化层，制作第M层阶梯；其中，采用与外延层导电类型不同的掺杂，其注入浓度低于外延浓度，在掺杂区域形成较淡的外延浓度；
3）如M=N，则场板制作完成，如M＜N，则继续制作剩余阶梯层，直至完成N层阶梯型场板的制作，制作完成场板后，按照SGT工艺形成SGT器件的其他部分。
2.根据权利要求1所述的屏蔽栅沟槽场效应管的制作方法，其特征是注入掺杂还包括底部掺杂，采用与外延层导电类型不同的掺杂，其注入浓度低于外延浓度，在掺杂区域形成较淡的外延浓度；对于底部掺杂，实际制作时，在形成沟槽后，先对沟槽底部注入掺杂，与外延中和形成底部注入掺杂，再沉积多晶硅制作场板。
3.根据权利要求1或2所述的屏蔽栅沟槽场效应管的制作方法，其特征是对沟槽侧壁注入掺杂时，按角度注入掺杂，机台注入角度在20~30度，并对芯片方位以90度为间隔旋转四次，注入的同时旋转一周，完成沟槽侧壁的杂质注入。
4.根据权利要求1或2所述的屏蔽栅沟槽场效应管的制作方法，其特征是掺杂的杂质包括硼、磷或砷，掺杂浓度为1E12~5E12之间，使外延浓度变淡，调整电场。
5.根据权利要求1或2所述的屏蔽栅沟槽场效应管的制作方法，其特征是场板为T型，设T型场板的上方横向部分高度为A，横向部分与沟槽侧壁距离为B，T型场板的竖向部分与沟槽侧壁距离为C，栅极与沟槽底部距离为D，有D/A=6，B/C=0.36；侧壁注入掺杂对应位于T型场板横向部分的沟槽侧壁。
6.由权利要求1-5任一项所述方法制作的屏蔽栅沟槽型场效应管器件，其特征是具有上大下小的阶梯型场板，还具有对应阶梯型场板上部阶梯的侧壁掺杂注入，或具有对应阶梯型场板上部阶梯的侧壁掺杂注入和位于沟槽底部的底部掺杂注入，侧壁掺杂注入和底部掺杂注入采用与外延层导电类型不同的掺杂，其注入浓度低于外延浓度，在掺杂区域形成较淡的外延浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111487256.6A CN113903670B (zh) | 2021-12-08 | 2021-12-08 | 屏蔽栅沟槽型场效应管的制作方法及其器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111487256.6A CN113903670B (zh) | 2021-12-08 | 2021-12-08 | 屏蔽栅沟槽型场效应管的制作方法及其器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113903670A CN113903670A (zh) | 2022-01-07 |
| CN113903670B true CN113903670B (zh) | 2022-03-29 |
Family
ID=79025523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111487256.6A Active CN113903670B (zh) | 2021-12-08 | 2021-12-08 | 屏蔽栅沟槽型场效应管的制作方法及其器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113903670B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203325907U (zh) * | 2012-07-16 | 2013-12-04 | 半导体元件工业有限责任公司 | 绝缘栅半导体装置结构 |
| CN107482056A (zh) * | 2017-08-07 | 2017-12-15 | 电子科技大学 | 一种屏蔽栅vdmos器件 |
| US20190074373A1 (en) * | 2017-09-07 | 2019-03-07 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2021
- 2021-12-08 CN CN202111487256.6A patent/CN113903670B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203325907U (zh) * | 2012-07-16 | 2013-12-04 | 半导体元件工业有限责任公司 | 绝缘栅半导体装置结构 |
| CN107482056A (zh) * | 2017-08-07 | 2017-12-15 | 电子科技大学 | 一种屏蔽栅vdmos器件 |
| US20190074373A1 (en) * | 2017-09-07 | 2019-03-07 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113903670A (zh) | 2022-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| CN109037310B (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN112242446A (zh) | 一种mosfet终端结构及其制备方法 | |
| US6297101B1 (en) | Method for producing an MOS transistor structure with elevated body conductivity | |
| CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
| CN114068680A (zh) | 一种***栅mos器件及其制备方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN114023821A (zh) | 超级结器件及其制造方法 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN113903670B (zh) | 屏蔽栅沟槽型场效应管的制作方法及其器件 | |
| CN116613215A (zh) | 一种线性平面功率vdmos结构及其制备方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 | |
| CN213071150U (zh) | 一种mosfet终端结构 | |
| CN221102096U (zh) | 短沟道屏蔽栅沟槽型mosfet | |
| CN216980571U (zh) | 一种***栅mos器件 | |
| CN104701371B (zh) | 射频ldmos器件及制造方法 | |
| CN117133791B (zh) | 一种自适应超结沟槽式mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |