DE112016002613B4 - Leistungs-Halbleiterbauelement - Google Patents

Leistungs-Halbleiterbauelement Download PDF

Info

Publication number
DE112016002613B4
DE112016002613B4 DE112016002613.7T DE112016002613T DE112016002613B4 DE 112016002613 B4 DE112016002613 B4 DE 112016002613B4 DE 112016002613 T DE112016002613 T DE 112016002613T DE 112016002613 B4 DE112016002613 B4 DE 112016002613B4
Authority
DE
Germany
Prior art keywords
region
layer
termination
diffusion
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016002613.7T
Other languages
English (en)
Other versions
DE112016002613T5 (de
Inventor
Yasuhiro Kagawa
Rina Tanaka
Yutaka Fukui
Katsutoshi Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016002613T5 publication Critical patent/DE112016002613T5/de
Application granted granted Critical
Publication of DE112016002613B4 publication Critical patent/DE112016002613B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungs-Halbleiterbauelement (501-503, 506), das Folgendes aufweist:eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand;einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht (2) in einem Elementbereich (100) ausgebildet ist;einen Sourcebereich (4) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (3) ausgebildet ist;eine Gateisolierschicht (6), die auf einer Seitenfläche/ Seitenwand oder einer Seitenwand/Seitenfläche und einer Bodenfläche eines Elementgrabens (TR1) ausgebildet ist, wobei der Elementgraben (TR1) den Basisbereich (3) und den Sourcebereich (4) durchdringt, so dass er die Drift-Schicht (2) erreicht;eine Gateelektrode (7), die im Inneren des Elementgrabens (TR1) mit der Gateisolierschicht (6) dazwischen ausgebildet ist;einen Schutzdiffusionsbereich (11) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht (2) als der Elementgraben (TR1) in dem Elementbereich (100) ausgebildet ist;eine Stromdiffusionsschicht (30) des ersten Leitfähigkeitstyps, die unter dem Basisbereich (3) ausgebildet ist;eine Gate-Extraktionselektrode (7P), die in einem Abschlussbereich (200), der den Elementbereich (100) umgibt, in einem Abschlussgraben (TR2) mit einer Isolierschicht (6P) dazwischen ausgebildet und mit der Gateelektrode (7) elektrisch verbunden ist, wobei der Abschlussgraben (TR2) eine Seitenfläche oder Seitenwand aufweist, die mit dem Basisbereich (3) in Kontakt steht; undeinen Abschlussdiffusionsbereich (12) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben (TR2) in dem Abschlussbereich (200) ausgebildet ist, wobei in einer Schnittdarstellung,der Schutzdiffusionsbereich (11) einen ersten Schutzdiffusionsbereich (11A) und einen zweiten Schutzdiffusionsbereich (11B) besitzt, wobei sich der erste Schutzdiffusionsbereich (11A) in dem Elementbereich (100) an einem Ort befindet, der dem Abschlussbereich (200) am nächsten liegt, und der zweite Schutzdiffusionsbereich (11B) entfernt von dem ersten Schutzdiffusionsbereich (11A) mit einem ersten Zwischenraum (SP1) dazwischen liegt,ein zweiter Zwischenraum (SP2), der ein Abstand zwischen dem Abschlussdiffusionsbereich (12) und dem ersten Schutzdiffusionsbereich (11A) ist, größer als der erste Zwischenraum (SP1) ist,die Stromdiffusionsschicht (30) eine erste Stromdiffusionsschicht (31) und eine zweite Stromdiffusionsschicht (32V, 32L, 32P) besitzt, wobei die erste Stromdiffusionsschicht (31) zwischen dem ersten Schutzdiffusionsbereich (1IA) und dem zweiten Schutzdiffusionsbereich (11B) angeordnet ist und eine höhere Störstellenkonzentration als die Drift-Schicht (2) aufweist, wobei die zweite Stromdiffusionsschicht (32V, 32L, 32P) zwischen dem ersten Schutzdiffusionsbereich (11A) und dem Abschlussdiffusionsbereich (12) angeordnet ist unddie zweite Stromdiffusionsschicht (32V, 32L) einen Bereich mit einer niedrigeren Störstellenkonzentration als die erste Stromdiffusionsschicht (31) besitzt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Leistungs-Halbleiterbauelemente, insbesondere auf ein Graben-Gate-Leistungs-Halbleiterbauelement, das einen Halbleiter mit breitem Bandabstand enthält.
  • STAND DER TECHNIK
  • Leistungs-Halbleiterbauelemente mit isoliertem Gate, wie Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Bipolartransistoren mit isoliertem Gate (IGBTs), werden häufig als Halbleiterschaltelemente verwendet. In einem typischen Beispiel kann ein Schaltelement eingeschaltet werden, indem eine Spannung, die gleich einer oder höher als eine Schwellenspannung ist, an eine Gateelektrode angelegt wird, um einen Kanal zu bilden.
  • Insbesondere bei einem Graben-Gate-Leistungs-Halbleiterbauelement hat eine Halbleiterschicht einen Graben, und als Kanal wird ein Basisbereich auf einer Seitenfläche oder Seitenwand oder Seitenwand des Grabens verwendet. Dies verbessert die Kanalbreitendichte und ermöglicht somit eine Reduzierung des Zellenabstandes, um das Leistungsvermögen der Bauteile zu verbessern.
  • Als Halbleitermaterial für Halbleiterschaltelemente hat ein Halbleiter mit breitem Bandabstand in den letzten Jahren die Aufmerksamkeit auf sich gezogen, um hochspannungs- und verlustarme Halbleiter-Schaltelemente herzustellen. Ein Halbleiter mit breitem Bandabstand verspricht für die Anwendung vor allem die Verwendung im technischen Bereich von Hochspannungen von ca. 1 kV oder höher. Beispiele für einen Halbleiter mit breitem Bandabstand sind neben SiC auch ein Galliumnitrid (GaN)-Material oder Diamant.
  • In einem Graben-Gate-Halbleiterbauelement aus Siliciumcarbid, das einen Halbleiter mit breitem Bandabstand enthält, ist es wahrscheinlich, dass eine Gateisolierschicht, wie z.B. eine Siliciumoxidschicht, eine Durchbruchfeldstärke hat, die ungefähr gleich einer Lawinendurchbruch-Feldstärke in einem pn-Übergang zwischen einem Basisbereich und einer Drift-Schicht ist. Um die Durchbruchspannung zu erhöhen, müssen beide Parameter bzw. Feldstärken berücksichtigt werden.
  • Einige vertikale Leistungs-Halbleiterbauelemente, die ein Typ von Leistungs-Halbleiterbauelementen sind, enthalten eine Vielzahl von Elementarzellen, die durch Gateelektroden unterteilt und parallel miteinander verbunden sind. Das Halbleiterbauelement kann nach dem Anordnungsmuster der Elementarzellen klassifiziert werden. Typische Beispiele hierfür sind ein Zellentyp-Halbleiterbauelement und ein Streifentyp-Halbleiterbauelement.
  • In der Zellentyp-Halbleiteranordnung enthält eine Einheitszelle einen quadratisch geformten Sourcebereich und einen den Sourcebereich umgebenden Gate-Graben. Im Streifentyp-Halbleiterbauelement werden Sourcebereiche in einem langgestreckten Streifenmuster ausgebildet, und ein Gate-Graben befindet sich zwischen zwei beliebigen Sourcebereichen. Eine Vielzahl von Elementzellen bildet einen Elementbereich, der als Halbleiterelement fungiert, und ein Abschlussbereich befindet sich um den Elementbereich herum.
  • Ein peripherer Teil des Elementbereichs neben dem Abschlussbereich und ein Teil des Elementbereichs innerhalb des peripheren Teils haben aufgrund ihrer unterschiedlichen Umgebungskonfigurationen unterschiedliche Feldzustände. Dadurch kann die Feldstärke im peripheren Bereich bei Verwendung einer umgekehrten Vorspannung besonders hoch werden. Die Durchbruchspannung des Halbleiterbauelements wird durch die minimale Durchbruchspannung einzelner Zellen bestimmt, so dass Zellen im peripheren Bereich vorzugsweise die gleiche Durchbruchspannung haben wie Zellen im inneren Bereich.
  • Die Konfiguration zur Erhöhung der Durchbruchspannung der Zellen im peripheren Teil wurde untersucht. Gemäß der japanischen Patentanmeldungs-Offenlegungsschrift JP 2005-322 949 A (Patentdokument 1) wurde beispielsweise ein Graben von einem Elementbereich zu einem Abschlussbereich ausgedehnt, um das Auftreten eines hohen Feldes in einem peripheren Teil des Elementbereichs zu verhindern. Dies verhindert den Ausfall einer Gateisolierschicht, um die Durchbruchspannung des Halbleiterbauelements zu verbessern.
  • Zusätzlich zu der oben genannten Technik hat man schon viele Techniken zur Ausbildung eines Diffusionsbereichs mit einem Leitfähigkeitstyp entgegengesetzt dem Leitfähigkeitstyp einer Drift-Schicht an einer tieferen Stelle als einem Graben zur Verhinderung des Durchbruchs einer Gateisolierschicht eines SiC-Halbleiterbauelementes aufgezeigt. Gemäß der WO 98/35390 A1 (Patentdokument 2) wird z.B. ein Schutzbereich mit einem Leitfähigkeitstyp entgegengesetzt dem Leitfähigkeitstyp eines Drainbereiches am Boden eines Gate-Grabens ausgebildet.
  • Gemäß der japanischen Patentanmeldungs-Offenlegungsschrift JP 2009-194 065 A (Patentdokument 3) wird in einer n-Drift-Schicht an einem Ort unterhalb eines p-Typ-Basisbereichs eine p-Typ-Tiefenschicht in einer Richtung orthogonal zu einem Gate-Graben ausgebildet.
  • Gemäß der japanischen Patentanmeldungs-Offenlegungsschrift JP 2012-178 536 A (Patentdokument 4) wird in einem Siliciumcarbid-Halbleiter ein Source-Graben ausgebildet, um eine n-Drift-Schicht zu erreichen, und am unteren Ende des SourceGrabens wird ein p-Typ-Source-Durchbruchspannungshaltebereich ausgebildet. Eine solche Diffusionszone verringert die Feldverdichtung am unteren Ende des Grabens einer Gateelektrode, wenn ein MOSFET ausgeschaltet ist. Die Durchbruchspannung eines Schaltelementes wird dadurch erhöht.
  • Wichtige Eigenschaften, die das Schaltelement haben soll, sind neben einer hohen Durchbruchspannung auch ein geringer Ein-Widerstand. Gemäß WO 98/35390 A1 (Patentdokument 2), wie oben beschrieben, enthält ein Graben-Gate Siliciumcarbid-Halbleiterbauelement zwischen einem p-Typ-Basisbereich und einer n-Typ Drift-Schicht eine n-Typ Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht. Die Stromdiffusionsschicht ermöglicht es, dass ein Strom, der durch einen im Sockelbereich auf einer Seitenfläche oder Seitenwand oder Seitenwand des Grabens ausgebildeten Kanal geleitet worden ist, diffus durch die Stromdiffusionsschicht in lateraler Richtung fließt. Dadurch kann der Ein-Widerstand reduziert werden.
  • Das Patentdokument 5 offenbart eine Siliciumcarbid-Halbleitervorrichtung mit: einer Driftschicht von einem ersten Leitfähigkeitstyp, die in einem aktiven Bereich und einem Abschlussbereich ausgebildet ist, der ein Umgebungsbereich des aktiven Bereichs ist; einem Basisbereich von einem zweiten Leitfähigkeitstyp, der in einem oberen Bereich der Driftschicht in dem aktiven Bereich ausgebildet ist; einem Source-Bereich vom ersten Leitfähigkeitstyp, der in einem oberen Bereich im Basisbereich ausgebildet ist; einem Graben, der den Source-Bereich und den Basisbereich durchdringend im aktiven Bereich ausgebildet ist; einem Abschlussgraben, der so ausgebildet ist, dass er den Graben in der Driftschicht des Abschlussbereichs umgibt; einer Gate-Isolierschicht, die auf einer Bodenfläche und einer Seitenfläche des Grabens ausgebildet ist; einer Gate-Elektrode, die in dem Graben ausgebildet ist, wobei die Gate-Isolierschicht dazwischen eingefügt ist; einer Schutz-Diffusionsschicht vom zweiten Leitfähigkeitstyp, die in einem unteren Bereich des Grabens ausgebildet ist und eine Störstellenkonzentration vom zweiten Leitfähigkeitstyp hat, welche eine erste Störstellenkonzentration ist; und mit einer Abschluss-Diffusionsschicht vom zweiten Leitfähigkeitstyp, die in einem unteren Bereich des Abschlussgrabens ausgebildet ist und eine Störstellenkonzentration vom zweiten Leitfähigkeitstyp hat, welche eine zweite Störstellenkonzentration ist, die niedriger als die erste Störstellenkonzentration ist.
  • Das Patentdokument 6 offenbart ein Halbleiterbauelement mit einer ersten Halbleiterschicht vom n-Typ, einer Halbleiterschicht vom p-Typ, einer zweiten Halbleiterschicht vom n-Typ und einem Graben. Die erste n-Typ-Halbleiterschicht enthält eine erste Grenzfläche und eine zweite Grenzfläche. Die zweite Grenzfläche bildet eine obere Fläche einer Konvexität, die aus der ersten Grenzfläche herausragt. Die Halbleiterschicht vom p-Typ ist auf der ersten Halbleiterschicht vom n-Typ aufgeschichtet und weist einen ersten Bereich, der auf der ersten Grenzfläche aufgeschichtet ist, und einen zweiten Bereich auf, der auf der zweiten Grenzfläche aufgeschichtet ist. Der erste Bereich ist gleichmäßig mit dem zweiten Bereich verbunden. Die zweite n-Typ-Halbleiterschicht ist auf die p-Typ-Halbleiterschicht aufgeschichtet. Der Graben ist von der zweiten n-Typ-Halbleiterschicht durch die p-Typ-Halbleiterschicht in die Wölbung der ersten n-Typ-Halbleiterschicht eingedrückt.
  • Das Patentdokument 7 offenbart ein Halbleiterbauelement mit einer peripheren spannungsbeständigen Struktur, die eine n--SiC-Schicht, eine n-SiC-Schicht und eine p-SiC-Schicht enthält, die nacheinander auf einer n+-SiC-Schicht vorgesehen sind. Ein Graben wird in der peripheren spannungsbeständigen Struktur gebildet, so dass der Graben durch die p-SiC-Schicht 15 und die n-SiC-Schicht 14 verläuft und die n--SiC-Schicht erreicht. Dieser Graben ist breiter als ein Graben mit einer Graben-Gate-Struktur im Bereich des aktiven Bereichs. Ein p+ SiC-Bereich ist entlang des Bodens des Grabens vorgesehen, so dass er sich unter dem Graben befindet. Eine Seitenwand und der Boden des Grabens sind mit einer Oxidschicht und einer Isolierschicht mit einer Gesamtdicke von nicht weniger als 1,1 µm bedeckt. Die Oxidschicht und die Isolierschicht absorbieren einen großen Teil der zwischen einer Source und einem Drain angelegten Spannung.
  • DOKUMENT ZUM STAND DER TECHNIK
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2005-322 949 A
    • Patentdokument 2: WO 98/35390 A1
    • Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift JP 2009-194 065 A
    • Patentdokument 4: Japanische Patentanmeldungs-Offenlegungsschrift JP 2012-178 536 A
    • Patentdokument 5: DE 11 2014 003 489 T5
    • Patentdokument 6: US 9 349 856 B2
    • Patentdokument 7: US 8 431 991 B2
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Durch die Erfindung zu lösende Probleme
  • In einem Graben-Gate Siliciumcarbid-Halbleiterbauelement besteht eine Möglichkeit, die im Elementbereich befindliche Gateelektrode elektrisch mit einem Gate-Pad zu verbinden, darin, einen Graben im Abschlussbereich auszubilden und die Gateelektrode in den Graben zu verlängern. In diesem Fall ist eine Struktur erforderlich, um die Gateelektrode auf die Oberfläche der Halbleiterschicht herauszuziehen, um eine externe Spannung an die Gateelektrode anzulegen.
  • Um diese Struktur zu erhalten, müssen die Zellen im peripheren Teil des Elementbereichs neben dem Abschlussbereich eine größere Breite haben als die Zellen im inneren Teil des Elementbereichs. Aus diesem Grund und anderen konstruktiven Gründen kann ein Zwischenraum zwischen den Diffusionsbereichen im peripheren Bereich des Elementbereichs zur Erhöhung der Durchbruchspannung groß werden.
  • Gemäß Untersuchungen der Erfinder kann ein großer Zwischenraum zwischen den Diffusionsbereichen die Durchbruchspannung des Leistungs-Halbleiterbauelements reduzieren. Insbesondere kann sich ein Lawinendurchbruchstrom auf diesen Ort konzentrieren und so einen thermischen Durchbruch verursachen. Dadurch kann die Durchbruchspannung des Halbleiterbauelements reduziert werden.
  • Die vorliegende Erfindung wurde konzipiert, um die oben genannten Probleme zu lösen, und zielt darauf ab, ein Leistungs-Halbleiterbauelement mit niedrigem Ein-Widerstand und hoher Durchbruchspannung anzugeben.
  • Mittel zum Lösen der Probleme
  • Ein Leistungs-Halbleiterbauelement gemäß einem Aspekt der vorliegenden Erfindung weist Folgendes auf:
    • eine Drift-Schicht eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand; einen Basisbereich eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht in einem Elementbereich ausgebildet ist;
    • einen Sourcebereich des ersten Leitfähigkeitstyps, der auf dem Basisbereich ausgebildet ist;
    • eine Gateisolierschicht, der auf einer Seitenfläche oder Seitenwand oder Seitenwand und einer Bodenfläche eines Elementgrabens ausgebildet ist, wobei der Elementgraben den Basisbereich und den Sourcebereich durchdringt, um die Drift-Schicht zu erreichen;
    • eine Gateelektrode die im Elementgraben mit der Gateisolierschicht dazwischen ausgebildet ist;
    • einen Schutzdiffusionsbereich des zweiten Leitfähigkeitstyps an einer tieferen Stelle in der Drift-Schicht, tiefer als der Elementgraben im Elementbereich;
    • eine Stromdiffusionsschicht des ersten unter dem Basisbereich ausgebildeten Leitfähigkeitstyps;
    • eine Gate-Extraktionselektrode, die in einem Abschlussbereich, der den Elementbereich umgibt, innerhalb eines Abschlussgrabens mit einer Isolierschicht dazwischen ausgebildet und mit der Gateelektrode elektrisch verbunden ist, wobei der Abschlussgraben eine Seitenfläche oder Seitenwand oder Seitenwand aufweist, die mit dem Basisbereich in Kontakt steht;
    • und einen Abschlussdiffusionsbereich des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben im Abschlussbereich ausgebildet ist, wobei der Schutzdiffusionsbereich in einer Schnittansicht einen ersten Schutzdiffusionsbereich besitzt, der sich im Elementbereich an einer Stelle befindet, die dem Abschlussbereich am nächsten liegt, und einen zweiten Schutzdiffusionsbereich, der sich von dem ersten Schutzdiffusionsbereich entfernt befindet, mit einem ersten Zwischenraum dazwischen, und einen zweiten Zwischenraum, der ein Abstand ist zwischen dem Abschlussdiffusionsbereich und dem ersten Schutzdiffusionsbereich, der größer ist als der erste Zwischenraum, wobei die Stromdiffusionsschicht eine erste Stromdiffusionsschicht und eine zweite
    • Stromdiffusionsschicht aufweist und die erste Stromdiffusionsschicht zwischen dem ersten Schutzdiffusionsbereich und dem zweiten Schutzdiffusionsbereich angeordnet ist und eine höhere Störstellenkonzentration aufweist als die Drift-Schicht, wobei die zweite Stromdiffusionsschicht zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich angeordnet ist und die zweite Stromdiffusionsschicht einen Bereich mit einer niedrigeren Störstellenkonzentration als die erste Stromdiffusionsschicht einschließt.
  • Ein Leistungs-Halbleiterbauelement gemäß einem anderen Aspekt der vorliegenden Erfindung weist Folgendes auf:
    • eine Drift-Schicht eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand;
    • einen Basisbereich eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht in einem Elementbereich ausgebildet ist;
    • einen Sourcebereich des ersten Leitfähigkeitstyps, der auf dem Basisbereich ausgebildet ist;
    • eine Gateisolierschicht, der auf einer Seitenfläche oder Seitenwand und einer Bodenfläche eines Elementgrabens ausgebildet ist, wobei der Elementgraben den Basisbereich und den Sourcebereich durchdringt, so dass er die Drift-Schicht erreicht;
    • eine Gateelektrode, die im Elementgraben mit der Gateisolierschicht dazwischen ausgebildet ist;
    • einen Schutzdiffusionsbereich des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht ausgebildet ist als der Elementgraben im Elementbereich;
    • eine Stromdiffusionsschicht des ersten Leitfähigkeitstyps, die unter dem Basisbereich ausgebildet ist;
    • eine Gate-Extraktionselektrode, die in einem Abschlussbereich, der den Elementbereich umgibt, innerhalb eines Abschlussgrabens mit einer Isolierschicht dazwischen ausgebildet und mit der Gateelektrode elektrisch verbunden ist, wobei der Abschlussgraben eine Seitenfläche oder Seitenwand aufweist, die mit dem Basisbereich in Kontakt steht;
    • und einen Abschlussdiffusionsbereich des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben im Abschlussbereich ausgebildet ist, wobei der Schutzdiffusionsbereich in einer Schnittansicht einen ersten Schutzdiffusionsbereich besitzt, der sich im Elementbereich an einer Stelle befindet, die dem Abschlussbereich am nächsten liegt, und einen zweiten Schutzdiffusionsbereich, der sich von dem ersten Schutzdiffusionsbereich entfernt befindet, mit einem ersten Zwischenraum dazwischen, und einen zweiten Zwischenraum, der ein Abstand ist zwischen dem Abschlussdiffusionsbereich und dem ersten Schutzdiffusionsbereich und der größer ist der erste Zwischenraum, wobei der Schutzdiffusionsbereich Folgendes aufweist:
      • Teile, die in einer Richtung orthogonal zu dem ersten Zwischenraum zwischen einander einen Bereich einschließen, in dem der erste Zwischenraum ausgebildet ist, und der mit einem dritten Zwischenraum dazwischen angeordnet ist; und Teile, die in einer Richtung orthogonal zu dem zweiten Zwischenraum zwischen einander einen Bereich einschließen, in dem der zweite Zwischenraum ausgebildet ist, und der mit einem vierten Zwischenraum dazwischen angeordnet ist, wobei der vierte Zwischenraum kleiner als der dritte Zwischenraum ist.
  • Ein Leistungs-Halbleiterbauelement gemäß einem weiteren Aspekt der vorliegenden Erfindung weist Folgendes auf:
    • eine Drift-Schicht eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand;
    • einen Basisbereich eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht in einem Elementbereich ausgebildet ist;
    • einen Sourcebereich des ersten Leitfähigkeitstyps, der auf dem Basisbereich ausgebildet ist;
    • eine Gateisolierschicht, der auf einer Seitenfläche oder Seitenwand und einer Bodenfläche eines Elementgrabens ausgebildet ist, wobei der Elementgraben den Basisbereich und den Sourcebereich durchdringt, so dass er die Drift-Schicht erreicht;
    • eine Gateelektrode, die im Elementgraben mit der Gateisolierschicht dazwischen ausgebildet ist;
    • einen Schutzdiffusionsbereich des zweiten Leitfähigkeitstyps der an einer tieferen Stelle in der Drift-Schicht als der Elementgraben im Elementbereich ausgebildet ist;
    • eine Stromdiffusionsschicht des ersten Leitfähigkeitstyps, die unter dem Basisbereich ausgebildet ist;
    • eine Gate-Extraktionselektrode, die in einem Abschlussbereich, der den Elementbereich umgibt, innerhalb eines Abschlussgrabens mit einer Isolierschicht dazwischen ausgebildet und mit der Gateelektrode elektrisch verbunden ist, wobei der Abschlussgraben eine Seitenfläche oder Seitenwand aufweist, die mit dem Basisbereich in Kontakt steht;
    • und einen Abschlussdiffusionsbereich des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben im Abschlussbereich ausgebildet ist, wobei der Schutzdiffusionsbereich in einer Schnittansicht einen ersten Schutzdiffusionsbereich und einen zweiten Schutzdiffusionsbereich besitzt, wobei der erste Schutzdiffusionsbereich im Elementbereich an einer dem Abschlussbereich nächstgelegenen Stelle liegt, wobei der zweite Schutzdiffusionsbereich von dem ersten Schutzdiffusionsbereich mit einem ersten Zwischenraum dazwischen entfernt ist, wobei ein erster Zwischenraum dazwischen liegt, ein zweiter Zwischenraum, der ein Abstand zwischen dem Abschlussdiffusionsbereich und dem ersten Schutzdiffusionsbereich ist, größer ist als der erste Zwischenraum,
    • die Stromdiffusionsschicht zwischen dem ersten Schutzdiffusionsbereich und dem zweiten Schutzdiffusionsbereich liegt und eine höhere Störstellenkonzentration als die Drift-Schicht hat,
    • und wobei die Drift-Schicht und der Basisbereich in direktem Kontakt miteinander stehen zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich in einer Schnittansicht.
  • Ein Leistungs-Halbleiterbauelement nach einem weiteren Aspekt der vorliegenden Erfindung weist Folgendes auf:
    • eine Drift-Schicht eines ersten Leitfähigkeitstyps aus einem Halbleiter;
    • einen Basisbereich eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht in einem Elementbereich ausgebildet ist;
    • einen Sourcebereich des ersten Leitfähigkeitstyps, der auf dem Basisbereich ausgebildet ist;
    • eine Gateisolierschicht, der auf einer Seitenfläche oder Seitenwand und einer Bodenfläche eines Elementgrabens ausgebildet sind, wobei der Elementgraben den Basisbereich und den Sourcebereich durchdringt, um die Drift-Schicht zu erreichen;
    • eine Gateelektrode, die innerhalb des Elementgrabens mit der Gateisolierschicht dazwischen ausgebildet ist;
    • einen Schutzdiffusionsbereich des zweiten Leitfähigkeitstyps der an einer tieferen Stelle in der Drift-Schicht als der Elementgraben im Elementbereich ausgebildet ist;
    • eine Stromdiffusionsschicht des ersten Leitfähigkeitstyps, die unter dem Basisbereich ausgebildet ist;
    • eine Gate-Extraktionselektrode, die in einem Abschlussbereich, der den Elementbereich umgibt, innerhalb eines Abschlussgrabens mit einer Isolierschicht dazwischen ausgebildet und mit der Gateelektrode elektrisch verbunden ist, wobei der Abschlussgraben eine Seitenfläche oder Seitenwand aufweist, die mit dem Basisbereich in Kontakt steht;
    • und einen Abschlussdiffusionsbereich des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben im Abschlussbereich ausgebildet ist, wobei der Schutzdiffusionsbereich in einer Schnittansicht einen ersten Schutzdiffusionsbereich und einen zweiten Schutzdiffusionsbereich besitzt, wobei sich
    • der erste Schutzdiffusionsbereich im Elementbereich an einem dem Abschlussbereich nächstgelegenen Ort befindet, der zweite Schutzdiffusionsbereich sich abseits des ersten Schutzdiffusionsbereichs mit einem ersten Zwischenraum dazwischen befindet, ein zweiter Zwischenraum, der ein Abstand zwischen dem Abschlussdiffusionsbereich und dem ersten Schutzdiffusionsbereich ist, ist größer als der erste Zwischenraum,
    • die Stromdiffusionsschicht eine erste Stromdiffusionsschicht und eine zweite Stromdiffusionsschicht aufweist, wobei die erste Stromdiffusionsschicht zwischen dem ersten Schutzdiffusionsbereich und dem zweiten Schutzdiffusionsbereich liegt und eine höhere Störstellenkonzentration aufweist als die Drift-Schicht,
    • wobei die zweite Stromdiffusionsschicht zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich liegt und die gleiche Dicke wie die erste Stromdiffusionsschicht aufweist, und die zweite Stromdiffusionsschicht einen Bereich besitzt, der sich an einer tieferen Stelle befindet als die erste Stromdiffusionsschicht.
  • Effekt der Erfindung
  • Beim Leistungs-Halbleiterbauelement gemäß einem Aspekt der vorliegenden Erfindung besitzt die zweite Stromdiffusionsschicht in der Nähe des Abschlussbereichs einen Bereich mit einer geringeren Störstellenkonzentration als die erste Stromdiffusionsschicht. Mit anderen Worten, die erste Stromdiffusionsschicht hat eine höhere Störstellenkonzentration als dieser Bereich. Aufgrund des Vorhandenseins der ersten Stromdiffusionsschicht mit einer höheren Störstellenkonzentration, wie oben beschrieben, diffundiert bei eingeschaltetem Leistungs-Halbleiterbauelement ein Strom hinreichend in der lateralen Richtung in einem Teil des Elementbereichs, der nicht in der Nähe des Abschlussbereichs liegt. Dadurch kann ein geringer Ein-Widerstand erzielt werden.
  • Andererseits, wenn das Leistungshalbleiter-Element umgekehrt vorgespannt ist, kann eine unzureichende Ausbreitung einer Verarmungsschicht von einer pn-Übergangsfläche zur Drift-Schicht zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich dadurch, dass der Zwischenraum zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich größer ist als der Zwischenraum zwischen dem ersten und dem zweiten Schutzdiffusionsbereich, dadurch kompensiert werden, dass die zweite Stromdiffusionsschicht den Bereich mit einer geringeren Verunreinigungskonzentration, wie oben beschrieben, besitzt.
  • Eine Verminderung der Durchbruchspannung durch Lawinendurchbruch zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich wird somit verhindert. Das Leistungs-Halbleiterbauelement mit niedrigem Ein-Widerstand und hoher Durchbruchspannung kann also wie oben beschrieben hergestellt werden.
  • Bei dem Leistungs-Halbleiterbauelement gemäß einem anderen Aspekt der vorliegenden Erfindung diffundiert ein Strom aufgrund des Vorhandenseins der Stromdiffusionsschicht bei eingeschaltetem Leistungs-Halbleiterbauelement ausreichend in die laterale Richtung. Dadurch kann ein geringer Ein-Widerstand erreicht werden. Andererseits kann, wenn das Halbleiterbauelement entgegengesetzt vorgespannt ist, der vierte Zwischenraum, der kleiner als der dritte Zwischenraum ist, die unzureichende Ausbreitung der Verarmungsschicht kompensieren, die dadurch verursacht wird, dass der zweite Zwischenraum größer als der erste Zwischenraum ist.
  • Mit anderen Worten, die Ausbreitung der Verarmungsschicht entlang des vierten Zwischenraums kann die unzureichende Ausbreitung der Verarmungsschicht entlang des zweiten Zwischenraums kompensieren. Eine Reduzierung der Durchschlagspannung durch Lawinendurchbruch, die zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich auftritt, wird so verhindert.
  • Beim Leistungs-Halbleiterbauelement gemäß einem weiteren Aspekt der vorliegenden Erfindung liegt die Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht zwischen dem ersten Schutzdiffusionsbereich und dem zweiten Schutzdiffusionsbereich. So diffundiert bei eingeschaltetem Leistungs-Halbleiterbauelemente ein hinreichender Strom in lateraler Richtung in dem Teil des Elementbereichs, der sich von dem Teil in der Nähe des Abschlussbereichs unterscheidet. Dadurch kann ein geringer Ein-Widerstand erreicht werden.
  • Andererseits stehen die Drift-Schicht und der Basisbereich in direktem Kontakt zueinander zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich. Dies kann eine ungenügende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche zur Drift-Schicht zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich kompensieren, die dadurch verursacht wird, dass der Zwischenraum zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich größer ist als der Zwischenraum zwischen dem ersten und dem zweiten Schutzdiffusionsbereich, wenn das Leistungshalbleiter-Element umgekehrt bzw. invers vorgespannt ist.
  • Eine Reduzierung der Durchschlagspannung durch Lawinendurchbruch, die zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich auftritt, wird so verhindert. Das Leistungs-Halbleiterbauelement mit niedrigem Ein-Widerstand und hoher Durchbruchspannung kann somit wie oben beschrieben hergestellt werden.
  • Bei einem Leistungs-Halbleiterbauelement gemäß einem weiteren Aspekt der vorliegenden Erfindung besitzt die zweite Stromdiffusionsschicht in der Nähe des Abschlussbereichs den Bereich, der sich an einer tieferen Stelle befindet als die erste Stromdiffusionsschicht. Mit anderen Worten, die erste Stromdiffusionsschicht befindet sich an einem flacheren Ort als dieser Bereich. Da sich die erste Stromdiffusionsschicht an einem flacheren Ort befindet, diffundiert bei eingeschaltetem Leistungs-Halbleiterbauelement ein Strom effektiv in lateraler Richtung in dem Teil des Elementbereichs, der sich von dem Teil in der Nähe des Abschlussbereichs unterscheidet.
  • Dadurch kann ein geringer Ein-Widerstand erreicht werden. Andererseits, wenn das Leistungshalbleiter-Element umgekehrt vorgespannt ist, kann eine unzureichende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche zur Drift-Schicht zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich (weil der Zwischenraum zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich größer ist als der Zwischenraum zwischen dem ersten und dem zweiten Schutzdiffusionsbereich) dadurch kompensiert werden, dass die zweite Stromdiffusionsschicht den Bereich besitzt, der sich an einem tieferen Ort befindet, wie oben beschrieben.
  • Eine Reduzierung der Durchschlagspannung durch einen Lawinendurchbruch, die zwischen dem ersten Schutzdiffusionsbereich und dem Abschlussdiffusionsbereich auftritt, wird so verhindert. Das Leistungs-Halbleiterbauelement mit niedrigem Ein-Widerstand und hoher Durchbruchspannung kann also, wie oben beschrieben, hergestellt werden.
  • Weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung und den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
    • 1 ist eine Draufsicht, die schematisch einen Elementbereich und einen Abschlussbereich eines Leistungs-Halbleiterbauelementes bei der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 2 ist eine vergrößerte Ansicht des von der gestrichelten Linie umrahmten Bereiches II gemäß 1.
    • 3 ist eine schematische Schnittdarstellung entlang der Linie III-III gemäß 2.
    • 4 ist eine Schnittdarstellung, die die Ausbreitung einer Verarmungsschicht veranschaulicht, wenn ein Leistungs-Halbleiterbauelement gemäß einem Vergleichsbeispiel in umgekehrter Richtung vorgespannt ist.
    • 5 ist eine Schnittdarstellung, die die Ausbreitung einer Verarmungsschicht veranschaulicht, wenn das Leistungs-Halbleiterbauelement gemäß 3 in umgekehrter Richtung vorgespannt ist.
    • 6 ist eine Schnittdarstellung, die schematisch einen ersten Prozess eines Verfahrens zur Herstellung des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 7 ist eine Schnittdarstellung, die schematisch einen zweiten Prozess des Herstellungsverfahrens des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 8 ist eine Schnittdarstellung, die schematisch einen dritten Prozess des Herstellungsverfahrens des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 9 ist eine Schnittdarstellung, die schematisch einen vierten Prozess des Herstellungsverfahrens des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 10 ist eine Schnittdarstellung, die schematisch einen fünften Prozess des Herstellungsverfahrens der Leistungs-Halbleiterbauelemente gemäß 3 zeigt.
    • 11 ist eine Schnittdarstellung, die schematisch einen sechsten Prozess des Herstellungsverfahrens der Leistungs-Halbleiterbauelemente gemäß 3 zeigt.
    • 12 ist eine Schnittdarstellung, die schematisch einen siebten Prozess des Herstellungsverfahrens des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 13 ist eine Schnittdarstellung, die schematisch einen achten Prozess des Herstellungsverfahrens des Leistungshalbleiterbauteils gemäß 3 zeigt.
    • 14 ist eine Schnittdarstellung, die schematisch einen neunten Prozess des Herstellungsverfahrens der Leistungs-Halbleiterbauelemente gemäß 3 zeigt.
    • 15 ist eine Schnittdarstellung, die eine erste Modifikation des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 16 ist eine Schnittdarstellung, die eine zweite Modifikation des Leistungs-Halbleiterbauelements gemäß 3 zeigt.
    • 17 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelements bei der Ausführungsform 2 zeigt.
    • 18 ist eine Schnittdarstellung, die eine Modifikation des Leistungs-Halbleiterbauelements gemäß 17 zeigt.
    • 19 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelements bei der Ausführungsform 3 zeigt.
    • 20 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelements bei der Ausführungsform 4 zeigt.
    • 21 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelements bei der Ausführungsform 5 zeigt.
    • 22 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelementes bei der Ausführungsform 6 zeigt.
    • 23 ist ein Schnitt durch das Leistungs-Halbleiterbauelement gemäß 22 an einer Tiefenlage einer Stromdiffusionsschicht.
    • 24 ist eine Schnittdarstellung, die schematisch die Konfiguration eines Leistungs-Halbleiterbauelements bei der Ausführungsform 7 zeigt.
    • 25 ist ein Schnitt durch das Leistungs-Halbleiterbauelement gemäß 24 an einer Tiefenlage einer Stromdiffusionsschicht.
    • 26 ist ein Schnitt durch das Leistungs-Halbleiterbauelement gemäß 24 an einer Tiefenlage eines Schutzdiffusionsbereiches.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden im Folgenden anhand der Zeichnungen beschrieben.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, die schematisch einen Elementbereich 100 und einen Abschlussbereich 200 eines MOSFET 501 (Leistungs-Halbleiterbauelement) gemäß der vorliegenden Ausführungsform zeigt. 2 ist eine vergrößerte Ansicht des gestrichelten Bereiches II gemäß 1.
  • Der Elementbereich 100 ist ein Bereich, der als MOSFET-Element (Halbleiter-Schaltelement) dient. Der Abschlussbereich 200 umgibt den Elementbereich 100. Der MOSFET 501 ist ein Halbleiterchip und hat als Ganzes eine annähernd viereckige Form. Ein Gate-Pad 37 zum Empfang eines Eingangs einer Gatespannung ist im Abschlussbereich 200 ausgebildet. Der MOSFET mit einer viereckigen Form kann das Dicing erleichtern, um einen Wafer in Chips zu schneiden, und die Fläche des Gate-Pad 37 im Verhältnis zur Gesamtfläche des MOSFETs reduzieren.
  • Der MOSFET 501 enthält eine Gate-Extraktionselektrode 7P im Abschlussbereich 200. Die Gate-Extraktionselektrode 7P ist mit der Gateelektrode 7 verbunden, wie in 2 dargestellt. Die Gate-Extraktionselektrode 7P ist somit elektrisch mit der Gateelektrode 7 verbunden. Obwohl hier die Gate-Extraktionselektrode 7P den Elementbereich 100 in 1 vollständig umschließt, muss die Gate-Extraktionselektrode 7P nicht genau so ausgebildet werden, solange die Gate-Extraktionselektrode 7P an das Gate-Pad 37 angeschlossen ist.
  • 3 ist eine schematische Schnittdarstellung entlang der Linie III-III gemäß 2. Der Elementbereich 100 hat eine Zellenkonfiguration. Insbesondere sind im Elementbereich 100 eine Vielzahl von Zellenbereichen, einschließlich eines peripheren Zellenbereichs 102, der sich in einem äußersten peripheren Teil des Elementbereichs 100 befindet, und eines aktiven Zellenbereichs 101, der sich innerhalb des peripheren Zellenbereichs 102 befindet, ausgebildet. Jeder der Zellenbereiche ist eine Einheitsregion mit der Funktion eines MOSFET-Elements.
  • Der MOSFET 501 enthält ein n-Typ (+erster Leitfähigkeitstyp) SiC-Substrat 1, eine Epitaxieschicht 20, eine Gateisolierschicht 6, eine Isolierschicht 6P, eine Gateelektrode 7, eine Gate-Extraktionselektrode 7P, eine Sourceelektrode 9, eine Drainelektrode 10 und eine Zwischenschicht-Isolierschicht 8. Das SiC-Substrat 1 und die Epitaxieschicht 20 erstrecken sich jeweils über den Elementbereich 100 und den Abschlussbereich 200. Die Epitaxieschicht 20 enthält eine n-Typ Drift-Schicht 2, eine n-Typ Stromdiffusionsschicht 30, einen p-Typ (zweiter Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet) p-Basisbereich 3, einen n-Typ Sourcebereich 4, einen p-Typ Schutzdiffusionsbereich 11 und einen p-Typ Abschlussdiffusionsbereich 12.
  • Die Drift-Schicht 2 ist auf dem SiC-Substrat 1 ausgebildet. Die Stromdiffusionsschicht 30 bildet sich unter dem p-Basisbereich 3 und befindet sich auf der Drift-Schicht 2. Die Stromdiffusionsschicht 30 hat eine pn-Übergangsfläche JF, die mit dem p-Basisbereich 3 in Kontakt steht. Die p-Basis-Region 3 ist im Elementbereich 100 über der Drift-Schicht 2 mit der Stromdiffusionsschicht 30 dazwischen ausgebildet. Der Sourcebereich 4 befindet sich auf dem p-Basisbereich 3.
  • Die Epitaxieschicht 20 hat einen Elementgraben TR1 im Elementbereich 100. Der Elementgraben TR1 hat eine Seitenfläche oder Seitenwand, die mit der Drift-Schicht 2, der Stromdiffusionsschicht 30, dem p-Basisbereich 3 und dem Sourcebereich 4 in Kontakt steht. Der Elementgraben TR1 wird ausgebildet, den p-Basisbereich 3 und den Sourcebereich 4 durchdringend, so dass er die Drift-Schicht 2 erreicht. Die Epitaxieschicht 20 hat auch einen Abschlussgraben TR2 im Abschlussbereich 200.
  • Bei der vorliegenden Ausführungsform hat der Abschlussgraben TR2 auch eine Seitenfläche oder Seitenwand, die in Kontakt mit der Drift-Schicht 2, der Stromdiffusionsschicht 30, dem p-Basisbereich 3 und dem Sourcebereich 4 im Elementbereich 100 steht. Eine innere periphere Seitenfläche oder Seitenwand (eine linke Seitenfläche oder Seitenwand in 3) des Abschlussgrabens TR2 entspricht der Grenze zwischen dem Elementbereich 100 und dem Abschlussbereich 200.
  • Der Schutzdiffusionsbereich 11 ist an einer tieferen Stelle in der Drift-Schicht 2 als der Elementgraben TR1 im Elementbereich 100 ausgebildet. Bei der vorliegenden Ausführungsform hat der Elementgraben TR1 eine mit dem Schutzdiffusionsbereich 11 überzogene Boden. In der Schnittdarstellung gemäß 3, nämlich in einer Schnittdarstellung parallel zur Dicke der Epitaxieschicht 20, enthält der Schutzdiffusionsbereich 11 einen Schutzdiffusionsbereich 11A (erster Schutzdiffusionsbereich), der sich im Elementbereich 100 an einem dem Abschlussbereich 200 am nächsten gelegenen Ort befindet und einen Schutzdiffusionsbereich 11B (zweiter Schutzdiffusionsbereich), der sich abseits des Schutzdiffusionsbereichs 11A mit einem Zwischenraum SP1 dazwischen befindet.
  • Der Abschlussdiffusionsbereich 12 ist an einer tieferen Stelle als der Abschlussgraben TR2 im Abschlussbereich 200 ausgebildet. Bei der vorliegenden Ausführungsform hat der Abschlussgraben TR2 eine mit dem Abschlussdiffusionsbereich 12 überzogene Bodenfläche. In der Schnittdarstellung gemäß 3 ist ein Zwischenraum SP2 (zweiter Zwischenraum), also ein Abstand zwischen dem Abschlussdiffusionsbereich 12 und dem Schutzdiffusionsbereich 11A, größer als der Zwischenraum SP1.
  • In der Schnittansicht gemäß 3 befinden sich mehrere Elementgräben TR1 mit einem Zwischenraum, der ungefähr dem Zwischenraum SP1 ähnlich ist. Der Abschlussgraben TR2 befindet sich abseits des Elementgrabens TR1 mit einem Zwischenraum, der in etwa dem Zwischenraum SP2 ähnelt.
  • Die Stromdiffusionsschicht 30 enthält eine Stromdiffusionsschicht 31 (erste Stromdiffusionsschicht) und eine Stromdiffusionsschicht 32V (zweite Stromdiffusionsschicht). Die Stromdiffusionsschicht 31 liegt zwischen dem Schutzdiffusionsbereich 11A und dem Schutzdiffusionsbereich 11B und hat eine höhere Störstellenkonzentration als die Drift-Schicht 2. Andererseits hat die Stromdiffusionsschicht 32V (dargestellt mit einer gestrichelten Linie in 3) die gleiche Störstellenkonzentration wie die Drift-Schicht 2 und liegt zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12.
  • Das bedeutet, dass die Stromdiffusionsschicht 32V bei der vorliegenden Ausführungsform durch einen imaginären Bereich definiert ist, der sich unter dem p-Basisbereich 3 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 befindet und der die gleiche Dicke wie die Stromdiffusionsschicht 31 hat. Die gesamte Stromdiffusionsschicht 32V hat somit eine geringere Störstellenkonzentration als die Stromdiffusionsschicht 31.
  • Genauer gesagt, bei der vorliegenden Ausführungsform ist die Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 zwischen der Drift-Schicht 2 und dem Basisbereich 3 zwischen dem Schutzdiffusionsbereich 11A und dem Schutzdiffusionsbereich 11B ausgebildet, und es ist keine Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 ausgebildet, so dass die Driftschicht 2 und der p-Basisbereich 3 in direktem Kontakt miteinander zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 stehen.
  • Bei der oben genannten Konfiguration ist die Störstellenkonzentration auf der pn-Übergangsfläche JF der Stromdiffusionsschicht 30 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 niedriger als zwischen dem Schutzdiffusionsbereich 11A und dem Schutzdiffusionsbereich 11B.
  • Die Drift-Schicht 2 besteht aus einem Breitbandabstand-Halbleiter. Auch die Stromdiffusionsschicht 30 wird vorzugsweise aus einem Breitbandabstand--Halbleiter gefertigt. Die Epitaxieschicht 20 als Ganzes wird bevorzugt aus einem Breitbandabstand--Halbleiter hergestellt. Bei der vorliegenden Ausführungsform wird SiC als Breitbandabstand-Halbleiter verwendet.
  • Die Gateisolierschicht 6 wird auf der Bodenfläche und der Seitenfläche oder Seitenwand des Elementgrabens TR1 ausgebildet. Die Isolierschicht 6P besteht aus einem auf der Bodenfläche ausgebildeten Teil und der Seitenfläche oder Seitenwand des Abschlussgrabens TR2 im Abschlussbereich 200 und einem Teil auf der Epitaxieschicht 20 im Elementbereich 100. Die Gateelektrode 7 ist innerhalb des Elementgrabens TR1 mit der Gateisolierschicht 6 dazwischen ausgebildet. Die Gate-Extraktionselektrode 7P ist im Abschlussgraben TR2 mit der Isolierschicht 6P dazwischen ausgebildet. Die Gate-Extraktionselektrode 7P enthält einen Teil, der sich von innen nach außen vom Abschlussgraben TR2 in Richtung Elementbereich 100 erstreckt. Mit dieser Konfiguration kann die Gate-Extraktionselektrode 7P einfach an das Gate-Pad 37 angeschlossen werden (1).
  • Um diese Konfiguration zu erreichen, hat der periphere Zellenbereich 102 in der Schnittansicht gemäß 3 eine größere Breite als der aktive Zellenbereich 101. Aus diesem Grund hat in der Draufsicht gemäß 2 der aktive Zellenbereich 101 eine quadratische Form, während der periphere Zellenbereich 102 eine rechteckige Form mit länglichen Seiten aufweist, die sich entlang einer Richtung erstrecken, in der der Elementbereich 100 und der Abschlussbereich 200 nebeneinander liegen.
  • Ein MOSFET 501P gemäß einem Vergleichsbeispiel (4) wird im Folgenden beschrieben. Zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 enthält der MOSFET 501P eine Stromdiffusionsschicht 32, die nur einen Bereich mit der gleichen Störstellenkonzentration wie die Stromdiffusionsschicht 31 enthält. Beim Anlegen einer Sperrvorspannung an den MOSFET 501P breitet sich eine Verarmungsschicht DL in Richtung Drift-Schicht 2 aus der pn-Übergangsfläche JF, dem Schutzdiffusionsbereich 11 und dem Abschlussdiffusionsbereich 12 aus.
  • Die Verarmung aus der pn-Übergangsfläche JF hat den Effekt, dass die Verarmungsschicht, die sich aus dem Schutzdiffusionsbereich 11 und dem Abschlussdiffusionsbereich 12 erstreckt, unterdrückt wird. Die Verarmung erfolgt aus dem Schutzdiffusionsbereich 11 und dem Abschlussdiffusionsbereich 12 nicht nur in der Tiefenrichtung, sondern auch in der lateralen Richtung. Die Sperrvorspannung wird von der sich ausbreitenden Verarmungsschicht DL gehalten.
  • Die Stromdiffusionsschichten 31 und 32, die jeweils eine höhere Störstellenkonzentration als die Drift-Schicht 2 aufweisen, haben die Wirkung, die Ausbreitung der Verarmungsschicht DL zu unterdrücken. Andererseits wird zwischen den Schutzdiffusionsbereichen 11A und 11B, die sich mit dem kleineren Zwischenraum SP1 (3) voneinander entfernt befinden, die Ausbreitung der Verarmungsschicht DL durch Verarmung aus den Schutzdiffusionsbereichen 11A und 11B gefördert und damit die oben erwähnte Unterdrückungswirkung zumindest teilweise aufgehoben.
  • Zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12, die sich mit dem größeren Zwischenraum SP2 (3) voneinander entfernt befinden, ist es jedoch unwahrscheinlicher, dass die Verarmung des Schutzdiffusionsbereichs 11A und des Abschlussdiffusionsbereichs 12 eine Wirkung auf einen vom Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 entfernten Teil hat, und somit wird die Ausbreitung der Verarmungsschicht DL durch diesen Unterdrückungsvorgang unterdrückt.
  • ET2P < ET1 gilt demzufolge, wenn ET1 die Tiefe der Verarmungsschicht DL aus der pn-Übergangsfläche JF zwischen den Schutzdiffusionsbereichen 11A und 11B repräsentiert, und ET2P die Tiefe der Verarmungsschicht DL aus der pn-Übergangsfläche JF zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 repräsentiert. Wenn die Sperrvorspannung ansteigt, tritt ein Lawinendurchbruch zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auf, bevor er zwischen den Schutzdiffusionsbereichen 11A und 11B auftritt. Diese Spannung definiert eine obere Grenze der Durchbruchspannung des MOSFET 501P.
  • Wie unter Bezugnahme auf 5 ersichtlich, hat die Stromdiffusionsschicht 32V zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 beim MOSFET 501 bei der vorliegenden Ausführungsform die gleiche Störstellenkonzentration wie die Drift-Schicht 2, im Gegensatz zur Stromdiffusionsschicht 31. Die Stromdiffusionsschicht 30 hat also keine Wirkung, die Ausbreitung der Verarmungsschicht DL zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 zu unterdrücken. Die Tiefe ET2 der Verarmungsschicht DL, die sich von der pn-Übergangsfläche JF zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 ausbreitet, kann somit annähernd gleich der oder größer als die Tiefe ET1 sein.
  • Dadurch kann vermieden werden, dass es zu einer Reduzierung der Durchbruchspannung durch einen Lawinendurchbruch zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 kommt. Mit anderen Worten, ein Ungleichgewicht der Durchbruchspannung im MOSFET 501 kann beseitigt werden. Die Durchbruchspannung des MOSFET 501 kann dadurch erhöht werden.
  • Das Verfahren zur Herstellung des MOSFET 501 wird im Folgenden beschrieben.
  • Gemäß 6 wird zunächst das SiC-Substrat 1 präpariert. So wird z.B. ein n-Typ niederohmiges SiC-Substrat 1 aus SiC mit einem 4H-Polytyp hergestellt. Die n-Typ Epitaxieschicht 20 wird auf dem SiC-Substrat 1 durch epitaktisches Wachstum auf einer ersten Hauptfläche (eine Oberseite in 6) des SiC-Substrats 1 ausgebildet. Das epitaktische Wachstum kann z.B. durch chemische Gasphasenabscheidung (CVD) erreicht werden. Die Epitaxieschicht 20 hat z.B. eine Spenderstörstellenkonzentration von 1 × 1015 cm-3 bis 1 × 1017 cm-3 inklusive und eine Dicke von 5 µm bis 100 µm inklusive.
  • Gemäß 7 wird ein vorgegebenes Dotierungsmittel als Akzeptor durch Ionenimplantation in einen Oberflächenabschnitt der Epitaxieschicht 20 eingebracht, um den p-Basisbereich 3 zu bilden. Akzeptor ist z.B. Aluminium (Al) oder Bor (B). Der Akzeptor wird durch Ionenimplantation bis zu einer Tiefe eingebracht, die die Dicke der Epitaxieschicht 20 nicht übersteigt, z.B. bis zu einer Tiefe von ca. 0,5 µm bis 3 µm. Die Akzeptorkonzentration soll höher sein als die Donorkonzentration der Epitaxieschicht 20. In diesem Fall entspricht ein Teil der Epitaxieschicht 20 an einer tieferen Stelle als die Tiefe, bis zu welcher der Akzeptor implantiert wird, der Drift-Schicht 2.
  • Als nächstes wird auf einer Oberseite der Epitaxieschicht 20 eine Implantationsmaske (ohne Abbildung) ausgebildet. Ein vorgegebener Dotierstoff als Spender wird durch Ionenimplantation mit Hilfe der Implantationsmaske in einen oberen Teil der Drift-Schicht 2 eingebracht. Die Stromdiffusionsschicht 31 wird im oberen Teil der Drift-Schicht 2 durch Ionenimplantation ausgebildet, der restliche Teil entspricht der Stromdiffusionsschicht 32V und der Drift-Schicht 2.
  • Das heißt, dass die Stromdiffusionsschicht 30 einschließlich der Stromdiffusionsschicht 31 mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 und die Stromdiffusionsschicht 32V mit der gleichen Störstellenkonzentration wie die Drift-Schicht 2 im oberen Teil der Drift-Schicht 2 ausgebildet sind. Das Ende der Stromdiffusionsschicht 31 befindet sich gemäß 3 innerhalb einer Seitenwand in einer äußeren Umfangsrichtung des äußersten Elementgrabens TR1 im aktiven Zellenbereich 101 und außerhalb einer Seitenwand in einer inneren Umfangsrichtung des äußersten Elementgrabens TR1 im aktiven Zellenbereich 101.
  • Die Position des Endes der Stromdiffusionsschicht 31 kann durch ein Muster der Implantationsmaske eingestellt werden. Das Muster der Implantationsmaske kann durch ein Muster einer Photomaske, die in der Photolithographie zur Strukturierung der Implantationsmaske verwendet wird, angepasst werden. Die Implantationsmaske wird nach der Ionenimplantation entfernt.
  • Als nächstes bildet wird auf der Oberseite der Epitaxieschicht 20 eine weitere Implantationsmaske (ohne Abbildung) ausgebildet. Ein vorgegebener Dotierstoff als Donor wird dann durch Ionenimplantation in den Sourcebereich 4 eingebracht. Der Sourcebereich 4 wird in einem Gittermuster (in einer Draufsicht) ausgebildet, das dem Layout der Gateelektrode 7 entspricht, die danach ausgebildet wird. Der Sourcebereich 4 befindet sich also auf der gegenüberliegenden Seite der Gateelektrode 7 bei Bildung der Gateelektrode 7.
  • Der Spender des Sourcebereiches 4 ist z.B. Stickstoff (N) oder Phosphor (P). Der Spender wird durch Ionenimplantation in eine Tiefe eingeführt, die geringer ist als die Dicke des p-Basis-Bereichs 3. Die Störstellenkonzentration des Spenders ist höher als die Akzeptorkonzentration des p-Basisbereichs 3 und liegt z.B. im Bereich von 1 × 1018 cm-3 bis 1 × 1021 cm-3. Die Implantationsmaske wird nach der Ionenimplantation entfernt.
  • Der p-Basis-Bereich 3, die Stromdiffusionsschicht 30 und der Sourcebereich 4 können in beliebiger Reihenfolge ausgebildet werden, solange die in 7 dargestellte Konfiguration erhalten bleibt.
  • Gemäß 8 wird zunächst auf der Oberseite der Epitaxieschicht 20 eine Siliciumoxidschicht 15 zu einer Hartmaske geformt, die im Folgenden beschrieben wird. Die Siliciumoxidschicht 15 hat eine Dicke von etwa 1 µm bis 2 µm, zum Beispiel. Darauf wird eine Resistmaske 14 gebildet. Die Resistmaske 14 ist photolithographisch mit einem Muster versehen, das Öffnungen in Bereichen aufweist, in denen der Elementgraben TR1 und der Abschlussgraben TR2 (3) ausgebildet werden sollen.
  • Da der Elementgraben TR1 und der Abschlussgraben TR2 (2) ein Gittermuster haben, hat die Resistmaske 14 ein Matrix-Muster, in dem das Gittermuster invertiert ist. Das obige Muster hat Öffnungen um Rechtecke herum (siehe 2), die dem peripheren Zellenbereich 102 entsprechen.
  • Die Siliciumoxidschicht 15 wird, wie in 9 angedeutet, durch reaktives Ionenätzen (RIE) mit Hilfe der Resistmaske 14 modelliert (siehe Pfeile in 9). Mit anderen Worten, das Muster der Resistmaske 14 wird auf die Siliciumoxidschicht 15 übertragen. So entsteht aus der Siliciumoxidschicht 15 eine Hartmaske 13. Danach wird die Resistmaske 14 entfernt.
  • Gemäß 10 werden in der Epitaxieschicht 20 durch RIE unter Benutzung der Hartmaske 13 Gräben ausgebildet, die den Sourcebereich 4, den p-Basisbereich 3 und die Stromdiffusionsschicht 30 durchdringen. Das bedeutet, dass der Elementgraben TR1 und der Abschlussgraben TR2 ausgebildet werden. Der Elementgraben TR1 und der Abschlussgraben TR2 sind jeweils tiefer als die Positionierung der Stromdiffusionsschicht 30, und haben jeweils eine Tiefe von etwa 1,0 µm bis 6,0 µm, zum Beispiel.
  • Unter Bezugnahme auf 11 wird eine Implantationsmaske 16 mit einem Muster gebildet, von dem der Elementgraben TR1 und der Abschlussgraben TR2 freigelegt sind, nämlich ein teilweise ausgeschnittenes Matrix-Muster wie beim Muster der Resistmaske 14. Der Schutzdiffusionsbereich 11 und der Abschlussdiffusionsbereich 12 werden an den jeweiligen Böden des Elementgrabens TR1 und des Abschlussgrabens TR2 durch Ionenimplantation unter Verwendung der Implantationsmaske 16 ausgebildet. Danach wird die Implantationsmaske 16 entfernt.
  • Die Bildung der Implantationsmaske 16 kann unterbleiben, um die Hartmaske 13 anstelle der Implantationsmaske 16 zu verwenden. Dies führt zu einer Vereinfachung des Herstellungsprozesses und zu einer Kostenreduzierung. In diesem Fall muss die Hartmaske 13 eine Dicke haben, die erforderlich ist, um als Ionenimplantationsmaske nach Abschluss der RIE zur Bildung des Elementgrabens TR1 und des Abschlussgrabens TR2 zu fungieren. Die Dicke der damaligen Hartmaske 13 kann durch die Dicke der zuerst ausgebildeten Siliciumoxidschicht 15 und die Bedingungen, unter denen RIE durchgeführt wird, eingestellt werden.
  • Anschließend wird ein Annealing oder Tempern mit Wärmebehandlungseinrichtungen durchgeführt, um die implantierten Verunreinigungen elektrisch zu aktivieren. Das Tempern erfolgt z.B. in einer Inertgasatmosphäre wie Argon (Ar)-Gas oder im Vakuum bei einer Temperatur von ca. 1300 °C bis 1900 °C für ca. 30 Sekunden bis zu einer Stunde.
  • Gemäß 12 wird über der gesamten Oberseite der Epitaxieschicht 20 eine Siliciumoxidschicht 6A (eine Isolierschicht) mit Teilen gebildet, die als Gateisolierschicht 6 und Isolierschicht 6P (3) dienen, einschließlich der Bodenflächen und der Seitenflächen oder Seitenwände des Elementgrabens TR1 und des Abschlussgrabens TR2. Die Siliciumoxidschicht 6A kann entweder durch thermische Oxidation oder Abscheidung ausgebildet werden.
  • Anschließend wird auf der Siliciumoxidschicht 6A eine PolySiliciumschicht 7A (Leiterschicht) mit Bereichen, die als Gateelektrode 7 und Gate-Extraktionselektrode 7P (3) dienen, ausgebildet. Die PolySiliciumschicht 7A kann z.B. durch Niederdruck-CVD hergestellt werden. Als nächstes wird eine Ätzmaske 19 ausgebildet, die selektiv einen Teil der PolySiliciumschicht 7A abdeckt, die als Gate-Extraktionselektrode 7P (3) dient.
  • Die Ätzmaske 19 enthält einen Teil, der sich von innen nach außen vom Abschlussgraben TR2 in Richtung Elementbereich 100 erstreckt. Dieser Teil lässt sich ohne hochpräzise Bearbeitung leichter umformen, wenn der Elementgraben TR1 und der Abschlussgraben TR2 mit einem größeren Zwischenraum angeordnet sind. Als nächstes wird die PolySiliciumschicht 7A durch Ätzen mit der Ätzmaske 19 strukturiert.
  • Die Gate-Extraktionselektrode 7P und die Gateelektrode 7P werden durch die oben beschriebene Strukturierung ausgebildet (vgl. 13). Ein Teil der Gateelektrode 7 im Inneren des Elementgrabens TR1 kann auch dann erhalten bleiben, wenn der Teil nicht mit der Ätzmaske 19 abgedeckt ist, da der Elementgraben TR1 eine geringe Breite hat. Mit anderen Worten, der Anteil der Gateelektrode 7 im Elementgraben TR1 kann durch Rückätzen ohne Verwendung einerÄtzmaske ausgebildet werden. Die Ätzmaske 19 wird dann entfernt.
  • Gemäß 14 wird eine Isolierschicht mittels Niederdruck-CVD abgeschieden und auf der Epitaxieschicht 20 strukturiert, auf der die Gateisolierschicht 6 und die Gateelektrode 7 aufgebracht sind. Die Isolierschicht ist so gemustert, dass die Gateelektrode 7 mit der Zwischenschicht-Isolierschicht 8 abgedeckt ist. Die Siliciumoxidschicht 6A (13) ist auch bei der Strukturierung der Isolierschicht zur Bildung der Gateisolierschicht 6 und der Isolierschicht 6P strukturiert. So entsteht ein Kontaktloch 17, das die Zwischenschicht-Isolierschicht 8 und die Gateisolierschicht 6 durchdringt, um den Sourcebereich 4 und den p-Basisbereich 3 zu erreichen.
  • Als nächstes wird eine ohmsche Elektrode auf oberen Flächen des Sourcebereiches 4 gebildet, und der p-Basisbereich 3 wird am Boden des Kontaktlochs 17 freigelegt. So wird z.B. über der gesamten Oberseite der Epitaxieschicht 20, einschließlich der Innenseite des Kontaktlochs 17, eine Metallschicht mit Nickel (Ni) als Hauptbestandteil ausgebildet. Anschließend wird die Metallschicht, die als ohmsche Elektrode dient, mit Siliciumcarbid durch eine Wärmebehandlung bei 600 °C bis 1100 °C zu einer Silizidschicht umgesetzt.
  • Ein nicht umgesetzter Teil der Metallschicht, der auf der Zwischenschicht-Isolierschicht 8 verbleibt, wird anschließend durch Nassätzen mit Salpetersäure, Schwefelsäure, Salzsäure oder einem Gemisch dieser Säurearten und wässrigem Wasserstoffperoxid entfernt. Die Wärmebehandlung kann nach dem Entfernen des auf der Zwischenschicht-Isolierschicht 8 verbliebenen Anteils der Metallschicht erneut durchgeführt werden. Die zweite Behandlung wird vorzugsweise bei einer Temperatur durchgeführt, die höher ist als die Temperatur, bei der die erste Wärmebehandlung durchgeführt wird, und somit wird ein ohmscher Kontakt mit einem niedrigen Übergangswiderstand erreicht.
  • Ein Elektrodenmaterial, wie z.B. eine Al-Legierung und Kupfer (Cu), wird weiter abgeschieden, um die ohmsche Elektrode und die Zwischenschicht-Isolierschicht 8 abzudecken. Die Sourceelektrode 9 (3) wird somit auf der Zwischenschicht-Isolierschicht 8 und im Kontaktloch 17 gebildet. Ein Elektrodenmaterial, wie z.B. eine A1-Legierung und Cu, wird ebenfalls auf der Rückseite als zweite Hauptfläche des SiC-Substrats 1 abgeschieden, um die Drainelektrode 10 zu bilden. Den MOSFET 501 (3) erhält man wie oben beschrieben.
  • Bei der vorliegenden Ausführungsform hat die Stromdiffusionsschicht 31 eine höhere Störstellenkonzentration als die Stromdiffusionsschicht 32V in der Nähe des Abschlussbereichs 200. Da die Stromdiffusionsschicht 31 eine höhere Störstellenkonzentration aufweist, diffundiert bei eingeschaltetem MOSFET 501 in einem Teil des Elementbereichs 100 ein Strom in lateraler Richtung hinreichend stark, mit Ausnahme eines Teils in der Nähe des Abschlussbereichs 200. Dadurch kann ein geringer Ein-Widerstand erreicht werden.
  • Andererseits, wenn der MOSFET 501 umgekehrt vorgespannt ist, dann ist die unzureichende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche JF auf die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 dadurch bedingt, dass der Zwischenraum SP2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 größer ist als der Zwischenraum SP1 zwischen den Schutzdiffusionsbereichen 11A und 11B.
  • Eine Reduzierung der Durchschlagspannung durch Lawinendurchbruch, die zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auftritt, wird somit verhindert. Der MOSFET 501 mit niedrigem Ein-Widerstand und hoher Durchbruchspannung ist wie oben beschrieben erhältlich.
  • Die Stromdiffusionsschicht 32V hat die gleiche Störstellenkonzentration wie die Drift-Schicht 2. Dies kann den Entstehungsprozess der Stromdiffusionsschicht 30 vereinfachen. Mit anderen Worten, bei der vorliegenden Ausführungsform befindet sich die Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 zwischen den Schutzdiffusionsbereichen 11A und 11B.
  • Somit diffundiert ein Strom in lateraler Richtung in dem Teil des Elementbereichs 100, der sich von dem Teil in der Nähe des Abschlussbereichs 200 unterscheidet, wenn der MOSFET 501 eingeschaltet ist. Dadurch kann ein geringer Ein-Widerstand erreicht werden. Andererseits stehen die Drift-Schicht 2 und der p-Basisbereich 3 in direktem Kontakt zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12.
  • Dies kann eine ungenügende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche JF auf die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 kompensieren, die dadurch verursacht wird, dass der Zwischenraum SP2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 größer ist als der Zwischenraum SP1 zwischen den Schutzdiffusionsbereichen 11A und 11B, wenn der MOSFET 501 umgekehrt vorgespannt ist.
  • Eine Reduzierung der Durchschlagsspannung durch Lawinendurchbruch, die zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auftritt, wird so verhindert. Der MOSFET 501 mit niedrigem Ein-Widerstand und hoher Durchbruchspannung ist wie oben beschrieben erhältlich.
  • Die Seitenfläche oder Seitenwand des Abschlussgrabens TR2 steht in Kontakt mit der Drift-Schicht 2, dem p-Basisbereich 3 und dem Sourcebereich 4 im Elementbereich 100. Ein Teil des Elementbereichs 100, der mit dem Abschlussgraben TR2 in Kontakt kommt, kann somit auch als Transistor fungieren. Dadurch kann der Einschaltwiderstand weiter reduziert werden. Ist diese Aktion nicht notwendig, muss der Abschlussgraben TR2 nicht mit jedem von der Drift-Schicht 2, dem p-Basisbereich 3 und dem Sourcebereich 4 in Kontakt stehen.
  • Die Stromdiffusionsschicht 31 mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 ist auf der pn-Übergangsfläche JF zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 nicht ausgebildet. Dies kann die ungenügende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche JF auf die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 weiter kompensieren, wenn der MOSFET 501 umgekehrt oder invers vorgespannt ist. Dadurch wird außerdem sichergestellt, dass eine Reduzierung der Durchschlagsspannung durch einen Lawinendurchbruch zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 verhindert wird.
  • Die Bodenfläche des Elementgrabens TR1 ist mit dem Schutzdiffusionsbereich 11 abgedeckt. In diesem Fall kann der Schutzdiffusionsbereich 11 leicht durch Ionenimplantation in der Bodenfläche des Elementgrabens TR1 ausgebildet werden. Der Abschlussgraben TR2 hat die Bodenfläche mit dem Abschlussdiffusionsbereich 12 abgedeckt. In diesem Fall kann der Abschlussdiffusionsbereich 12 leicht durch Ionenimplantation in der Bodenfläche des Abschlussgrabens TR2 ausgebildet werden.
  • Die Vielzahl von Elementgräben TR1 ist mit einem Zwischenraum etwa ähnlich dem Zwischenraum SP1 dazwischen angeordnet. Der Abschlussgraben TR2 befindet sich abseits des Elementgrabens TR1, wobei der Zwischenraum etwa dem Zwischenraum SP2 ähnlich ist. Mit anderen Worten, die Stromdiffusionsschicht 31 mit einer höheren Störstellenkonzentration ist im aktiven Zellenbereich 101 ausgebildet, in dem die Gräben mit einem kleineren Zwischenraum dazwischen liegen, um den Einschaltwiderstand zu reduzieren, und nicht im peripheren Zellenbereich 102, in dem die Gräben mit einem größeren Zwischenraum dazwischen liegen, um die Durchbruchspannung zu erhöhen. Dadurch kann das Ungleichgewicht der Durchbruchspannung im MOSFET 501 beseitigt werden und somit ein thermischer Durchbruch durch die Konzentration eines Lawinendurchbruchstroms auf den peripheren Zellenbereich 102 verhindert werden.
  • Modifikationen
  • Bei der oben genannten Ausführungsform ist beim Elementgraben TR1 die Bodenfläche mit dem Schutzdiffusionsbereich 11 abgedeckt, wie in 3 dargestellt. Der Schutzdiffusionsbereich 11 überlappt im Grundriss fast vollständig die Bodenfläche des Elementgrabens TR1. Ebenso ist beim Abschlussgraben TR2 die Bodenfläche mit dem Abschlussdiffusionsbereich 12 abgedeckt. Der Abschlussdiffusionsbereich 12 überlappt die Bodenfläche des Abschlussgrabens TR2 im Grundriss fast vollständig.
  • Der Schutzdiffusionsbereich 11 muss jedoch nicht mit der Bodenfläche des Elementgrabens TR1 in Kontakt kommen, solange sich der Schutzdiffusionsbereich 11 an einer tieferen Stelle befindet als der Elementgraben TR1. Der Schutzdiffusionsbereich 11 muss die Bodenfläche des Elementgrabens TR1 im Grundriss nicht überlappen. Der Abschlussdiffusionsbereich 12 muss auch nicht mit der Bodenfläche des Abschlussgrabens TR2 in Kontakt kommen, solange sich der Abschlussdiffusionsbereich 12 an einer tieferen Stelle als der Abschlussgraben TR2 befindet. Der Abschlussdiffusionsbereich 12 muss auch die Bodenfläche des Abschlussgrabens TR2 im Grundriss nicht überlappen.
  • Obwohl der aktive Zellenbereich 101 eine quadratische Form hat und der periphere Zellenbereich 102 eine rechteckige Form in der Ausführungsform hat, können der aktive Zellenbereich 101 und der periphere Zellenbereich 102 auch andere Formen haben. Die Form der Gateelektrode 7 im Elementbereich 100 ist also nicht auf die Gitterform beschränkt (2), sondern kann z.B. eine Streifenform sein.
  • Gemäß 15 ist in einem MOSFET 501a bei einer ersten Modifikation in der Epitaxieschicht 20 im aktiven Zellenbereich 101 und im peripheren Zellenbereich 102 ein vom Sourcebereich 4 entfernter Sourcegraben TS ausgebildet. Der Sourcegraben TS durchdringt den p-Basisbereich 3 und die Stromdiffusionsschicht 30, um die Drift-Schicht 2 zu erreichen. Der Sourcegraben TS ist mit der Sourceelektrode 9 gefüllt. Die Bodenfläche des Sourcegrabens TS ist bei der vorliegenden Modifikation mit einem Schutzdiffusionsbereich 11a abgedeckt.
  • 16 ist eine Schnittdarstellung, die schematisch die Konfiguration eines MOSFET 501b nach einer zweiten Modifikation zeigt. Der MOSFET 501b ist ein Streifen-Typ, und so erstreckt sich die Gateelektrode 7 entlang einer Streifen-Richtung (laterale Richtung in 16) im Elementbereich 100. Ein Schutzdiffusionsbereich 11b erstreckt sich bei der vorliegenden Modifikation entlang einer Richtung, die die Streifen-Richtung (Richtung senkrecht zur Ebene gemäß 16) kreuzt. Nicht nur die Bodenfläche des Abschlussgrabens TR2, sondern auch ein Teil der inneren peripheren Seitenfläche oder Seitenwand des Abschlussgrabens TR2 ist mit einem Abschlussdiffusionsbereich 12b abgedeckt.
  • Der Abschlussdiffusionsbereich 12b erstreckt sich somit vom Abschlussbereich 200 bis zum Elementbereich 100. Das bedeutet, dass der Abschlussdiffusionsbereich 12b im Elementbereich 100 einen Eindringkörper enthält, der aus dem Abschlussbereich 200 in den Elementbereich 100 eindringt. In einem solchen Fall entspricht ein Zwischenraum zwischen dem Eindringbereich und dem Schutzdiffusionsbereich 11b neben dem Eindringbereich dem Zwischenraum SP2. Der Eindringkörper kann auch in anderen Ausführungsformen als der vorliegenden Modifikation ausgebildet werden.
  • Zweite Ausführungsform
  • Gemäß 17 enthält ein MOSFET 502 (Leistungs-Halbleiterbauelement) nach der vorliegenden Ausführungsform anstelle des Stromdiffusionsschicht 32V (3: Ausführungsform 1) eine Stromdiffusionsschicht 32L (zweite Stromdiffusionsschicht). Die Stromdiffusionsschicht 32L hat eine niedrigere Störstellenkonzentration als die Stromdiffusionsschicht 31. Das bedeutet, dass die Stromdiffusionsschicht 32L insgesamt eine geringere Störstellenkonzentration aufweist als die Stromdiffusionsschicht 31.
  • Die Stromdiffusionsschicht 32L hat eine höhere Störstellenkonzentration als die Drift-Schicht 2 zumindest auf der Oberseite der Stromdiffusionsschicht 32L (auf der pn-Übergangsfläche JF). Das bedeutet, dass die Drift-Schicht 2 und die Stromdiffusionsschicht 32L bei der vorliegenden Ausführungsform unterschiedliche Störstellenkonzentrationen aufweisen. In diesem Fall ist die Grenze zwischen der Drift-Schicht 2 und der Stromdiffusionsschicht 32L manchmal unklar, aber die Stromdiffusionsschicht 32L ist definiert als ein Bereich mit der gleichen Dicke wie die Stromdiffusionsschicht 31 bei der vorliegenden Beschreibung.
  • Der MOSFET 502 ist so konfiguriert, dass ein Bereich (die Stromdiffusionsschicht 32L), der sich von einer Bodenfläche des p-Basisbereiches 3 bis zur gleichen Dicke wie die Stromdiffusionsschicht 31 erstreckt, eine geringere Störstellenkonzentration als die Stromdiffusionsschicht 31 aufweist und eine höhere Störstellenkonzentration als die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 aufweist.
  • Bei der oben genannten Konfiguration ist die Störstellenkonzentration auf der pn-Übergangsfläche JF der Stromdiffusionsschicht 30 zwischen dem Schutzdiffusions-bereich 11A und dem Abschlussdiffusionsbereich 12 niedriger als zwischen den Schutzdiffusionsbereichen 11A und 11B wie in Ausführungsform 1.
  • Die Stromdiffusionsschichten 31 und 32L mit unterschiedlichen Störstellenkonzentrationen können durch Bildung der Stromdiffusionsschicht 30 durch Ionenimplantation unter verschiedenen Bedingungen im aktiven Zellenbereich 101 und im peripheren Zellenbereich 102 erhalten werden.
  • Andere Bauteile als das oben genannte Bauteil und das entsprechende Herstellungsverfahren sind annähernd gleich wie die in der oben beschriebenen Ausführungsform 1, so dass die gleichen oder korrespondierenden Bauteile die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform kann die Störstellenkonzentration zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 in einem Bereich zwischen der Störstellenkonzentration der Drift-Schicht 2 und der Störstellenkonzentration der Stromdiffusionsschicht 31 fein eingestellt werden. Die Differenz zwischen der Durchbruchspannung im aktiven Zellenbereich 101 und der Durchbruchspannung im peripheren Zellenbereich 102 kann somit reduziert werden.
  • Ein MOSFET 502a (Leistungs-Halbleiterbauelement) bei einer Modifikation enthält gemäß 18 anstelle der Stromdiffusionsschicht 32L (17) eine Stromdiffusionsschicht 32T (zweite Stromdiffusionsschicht). Die Stromdiffusionsschicht 32T besitzt einen Bereich 32a und einen Bereich 32b. Der Bereich 32a steht in Kontakt mit der Drift-Schicht 2 und ist durch die Bereich32b vom p-Basisbereich 3 getrennt. Die Bereich32b steht in Kontakt mit dem p-Basisbereich 3 und ist von der Drift-Schicht 2 durch den Bereich 32a getrennt.
  • Der Bereich 32a hat eine niedrigere Störstellenkonzentration als die Stromdiffusionsschicht 31 und kann die gleiche Störstellenkonzentration wie die Drift-Schicht 2 haben.
  • Die Bereich32b hat eine höhere Störstellenkonzentration als die Bereich32a und kann die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31 haben. Ein Effekt, der in etwa dem in der oben beschriebenen Ausführungsform 2 ähnlich ist, kann mit dieser Modifikation erzielt werden.
  • Dritte Ausführungsform
  • Gemäß 19 enthält ein MOSFET 503 (Leistungs-Halbleiterbauelement) nach der vorliegenden Ausführungsform eine Stromdiffusionsschicht 32P (zweite Stromdiffusionsschicht) anstelle der Stromdiffusionsschicht 32V (3: Ausführungsform 1). Die Stromdiffusionsschicht 32P besitzt einen Bereich 32h (erster Bereich) mit einer niedrigeren Störstellenkonzentration als die Stromdiffusionsschicht 31 und einen Bereich 32i (zweiter Bereich) mit einer höheren Störstellenkonzentration als der Bereich 32h. Jeder der Bereiche 32h und 32i steht in Kontakt mit dem p-Basisbereich 3.
  • Konkret hat der Bereich 32h die gleiche Störstellenkonzentration wie die Drift-Schicht 2. Der Bereich 32h ist somit ein Bereich mit einer geringeren Störstellenkonzentration als die Stromdiffusionsschicht 31. Der Bereich 32i hat die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31.
  • Bei der oben genannten Konfiguration ist die Störstellenkonzentration inf der pn-Übergangsfläche JF der Stromdiffusionsschicht 30 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 teilweise niedriger als zwischen dem Schutzdiffusionsbereich 11A und dem Schutzdiffusionsbereich 11B.
  • Die Stromdiffusionsschicht 30 bei der vorliegenden Ausführungsform kann durch Änderung des Maskenmusters, das im Rahmen des Ionenimplantationsprozesses (siehe 7) gemäß Ausführungsform 1 verwendet wird, ausgebildet werden, ohne dass die Anzahl der Implantationen besonders erhöht wird.
  • Andere Bauteile als das oben genannte Bauteil und das entsprechende Herstellungsverfahren sind annähernd gleich wie die in der oben beschriebenen Ausführungsform 1, so dass die gleichen oder korrespondierenden Bauteile die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform kann eine effektive Störstellenkonzentration zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 durch das Verhältnis des Bereichs 32h zum Bereich 32i in der Stromdiffusionsschicht 32P fein justiert werden. Der Bereich 32h der Stromdiffusionsschicht 32P hat die gleiche Störstellenkonzentration wie die Drift-Schicht 2. Dies kann den Prozess der Bereitstellung des Bereichs 32h auf der Drift-Schicht 2 vereinfachen. Der Bereich 32i der Stromdiffusionsschicht 32P hat die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31. Die Stromdiffusionsschicht 32P kann somit gleichzeitig mit der Stromdiffusionsschicht 31 ausgebildet werden.
  • Vierte Ausführungsform
  • Gemäß 20 enthält ein MOSFET 504 (Leistungs-Halbleiterbauelement) bei der vorliegenden Ausführungsform eine Stromdiffusionsschicht 32D (zweite Stromdiffusionsschicht) anstelle der Stromdiffusionsschicht 32V (3: Ausführungsform 1). Die Stromdiffusionsschicht 32D befindet sich an einer tieferen Stelle als die Stromdiffusionsschicht 31. Mit anderen Worten, die Stromdiffusionsschicht 32D als Ganzes befindet sich an einem tieferen Ort als die Stromdiffusionsschicht 31. Die pn-Übergangsfläche JF befindet sich also in einer Tiefe DP1 zwischen den Schutzdiffusionsbereichen 11A und 11B und in einer Tiefe DP2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12, und es gilt: DP2 > DP1.
  • Die Stromdiffusionsschicht 32D (zweite Stromdiffusionsschicht) kann bei der vorliegenden Ausführungsform eine niedrigere Störstellenkonzentration aufweisen als die Stromdiffusionsschicht 31 (erste Stromdiffusionsschicht), wie bei den Ausführungsformen 1 bis 3. Um diese Bedingung in Bezug auf die Störstellenkonzentration zu erfüllen, kann die Stromdiffusionsschicht 32D (zweite Stromdiffusionsschicht) eine ähnliche Konfiguration wie die Stromdiffusionsschicht 32V, 32L, 32T oder 32P (3, 17, 18 oder 19) haben, mit Ausnahme der Merkmale über die Tiefenlage.
  • Die Stromdiffusionsschicht 32D kann im Gegensatz zu den Ausführungsformen 1 bis 3 die gleiche Störstellenkonzentration aufweisen wie die Stromdiffusionsschicht 31. Wenn die Tiefen DP1 und DP2 einen großen Unterschied aufweisen, kann die Stromdiffusionsschicht 32D manchmal eine höhere Störstellenkonzentration aufweisen als die Stromdiffusionsschicht 31.
  • Andere Bauteile als das oben genannte Bauteil und das entsprechende Herstellungsverfahren sind annähernd gleich wie die in der oben beschriebenen Ausführungsform 1, so dass die gleichen oder korrespondierenden Bauteile die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform befindet sich die Stromdiffusionsschicht 31 an einer flacheren Stelle als die Stromdiffusionsschicht 32D in der Nähe des Abschlussbereichs 200. Da sich die Stromdiffusionsschicht 31 an einer flacheren Stelle befindet, diffundiert bei eingeschaltetem MOSFET 504 ein Strom in lateraler Richtung in dem Teil des Elementbereichs 100, der nicht in der Nähe des Abschlussbereichs 200 liegt. Dadurch kann ein geringer Ein-Widerstand erzielt werden.
  • Andererseits, wenn der MOSFET 504 umgekehrt vorgespannt ist, dann ist die ungenügende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche JF zur Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 dadurch bedingt, dass der Zwischenraum SP2 (3) zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 größer ist als der Zwischenraum SP1 (3). Eine Reduzierung der Durchschlagspannung durch Lawinendurchbruch, die zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auftritt, wird so verhindert. Der MOSFET 504 mit niedrigem Ein-Widerstand und hoher Durchbruchspannung ist wie oben beschrieben erhältlich.
  • Fünfte Ausführungsform
  • Gemäß 21 enthält ein MOSFET 505 (Leistungs-Halbleiterbauelement) nach der vorliegenden Ausführungsform anstelle der Stromdiffusionsschicht 32D (20: Ausführungsform 4) eine Stromdiffusionsschicht 32C (zweite Stromdiffusionsschicht). Die Stromdiffusionsschicht 32C besitzt einen Bereich 32j (erster Bereich), der sich an einer tieferen Stelle als die Stromdiffusionsschicht 31 befindet, und einen Bereich 32k (zweiter Bereich), der sich an einer flacheren Stelle als der Bereich 32j befindet. Der Bereich 32k befindet sich in der gleichen Tiefenlage wie die Stromdiffusionsschicht 31 bei der vorliegenden Ausführungsform.
  • Da sich der Bereich 32j an einer tieferen Stelle als der Bereich 32k befindet, hat die pn-Übergangsfläche JF der Stromdiffusionsschicht 32C eine Aussparung. Ein Teil der Epitaxieschicht 20 auf der Stromdiffusionsschicht 32C befindet sich entlang der Aussparung. Die Epitaxieschicht 20 hat also eine Aussparung oder Einsenkung EV über dem Bereich 32j. Die pn-Übergangsfläche JF befindet sich in der Tiefe DP1 zwischen den Schutzdiffusionsbereichen 11A und 11B, und ist teilweise in der Tiefe DP2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 von einer Bezugsfläche, die die Oberfläche der Epitaxieschicht 20 außerhalb der Aussparung EV ist. Hierbei gilt DP2 > DP1.
  • Um die Bereiche 32k und 32j in unterschiedlichen Tiefen anzuordnen, wird in der Epitaxieschicht 20 vor der Ionenimplantation die Vertiefung EV (21) zur Bildung der Stromdiffusionsschicht 30 und des p-Basisbereichs 3 im Ionenimplantationsprozess ausgebildet (siehe 7). Ionen, die auf die Vertiefung EV auftreffen, dringen tiefer in die Epitaxieschicht 20 ein, so dass sich der Bereich 32j an einer tieferen Stelle als der Bereich 32k bildet. Der Sourcebereich 4 kann entweder vor oder nach der Ausbildung der Aussparung EV ausgebildet werden.
  • Andere Bauteile als das oben genannte Bauteil und das entsprechende Herstellungsverfahren sind annähernd identisch mit denen in der oben beschriebenen Ausführungsform 4, so dass die gleichen oder korrespondierenden Bauteile die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform ist die Stromdiffusionsschicht 30 in der Epitaxieschicht 20 mit der Aussparung EV ausgebildet, so dass ein Teil der Stromdiffusionsschicht 30 selektiv an einer tieferen Stelle ausgebildet wird, ohne die bei der Ionenimplantation eingesetzte Energie zu verändern. Die Stromdiffusionsschicht 30 kann somit problemlos den Bereich 32j einbeziehen, der sich an einer tieferen Stelle zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 befindet.
  • Sechste Ausführungsform
  • 22 und 23 sind Schnittbilder, die schematisch die Konfiguration eines MOSFET 506 (Leistungs-Halbleiterbauelement) gemäß der vorliegenden Ausführungsform darstellen. Ein Querschnitt gemäß 22 entspricht einem Querschnitt gemäß 3 oder dgl. Ein Querschnitt gemäß 23 ist ein Querschnitt orthogonal zum Querschnitt gemäß 22 an einer Tiefenlage der Stromdiffusionsschicht 30.
  • Der MOSFET 506 enthält eine Stromdiffusionsschicht 32Q (zweite Stromdiffusionsschicht) anstelle der Stromdiffusionsschicht 32V (3: Ausführungsform 1). Die Stromdiffusionsschicht 32Q hat die gleiche Dicke wie die Stromdiffusionsschicht 31. Die Stromdiffusionsschicht 32Q besitzt einen Bereich 32m (erster Bereich) und einen Bereich 32n (zweiter Bereich). Die Bereich 32m hat die gleiche Störstellenkonzentration wie die Drift-Schicht 2. Die Bereich 32n hat die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31. Der Bereich 32n hat somit eine höhere Störstellenkonzentration als der Bereich 32m.
  • Jeder der Bereiche 32m und 32n steht in Kontakt mit dem p-Basisbereich 3. Der Bereich 32n steht in Kontakt mit der Gateisolierschicht 6. Mit anderen Worten, der Bereich 32n ist entlang der Peripherie des Elementgrabens TR1 und des Abschlussgrabens TR2 verteilt. Ein Teil der Stromdiffusionsschicht 32Q mit Ausnahme des Bereichs 32n entspricht dem Bereich 32m.
  • Da der Bereich 32m (angegeben mit einer gestrichelten Linie in 22) die gleiche Störstellenkonzentration wie die Drift-Schicht 2 hat, ist die Grenze zwischen dem Bereich 32m und der Drift-Schicht 2 eine imaginäre Grenze. Der Bereich 32m wird durch einen imaginären Bereich definiert, der sich unterhalb des p-Basisbereichs 3 befindet und der die gleiche Dicke wie die Stromdiffusionsschicht 31 hat. Wenn die Konfiguration der vorliegenden Ausführungsform aus einer anderen Perspektive unmittelbarer beschrieben wird, ohne den Bereich 32m zu definieren, so wird außerhalb des Bereichs 32n zwischen dem Schutzdiffusionsbereich 11A und dem terminalen Diffusionsbereich 12 keine Stromdiffusionsschicht mit einer höheren Störstellenkonzentration als die Drift-Schicht 2 ausgebildet, so dass die Drift-Schicht 2 und der p-Basisbereich 3 außerhalb des Bereichs 32n zwischen dem Schutzdiffusionsbereich 11A und dem Schutzdiffusionsbereich 11A in direktem Kontakt stehen.
  • Die Stromdiffusionsschicht 30 bei der vorliegenden Ausführungsform kann durch Änderung des Maskenmusters, das bei der Ionenimplantation verwendet wird (siehe 7), wie es in Ausführungsform 1 beschrieben ist, ausgebildet werden, ohne dass die Anzahl der Implantationen besonders erhöht wird.
  • Andere Bauteile als das oben genannte Bauteil und das entsprechende Herstellungsverfahren sind annähernd gleich wie die in der oben beschriebenen Ausführungsform 1, so dass die gleichen oder korrespondierenden Bauteile die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform ist der Bereich 32n für den Kontakt mit der Gateisolierschicht 6 ausgebildet. Das bedeutet, dass im peripheren Zellenbereich 102 der Bereich 32n an einem Ort ausgebildet wird, der als Strompfad in einem Ein-Zustand dient. Der Bereich 32n hat die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31. Der Ein-Widerstand kann daher im peripheren Zellenbereich 102 und im aktiven Zellenbereich 101 annähernd ähnlich sein.
  • Eine Erhöhung des Ein-Widerstandes durch den Bereich 32m, der ein Bereich ist, in dem im Wesentlichen keine Stromdiffusionsschicht ausgebildet ist, kann so unterdrückt werden, während der Bereich 32m zur Verfügung gestellt wird. Das bedeutet, dass ein geringerer Ein-Widerstand als beim MOSFET 501 (3: Ausführungsform 1) erreicht werden kann.
  • Andererseits kann der Bereich 32m, der der Bereich ist, in dem im Wesentlichen keine Stromdiffusionsschicht ausgebildet ist, die unzureichende Ausbreitung der Verarmungsschicht von der pn-Übergangsfläche JF auf die Drift-Schicht 2 zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 kompensieren, wenn der MOSFET 506 umgekehrt oder invers vorgespannt ist. Eine Reduzierung der Durchschlagspannung durch Lawinendurchbruch, die zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auftritt, wird somit verhindert.
  • Als Modifikation kann der Bereich 32m eine höhere Störstellenkonzentration als die Drift-Schicht 2 haben, während er eine niedrigere Störstellenkonzentration als der Bereich 32n hat. Da der Bereich 32m eine höhere Störstellenkonzentration aufweist als die Drift-Schicht 2, kann der Ein-Widerstand nach der vorliegenden Modifikation weiter reduziert werden. Der Effekt der Kompensation einer ungenügenden Ausbreitung der Verarmungsschichten kann ausreichend erreicht werden, wenn der Bereich 32m keine zu hohe Störstellenkonzentration aufweist. Bei dieser Modifikation wird der Ionenimplantationsprozess zur Bildung des Bereichs 32m im Gegensatz zur oben beschriebenen Ausführungsform durchgeführt.
  • Siebte Ausführungsform
  • 24 ist eine Schnittdarstellung, die schematisch die Konfiguration eines MOSFET 507 (Leistungs-Halbleiterbauelement) gemäß der vorliegenden Ausführungsform zeigt. Ein Querschnitt gemäß 24 entspricht dem Querschnitt gemäß 3 o.ä. entlang der Linie XXIV-XXIV gemäß 25 und 26. 25 zeigt einen Querschnitt rechtwinklig zum Querschnitt gemäß 24 an einer Tiefenlage der Stromdiffusionsschicht 30 und 26 einen Querschnitt rechtwinklig zum Querschnitt gemäß 24 in einer Tiefenlage des Schutzdiffusionsbereichs 11.
  • Der MOSFET 507 enthält eine Stromdiffusionsschicht 32R (zweite Stromdiffusionsschicht) anstelle der Stromdiffusionsschicht 32V (3: Ausführungsform 1). Die Stromdiffusionsschicht 32R hat die gleiche Störstellenkonzentration wie die Stromdiffusionsschicht 31. Die Stromdiffusionsschicht 32R hat ebenfalls die gleiche Dicke wie die Stromdiffusionsschicht 31. Die Stromdiffusionsschicht 30 einschließlich der Stromdiffusionsschichten 31 und 32R ist somit bei der vorliegenden Ausführungsform in einer ebenen Richtung einheitlich.
  • Gemäß 26 besitzt der Schutzdiffusionsbereich 11 Teile, die in einer Richtung orthogonal zum Zwischenraum SP1 (in vertikaler Richtung in 26), einem Bereich, in dem der Zwischenraum SP1 ausgebildet ist, angeordnet sind und sich mit einem Zwischenraum SP3 (dritter Zwischenraum) dazwischen bei der vorliegenden Ausführungsform befinden.
  • Der Schutzdiffusionsbereich 11 besitzt auch Abschnitte, die in einer Richtung orthogonal zum Zwischenraum SP2 (in vertikaler Richtung in 26), einem Bereich, in dem der Zwischenraum SP2 ausgebildet ist, angeordnet sind und sich mit einem Zwischenraum SP4 (vierter Zwischenraum) dazwischen befinden. Der Zwischenraum SP4 ist kleiner als der Zwischenraum SP3.
  • Die Stromdiffusionsschicht 30 ist bei der vorliegenden Ausführungsform einheitlich in der Flächenrichtung. Damit entfällt die Störstellenkonzentrationsverteilung innerhalb der Stromdiffusionsschicht 30. Das Maskenmuster entfällt somit bei der Ionenimplantation (siehe 7) zur Bildung der Stromdiffusionsschicht 30. Auch bei der Ionenimplantation zur Bildung der p-Basis-Region 3 ist das Maskenmuster überflüssig, so dass diese Prozesse kontinuierlich durchgeführt werden können. Dadurch kann der Herstellungsprozess verkürzt werden.
  • Andere Komponenten als die oben genannten Komponenten und das entsprechende Herstellungsverfahren sind annähernd identisch mit denen in der oben beschriebenen Ausführungsform 1, so dass die gleichen oder korrespondierenden Komponenten die gleichen Bezugszeichen tragen und die Beschreibung nicht wiederholt wird.
  • Bei der vorliegenden Ausführungsform kann mit der Stromdiffusionsschicht 30 ein niedriger Ein-Widerstand erreicht werden. Konkret wird die Stromdiffusionsschicht 30 in dem gesamten Bereich, einschließlich der aktiven Zellenregion 101 und dem peripheren Zellenbereich 102, einheitlich zur Verfügung gestellt. Die Stromdiffusionsschicht 30 hat somit die Wirkung, den Ein-Widerstand im peripheren Zellenbereich 102 wie im aktiven Zellenbereich 101 zu unterdrücken.
  • Andererseits kann der Zwischenraum SP4 kleiner als der Zwischenraum SP3 die ungenügende Ausbreitung der Verarmungsschicht kompensieren, die dadurch verursacht wird, dass der Zwischenraum SP2 größer als der Zwischenraum SP1 ist, wenn der MOSFET 507 umgekehrt vorgespannt ist. Mit anderen Worten, die Ausbreitung der Verarmungsschicht entlang des Zwischenraums SP4 kann die unzureichende Ausbreitung der Verarmungsschicht entlang des Zwischenraums SP2 kompensieren. Eine Reduzierung der Durchschlagsspannung durch Lawinendurchbruch, die zwischen dem Schutzdiffusionsbereich 11A und dem Abschlussdiffusionsbereich 12 auftritt, wird so verhindert.
  • Als Modifikationen können anstelle der Stromdiffusionsschicht 32R die Stromdiffusionsschicht 32C, 32D, 32L, 32P, 32Q, 32T, 32V und dergleichen, wie in den Ausführungsformen 1 bis 6 beschrieben, verwendet werden. Dadurch kann jeder von den beiden Werte Ein-Widerstand und Durchbruchspannung freier eingestellt werden. Bei dieser Modifikation wird das Maskenmuster im Ionenimplantationsverfahren zur Bildung der Stromdiffusionsschicht 30 im Gegensatz zur oben genannten Ausführungsform verwendet.
  • Ausführungsformen der vorliegenden Erfindung sind frei miteinander kombinierbar und können im Rahmen der Erfindung entsprechend modifiziert oder weggelassen werden. So kann z.B. neben SiC auch ein Galliumnitrid (GaN)-Material oder Diamant als Halbleiter mit breitem Bandabstand verwendet werden. Anstelle des SiC-Substrats 1 kann ein anderes leitfähiges Substrat verwendet werden. Das Substrat ist vorzugsweise für das epitaktische Wachstum des oben genannten Halbleiters mit breitem Bandabstand geeignet und wird z.B. aus einem ähnlichen Halbleiter mit breitem Bandabstand hergestellt.
  • Als Gateisolierschicht des MOSFETs kann auch eine andere Isolierschicht als eine Oxidschicht verwendet werden. Das bedeutet, dass das Leistungs-Halbleiterbauelement ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) sein kann, der kein MOSFET ist. Das Leistungs-Halbleiterbauelement ist nicht auf einen MISFET beschränkt und kann z.B. ein IGBT sein. Der IGBT wird erhalten, indem man den Leitfähigkeitstyp des Substrats auf den zweiten Leitfähigkeitstyp einstellt oder eine Kollektorschicht des zweiten Leitfähigkeitstyps zwischen dem Substrat und einer zweiten Elektrode ausbildet.
  • In diesem Fall fungieren eine erste Elektrode bzw. die zweite Elektrode als Emitter- und Kollektorelektrode des IGBT. Der erste Leitfähigkeitstyp kann der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein. In diesem Fall wird der Spender durch einen Akzeptor ersetzt und der Akzeptor durch einen Spender in der oben genannten Beschreibung.
  • Bezugszeichenliste
    • JF
    pn-Übergangsfläche,
    SP1
    erster Zwischenraum,
    SP2
    zweiter Zwischenraum,
    SP3
    dritter Zwischenraum,
    SP4
    vierter Zwischenraum,
    TR1
    Elementgraben,
    TS
    Sourcegraben,
    TR2
    Abschlussgraben,
    1
    SiC-Substrat,
    2
    Drift-Schicht,
    3
    p-Basisbereich,
    4
    Sourcebereich,
    6
    Gate Isolierschicht,
    6A
    Siliciumoxidschicht (Isolierschicht),
    7
    Gate-Elektrode,
    7A
    PolySiliciumschicht (leitfähige Schicht),
    7P
    Gate-Extraktionselektrode,
    8
    Zwischenschicht-Isolierschicht,
    9
    Quellenelektrode,
    10
    Drainelektrode,
    11
    Schutzdiffusionsbereich
    11a
    Schutzdiffusionsbereich
    11b
    Schutzdiffusionsbereich,
    11
    Erster Schutzdiffusionsbereich,
    11B
    zweiter Schutzdiffusionsbereich,
    12, 12b
    Abschlussdiffusionsbereich
    13
    Hartmaske
    14
    Resistmaske
    15
    Siliciumoxidschicht
    16
    Implantationsmaske
    17
    Kontaktloch
    19
    Ätzmaske
    20
    Epitaxieschicht
    30
    Stromdiffusionsschicht
    31
    erste Stromdiffusionsschicht
    32C
    zweite Stromdiffusionsschicht
    32D, 32L
    zweite Stromdiffusionsschicht
    32P, 32Q
    zweite Stromdiffusionsschicht
    32T, 32V
    zweite Stromdiffusionsschicht
    37
    Gate-Pad
    100
    Elementbereich
    101
    aktive Zellenregion
    102
    peripherer Zellenbereich
    200
    Abschlussbereich
    501 bis 507
    MOSFET (Leistungs-Halbleiterbauelement)
    501a, 501b, 501b
    MOSFET (Leistungs-Halbleiterbauelement)
    502a
    MOSFET (Leistungs-Halbleiterbauelement)

Claims (12)

  1. Leistungs-Halbleiterbauelement (501-503, 506), das Folgendes aufweist: eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand; einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht (2) in einem Elementbereich (100) ausgebildet ist; einen Sourcebereich (4) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (3) ausgebildet ist; eine Gateisolierschicht (6), die auf einer Seitenfläche/ Seitenwand oder einer Seitenwand/Seitenfläche und einer Bodenfläche eines Elementgrabens (TR1) ausgebildet ist, wobei der Elementgraben (TR1) den Basisbereich (3) und den Sourcebereich (4) durchdringt, so dass er die Drift-Schicht (2) erreicht; eine Gateelektrode (7), die im Inneren des Elementgrabens (TR1) mit der Gateisolierschicht (6) dazwischen ausgebildet ist; einen Schutzdiffusionsbereich (11) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht (2) als der Elementgraben (TR1) in dem Elementbereich (100) ausgebildet ist; eine Stromdiffusionsschicht (30) des ersten Leitfähigkeitstyps, die unter dem Basisbereich (3) ausgebildet ist; eine Gate-Extraktionselektrode (7P), die in einem Abschlussbereich (200), der den Elementbereich (100) umgibt, in einem Abschlussgraben (TR2) mit einer Isolierschicht (6P) dazwischen ausgebildet und mit der Gateelektrode (7) elektrisch verbunden ist, wobei der Abschlussgraben (TR2) eine Seitenfläche oder Seitenwand aufweist, die mit dem Basisbereich (3) in Kontakt steht; und einen Abschlussdiffusionsbereich (12) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben (TR2) in dem Abschlussbereich (200) ausgebildet ist, wobei in einer Schnittdarstellung, der Schutzdiffusionsbereich (11) einen ersten Schutzdiffusionsbereich (11A) und einen zweiten Schutzdiffusionsbereich (11B) besitzt, wobei sich der erste Schutzdiffusionsbereich (11A) in dem Elementbereich (100) an einem Ort befindet, der dem Abschlussbereich (200) am nächsten liegt, und der zweite Schutzdiffusionsbereich (11B) entfernt von dem ersten Schutzdiffusionsbereich (11A) mit einem ersten Zwischenraum (SP1) dazwischen liegt, ein zweiter Zwischenraum (SP2), der ein Abstand zwischen dem Abschlussdiffusionsbereich (12) und dem ersten Schutzdiffusionsbereich (11A) ist, größer als der erste Zwischenraum (SP1) ist, die Stromdiffusionsschicht (30) eine erste Stromdiffusionsschicht (31) und eine zweite Stromdiffusionsschicht (32V, 32L, 32P) besitzt, wobei die erste Stromdiffusionsschicht (31) zwischen dem ersten Schutzdiffusionsbereich (1IA) und dem zweiten Schutzdiffusionsbereich (11B) angeordnet ist und eine höhere Störstellenkonzentration als die Drift-Schicht (2) aufweist, wobei die zweite Stromdiffusionsschicht (32V, 32L, 32P) zwischen dem ersten Schutzdiffusionsbereich (11A) und dem Abschlussdiffusionsbereich (12) angeordnet ist und die zweite Stromdiffusionsschicht (32V, 32L) einen Bereich mit einer niedrigeren Störstellenkonzentration als die erste Stromdiffusionsschicht (31) besitzt.
  2. Leistungs-Halbleiterbauelement (501) nach Anspruch 1, wobei die zweite Stromdiffusionsschicht (32V) die gleiche Störstellenkonzentration wie die Drift-Schicht (2) aufweist.
  3. Leistungs-Halbleiterbauelement (502) nach Anspruch 1, wobei die zweite Stromdiffusionsschicht (32L) eine höhere Störstellenkonzentration aufweist als die Drift-Schicht (2).
  4. Leistungs-Halbleiterbauelement (503, 506) nach Anspruch 1, wobei die zweite Stromdiffusionsschicht (32P, 32Q) einen ersten Bereich (32h, 32m) mit einer niedrigeren Störstellenkonzentration als die erste Stromdiffusionsschicht (31) und einen zweiten Bereich (32i, 32n) mit einer höheren Störstellenkonzentration als der erste Bereich (32h) besitzt.
  5. Leistungs-Halbleiterbauelement (503) nach Anspruch 4, wobei der erste Bereich (32h) die gleiche Störstellenkonzentration wie die Drift-Schicht (2) aufweist.
  6. Leistungs-Halbleiterbauelement (503) nach einem der Ansprüche 4 oder 5, wobei der zweite Bereich (32i) die gleiche Störstellenkonzentration wie die erste Stromdiffusionsschicht (31) aufweist.
  7. Leistungs-Halbleiterbauelement (506) nach Anspruch 4, wobei der zweite Bereich (32n) die gleiche Störstellenkonzentration wie die erste Stromdiffusionsschicht (31) aufweist und mit der Gateisolierschicht (6) in Kontakt steht.
  8. Leistungs-Halbleiterbauelement (501-503) nach einem der Ansprüche 1 bis 7, wobei die zweite Stromdiffusionsschicht (32V, 32L, 32P, 32Q) die gleiche Dicke wie die erste Stromdiffusionsschicht (31) aufweist.
  9. Leistungs-Halbleiterbauelement (507), das Folgendes aufweist: eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand; einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht (2) in einem Elementbereich (100) gebildet ist; einen Sourcebereich (4) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (3) ausgebildet ist; eine Gateisolierschicht (6), die auf einer Seitenfläche/ Seitenwand und einem Boden eines Elementgrabens (TR1) ausgebildet ist, wobei der Elementgraben (TR1) den Basisbereich (3) und den Sourcebereich (4) durchdringt, so dass er die Drift-Schicht (2) erreicht; eine Gateelektrode (7), die im Inneren des Elementgrabens (TR1) mit der Gateisolierschicht (6) dazwischen gebildet ist; einen Schutzdiffusionsbereich (11) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht (2) als der Elementgraben (TR1) in dem Elementbereich (100) ausgebildet ist; eine Stromdiffusionsschicht (30) des ersten Leitfähigkeitstyps, die unter dem Basisbereich (3) gebildet ist; eine Gate-Extraktionselektrode (7P), die in einem Abschlussbereich (200), der den Elementbereich (100) umgibt, in einem Abschlussgraben (TR2) mit einer Isolierschicht (6P) dazwischen ausgebildet und mit der Gateelektrode (7) elektrisch verbunden ist, wobei der Abschlussgraben (TR2) eine Seitenfläche/ Seitenwand aufweist, die mit dem Basisbereich (3) in Kontakt steht; und einen Abschlussdiffusionsbereich (12) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben (TR2) in dem Abschlussbereich (200) ausgebildet ist, wobei in einer Schnittansicht der Schutzdiffusionsbereich (11) einen ersten Schutzdiffusionsbereich (11A), der sich in dem Elementbereich (100) an einem Ort befindet, der dem Abschlussbereich (200) am nächsten liegt, und einen zweiten Schutzdiffusionsbereich (11B) besitzt, der sich von dem ersten Schutzdiffusionsbereich (11A) entfernt befindet, wobei ein erster Raum (SP1) dazwischen liegt, und einen zweiten Raum (SP2), der ein Abstand zwischen dem Abschlussdiffusionsbereich (12) und dem ersten Schutzdiffusionsbereich (11A) ist, der größer ist als der erste Raum (TR1), wobei der Schutzdiffusionsbereich (11) Folgendes aufweist: Abschnitte, die in einer Richtung orthogonal zum ersten Raum (SP1) angeordnet sind, einen Bereich, in dem der erste Raum (SP1) ausgebildet ist, und der mit einem dritten Raum (SP3) dazwischen angeordnet ist; und Abschnitte, die in einer Richtung orthogonal zu dem zweiten Raum (SP2) angeordnet sind, einen Bereich, in dem der zweite Raum (SP2) ausgebildet ist, und der mit einem vierten Raum (SP4) dazwischen angeordnet ist, und wobei der vierte Raum (SP4) kleiner ist als der dritte Raum (SP3).
  10. Leistungs-Halbleiterbauelement (501), das Folgendes aufweist: eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps aus einem Halbleiter mit breitem Bandabstand; einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht (2) in einem Elementbereich (100) gebildet ist; einen Sourcebereich (4) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (3) ausgebildet ist; eine Gateisolierschicht (6), der auf einer Seitenfläche und einem Boden eines Elementgrabens (TR1) ausgebildet ist, wobei der Elementgraben (TR1) den Basisbereich (3) und den Sourcebereich (4) durchdringt, so dass er die Drift-Schicht (2) erreicht; eine Gateelektrode (7), die im Inneren des Elementgrabens (TR1) mit der Gateisolierschicht (6) dazwischen gebildet ist; einen Schutzdiffusionsbereich (11) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht (2) als der Elementgraben (TR1) in dem Elementbereich (100) ausgebildet ist; eine Stromdiffusionsschicht (31) des ersten Leitfähigkeitstyps, die unter dem Basisbereich (3) gebildet ist; eine Gate-Extraktionselektrode (7P), die in einem Abschlussbereich (200), der den Elementbereich (100) umgibt, in einem Abschlussgraben (TR2) mit einer Isolierschicht (6P) dazwischen ausgebildet und mit der Gateelektrode (7) elektrisch verbunden ist, wobei der Abschlussgraben (TR2) eine Seitenfläche aufweist, die mit dem Basisbereich (3) in Kontakt steht; und einen Abschlussdiffusionsbereich (12) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben (TR2) in dem Abschlussbereich (200) ausgebildet ist, wobei in einer Schnittdarstellung, der Schutzdiffusionsbereich (11) einen ersten Schutzdiffusionsbereich (11A) und einen zweiten Schutzdiffusionsbereich (11B) besitzt, wobei sich der erste Schutzdiffusionsbereich (11A) in dem Elementbereich (100) an einem Ort befindet, der dem Abschlussbereich (200) am nächsten liegt, und der zweite Schutzdiffusionsbereich (11B) entfernt von dem ersten Schutzdiffusionsbereich (11A) mit einem ersten Raum (SP1) dazwischen liegt, ein zweiter Raum (SP2), der ein Abstand zwischen dem Abschlussdiffusionsbereich (12) und dem ersten Schutzdiffusionsbereich (11A) ist, und der größer als der erste Raum (SP1) ist, die Stromdiffusionsschicht (31) zwischen dem ersten Schutzdiffusionsbereich (11A) und dem zweiten Schutzdiffusionsbereich (11B) liegt und eine höhere Störstellenkonzentration als die Drift-Schicht (2) aufweist, und die Drift-Schicht (2) und der Basisbereich (3) in direktem Kontakt zueinander stehen zwischen dem ersten Schutzdiffusionsbereich (11A) und dem Abschlussdiffusionsbereich (12) in der Schnittansicht.
  11. Leistungs-Halbleiterbauelement (504, 505), das Folgendes aufweist: eine Drift-Schicht (2) eines ersten Leitfähigkeitstyps aus einem Breitbandabstand-Halbleiter; einen Basisbereich (3) eines zweiten Leitfähigkeitstyps, der über der Drift-Schicht (2) in einem Elementbereich (100) gebildet ist; einen Quellbereich (4) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (3) ausgebildet ist; eine Gateisolierschicht (6), die auf einer Seitenfläche und einem Boden eines Elementgrabens (TR1) ausgebildet ist, wobei der Elementgraben (TR1) den Basisbereich (3) und den Sourcebereich (4) durchdringt, so dass er die Drift-Schicht (2) erreicht; eine Gateelektrode (7), die im Inneren des Elementgrabens (TR1) mit der Gateisolierschicht (6) dazwischen gebildet ist; einen Schutzdiffusionsbereich (11) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle in der Drift-Schicht (2) als der Elementgraben (TR1) in dem Elementbereich (100) ausgebildet ist; eine Stromdiffusionsschicht (30) des ersten Leitfähigkeitstyps, die unter dem Basisbereich (3) gebildet ist; eine Gate-Extraktionselektrode (7P), die in einem Abschlussbereich (200), der den Elementbereich (100) umgibt, in einem Abschlussgraben (TR2) mit einer Isolierschicht (6P) dazwischen ausgebildet und mit der Gateelektrode (7) elektrisch verbunden ist, wobei der Abschlussgraben (TR2) eine Seitenfläche aufweist, die mit dem Basisbereich (3) in Kontakt steht; und einen Abschlussdiffusionsbereich (12) des zweiten Leitfähigkeitstyps, der an einer tieferen Stelle als der Abschlussgraben (TR2) in dem Abschlussbereich (200) ausgebildet ist, wobei in einer Schnittdarstellung, der Schutzdiffusionsbereich (11) einen ersten Schutzdiffusionsbereich (11A) und einen zweiten Schutzdiffusionsbereich (11B) besitzt, wobei sich der erste Schutzdiffusionsbereich (11A) in dem Elementbereich (100) an einem Ort befindet, der dem Abschlussbereich (200) am nächsten liegt, und der zweite Schutzdiffusionsbereich (11B) entfernt von dem ersten Schutzdiffusionsbereich (11A) mit einem ersten Raum (SP1) dazwischen liegt, ein zweiter Raum (SP2), der ein Abstand zwischen dem Abschlussdiffusionsbereich (12) und dem ersten Schutzdiffusionsbereich (11A) ist, größer ist als der erste Raum (SP1) ist, die Stromdiffusionsschicht (30) eine erste Stromdiffusionsschicht (31) und eine zweite Stromdiffusionsschicht (32D, 32C) aufweist, wobei die erste Stromdiffusionsschicht (31) zwischen dem ersten Schutzdiffusionsbereich (11A) und dem zweiten Schutzdiffusionsbereich (11B) angeordnet ist und eine höhere Störstellenkonzentration als die Drift-Schicht (2) aufweist, wobei die zweite Stromdiffusionsschicht (32D, 32C) zwischen dem ersten Schutzdiffusionsbereich (11A) und dem Abschlussdiffusionsbereich (12) angeordnet ist und die gleiche Dicke wie die erste Stromdiffusionsschicht (31) aufweist, und wobei die zweite Stromdiffusionsschicht (32D, 32C) einen Bereich besitzt, der sich an einer tieferen Stelle befindet als die erste Stromdiffusionsschicht (31).
  12. Leistungs-Halbleiterbauelement (505) nach Anspruch 11, wobei die zweite Stromdiffusionsschicht (32C) einen ersten Bereich (32j), der sich an einer tieferen Stelle als die erste Stromdiffusionsschicht (31) befindet, und einen zweiten Bereich (32k) aufweist, die sich an einer flacheren Stelle als der erste Bereich (32j) befindet.
DE112016002613.7T 2015-06-09 2016-05-16 Leistungs-Halbleiterbauelement Active DE112016002613B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015116700 2015-06-09
JP2015-116700 2015-06-09
PCT/JP2016/064473 WO2016199546A1 (ja) 2015-06-09 2016-05-16 電力用半導体装置

Publications (2)

Publication Number Publication Date
DE112016002613T5 DE112016002613T5 (de) 2018-03-01
DE112016002613B4 true DE112016002613B4 (de) 2022-04-28

Family

ID=57504533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016002613.7T Active DE112016002613B4 (de) 2015-06-09 2016-05-16 Leistungs-Halbleiterbauelement

Country Status (5)

Country Link
US (1) US10229969B2 (de)
JP (1) JP6312933B2 (de)
CN (1) CN107683530B (de)
DE (1) DE112016002613B4 (de)
WO (1) WO2016199546A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007186B4 (de) 2017-03-07 2024-06-27 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854761B1 (en) * 2015-03-30 2020-12-01 Southern Methodist University Electronic switch and active artificial dielectric
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110431669B (zh) * 2017-03-07 2023-03-28 三菱电机株式会社 半导体装置以及电力变换装置
JP2019110160A (ja) * 2017-12-15 2019-07-04 株式会社東芝 半導体装置
TW201944596A (zh) * 2018-04-18 2019-11-16 力智電子股份有限公司 功率半導體元件
US10672883B2 (en) * 2018-10-16 2020-06-02 AZ Power, Inc Mixed trench junction barrier Schottky diode and method fabricating same
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035390A1 (en) 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
JP2005322949A (ja) 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
JP2009194065A (ja) 2008-02-13 2009-08-27 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012178536A (ja) 2011-02-02 2012-09-13 Rohm Co Ltd 半導体装置およびその製造方法
US8431991B2 (en) 2007-11-07 2013-04-30 Fuji Electric Co., Ltd. Semiconductor device
DE112014003489T5 (de) 2013-08-01 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294157A (ja) * 2007-05-23 2008-12-04 Toshiba Corp 半導体装置及びその製造方法
WO2009096412A1 (ja) 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. 半導体装置
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP5582102B2 (ja) * 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
JP2013135092A (ja) 2011-12-27 2013-07-08 Hitachi Ltd トレンチゲート型半導体装置
JP6107597B2 (ja) * 2013-03-26 2017-04-05 豊田合成株式会社 半導体装置およびその製造方法
JP6199755B2 (ja) * 2014-01-27 2017-09-20 トヨタ自動車株式会社 半導体装置
US9837526B2 (en) * 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
JP6802454B2 (ja) * 2016-08-05 2020-12-16 富士電機株式会社 半導体装置およびその製造方法
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998035390A1 (en) 1997-02-07 1998-08-13 Cooper James Albert Jr Structure for increasing the maximum voltage of silicon carbide power transistors
JP2005322949A (ja) 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
US8431991B2 (en) 2007-11-07 2013-04-30 Fuji Electric Co., Ltd. Semiconductor device
JP2009194065A (ja) 2008-02-13 2009-08-27 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012178536A (ja) 2011-02-02 2012-09-13 Rohm Co Ltd 半導体装置およびその製造方法
US9349856B2 (en) 2013-03-26 2016-05-24 Toyoda Gosei Co., Ltd. Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
DE112014003489T5 (de) 2013-08-01 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007186B4 (de) 2017-03-07 2024-06-27 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler

Also Published As

Publication number Publication date
JPWO2016199546A1 (ja) 2017-09-14
US20180358431A1 (en) 2018-12-13
WO2016199546A1 (ja) 2016-12-15
US10229969B2 (en) 2019-03-12
DE112016002613T5 (de) 2018-03-01
CN107683530A (zh) 2018-02-09
JP6312933B2 (ja) 2018-04-18
CN107683530B (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007772B3 (de) Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112011101442B4 (de) Halbleitervorrichtung
DE112015004766B4 (de) Halbleitervorrichtungen
DE112010005681B4 (de) Leistungshalbleiterbauteil
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112018003104T5 (de) Halbleitervorrichtung
DE102018215257B4 (de) Halbleitervorrichtung
DE112016006380B4 (de) Halbleiterbauelement
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112016004718B4 (de) Halbleitereinheit
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final