DE102020006529A1 - Leistungsvorrichtung mit abgestuftem Kanal - Google Patents

Leistungsvorrichtung mit abgestuftem Kanal Download PDF

Info

Publication number
DE102020006529A1
DE102020006529A1 DE102020006529.5A DE102020006529A DE102020006529A1 DE 102020006529 A1 DE102020006529 A1 DE 102020006529A1 DE 102020006529 A DE102020006529 A DE 102020006529A DE 102020006529 A1 DE102020006529 A1 DE 102020006529A1
Authority
DE
Germany
Prior art keywords
layer
power device
pocket
silicon carbide
retrograde
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020006529.5A
Other languages
English (en)
Inventor
Kevin Kyuheon Cho
Bongyong Lee
Kyeongseok Park
Doojin Choi
Thomas Neyer
James Joseph Victory
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102020006529A1 publication Critical patent/DE102020006529A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Leistungsvorrichtung schließt ein Siliciumcarbidsubstrat ein. Ein Gate ist auf einer ersten Seite des Siliciumcarbidsubstrats bereitgestellt. Ein abgestufter Kanal schließt einen ersten Bereich mit einer ersten Dotierstoffkonzentration und einen zweiten Bereich mit einer zweiten Dotierstoffkonzentration ein, wobei die zweite Dotierstoffkonzentration größer als die erste Dotierstoffkonzentration ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf eine Siliciumcarbid (SiC)-Leistungshalb leitervorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Leistungshalbleitervorrichtungen werden in vielen verschiedenen Branchen eingesetzt. Einige dieser Branchen, wie Telekommunikation, Computer und Ladesysteme, entwickeln sich rasch. Im Vergleich zu Silicium (Si)-Leistungsvorrichtungen weisen Siliciumcarbid (SiC)-Leistungsvorrichtungen (z. B. MOSFETs) einen niedrigeren Einschaltwiderstand, ein höheres elektrisches Durchbruchfeld, höhere Schaltgeschwindigkeiten und eine höhere Betriebstemperatur auf. Diese Eigenschaften machen SiC-Leistungsvorrichtungen zu einem besseren Kandidaten, weil die Abmessungen der Leistungsvorrichtungen kleiner werden.
  • Wenn sich die Größe von SiC-Vorrichtungen jedoch verkleinert, werden physikalische Eigenschaften, wie Schwellenspannung, Einschaltwiderstand, Durchgreifen und dergleichen, stark durch geometrische Profile beeinflusst. Zum Beispiel können Gate-Oberflächenprofil und hohe Grenzflächenzustandsdichte bei SiO2/SiC eine niedrige Kanalmobilität und Schwellenspannungsinstabilität bewirken.
  • KURZDARSTELLUNG DER ERFINDUNG
  • In einer Ausführungsform schließt eine Leistungshalbleitervorrichtung ein Siliciumcarbidsubstrat, ein Gate, das auf einer ersten Seite des Siliciumcarbidsubstrats bereitgestellt ist, und einen abgestuften Kanal ein, der einen ersten Bereich mit einer ersten Dotierstoffkonzentration und einen zweiten Bereich mit einer zweiten Dotierstoffkonzentration einschließt. Die zweite Dotierstoffkonzentration ist größer als die erste Dotierstoffkonzentration.
  • In einer Ausführungsform schließt die Leistungsvorrichtung ferner eine Driftschicht, die über dem Siliciumcarbidsubstrat bereitgestellt ist; eine retrograde Wanne; und eine Tasche ein, die innerhalb der retrograden Wanne bereitgestellt ist.
  • In einer Ausführungsform schließt der erste Bereich des abgestuften Kanals einen schwach dotierten Bereich des Retrograden ein und der zweite Bereich des abgestuften Kanals schließt die Tasche ein.
  • In einer Ausführungsform weist die Driftschicht eine n-Typ-Leitfähigkeit und die retrograde Wanne eine p-Typ-Leitfähigkeit auf. Die Tasche weist eine p-Typ-Leitfähigkeit auf.
  • In einer Ausführungsform ist die Leistungsvorrichtung ein MOSFET und die Tasche hat bei Betrachtung von oben eine Form eines Halos.
  • In einer Ausführungsform ist die zweite Dotierstoffkonzentration mindestens 5-mal größer als die erste Dotierstoffkonzentration. In einer Ausführungsform ist die zweite Dotierstoffkonzentration mindestens 10-mal größer als die erste Dotierstoffkonzentration.
  • In einer Ausführungsform schließt die Leistungsvorrichtung ferner einen Source-Bereich, der auf der ersten Seite des Siliciumcarbidsubstrats bereitgestellt ist; eine Driftschicht, die über dem Siliciumcarbidsubstrat bereitgestellt ist und eine hexagonale Kristallstruktur aufweist; eine retrograde Wanne; eine Tasche, die innerhalb der retrograden Wanne bereitgestellt ist; und eine Drain-Elektrode ein, die auf einer zweiten Seite des Siliciumcarbidsubstrats bereitgestellt ist.
  • In einer Ausführungsform weist der Source-Bereich eine n-Typ-Leitfähigkeit auf, und das Retrograde weist eine p-Typ-Leitfähigkeit auf.
  • In einer Ausführungsform wird ein Verfahren zum Ausbilden einer Leistungshalbleitervorrichtung offenbart. Das Verfahren schließt ein Bereitstellen einer Siliciumcarbidschicht einer ersten Leitfähigkeit; ein Ausbilden einer retrograden Wanne einer zweiten Leitfähigkeit, wobei die retrograde Wanne einen schwach dotierten Bereich in der Nähe einer Oberfläche der Siliciumcarbidschicht und einen unter dem schwach dotierten Bereich bereitgestellten stark dotierten Bereich aufweist; ein Ausbilden einer Tasche der zweiten Leitfähigkeit innerhalb der retrograden Wanne, wobei die Tasche ein stark dotierter Bereich ist; und ein Ausbilden eines Gates über der Oberfläche der Siliciumcarbidschicht ein.
  • In einer Ausführungsform definieren die Tasche und der schwach dotierte Bereich der retrograden Wanne einen abgestuften Kanal für die Leistungshalbleitervorrichtung.
  • In einer Ausführungsform schließt das Verfahren ferner ein Abscheiden einer ersten Materialschicht über der Siliciumcarbidschicht; und ein Strukturieren der ersten Materialschicht ein, um einen ersten Abstandshalter zu erhalten. Die Tasche wird durch Implantieren von ersten Dotierstoffen der zweiten Leitfähigkeit in die retrograde Wanne unter Verwendung des ersten Abstandshalters als Implantationsmaske ausgebildet.
  • In einer Ausführungsform verhindert der erste Abstandshalter, dass die ersten Dotierstoffe in einen Abschnitt des schwach dotierten Bereichs des Retrograden implantiert werden, und die ersten Dotierstoffe werden ohne einen Implantationsneigungswinkel in die retrograde Wanne implantiert.
  • In einer Ausführungsform schließt das Verfahren ferner ein Abscheiden einer Hartmaskenschicht über der Siliciumcarbidschicht; und ein Strukturieren der Hartmaskenschicht ein. Die erste Materialschicht wird über der strukturierten Hartmaskenschicht abgeschieden, und der erste Abstandshalter wird auf einer Seitenwand der strukturierten Hartmaskenschicht bereitgestellt.
  • Figurenliste
    • 1 veranschaulicht eine Leistungshalbleitervorrichtung gemäß einer Ausführungsform.
    • 2 bis 8 veranschaulichen ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einem abgestuften Kanal gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Ausführungsformen der vorliegenden Anmeldung beziehen sich auf eine Siliciumcarbid-Leistungshalbleitervorrichtung. Bei der Leistungsvorrichtung kann es sich um einen MOSFET, IGBT oder dergleichen handeln. Zur Veranschaulichung kann die Leistungsvorrichtung hierin als MOSFET beschrieben werden.
  • In einer Ausführungsform weist die Leistungshalbleitervorrichtung einen Kanal mit einem abgestuften Dotierungsprofil auf. Die Leistungsvorrichtung kann ein SIC-MOSFET, z. B. 4H-SIC-MOSFET, mit einer retrograden P-Wanne sein. Eine lokalisierte stark dotierte Tasche wird angrenzend an einen Source-Bereich ausgebildet. Der abgestufte Kanal weist einen schwach dotierten Bereich und einen stark dotierten Bereich auf. Der abgestufte Kanal verbessert die Schwellenspannungssteuerung und verhindert Durchgreifeffekte. Der abgestufte Kanal ermöglicht es auch, eine Kanallänge zu reduzieren, ohne signifikante nachteilige Effekte kurzer Kanäle zu realisieren. Die stark dotierte Tasche wird in der P-Wanne durch Implantieren von Dotierstoffen ohne Aufbringen eines Neigungswinkels ausgebildet. In einer Implementierung wird ein Abstandshalter als Implantationsmaske verwendet, so dass die stark dotierte Tasche unter Verwendung eines selbstjustierten Implantationsschritts ausgebildet werden kann.
  • Eine ausführliche Beschreibung von Ausführungsformen wird nachstehend zusammen mit beigefügten Figuren bereitgestellt. Der Umfang dieser Offenbarung ist nur durch die Ansprüche begrenzt und umfasst zahlreiche Alternativen, Modifikationen und Äquivalente. Obwohl Schritte verschiedener Prozesse in einer bestimmten Reihenfolge dargestellt werden, sind die Ausführungsformen nicht notwendigerweise darauf beschränkt, in der aufgeführten Reihenfolge ausgeführt zu werden. In einigen Ausführungsformen können bestimmte Vorgänge gleichzeitig, in einer anderen als der beschriebenen Reihenfolge oder überhaupt nicht ausgeführt werden.
  • Zahlreiche spezifische Details sind in der folgenden Beschreibung dargelegt. Diese Details werden zur Förderung eines gründlichen Verständnisses des Umfangs dieser Offenbarung durch spezifische Beispiele bereitgestellt, und Ausführungsformen können gemäß den Ansprüchen ohne einige dieser spezifischen Details praktiziert werden. Dementsprechend sind die spezifischen Ausführungsformen dieser Offenbarung veranschaulichend und sollen nicht ausschließlich oder einschränkend sein. Aus Gründen der Klarheit wurde technisches Material, das in den mit dieser Offenbarung zusammenhängenden technischen Gebieten bekannt ist, nicht ausführlich beschrieben, damit die Offenbarung nicht unnötig verschleiert wird.
  • 1 veranschaulicht eine Leistungshalbleitervorrichtung 100 gemäß einer Ausführungsform. Die Leistungsvorrichtung 100 kann ein SIC-MOSFET sein, der auf einem SiC-Substrat mit hexagonaler Kristallstruktur, z. B. 4H-SiC, ausgebildet ist. Die Leistungsvorrichtung 100 schließt ein stark dotiertes SiC-Substrat 102 mit einem n-Typ-Leitfähigkeitstyp und eine auf dem Substrat 102 epitaktisch aufgewachsene schwach dotierte SiC-Schicht 104 mit einem n-Typ-Leitfähigkeitstyp ein. Ein Gate 106 ist über einer oberen Oberfläche der n-Schicht 104 (oder der Driftschicht) bereitgestellt. Mit anderen Worten ist das Gate 106 auf der Vorderseite der Leistungsvorrichtung 100 bereitgestellt. Das Gate 106 schließt in einer Ausführungsform Polysilicium ein. Zwischen dem Gate 106 und der n-Schicht 104 ist eine Gate-Isolationsschicht 108 bereitgestellt. Die Gate-Isolationsschicht 108 ist in einer Implementierung thermisch aufgewachsenes Siliciumoxid, kann aber in anderen Implementierungen ein anderes dielektrisches Material wie Siliciumnitrid sein. Ein Gate-Abstandshalter 110 wird über dem Gate 106 ausgebildet, um das Gate zu schützen.
  • P-Wannen 112 sind in einem oberen Abschnitt der n-Schicht 104 bereitgestellt und überlappen sich mit dem Gate 106, um einen Kanalbereich zu definieren. In einer Ausführungsform sind die P-Wannen retrograde Wannen mit einem retrograden Dotierungsprofil, wobei ein Bereich 112a nahe der oberen Oberfläche der n-Schicht 104 schwach dotiert ist und ein Bereich 112b tiefer innerhalb der P-Wanne stark dotiert ist. Wie hierin verwendet, kann die obere Oberfläche der n-Schicht 104 als die Oberfläche der n-Schicht 104 (oder der Leistungsvorrichtung 100) bezeichnet werden.
  • In den P-Wannen 112 sind auf der Oberfläche der Leistungsvorrichtung 100 Source-Bereiche 114 mit einer n-Typ-Leitfähigkeit ausgebildet. Die Source-Bereiche 114 überlappen sich mit dem Gate 106, so dass sie elektrisch gekoppelt sein können.
  • Innerhalb der P-Wannen 112 sind benachbart zu den Source-Bereichen 114 Taschen 116 einer p-Typ-Leitfähigkeit ausgebildet. In einer Ausführungsform erstrecken sich die Taschen 116 vertikal mindestens von der Oberfläche der Leistungsvorrichtung 100 zu dem stark dotierten Bereich 112b der P-Wanne. In einer Ausführungsform können die Taschen 116 bei Betrachten von oben eine Form eines Halo aufweisen. Die Taschen (P-Taschen) 116 sind stark dotiert und dienen als Teil des abgestuften Kanals für die Leistungsvorrichtung 100. In einer Ausführungsform werden die P-Taschen 116 unter Verwendung eines Implantationsverfahrens ausgebildet, das keinen Neigungswinkel verwendet, was den Implantationsprozess vereinfacht, wie nachstehend erläutert wird.
  • Ein Kanalbereich 118 der Leistungsvorrichtung 100 erstreckt sich von dem Source-Bereich 114 zu der n-Schicht 104 (oder zu einem Rand der P-Wanne 112). Der Kanalbereich 118 ist ein abgestufter Kanal, der den schwach dotierten Bereich 112 a der P-Wanne und die stark dotierte P-Tasche 116 einschließt. Die Dotierstoffkonzentration der stark dotierten P-Tasche 116 kann 5- bis 20-mal größer sein als die des schwach dotierten Bereichs 112a. In einer Ausführungsform ist die Dotierstoffkonzentration der stark dotierten P-Tasche 116 etwa 10-mal größer als die des schwach dotierten Bereichs 112a.
  • Die geringere Konzentration an Verunreinigungen in dem schwach dotierten Bereich verringert die Oberflächenrauheit an der Grenzfläche der Gate-Isolationsschicht 108 und der n-Schicht 104 (z. B. SiO2/SiC-Grenzfläche). Die Verringerung der Oberflächenrauheit erhöht die Trägerbeweglichkeit in dem Kanal und senkt den Einschaltwiderstand der Leistungsvorrichtung. Die verringerte Oberflächenrauheit verringert auch die Schwellenspannungsinstabilität, die aus Coulomb-Streuungen aufgrund von Ladungsfallen in dem Grenzflächenbereich resultiert.
  • Der abgestufte Kanal 118 (z. B. die P-Tasche 116, die angrenzend an den Source-Bereich 114 bereitgestellt ist) hilft, die Schwellenspannungsinstabilität und den Durchgreifeffekt zu steuern. Dadurch kann die Schwellenspannungsschwankung unabhängig von den Schwankungen lokaler Dotierungsprofile minimiert werden, wie nachfolgend erläutert wird. Zusätzlich kann ein kurzer Kanal verwendet werden, um einen niedrigen Einschaltwiderstand und CGS zu erhalten, ohne signifikante nachteilige Effekte kurzer Kanäle zu realisieren.
  • Erneut bezugnehmend auf 1 ist in einem unteren Abschnitt der P-Wanne 112 ein stark dotierter Körper 120 einer p-Typ-Leitfähigkeit ausgebildet und erstreckt sich unterhalb der P-Wanne 112 in die n-Schicht 104. Der P-Körper 120 stellt eine verbesserte induktive Freischaltfähigkeit für die Leistungsvorrichtung 100 bereit.
  • Angrenzend an den Source-Bereich 112 ist an der oberen Oberfläche ein stark dotierter Stopperbereich 122 einer p-Typ-Leitfähigkeit ausgebildet. Der Stopperbereich 122 leitet den Stromfluss zu dem abgestuften Kanal 118 und verhindert die Ausbildung eines parasitären Transistors.
  • Ein Drain-Kontaktmetall 124 ist über dem Substrat 102 auf der Rückseite der Leistungsvorrichtung 100 ausgebildet. In einer Ausführungsform schließt das Drain-Kontaktmetall 124 Aluminium ein und kann auch Titan, Nickel und Silber einschließen.
  • 2 bis 8 veranschaulichen einen Prozess zum Herstellen eines SiC-MOSFET gemäß einer Ausführungsform. Wie der Fachmann verstehen wird, kann der Fertigungsprozess auf andere Arten von Leistungshalbleitervorrichtungen, wie SiC-IGBTs oder dergleichen, anwendbar sein. In ähnlicher Weise werden die Abmessungen, Dotierstoffkonzentrationen, verwendeten Materialien, verwendeten Dotierstoffarten und dergleichen nachstehend zu veranschaulichenden Zwecken bereitgestellt und sollen nicht verwendet werden, um den Schutzumfang der Erfindung einzuschränken.
  • 2 veranschaulicht ein Substrat 200 gemäß einer Ausführungsform. Das Substrat 200 schließt ein SiC-Substrat 202 ein, das stark mit n-Typ-Verunreinigungen oder Dotierstoffen dotiert ist. Das SiC-Substrat 202 weist eine Kristallstruktur von hexagonaler 4H-Struktur auf, kann jedoch gemäß Implementierungen andere Kristallstrukturen aufweisen. Auf dem SiC-Substrat 202 ist eine SiC-Schicht 204 epitaktisch aufgewachsen. Die SiC-EPI-Schicht 204 ist schwach mit n-Typ-Verunreinigungen dotiert und verhindert einen Stromfluss, bis Spannung an die Leistungsvorrichtung 100 angelegt wird. Die SiC-Schicht 204 kann auch als Driftschicht oder Driftbereich bezeichnet werden.
  • Über der Driftschicht 204 ist eine erste Pufferschicht 206 ausgebildet. In einer Ausführungsform ist die erste Pufferschicht 206 eine thermisch gewachsene Oxidschicht. Die erste Pufferschicht 206 wird mit einer ausreichenden Dicke (z. B. etwa 300 bis 1000 Angström) bereitgestellt, um die Driftschicht 204 während nachfolgender Ätzprozesse zu schützen. Eine zweite Pufferschicht 208 ist über der ersten Pufferschicht 206 in einer Dicke von etwa 500 bis 1500 Angström ausgebildet und wird als Endpunktdetektionsschicht während eines nachfolgenden Hartmaskenätzschritts verwendet. In einer Ausführungsform handelt es sich bei der zweiten Pufferschicht 208 um eine Polysiliciumschicht.
  • Eine gestrichelte Linie 210 veranschaulicht einen Abschnitt des Substrats 200, der verwendet wird, um einen Fertigungsprozess gemäß einer Ausführungsform zu veranschaulichen. Der Fertigungsprozess wird unter Verwendung von 3 bis 8 beschrieben.
  • Bezugnehmend auf 3 wird eine Hartmaskenschicht 210 über der Polysilicium-Pufferschicht 208 ausgebildet. In einer Ausführungsform ist die Hartmaskenschicht 210 Oxid, das unter Verwendung von plasmaunterstützter CVD aufgewachsen wird. Die Hartmaskenschicht 210 wird geätzt, um einen P-Wannenbereich zu definieren. Die unter der Hartmaskenschicht 210 liegende zweite Pufferschicht 208 wird als Ätzstoppschicht verwendet. Die zweite Pufferschicht 208 wird unter Verwendung der strukturierten Hartmaske 210 geätzt.
  • Dotierstoffe (oder Ionen) einer p-Typ-Leitfähigkeit werden durch die erste Pufferschicht 206 implantiert, die durch Ätzen der zweiten Pufferschicht 208 freigelegt wird, um eine P-Wanne 212 mit einem retrograden Profil und einer Dotierstoffkonzentration von 5×1017/cm3 bis 5×1018/cm3 auszubilden. In einer Implementierung werden Al-Ionen unter Verwendung einer relativ hohen Implantationsenergie von etwa 450 keV in die Driftschicht 204 implantiert, um die Ionen tief in die Driftschicht zu injizieren, z. B. etwa 0,4 µm in die Driftschicht. Durch die Implantation entsteht ein retrogrades Dotierungsprofil mit einem schwach dotierten oberflächennahen Bereich 212a und einem darunter liegenden stark dotierten Bereich 212b.
  • Bezugnehmend auf 4 wird eine erste Materialschicht 214 über dem Substrat abgeschieden. In einer Ausführungsform ist die erste Materialschicht Polysilicium und wird in einer Dicke von etwa 0,2 bis 0,6 µm abgeschieden. Die erste Schicht 214 wird geätzt, um einen ersten Abstandshalter 214a auszubilden. In einer Ausführungsform weist der erste Abstandshalter 214a eine seitliche Abmessung von etwa 0,2 µm bis etwa 0,6 µm auf. Die erste Pufferschicht 206 schützt die Driftschicht 204 während dieses Ätzschrittes.
  • Durch Implantieren von p-Typ-Dotierstoffen (z. B. Al-Ionen) in die p-Wanne wird ein stark dotierter Bereich 218 einer p-Typ-Leitfähigkeit ausgebildet. Der erste Abstandshalter 214a verhindert, dass die p-Typ-Dotierstoffe unter dem ersten Abstandshalter 214a implantiert werden, wodurch dieser Abschnitt der p-Wanne 212 als schwach dotierter Bereich erhalten bleibt. In einer Ausführungsform ist die Implantation ein selbstjustierter Implantationsschritt, der ohne einen Neigungswinkel durchgeführt wird, was den Implantationsprozess wesentlich vereinfacht. Implantationen für SiC-Substrate werden im Gegensatz zu Implantationsschritten für Siliciumsubstrat allgemein bei hoher Temperatur und sorgfältigem Überwachen der Temperatur durchgeführt. Falls ein Neigungswinkel hinzugefügt wird, muss die Einrichtung gedreht werden, wenn die Implantation durchgeführt wird, und Kabel, die erforderlich sind, um die Temperatur während einer solchen Implantation zu überwachen, machen den Prozess herausfordernd. Durch die selbstjustierte Implantation unter Verwendung des ersten Abstandshalters 214a entfällt die Notwendigkeit, die Einrichtung zu drehen, während der Implantationsschritt durchgeführt wird.
  • In einer Ausführungsform wird der Implantationsschritt unter Verwendung von Al-Ionen bei etwa 180 keV mit dem projektierten Bereich von etwa 0,1 µm durchgeführt. Die Tasche 218 kann eine Dotierstoffkonzentration von etwa 8×1017/cm3 aufweisen.
  • Bezugnehmend auf 5 wird eine zweite Materialschicht 222 über dem ersten Abstandshalter 214a abgeschieden. In einer Ausführungsform ist die zweite Materialschicht 222 Polysilicium und in einer Dicke von 0,1 bis 0,3 µm abgeschieden. Die zweite Schicht 222 wird geätzt, um einen zweiten Abstandshalter 222a auszubilden. In einer Ausführungsform weist der zweite Abstandshalter 222a eine seitliche Abmessung von etwa 0,1 bis etwa 0,3 µm auf. Die zweite Pufferschicht 206 schützt die Driftschicht 204 während des Ätzschritts.
  • Durch Implantieren von n-Typ-Dotierstoffen in die P-Wanne und den Bereich 218 wird ein Source-Bereich 226 einer n-Typ-Leitfähigkeit ausgebildet. In einer Ausführungsform wird die Implantation unter Verwendung von Phosphorionen bei etwa 150 keV mit dem projektierten Bereich von etwa 0,1 µm durchgeführt. Alternativ können Stickstoffionen oder sowohl Phosphor- als auch Stickstoffionen in anderen Implementierungen verwendet werden. Der Source-Bereich 226 weist eine Dotierstoffkonzentration von etwa 1×1020/cm3 auf.
  • Der zweite Abstandshalter 222a verhindert, dass die n-Typ-Dotierstoffe unterhalb des zweiten Abstandshalters implantiert werden. Dadurch bleibt ein Abschnitt des Bereichs 218 ein stark dotierter p-Bereich. Dieser verbleibende Abschnitt wird als Tasche 218a (oder P-Tasche) bezeichnet. Die stark dotierte P-Tasche 218a und der schwach dotierte Bereich 212a definieren einen abgestuften Kanal 220, der es ermöglicht, die Kanallänge zu verkürzen, ohne Probleme zu realisieren, die mit Effekten kurzer Kanäle verbunden sind. Die P-Tasche 218a hilft, die Schwellenspannungsinstabilität zu steuern, die aus Dotierungsprofilvariationen von Ätzprofilen und mehreren Implantationsschritten resultieren kann. In einer Ausführungsform weist die P-Tasche 218a bei Betrachtung von oben die Form eines Halos auf.
  • Bezugnehmend auf 6 wird eine dritte Materialschicht 228 über dem zweiten Abstandshalter 222a abgeschieden. In einer Ausführungsform ist die dritte Schicht 228 Polysilicium und wird bis zu einer Dicke von 0,2 bis 0,6 µm abgeschieden. Die dritte Schicht 228 wird geätzt, um einen dritten Abstandshalter 228a auszubilden. Die zweite Pufferschicht 206 schützt die Driftschicht 204 während des Ätzschritts.
  • Ein Körper 232 (oder P-Körper) einer p-Typ-Leitfähigkeit wird durch Implantieren von p-Typ-Dotierstoffen durch die P-Wanne 212 ausgebildet. In einer Ausführungsform wird die Implantation unter Verwendung von Aluminiumionen bei etwa 450 keV mit dem projektierten Bereich von etwa 0,4 µm durchgeführt. Der P-Körper 232 ist unter dem Source-Bereich 226 bereitgestellt und erstreckt sich vertikal unter der P-Wanne 212. Der P-Körper 232 weist eine Dotierstoffkonzentration von etwa 3×1018/cm3 auf.
  • Bezugnehmend auf 7 werden die Hartmaske 210 und der erste, zweite und dritte Abstandshalter 214a, 222a und 228a entfernt. Die verbleibende zweite Pufferschicht 206 wird ebenfalls entfernt.
  • Eine Photoresistschicht 236 wird abgeschieden und strukturiert, um einen Stopperbereich 234 mit einer p-Typ-Leitfähigkeit zu definieren, so dass der Source-Bereich 226 zwischen dem abgestuften Kanal 220 und dem Stopperbereich 234 bereitgestellt wird. In einer Ausführungsform werden Aluminiumionen in den Stopperbereich 234 implantiert, und die Photoresistschicht 236 ist ausreichend dick, um als Implantationsmaske zu dienen.
  • Zum Aktivieren der in dem Substrat implantierten Dotierstoffe wird eine Hochtemperaturtemperung (HTA) durchgeführt. In einer Ausführungsform wird die HTA bei etwa 1650 Grad Celsius durchgeführt und durchgeführt, nachdem eine Graphitbeschichtung (nicht gezeigt) über dem Substrat ausgebildet wurde. Die Graphitbeschichtung kann verwendet werden, um ein Verdampfen von SiC-Material während der HTA zu verhindern. Die Graphitbeschichtung wird nach der HTA entfernt.
  • In einer Ausführungsform kann optional ein JFET-Entwicklungsprozess durchgeführt werden, um die effektive Kanallänge der Leistungsvorrichtung (z. B. SIC-MOSFET) zu reduzieren. Zum Beispiel werden Dotierstoffe vom n-Typ, wie Stickstoffionen, nahe der Oberfläche (oder Vorderseite) des MOSFET implantiert. Die Dotierstoffe können mehrere Male unter Verwendung von etwa 30 keV, etwa 140 keV, etwa 230 keV und etwa 430 keV implantiert werden und jeden der Bereiche mit einer Dotierstoffkonzentration von etwa 1×1017 cm3 bereitstellen. In einer Ausführungsform wird der JFET-Entwicklungsprozess nach dem Entfernen der Hartmaske 210 und vor der HTA durchgeführt.
  • Bezugnehmend auf 8 wird eine Gate-Isolationsschicht 238 über der Driftschicht 204 auf der Vorderseite des Substrats ausgebildet. In einer Ausführungsform ist die Gate-Isolierschicht 238 thermisch aufgewachsenes Oxid. Ein Gate-Material wird abgeschieden und strukturiert, um ein Gate 240 auszubilden. In einer Ausführungsform ist das Gate-Material Polysilicium. Ein Gate-Abstandshalter 242 wird ausgebildet, um das Gate 240 zu schützen.
  • Eine gemäß einer Ausführungsform ausgebildete Leistungshalbleitervorrichtung kann ein SIC-MOSFET oder dergleichen sein. 1 veranschaulicht ein Beispiel einer solchen Leistungsvorrichtung.
  • Beispiel einer Ausführungsform im Anspruchsformat
    • A1. Verfahren zum Ausbilden einer Leistungshalbleitervorrichtung, wobei das Verfahren umfasst:
      • Bereitstellen einer Siliciumcarbidschicht einer ersten Leitfähigkeit;
      • Ausbilden einer retrograden Wanne einer zweiten Leitfähigkeit, wobei die retrograde Wanne einen schwach dotierten Bereich in der Nähe einer Oberfläche der Siliciumcarbidschicht und einen unter dem schwach dotierten Bereich bereitgestellten stark dotierten Bereich aufweist;
      • Ausbilden einer Tasche der zweiten Leitfähigkeit innerhalb der retrograden Wanne, wobei die Tasche ein stark dotierter Bereich ist; und Ausbilden eines Gates über der Oberfläche der Siliciumcarbidschicht.
    • A2. Verfahren nach Anspruch A1, wobei die Tasche und der schwach dotierte Bereich der retrograden Wanne einen abgestuften Kanal für die Leistungshalbleitervorrichtung definieren.
    • A3. Verfahren nach Anspruch A2, ferner umfassend:
      • Abscheiden einer ersten Materialschicht über der Siliciumcarbidschicht; und
      • Strukturieren der ersten Materialschicht, um einen ersten Abstandshalter zu erhalten,
      • wobei die Tasche durch Implantieren erster Dotierstoffe der zweiten Leitfähigkeit in die retrograde Wanne unter Verwendung des ersten Abstandshalters als Implantationsmaske ausgebildet wird.
    • A4. Verfahren nach Anspruch A3, wobei der erste Abstandshalter verhindert, dass die ersten Dotierstoffe in einen Abschnitt des schwach dotierten Bereichs des Retrograden implantiert werden, und die ersten Dotierstoffe ohne einen Implantationsneigungswinkel in die retrograde Wanne implantiert werden.
    • A5. Verfahren nach Anspruch A4, ferner umfassend:
      • Abscheiden einer Hartmaskenschicht über der Siliciumcarbidschicht; und
      • Strukturieren der Hartmaskenschicht,
      • wobei die erste Materialschicht über der strukturierten Hartmaskenschicht abgeschieden wird und der erste Abstandshalter auf einer Seitenwand der strukturierten Hartmaskenschicht bereitgestellt wird.
    • A6. Verfahren nach Anspruch A5, wobei der erste Abstandshalter eine seitliche Abmessung von etwa 0,2 µm bis etwa 0,6 µm aufweist.
    • A7. Verfahren nach Anspruch A1, wobei es sich bei der Leistungsvorrichtung um einen MOSFET handelt.
    • A8. Verfahren nach Anspruch A1, wobei die Tasche bei Betrachtung von oben die Form eines Halos aufweist.
    • A9. Verfahren nach Anspruch A1, wobei eine Dotierstoffkonzentration der Tasche mindestens 5 mal größer als eine Dotierstoffkonzentration des schwach dotierten Bereichs ist.
  • Gesichtspunkte der vorliegenden Offenbarung wurden in Verbindung mit den spezifischen Ausführungsformen davon beschrieben, die als Beispiele vorgeschlagen werden. Zahlreiche Alternativen, Modifikationen und Abweichungen von den hierin dargelegten Ausführungsformen können vorgenommen werden, ohne vom Umfang der nachstehend dargelegten Ansprüche abzuweichen. Die Leistungsvorrichtung kann zum Beispiel ein Metallmuster mit unterschiedlicher Dicke auf der Vorderseite und ein weiteres Metallmuster mit unterschiedlicher Dicke auf der Rückseite aufweisen, um eine Lebensdauer-Kontrollbehandlung von beiden Seiten aus zu ermöglichen. Dementsprechend sollen die hierin dargelegten Ausführungsformen veranschaulichend und nicht einschränkend sein.

Claims (10)

  1. Leistungshalbleitervorrichtung, umfassend: ein Siliciumcarbidsubstrat; ein Gate, das auf einer ersten Seite des Siliciumcarbidsubstrats bereitgestellt ist; und einen abgestuften Kanal, der einen ersten Bereich mit einer ersten Dotierstoffkonzentration und einen zweiten Bereich mit einer zweiten Dotierstoffkonzentration aufweist, wobei die zweite Dotierstoffkonzentration größer als die erste Dotierstoffkonzentration ist.
  2. Leistungsvorrichtung nach Anspruch 1, ferner umfassend: eine Driftschicht, die über dem Siliciumcarbidsubstrat bereitgestellt ist; eine retrograde Wanne; und eine Tasche, die innerhalb der retrograden Wanne bereitgestellt ist.
  3. Leistungsvorrichtung nach Anspruch 2, wobei der erste Bereich des abgestuften Kanals einen schwach dotierten Bereich des Retrograden einschließt und der zweite Bereich des abgestuften Kanals die Tasche einschließt.
  4. Leistungsvorrichtung nach Anspruch 2, wobei die Driftschicht eine n-Typ-Leitfähigkeit aufweist und die retrograde Wanne eine p-Typ-Leitfähigkeit aufweist.
  5. Leistungsvorrichtung nach Anspruch 2, wobei die Tasche eine p-Typ-Leitfähigkeit aufweist.
  6. Leistungsvorrichtung nach Anspruch 5, wobei die Leistungsvorrichtung ein MOSFET ist und die Tasche bei Betrachtung von oben eine Form eines Halos aufweist.
  7. Leistungsvorrichtung nach Anspruch 1, wobei die zweite Dotierstoffkonzentration mindestens 5 mal größer als die erste Dotierstoffkonzentration ist.
  8. Leistungsvorrichtung nach Anspruch 7, wobei die zweite Dotierstoffkonzentration mindestens 10 mal größer als die erste Dotierstoffkonzentration ist.
  9. Leistungsvorrichtung nach Anspruch 1, ferner umfassend: einen Source-Bereich, der auf der ersten Seite des Siliciumcarbidsubstrats bereitgestellt ist; eine Driftschicht, die über dem Siliciumcarbidsubstrat bereitgestellt ist und eine hexagonale Kristallstruktur aufweist; eine retrograde Wanne; eine Tasche, die innerhalb der retrograden Wanne bereitgestellt ist; und eine Drain-Elektrode, die auf einer zweiten Seite des Siliciumcarbidsubstrats bereitgestellt ist, wobei die Leistungsvorrichtung ein MOSFET ist und die Tasche bei Betrachtung von oben die Form eines Halos aufweist, und wobei der Source-Bereich einen ersten Leitfähigkeitstyp aufweist und das Retrograde einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet.
  10. Verfahren zum Ausbilden einer Leistungshalbleitervorrichtung, wobei das Verfahren umfasst: Bereitstellen einer Siliciumcarbidschicht einer ersten Leitfähigkeit; Ausbilden einer retrograden Wanne einer zweiten Leitfähigkeit, wobei die retrograde Wanne einen schwach dotierten Bereich in der Nähe einer Oberfläche der Siliciumcarbidschicht und einen unter dem schwach dotierten Bereich bereitgestellten stark dotierten Bereich aufweist; Ausbilden einer Tasche der zweiten Leitfähigkeit innerhalb der retrograden Wanne, wobei die Tasche ein stark dotierter Bereich ist; und Ausbilden eines Gates über der Oberfläche der Siliciumcarbidschicht.
DE102020006529.5A 2019-11-06 2020-10-23 Leistungsvorrichtung mit abgestuftem Kanal Pending DE102020006529A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/675,813 US11605732B2 (en) 2019-11-06 2019-11-06 Power device with graded channel
US16/675,813 2019-11-06

Publications (1)

Publication Number Publication Date
DE102020006529A1 true DE102020006529A1 (de) 2021-05-06

Family

ID=75485466

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020006529.5A Pending DE102020006529A1 (de) 2019-11-06 2020-10-23 Leistungsvorrichtung mit abgestuftem Kanal

Country Status (3)

Country Link
US (2) US11605732B2 (de)
CN (1) CN112786703A (de)
DE (1) DE102020006529A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282951B2 (en) * 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
CN115631996B (zh) * 2022-02-23 2023-11-21 瑶芯微电子科技(上海)有限公司 一种SiC MOSFET器件的制备方法
CN115083920B (zh) * 2022-08-22 2022-11-15 泰科天润半导体科技（北京）有限公司 电荷平衡阈值电压可调的碳化硅mosfet的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686629B1 (en) 1999-08-18 2004-02-03 International Business Machines Corporation SOI MOSFETS exhibiting reduced floating-body effects
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US20070148926A1 (en) 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US8304835B2 (en) * 2009-03-27 2012-11-06 National Semiconductor Corporation Configuration and fabrication of semiconductor structure using empty and filled wells
US10693002B2 (en) * 2017-09-07 2020-06-23 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11605732B2 (en) 2023-03-14
US20210134997A1 (en) 2021-05-06
CN112786703A (zh) 2021-05-11
US20230215941A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102018215257B4 (de) Halbleitervorrichtung
DE102020006529A1 (de) Leistungsvorrichtung mit abgestuftem Kanal
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014107325A1 (de) Halbleiterbauelement
DE112014001050T5 (de) Halbleitereinrichtung
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE112017003957T5 (de) Halbleiterelement
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102018130385A1 (de) Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
DE102014110497A1 (de) Superjunction-halbleitervorrichtung und herstellungsverfahren
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102017107020B3 (de) Halbleitervorrichtung mit einer feldelektrode und einer gateelektrode in einer grabenstruktur und herstellungsverfahren
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102020004718A1 (de) Siliziumcarbid-grabenleistungsvorrichtung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich