DE102012219644B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102012219644B4
DE102012219644B4 DE102012219644.7A DE102012219644A DE102012219644B4 DE 102012219644 B4 DE102012219644 B4 DE 102012219644B4 DE 102012219644 A DE102012219644 A DE 102012219644A DE 102012219644 B4 DE102012219644 B4 DE 102012219644B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
resurf
resurf layer
lower field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012219644.7A
Other languages
English (en)
Other versions
DE102012219644A1 (de
Inventor
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012219644A1 publication Critical patent/DE102012219644A1/de
Application granted granted Critical
Publication of DE102012219644B4 publication Critical patent/DE102012219644B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (20) mit einer Hauptoberfläche (20a); ein erstes Störstellengebiet (21) eines ersten Leitungstyps, das in dem Halbleitersubstrat (20) ausgebildet ist; eine RESURF-Schicht (24) eines zweiten Leitungstyps, die entlang der Hauptoberfläche in dem Halbleitersubstrat (20) ausgebildet ist; eine Wannenschicht (22) des zweiten Leitungstyps, die benachbart zu der RESURF-Schicht (24) und entlang der Hauptoberfläche (20a) in dem Halbleitersubstrat (20) ausgebildet ist; einen Kanalstopper (26) des ersten Leitungstyps, der in dem Halbleitersubstrat (20) benachbart zu der RESURF-Schicht (24) und entlang der Hauptoberfläche (20a) ausgebildet ist, wobei das erste Störstellengebiet (21) zwischen dem Kanalstopper (26) und der RESURF-Schicht (24) liegt; eine Isolierlage (30), die auf der Hauptoberfläche (20a) ausgebildet ist und eine obere Oberfläche eines ersten Grenzgebiets (23) und eine obere Oberfläche eines zweiten Grenzgebiets (25) durchgehend bedeckt, wobei das erste Grenzgebiet (23) eine Grenze zwischen der Wannenschicht (22) und der RESURF-Schicht (24) enthält, wobei das zweite Grenzgebiet (25) eine Grenze zwischen der RESURF-Schicht (24) und dem ersten Störstellengebiet (21) enthält; mehrere untere Feldplatten (32), die in der Weise in der Isolierlage (30) ausgebildet sind, dass die mehreren unteren Feldplatten (32) nicht direkt über dem ersten und dem zweiten Grenzgebiet (23, 25) liegen, mehrere obere Feldplatten (34), die in der Weise auf der Isolierlage (30) ausgebildet sind, dass die mehreren oberen Feldplatten (34) nicht direkt über dem ersten und dem zweiten Grenzgebiet (23, 25) liegen, eine Emitterelektrode (12), die in Kontakt mit der Wannenschicht (22) ausgebildet ist und direkt über dem ersten Grenzgebiet (23) über der Isolierlage (30) verläuft; und eine Kanalstopperelektrode (36), die in Kontakt mit dem Kanalstopper (26) ausgebildet ist und direkt über dem zweiten Grenzgebiet (25) über der Isolierlage (30) verläuft.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die z. B. für die Leistungsumwandlung, für die Leistungssteuerung usw. verwendet wird.
  • JP 2010-245281 A und DE 10 2010 011 258 A1 offenbaren eine Halbleitervorrichtung mit einer Feldplattenstruktur und mit einer darauf ausgebildeten RESURF-Schicht. Die Feldplattenstruktur und die RESURF-Schicht sind am Umfang der Halbleitervorrichtung ausgebildet, um die Durchschlagspannung der Vorrichtung zu erhöhen.
  • JP 2011-199223 A beschreibt eine Halbleitervorrichtung mit einer hohen Durchbruchsspannung, bei der zum Feldstärkenabbau am Rande eines Basisgebiets zwei RESURF-Schichten ausgebildet werden, wobei die äußere RESURF-Schicht eine niedrigere Dotierung aufweist als die innere. Insbesondere ist der RESURF-Bereich von einer Isolationsschicht bedeckt und in der Isolationsschicht ist eine Feldplatte oberhalb der Grenze zwischen den beiden RESURF-Schichten eingebettet.
  • JP 2008-103529 A offenbart eine Halbleitervorrichtung, bei der der Einfluss von externen Ladungen verringert ist. Hierzu wird im Randbereich eines MOSFET ein dreigeteilter RESURF-Bereich ausgebildet, bei dem die Dotierung stufenweise nach außen abnimmt. An der Oberfläche des RESURF-Bereichs ist an jenen Stellen, an denen keine Feldplatte vorhanden ist, eine hochdotierte Implantationsschicht unmittelbar an der Oberfläche vorhanden.
  • US 2003/0006497 A1 offenbart eine Halbleitervorrichtung mit einem zweigeteilten RESURF-Bereich am Rand. Zum Ableiten von im Randbereich des Substrats fließenden Ladungsträgern ist das Innere der beiden RESURF-Gebiete mit einer Elektrode großflächig kontaktiert.
  • Es ist erwünscht, die Größe von Halbleitervorrichtungen zu minimieren, während die Durchschlagspannung weiterhin hoch gehalten wird. Somit besteht ein Bedarf an der Schaffung einer Halbleitervorrichtung, die kleiner als die in der obenerwähnten Patentveröffentlichung offenbarte Halbleitervorrichtung ist und die dennoch eine ausreichend hohe Durchschlagspannung aufweist.
  • Die Erfindung soll dieses Problem lösen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung mit verringerter Größe zu schaffen, die dennoch eine ausreichend hohe Durchschlagspannung aufweist.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach einem der Ansprüche 1 oder 7. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform der Erfindung;
  • 2 eine Querschnittsansicht längs der Linie II-II aus 1, die hauptsächlich das Gebiet zur Verringerung des elektrischen Felds zeigt.
  • 3 ein Diagramm der elektrischen Feldstärke über die Oberfläche der RESURF-Schicht und über die benachbarten Oberflächen, die entlang der Hauptoberfläche verlaufen;
  • 4 eine Querschnittsansicht einer Änderung der Halbleitervorrichtung der ersten Ausführungsform;
  • 5 ein Diagramm der Kapazitäten in der in 4 gezeigten Halbleitervorrichtung;
  • 6 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung;
  • 7 Querschnittsansichten der Art und Weise, in der die p-Wannen-Schicht und die RESURF-Schicht in demselben Prozess ausgebildet werden;
  • 8 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer dritten Ausführungsform der Erfindung;
  • 9 Querschnittsansichten des Verfahrens zum Ausbilden der RESURF-Schicht in Übereinstimmung mit der dritten Ausführungsform;
  • 10 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer vierten Ausführungsform der Erfindung;
  • 11 Querschnittsansichten des Verfahrens zum Ausbilden der RESURF-Schicht in Übereinstimmung mit der vierten Ausführungsform der Erfindung;
  • 12 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer fünften Ausführungsform der Erfindung;
  • 13 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer sechsten Ausführungsform der Erfindung;
  • 14 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 10 gezeigten RESURF-Schicht, die in Verbindung mit der vierten Ausführungsform beschrieben ist;
  • 15 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 12 gezeigten RESURF-Schicht, die in Verbindung mit der fünften Ausführungsform beschrieben ist;
  • 16 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer siebenten Ausführungsform der Erfindung;
  • 17 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 10 gezeigten RESURF-Schicht, die in Verbindung mit der vierten Ausführungsform beschrieben ist;
  • 18 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 12 gezeigten RESURF-Schicht, die in Verbindung mit der fünften Ausführungsform beschrieben ist;
  • 19 eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer achten Ausführungsform der Erfindung; und
  • 20 eine Querschnittsansicht einer Änderung der Halbleitervorrichtung der achten Ausführungsform.
  • Anhand der beigefügten Zeichnungen werden Ausführungsformen der Erfindung beschrieben. Es wird angemerkt, dass die Halbleitervorrichtung jeder dieser Ausführungsformen spezifisch in Verbindung mit einem IGBT (Isolierschicht-Bipolartransistor) beschrieben ist.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform der Erfindung. Die Halbleitervorrichtung 10 weist ein Vorrichtungsausbildungsgebiet auf, das in dem Mittelabschnitt ihres Chips vorgesehen ist, wobei auf der Oberfläche des Vorrichtungsausbildungsgebiets eine Emitterelektrode 12 und eine Gate-Elektroden-Anschlussfläche 14 ausgebildet sind. Ein Gebiet zur Verringerung des elektrischen Felds ist in der Weise, dass es das Vorrichtungsausbildungsgebiet umgibt, d. h. entlang des Umfangs des Chips vorgesehen, wobei die Oberfläche des Gebiets zur Verringerung des elektrischen Felds von einer Passivierungslage 16 bedeckt ist.
  • 2 ist eine Querschnittsansicht längs der Linie II-II aus 1, die hauptsächlich das Gebiet zur Verringerung des elektrischen Felds zeigt. Die Halbleitervorrichtung 10 enthält ein Halbleitersubstrat 20. Das Halbleitersubstrat 20 ist aus Si ausgebildet. In dem Halbleitersubstrat 20 ist ein erstes n-Störstellengebiet 21 (im Folgenden als das n-Gebiet 21 bezeichnet) ausgebildet. Ferner ist in dem Halbleitersubstrat 20 entlang seiner Hauptoberfläche 20a eine p-RESURF-Schicht 24 (oder p-Schicht 24 mit verringertem Oberflächenfeld) ausgebildet. Die Störstellenkonzentration und die Tiefe (oder Dicke) der RESURF-Schicht 24 sind derart, dass die RESURF-Schicht 24 die Bedingung ihrer vollständigen Verarmung (oder RESURF-Bedingung) erfüllt. Benachbart zu der RESURF-Schicht 24 und entlang der Hauptoberfläche 20a ist in dem Halbleitersubstrat 20 eine p-Wannen-Schicht 22 ausgebildet. Ferner ist benachbart zu der Seite der p-Wannen-Schicht 22, die der Seite, die zu der RESURF-Schicht 24 weist, gegenüberliegt, eine p-Basisschicht 29 ausgebildet. Die p-Wannen-Schicht 22 weist die gleiche oder eine größere Tiefe als die p-Basisschicht 29 auf und besitzt eine Funktion zum Verringern der elektrischen Feldstärke am Umfang der p-Basisschicht 29. Ferner sind in der p-Basisschicht 29 mehrere MOS-Strukturen (Metalloxidhalbleiterstrukturen) ausgebildet, so dass die p-Basisschicht 29 als ein Gebiet dient, in dem Kanäle ausgebildet sind. Ein Grenzgebiet, das die Grenze zwischen der p-Wannen-Schicht 22 und der RESURF-Schicht 24 enthält, ist im Folgenden als das erste Grenzgebiet 23 bezeichnet. Obwohl dies nicht gezeigt ist, wird angemerkt, dass Gräben ausgebildet sind, die z. B. von der Oberfläche des Halbleitersubstrats zu dem n-Gebiet verlaufen, und dass jede oben beschriebene MOS-Struktur Folgendes aufweist: eine Gate-Elektrode, die durch Füllen eines der Gräben mit Polysilicium ausgebildet worden ist, wobei zwischen dem Polysilicium und den Seitenwänden des Grabens eine Gate-Oxid-Lage liegt; und eine n+-Emitterschicht, die entlang der Seiten des Grabens ausgebildet ist und von der Substratoberfläche in eine vorgegebene Tiefe verläuft. Ferner wird der Ein/Aus-Betrieb des IGBT effektiv durch die ausgebildeten Kanäle durch die an diese Gate-Elektroden angelegte Spannung gesteuert.
  • In dem Halbleitersubstrat 20 ist entlang der Hauptoberfläche 20a ein n-Kanalstopper 26 ausgebildet. Der Kanalstopper 26 ist in den Randabschnitten (oder am Umfang) der Halbleitervorrichtung 10 ausgebildet; d. h., der Kanalstopper 26 ist von der p-Wannen-Schicht 22 weiter entfernt und benachbart zu der RESURF-Schicht 24 angeordnet, wobei das n-Gebiet 21 zwischen dem Kanalstopper 26 und der RESURF-Schicht 24 liegt. Ein Grenzgebiet, das eine Grenze zwischen der RESURF-Schicht 24 und dem n-Gebiet 21 enthält, ist im Folgenden als das zweite Grenzgebiet 25 bezeichnet. Auf der Hauptoberfläche 20a ist eine Isolierlage 30 ausgebildet, die die Oberfläche des ersten Grenzgebiets 23 und die Oberfläche des zweiten Grenzgebiets 25 durchgehend bedeckt. Die Isolierlage 30 ist eine z. B. durch CVD abgelagerte Siliciumoxidlage oder dergleichen.
  • In der Isolierlage 30 sind mehrere untere Feldplatten 32 ausgebildet. Diese unteren Feldplatten 32 enthalten die unteren Feldplatten 32a, 32b, 32c und 32d. Die unteren Feldplatten 32a, 32b, 32c und 32d sind in der Weise ausgebildet, dass sie nicht direkt über dem ersten Grenzgebiet 23 und über dem zweiten Grenzgebiet 25 liegen. Es wird angemerkt, dass die mehreren unteren Feldplatten 32 in der Draufsicht gesehen konzentrisch und ringförmig sind und dass das Material dieser unteren Feldplatten 32 in Übereinstimmung mit der Erfindung dotiertes Polysilicium ist.
  • Auf der Isolierlage 30 sind mehrere obere Feldplatten 34 ausgebildet. Diese oberen Feldplatten 34 enthalten die oberen Feldplatten 34a, 34b und 34c. Die oberen Feldplatten 34a, 34b und 34c sind in der Weise ausgebildet, dass sie nicht direkt über dem ersten Grenzgebiet 23 und über dem zweiten Grenzgebiet 25 liegen. Die mehreren oberen Feldplatten 34 sind in der Draufsicht wie die unteren Feldplatten 32 konzentrisch und ringförmig.
  • Auf der p-Wannen-Schicht 22 ist eine Emitterelektrode 12 ausgebildet. Die Emitterelektrode 12 ist in Kontakt mit der p-Basisschicht 29 und mit der p-Wannen-Schicht 22 ausgebildet und verläuft direkt über dem ersten Grenzgebiet 23 über der Isolierlage 30. Das heißt, die Emitterelektrode 12 ist in der Weise ausgebildet, dass sie die Isolierlage 30 direkt über dem ersten Grenzgebiet 23 bedeckt.
  • Auf dem Kanalstopper 26 ist eine Kanalstopperelektrode 36 ausgebildet. Die Kanalstopperelektrode 36 ist in Kontakt mit dem Kanalstopper 26 ausgebildet und verläuft direkt über dem zweiten Grenzgebiet 25 über der Isolierlage 30. Das heißt, die Kanalstopperelektrode 36 ist in der Weise ausgebildet, dass sie die Isolierlage 30 direkt über dem zweiten Grenzgebiet 25 bedeckt. Es wird angemerkt, dass die oberen Feldplatten 34, die Emitterelektrode 12 und die Kanalstopperelektrode 36 z. B. aus einer Metalllage aus Aluminium usw. ausgebildet sind. Die oberen Feldplatten 34, die Emitterelektrode 12 und die Kanalstopperelektrode 36, die über der Isolierlage 30 liegen, bedecken die unteren Feldplatten 32 in der Isolierlage 30 teilweise, wobei die Isolierlage 30 dazwischen liegt, wodurch die gewünschten Kapazitäten ausgebildet sind.
  • Es ist eine Passivierungslage 16 ausgebildet, die das Gebiet zur Verringerung des elektrischen Felds bedeckt. Auf der der Hauptoberfläche 20a gegenüberliegenden Seite des Halbleitersubstrats 20 ist eine n-Pufferschicht 38 ausgebildet, die mit dem n-Gebiet 21 in Kontakt steht. In Kontakt mit der Pufferschicht 38 ist eine p-Kollektorschicht 40 ausgebildet. In Kontakt mit der Kollektorschicht 40 ist eine Kollektorelektrode 42 ausgebildet, die aus einer Metalllage usw. hergestellt ist. Die Halbleitervorrichtung 10 der ersten Ausführungsform ist mit den oben beschriebenen Komponenten versehen.
  • Es wird angemerkt, dass es erwünscht ist, die elektrische Feldstärke über die Oberfläche der RESURF-Schicht und über die benachbarten Oberflächen, die entlang der Hauptoberfläche des Substrats verlaufen, anzugleichen, um die Durchschlagspannung der Halbleitervorrichtung zu erhöhen. Allerdings ist in einigen Fällen festgestellt worden, dass die elektrische Feldstärke bei dem ersten und bei dem zweiten Grenzgebiet zu hoch ist, um die Durchschlagspannung der Halbleitervorrichtung zu erhöhen. Die über die Oberfläche der RESURF-Schicht und über die benachbarten Oberflächen erzeugte elektrische Feldstärke wird anhand von 3 beschrieben. 3 ist ein Diagramm, das die elektrische Feldstärke über die Oberfläche der RESURF-Schicht 24 und über die benachbarten Oberflächen, die entlang der Hauptoberfläche 20a verlaufen, zeigt. Genauer gibt die Strichlinie in 3 die Verteilung der elektrischen Feldstärke über die RE-SURF-Schicht und über die benachbarten Oberflächen in einer herkömmlichen Halbleitervorrichtung an, in der die unteren Feldplatten in der Isolierlage direkt über dem ersten und dem zweiten Grenzgebiet geordnet sind. Die durchgezogene Linie gibt die Verteilung der elektrischen Feldstärke über die RESURF-Schicht und über die benachbarten Oberflächen in der Halbleitervorrichtung 10 der ersten Ausführungsform an.
  • Falls die unteren Feldplatten in der Isolierlage direkt über dem ersten und über dem zweiten Grenzgebiet angeordnet sind, ist die elektrische Feldstärke um die und in der Nähe der Ränder derjenigen unteren Feldplatte, die dem ersten Grenzgebiet am nächsten ist (diese untere Feldplatte ist im Folgenden als die erste Feldplatte bezeichnet), und um die und in der Nähe der Ränder derjenigen unteren Feldplatte, die dem zweiten Grenzgebiet am nächsten ist (diese untere Feldplatte ist im Folgenden als zweite untere Feldplatte bezeichnet), verhältnismäßig hoch. Im Ergebnis sind die elektrischen Feldstärken in bestimmten Abschnitten um das erste und um das zweite Grenzgebiet beträchtlich hoch und ist die elektrische Feldstärke über die Oberfläche der RESURF-Schicht und über die benachbarten Oberflächen, wie durch die Strichlinie in 3 angegeben ist, nicht gleichförmig. Um dieses Problem zu überwinden, kann die Dicke der Isolierlage erhöht werden, um die Entfernung zwischen der ersten unteren Feldplatte und dem ersten Grenzgebiet und die Entfernung zwischen der zweiten unteren Grenzplatte und dem zweiten Grenzgebiet zu erhöhen. Allerdings führt eine Erhöhung der Dicke der Isolierlage zu einer Zunahme der Höhe der Stufen auf dem Halbleitersubstrat, die der Isolierlage zugeordnet sind, was die Herstellung der Halbleitervorrichtung erschwert, was zu erhöhten Kosten der Ablagerung der Lagen der Vorrichtung führt.
  • Dagegen kann mit der Konfiguration der Halbleitervorrichtung der ersten Ausführungsform verhindert werden, dass irgendein bestimmter Abschnitt einer hohen elektrischen Feldstärke ausgesetzt wird, sowie die elektrische Feldstärke über die Oberfläche der RESURF-Schicht und über die benachbarten Oberflächen im Wesentlichen angeglichen werden. Genauer sind die mehreren unteren Feldplatten 32 in der Halbleitervorrichtung 10 der ersten Ausführungsform nicht direkt über dem ersten Grenzgebiet 23 und über dem zweiten Grenzgebiet 25 ausgebildet. Das heißt, dass die erste untere Feldplatte 32a einen ausreichenden Abstand von dem ersten Grenzgebiet 23 beabstandet sein kann und dass die zweite untere Feldplatte 32d einen ausreichenden Abstand von dem zweiten Grenzgebiet 25 beabstandet sein kann, um die elektrischen Feldstärken um die und in der Nähe der ersten unteren Feldplatte 32a und der zweiten unteren Feldplatte 32d zu verringern. Somit kann die elektrische Feldstärke bei dem ersten und bei dem zweiten Grenzgebiet verringert sein und dadurch die Durchschlagspannung der Halbleitervorrichtung erhöht sein.
  • Ferner ist die Emitterelektrode 12 in der Halbleitervorrichtung 10 der ersten Ausführungsform in der Weise ausgebildet, dass sie direkt über dem ersten Grenzgebiet 23 über der Isolierlage 30 verläuft und sich mit einem Abschnitt der unteren Feldplatte 32a überlappt. Dadurch wird die Spitze der elektrischen Feldstärke auf der Seite des ersten Grenzgebiets des Gebiets zur Verringerung des elektrischen Felds in Richtung der Mitte der RESURF-Schicht 24 verschoben, während die elektrische Feldstärke verringert wird. Ferner ist die Kanalstopperelektrode 36 in der Weise ausgebildet, dass sie direkt über dem zweiten Grenzgebiet 25 über der Isolierlage 30 verläuft und sich mit einem Abschnitt der unteren Feldplatte 32d überlappt. Dadurch wird die Spitze der elektrischen Feldstärke auf der Seite des zweiten Grenzgebiets des Gebiets zur Verringerung des elektrischen Felds in Richtung der Mitte der RESURF-Schicht 24 verschoben, während die elektrische Feldstärke verringert wird. Somit bewirkt das Gebiet zur Verringerung des elektrischen Felds der ersten Ausführungsform eine starke Erhöhung der Durchschlagspannung, so dass eine Halbleitervorrichtung mit verringerter Größe mit einer ausreichend hohen Durchschlagspannung hergestellt werden kann.
  • 4 ist eine Querschnittsansicht einer Änderung der Halbleitervorrichtung der ersten Ausführungsform. Diese Halbleitervorrichtung enthält mehrere untere Feldplatten 50, die die unteren Feldplatten 50a, 50b, 50c und 50d enthalten. Diese Halbleitervorrichtung ist durch die Orte der ersten unteren Feldplatte 50a und der zweiten unteren Feldplatte 50d charakterisiert. Die erste Kapazität, die zwischen der ersten unteren Feldplatte 50a und der Emitterelektrode 12 ausgebildet ist, und die zweite Kapazität, die zwischen der zweiten unteren Feldplatte 50d und der Kanalstopperelektrode 36 ausgebildet ist, sind größer als die dritte Kapazität, die zwischen einer der mehreren unteren Feldplatten 50 und einer der mehreren oberen Feldplatten 34 ausgebildet ist. Diese Größenbeziehung zwischen den Kapazitäten ergibt sich aus der Tatsache, dass die Überlappungsbreite a zwischen der ersten unteren Feldplatte 50a und der Emitterelektrode 12 und die Überlappungsbreite c zwischen der zweiten unteren Feldplatte 50d und der Kanalstopperelektrode 36 größer als die Überlappungsbreite b zwischen einer der mehreren oberen Feldplatten 34 und einer der mehreren unteren Feldplatten 50 sind. 5 ist ein Diagramm der Kapazitäten der in 4 gezeigten Halbleitervorrichtung. Im Ergebnis der oben beschriebenen Überlappungsbreitenbeziehung sind die Kapazität C1 zwischen der ersten unteren Feldplatte 50a und der Emitterelektrode 12 und die Kapazität C8 zwischen der zweiten unteren Feldplatte 50d und der Kanalstopperelektrode 36 größer als eine Kapazität C2, C3, C4, C5, C6 oder C7.
  • Da die Kapazitäten C1 und C8 in der Konfiguration dieser Änderung groß sind, können die Potentiale der ersten unteren Feldplatte 50a und der zweiten unteren Feldplatte 50d verringert sein, um die oben beschriebenen Vorteile der Halbleitervorrichtung 10 zu verstärken.
  • Außer der obigen Änderung können an der Halbleitervorrichtung der ersten Ausführungsform verschiedene andere Änderungen vorgenommen werden. Zum Beispiel erfordert die Erfindung nicht notwendig, dass die Emitterelektrode 12 direkt über dem ersten Grenzgebiet 23 vorgesehen ist und dass die Kanalstopperelektrode 36 direkt über dem zweiten Grenzgebiet 25 vorgesehen ist.
  • Zweite Ausführungsform
  • 6 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung. Die Halbleitervorrichtung der zweiten Ausführungsform weist viele gemeinsame Merkmale mit der Halbleitervorrichtung der ersten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der zweiten Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der ersten Ausführungsform.
  • Die RESURF-Schicht 52 der zweiten Ausführungsform wird zunächst durch Ausbilden mehrere p-Gebiete in der Hauptoberfläche 20a des Halbleitersubstrats 20 und darauffolgendes Wärmebehandeln des Substrats ausgebildet. Im Ergebnis dieser Wärmebehandlung bilden die mehreren p-Gebiete zusammen ein einzelnes zusammenhängendes p-Gebiet. Die RESURF-Schicht 52 erfüllt die Bedingung ihrer vollständigen Verarmung (oder RESURF-Bedingung). Die RE-SURF-Schicht 52 ist dadurch vorteilhaft, dass sie zusammen mit der p-Wannen-Schicht 22 in demselben Prozess ausgebildet werden kann, da sie aus mehreren p-Gebieten besteht. Dieses Merkmal ist im Folgenden beschrieben.
  • 7 enthält Querschnittsansichten der Art und Weise, in der die p-Wannen-Schicht und die RESURF-Schicht in demselben Prozess ausgebildet werden. Genauer zeigt 7A das Gebiet zur Verringerung des elektrischen Felds unmittelbar nach einem Ionenimplantationsschritt und zeigt 7B das Gebiet zur Verringerung des elektrischen Felds, nachdem die durch Ionenimplantation implantierten Störstellen diffundiert sind, indem das Substrat einer Wärmebehandlung ausgesetzt wurde. In diesem Ausbildungsprozess wird zunächst durch eine allgemeine Halbleiterherstellungstechnik auf dem n-Gebiet 21 eine Isolierlage 53a ausgebildet und wird auf der Isolierlage 53a durch eine Photolithographietechnik usw. ein Resist 53b ausgebildet. In dem Resist 53b werden Öffnungen mit den Breiten W1 bis W13 ausgebildet. Diese Breiten W1 bis W13 sind gleich. Daraufhin werden unter Verwendung des Resists 53b als Maske Ionen implantiert, wodurch in der Hauptoberfläche 20a des Halbleitersubstrats 20 mehrere p-Gebiete ausgebildet werden. 7A zeigt die p-Gebiete, unmittelbar nachdem sie ausgebildet worden sind. Daraufhin wird der Resist 53b entfernt und wird eine Wärmebehandlung ausgeführt, damit, wie in 7B gezeigt ist, die Störstellen in die mehreren p-Gebiete diffundieren und dadurch gleichzeitig die p-Wannen-Schicht 22 und die RESURF-Schicht 52 ausgebildet werden. Unter Verwendung dieses Ausbildungsverfahrens kann eine Halbleitervorrichtung mit verringerter Größe mit einer ausreichend hohen Durchschlagspannung bei niedrigen Kosten hergestellt werden.
  • Dritte Ausführungsform
  • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer dritten Ausführungsform der Erfindung. Die Halbleitervorrichtung der dritten Ausführungsform weist viele gemeinsame Merkmale mit der Halbleitervorrichtung der ersten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der dritten Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der ersten Ausführungsform.
  • Die RESURF-Schicht 60 der dritten Ausführungsform wird zunächst durch Ausbilden mehrerer p-Gebiete in der Hauptoberfläche 20a des Halbleitersubstrats 20 in der Weise, dass sie auf der Seite der p-Wannen-Schicht 22 des Gebiets zum Verringern des elektrischen Felds eng beabstandet sind und auf der Seite des Kanalstoppers 26 des Gebiets zum Verringern des elektrischen Felds weit beabstandet sind, und darauffolgendes Wärmebehandeln des Substrats ausgebildet. Nach der Wärmebehandlung ist die Störstellenkonzentration in der RESURF-Schicht 60 auf der Seite der p-Wannen-Schicht 22, auf der die p-Gebiete eng beabstandet sind, hoch und auf der Seite des Kanalstoppers 26, auf der die p-Gebiete weit beabstandet sind, niedrig. Die RESURF-Schicht 60 wird in der Weise ausgebildet, dass sie die Bedingung ihrer vollständigen Verarmung (oder RESURF-Bedingung) erfüllt.
  • Auf der Hauptoberfläche 20a wird eine Isolierlage 62 ausgebildet, die das erste Grenzgebiet 23 und das zweite Grenzgebiet 25 bedeckt. In der Isolierlage 62 werden mehrere untere Feldplatten 64 ausgebildet. Diese unteren Feldplatten 64 enthalten die unteren Feldplatten 64a, 64b, 64c und 64d. Die untere Feldplatte 64a ist mit der Emitterelektrode 12 verbunden. Die untere Feldplatte 64d ist mit der Kanalstopperelektrode 36 verbunden.
  • Es wird nun ein Verfahren zum Ausbilden der RESURF-Schicht 60 genauer beschrieben. 9 enthält Querschnittsansichten des Verfahrens zum Ausbilden der RESURF-Schicht in Übereinstimmung mit der dritten Ausführungsform, wobei 9A das Gebiet zur Verringerung des elektrischen Felds unmittelbar nach einem Ionenimplantationsschritt zeigt und 9B das Gebiet zur Verringerung des elektrischen Felds zeigt, nachdem die durch Ionenimplantation implantierten Störstellen dadurch, dass das Substrat einer Wärmebehandlung ausgesetzt worden ist, diffundiert sind. Das Verfahren beginnt durch das Ausbilden einer Isolierlage 63a auf dem n-Gebiet 21. Daraufhin wird auf der Isolierlage 63a ein Resist 63b ausgebildet. Der Resist 63b enthält Resistabschnitte R1 bis R13 und durch diese Resistabschnitte definierte Öffnungen. Die Öffnungen weisen die Breiten W1 bis W13 auf, die gleich sind. Die Breiten des Resists R1 bis R13 genügen der folgenden Beziehung: Breite von R1 < Breite von R2 < Breite von R3 < Breite von R4 < Breite von R5 < Breite von R6 < Breite von R7 < Breite von R8 < Breite von R9 < Breite von R10 < Breite von R11 < Breite von R12 < Breite von R13. Daraufhin werden unter Verwendung des Resists 63b als Maske Ionen implantiert, wodurch in der Hauptoberfläche 20a des Halbleitersubstrats 20 mehrere p-Gebiete ausgebildet werden. 9A zeigt die p-Gebiete, unmittelbar nachdem sie ausgebildet worden sind. Daraufhin wird der Resist 63b entfernt und eine Wärmebehandlung ausgeführt, damit, wie in 9B gezeigt ist, die Störstellen in die mehreren p-Gebieten diffundieren und dadurch gleichzeitig die p-Wannen-Schicht 22 und die RESURF-Schicht 60 ausbilden.
  • Da die Störstellenkonzentration auf der Emitterseite der RE-SURF-Schicht 60 in der Halbleitervorrichtung der dritten Ausführungsform hoch ist, ist es unwahrscheinlich, dass diese Seite der RESURF-Schicht 60 verarmt wird (d. h., dass die Verarmungsschicht vollständig durch die Emitterseite verläuft). Im Ergebnis sind die Äquipotentiallinien in der Grenze oder in dem ersten Grenzgebiet zwischen der p-Wannen-Schicht 22 und der RE-SURF-Schicht 60 verhältnismäßig weit beabstandet, so dass die elektrische Feldstärke bei dem ersten Grenzgebiet verringert sein kann. Andererseits wird wahrscheinlich die Seite des Kanalstoppers der RESURF-Schicht 60 verarmt, da die Störstellenkonzentration auf der Seite des Kanalstoppers der RESURF-Schicht 60 niedrig ist, so dass die elektrische Feldstärke auf dieser Seite der RESURF-Schicht 60 verringert sein kann. Auf diese Weise kann die elektrische Feldstärke über die Oberfläche der RESURF-Schicht 60 (d. h. über die Hauptoberfläche 20a) im Wesentlichen angeglichen werden, um die Durchschlagspannung der Halbleitervorrichtung zu erhöhen. Somit kann in Übereinstimmung mit der Konfiguration der Halbleitervorrichtung der dritten Ausführungsform eine Halbleitervorrichtung mit verringerter Größe mit einer ausreichend hohen Durchschlagspannung hergestellt werden. Da die p-Wannen-Schicht 22 und die RESURF-Schicht 60 gleichzeitig ausgebildet werden, können die oben beschriebenen Vorteile der dritten Ausführungsform ferner bei niedrigen Kosten erzielt werden.
  • Die Halbleitervorrichtung der dritten Ausführungsform ist dadurch charakterisiert, dass die Spitzen der elektrischen Feldstärke über die Oberfläche der RESURF-Schicht 60 und über die benachbarten Oberflächen dadurch verringert sind, dass die Störstellenkonzentration in der RESURF-Schicht 60 so eingestellt worden ist, dass die Störstellenkonzentration auf der Emitterseite der RESURF-Schicht 60 hoch ist und auf der Kanalstopperseite niedrig ist. Somit können die mehreren unteren Feldplatten 64 und die mehreren oberen Feldplatten 34 aus der Halbleitervorrichtung weggelassen sein.
  • Vierte Ausführungsform
  • 10 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer vierten Ausführungsform der Erfindung. Die Halbleitervorrichtung der vierten Ausführungsform weist viele gemeinsame Merkmale mit der Halbleitervorrichtung der dritten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der vierten Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der dritten Ausführungsform.
  • Die RESURF-Schicht 70 der vierten Ausführungsform wird zunächst durch Ausbilden mehrerer p-Gebiete in der Hauptoberfläche 20a des Halbleitersubstrats 20 in der Weise, dass ihre Oberflächeninhalte schrittweise abnehmen, während die Gebiete in Richtung des Kanalstoppers 26 weiter von der p-Wannen-Schicht 22 weiter entfernt angeordnet sind, und darauffolgendes Wärmebehandeln des Substrats ausgebildet. Genauer enthält die RESURF-Schicht 70 ein erstes Gebiet 70a in Kontakt mit der p-Wannen-Schicht, ein zweites Gebiet 70b in Kontakt mit dem ersten Gebiet 70a und ein drittes Gebiet 70c in Kontakt mit dem zweiten Gebiet 70b. Sowohl das erste Gebiet 70a als auch das zweite Gebiet 70b und das dritte Gebiet 70c enthalten mehrere p-Schichten mit gleichen Oberflächeninhalten.
  • Allerdings ist der Oberflächeninhalt der p-Schichten des zweiten Gebiets 70b kleiner als der der p-Schichten des ersten Gebiets 70a. Ferner ist der Oberflächeninhalt der p-Schichten des dritten Gebiets 70c kleiner als der der p-Schichten des zweiten Gebiets 70b. Die Tiefe der p-Schichten des zweiten Gebiets 70b von der Hauptoberfläche 20a ist kleiner als die der p-Schichten des ersten Gebiets 70a. Die Tiefe der p-Schichten des dritten Gebiets 70c von der Hauptoberfläche 20a ist kleiner als die der p-Schichten des zweiten Gebiets 70b. Die p-Störstellenkonzentrationen der p-Schichten des ersten Gebiets 70a, des zweiten Gebiets 70b und des dritten Gebiets 70c nehmen in der genannten Reihenfolge zu.
  • Es wird nun ein Verfahren zum Ausbilden der RESURF-Schicht 70 beschrieben. 11 enthält Querschnittsansichten des Verfahrens zum Ausbilden der RESURF-Schicht in Übereinstimmung mit der vierten Ausführungsform, wobei 11A das Gebiet zur Verringerung des elektrischen Felds unmittelbar nach einem Ionenimplantationsschritt zeigt und 11B das Gebiet zur Verringerung des elektrischen Felds zeigt, nachdem die durch Ionenimplantation implantierten Störstellen dadurch, dass das Substrat einer Wärmebehandlung ausgesetzt wurde, diffundiert sind. Das Verfahren beginnt mit dem Ausbilden einer Isolierlage 73a auf dem n-Gebiet 21. Daraufhin wird auf der Isolierlage 73a ein Resist 73b ausgebildet. Der Resist 73b weist Öffnungen mit den Breiten W1 bis W13 auf. Die Breiten W1 bis W4 sind gleich, die Breiten W5 bis W8 sind gleich und die Breiten W9 bis W13 sind gleich, wobei W1 > W5 > W9 ist. Daraufhin werden unter Verwendung des Resists 73b als Maske Ionen implantiert. Daraufhin wird der Resist 73b entfernt und wird eine Wärmebehandlung ausgeführt, um gleichzeitig die p-Wannen-Schicht 22 und die RE-SURF-Schicht 70 auszubilden.
  • Die Halbleitervorrichtung der vierten Ausführungsform besitzt dieselben Vorteile wie die der dritten Ausführungsform. Die Halbleitervorrichtung der vierten Ausführungsform unterscheidet sich von der der dritten Ausführungsform dadurch, dass der Störstellenkonzentrationsgradient in der RESURF-Schicht unter Verwendung eines Resists mit Öffnungen mit unterschiedlichen Breiten hergestellt wird. Es wird angemerkt, dass die mehreren unteren Feldplatten 64 und die mehreren oberen Feldplatten 34 wie bei der Halbleitervorrichtung der dritten Ausführungsform aus der Halbleitervorrichtung der vierten Ausführungsform weggelassen werden können.
  • Fünfte Ausführungsform
  • 12 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer fünften Ausführungsform der Erfindung. Die Halbleitervorrichtung der fünften Ausführungsform weist viele gemeinsame Merkmale mit der Halbleitervorrichtung der dritten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der fünften Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der dritten Ausführungsform.
  • Die RESURF-Schicht 80 der fünften Ausführungsform enthält ein erstes Gebiet 80a, ein zweites Gebiet 80b und ein drittes Gebiet 80c. Die p-Störstellenkonzentrationen des ersten Gebiets 80a, des zweiten Gebiets 80b und des dritten Gebiets 80c nehmen in der genannten Reihenfolge zu. Ein Verfahren zum Ausbilden der RESURF-Schicht 80 besteht im Ausführen einer Störstelleneinführung und Wärmebehandlung zum Ausbilden des ersten Gebiets 80a, daraufhin im Ausführen einer Störstelleneinführung und Wärmebehandlung zum Ausbilden des zweiten Gebiets 80b und daraufhin im Ausführen einer Störstelleneinführung und Wärmebehandlung zum Ausbilden des dritten Gebiets 80c. Allerdings sind diese Störstelleneinführungsschritte nicht auf diese besondere Reihenfolge beschränkt. Ferner kann die Wärmebehandlung erst nach Abschluss aller Störstelleneinführungsschritte ausgeführt werden, anstatt sie nach Abschluss jedes Störstelleneinführungsschritts auszuführen.
  • Die Halbleitervorrichtung der fünften Ausführungsform besitzt dieselben Vorteile wie die der dritten und der vierten Ausführungsform. Darüber hinaus ermöglicht die fünfte Ausführungsform, dass die RESURF-Schicht ausgebildet wird, während ihre Störstellenkonzentration im Vergleich zur dritten und vierten Ausführungsform genau gesteuert wird, so dass Halbleitervorrichtungen hergestellt werden können, deren Eigenschaften wenig streuen. Obwohl die RESURF-Schicht in der dritten, in der vierten und in der fünften Ausführungsform einen Störstellenkonzentrationsgradienten in Querrichtung (parallel zu der Hauptoberfläche 20a) aufweist, ist die Erfindung nicht auf dieses besondere Störstellenkonzentrationsprofil der RESURF-Schicht beschränkt. Die einzige Anforderung an die Störstellenkonzentration der RESURF-Schicht ist, dass die p-Störstellenkonzentration der RESURF-Schicht in Richtung der Kanalstopperschicht von der p-Wannen-Schicht weiter entfernt schrittweise abnimmt.
  • Sechste Ausführungsform
  • 13 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer sechsten Ausführungsform der Erfindung. Die Struktur auf dem Halbleitersubstrat 20 ist in der Halbleitervorrichtung der sechsten Ausführungsform gleich der in der Halbleitervorrichtung der ersten Ausführungsform und die RESURF-Schicht ist gleich der der Halbleitervorrichtung der dritten Ausführungsform.
  • Die Halbleitervorrichtung der sechsten Ausführungsform weist eine erhöhte Durchschlagspannung auf. Es wird angemerkt, dass das Gebiet zur Verringerung des elektrischen Felds eine Wirkung der Erhöhung der Durchschlagspannung aufweist, solange die RE-SURF-Schicht 60 in der Weise ausgebildet ist, dass sie eine p-Störstellenkonzentration aufweist, die in Richtung des Kanalstoppers 26 von der p-Wannen-Schicht 22 weiter entfernt schrittweise abnimmt. Die 14 und 15 zeigen Änderungen der Halbleitervorrichtung der sechsten Ausführungsform, die eine andere RESURF-Schicht als die der sechsten Ausführungsform aufweist. Genauer ist 14 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 10 gezeigten RESURF-Schicht 70, die in Verbindung mit der vierten Ausführungsform beschrieben worden ist. 15 ist eine Querschnittsansicht einer Halbleitervorrichtung mit der in 12 gezeigten RESURF-Schicht 80, die in Verbindung mit der fünften Ausführungsform beschrieben worden ist.
  • Siebente Ausführungsform
  • 16 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer siebenten Ausführungsform der Erfindung. Die Halbleitervorrichtung der siebenten Ausführungsform weist viele gemeinsame Merkmale mit der in 13 gezeigten Halbleitervorrichtung der sechsten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der siebenten Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der sechsten Ausführungsform.
  • In dem zu der RESURF-Schicht 60 benachbarten Abschnitt der p-Wannen-Schicht 22 ist ein Konzentrationsgradient-Verringerungsabschnitt 90 ausgebildet. Die p-Störstellenkonzentration des Konzentrationsgradient-Verringerungsabschnitts 90, der einen Abschnitt der p-Wannen-Schicht 22 bildet, ist derart, dass der Konzentrationsgradient der p-Störstellen zwischen der p-Wannen-Schicht 22 und der RE-SURF-Schicht 60 verringert ist. Der Konzentrationsgradient-Verringerungsabschnitt 90 enthält die p-Abschnitte 90a, 90b und 90c. Es wird angemerkt, dass die p-Wannen-Schicht 22, die den Konzentrationsgradient-Verringerungsabschnitt 90 enthält, und die RESURF-Schicht 60 in demselben Prozess ausgebildet werden.
  • Der Konzentrationsgradient-Verringerungsabschnitt 90 in der Halbleitervorrichtung der siebenten Ausführungsform dient dazu, den Störstellenkonzentrationsgradienten in der Querrichtung (parallel zu der Hauptoberfläche 20a) zu verringern. Da die p-Wannen-Schicht 22 den Konzentrationsgradient-Verringerungsabschnitt 90 enthält, weist die gekrümmte Oberfläche der p-Wannen-Schicht 22 (im Vergleich zu den oben beschriebenen Ausführungsformen) einen verhältnismäßig großen Krümmungsradius auf, so dass das elektrische Feld an dieser Oberfläche verringert werden kann und die Durchschlagspannung der Halbleitervorrichtung erhöht werden kann. Es wird angemerkt, dass die Störstellenkonzentration in einem bestimmten Gebiet der Oberfläche des Konzentrationsgradient-Verringerungsabschnitts 90 einen geeigneten Gradienten (z. B. einen gaußschen Gradienten) aufweisen kann, um die oben beschriebene Wirkung zu erzeugen.
  • Die Halbleitervorrichtung der siebenten Ausführungsform ist dadurch charakterisiert, dass sie mit dem Konzentrationsgradient-Verringerungsabschnitt 90 versehen ist, um das elektrische Feld an der gekrümmten Oberfläche der p-Wannen-Schicht 22 zu verringern. Solange dieses Merkmal erhalten bleibt, können an dieser Halbleitervorrichtung eine Vielzahl von Veränderungen vorgenommen werden. Zum Beispiel zeigen die 17 und 18 Halbleitervorrichtungen, die ähnlich der der siebenten Ausführungsform sind, aber eine andere RESURF-Schicht aufweisen. Genauer ist 17 eine Querschnittsansicht einer Halbleitervorrichtung mit der in 10 gezeigten RESURF-Schicht 70, die in Verbindung mit der vierten Ausführungsform beschrieben worden ist. 18 ist eine Querschnittsansicht einer Halbleitervorrichtung mit der in 12 gezeigten RESURF-Schicht 80, die in Verbindung mit der fünften Ausführungsform beschrieben worden ist.
  • Achte Ausführungsform
  • 19 ist eine Querschnittsansicht einer Halbleitervorrichtung in Übereinstimmung mit einer achten Ausführungsform der Erfindung. Die Halbleitervorrichtung der achten Ausführungsform weist viele gemeinsame Merkmale mit der in 6 gezeigten Halbleitervorrichtung der zweiten Ausführungsform auf. Somit beschränkt sich die folgende Beschreibung der Halbleitervorrichtung der achten Ausführungsform auf die Unterschiede gegenüber der Halbleitervorrichtung der zweiten Ausführungsform.
  • In dem zu der RESURF-Schicht 52 benachbarten Abschnitt der p-Wannen-Schicht 22 ist ein Konzentrationsgradient-Verringerungsabschnitt 92 ausgebildet. Die p-Störstellenkonzentration des Konzentrationsgradient-Verringerungsabschnitts 92, der einen Abschnitt der p-Wannen-Schicht 22 bildet, ist derart, dass der p-Störstellenkonzentrationsgradient zwischen der p-Wannen-Schicht 22 und der RESURF-Schicht 52 verringert ist. Der Konzentrationsgradient-Verringerungsabschnitt 92 enthält die p-Abschnitte 92a, 92b, 92c und 92d. Auf dem Konzentrationsgradient-Verringerungsabschnitt 92 ist eine Isolierlage 100 ausgebildet. Auf der Isolierlage 100 ist direkt über den p-Gebieten 92a, 92b und 92c, die auf der der RESURF-Schicht 52 gegenüberliegenden Seite des Konzentrationsgradient-Verringerungsabschnitts 92 liegen, ein Gate-Draht 104 ausgebildet. Der Gate-Draht 104 enthält Polysilicium 104a und Aluminium 104b.
  • Ferner ist direkt über dem p-Gebiet 92d, d. h. auf der zu der RESURF-Schicht 52 benachbarten Seite des Konzentrationsgradient-Verringerungsabschnitts 92, eine Emittererdungselektrode 106 ausgebildet. Die Emittererdungselektrode 106 ist mit der Emitterelektrode 12 verbunden, so dass sie auf demselben Potential sind. Die Emittererdungselektrode 106 steht in Kontakt mit dem Konzentrationsgradient-Verringerungsabschnitt 92 der p-Wannen-Schicht 22 und verläuft direkt über dem ersten Grenzgebiet 23 über der Isolierlage 30. Die mehreren unteren Feldplatten 32 sind in der Weise ausgebildet, dass sich nicht direkt über dem ersten Grenzgebiet 23 liegen. Da die Emittererdungselektrode 106 wie oben beschrieben direkt über dem ersten Grenzgebiet 23 auf der Isolierlage 30 ausgebildet ist, kann die elektrische Feldstärke bei dem ersten Grenzgebiet 23 auf dieselbe Weise wie oben in Verbindung mit der ersten Ausbildungsform beschrieben verringert sein.
  • Es wird angemerkt, dass es üblich ist, unter dem Gate-Draht eine p-Wannen-Schicht oder ein Verlängerungsgebiet davon auszubilden, um das Potential eines Gate-Drahts zu stabilisieren. Der Abschnitt oder die Verlängerung einer p-Wannen-Schicht, der bzw. die zum Stabilisieren des Potentials eines Gates-Drahts ausgebildet ist, ist im Folgenden als ”p-Wannen-Schicht-Verlängerungsabschnitt” bezeichnet. Ein p-Wannen-Schicht-Verlängerungsabschnitt, der in einer Halbleitervorrichtung ausgebildet ist, nimmt einen bestimmten Raum ein, was eine Miniaturisierung von Halbleitervorrichtungen verhindert. Dagegen ist der Gate-Draht-104 in der Halbleitervorrichtung der achten Ausführungsform direkt über dem Konzentrationsgradient-Verringerungsabschnitt 92 ausgebildet, was die Notwendigkeit, einen p-Wannen-Schicht-Verlängerungsabschnitt auszubilden, beseitigt. Dadurch können Halbleitervorrichtungen mit verringerter Größe hergestellt werden.
  • Da das seitliche elektrische Feld (das elektrische Feld parallel zu der Hauptoberfläche 20a) durch die RESURF-Schicht verringert ist, gibt es darüber hinaus keine seitliche Potentialdifferenz über den Konzentrationsgradient-Verringerungsabschnitt 92, so dass das Potential des Gate-Drahts 104 stabilisiert werden kann. Somit fungiert der Konzentrationsgradient-Verringerungsabschnitt 92 der achten Ausführungsform wie oben beschrieben als ein p-Wannen-Schicht-Verlängerungsabschnitt sowie zum Verringern des elektrischen Felds bei der gekrümmten Oberfläche der p-Wannen-Schicht 22.
  • 20 ist eine Querschnittsansicht einer Änderung der Halbleitervorrichtung der achten Ausführungsform. Auf einer Isolierlage 110 auf einem Konzentrationsgradient-Verringerungsabschnitt 94, der p-Gebiete 94a und 94b enthält, ist ein Gate-Draht 105 ausgebildet. Der Gate-Draht 105 enthält Polysilicium 105a und Aluminium 105b. Das Aluminium 105b verläuft direkt über dem ersten Grenzgebiet 23 über der Isolierlage 110. Diese Halbleitervorrichtung ist mit keiner Emittererdungselektrode versehen.
  • Diese Halbleitervorrichtung besitzt dieselben Vorteile wie die Halbleitervorrichtung der achten Ausführungsform. Ferner erzeugt der Gate-Draht 105, der direkt über dem ersten Grenzgebiet angeordnet ist, eine Wirkung der Verringerung der elektrischen Feldstärke, die äquivalent der einer direkt über dem ersten Grenzgebiet ausgebildeten Emittererdungselektrode ist. Das heißt, die Konzentration der Halbleitervorrichtung, die nicht mit einer Emittererdungselektrode versehen ist, führt im Vergleich zu der Konstruktion der achten Ausführungsform zu einer verringerten Größe.
  • Gegebenenfalls können Merkmale der Halbleitervorrichtungen verschiedener oben beschriebener Ausführungsformen kombiniert werden, um eine Halbleitervorrichtung mit einer verringerten Größe und erhöhten Durchschlagspannung zu schaffen.
  • Wie oben beschrieben wurde, beziehen sich alle Merkmale der Erfindung auf das Gebiet zur Verringerung eines elektrischen Felds; d. h., die Erfindung ist nicht auf irgendeine besondere Konstruktion des Vorrichtungsausbildungsgebiets beschränkt. Somit kann die Erfindung auf irgendeine Halbleitervorrichtung mit einem darin ausgebildeten Gebiet zur Verringerung des elektrischen Felds angewendet werden, um die Durchschlagspannung der Vorrichtung aufrechtzuerhalten. Zum Beispiel kann die Erfindung außerdem auf IGBTs, MOSFETs, Bipolartransistoren und Dioden angewendet werden. Obwohl die Ausführungsformen der Erfindung durch Spezifizieren der Leitungstypen der Komponenten der Halbleitervorrichtung beschrieben worden sind, ist die Erfindung selbstverständlich nicht auf diese besonderen Leitungstypen beschränkt und kann der Leitungstyp jeder Komponente entweder ein erster Leitungstyp oder ein zweiter Leitungstyp sein.
  • Obwohl das Halbleitersubstrat in den oben beschriebenen Ausführungsformen der Erfindung aus Si ausgebildet ist, kann es selbstverständlich aus einem Halbleiter mit breiter Bandlücke mit einer breiteren Bandlücke als Si ausgebildet sein. Beispiele für Halbleiter mit breiter Bandlücke enthalten Siliciumcarbid, Materialien auf Galliumnitridgrundlage und Diamant.
  • In Übereinstimmung mit der Erfindung kann die elektrische Feldstärke über die RESURF-Schicht einer Halbleitervorrichtung im Wesentlichen gleichförmig gemacht werden, so dass eine Halbleitervorrichtung mit verringerter Größe, jedoch mit einer ausreichend hohen Durchschlagspannung hergestellt werden kann.

Claims (10)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (20) mit einer Hauptoberfläche (20a); ein erstes Störstellengebiet (21) eines ersten Leitungstyps, das in dem Halbleitersubstrat (20) ausgebildet ist; eine RESURF-Schicht (24) eines zweiten Leitungstyps, die entlang der Hauptoberfläche in dem Halbleitersubstrat (20) ausgebildet ist; eine Wannenschicht (22) des zweiten Leitungstyps, die benachbart zu der RESURF-Schicht (24) und entlang der Hauptoberfläche (20a) in dem Halbleitersubstrat (20) ausgebildet ist; einen Kanalstopper (26) des ersten Leitungstyps, der in dem Halbleitersubstrat (20) benachbart zu der RESURF-Schicht (24) und entlang der Hauptoberfläche (20a) ausgebildet ist, wobei das erste Störstellengebiet (21) zwischen dem Kanalstopper (26) und der RESURF-Schicht (24) liegt; eine Isolierlage (30), die auf der Hauptoberfläche (20a) ausgebildet ist und eine obere Oberfläche eines ersten Grenzgebiets (23) und eine obere Oberfläche eines zweiten Grenzgebiets (25) durchgehend bedeckt, wobei das erste Grenzgebiet (23) eine Grenze zwischen der Wannenschicht (22) und der RESURF-Schicht (24) enthält, wobei das zweite Grenzgebiet (25) eine Grenze zwischen der RESURF-Schicht (24) und dem ersten Störstellengebiet (21) enthält; mehrere untere Feldplatten (32), die in der Weise in der Isolierlage (30) ausgebildet sind, dass die mehreren unteren Feldplatten (32) nicht direkt über dem ersten und dem zweiten Grenzgebiet (23, 25) liegen, mehrere obere Feldplatten (34), die in der Weise auf der Isolierlage (30) ausgebildet sind, dass die mehreren oberen Feldplatten (34) nicht direkt über dem ersten und dem zweiten Grenzgebiet (23, 25) liegen, eine Emitterelektrode (12), die in Kontakt mit der Wannenschicht (22) ausgebildet ist und direkt über dem ersten Grenzgebiet (23) über der Isolierlage (30) verläuft; und eine Kanalstopperelektrode (36), die in Kontakt mit dem Kanalstopper (26) ausgebildet ist und direkt über dem zweiten Grenzgebiet (25) über der Isolierlage (30) verläuft.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Emitterelektrode (12) mit einem Abschnitt der unteren Feldplatte (32a) überlappt und die Kanalstopperelektrode (36) mit einem Abschnitt der unteren Feldplatte (32d) überlappt.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine erste Kapazität, die zwischen einer ersten unteren Feldplatte (50a) unter den unteren Feldplatten (32) und der Emitterelektrode (12) ausgebildet ist, und eine zweite Kapazität, die zwischen einer zweiten unteren Feldplatte (50d) unter den unteren Feldplatten (50) und der Kanalstopperelektrode (36) ausgebildet ist, größer als eine dritte Kapazität, die zwischen einer der unteren Feldplatten (50) und einer der oberen Feldplatten (34) ausgebildet ist, ist, wobei die erste untere Feldplatte (50a) die zu dem ersten Grenzgebiet nächste der unteren Feldplatten (50) ist, während die zweite untere Feldplatte (50d) die zu dem zweiten Grenzgebiet nächste der unteren Feldplatten (50) ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die RESURF-Schicht (52) aus mehreren Gebieten des zweiten Leitungstyps ausgebildet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die RESURF-Schicht (60) mit einer Störstellenkonzentration des zweiten Leitungstyps, die in Richtung des Kanalstoppers (26) von der Wannenschicht (22) weiter entfernt schrittweise abnimmt, ausgebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in dem zu der RESURF-Schicht (60) benachbarten Abschnitt der Wannenschicht (22) ein Konzentrationsgradient-Verringerungsabschnitt (90) in der Weise ausgebildet ist, dass der Störstellenkonzentrationsgradient des zweiten Leitungstyps zwischen der Wannenschicht (22) und der RESURF-Schicht (60) verringert ist.
  7. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (20) mit einer Hauptoberfläche (20a); ein erstes Störstellengebiet (21) eines ersten Leitungstyps, das in dem Halbleitersubstrat (20) ausgebildet ist; eine RESURF-Schicht (52) eines zweiten Leitungstyps, die in dem Halbleitersubstrat (20) und entlang der Hauptoberfläche (20a) ausgebildet ist; eine Wannenschicht (22) des zweiten Leitungstyps, die benachbart zu der RESURF-Schicht (52) und entlang der Hauptoberfläche (20a) in dem Halbleitersubstrat (20) ausgebildet ist; einen Konzentrationsgradient-Verringerungsabschnitt (92), der in dem zu der RESURF-Schicht (52) benachbarten Abschnitt der Wannenschicht (22) in der Weise ausgebildet ist, dass der Störstellenkonzentrationsgradient des zweiten Leitungstyps zwischen der Wannenschicht (22) und der RESURF-Schicht (52) verringert ist; und einen Gate-Draht (104), der direkt über einem Abschnitt des Konzentrationsgradient-Verringerungsabschnitts (92) ausgebildet ist.
  8. Halbleitervorrichtung nach Anspruch 7, gekennzeichnet durch eine Emittererdungselektrode (106), die direkt über einem weiteren Abschnitt des Konzentrationsgradient-Verringerungsabschnitts (92) ausgebildet und mit einer Emitterelektrode (12) verbunden ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleitersubstrat aus einem Halbleiter mit breiter Bandlücke ausgebildet ist.
  10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass der Halbleiter mit breiter Bandlücke Siliciumcarbid, ein Material auf Galliumnitridgrundlage oder Diamant ist.
DE102012219644.7A 2011-12-26 2012-10-26 Halbleitervorrichtung Active DE102012219644B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011283871A JP5640969B2 (ja) 2011-12-26 2011-12-26 半導体素子
JP2011-283871 2011-12-26

Publications (2)

Publication Number Publication Date
DE102012219644A1 DE102012219644A1 (de) 2013-06-27
DE102012219644B4 true DE102012219644B4 (de) 2017-06-29

Family

ID=48575817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012219644.7A Active DE102012219644B4 (de) 2011-12-26 2012-10-26 Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US9349811B2 (de)
JP (1) JP5640969B2 (de)
KR (1) KR101516650B1 (de)
DE (1) DE102012219644B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP6091395B2 (ja) * 2013-10-07 2017-03-08 三菱電機株式会社 半導体装置およびその製造方法
JP6168961B2 (ja) * 2013-10-10 2017-07-26 三菱電機株式会社 半導体装置
WO2015114748A1 (ja) * 2014-01-29 2015-08-06 三菱電機株式会社 電力用半導体装置
WO2015132847A1 (ja) * 2014-03-03 2015-09-11 株式会社日立製作所 Ｉｇｂｔ，パワーモジュール，パワーモジュールの製造方法，および電力変換装置
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
CN106489210B (zh) * 2015-01-14 2019-08-13 富士电机株式会社 半导体装置
JP6421675B2 (ja) * 2015-03-30 2018-11-14 サンケン電気株式会社 半導体装置
JP7150539B2 (ja) * 2018-09-15 2022-10-11 株式会社東芝 半導体装置
JP7085959B2 (ja) * 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
JP7061948B2 (ja) * 2018-10-23 2022-05-02 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7001050B2 (ja) * 2018-12-28 2022-01-19 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006497A1 (en) * 2001-07-06 2003-01-09 Michiaki Hiyoshi Semiconductor device
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
DE102010011258A1 (de) * 2009-04-06 2010-10-14 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2011199223A (ja) * 2010-03-24 2011-10-06 Mitsubishi Electric Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
EP0702411B1 (de) * 1994-09-16 2002-11-27 Kabushiki Kaisha Toshiba Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
JP2002231944A (ja) 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP2002261283A (ja) 2001-02-27 2002-09-13 Denso Corp 半導体装置
JP2006173437A (ja) 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP4783050B2 (ja) * 2005-04-13 2011-09-28 パナソニック株式会社 半導体装置及びその製造方法
DE102005030886B3 (de) * 2005-07-01 2007-02-08 Infineon Technologies Ag Schaltungsanordnung mit einem Transistorbauelement und einem Freilaufelement
DE102006061103B4 (de) * 2006-12-22 2008-11-06 Clariant International Ltd. Dispersionen polymerer Öladditive
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
JP5376365B2 (ja) * 2009-04-16 2013-12-25 三菱電機株式会社 半導体装置
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006497A1 (en) * 2001-07-06 2003-01-09 Michiaki Hiyoshi Semiconductor device
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
DE102010011258A1 (de) * 2009-04-06 2010-10-14 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP2011199223A (ja) * 2010-03-24 2011-10-06 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2013135062A (ja) 2013-07-08
US20130161645A1 (en) 2013-06-27
KR101516650B1 (ko) 2015-05-04
KR20130074746A (ko) 2013-07-04
DE102012219644A1 (de) 2013-06-27
US9349811B2 (en) 2016-05-24
JP5640969B2 (ja) 2014-12-17
US20160260826A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
DE102012219644B4 (de) Halbleitervorrichtung
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102012204420B4 (de) Halbleitervorrichtung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE10220810B4 (de) Halbleiterbauteil
DE102018215257B4 (de) Halbleitervorrichtung
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10297177T5 (de) Graben-FET mit selbstausgerichteter Source und selbstausgerichtetem Kontakt
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102018203693A1 (de) Halbleitervorrichtung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102012203357B4 (de) Lateral doppeldiffundiertes Metalloxid-Halbleiterbauelement
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112012001587T5 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102020128891B4 (de) Halbleitervorrichtung
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017117442B3 (de) Transistorbauelement mit Grabenrandabschluss
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
DE102005041335B4 (de) Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final