DE112017002379T5 - Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112017002379T5
DE112017002379T5 DE112017002379.3T DE112017002379T DE112017002379T5 DE 112017002379 T5 DE112017002379 T5 DE 112017002379T5 DE 112017002379 T DE112017002379 T DE 112017002379T DE 112017002379 T5 DE112017002379 T5 DE 112017002379T5
Authority
DE
Germany
Prior art keywords
type
conductivity type
wide
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017002379.3T
Other languages
English (en)
Inventor
Takahito Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017002379T5 publication Critical patent/DE112017002379T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Siliziumcarbid-Halbleitervorrichtung weist eine Driftschicht (2) vom n-Typ, die auf einer vorderen Oberfläche eines Siliziumcarbidsubstrats (1) vom n-Typ vorgesehen ist, einen ersten Bereich (3) vom p-Typ, der in einer Oberflächenschicht der Driftschicht (2) vom n-Typ vorgesehen ist, und einen Graben (16), der auf einer Seite der vorderen Oberfläche des Siliziumcarbidsubstrats (1) vom n-Typ ausgebildet ist, auf. Der erste Bereich (3) vom p-Typ ist durch einen tiefen ersten Bereich (3a) vom p-Typ in einer Position, die tiefer liegt als ein Boden des Grabens (16), und einen flachen ersten Bereich (3b) vom p-Typ in einer Position, die flacher liegt als der Boden des Grabens (16), gebildet. Der tiefe erste Bereich (3a) vom p-Typ ist mit einem ersten Element in einem vorbestimmten Verhältnis implantiert, wobei das erste Element an ein zweites Element bindet, das durch eine Störstelle verdrängt wird, die einen Leitfähigkeitstyp des ersten Bereichs (3) vom p-Typ bestimmt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • STAND DER TECHNIK
  • Um den EIN-Widerstand eines Elements in einer Leistungshalbleitervorrichtung zu verringern, wird herkömmlich ein vertikaler Metalloxied-Halbleiter-Feldeffekttransistor (MOSFET) mit einer Grabenstruktur gefertigt (hergestellt). Im vertikalen MOSFET ermöglicht die Grabenstruktur, in der ein Kanal zu einer Substratoberfläche orthogonal ausgebildet ist, dass die Zellendichte pro Einheitsfläche im Vergleich zu einer planaren Struktur, in der der Kanal parallel zur Substratoberfläche ausgebildet ist, leichter erhöht wird. Mit der Grabenstruktur kann daher die Stromdichte pro Einheitsfläche mehr als mit einer planaren Struktur erhöht werden und hinsichtlich der Kosten ist dies vorteilhaft.
  • Trotzdem weist der vertikale MOSFET mit der Grabenstruktur eine Struktur auf, in der ein ganzer Bereich der Innenwand des Grabens durch einen Gate-Isolationsfilm bedeckt ist, um einen Kanal in einer vertikalen Richtung auszubilden. Ein Abschnitt des Gate-Isolationsfilms an einem Boden des Grabens liegt nahe einer Drain-Elektrode und daher wird dieser Abschnitt des Gate-Isolationsfilms leicht einem hohen elektrischen Feld ausgesetzt. Insbesondere da Elemente mit ultrahoher Spannung mit einem Halbleiter mit breiter Bandlücke (Halbleitermaterial mit einer breiteren Bandlücke als jene von Silizium wie z. B. Siliziumcarbid (SiC)) hergestellt werden, verringern nachteilige Effekte auf den Gate-Isolationsfilm am Boden des Grabens signifikant die Zuverlässigkeit.
  • Als Verfahren, um solche Probleme zu lösen, wurde eine Technik zum Vorsehen eines Bereichs vom p+-Typ parallel zu und zwischen den Gräben in einem vertikalen MOSFET mit einer Grabenstruktur vorgeschlagen (beispielsweise siehe nachstehendes Patentdokument 1).
  • 9 ist eine Querschnittsansicht einer Struktur eines herkömmlichen vertikalen MOSFET. Auf einer vorderen Oberfläche eines Siliziumcarbidsubstrats 1 vom n+-Typ ist eine Driftschicht 2 vom n-Typ abgeschieden. Auf einer Oberfläche der Driftschicht 2 vom n-Typ ist auf einer Seite davon entgegengesetzt zu einer anderen Seite davon in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ eine Epitaxieschicht 5 vom n-Typ vorgesehen. Ferner ist in einer Oberflächenschicht der Driftschicht 2 vom n-Typ auf einer ersten Seite davon entgegengesetzt zu einer zweiten Seite davon in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ ein erster Bereich 3 vom p+-Typ selektiv vorgesehen.
  • Ferner sind im herkömmlichen vertikalen MOSFET eine Basisschicht 6 vom p-Typ, ein Source-Bereich 7 vom n+-Typ, ein Kontaktbereich 8 vom p++-Typ, ein Gate-Isolationsfilm 9, eine Gate-Elektrode 10, eine hintere Elektrode 13 und ein Graben 16 weiter vorgesehen.
  • Im vertikalen MOSFET mit der Struktur in 9 ist ein pn-Übergang des ersten Bereichs 3 vom p+-Typ und der Epitaxieschicht 5 vom n-Typ tiefer positioniert als der Graben 16 und daher konzentriert sich das elektrische Feld an einer Grenze des ersten Bereichs 3 vom p+-Typ und der Epitaxieschicht 5 vom n-Typ, was ermöglicht, dass die Konzentration des elektrischen Feldes an einem Boden des Grabens 16 gemildert wird.
  • Patentdokument 1: japanische Patentoffenlegungsschrift Nr. 2009-260253
  • OFFENBARUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDES PROBLEM
  • Trotzdem wird in einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung vom Grabentyp aufgrund eines Kriechstroms, der zwischen einem Drain und einer Source liegt und der in Abhängigkeit von der Spannung zunimmt, ein großer Kriechstrom in einem Bereich mit hoher Spannung erzeugt. 10 ist ein Graph, der einen Verlust bei hoher Spannung in der herkömmlichen Siliziumcarbid-Halbleitervorrichtung vom Grabentyp darstellt. In 10 stellt eine vertikale Achse den Drain-Sättigungsstrom in Einheiten von A dar, während eine horizontale Achse die Spannung zwischen dem Drain und der Source in Einheiten von V darstellt. Wie in 10 dargestellt, wird in der Halbleitervorrichtung bei einer hohen Spannung ein Kriechstrom von etwa 1 µA erzeugt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, die Verluste bei hoher Spannung unterdrücken können.
  • MITTEL ZUM LÖSEN DES PROBLEMS
  • Um die obigen Probleme anzugehen und die Aufgabe der vorliegenden Erfindung zu lösen, weist eine Halbleitervorrichtung gemäß der vorliegenden Erfindung die folgenden Eigenschaften auf. In der Halbleitervorrichtung ist auf einer vorderen Oberfläche eines Halbleitersubstrats mit breiter Bandlücke eines ersten Leitfähigkeitstyps, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, eine Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps, die eine Störstellenkonzentration aufweist, die niedriger ist als das Halbleitersubstrat mit breiter Bandlücke, vorgesehen. Ferner ist ein erster Basisbereich eines zweiten Leitfähigkeitstyps selektiv in einer Oberflächenschicht auf einer ersten Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps vorgesehen, wobei die erste Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps zu einer zweiten Seite davon in Richtung des Halbleitersubstrats mit breiter Bandlücke entgegengesetzt ist. Ferner ist ein zweiter Basisbereich des zweiten Leitfähigkeitstyps selektiv in der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps vorgesehen. Ferner ist eine Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps, die ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, auf einer Oberfläche der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps auf der ersten Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps entgegengesetzt zur zweiten Seite davon in Richtung des Halbleitersubstrats mit breiter Bandlücke vorgesehen. Ferner ist ein Source-Bereich des ersten Leitfähigkeitstyps selektiv in der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps vorgesehen. Ferner ist ein Graben, der den Source-Bereich und die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps durchdringt und die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps erreicht, vorgesehen. Ferner ist eine Gate-Elektrode im Graben über einen Gate-Isolationsfilm vorgesehen. Ferner umfasst die Halbleitervorrichtung eine Source-Elektrode, die mit der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps und dem Source-Bereich in Kontakt steht; und eine Drain-Elektrode, die auf einer hinteren Oberfläche des Halbleitersubstrats mit breiter Bandlücke vorgesehen ist. Der erste Basisbereich weist einen tiefen ersten Basisbereich in einer Position, die in Richtung der Drain-Elektrode tiefer liegt als ein Boden des Grabens, und einen flachen ersten Basisbereich in einer Position, die näher am Source-Bereich liegt als der Boden des Grabens, auf. Der tiefe erste Basisbereich ist mit einem ersten Element in einem vorbestimmten Verhältnis implantiert, wobei das erste Element an ein zweites Element bindet, das durch eine Störstelle verdrängt ist, die einen Leitfähigkeitstyp des ersten Basisbereichs bestimmt.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ferner dadurch gekennzeichnet, dass in der beschriebenen Erfindung der flache erste Basisbereich mit dem ersten Element in einem vorbestimmten Verhältnis implantiert ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ferner dadurch gekennzeichnet, dass in der beschriebenen Erfindung das erste Element Kohlenstoff ist, wenn die Störstelle eine Störstelle ist, die in eine Siliziumstelle eintritt, und das erste Element Silizium ist, wenn die Störstelle eine Störstelle ist, die eine Kohlenstoffstelle eintritt.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ferner dadurch gekennzeichnet, dass in der beschriebenen Erfindung das erste Element Kohlenstoff ist, wenn die Störstelle Aluminium ist.
  • Um die obigen Probleme anzugehen und die Aufgabe der vorliegenden Erfindung zu lösen, weist ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung die folgenden Eigenschaften auf. Im Verfahren zur Herstellung einer Halbleitervorrichtung wird zuerst eine erste Halbleiterschicht mit breiter Bandlücke eines ersten Leitfähigkeitstyps auf einer vorderen Oberfläche eines Halbleitersubstrats mit breiter Bandlücke des ersten Leitfähigkeitstyps ausgebildet, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps eine Störstellenkonzentration aufweist, die niedriger ist als jene des Halbleitersubstrats mit breiter Bandlücke. Als nächstes wird ein erster Basisbereich eines zweiten Leitfähigkeitstyps selektiv in einer Oberflächenschicht der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps ausgebildet. Als nächstes wird ein zweiter Basisbereich des zweiten Leitfähigkeitstyps selektiv in der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps ausgebildet. Als nächstes wird eine Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps auf einer Oberfläche der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps ausgebildet, wobei die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium. Als nächstes wird ein Source-Bereich des ersten Leitfähigkeitstyps selektiv in der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps ausgebildet. Als nächstes wird ein Graben, der den Source-Bereich und die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps durchdringt und der die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps erreicht, ausgebildet. Als nächstes wird eine Gate-Elektrode im Graben über einen Gate-Isolationsfilm ausgebildet. Als nächstes wird eine Source-Elektrode in Kontakt mit dem Source-Bereich und der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps ausgebildet. Als nächstes wird eine Drain-Elektrode an einer hinteren Oberfläche des Halbleitersubstrats mit breiter Bandlücke ausgebildet. Der erste Basisbereich wird selektiv durch Implantieren eines tiefen ersten Basisbereichs im ersten Basisbereich in einer Position, die in Richtung der Drain-Elektrode tiefer liegt als ein Boden des Grabens, mit sowohl einer Störstelle, die einen Leitfähigkeitstyps des ersten Basisbereichs bestimmt, als auch einem ersten Element, das an ein zweites Element bindet, das durch die Störstelle verdrängt wird, ausgebildet.
  • Das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung ist ferner dadurch gekennzeichnet, dass in der beschriebenen Erfindung der erste Basisbereich selektiv durch Implantieren eines flachen ersten Basisbereichs im ersten Basisbereich in einer Position, die näher am Source-Bereich liegt als der Boden des Grabens, mit sowohl der Störstelle als auch dem ersten Element ausgebildet wird.
  • Gemäß der beschriebenen Erfindung wird im tiefen ersten Bereich vom p+-Typ ein Element, das der Störstelle vom p-Typ entspricht, in einem vorbestimmten Verhältnis implantiert. Folglich bindet ein Element, das durch die Störstelle vom p-Typ verdrängt wird, an das Element, das der Störstelle vom p-Typ entspricht, und kann zu Siliziumcarbid kristallisiert werden. Folglich kann die Bildung von Defekten durch das Element, das durch die Störstelle vom p-Typ verdrängt wird, verringert werden. Daher unterdrückt die Halbleitervorrichtung der vorliegenden Erfindung Verluste bei hoher Spannung.
  • Ferner kann im flachen ersten Bereich vom p+-Typ ein Element, das der Störstelle vom p-Typ entspricht, in einem vorbestimmten Verhältnis implantiert werden. In diesem Fall kann im flachen ersten Bereich vom p+-Typ ebenso die Bildung von Defekten durch das durch die Störstelle vom p-Typ verdrängte Element verringert werden. Daher kann die Halbleitervorrichtung der vorliegenden Erfindung Verluste bei hoher Spannung weiter unterdrücken.
  • EFFEKT DER ERFINDUNG
  • Die Halbleitervorrichtung und das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung erreichen insofern einen Effekt, als Verluste bei hoher Spannung unterdrückt werden können.
  • Figurenliste
    • 1 ist eine Querschnittsansicht einer Siliziumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform;
    • 2 ist ein Graph, der einen Widerstand und einen Kriechstrom in Bezug auf die Drain-Spannung in Bereichen der Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt;
    • 3 ist eine Querschnittsansicht (Teil 1), die schematisch die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstel-, lung darstellt;
    • 4 ist eine Querschnittsansicht (Teil 2), die schematisch die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung darstellt;
    • 5 ist eine Querschnittsansicht (Teil 3), die schematisch die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung darstellt;
    • 6 ist eine Querschnittsansicht (Teil 4), die schematisch die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung darstellt;
    • 7 ist eine Querschnittsansicht (Teil 5), die schematisch die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung darstellt;
    • 8 ist eine Querschnittsansicht (Teil 6), die schematisch die Siliziumcarbid-Halbleitervorrichtunggemäß der Ausführungsform während der Herstellung darstellt;
    • 9 ist eine Querschnittsansicht einer Struktur eines herkömmlichen vertikalen MOSFET; und
    • 10 ist ein Graph, der einen Verlust bei hoher Spannung in einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung vom Grabentyp darstellt.
  • BESTE ART(EN) ZUR AUSFÜHRUNG DER ERFINDUNG
  • Ausführungsformen einer Halbleitervorrichtung und eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung werden mit Bezug auf die begleitenden Zeichnungen im Einzelnen beschrieben. In der vorliegenden Beschreibung und in den begleitenden Zeichnungen bedeuten Schichten und Bereiche, die mit dem Präfix n oder p versehen sind, dass Mehrheitsladungsträger Elektronen oder Löcher sind. Außerdem bedeutet + oder -, das an n oder p angehängt ist, dass die Störstellenkonzentration höher bzw. niedriger ist als Schichten und Bereiche ohne + oder -. Fälle, in denen Symbole wie z. B. n und p, die + oder - umfassen, gleich sind, geben an, dass Konzentrationen nahe sind und daher die Konzentrationen nicht notwendigerweise gleich sind. In der nachstehenden Beschreibung der Ausführungsformen und den begleitenden Zeichnungen werden Hauptabschnitten, die identisch sind, dieselben Bezugszeichen gegeben und sie werden nicht wiederholt beschrieben. Ferner bedeutet in der vorliegenden Beschreibung, wenn Miller-Indizes beschrieben sind, „-“ einen Strich, der zu einem Index unmittelbar nach dem „-“ hinzugefügt ist, und ein negativer Index wird durch Hinzufügen eines Präfix „-“ zum Index ausgedrückt.
  • (Ausführungsform)
  • 1 ist eine Querschnittsansicht einer Siliziumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform. Wie in 1 dargestellt, ist in der Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform die Driftschicht vom n-Typ (erste Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps) 2 auf einer ersten Hauptoberfläche (vorderen Oberfläche), z. B. einer (0001)-Ebene (Si-Fläche), des Siliziumcarbidsubstrats vom n+-Typ (Halbleitersubstrat mit breiter Bandlücke des ersten Leitfähigkeitstyps) 1 abgeschieden.
  • Das Siliziumcarbidsubstrat 1 vom n+-Typ ist ein Siliziumcarbid-Einkristallsubstrat. Die Driftschicht 2 vom n-Typ ist beispielsweise eine Driftschicht vom n-Typ mit niedriger Konzentration mit einer Störstellenkonzentration, die niedriger ist als jene des Siliziumcarbidsubstrats 1 vom n+-Typ. Auf einer Oberfläche der Driftschicht 2 vom n-Typ ist auf der ersten Seite davon entgegengesetzt zur zweiten Seite davon in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ die Epitaxieschicht 5 vom n-Typ vorgesehen. Die Epitaxieschicht 5 vom n-Typ ist eine Driftschicht vom n-Typ mit hoher Konzentration mit einer Störstellenkonzentration, die niedriger als jene des Siliziumcarbidsubstrats 1 vom n+-Typ und höher als jene der Driftschicht 2 vom n-Typ ist.
  • Auf der Oberflächenseite der Driftschicht 2 vom n-Typ ist auf der ersten Seite davon entgegengesetzt zur zweiten Seite in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ die Basisschicht vom p-Typ (Halbleiterschicht mit breiter Bandlücke eines zweiten Leitfähigkeitstyps) 6 vorgesehen. Die Basisschicht 6 vom p-Typ steht mit dem nachstehend beschriebenen ersten Bereich 3 vom p+-Typ in Kontakt. Nachstehend bilden das Siliziumcarbidsubstrat 1 vom n+-Typ, die Driftschicht 2 vom n-Typ und die Basisschicht 6 vom p-Typ gemeinsam eine Siliziumcarbid-Halbleiterbasis.
  • An einer zweiten Hauptoberfläche (hinteren Oberfläche, d. h. hinteren Oberfläche der Siliziumcarbid-Halbleiterbasis) des Siliziumcarbidsubstrats 1 vom n+-Typ ist die hintere Elektrode (Drain-Elektrode) 13 vorgesehen. Die hintere Elektrode 13 bildet die Drain-Elektrode. Auf einer Oberfläche der hinteren Elektrode 13 ist eine Drain-Elektroden-Kontaktstelle 15 vorgesehen.
  • An einer ersten Hauptoberflächenseite (Seite der Basisschicht 6 vom p-Typ) der Siliziumcarbid-Halbleiterbasis ist eine Grabenstruktur ausgebildet. Insbesondere durchdringt von einer Oberfläche der Basisschicht 6 vom p-Typ auf einer ersten Seite (einer ersten Hauptoberflächenseite der Siliziumcarbid-Halbleiterbasis) davon entgegengesetzt zu einer zweiten Seite davon in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ der Graben 16 die Basisschicht 6 vom p-Typ und erreicht die Epitaxieschicht 5 vom n-Typ. Entlang einer Innenwand des Grabens 16 ist der Gate-Isolationsfilm 9 an einer Seitenwand und einem Boden des Grabens 16 ausgebildet und die Gate-Elektrode 10 ist auf dem Gate-Isolationsfilm 9 im Graben 16 ausgebildet. Die Gate-Elektrode 10 ist von der Driftschicht 2 vom n-Typ und der Basisschicht 6 vom p-Typ durch den Gate-Isolationsfilm 9 isoliert. Ein Teil der Gate-Elektrode 10 kann von einer Oberseite (Seite, wo eine Source-Elektroden-Kontaktstelle 14 vorgesehen ist) des Grabens 16 in Richtung der Source-Elektroden-Kontaktstelle 14 vorstehen.
  • An der Oberfläche der Driftschicht 2 vom n-Typ auf der ersten Seite (der ersten Hauptoberflächenseite der Siliziumcarbid-Halbleiterbasis) davon entgegengesetzt zur zweiten Seite davon in Richtung des Siliziumcarbidsubstrats 1 vom n+-Typ sind der erste Bereich vom p+-Typ (der erste Basisbereich des zweiten Leitfähigkeitstyps) 3 und ein zweiter Bereich vom p+-Typ (zweiter Basisbereich des zweiten Leitfähigkeitstyps) 4 selektiv vorgesehen. Ein unterer Endteil (Drain-Seiten-Endteil) des ersten Bereichs 3 vom p+-Typ ist weiter auf einer Drain-Seite als der Boden des Grabens 16 positioniert. Der erste Bereich 3 vom p+-Typ ist durch einen tiefen ersten Basisbereich vom p+-Typ (tiefen ersten Basisbereich) 3a in einer tiefen Position weiter auf der Drain-Seite (negative Richtung einer z-Achse) als der Boden des Grabens 16 und einen flachen ersten Basisbereich vom p+-Typ (flachen ersten Basisbereich) 3b in einer nahen Position weiter auf einer Source-Seite (positive Richtung der z-Achse) als der Boden des Grabens 16 gebildet. Ein unterer Endteil des zweiten Basisbereichs 4 vom p+-Typ ist weiter auf der Drain-Seite als der Boden des Grabens 16 positioniert. Der zweite Basisbereich 4 vom p+-Typ ist in einer Position gegenüber dem Boden des Grabens 16 in einer Tiefenrichtung ausgebildet. Eine Breite des zweiten Basisbereichs 4 vom p+-Typ ist breiter als eine Breite des Grabens 16. Der Boden des Grabens 16 kann den zweiten Basisbereich 4 vom p+-Typ erreichen oder kann in der Epitaxieschicht 5 vom n-Typ angeordnet sein, die zwischen die Basisschicht 6 vom p-Typ und den zweiten Basisbereich 4 vom p+-Typ eingelegt ist, und muss mit dem zweiten Basisbereich 4 vom p+-Typ nicht in Kontakt stehen.
  • Die Bereitstellung des tiefen ersten Basisbereichs 3a vom p+-Typ und des zweiten Bereichs 4 vom p+-Typ ermöglicht, dass ein pn-Übergang des tiefen ersten Basisbereichs 3a vom p+-Typ und der Epitaxieschicht 5 vom n-Typ und ein pn-Übergang des zweiten Basisbereichs 4 vom p+-Typ und der Epitaxieschicht 5 vom n-Typ in einer Position nahe dem Boden des Grabens 16 in der Tiefenrichtung (der negativen Richtung der z-Achse) ausgebildet werden. In dieser Weise werden die pn-Übergänge ausgebildet, was ermöglicht, dass das Anlegen eines hohen elektrischen Feldes an den Gate-Isolationsfilm 9 am Boden des Grabens 16 verhindert wird. Selbst wenn ein Halbleitermaterial mit breiter Bandlücke als Halbleitermaterial verwendet wird, ist daher eine hohe Durchbruchspannung möglich. Ferner ist der zweite Basisbereich 4 vom p+-Typ mit einer Breite, die breiter ist als die Grabenbreite, vorgesehen, was ermöglicht, dass das elektrische Feld an einem Eckenteil des Bodens des Grabens 16 gemildert wird, wo sich das elektrische Feld konzentriert, wodurch weiter ermöglicht wird, dass die Durchbruchspannung erhöht wird.
  • Obwohl in 1 nur zwei Graben-MOS-Strukturen dargestellt sind, können weitere MOS-Gate-Strukturen (Strukturen eines isolierten Gates, das durch einen Metalloxidfilmhalbleiter gebildet ist) mit einer Grabenstruktur parallel angeordnet sein.
  • Um den Kriechstrom der Siliziumcarbid-Halbleitervorrichtung zu verringern, simulierten hier die Erfinder Änderungen des Kriechstroms, während die Lebensdauer (Menge an Defekten) jedes Bereichs der Siliziumcarbid-Halbleitervorrichtung verändert wurde. 2 ist ein Graph, der den Widerstand und Kriechstrom in Bezug auf die Drain-Spannung in den Bereichen der Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform darstellt. In 2 wurde an der Driftschicht 2 vom n-Typ, im ersten Bereich 3 vom p+-Typ und in der Basisschicht 6 vom p-Typ die Menge an Defekten auf 2,5×10-6/cm3 und 2,5×10-10/cm3 für jedes festgelegt und der Kriechstrom wurde simuliert.
  • In 2 stellt eine horizontale Achse die Drain-Spannung in Einheiten von V dar, während eine vertikale Achse den Kriechstrom in Einheiten von µA darstellt. Ferner gibt eine Referenzkurve Simulationsergebnisse in einem Fall an, in dem die Menge an Defekten der Driftschicht 2 vom n-Typ, des ersten Bereichs 3 vom p+-Typ und der Basisschicht 6 vom p-Typ 2,5×10-6/cm3 war. Eine Pepi-Kurve gibt Simulationsergebnisse in einem Fall an, in dem die Menge an Defekten der Basisschicht 6 vom p-Typ 2,5×10-10/cm3 war, und eine Drift-Kurve gibt Simulationsergebnisse in einem Fall an, in dem die Menge an Defekten der Driftschicht 2 vom n-Typ 2,5×10-10/cm3 war. Eine Tief-P-Kurve gibt Simulationsergebnisse in einem Fall an, in dem die Menge an Defekten des ersten Bereichs 3 vom p+-Typ 2,5×10-10/cm3 war. Aus den Ergebnissen wird festgestellt, dass, wenn die Menge an Defekten des ersten Bereichs 3 vom p+-Typ groß ist, der Kriechstrom zunimmt.
  • Es gibt einen Bericht, der angibt, dass Defekte des ersten Bereichs 3 vom p+-Typ durch Ionenimplantation zum Ausbilden des ersten Bereichs 3 vom p+-Typ gebildet werden (siehe beispielsweise nachstehendes Referenzdokument 1).
  • (Referenzdokument 1) Takeshi Mitani, u. a., „Depth Profiling of Ion-Implantation Damage in SiC Crystals by Cathodoluminescence Spectroscopy" (USA), Materials Science Forum, Bände 600-603 (2009), S. 615-618.
  • Der erste Bereich 3 vom p+-Typ wird durch Ionenimplantation einer Störstelle vom p-Typ, z. B. Aluminium (Al), ausgebildet. Aluminium ist ein Element, das in eine Siliziumstelle durch Ionenimplantation eintritt, und folglich wird Aluminium nahe an Silizium in einem Kristall aus Siliziumcarbid angeordnet. Folglich wird Silizium (Si) durch Aluminium verdrängt und das verdrängte Silizium wird zu einem Defekt.
  • In der Siliziumcarbid-Halbleitervorrichtung der Ausführungsform ist der erste Bereich 3 vom p+-Typ zweischichtig mit einem tiefen ersten Bereich 3a vom p+-Typ und einem flachen ersten Bereich 3b vom p+-Typ. Im ersten Bereich 3 vom p+-Typ ist ein Teil eines pn-Übergangs zwischen dem tiefen ersten Bereich 3a vom p+-Typ und der Epitaxie 5 vom n-Typ ein Teil, der beim Erhöhen der Durchbruchspannung am wirksamsten ist. Durch Unterdrücken des Kriechstroms aufgrund der Defekte des tiefen ersten Bereichs 3a vom p+-Typ kann daher die Verringerung der Durchbruchspannung effektiv verhindert werden.
  • Um die Defekte des tiefen ersten Bereichs 3a vom p+-Typ zu verringern, wird in der Ausführungsform ein Element, beispielsweise Kohlenstoff (C), das einer Störstelle vom p-Typ entspricht, in einem vorbestimmten Verhältnis implantiert. Folglich binden der implantierte Kohlenstoff und das verdrängte Silizium und kristallisieren zu Siliziumcarbid, was verhindert, dass Silizium zu einem Defekt wird. Hier ist das vorbestimmte Verhältnis eine Menge, die zum Binden an das Silizium erforderlich ist, das durch die Implantation von Aluminium verdrängt wird. Insbesondere ist eine Dotierungsmenge (DC) von Kohlenstoff eine Menge, die 0,7≤DC/DAl≤1,3 in Bezug auf eine Dotierungsmenge (DAl) von Aluminium erfüllt.
  • Ferner kann der erste Bereich 3 vom p+-Typ durch lonenimplantieren einer anderen Störstelle vom p-Typ als Aluminium, beispielsweise Bor (B), ausgebildet werden. In diesem Fall wird ein Element, das der Störstelle vom p-Typ entspricht, in den tiefen ersten Bereich 3a vom p+-Typ in einem vorbestimmten Verhältnis implantiert. Wenn beispielsweise die Störstelle vom p-Typ ein Element ist, das in eine Siliziumstelle eintritt, ist das Element, das der Störstelle vom p-Typ entspricht, Kohlenstoff und wie Aluminium wird Kohlenstoff in den tiefen ersten Bereich 3a vom p+-Typ in einem vorbestimmten Verhältnis implantiert. Wenn andererseits die Störstelle vom p-Typ ein Element ist, das in eine Kohlenstoffstelle eintritt, ist das Element, das der Störstelle vom p-Typ entspricht, Silizium und im Gegensatz zu Aluminium wird Silizium in den tiefen ersten Bereich 3a vom p+-Typ in einem vorbestimmten Verhältnis implantiert. Folglich binden Kohlenstoff, der durch die Störstelle vom p-Typ verdrängt wird, und das implantierte Silizium und kristallisieren zu Siliziumcarbid, was verhindert, dass der Kohlenstoff zu einem Defekt wird.
  • Das Element, das der Störstelle vom p-Typ entspricht, kann ferner in den flachen ersten Bereich 3b vom p+-Typ in einem vorbestimmten Verhältnis implantiert werden. Ähnlich zum Fall des tiefen ersten Bereichs 3a vom p+-Typ wird, wenn die Störstelle vom p-Typ ein Element ist, das in eine Siliziumstelle eintritt, Kohlenstoff in einem vorbestimmten Verhältnis implantiert, und wenn die Störstelle vom p-Typ ein Element ist, das in eine Kohlenstoffstelle eintritt, wird Silizium in einem vorbestimmten Verhältnis implantiert.
  • Obwohl in der Ausführungsform der Fall des Siliziumcarbidsubstrats 1 vom n+-Typ beschrieben wurde, können ferner ebenso in einem Fall eines Siliziumcarbidsubstrats vom p+-Typ Defekte verhindert werden. In diesem Fall ist der erste Bereich 3 vom p+-Typ ein erster Bereich vom n+-Typ vom n-Typ und der tiefe erste Bereich 3a vom p+-Typ ist ein tiefer erster Bereich vom n+-Typ vom n-Typ. Wenn beispielsweise eine Störstelle des ersten Bereichs vom n+-Typ Stickstoff ist, wird, da Stickstoff ein Element ist, das in eine Kohlenstoffstelle eintritt, Silizium in einem vorbestimmten Verhältnis implantiert. Wenn eine Störstelle des ersten Bereichs vom n+-Typ Phosphor (P) ist, wird ferner, da Phosphor ein Element ist, das in eine Siliziumstelle eintritt, Kohlenstoff in einem vorbestimmten Verhältnis implantiert.
  • (Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform)
  • Als nächstes wird ein Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform beschrieben. 3 bis 8 sind Querschnittsansichten, die die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform während der Herstellung schematisch darstellen.
  • Zuerst wird das Siliziumcarbidsubstrat 1 vom n+-Typ, das aus Siliziumcarbid vom n-Typ besteht, vorbereitet. Anschließend wird auf der ersten Hauptoberfläche des Siliziumcarbidsubstrats 1 vom n+-Typ, während eine Störstelle vom n-Typ, z. B. Stickstoffatome (N), dotiert wird, eine erste Driftschicht vom n-Typ (erste Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps) 2a, die aus Siliziumcarbid besteht, durch Epitaxiewachstum so ausgebildet, dass sie beispielsweise eine Dicke von etwa 30 µm aufweist. Die erste Driftschicht 2a vom n-Typ wird zur Driftschicht 2 vom n-Typ. Der Zustand bis hier ist in 3 dargestellt.
  • Als nächstes wird auf einer Oberfläche der ersten Driftschicht 2a vom n-Typ eine nicht dargestellte Maske mit gewünschten Öffnungen durch eine Photolithographietechnik beispielsweise unter Verwendung eines Oxidfilms ausgebildet. Anschließend werden durch ein lonenimplantationsverfahren unter Verwendung des Oxidfilms als Maske eine Störstelle vom p-Typ, z. B. Aluminiumatome, und ein Element, das der Störstelle vom p-Typ entspricht, z. B. Kohlenstoff, der den Aluminiumatomen entspricht, zusammen implantiert. In einem Teil eines Oberflächenbereichs der ersten Driftschicht 2a vom n-Typ werden folglich beispielsweise der zweite Bereich vom p+-Typ (zweiter Basisbereich des zweiten Leitfähigkeitstyps) 4 und der tiefe erste Bereich vom p+-Typ (erster Basisbereich des zweiten Leitfähigkeitstyps) 3a in einer Tiefe von etwa 0,5 µm ausgebildet, so dass beispielsweise ein Abstand zwischen dem tiefen ersten Bereich 3a vom p+-Typ und dem zweiten Basisbereich 4 vom p+-Typ, die zueinander benachbart sind, etwa 1,0 µm ist.
  • Obwohl das Element, das der Störstelle vom p-Typ entspricht, auch in den zweiten Basisbereich 4 vom p+-Typ implantiert wird, stellt dies hier kein spezielles Problem dar. Wenn sie zusammen implantiert werden, wird ferner die Störstelle vom p-Typ ionenimplantiert und unter Verwendung derselben Maske wird das Element, das der Störstelle vom p-Typ entspricht, anschließend ionenimplantiert. Wenn sie dagegen zusammen implantiert werden, wird ferner das Element, das der Störstelle vom p-Typ entspricht, ionenimplantiert und unter Verwendung derselben Maske kann die Störstelle vom p-Typ anschließend ionenimplantiert werden. Dosismengen der Ionenimplantation zum Ausbilden des tiefen ersten Bereichs 3a vom p+-Typ und des zweiten Basisbereichs 4 vom p+-Typ können beispielsweise so festgelegt werden, dass die Störstellenkonzentration davon etwa 5×1018/cm3 wird. Als nächstes wird die Maske, die bei der Ionenimplantation zum Ausbilden des tiefen ersten Bereichs 3a vom p+-Typ und des zweiten Basisbereichs 4 vom p+-Typ verwendet wird, entfernt. Durch ein Ionenimplantationsverfahren wird anschließend eine Störstelle vom n-Typ, z. B. Stickstoffatome, ionenimplantiert. Zwischen dem tiefen ersten Bereich 3a vom p+-Typ und dem zweiten Basisbereich 4 vom p+-Typ der Oberflächenschicht der ersten Driftschicht 2a vom n-Typ wird folglich beispielsweise eine erste Epitaxieschicht 5a vom n-Typ in einer Tiefe von etwa 0,5 µm oder weniger ausgebildet. Eine Dosismenge während der Ionenimplantation zum Ausbilden der ersten Epitaxieschicht 5a vom n-Typ kann beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon etwa 1×1017/cm3 wird. Der Zustand bis hier ist in 4 dargestellt.
  • Als nächstes wird auf der Oberfläche der ersten Driftschicht 2a vom n-Typ, während eine Störstelle vom n-Typ, z. B. Stickstoffatome, dotiert wird, eine zweite Driftschicht vom n-Typ (zweite Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps) 2b beispielsweise durch Epitaxiewachstum so ausgebildet, dass sie eine Dicke von etwa 0,5 µm aufweist. Die zweite Driftschicht 2b vom n-Typ und die erste Driftschicht 2a vom n-Typ bilden gemeinsam die Driftschicht 2 vom n-Typ. Bedingungen des Epitaxiewachstums zum Ausbilden der zweiten Driftschicht 2b vom n-Typ können beispielsweise so festgelegt werden, dass eine Störstellenkonzentration der zweiten Driftschicht 2b vom n-Typ etwa 3×1015/cm3 wird.
  • Auf der Oberfläche der Driftschicht 2 vom n-Typ wird als nächstes eine nicht dargestellte Maske mit gewünschten Öffnungen durch eine Photolithographietechnik unter Verwendung beispielsweise eines Oxidfilms ausgebildet. Anschließend wird durch ein lonenimplantationsverfahren unter Verwendung des Oxidfilms als Maske eine Störstelle vom p-Typ, z. B. Aluminiumatome, ionenimplantiert. Hier können die Störstelle vom p-Typ, z. B. Aluminiumatome, und ein Element, das der Störstelle vom p-Typ entspricht, z. B. Kohlenstoff, der den Aluminiumatomen entspricht, zusammen implantiert werden. Folglich wird in einem Teil eines Oberflächenbereichs der Driftschicht 2 vom n-Typ, beispielsweise der flache erste Bereich vom p+-Typ (der erste Basisbereich des zweiten Leitfähigkeitstyps) 3b in einer Tiefe von etwa 0,5 µm beispielsweise so ausgebildet, dass er mit einem oberen Teil des tiefen ersten Bereichs 3a vom p+-Typ überlappt. Der flache erste Bereich 3b vom p+-Typ und der tiefe erste Bereich 3a vom p+-Typ bilden gemeinsam den ersten Basisbereich 3 vom p+-Typ. Eine Dosismenge der Ionenimplantation zum Ausbilden des flachen ersten Bereichs 3b vom p+-Typ kann beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon etwa 5,0×1018/cm3 wird. Als nächstes wird die bei der Ionenimplantation zum Ausbilden des flachen ersten Bereichs 3b vom p+-Typ verwendete Maske entfernt. Durch Ionenimplantation wird anschließend eine Störstelle vom n-Typ, z. B. Stickstoffatome, ionenimplantiert. Folglich wird in einem Teil einer Oberflächenschicht der zweiten Driftschicht 2b vom n-Typ beispielsweise eine zweite Epitaxieschicht vom n-Typ (zweiter Bereich des ersten Leitfähigkeitstyps) 5b in einer Tiefe von etwa 0,5 µm so ausgebildet, dass sie mit dem tiefen ersten Bereich 3a vom p+-Typ, dem zweiten Basisbereich 4 vom p+-Typ und der ersten Epitaxieschicht 5a vom n-Typ in Kontakt steht. Eine Dosismenge der Ionenimplantation zum Vorsehen der zweiten Epitaxieschicht 5b vom n-Typ kann beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon etwa 1×1017/cm3 wird. Die zweite Epitaxieschicht 5b vom n-Typ und die erste Epitaxieschicht 5a vom n-Typ bilden gemeinsam die Epitaxieschicht 5 vom n-Typ. Der Zustand bis hier ist in 5 dargestellt.
  • Als nächstes wird auf der Oberfläche (d. h. Oberflächen des ersten Bereichs 3 vom p+-Typ und der zweiten Epitaxieschicht 5b vom n-Typ) der Driftschicht 2 vom n-Typ, während eine Störstelle vom p-Typ, z. B. Aluminiumatome, dotiert wird, die Basisschicht vom p-Typ (Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps) 6 beispielsweise durch Epitaxiewachstums so ausgebildet, dass sie eine Dicke von etwa 0,9 bis 1,3 µm aufweist. Bedingungen des Epitaxiewachstums zum Ausbilden der Basisschicht 6 vom p-Typ können beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon etwa 2×1017/cm3 wird, die gleich oder geringer als die Störstellenkonzentration des ersten Basisbereichs 3 vom p+-Typ ist. Durch die Prozesse bis hier wird die Siliziumcarbid-Halbleiterbasis, in der die Driftschicht 2 vom n-Typ, die Basisschicht 6 vom p-Typ auf das Siliziumcarbidsubstrat 1 vom n-Typ gestapelt sind, ausgebildet.
  • Als nächstes wird auf einer Oberfläche der Basisschicht 6 vom p-Typ eine nicht dargestellte Maske mit gewünschten Öffnungen durch eine Photolithographietechnik unter Verwendung beispielsweise eines Oxidfilms ausgebildet. Anschließend wird durch ein lonenimplantationsverfahren unter Verwendung des Oxidfilms als Maske eine Störstelle vom n-Typ, z. B. Phosphor, ionenimplantiert. Folglich wird in einem Teil einer Oberflächenschicht der Basisschicht 6 vom p-Typ der Source-Bereich vom n+-Typ (Source-Bereich des ersten Leitfähigkeitstyps) 7 ausgebildet. Eine Dosismenge der Ionenimplantation zum Ausbilden des Source-Bereichs 7 vom n+-Typ kann beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon höher wird als jene des ersten Bereichs 3 vom p+-Typ. Als nächstes wird die Maske, die bei der Ionenimplantation zum Ausbilden des Source-Bereichs 7 vom n+-Typ verwendet wird, entfernt. Auf der Oberfläche der Basisschicht 6 vom p-Typ wird anschließend eine nicht dargestellte Maske mit gewünschten Öffnungen durch eine Photolithographietechnik beispielsweise unter Verwendung eines Oxidfilms ausgebildet und unter Verwendung des Oxidfilms als Maske wird eine Störstelle vom p-Typ, z. B. Aluminium, in die Oberfläche der Basisschicht 6 vom p-Typ ionenimplantiert. Folglich wird in einem Teil eines Oberflächenbereichs der Basisschicht 6 vom p-Typ der Kontaktbereich 8 vom p++-Typ ausgebildet. Eine Dosismenge der Ionenimplantation zum Ausbilden des Kontaktbereichs 8 vom p++-Typ kann beispielsweise so festgelegt werden, dass eine Störstellenkonzentration davon höher wird als jene des zweiten Bereichs 4 vom p+-Typ. Anschließend wird die Maske, die bei der Ionenimplantation zum Ausbilden des Kontaktbereichs 8 vom p++-Typ verwendet wird, entfernt. Die Sequenz der Ionenimplantation zum Ausbilden des Source-Bereichs 7 vom n+-Typ und der Ionenimplantation zum Ausbilden des Kontaktbereichs 8 vom p++-Typ kann vertauscht werden. Der Zustand bis hier ist in 6 dargestellt.
  • Als nächstes wird eine Wärmebehandlung (Ausheilung) durchgeführt, wobei beispielsweise der tiefe erste Bereich 3a vom p+-Typ, der flache erste Bereich 3b vom p+-Typ, der Source-Bereich 7 vom n+-Typ und der Kontaktbereich 8 vom p++-Typ aktiviert werden. Eine Temperatur der Wärmebehandlung kann beispielsweise etwa 1700 Grad C sein. Eine Dauer der Wärmebehandlung kann beispielsweise etwa 2 Minuten sein. Wie beschrieben, können ionenimplantierte Bereiche durch eine Sitzung einer Wärmebehandlung gemeinsam aktiviert werden oder die Aktivierung kann durch Durchführen der Wärmebehandlung jedes Mal, wenn die Ionenimplantation durchgeführt wird, durchgeführt werden.
  • Als nächstes wird auf der Oberfläche (d. h. Oberflächen des Source-Bereichs 7 vom n+-Typ und des Kontaktbereichs 8 vom p++-Typ) der Basisschicht 6 vom p-Typ eine nicht dargestellte Maske mit gewünschten Öffnungen durch eine Photolithographietechnik beispielsweise unter Verwendung eines Oxidfilms ausgebildet. Anschließend wird durch Trockenätzen oder dergleichen unter Verwendung des Oxidfilms als Maske der Graben 16 ausgebildet, der den Source-Bereich 7 vom n+-Typ und die Basisschicht 6 vom p-Typ durchdringt und die Epitaxieschicht 5 vom n-Typ erreicht. Der Boden des Grabens 16 kann den zweiten Bereich 4 vom p+-Typ erreichen oder kann in der Epitaxieschicht 5 vom n-Typ angeordnet sein, die zwischen die Basisschicht 6 vom p-Typ und den zweiten Bereich 4 vom p+-Typ eingelegt ist. Anschließend wird die Maske zum Ausbilden des Grabens 16 entfernt. Der Zustand bis hier ist in 7 dargestellt.
  • Als nächstes wird der Gate-Isolationsfilm 9 entlang Oberflächen der Source-Bereiche 7 vom n+-Typ und der Kontaktbereiche 8 vom p++-Typ und entlang der Seitenwände und Böden der Gräben 16 ausgebildet. Der Gate-Isolationsfilm 9 kann durch Wärmebehandlung bei einer Temperatur von etwa 1000 Grad C in einer Sauerstoffatmosphäre ausgebildet werden. Ferner kann der Gate-Isolationsfilm 9 durch ein Abscheidungsverfahren durch eine chemische Reaktion wie z. B. jener für ein Hochtemperaturoxid (HTO) usw. ausgebildet werden.
  • Als nächstes wird auf dem Gate-Isolationsfilm 9 eine polykristalline Siliziumschicht, die beispielsweise mit Phosphor dotiert ist, ausgebildet. Die polykristalline Siliziumschicht wird so ausgebildet, dass sie in die Gräben 16 eingebettet wird. Die polykristalline Siliziumschicht wird strukturiert und innerhalb der Gräben 16 belassen, wodurch die Gate-Elektrode 10 ausgebildet wird. Ein Teil der Gate-Elektrode 10 kann von der Oberseite (der Seite der Source-Elektroden-Kontaktstelle 15) des Grabens 16 in Richtung der Source-Elektroden-Kontaktstelle 15 vorstehen.
  • Als nächstes wird beispielsweise ein Phosphatglas so ausgebildet, dass es den Gate-Isolationsfilm 9 und die Gate-Elektrode 10 bedeckt, und eine Dicke von etwa 1 µm aufweist, wobei ein Zwischenschichtisolationsfilm 11 ausgebildet wird. Der Zwischenschichtisolationsfilm 11 und der Gate-Isolationsfilm 9 werden strukturiert und selektiv entfernt, wodurch ein Kontaktloch ausgebildet wird und der Source-Bereich 7 vom n+-Typ und der Kontaktbereich 8 vom p++-Typ freigelegt werden. Danach wird eine Wärmebehandlung (Wiederaufschmelzen) durchgeführt, wobei der Zwischenschichtisolationsfilm 11 planarisiert wird. Der Zustand bis hier ist in 8 dargestellt.
  • Anschließend wird im Kontaktloch und auf dem Zwischenschichtisolationsfilm 11 ein leitfähiger Film, der eine Source-Elektrode 12 bildet, ausgebildet. Der leitfähige Film wird selektiv entfernt, wobei beispielsweise die Source-Elektrode 12 nur im Kontaktloch belassen wird.
  • Anschließend wird auf der zweiten Hauptoberfläche des Siliziumcarbidsubstrats 1 vom n+-Typ die Drain-Elektrode 13 beispielsweise durch einen Nickelfilm (Ni-Film) ausgebildet Danach wird beispielsweise eine Wärmebehandlung bei einer Temperatur von etwa 970 Grad C durchgeführt, wobei ein ohmscher Übergang zwischen dem Siliziumcarbidsubstrat 1 vom n+-Typ und der Drain-Elektrode 13 ausgebildet wird.
  • Als nächstes wird beispielsweise durch ein Sputterverfahren beispielsweise ein Aluminiumfilm so vorgesehen, dass er die Source-Elektrode 12 und den Zwischenschichtisolationsfilm 11 bedeckt und eine Dicke von beispielsweise etwa 5 µm aufweist. Danach wird der Aluminiumfilm selektiv entfernt, so dass er einen aktiven Bereich der Vorrichtung insgesamt bedeckend verbleibt, wodurch die Source-Elektroden-Kontaktstelle 14 ausgebildet wird.
  • Als nächstes werden auf einer Oberfläche der Drain-Elektrode 13 beispielsweise Titan (Ti), Nickel und Gold (Au) sequentiell geschichtet, wodurch die Drain-Elektroden-Kontaktstelle 15 ausgebildet wird. Folglich wird die in 1 dargestellte Halbleitervorrichtung vollendet.
  • Wie vorstehend beschrieben, wird gemäß der Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform im tiefen ersten Bereich vom p+-Typ ein Element, das einer Störstelle vom p-Typ entspricht, in einem vorbestimmten Verhältnis implantiert. Folglich kann ein Element, das durch die Störstelle vom p-Typ verdrängt wird, an das Element binden, das der Störstelle vom p-Typ entspricht, und kann zum Siliziumcarbid kristallisieren. Folglich kann die Bildung von Defekten durch das durch die Störstelle vom p-Typ verdrängte Element verringert werden. Daher unterdrückt die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform Verluste bei hoher Spannung.
  • Ferner kann das Element, das der Störstelle vom p-Typ entspricht, weiter in den flachen ersten Bereich vom p+-Typ in einem vorbestimmten Verhältnis implantiert werden. In diesem Fall kann im flachen ersten Bereich vom p+-Typ ebenso die Bildung von Defekten durch das durch die Störstelle vom p-Typ verdrängte Element verringert werden. Daher kann die Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform Verluste bei hoher Spannung weiter unterdrücken.
  • In der Siliziumcarbid-Halbleitervorrichtung gemäß der Ausführungsform weicht die Störstellenkonzentration des ersten Bereichs vom p+-Typ nicht von einer existierenden Siliziumcarbid-Halbleitervorrichtung ab. Daher kann der erste Bereich vom p+-Typ eine Funktion zum Erhöhen der Durchbruchspannung und Mildern des hohen elektrischen Feldes, das an den Gate-Isolationsfilm angelegt wird, und eine Funktion zum effizienten Umleiten eines Lochstroms zur Source-Elektrode, der erzeugt wird, wenn ein Lawinendurchbruch auftritt, aufweisen.
  • Obwohl im Vorangehenden hinsichtlich der vorliegenden Erfindung ein Fall beschrieben wurde, in dem die erste Hauptoberfläche eines Siliziumcarbidsubstrats, das Siliziumcarbid enthält, eine (0001)-Ebene ist und auf der (0001)-Ebene eine MOS-Gate-Struktur konfiguriert wird, sind ohne Begrenzung hierauf verschiedene Modifikationen möglich, wie z. B. hinsichtlich des Typs (z. B. Galliumnitrid (GaN) usw.) des Halbleitermaterials mit breiter Bandlücke, der Orientierung der Substrathauptoberfläche usw. Ferner wird in der vorliegenden Erfindung in den Ausführungsformen, obwohl der erste Leitfähigkeitstyp als n-Typ angenommen wird und der zweite Leitfähigkeitstyp als p-Typ angenommen wird, die vorliegende Erfindung ähnlich implementiert, wenn der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie beschrieben, ist das Halbleitersubstrat gemäß der vorliegenden Erfindung für ein Halbleitersubstrat einer Halbleitervorrichtung mit hoher Spannung, die in einer Leistungsumsetzungsausrüstung verwendet wird, und in Leistungsversorgungsvorrichtungen wie z. B. in verschiedenen Industriemaschinen nützlich.
  • Bezugszeichenliste
    • 1
    Siliziumcarbidsubstrat vom n+-Typ
    2
    Driftschicht vom n-Typ
    2a
    erste Driftschicht vom n-Typ
    2b
    zweite Driftschicht vom n-Typ
    3
    erster Bereich vom p+-Typ
    3a
    tiefer erster Bereich vom p+-Typ
    3b
    flacher erster Bereich vom p+-Typ
    4
    zweiter Bereich vom p+-Typ
    5
    Epitaxieschicht vom n-Typ
    5a
    erste Epitaxieschicht vom n-Typ
    5b
    zweite Epitaxieschicht vom n-Typ
    6
    Basisschicht vom p-Typ
    7
    Source-Bereich vom n+-Typ
    8
    Kontaktbereich vom p++-Typ
    9
    Gate-Isolationsfilm
    10
    Gate-Elektrode
    11
    Zwischenschichtisolationsfilm
    12
    Source-Elektrode
    13
    hintere Elektrode
    14
    Source-Elektroden-Kontaktstelle
    15
    Drain-Elektroden-Kontaktstelle
    16
    Graben
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Takeshi Mitani, u. a., „Depth Profiling of Ion-Implantation Damage in SiC Crystals by Cathodoluminescence Spectroscopy“ (USA), Materials Science Forum, Bände 600-603 (2009), S. 615-618 [0032]

Claims (6)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat mit breiter Bandlücke eines ersten Leitfähigkeitstyps, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium; eine Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps, die auf einer vorderen Oberfläche des Halbleitersubstrats mit breiter Bandlücke vorgesehen ist und ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps eine Störstellenkonzentration aufweist, die niedriger ist als jene des Halbleitersubstrats mit breiter Bandlücke; einen ersten Basisbereich eines zweiten Leitfähigkeitstyps, der selektiv in einer Oberflächenschicht auf einer ersten Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps vorgesehen ist, wobei die erste Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps zu einer zweiten Seite davon in Richtung des Halbleitersubstrats mit breiter Bandlücke entgegengesetzt ist; einen zweiten Basisbereich des zweiten Leitfähigkeitstyps, der selektiv in der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps vorgesehen ist; eine Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps, die ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps auf einer Oberfläche der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps auf der ersten Seite der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps entgegengesetzt zur zweiten Seite davon in Richtung des Halbleitersubstrats mit breiter Bandlücke vorgesehen ist; einen Source-Bereich des ersten Leitfähigkeitstyps, der selektiv in der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps vorgesehen ist; einen Graben, der den Source-Bereich und die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps durchdringt und die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps erreicht; eine Gate-Elektrode, die im Graben über einen Gate-Isolationsfilm vorgesehen ist; eine Source-Elektrode in Kontakt mit der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps und dem Source-Bereich; und eine Drain-Elektrode, die auf einer hinteren Oberfläche des Halbleitersubstrats mit breiter Bandlücke vorgesehen ist, wobei der erste Basisbereich einen tiefen ersten Basisbereich in einer Position, die in Richtung der Drain-Elektrode tiefer liegt als ein Boden des Grabens, und einen flachen ersten Basisbereich in einer Position, die näher am Source-Bereich liegt als der Boden des Grabens, aufweist, und der tiefe erste Basisbereich mit einem ersten Element in einem vorbestimmten Verhältnis implantiert ist, wobei das erste Element an ein zweites Element bindet, das durch eine Störstelle verdrängt wird, die einen Leitfähigkeitstyp des ersten Basisbereichs bestimmt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der flache erste Basisbereich mit dem ersten Element in einem vorbestimmten Verhältnis implantiert ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das erste Element Kohlenstoff ist, wenn die Störstelle eine Störstelle ist, die in eine Siliziumstelle eintritt, und das erste Element Silizium ist, wenn die Störstelle eine Störstelle ist, die in eine Kohlenstoffstelle eintritt.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das erste Element Kohlenstoff ist, wenn die Störstelle Aluminium ist.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: einen Schritt zum Ausbilden einer Halbleiterschicht mit breiter Bandlücke eines ersten Leitfähigkeitstyps auf einer vorderen Oberfläche eines Halbleitersubstrats mit breiter Bandlücke des ersten Leitfähigkeitstyps, das ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium, wobei die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps eine Störstellenkonzentration aufweist, die niedriger ist als jene des Halbleitersubstrats mit breiter Bandlücke; einen Schritt zum selektiven Ausbilden eines ersten Basisbereichs eines zweiten Leitfähigkeitstyps in einer Oberflächenschicht der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps; einen Schritt zum selektiven Ausbilden eines zweiten Basisbereichs des zweiten Leitfähigkeitstyps in der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps; einen Schritt zum Ausbilden einer Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps auf einer Oberfläche der Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps, wobei die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps ein Halbleitermaterial mit einer Bandlücke enthält, die breiter ist als jene von Silizium; einen Schritt zum selektiven Ausbilden eines Source-Bereichs des ersten Leitfähigkeitstyps in der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps; einen Schritt zum Ausbilden eines Grabens, der den Source-Bereich und die Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps durchdringt und der die Halbleiterschicht mit breiter Bandlücke des ersten Leitfähigkeitstyps erreicht; einen Schritt zum Ausbilden einer Gate-Elektrode im Graben über einen Gate-Isolationsfilm; einen Schritt zum Ausbilden einer Source-Elektrode in Kontakt mit dem Source-Bereich und der Halbleiterschicht mit breiter Bandlücke des zweiten Leitfähigkeitstyps; und einen Schritt zum Ausbilden einer Drain-Elektrode an einer hinteren Oberfläche des Halbleitersubstrats mit breiter Bandlücke, wobei der Schritt zum selektiven Ausbilden des ersten Basisbereichs das Implantieren eines tiefen ersten Basisbereichs im ersten Basisbereich in einer Position, die in Richtung der Drain-Elektrode tiefer liegt als ein Boden des Grabens, mit sowohl einer Störstelle, die einen Leitfähigkeitstyp des ersten Basisbereichs bestimmt, als auch einem ersten Element, das an ein zweites Element bindet, das durch die Störstelle verdrängt wird, umfasst.
  6. Verfahren nach Anspruch 5, wobei der Schritt zum selektiven Ausbilden des ersten Basisbereichs das Implantieren eines flachen ersten Basisbereichs im ersten Basisbereich in einer Position, die näher am Source-Bereich liegt als der Boden des Grabens, mit sowohl der Störstelle als auch dem ersten Element umfasst.
DE112017002379.3T 2016-12-19 2017-12-18 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung Withdrawn DE112017002379T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-245155 2016-12-19
JP2016245155 2016-12-19
PCT/JP2017/045405 WO2018117061A1 (ja) 2016-12-19 2017-12-18 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112017002379T5 true DE112017002379T5 (de) 2019-01-24

Family

ID=62626428

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002379.3T Withdrawn DE112017002379T5 (de) 2016-12-19 2017-12-18 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20190096999A1 (de)
JP (1) JPWO2018117061A1 (de)
CN (1) CN109196655A (de)
DE (1) DE112017002379T5 (de)
WO (1) WO2018117061A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355627B2 (en) * 2017-12-19 2022-06-07 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
JP7290028B2 (ja) * 2019-01-21 2023-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109768091B (zh) * 2019-03-13 2022-05-20 中国科学院微电子研究所 一种双沟槽SS-SiC MOSFET结构
CN114023806A (zh) * 2021-10-22 2022-02-08 华虹半导体(无锡)有限公司 超结沟槽栅mosfet和其制造方法
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068225A (ja) * 1998-08-26 2000-03-03 Japan Atom Energy Res Inst 炭化珪素半導体へのイオン注入方法
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP5613995B2 (ja) * 2009-04-28 2014-10-29 富士電機株式会社 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Takeshi Mitani, u. a., „Depth Profiling of Ion-Implantation Damage in SiC Crystals by Cathodoluminescence Spectroscopy" (USA), Materials Science Forum, Bände 600-603 (2009), S. 615-618

Also Published As

Publication number Publication date
CN109196655A (zh) 2019-01-11
US20190096999A1 (en) 2019-03-28
WO2018117061A1 (ja) 2018-06-28
JPWO2018117061A1 (ja) 2019-04-18

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112015004374B4 (de) Halbleitervorrichtung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102007001643B4 (de) Halbleitervorrichtung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102013010245A1 (de) Halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE102011080841A1 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee