DE102011084419A1 - Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet - Google Patents

Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet Download PDF

Info

Publication number
DE102011084419A1
DE102011084419A1 DE102011084419A DE102011084419A DE102011084419A1 DE 102011084419 A1 DE102011084419 A1 DE 102011084419A1 DE 102011084419 A DE102011084419 A DE 102011084419A DE 102011084419 A DE102011084419 A DE 102011084419A DE 102011084419 A1 DE102011084419 A1 DE 102011084419A1
Authority
DE
Germany
Prior art keywords
region
gate
substrate
well
dopants
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011084419A
Other languages
English (en)
Inventor
Purakh Raj Verma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102011084419A1 publication Critical patent/DE102011084419A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es wird hierin ein Bauelement mit einem selbstjustierten Körpergebiet auf einer Seite eines Gates offenbart. Das selbstjustierte Körpergebiet hilft dabei, eine sehr kleine Kanallänge bei niedrigem Rdson zu erreichen. Das selbstjustierte Gebiet ist isoliert, wobei das Vorspannen des Körpergebiets mit unterschiedlichen Vorspannungspotentialen möglich ist. Das Bauelement ist gemäß einer Fingerarchitektur ausgebildet, die mehrere Transistoren mit gemeinsam angeschlossenen Sourcegebieten, gemeinsam angeschlossenen Gateelektroden und gemeinsam angeschlossenen Draingebieten aufweist, so dass hohe Durchlassströme erreicht werden.

Description

  • Hintergrund
  • Es können diverse Bauelemente mit geringer Leistung, mit einer mittleren Leistung und mit hoher Leistung bereitgestellt werden. Bauelemente mit geringer Leistung können für komplementäre Metall-Oxid-Halbleiter-(CMOS)Bauelemente für Logikschaltungen verwendet werden, Bauelement mit mittlerer Spannung können für analoge Schaltungen und Bauelemente mit hoher Leistung können für Schnittstellenstufen für hohe Ausgangsspannungen verwendet werden. Es ist wünschenswert, dass Bauelemente mit hoher Spannung eine hohe Schaltgeschwindigkeit aufweisen. Das Leistungsvermögen derartiger Bauelement hängt von dem Ein-Widerstand (Rdson), der Drain-Source-Durchbruchsspannung (BVdss) und der Gateladung (Qgg) des Bauelements ab. Beispielsweise wird ein hohes Leistungsvermögen mit einem geringen Rdson, mit einer hohen BVdss und/oder einer geringen Qgg erreicht.
  • Es ist eine Aufgabe, ein erhöhtes Leistungsvermögen und eine bessere Zuverlässigkeit eines Bauelements durch Verringerung von Rdson und Qgg und durch Erhöhen von BVdss bereitzustellen.
  • Überblick
  • Es wird ein Verfahren zur Herstellung eines Bauelements offenbart. Das Verfahren umfasst das Bereitstellen eines Substrats, das ein Bauteilgebiet aufweist. Das Bauteilgebiet umfasst eine Driftwanne mit Dotierstoffen einer ersten Leitfähigkeitsart. Ein Gate eines Transistors ist in dem Bauteilgebiet ausgebildet. Das Gate besitzt eine erste und eine zweite Seite. Dotierstoffe einer zweiten Leitfähigkeitsart werden in das Substrat in einer ersten Seite des Gates implantiert, um einen Körper bzw. ein Körpergebiet in der Driftwanne zu erzeugen. Die Implantation ist zu dem Gate selbstjustiert. Der Körper besitzt einen untergrabenen bzw. unterschnittenen Bereich auf der ersten Seite des Gates mit einer Länge L, wobei die Länge L klein ist, so dass ein kleiner Rdson erreicht wird. Ein erstes und ein zweites Diffusionsgebiet mit Dotierstoffen der ersten Leitfähigkeitsart werden in dem Substrat in dem Bauteilgebiet benachbart zu der ersten bzw. zweiten Seite des Gates hergestellt, wobei das erste Diffusionsgebiet in dem Körpergebiet und das zweite Diffusionsgebiet in der Driftwanne liegt.
  • In einer weiteren Ausführungsform umfasst das Verfahren zur Herstellung eines Bauelements das Bereitstellen eines Substrats, das mit einer ersten Isolationswanne und einer zweiten Isolationswanne in einem Bauteilgebiet versehen ist. Die zweite Isolationswanne ist mit der ersten Isolationswanne versehen. Eine Driftwanne wird in der zweiten Isolationswanne hergestellt. Es wird ein Gate eines Transistors auf dem Substrat in dem Bauteilgebiet erzeugt. Das Gate enthält eine erste Seite und eine zweite Seite. Es wird ein Körpergebiet bzw. ein Körper des Transistors in dem Substrat benachbart zu der ersten Seite des Gates hergestellt, wobei die Herstellung des Körpers ein selbstjustierender Herstellungsprozess in Bezug auf das Gate ist. Der Körper enthält einen untergrabenen bzw. unterschnittenen Bereich unterhalb des Gates. Der untergrabene bzw. unterschnittene Bereich besitzt eine Länge L, die durch den selbstjustierten Herstellungsprozess festgelegt ist. Es werden ein erstes und ein zweites Diffusionsgebiet benachbart zu der ersten bzw. der zweiten Seite des Gates hergestellt. Das erste Diffusionsgebiet liegt in dem Körpergebiet und das zweite Diffusionsgebiet liegt in der Driftwanne.
  • In einer noch weiteren Ausführungsform wird ein Bauelement offenbart. Das Bauelement umfasst ein Substrat, in welchem ein Bauteilgebiet ausgebildet ist. Ein Transistor ist in dem Bauteilgebiet vorgehen, wobei der Transistor umfasst: ein Gate mit einer ersten Seite und einer zweiten Seite, ein erstes Diffusionsgebiet in dem Bauteilgebiet benachbart zu der ersten Seite des Gates, und ein zweites Diffusionsgebiet in dem Bauteilgebiet benachbart zu der zweiten Seite des Gates. Das erste und das zweite Diffusionsgebiet weisen Dotierstoffe einer ersten Leitfähigkeitsart auf. Ein selbstjustierter Körper ist in dem Substrat benachbart zu der Seite des Gates angeordnet. Der Körper umfasst Dotiermittel einer zweiten Leitfähigkeitsart. Der selbstjustierte Körper umfasst das erste Diffusionsgebiet, und besitzt einen untergrabenen bzw. unterschnittenen stützenden Bereich unter dem Gate, wobei der unterschnittene Bereich eine Länge L besitzt. Eine Driftwanne mit Dotierstoffen der ersten Leitfähigkeitsart ist in dem Substrat ausgebildet. Die Driftwanne umfasst mindestens einen Teil des Körpers und des zweiten Diffusionsgebiets. Eine zweite Isolationswanne ist in dem Substrat ausgebildet und umfasst die Driftwanne. Die zweite Isolationswanne besitzt Dotiermittel der zweiten Leitfähigkeitsart. Ein Körperanschlussbereich mit Dotiermitteln der zweiten Leitfähigkeitsart ist so vorgesehen, dass er mit dem Körper und der zweiten Isolationswanne in Verbindung steht.
  • Diese und weitere Aufgaben sowie Vorteile und Merkmale der vorliegenden Erfindung sind hierin offenbart und werden durch Studium der folgenden Beschreibung sowie der begleitenden Zeichnungen deutlich. Des weiteren ist zu beachten, dass die Merkmale der diversen hierin beschriebenen Ausführungsformen sicht nicht gegenseitig ausschließen und in diversen Kombinationen und Permutationen auftreten können.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen bezeichnen durchwegs die gleichen Bezugszeichen die gleichen Teile. Die Zeichnungen sind auch nicht notwendiger maßstabsgetreu, da vielmehr im Allgemeinen Wert darauf gelegt, dass die Prinzipien der Erfindung dargestellt sind. In der folgenden Beschreibung werden diverse Ausführungsformen der vorliegenden Erfindung mit Bezug zu den folgenden Zeichnungen beschrieben, in denen:
  • 1a bis 1d Querschnittsansichten von Ausführungsformen eines Bauelements zeigen;
  • 2a bis 2j Querschnittsansichten eines Prozesses zur Herstellung einer Ausführungsform eines Bauelements zeigen; und
  • 3a bis 3f Querschnittsansichten eines Prozesses zur Herstellung einer weiteren Ausführungsform eines Bauelements zeigen.
  • Detaillierte Beschreibung
  • Ausführungsformen betreffen allgemein Halbleiterbauelemente. Einige Ausführungsformen betreffen Bauelemente, etwa Abwärtsregler und Aufwärtsregler mit geringem Spannungsverlust, Leistungsverstärker und Leistungsverwaltungsschaltungen. Derartige Bauelemente können beispielsweise in autarke Bauelemente oder IC's integriert werden, etwa in Mikrokontroller oder Systeme auf Chips (SDC's). Die Bauelemente oder IC's können in elektronische Produkte, etwa Lautsprecher, Computer, tragbare Computer oder persönliche digitale Assistenten (PDA's) integriert werden oder können im Zusammenhang mit diesen Geräten verwendet werden.
  • 1a zeig eine Querschnittsansicht einer Ausführungsform eines Bauelements 100. Das Bauelement wird, wie gezeigt ist, in einem Bauteilgebiet 110 hergestellt, das auf einem Substrat 105 ausgebildet ist. Das Substrat ist beispielsweise ein Halbleitersubstrat, etwa ein Siliziumsubstrat. In einer Ausführungsform umfasst das Substrat ein p-dotiertes Substrat. Das p-dotierte Substrat kann ein leicht dotiertes p-Substrat sein. Es können auch andere Arten von Halbleitersubstraten verwendet werden, wozu beispielsweise jene Substrate gehören, die nicht dotiert sind oder die mit gleichen oder anderen Dotiermitteln dotiert sind. Beispielsweise ist das Substrat eine leicht p-dotierte (p) oder eine nicht dotierte Siliziumschicht oder ein stark p-dotiertes (p+) Vollsubstrat oder ein nicht-dotiertes oder p– dotiertes Silizium-auf-Isolator-Substrat. Das Substrat kann auch eine andere Art von Substraten repräsentieren.
  • Isolationsgebiete 180 sind vorgesehen, um unterschiedliche Gebiete des Substrats zu isolieren bzw. zu trennen. In einer Ausführungsform ist das Bauteilgebiet von anderen Gebieten durch ein Bauteilisolationsgebiet 180a getrennt. Beispielsweise umgibt das Bauteilisolationsgebiet das Bauteilgebiet. Wie gezeigt, ist ein Teil des Bauteilisolationsgebiets ein breiter Bereich, während ein anderer Bereich ein schmaler Bereich ist. Es kann auch ein Bauteilisolationsgebiet mit einer anderen Gestalt verwendet werden. Beispielsweise können alle Bereiche des Isolationsgebiets schmale Bereiche sein. Ein internes Bauteilisolationsgebiet 180b ist vorgesehen, um das Bauteilgebiet in Sub-Gebiete oder Teilgebiete zu unterteilen. Das Substrat enthält, wie gezeigt, ein externes Isolationsgebiet 180c. Die Isolationsgebiete sind beispielsweise flache Grabenisolations-(STI)Gebiete. Es können auch andere Arten von Isolationsgebieten verwendet werden. Beispielsweise können die Isolationsgebiete tiefe Grabenisolation-(DTI)Gebiete sein. Die STI-Gebiete erstrecken sich beispielsweise bis zu einer Tiefe von ungefähr 2000 bis 4000 Angstrom. Im Falle von DTI-Gebieten beträgt die Tiefe beispielsweise ungefähr 1 bis 30 μm. Das Bereitstellen von STI-Gebieten, die sich zu einer anderen Tiefe erstrecken, kann ebenfalls geeignet sein.
  • In dem Bauteilgebiet ist ein Transistorteilgebiet 110a vorgesehen. Das Transistorteilgebiet ist durch das Bauteilisolationsgebiet und das interne Bauteilisolationsgebiet festgelegt. Beispielsweise ist das Transistorteilgebiet durch einen inneren Rand 181a des Bauteilisolationsgebiets und durch einen ersten Rand 181b des internen Bauteilisolationsgebiets festgelegt. In dem Transistorteilgebiet ist ein Transistor 115 ausgebildet. Der Transistor umfasst ein Gate 120. Ein Sourcegebiet 130 und ein Draingebiet 140 sind in dem Substrat in dem Transistorteilgebiet benachbart zu dem Gate ausgebildet. Beispielsweise ist das Sourcegebiet in dem Transistorteilgebiet benachbart zu dem Gate und dem Bauteilisolationsgebiet angeordnet, während das Draingebiet benachbart zu dem Gate und dem internen Bauteilisolationsgebiet angeordnet ist.
  • Das Gate enthält beispielsweise eine Gateelektrode 124, die über einem Gatedielektrikum 122 angeordnet ist. Das Gatedielektrikum umfasst beispielsweise Siliziumoxid. Alternativ enthält das Gatedielektrikum Siliziumoxinitrid. Es können auch andere Arten von Gatedielektrikumsmaterialien, etwa ein dielektrisches Material mit großem ε oder ein zusammengesetztes Gatedielektrikum mit einer Kombination aus diversen dielektrischen Materialien, etwa Siliziumoxid, Siliziumnitrid, oder andere Arten von dielektrischen Materialien oder einer Kombination davon, verwendet werden. In einer Ausführungsform umfasst das Gatedielektrikum ein Gatedielektrikum für hohe Spannungen. Das Hochspannungsgatedielektrikum besitzt eine Dicke von ungefähr 20 bis 1000 Angstrom. Das Gatedielektrikum kann eine Dicke im Bereich für kleinere Dicken für geringere Betriebsspannungen aufweisen, während ein Bereich mit größerer Dicke für höhere Betriebsspannungen, beispielsweise für ungefähr 60 Volt ausgelegt ist. Es können auch andere Dickenwerte und andere Arten von Gatedielektrika verwendet werden. Die Gateelektrode kann beispielsweise aus Polysilizium aufgebaut sein. Es können auch andere Arten von Gateelektrodenmaterialien, etwa unterschiedliche Arten metallischer Materialien, eingesetzt werden.
  • Das Gate besitzt eine Breite W1, die von Seitenwand zu Seitenwand gemessen wird. Beispielsweise wird die Breite W1 entlang der Richtung der Kanallänge „Lc” gemessen. Die Abmessungen von W1 reichen von ungefähr 0,2 μm bis zu mehreren 10 μm. Das Bereitstellen von Gates mit anderen Breiten kann ebenfalls geeignet sein. Beispielsweise hängt die Breite W1 von der Betriebsspannung an dem Drain sowie der Länge des Driftgebiets LDR. Das Driftgebiet ist beispielsweise das Gebiet zwischen dem Drain und dem Kanal (beispielsweise von dem rechten Rand von LC zu dem Draingebiet 140). Gates mit größerer Breite können verwendet werden, um das LDR für Anwendungen bei höherer Spannung zu vergrößern, während kleinere Gates mit kleineren Breiten für Anwendungen mit geringerer Spannung vorgesehen werden können.
  • In einer Ausführungsform enthält das Sourcegebiet ein erstes Sourceteilgebiet 131 und ein zweites Sourceteilgebiet 132. Das erste Sourceteilgebiet, das benachbart zu dem Gate angeordnet ist, und das Draingebiet besitzen Dotiermittel der ersten Leitfähigkeitsart. Das erste Sourceteilgebiet dient als ein Source des Transistors. Beispielsweise weisen das erste Sourceteilgebiet und das Draingebiet n-Dotierstoffe für ein n-Bauelement auf. Alternativ können das erste Sourceteilgebiet und das Draingebiet bei einem p-Bauelement ein p-Dotiermittel aufweisen. Das zweite Sourceteilgebiet, das benachbart zu dem Bauteilisolationsgebiet und dem ersten Sourceteilgebiet angeordnet ist, enthält ein Dotiermittel der zweiten Leitfähigkeitsart. Das Dotiermittel der zweiten Leitfähigkeitsart ist beispielsweise ein p-Dotiermittel. Die Source- und Draingebiete sind stark dotierte Gebiete. Die Tiefe der Source- und Draingebiete beträgt ungefähr 0,05 bis 0,5 μm. Das Bereitstellen der Source- und Draingebiete mit einer anderen Tiefe kann ebenfalls geeignet sein. Des weiteren ist es nicht notwendig, dass die Source- und Draingebiete die gleiche Tiefe besitzen. Das erste Sourceteilgebiet dient als ein Sourceanschluss des Transistors; das Draingebiet dient als ein Drainanschluss des Transistors.
  • Das Bauteil umfasst dotierte Gebiete mit unterschiedlicher Dotierstoffkonzentration. Beispielsweise kann das Bauelement stark dotierte, mittelstark dotierte und leicht dotierte Gebiete aufweisen. Die dotierten Gebiete können als x–, x und x+ angegeben werden, wobei x die Polarität bzw. die Leitfähigkeitsart der Dotierung, etwa p-dotiert oder n-dotiert, angibt und:
    • x–
    = leicht dotiert;
    x
    = mittelstark dotiert; und
    x+
    = stark dotiert.
  • Ein leicht dotiertes Gebiet besitzt zwar etwa eine Dotierstoffkonzentration von ungefähr 1014 bis 1016/cm3, ein mittelstark dotiertes Gebiet besitzt etwa eine Dotierstoffkonzentration von ungefähr 5 × 1015 bis 5 × 1018/cm3 und ein stark dotiertes Gebiet besitzt beispielsweise eine Dotierstoffkonzentration von ungefähr 5 × 1016 bis 2 × 1020/cm3. Es können auch andere Dotierstoffkonzentrationen für die unterschiedlichen dotierten Gebiete vorgesehen werden. Zu p-Dotiermitteln gehören Bor (B), Aluminium (Al), Indium (In) oder eine Kombination davon, während n-Dotiermittel Phosphor (P), Arsen (As), Antimon (Sb) oder Kombinationen davon umfassen.
  • In einer Ausführungsform werden dielektrische Seitenwandabstandshalter an Seitenwänden des Gates vorgesehen. Die dielektrischen Seitenwandabstandshalter können beispielsweise aus Siliziumoxid oder Siliziumnitrid aufgebaut sein. Es können auch andere Arten von dielektrischen Materialien eingesetzt werden. In anderen Ausführungsformen sind die Seitenwandabstandshalter mehrere dielektrische Schichten, um damit beispielsweise einen zusammengesetzten Abstandshalter oder einen Abstandshalterstapel zu erzeugen. Es können auch andere Konfigurationen von Abstandshaltern eingesetzt werden. Die Seitenwandabstandshalter können verwendet werden, um die Source- und Drainerweiterungsgebiete festzulegen. Des weiteren können die Seitenwandabstandshalter einen Kurzschluss der Source- und Draingebiete mit der Gateelektrode bei einem selbstjustierten Silizidierungsprozess verhindern, der zum Erzeugen der Silizidkontakte angewendet wird.
  • Ein Bauteilkörper bzw. Körpergebiet 150 ist in dem ersten Bereich des Bauteilgebiets ausgebildet. Der Bauteilkörper besitzt Dotiermittel der zweiten Leitfähigkeitsart mit beispielsweise einer mittelstarken Dotierstoffkonzentration (beispielsweise x). Die zweite Leitfähigkeitsart ist beispielsweise eine p-Dotierart für ein n-Bauelement. Alternativ kann die zweite Leitfähigkeitsart eine n-Dotierung für ein p-Bauelement sein. Der Bauteilkörper umfasst das Sourcegebiet. Der Bauteilkörper umfasst das Sourcegebiet vollständig, das beispielsweise das erste und das zweite Sourceteilgebiet enthält. Das zweite Sourceteilgebiet dient als ein Körperkontakt für den Bauteilkörper, da diese beiden Gebiete Dotiermittel der gleichen Leitfähigkeitsart enthalten.
  • Die Unterseite oder die Tiefe des Bauteilkörpers sollte ausreichend tief angeordnet bzw. groß sein, um als ein Körper des Transistors zu dienen. Die Tiefe beträgt beispielsweise ungefähr 0,3 bis 10 μm. Eine derartige Tiefe kann geeignet sein für Betriebsspannungen von ungefähr 5 bis 100 Volt. In einer anderen Ausführungsform beträgt die Tiefe des Bauelements bis zu mehrere Mikrometer. Es können auch andere Werte für die Tiefe verwendet werden und dies hängt von der Betriebsspannung des Bauelements ab. Wie gezeigt liegt eine Unterseite des Bauteilkörpers unterhalb der Unterseite des Sourcegebiets und über der Unterseite des Bauteilisolationsgebiets. Das Bereitstellen eines Bauteilkörpers mit einer anderen Tiefe kann ebenfalls geeignet sein.
  • Der Körper erstreckt sich unter das Sourcegebiet, so dass ein Bereich des Gates unterschnitten bzw. unterschritten oder untergraben ist. Der Bereich des Körpers, der das Gate unterschneidet bzw. unterschreitet, definiert den Kanal des Transistors. Die Größe der Unterschneidung der Gateelektrode definiert eine Länge LC des Kanals des Transistors. Die Kanallänge LC reicht von ungefähr 0,05 μm bis zu mehreren Mikrometern. Die gewünschte Länge LC hängt beispielsweise von der maximalen Spannung an dem Drain ab.
  • Gemäß einer Ausführungsform ist der Bauteilkörper ein selbstjustierter Bauteilkörper. Durch das Bereitstellen eines selbstjustierten Körpers wird die Verwendung einer Implantationsmaske vermieden. Beispielsweise ist der Bauteilkörper zu dem Sourcegebiet des Transistors zwischen dem Bauteilisolationsgebiet und dem Gate selbstjustiert. Der selbstjustierte Bauteilkörper ermöglicht es, dass der unterschnittene Bereich L genau gesteuert werden kann. Ein genau gesteuerter unterschnittener Bereich ermöglicht es, dass die Kanallänge LC in dem Bauteil möglichst präzise an der Solllänge oder der definierten Länge LD liegt. Beispielsweise kann die Kanallänge LC kleiner gemacht werden oder diese kann so klein wie möglich gemacht werden. Da Rdson proportional zu der Kanallänge LC ist, ergibt eine geringere LC einen geringeren Rdson. L sollte so klein wie möglich sein (beispielsweise möglichst nahe an LD), um den kleinst möglichen Rdson zu erreichen. Ferner führt eine gut gesteuerte LC zu einer besseren Ausgewogenheit des Leistungsverhaltens und zu einer besseren Herstellbarkeit und Zuverlässigkeit. Beispielsweise kann ein Rdson von weniger als 5 mOhm-mm2 für einen Spannungsanwendungsbereich von ungefähr 5 bis 20 Volt erreicht werden. Ein geringer Rdson kann auch für eine höhere Spannung oder andere Spannungsbereiche erreicht werden.
  • In dem Substrat ist ferner eine Driftwanne 116 angeordnet. Die Driftwanne ist in einer Ausführungsform in dem Transistorteilgebiet ausgebildet. Beispielsweise ist die Driftwanne zwischen inneren Rändern und äußeren Rändern des Bauteilisolationsgebiets und des internen Bauteilisolationsgebiets ausgebildet. Wie gezeigt, umfasst die Driftwanne das Draingebiet und das Sourcegebiet des Transistors. In einer Ausführungsform liegt die Tiefe oder die Unterseite der Driftwanne unter dem Draingebiet. In einer Ausführungsform ist die Unterseite der Driftwanne unterhalb des Draingebiets und des Körpergebiets angeordnet. In einer Ausführungsform liegt die Unterseite bzw. die Tiefe der Driftwanne unterhalb einer Unterseite der STI-Gebiete.
  • Die Driftwanne ist in einer Ausführungsform ein zusammenhängendes Gebiet und umfasst das Draingebiet und überlappt zumindest mit einem Teil des Körpers. In einer Ausführungsform umfasst die Driftwanne den Drainbereich und überlappt mit dem Bereich des Körpers unterhalb des ersten Sourceteilgebiets. Die Driftwanne umfasst Dotiermittel der ersten Leitfähigkeitsart. Beispielsweise enthält die Driftwanne n-Dotiermittel für ein n-Bauelement oder p-Dotiermittel für ein p-Bauelement. Die Driftwanne dient als ein Driftgebiet des Bauelements. Die Driftwanne kann leicht dotiert oder mittelstark dotiert sein mit Dotiermitteln der ersten Leitfähigkeitsart. Die Dotierstoffkonzentration hängt beispielsweise von der maximalen Spannung des Bauelements ab. In einer Ausführungsform ist der Transistor ein vollständig isolierter Transistor. Das Bauelement enthält eine erste Isolationswanne und eine zweite Isolationswanne 112 bzw. 114, um das Bauelement von dem Substrat zu isolieren. Beispielsweise trennen die erste und die zweite Isolationswanne den Körper und die Driftwanne von dem Substrat. Die erste Isolationswanne, die beispielsweise als eine tiefe Bauteilwanne bezeichnet wird, ist in dem Bauteilisolationsgebiet 180a angeordnet. Wie gezeigt, ist die erste Isolationswanne oder tiefe Bauteilwanne innerhalb der inneren und äußeren Ränder 181a und 182a des Bauteilisolationsgebiets angeordnet. Die tiefe Bauteilwanne umfasst Dotiermittel der ersten Leitfähigkeitsart. Die tiefe Bauteilwanne enthält in einer Ausführungsform die Dotiermittel mit der gleichen Leitfähigkeitsart wie sie der Bauteilart entspricht. Beispielsweise ist eine tiefe Bauteilwanne des n-Typs für ein n-Bauelement vorgesehen. Die tiefe Bauteilwanne ist beispielsweise eine leicht dotierte Wanne.
  • Ferner ist ein tiefes Wannenkontaktgebiet 113 auf einer Oberfläche des Substrats ausgebildet. Wie gezeigt, ist das tiefe Wannenkontaktgebiet zwischen dem Bauteilisolationsgebiet 180a und dem internen Bauteilisolationsgebiet 180b angeordnet. Das tiefe Wannenkontaktgebiet ist beispielsweise ein stark dotiertes Gebiet, das Dotierstoffe der ersten Leitfähigkeitsart enthält. Das tiefe Wannenkontaktgebiet dient als ein Vorspannungsanschluss für die tiefe Bauteilwanne oder die erste Isolationswanne des Bauelements. Die zweite Isolationswanne ist in der ersten Isolationswanne angeordnet. Die zweite Isolationswanne wird beispielsweise als eine Bauteilkörperwanne 114 bezeichnet. Die Bauteilkörperwanne besitzt Dotiermittel der zweiten Leitfähigkeitsart. Die Bauteilkörperwanne ist beispielsweise in dem Transistorteilgebiet des Bauteilgebiets angeordnet. Wie gezeigt, umfasst die Bauteilkörperwanne die Driftwanne und liegt zwischen inneren und äußeren Rändern des Bauteilisolationsgebiets und des internen Bauteilisolationsgebiets. Beispielsweise liegt die Tiefe der Körperwanne zwischen der tiefe der Driftwanne und der tiefen Bauteilwanne. In einer Ausführungsform besitzt die Bauteilkörperwanne eine leicht dotierte Dotierstoffkonzentration der zweiten Leitfähigkeitsart. Z. B. ist die Bauteilkörperwanne leicht mit p-Dotiermitteln bei einem n-Bauelement dotiert oder diese ist mit n-Dotiermitteln bei einem p-Bauelement dotiert. Es kann auch eine Bauteilkörperwanne mit einer anderen Dotierstoffkonzentration der zweiten Leitfähigkeitsart verwendet werden, oder dies hängt beispielsweise von den Spannungsisolationsanforderungen des Bauelements ab.
  • In einer Ausführungsform ist ein Körperanschluss 118 vorgesehen. Der Körperanschluss erstreckt sich von einem Teil des Körpers zu der zweiten Isolationswanne oder zweiten Körperwanne. In einer Ausführungsform erstreckt sich die Bauteilkörperwanne von dem Körper unter den Körperkontakt 132 zu der Bauteilkörperwanne. Der Körperanschluss hängt mit dem Driftgebiet bei Bedarf zusammen. Der Körperanschluss besitzt Dotiermittel der zweiten Leitfähigkeitsart. Beispielsweise enthält der Körperanschluss Dotiermittel der gleichen Leitfähigkeitsart wie das Körpergebiet, um eine Verbindung von Körperkontakt und Körper zu der Bauteilkörperwanne herzustellen. Der Körperanschluss ist leicht oder mittelstark dotiert mit Dotiermitteln der zweiten Leitfähigkeitsart. Die Dotierstoffkonzentration hängt beispielsweise von den Anforderungen im Hinblick auf die maximale Spannung des Bauelements ab.
  • Der Körperkontakt (beispielsweise das zweite Teilsource) dient etwa als ein zweiter Vorspannungsanschluss für das Isolationsgebiet bzw. für den Bauteilkörper des Bauelements. Der Körpervorspannungsanschluss liefert beispielsweise eine Vorspannung, um den Körper und die Körperwanne vorzuspannen. Die erste und die zweite Isolationswanne können in geeigneter Weise so vorgespannt werden, dass das Bauelement isoliert ist. Beispielsweise isoliert eine geeignet vorgespannte zweite Isolationswanne das Driftgebiet und das Draingebiet von dem Substrat, während die geeignet vorgespannte erste Isolationswanne den Körper und die erste Isolationswanne von dem Substrat isoliert.
  • In einer Ausführungsform sind der Sourcekontakt 131 und der Körperkontakt 132 mit einem gemeinsamen Signal, beispielsweise dem Sourcesignal verbunden. Alternativ sind Sourcekontakt und Körperkontakt mit unterschiedlichen Signalwegen verbunden. Das Isolieren des Drains von dem Substrat reduziert den Stromfluss in das Substrat hinein bzw. verhindert diesen Stromfluss, der auf Grund eines Unterschwingens der negativen Spannung auftreten kann, die an das Drain angelegt wird. Dadurch werden Störungen von benachbarten Schaltungen, die durch den starken Substratstrom hervorgerufen werden könnten, vermieden.
  • Ein Substratkontaktgebiet 107 ist auf einer Oberfläche des Substrats vorgesehen. In einer Ausführungsform ist das Substratkontaktgebiet zwischen dem Bauteilisolationsgebiet und dem externen Isolationsgebiet angeordnet. Das Vorsehen des Substratkontaktgebiets an anderen Teilen des Substrats kann ebenfalls geeignet sein. Das Substratkontaktgebiet ist in einer Ausführungsform ein stark dotiertes Gebiet.
  • Die Dotierstoffart des Substratkontaktgebiets ist die gleiche wie für das dotierte Substrat. Beispielsweise ist das Substratkontaktgebiet ein p-Gebiet für ein p-dotiertes Substrat. Das Substratkontaktgebiet dient als ein Substratvorspannungsanschluss des Bauelements. Das Substrat kann auf Masse (0 Volt) vorgespannt sein. Es können auch andere Vorspannungen eingesetzt werden. Das Vorspannen des Substrats verringert beispielsweise das ungewollte Einschalten und/oder das Schwingen der Masse während des Bauteilgebiets.
  • Im Falle von n-Bauelementen ist die erste Leitfähigkeitsart eine n-Leitfähigkeitsart und die zweite Leitfähigkeitsart ist eine p-Leitfähigkeitsart. Für ein p-Bauelement ist die erste Leitfähigkeitsart eine p-Leitfähigkeit und die zweite Leitfähigkeitsart ist eine n-Leitfähigkeit.
  • 1b zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Bauelements 100. Das Bauelement ist ähnlich zu jenem, wie es in 1a beschrieben ist. Wie gezeigt, ist die Drainseite des Gates mit einem Blockierabstandshalter für Silizidbildung 175 versehen. Der Blockierabstandshalter für die Silizidbildung umfasst ein dielektrisches Material. Beispielsweise ist das dielektrische Material Oxid, Nitrid, Oxinitrid oder eine Kombination davon. Es können auch andere Arten von dielektrischen Materialien verwendet werden, beispielsweise jene, wie sie in der Halbleiterverarbeitung häufig anzutreffen sind, wenn Blockierabstandshalter für Silizidbildung betrachtet werden. In einigen Ausführungsformen enthält der Blockierabstandshalter mehrere dielektrische Schichten, um einen dielektrischen Stapel oder eine Sandwich-Anordnung zu erzeugen. Der Blockierabstandshalter für die Silizidbildung liefert eine Trennung zwischen dem Gate und dem Drain. Die Trennung sollte ausreichend sein, um die maximale Betriebsspannung an den Drainanschluss zu berücksichtigen. Beispielsweise hängt der Trennungsabstand Ds von der maximalen Betriebsspannung an dem Drainanschluss ab. In einer Ausführungsform wird der Abstand Ds von der Kante des Gates zu dem stark dotierten Draingebiet gemessen. Der Trennabstand Ds beträgt ungefähr 0,4 μm bis zu einigen Mikrometer, wobei dies von der maximalen Betriebsspannung an dem Drain abhängt. Das Vorsehen anderer Trennabstände kann ebenfalls geeignet sein. Der Blockierabstandshalter für die Silizidbildung verhindert eine Silizidbildung des Driftgebiets zwischen der Gateelektrode und dem Drain.
  • Die Cgd des Bauelements ist im Wesentlichen durch die Größe der Überlappung bestimmt, mit der das Gate (Gateüberlappungsgebiet) mit dem Driftgebiet überlappt.
  • Durch das Vorsehen eines Blockierabstandshalters für die Silizidbildung kann die wirksame LDR für eine gegebene Gatebreite vergrößert werden. Dies ermöglicht, dass eine kleinere Gatebreite möglich ist, so dass die gewünschte LDR erreicht wird. Beispielsweise kann die Gatebreite reduziert oder minimiert werden, selbst für Hochspannungsanwendungen, etwa bei ungefähr 100 Volt. Dies reduziert die Cgd für eine gegebene LDR. Tatsächlich wird auch die Qgg verringert. Somit ermöglicht der Blockierabstandshalter für die Silizidbildung, dass ein schmäleres Gate verwendet wird. Beispielsweise kann ein Gate mit einem Blockierabstandshalter für die Silizidbildung, der eine Breite W2 besitzt, wobei W2 < W1, ein höheres BVdss erreichen. Beispielsweise kann ein BVdss von größer als 15 Volt und ein sehr geringer Rdson und eine kleine Cgd bei einer Gesamtgatebreite von 0,3 μm erreicht werden. Es kann dazu ein moderner CMOS-Prozess eingesetzt werden, um ein vollständig isoliertes Bauelement wirksam zu erzeugen.
  • Wie in den 1a bis 1b beschrieben ist, können der Körperkontakt 132 und das Souregebiet 132 (beispielsweise das erste Teilsource) elektrisch durch beispielsweise einen gemeinsamen Silizidkontakt verbunden sein. Beispielsweise sind der Körperkontakt und das Source mit dem Sourcesignal oder Sourcepotential verbunden. In derartigen Fällen wird das Sourcesignal verwendet, um das zweite Isolationsgebiet vorzuspannen. In anderen Ausführungsformen sind der Körperkontakt und das Sourcegebiet separate Kontaktgebiete. Beispielsweise wird ein Oberflächenblockierabstandshalter oder ein Isolationsgebiet vorgesehen, um die zwei Kontaktgebiete zu trennen, so dass ein Silizidkontakt zur elektrischen Verbindung beider Gebiete vermieden wird. Damit können separate Signale dem Source und der zweiten Isolationswanne zugeleitet werden. Das unabhängige Vorspannen des Source und der zweiten Isolationswanne ergibt eine größere Flexibilität beim Betreiben und für die Entwurfsparameter des Bauelements.
  • 1c zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Bauelements 100. Das Bauelement enthält ähnliche Elemente wie das in 1a gezeigte Bauelement. Wie gezeigt, ist ein Substrat mit einem Bauteilisolationsgebiet 180a und einem internen Bauteilisolationsgebiet 180b, etwa in Form von STI-Gebieten, vorgesehen. In einer Ausführungsform ist das interne Bauteilisolationsgebiet 180b konzentrisch in dem Bauteilisolationsgebiet angeordnet, wodurch das Bauteilgebiet in ein erstes Bauelementteilgebiet 110a und ein zweites Bauelementteilgebiet 110b unterteilt wird. Es können auch andere Konfigurationen der Isolationsgebiete eingesetzt werden, wie dies in 1a beschrieben ist.
  • Das erste Teilgebiet dient als ein Transistorgebiet. In einer Ausführungsform umfasst das Transistorgebiet mehrere Transistoren. Wie gezeigt, enthält das Bauelement einen ersten Transistor und einen zweiten Transistor 115a bzw. 115b. Die Transistoren sind ähnlich zu jenen, wie sie in 1a beschrieben sind. Beispielsweise enthält der Transistor ein Gate 120 mit einer Gateelektrode, die über einem Gatedielektrikum angeordnet ist. Seitenwandabstandshalter 170 sind an Seitenwänden des Gates vorgesehen. Das Gate besitzt beispielsweise eine Breite W1. Ein Sourcegebiet 130 und ein Draingebiet 140 sind in dem Substrat auf gegenüberliegenden Seiten des Gates angeordnet. Das Sourcegebiet enthält ein erstes Sourceteilgebiet 131 und ein zweites Sourcegebiet 132.
  • In einer Ausführungsform ist ein gemeinsames Sourcegebiet für das Transistorpaar vorgesehen. Beispielsweise sind die ersten Sourceteilgebiete benachbart zu den jeweiligen Gates angeordnet, wobei das zweite Sourceteilgebiet dazwischen angeordnet ist. Ein Draingebiet eines Transistors ist zwischen dem internen Bauteilisolationsgebiet und dem Gate angeordnet. Die Transistoren können auch in anderen Gestaltungen vorgesehen sein. Beispielsweise können die Transistoren mit einem gemeinsamen Draingebiet und separaten Sourcegebieten versehen sein. Das erste Teilsourcegebiet dient als ein Source und das zweite Teilsourcegebiet dient als ein Körperkontakt.
  • Ein Bauteilkörper 150 ist in einer Ausführungsform zwischen den Transistoren vorgesehen. Der Bauteilkörper bzw. das Bauteilkörpergebiet sollte sich bis zu einer ausreichenden Tiefe erstrecken, so dass es als ein Körper bzw. Körpergebiet des Transistors dienen kann. Beispielsweise erstreckt sich der Bauteilkörper bis zu einer Tiefe von ungefähr 0,3 μm bis zu mehreren Mikrometern. Es können auch andere Werte für die Tiefe des Bauteilkörpers verwendet werden. Wie gezeigt, besitzt der Bauteilkörper eine Tiefe, die kleiner ist als die Tiefe der STI-Gebiete. Jedoch sollte beachtet werden, dass der Körper auch eine andere Tiefe aufweisen kann. Der Bauteilkörper umfasst das gemeinsame Sourcegebiet. Der Körper erstreckt sich zwischen dem gemeinsamen Sourcegebiet, wodurch ein Bereich der Gates unterschritten bzw. unterschnitten wird. Der Bereich des Körpers, der die Gates unterschneidet, definiert den Kanal der Transistoren. Die Größe der Unterschneidung LC definiert eine Länge des Kanals der Transistoren.
  • Gemäß einer Ausführungsform ist der Bauteilkörper ein selbstjustierter Bauteilkörper. Beispielsweise ist der Bauteilkörper selbstjustiert in Bezug auf das gemeinsame Sourcegebiet zwischen den Gates der Transistoren. Das selbstjustierte Körpergebiet ermöglicht es, dass der unterschnittene Bereich LC kleiner ist und gut steuerbar ist. Ein kleineres LC führt zu einem geringeren Rdson. Die LC sollte möglichst klein sein, um den geringst möglichen Rdson zu erreichen. Das gemeinsame zweite Teilsource dient als ein Körperkontakt für das Bauteilkörpergebiet.
  • Ferner ist in dem Substrat eine Draindriftwanne 116 angeordnet. Die Driftwanne ist in einer Ausführungsform in dem Transistorteilgebiet ausgebildet. Beispielsweise ist die Driftwanne zwischen inneren und äußeren Rändern 181b und 182b des internen Bauteilisolationsgebiets angeordnet. Wie gezeigt, umfasst die Driftwanne das Sourcegebiet, das Draingebiet und das Körpergebiet der Transistoren. In einer Ausführungsform ist die Tiefe oder die Unterseite der Driftwanne unterhalb des Draingebiets angeordnet. In einer Ausführungsform liegt die Unterseite der Driftwanne unterhalb des Draingebiets und des Körpergebiets. In einer Ausführungsform ist die Tiefe der Driftwanne bzw. die Unterseite der Driftwanne unterhalb einer Unterseite der STI-Gebiete.
  • Die Driftwanne enthält Dotiermittel der ersten Leitfähigkeitsart. Beispielsweise enthält die Driftwanne n-Dotiermittel für ein n-Bauelement oder p-Dotiermittel für ein p-Bauelement. Die Driftwanne dient als Driftgebiete des Bauelements, beispielsweise zwischen dem Körper und den Draingebieten. Die Driftwanne kann leicht oder mittelstark dotiert sein mit Dotiermitteln der ersten Leitfähigkeitsart. Die Dotierstoffkonzentration der Driftwanne hängt beispielsweise von den Erfordernissen der maximalen Spannung des Bauelements ab.
  • In einer Ausführungsform ist ein Körperanschluss 118 vorgesehen. Der Körperanschluss wird beispielsweise in der Driftwanne vorgesehen, so dass die Driftwanne in ein erstes Driftgebiet und ein zweites Driftgebiet 116a unterteilt wird. Der Körperanschluss besitzt Dotiermittel der zweiten Leitfähigkeitsart. Beispielsweise enthält der Körperanschluss Dotiermittel der gleichen Leitfähigkeitsart wie das Körpergebiet, um eine Verbindung zu dem Bauteilkörper und dem Körperkontakt herzustellen. Der Körperanschluss kann leicht oder mittelstark dotiert sein mit Dotiermitteln der zweiten Leitfähigkeitsart. Die Dotierstoffkonzentration der Bereiche hängt beispielsweise von den Erfordernissen im Hinblick auf die maximale Spannung des Bauelements ab.
  • In einer Ausführungsform ist das Bauelement ein vollständig isoliertes Bauelement. Beispielsweise sind der Körper und die Driftwanne von dem Substrat isoliert. In einer Ausführungsform sind eine erste und eine zweite Isolationswanne 112 und 114 vorgesehen, um das Bauelement von dem Substrat zu trennen. Die erste Isolationswanne ist beispielsweise eine tiefe Bauteilwanne. Die tiefe Bauteilwanne ist beispielsweise in dem Bauteilisolationsgebiet 180a angeordnet. Wie gezeigt, ist die tiefe Bauteilwanne zwischen inneren und äußeren Rändern 181a und 182a des Bauteilisolationsgebiets angeordnet. Die Bauteilwanne umfasst Dotiermittel der gleichen Leitfähigkeitsart wie die Driftgebiete.
  • Tiefe Wannenkontaktgebiete 113 sind auf einer Oberfläche des Substrats ausgebildet. Wie gezeigt, ist ein tiefes Wannenkontaktgebiet zwischen dem Bauteilisolationsgebiet 180a und dem internen Bauteilisolationsgebiet 180b vorgesehen. Die tiefen Wannenkontaktgebiete dienen als Vorspannungsanschlüsse für tiefe Wannen des Bauelements. Obwohl das Bauelement mit zwei tiefen Wannenkontaktgebieten gezeigte ist, kann auch eine andere Anzahl an tiefen Wannenkontaktgebieten bereitgestellt werden, wozu beispielsweise auch nur ein einziges Kontaktgebiet gehört.
  • Die zweite Isolationswanne 114 ist in der ersten Isolationswanne oder tiefen Bauteilwanne angeordnet. Die zweite Isolationswanne wird beispielsweise auch als eine Bauteilkörperwanne bezeichnet. Die Bauteilkörperwanne besitzt Dotiermittel der entgegengesetzten Leitfähigkeitsart im Vergleich zu der ersten Isolationswanne und der Driftwanne. Die Bauteilkörperwanne ist beispielsweise in dem Transistorteilgebiet des Bauteilgebiets ausgebildet. Wie gezeigt, umfasst die Bauteilkörperwanne die Driftwanne und liegt innerhalb der inneren und äußeren Ränder des internen Bauteilisolationsgebiets. Der Körperanschluss verbindet den Bauteilkörper und das zweite Teilsourcegebiet mit der Bauteilkörperwanne. Das zweite Teilsourcegebiet dient beispielsweise als ein Vorspannungsanschluss für die zweite Isolationswanne bzw. die Bauteilkörperwanne des Bauelements.
  • Auf einer Oberfläche des Substrats können Substratkontaktgebiete 107 vorgesehen werden. In einer Ausführungsform sind die Substratkontaktgebiete außerhalb des Kontaktgebiets angeordnet. Beispielsweise können diese zwischen dem Bauteilisolationsgebiet und externen Isolationsgebieten (nicht gezeigt) angeordnet werden. Die Substratkontaktgebiete können auch in anderen Teilen des Substrats vorgesehen sein. Die Substratkontaktgebiete dienen als Substratvorspannungsanschlüsse des Bauelements. Obwohl das Bauelement mit zwei Substratkontaktgebieten gezeigt ist, kann auch eine andere Anzahl an Substratkontaktgebieten, wozu auch die Anzahl 1 gehört, verwendet werden.
  • 1d zeigt eine Querschnittsansicht einer weiteren Ausführungsform eines Bauelements 100. Das Bauelement ist ähnlich zu jenem, wie es in 1c beschrieben ist. Wie gezeigt, ist die Drainseite der Gates mit einem Blockierabstandshalter für die Silizidbildung 175 versehen. Die Blockierabstandshalter für die Silizidbildung umfassen ein dielektrisches Material. Beispielsweise ist das dielektrische Material Siliziumoxid, Nitrid, Oxidnitrid oder eine Kombination davon. Es können auch andere Arten von dielektrischen Materialien für die Blockierabstandshalter für die Silizidbildung verwendet werden. In einigen Ausführungsformen besitzt der Blockierabstandshalter mehrere dielektrische Schichten. Ein Blockierabstandshalter für die Silizidbildung liefert eine Trennung zwischen einem Gate und dessen Drain. Die Trennung sollte ausreichend groß sein, so dass diese der gewünschten maximalen Spannung an dem Drain widersteht. In einer Ausführungsform ist der Trennabstand DS ungefähr 0,4 μm bis zu mehreren Mikrometern, um ein Beispiel zu nennen, wobei dies von der Betriebsspannung abhängig ist. Es können auch andere Trennabstände eingesetzt werden. Der Blockierabstandshalter für die Silizidbildung verhindert eine Silizidbildung des Driftgebiets zwischen der Gateelektrode und dem Drain.
  • Die Cgd des Bauelements ist im Wesentlichen durch die Größe bestimmt, mit der das Gate das Driftgebiet überlappt (Gateüberlappgebiet). Durch Bereitstellen eines Blockierabstandshalters für die Silizidbildung kann die wirksame LDR bei einer vorgegebenen Gatebreite vergrößert werden. Dies ermöglicht eine schmälere Gatebreite, um damit das gewünschte LDR zu erreichen. Beispielsweise kann die Gatebreite minimiert oder reduziert werden, selbst für Anwendungen mit hoher Spannung, etwa für Spannungen für ungefähr 100 Volt. Dies verringert die Cdg für eine vorgegebene LDR. Tatsächlich wird auch Qdg verringert. Somit ermöglicht der Blockierabstandshalter für die Silizidbildung, dass ein schmäleres Gate eingesetzt werden kann. Beispielswiese kann ein Gate mit einem Blockierabstandshalter für die Silizidbildung, der eine Breite W2, wobei W2 < W1, besitzt, ein höheres BVdss erreichen. Beispielsweise können ein Bvdss von mehr als 15 Volt und ein sehr geringer Rdson und eine kleine Cdg bei einer Gesamtgratebreite mit einem geringen Wert von 0,3 μm erreicht werden. Es können moderne CMOS-Prozesse eingesetzt werden, um in effizienter Weise ein vollständig isoliertes Bauelement herzustellen.
  • In einigen Ausführungsformen werden Oberflächenabstandshalter 176 auf dem Sourcegebiet vorgesehen. Die Oberflächenabstandshalter können aus einem dielektrischen Material hergestellt werden. Beispielsweise werden die Oberflächenabstandshalter aus dem gleichen dielektrischen Material wie die Blockierabstandshalter für die Silizidbildung hergestellt. Die Oberflächenabstandshalter ermöglichen eine Trennung des Sourcekontakts 131 und des Körperkontakts 132. Das Vorsehen eines Oberflächenabstandshalters ist beispielsweise geeignet, um separate Kontaktgebiete bereitzustellen, so dass das Source und der Körper unabhängig voneinander vorgespannt werden können. Beispielsweise werden Source und Körper mit unterschiedlichen Spannungen vorgespannt.
  • Das Transistorpaar aus den 1c bis 1d ist mit einem gemeinsamen Sourcegebiet und separaten Draingebieten versehen. Alternativ kann das Transistorpaar mit einem gemeinsamen Draingebiet und separaten Sourcegebieten versehen sein. Des weiteren umfasst das Transistorgebiet bei Bedarf auch eine andere Anzahl an Transistoren. Beispielsweise kann eine beliebige ungerade oder gerade Anzahl an Transistoren vorgesehen sein. Im Falle einer ungeraden Anzahl von größer gleich 3 können ein oder mehrere Transistorpaare und ein zusätzlicher Transistor vorgesehen werden, wie er etwa in den 1a und 1b beschrieben ist. Ausführungsformen mit mehreren Transistoren in dem Transistorteilgebiet enthalten eine Multi-Finger-Konfiguration, die einen kompakten geometrischen Aufbau mit hohem Durchlassstrom ermöglicht. Beispielsweise können mehrere Transistorstrukturen parallel angeordnet sein, so dass parallele Finger vorgesehen werden, in denen alle Sourcegebiete gemeinsam verbunden sind, alle Gates gemeinsam verbunden sind und alle Draingebiete miteinander verbunden sind. Eine derartige Anordnung ist beispielsweise geeignet für Hochstromanwendungen, beispielsweise von ungefähr mehreren 100 mA bis zu ungefähr 40 bis 50 A.
  • 1c zeigt eine Ausführungsform, in denen die Sourcegebiete 131 und der Körperkontakt 122 gemeinsame Kontaktgebiete sind. Beispielsweise verbindet ein Silizidkontakt auf der Oberfläche des Substrats beide Kontaktgebiete. In derartigen Fällen wird das Sourcesignal verwendet, um die zweite Isolationswanne vorzuspannen.
  • Alternativ, wie in 1d gezeigt ist, sind die Sourcegebiete und der Körperkontakt separate Kontaktgebiete. Beispielsweise wird ein Oberflächenabstandshalter verwendet, um die Kontaktgebiete voneinander zu trennen. Es kann auch ein Isolationsgebiet verwendet werden, um die Kontaktgebiete zu trennen. Das Vorsehen von separaten Sourcegebieten und Kontaktgebieten ermöglicht es, dass die zweite Isolationswanne unabhängig vorgespannt wird. Ferner kann das Bauelement aus 1c mit einem Oberflächenabstandshalter versehen sein, wie er in 1d beschrieben ist. In einigen Ausführungsformen besitzt das Bauelement aus 1d gemeinsame Source- und Körperkontakte, wie dies in 1c beschrieben ist.
  • 2a bis 2j zeigen Querschnittsansichten einer Ausführungsform eines Prozesses 200 zur Herstellung eines Bauelements oder einer IC. Gemäß 2a wird ein Substrat 104 bereitgestellt. Das Substrat kann ein Siliziumsubstrat sein, etwa ein leicht p-dotiertes Substrat. Es können auch andere Arten von Substraten verwendet werden, wozu beispielsweise Siliziumgermanium-Substrate oder Silizium-auf-Isolator-(SOI)Substrate gehören.
  • Wie in 2a gezeigt ist, ist ein Bauteilgebiet 110 auf dem Substrat ausgebildet. Obwohl ein einzelnes Bauteilgebiet gezeigt ist, ist zu beachten, dass das Substrat diverse Arten von Gebieten (nicht gezeigt) aufweist. Beispielsweise umfasst das Substrat ggf. andere Bauteilgebiete für andere Arten von Bauelementen. Die IC enthält beispielsweise Logikgebiete, in denen Logikbauelemente ausgebildet werden. Abhängig von der Art der herzustellenden IC enthalten die Logikgebiete beispielsweise Gebiete für Bauelemente mit unterschiedlicher Spannung. Beispielsweise enthalten die Logikgebiete Gebiete für Bauelemente mit hoher Spannung (HV), für mittlere Spannung oder Zwischenspannung (IV) und für Bauelemente mit geringer Spannung (LV). Es können auch andere Konfigurationen an Logikgebieten eingesetzt werden. Des weiteren können andere Arten von Bauteilgebieten ebenfalls vorgesehen sein.
  • Das Bauteilgebiet wird von anderen Gebieten mittels eines Bauteilisolationsgebiets 180a getrennt. Das Bauteilisolationsgebiet umgibt das Bauteilgebiet. In einer Ausführungsform enthält das Bauteilgebiet auch ein internes Bauteilisolationsgebiet 180b, um das Bauteilgebiet in ein erstes Bauteilteilgebiet und ein zweites Bauteilteilgebiet 110a bzw. 110b zu unterteilen. Das interne Isolationsgebiet umgibt beispielsweise das erste Bauteilteilgebiet. In einer Ausführungsform sind das Bauteilisolationsgebiet und das interne Isolationsgebiet konzentrische Isolationsgebiete. Beispielsweise umgibt das zweite Bauteilgebiet vollständig das erste Bauteilteilgebiet, die durch das interne Bauteilisolationsgebiet getrennt sind. In anderen Ausführungsformen sind die Isolationsgebiete so ausgebildet, dass ein zweites Bauteilteilgebiet bereitgestellt wird, das teilweise das erste Bauteilteilgebiet umgibt, beispielsweise auf einer, zwei oder drei Seiten. Es können auch andere Gestaltungsarten von Isolationsgebieten eingesetzt werden.
  • Die Isolationsgebiete sind beispielsweise als STI-Gebiete vorgesehen. Es können diverse Prozesse eingesetzt werden, um die STI-Gebiete herzustellen. Beispielsweise wird das Substrat unter Anwendung von Ätz- und Maskierungstechniken geätzt, so dass Gräben erzeugt werden, die dann mit dielektrischen Materialien, etwa Siliziumoxid aufgefüllt werden. Es wird beispielsweise ein chemisch-mechanischer Poliervorgang (CMP) ausgeführt, um überschüssiges Oxid zu entfernen und um eine ebene Substratoberfläche zu schaffen. Es können auch andere Prozesse oder Materialien eingesetzt werden, um die STI-Gebiete zu erzeugen. In anderen Ausführungsformen wird die Isolation durch andere Arten von Isolationsgebieten hergestellt. Die Tiefe der STI-Gebiete beträgt beispielsweise ungefähr 3000 bis 4500 Angstrom. Es können auch andere Werte für die Tiefe der STI-Gebiete eingesetzt werden. Beispielsweise können die Isolationsgebiete DTI-Gebiete sein.
  • In 2b wird eine tiefe Bauteilwanne 112 in dem Bauteilgebiet hergestellt. Die tiefe Bauteilwanne dient beispielsweise als eine erste Isolationswanne. Die tiefe Bauteilwanne umfasst in einer Ausführungsform Dotierstoffe der ersten Leitfähigkeitsart. Die tiefe Bauteilwanne kann leicht dotiert sein. Die Tiefe der dotierten Wanne beträgt beispielsweise ungefähr 2 bis 10 μm. Eine derartige Tiefe ist beispielsweise für Bauelemente geeignet, die im Bereich von 10 bis 100 Volt arbeiten. Es kann auch eine tiefe Bauteilwanne mit einer anderen Tiefe eingesetzt werden. Die dotierte Wanne kann hergestellt werden, indem geeignete Dotiermittel mit der gewünschten Dosis und Energie in das Substrat implantiert werden. Die Dotierstoffart, die Dosis und die Energie hängen von der Art des herzustellenden Bauelements ab.
  • In einer Ausführungsform umfasst die tiefe Bauteilwanne eine n-Wanne für ein n-Bauelement. Es kann auch eine tiefe Bauteilwanne des p-Typs für ein p-Bauelement verwendet werden. Die dotierte Wanne kann beispielsweise hergestellt werden, indem mehrere Implantationsschritte bei unterschiedlichen Energien ausgeführt werden. Der angewendete Implantationsprozess zur Erzeugung der tiefen Bauteilwanne ist mit den Prozessen kompatibel, die beispielsweise zur Herstellung von Wannen für hohe Spannungen eingesetzt werden. Beispielsweise wird die tiefe Bauteilwanne gleichzeitig mit den Isolationswannen für LV- und HV-Bauelemente erzeugt. Dies ermöglicht, dass die gleiche Lithographiemaske zur Strukturierung der Implantationsmaske verwendet wird. Die zur Erzeugung der LV- und HV-Isolationswannen eingesetzte Lithographiemaske wird beispielsweise kundenspezifisch hergestellt, so dass diese eine Öffnung für die tiefe Bauteilwanne enthält. In anderen Ausführungsformen wird eine separate Maske für die tiefe Wanne verwendet, um speziell die Dotierung der tiefen Bauteilwanne einzustellen.
  • Zur Erzeugung der tiefen Bauteilwanne wird eine Implantationsmaske für die tiefe Wanne, die das verwendete Bauteilgebiet freilegt, verwendet. Die Implantationsmaske umfasst beispielsweise Photolack, der durch eine Lithographiemaske strukturiert wird. Da das Bauteilisolationsgebiet als eine Implantationsmaske dienen kann, ergibt dies ein größeres Prozessfenster für den Strukturierungsprozess, um die Implantationsmaske herzustellen. Die Implantationsmaske wird nach der Erzeugung der tiefen Wanne entfernt. Es können auch andere Techniken zur Herstellung der tiefen Bauteilwanne angewendet werden. Beispielsweise kann die tiefe Bauteilwanne durch das epitaktische Aufwachsen von Silizium auf stark dotierten n- und p-Gebieten auf dem gleichen Substrat hergestellt werden.
  • Es wird ein Ausheizprozess ausgeführt. Das Ausheizen verteilt beispielsweise die Dotiermittel der ersten Leitfähigkeitsart ausgehend von dem Implantationsgebiet, wodurch eine tiefe Bauteilwanne erzeugt wird, die sich unter die Unterseite des Bauteilisolationsgebiets erstreckt. Das Ausheizen kann bei einer Temperatur von ungefähr 1000 bis 1200 Grad C ausgeführt werden. Es können auch andere Ausheiztemperaturen und Ausheizparameter oder Prozesse eingesetzt werden.
  • Gemäß 2c wird eine Körperwanne 114 in dem ersten Bauteilteilgebiet hergestellt. Die Körperwanne dient beispielsweise als eine zweite Isolationswanne. Die Körperwanne enthält in einer Ausführungsform Dotierstoffe der zweiten Leitfähigkeitsart. Die Körperwanne wird in der tiefen Bauteilwanne hergestellt. In einer Ausführungsform wird die Körperwanne in der tiefen Bauteilwanne und in dem ersten Bauteilteilgebiet erzeugt. Die Tiefe der Körperwanne liegt beispielsweise im Bereich von ungefähr 1 bis 8 μm. Eine derartige Tiefe ist für ein Bauelement geeignet, das eine Sollbetriebsspannung im Bereich von 5 bis 100 Volt besitzt. Das Vorsehen einer Körperwanne mit anderen Tiefen kann ebenfalls geeignet sein und hängt beispielsweise von der gewünschten Betriebsspannung des Bauelements ab. Die Körperwanne kann hergestellt werden, indem geeignete Dotiermittel mit der geeigneten Dosis und Energie in das Substrat implantiert werden. Die Dotierstoffart, die Dosis und die Energie hängen von der Art des herzustellenden Bauelements ab.
  • In einer Ausführungsform umfasst die Körperwanne eine p-Wanne für ein n-Bauelement. Es kann auch eine n-Körperwanne für ein p-Bauelement verwendet werden. Die dotierte Wanne kann hergestellt werden, indem mehrere Implantationsprozesse bei unterschiedlichen Energien ausgeführt werden. Der zur Erzeugung der Körperwanne eingesetzte Implantationsprozess ist beispielsweise mit dem Prozess kompatibel, der zur Erzeugung einer dotierten Wanne für hohe Spannungen eingesetzt wird. Beispielsweise wird die Körperwanne gleichzeitig mit der dotierten Wanne erzeugt, die die zweite Leitfähigkeitsart aufweist und für hohe Spannungen geeignet ist. Dies ermöglicht, dass die gleiche Lithographiemaske zur Strukturierung der Implantationsmaske verwendet wird. Die zur Erzeugung der dotierten Wanne mit der zweiten Leitfähigkeitsart und für hohe Spannung verwendete Lithographiemaske kann beispielsweise kundenspezifisch vorgesehen werden, so dass sie die Körperwannenöffnung enthält. In anderen Ausführungsformen wird eine separate Maske für die Körperwanne verwendet, um speziell die Dotierung der Tiefenwanne einzustellen.
  • Zur Erzeugung der Körperwanne kann eine Implantationsmaske für die Körperwanne vorgesehen werden, die das erste Bauteilteilgebiet freilegt. Die Implantationsmaske enthält beispielsweise Photolack, der mittels einer Lithographiemaske strukturiert wird. Da das interne Bauteilisolationsgebiet als eine Implantationsmaske dienen kann, sorgt dies für ein größeres Prozessfenster für den Strukturierungsprozess zur Herstellung der Implantationsmaske. Die Implantationsmaske wird nach der Erzeugung der Körperwanne entfernt. Es können auch andere Techniken zur Erzeugung der Körperwanne eingesetzt werden.
  • Es wird ein Ausheizprozess bei Bedarf ausgeführt. Der Ausheizprozess verteilt die Dotiermittel der zweiten Leitfähigkeitsart, so dass eine Körperwanne erzeugt wird, die sich unter die Unterseite des internen Bauteilisolationsgebiets erstreckt. Das Ausheizen erfolgt beispielsweise bei einer Temperatur von 1000 bis 1200 Grad G für ungefähr 1 bis 15 Stunden. Alternativ kann ein rascher thermischer Ausheizprozess (RTA) ausgeführt werden. Es können auch andere Ausheizparameter oder Prozesse eingesetzt werden.
  • Wie zuvor beschrieben ist, können die Isolationswannen nach der Herstellung des Isolationsgebiets erzeugt werden. In anderen Ausführungsformen werden die Isolationswannen vor der Erzeugung der Isolationsgebiete hergestellt.
  • Gemäß 2d wird eine Driftwanne 116 in dem ersten Bauteilteilgebiet erzeugt. Die Driftwanne enthält in einer Ausführungsform Dotierstoffe der ersten Leitfähigkeitsart. Die Driftwanne wird innerhalb der Körperwanne hergestellt. In einer Ausführungsform wird die Driftwanne in der Körperbauteilwanne und innerhalb des ersten Bauteilteilgebiets erzeugt. In einer Ausführungsform ist eine Tiefe oder eine Unterseite der Driftwanne tiefer bzw. unterhalb des Draingebiets angeordnet. In einer Ausführungsform liegt die Unterseite der Driftwanne unterhalb des Draingebiets und des Körpergebiets. In einer Ausführungsform ist die Tiefe bzw. die Unterseite der Driftwanne unterhalb einer Unterseite der STI-Gebiete. Das Vorsehen einer Driftwanne mit einer anderen Tiefe kann ebenfalls geeignet sein. Die Driftwanne kann hergestellt werden, indem geeignete Dotiermittel mit gewünschter Dosis und Energie in das Substrat implantiert werden. Die Dotierstoffart, die Dosis und die Energie hängen von der Art des herzustellenden Bauelements ab.
  • In einer Ausführungsform ist die Driftwanne eine n-Wanne für n-Bauelemente. Es kann auch eine p-Driftwanne für ein p-Bauelement eingesetzt werden. Die Driftwanne kann hergestellt werden, indem Ionen in das Bauteilteilgebiet implantiert werden. Der zur Erzeugung des Driftgebiets angewendete Implantationsprozess ist beispielsweise kompatibel mit dem Prozess, der zum Erzeugen einer dotierten Wanne für geringe Spannungen verwendet wird. Beispielsweise kann die flache Bauteilwanne gleichzeitig hergestellt werden mit der dotierten Wanne, die für die erste Leistfähigkeitsart und geringe Spannungen ausgelegt ist. Diese ermöglicht, die gleiche Lithographiemaske zu verwenden, um die Implantationsmaske zu strukturieren. Die zur Erzeugung der dotierten Wanne für die erste Leitfähigkeitsart und für die geringe Spannung verwendete Lithographiemaske kann beispielsweise kundenspezifisch vorgegeben werden, so dass diese die Öffnung für die flache Bauteilwanne enthält. In andern Ausführungsformen wird eine separate Maske für die flache Wanne verwendet, um die Dotierung der Driftwanne speziell anzupassen.
  • Zur Erzeugung der Driftwanne wird eine Implantationsmaske, die das erste Bauteilgebiet freilegt, verwendet. Die Implantationsmaske enthält beispielsweise Photolack, der durch eine Lithographiemaske strukturiert wird. Da das interne Bauteilisolationsgebiet als eine Implantationsmaske dienen kann, ermöglicht dies, dass ein größeres Prozessfenster für den Strukturierungsprozess erreicht wird, um die Implantationsmaske herzustellen. Es können auch andere Techniken zur Erzeugung der tiefen Bauteilwanne eingesetzt werden. Alternativ kann die Implantation speziell so zugeschnitten sein, dass die Driftwanne erzeugt wird.
  • Gemäß 2e wird ein Körperanschluss 118 in dem ersten Bauteilteilgebiet erzeugt. Der Körperanschluss enthält Dotierstoffe der zweiten Leitfähigkeitsart. Der Körperanschluss bildet beispielsweise eine Verbindung zur der Körperwanne 114. Wie gezeigt, unterteil der Körperanschluss die beiden Driftwannen in zwei separate Driftgebiete 116a. Der Körperanschluss kann hergestellt werden, indem geeignete Dotiermittel mit der gewünschten Dosis und Energie in das Substrat implantiert werden. Die Dotierstoffart, die Dosis und die Energie hängen von der Art des herzustellenden Bauelements ab.
  • In einer Ausführungsform enthält der Körperanschluss p-Dotierstoffe. Der Körperanschluss kann hergestellt werden, indem Ionen in einen Teil des flachen Bauteilgebiets implantiert werden. Der Implantationsprozess, der zur Erzeugung des Körperkontakts angewendet wird, ist ggf. kompatibel mit dem Prozess, der zur Erzeugung der dotierten Wanne für geringe Spannungen angewendet wird. Beispielsweise wird der Körperanschluss gleichzeitig mit der dotierten Wanne, die die zweite Leitfähigkeitsart besitzt und für geringe Spannungen ausgelegt ist, hergestellt. Dies ermöglicht, dass die gleiche Lithographiemaske zur Strukturierung der Implantationsmaske eingesetzt wird. Die Lithographiemaske, die zur Erzeugung der dotierten Wanne mit der zweiten Leitfähigkeitsart und für geringe Spannungen verwendet wird, kann beispielsweise kundenspezifisch vorgesehen werden, so dass sie eine Öffnung für den Körperanschluss besitzt. In anderen Ausführungsformen wird eine separate Maske für den Körperanschluss eingesetzt, um speziell die Dotierung des Körperanschlusses einzustellen.
  • Zur Herstellung des Körperanschlusses wird eine Implantationsmaske für den Körperanschluss bereitgestellt, die den Bereich des ersten Bauteilteilgebiets freilegt. Die Implantationsmaske enthält beispielsweise Photolack, der durch eine Lithographiemaske strukturiert wird. Die Implantationsmaske wird nach der Erzeugung des Körperanschlusses entfernt.
  • In 2f werden Gateschichten auf dem Substrat hergestellt. In einer Ausführungsform wird eine Gatedielektrikumsschicht 122 auf der Oberfläche des Substrats erzeugt. Die Gatedielektrikumsschicht umfasst beispielsweise Siliziumoxid. Es können auch andere Arten von dielektrischen Materialien verwendet werden. In einer Ausführungsform umfasst die Gatedielektrikumsschicht eine dicke Gatedielektrikumsschicht. Die Dicke der Gatedielektrikumsschicht liegt bei ungefähr 20 bis 1000 Angstrom. Beispielsweise beträgt die Dicke der Gatedielektrikumsschicht ungefähr 20 Angstrom für ein Vgs von ungefähr 1,2 Volt und steigt auf ungefähr 1000 Angstrom für ein Vgs von ungefähr 40 bis 60 Volt an. Es können auch andere Dickenwerte für die Gatedielektrikumsschichten eingesetzt werden. Die Gatedielektrikumsschicht kann durch thermische Oxidation hergestellt werden. Beispielsweise wird die dielektrische Schicht durch eine Nassoxidation hergestellt, woran sich das Ausheizen des Substrats in einer oxidierenden Umgebung anschließt. Die Temperatur der Nassoxidation beträgt beispielsweise 750 bis 900 Grad C. Das Ausheizen kann beispielsweise bei einer Temperatur von ungefähr 1000 Grad C erfolgen. Es können auch andere Arten von Gatedielektrikumsmaterialien oder andere Dickenwerte eingesetzt werden. Beispielsweise kann das Gatedielektrikumsmaterial andere Arten von Gatedielektrikumsmaterialien beinhalten und/oder kann durch andere Arten von Prozessen hergestellt werden, etwa durch chemische Dampfabscheidung (CVD).
  • In einer Ausführungsform wird die Gatedielektrikumsschicht unter Anwendung von mehreren Prozessen hergestellt. Jeder Prozess erzeugt einen Teil einer Gatedielektrikumsschicht, bis die gewünschte Dicke erreicht ist. Beispielsweise wird die Gatedielektrikumsschicht durch einen ersten und einen zweiten Prozess erzeugt. In dem ersten Prozess wird eine Gatedielektrikumsschicht für LV-Bauelemente erzeugt, während in dem zweiten Prozess die Dicke der dielektrischen Schicht, wie sie für LV-Bauelemente geeignet ist, auf eine Dicke vergrößert wird, wie sie für HV-Bauelemente geeignet ist. Die Erzeugung der Gatedielektrikumsschicht unter Anwendung einer anderen Anzahl an Prozessen kann ebenfalls geeignet sein. Dies ermöglicht die Kompatibilität zu Prozessen, wie sie für die Herstellung von IC's mit Bauelementen mit mehreren Spannungen verwendet werden.
  • Eine Gateelektrodenschicht 124 wird auf dem Substrat über der Gatedielektrikumsschicht hergestellt. Die Gateelektrodenschicht umfasst in einer Ausführungsform Polysilizium. Die Gateelektrodenschicht kann als eine amorphe oder nicht-amorphe Schicht hergestellt werden. Die Gateelektrode kann dotiert sein. Es können diverse Techniken eingesetzt werden, um die Gateelektrode zu dotieren, beispielsweise kann dies durch in-situ-Dotierung oder durch Ionenimplantation erfolgen. Es können auch andere Arten von Gateelektrodenmaterialien verwendet werden. Beispielsweise kann ein metallisches Material verwendet werden, um eine Metallgateelektrode zu erzeugen. Die Dicke der Gateelektrodenschicht liegt im Bereich von ungefähr 800 bis 1000 Angstrom. Es können auch andere Werte für die Dicke angewendet werden. Zur Herstellung der Gateelektrodenschicht können Techniken, etwa die chemische Dampfabscheidung (CVD) eingesetzt werden. Es können auch andere Techniken eingesetzt werden.
  • In 2g werden die Gateschichten so strukturiert, dass ein oder mehrere Gates erzeugt werden. Wie gezeigt, werden die Gateschichten strukturiert, so dass ein erstes und ein zweites Gate 120 entsprechend einem ersten und einem zweiten Transistor in dem Transistorteilgebiet hergestellt werden. Ein Gate enthält eine Gateelektrodenschicht 124 über einer Gatedielektrikumsschicht 122 und besitzt eine Breite W1. Das Strukturieren der Gateschichten zur Erzeugung einer anderen Anzahl an Gateelektroden in dem Transistorteilgebiet kann ebenfalls als Alternative eingesetzt werden. Es werden Techniken, etwa Maskierungs- und Ätzprozesse angewendet. Beispielsweise wird eine Photolackschicht über der Gateelektrodenschicht hergestellt und diese wird strukturiert, wodurch Bereiche der Gateelektrodenschicht freigelegt werden. Es wird dann ein anisotroper Ätzprozess ausgeführt, etwa als ein RIE, um freiliegende Bereiche der Gateelektrodenschicht und der darunter liegenden Gatedielektrikumsschicht zu entfernen. Zur Verbesserung der lithographischen Auflösung kann eine antireflektierende Beschichtung (ARC) unterhalb des Photolacks vorgesehen werden. Es können auch andere Techniken zum Strukturieren der Gateschichten eingesetzt werden.
  • Ein Körper 150 wird in dem Transistorteilgebiet erzeugt. Der Körper wird in Sourcegebieten der Transistoren hergestellt. In einer Ausführungsform wird der Körper in einem gemeinsamen Sourcegebiet zwischen den Gates erzeugt. Der Körper wird beispielsweise hergestellt, indem Dotiermittel der zweiten Leitfähigkeitsart in das gemeinsame Sourcegebiet implantiert werden. Es werden p-Dotiermittel implantiert, um einen Körper für ein n-Bauelement zu erzeugen. Andererseits werden n-Dotiermittel implantiert, um ein p-Bauelement herzustellen. Zur Erzeugung des Körpers wird eine Körperimplantationsmaske verwendet. Die Körperimplantationsmaske enthält beispielsweise Photolack. Die Implantationsmaske wird strukturiert, so dass das Sourcegebiet eines Transistors freigelegt wird. Beispielsweise wird die Implantationsmaske strukturiert, so dass das gemeinsame Sourcegebiet der Transistoren freigelegt wird. Zur Verbesserung der lithographischen Auflösung kann eine ARC-Schicht unter dem Photolack vorgesehen werden. Die Implantation ist beispielsweise selbstjustiert zu den Gates. In anderen Ausführungsformen ist die Implantation zu einem Gate und einem Isolationsgebiet selbstjustiert. Somit ist der Körper ein selbstjustierter Körper. Das Erzeugen eines selbstjustierten Körpers ermöglicht ein größeres Prozessfenster für die Strukturierung, um die Körperimplantationsmaske bereitzustellen.
  • Durch die Implantation wird ein Körpergebiet erzeugt, das eine gewünschte Tiefe und eine Unterschneidung L besitzt. Die Tiefe des Körpers, beträgt beispielsweise ungefähr 0,3 μm bis zu mehrere Mikrometer. Die Tiefe hängt beispielsweise von den Anforderungen im Hinblick auf die Bauteilbetriebsspannung ab. Die Unterschneidung L sollte ausreichend sein, so dass der gewünschte Rdson erreicht wird. Beispielsweise ist die Unterschneidung möglichst klein, so dass ein möglichst kleiner Rdson erreicht wird. Die Unterschneidung L ist in einer Ausführungsform ungefähr 0,2 μm bis mehrere Mikrometer für Spannungen, die im Bereich von ungefähr 5 bis 7 Volt bis ungefähr 100 Volt liegen.
  • In einer Ausführungsform wird der Körper durch eine geneigte Implantation hergestellt. Beispielsweise wird eine vierfach geneigte Implantation ausgeführt. Die vierfach geneigte Implantation umfasst beispielsweise vier Implantationsschritte, die mit einem Neigungswinkel ausgeführt werden, wobei dann jeweils um 90 Grad gedreht wird. Der Neigungswinkel der Vierfachimplantationsprozesse beträgt ungefähr 7 bis 45 Grad. In einer Ausführungsform beträgt der Neigungswinkel der Vierfachimplantation ungefähr 45 Grad. Es können auch andere Neigungswinkel eingesetzt werden, wobei dies von der gewünschten Unterschneidung L abhängt. Die Dosis der Implantation beträgt ungefähr 1 × 1012/cm2 bis 5 × 1014/cm2 und die Implantationsenergie beträgt ungefähr 20 bis 30 keV bis mehrere 100 keV. Es können auch andere Implantationsparameter eingesetzt werden, wobei dies beispielsweise von der gewünschten Tiefe und dem L abhängt. Nachdem der Körper hergestellt ist, wird die Implantationsmaske für das Körpergebiet entfernt.
  • In einer Ausführungsform werden leicht dotierte Drain-(LDD)Gebiete 236 auf dem Substrat in den Drain- und Sourcegebieten der Transistoren hergestellt, wie dies in 2h gezeigt ist. In einer Ausführungsform werden die LDD-Gebiete als leicht dotierte Gebiete mit Dotiermitteln der ersten Leitfähigkeitsart erzeugt. Die Tiefe der LDD-Gebiete beträgt ungefähr beispielsweise 0,05 bis 0,3 μm. Es wird eine LDD-Implantationsmaske verwendet, um Dotierstoffe zur Erzeugung der LDD-Gebiete einzuführen. Die LDD-Implantationsmaske ist beispielsweise aus Photolack aufgebaut. Die Implantationsmaske wird strukturiert, so dass die Source- und Draingebiete der Transistoren freigelegt werden. Zur Verbesserung der lithographischen Auflösung kann eine ARC-Schicht unter dem Photolackmaterial vorgesehen werden. Die Implantation ist beispielsweise selbstjustiert zu den Gates und zu dem Isolationsgebiet. Beispielsweise ist die Implantation selbstjustiert zu den Gates und zu den internen Bauteilisolationsgebieten. Dadurch wird das Prozessfenster für den Strukturierungsprozess zur Erzeugung der LDD-Implantationsmaske vergrößert. Die Implantationsdosis liegt im Bereich von ungefähr 1 × 1012 pro cm2 bis 5 × 1014 pro cm2 und die Implantationsenergie liegt in einem Bereich von einigen 100 eV bis ungefähr 200 keV. Es können auch andere Implantationsparameter eingesetzt werden.
  • Es werden Seitenwandabstandshalter 170 an den Seitenwänden der Gates hergestellt. Zur Herstellung der Seitenwandabstandshalter wird eine dielektrische Schicht auf dem Substrat abgeschieden. Die dielektrische Schicht ist beispielsweise Siliziumoxid. Es können auch andere Arten von dielektrischen Materialien, etwa Siliziumnitrid, eingesetzt werden. Die dielektrische Schicht wird beispielsweise durch CVD hergestellt. Die dielektrische Schicht kann auch unter Anwendung anderer Techniken erzeugt werden. Die Dicke der dielektrischen Schicht liegt beispielsweise im Bereich von ungefähr 100 bis 2000 Angstrom. Es können auch andere Werte für die Dicke der dielektrischen Schicht eingesetzt werden. Die Dicke hängt beispielsweise von der gewünschten Breite der Abstandshalter ab. Es wird ein anisotroper Ätzprozesse, etwa ein RIE-Prozess, ausgeführt, um horizontale Bereiche der dielektrischen Schicht zu entfernen, so dass Abstandshalter an den Seitenwänden des Gates zurückbleiben. In einigen Beispielen wird der Abstandshalter aus mehreren dielektrischen Schichten erzeugt.
  • In 2i werden ein gemeinsames Sourcegebiet 130 und Draingebiete 140 auf dem Substrat hergestellt. Das gemeinsame Sourcegebiet enthält ein erstes Teilsourcegebiet 131 und ein zweites Teilsourcegebiet. In einer Ausführungsform werden während des Prozesses zur Herstellung des ersten Teilsourcegebiets und der Draingebiete auch Kontaktgebiete 113 für die tiefe Bauteilwanne erzeugt. Das erste Teilsourcegebiet, die Draingebiete und die Kontaktgebiete für die tiefe Wanne sind stark dotierte Gebiete mit Dotiermitteln der ersten Leitfähigkeitsart. Die Tiefe des ersten Sourceteilgebiets, der Draingebiete und der Kontaktgebiete für die tiefe Wanne beträgt beispielsweise ungefähr 0,05 bis 0,5 μm. Es wird eine erste S/D-Implantationsmaske verwendet, um Dotiermittel einzubringen, die die unterschiedlichen dotierten Gebiete bilden. Die erste S/D-Implantationsmaske ist beispielsweise aus Photolack aufgebaut. Die Implantationsmaske wird strukturiert, so dass das erste Sourceteilgebiet und die Draingebiete der Transistoren freigelegt werden. Zur Verbesserung der lithographischen Auflösung kann eine ARC-Schicht unter dem Photolack vorgesehen werden. Die Implantation ist beispielsweise selbstjustiert zu den Gates und Isolationsgebieten, wobei ein Bereich das zweite Sourceteilgebiet abdeckt. Beispielsweise ist die Implantation selbstjustiert zu den Gates, zu den Bauteilisolationsgebieten und zu dem internen Bauteilisolationsgebiet, wobei ein Teil das zweite Sourceteilgebiet abdeckt. Dadurch wird das Prozessfenster für den Strukturierungsprozess zur Erzeugung der ersten S/D-Implantationsmaske vergrößert. Die Dosis der Implantation liegt beispielsweise in einem Bereich von 1 × 1015 pro cm2 bis 2 × 1016 pro cm2 und die Implantationsenergie liegt beispielsweise bei einigen 100 eV bis 200 keV. Es können auch andere Implantationsparameter eingesetzt werden.
  • In einigen Ausführungsformen umfasst die Implantation einen geneigten Implantationsprozess. In derartigen Fällen kann eine LDD-Implantation vermieden werden, da die geneigte Implantation angewendet werden kann, um die LDD-Erweiterungen und um das erste Sourceteilgebiet und die Draingebiete zu erzeugen.
  • Gemäß 2j wird ein zweites Sourceteilgebiet 132 hergestellt. In einer Ausführungsform werden während des Prozesses zur Erzeugung des zweiten Sourceteilgebiets auch Substratkontaktgebiete 107 hergestellt. Das zweite Sourceteilgebiet und die Substratkontaktgebiete sind stark dotierte Gebiete mit Dotiermitteln der zweiten Leitfähigkeitsart. Die Tiefe des zweiten Sourceteilgebiets und der Substratkontaktgebiete beträgt beispielsweise ungefähr 5 bis 0,5 μm. Das zweite Sourceteilgebiet dient als ein Körperkontakt für das Bauteilkörpergebiet. Es wird eine zweite S/D-Implantationsmaske verwendet, um Dotierstoffe einzuführen, so dass die unterschiedlichen dotierten Gebiete erzeugt werden. Die zweite S/D-Implantationsmaske ist beispielsweise aus Photolack aufgebaut. Die Dosis der Implantation liegt beispielsweise im Bereich von ungefähr 1 × 115/cm2 bis 2 × 1016/cm2 und die Implantationsenergie liegt etwa im Bereich von einigen 100 eV bis ungefähr 200 KeV. Es können auch andere Implantationsparameter angewendet werden.
  • In anderen Ausführungsformen wird die erste S/D-Implantationsmaske verwendet, um den Körperkontakt zusammen mit geeigneten Kontaktgebieten zu erzeugen, während die zweite S/D-Implantationsmaske verwendet wird, um Source- und Draingebiete zusammen mit geeigneten Kontaktgebieten zu erzeugen.
  • In einigen Ausführungsformen werden die ersten und zweiten Sourceteilgebiete als separate Gebiete vorgesehen. Beispielsweise wird ein Oberflächenabstandshalter oder ein Isolationsgebiet so vorgesehen, dass das erste und das zweite Sourceteilgebiet voneinander getrennt sind. Separate erste und zweite Sourceteilgebiete können geeignet sein, um die zweite Isolationswanne unabhängig vorzuspannen.
  • Der Prozess geht dann weiter, um das Bauelement herzustellen. Beispielsweise umfasst die weitere Bearbeitung das Erzeugen von Silizidkontakten auf den diversen Kontaktgebieten und der Oberfläche der Gateelektrode. Der Prozess geht weiter, so dass eine PMD-Schicht erzeugt wird und Kontakte zu den Anschlüssen der Zelle bereitgestellt werden. Weitere Prozesse können das Ausbilden einer oder mehrerer Verbindungsebenen, die endgültige Passivierung, das Schneiden, das Zusammenfügen und das Einbringen in ein Gehäuse beinhalten. Es können auch andere Prozesse eingesetzt werden. Beispielsweise können andere Komponenten, etwa I/O-Bauelemente für geringe Spannung, mittlere Spannung und hohe Spannung hergestellt werden, bevor die Verbindungsstrukturen erzeugt werden.
  • 3a bis 3f zeigen einen Prozess zur Herstellung einer weiteren Ausführungsform eines Bauelements 200. Gemäß 3a ist ein teilweise vorbereitetes Substrat 105 gezeigt. Das teilweise vorbereitete Substrat ist in einer Phase der Bearbeitung, wie sie in 2f beschrieben ist. Beispielsweise enthält das Substrat Gateschichten 122 und 124, die auf einem Substrat hergestellt sind, das mit Isolationsgebieten 180a bis b und diversen dotierten Wannen und dotierten Gebieten 112, 114, 116 und 118 versehen ist.
  • In 3b werden die Gateschichten strukturiert, so dass ein oder mehrere Gates erzeugt werden. Wie gezeigt, werden die Gateschichten so strukturiert, dass ein erstes und ein zweites Gate 120 entsprechend einem ersten und einem zweiten Transistor in den Transistorteilgebieten erzeugt werden. Ein Gate enthält eine Gateelektrodenschicht 124 über einer Gatedielektrikumsschicht 122 und besitzt eine Breite W2. In einer Ausführungsform ist W2 < W1. Beispielsweise ist W2 gleich oder ungefähr 0,4 bis 2 μm.
  • Es wird ein Körper bzw. ein Körpergebiet 150 in dem Transistorteilgebiet erzeugt. Der Körper wird im Sourcegebiet der Transistoren hergestellt. In einer Ausführungsform wird das Körpergebiet in einem gemeinsamen Sourcegebiet zwischen den Gates erzeugt. Der Körper wird beispielsweise hergestellt, indem Dotiermittel der zweiten Leitfähigkeitsart in das gemeinsame Sourcegebiet implantiert werden. Es können auch p-Dotiermittel implantiert werden, um einen Körper für ein n-Bauelement zu erzeugen. Andererseits werden n-Dotiermittel implantiert, um ein p-Bauelement herzustellen.
  • Gemäß 3c werden leicht dotierte Drain-(LDD)Gebiete 236 auf dem Substrat in den Drain- und Sourcegebieten der Transistoren erzeugt. In einer Ausführungsform sind die LDD-Gebiete leicht dotierte Gebiete mit Dotiermitteln der ersten Leitfähigkeitsart. Die Tiefe der LDD-Gebiete liegt beispielsweise bei ungefähr 0,1 bis 0,5 μm. Es werden Seitenwandabstandshalter 170 an Seitenwänden der Gates hergestellt. Die Seitenwandabstandshalter 170 sind beispielsweise aus Siliziumoxid aufgebaut. Es können auch andere Arten an dielektrischen Materialien, etwa Siliziumnitrid, verwendet werden.
  • In einer Ausführungsform werden Blockierabstandshalter für die Silizidbildung 175 auf der Drainseite der Gates hergestellt, wie in 3d gezeigt ist. In einer Ausführungsform enthält der Blockierabstandshalter für die Silizidbildung einen Erweiterungsbereich, der eine Trennung zwischen einem Gate und dessen Drain bewirkt. Die Trennung sollte ausreichend sein, so dass eine Gateüberlappung des Drains vermieden wird. In einer Ausführungsform ist der Trennabstand DS ungefähr 0,4 μm. Es können auch andere Trennabstände geeignet sein. Die Trennung des Gates von dem Drain hilft dabei, dass das Bauelement einer höheren Betriebsspannung an dem Drain widersteht.
  • Zur Erzeugung der Blockierabstandshalter für die Silizidbildung wird eine dielektrische Schicht auf dem Substrat hergestellt. Die dielektrische Schicht ist beispielsweise aus Oxid, Nitrid, Oxinitrid oder einer Kombination davon hergestellt. Es können auch andere Arten von dielektrischen Materialien für die Blockerabstandshalter für Silizidbildung eingesetzt werden. In einigen Ausführungsformen enthält der Blockierabstandshalter mehrere dielektrische Schichten, so dass ein dielektrischer Stapel oder eine Sandwich-Konfiguration erzeugt wird. In einer Ausführungsform ist die dielektrische Schicht unterschiedlich zu den Materialien der Seitenwandabstandshalter. Beispielsweise wird die dielektrische Schicht selektiv zu den Seitenwandabstandshaltern strukturiert. Die dielektrische Schicht wird strukturiert, so dass die Blockierabstandshalter für die Silizidbildung erhalten werden.
  • In anderen Ausführungsformen wird die dielektrische Schicht so strukturiert, dass die Blockerabstandshalter für die Silizidbildung und die Oberflächenabstandshalter 176 erzeugt werden. Die Oberflächenabstandshaltern trennen das erste und das zweite Sourceteilgebiet des Sourcegebiets.
  • Die Strukturierung der dielektrischen Schicht kann bewerkstelligt werden unter Anwendung von beispielsweise Maskierungs- und Ätztechniken. Z. B. wird eine Photolackschicht über der dielektrischen Schicht erzeugt und unter Anwendung einer lithographischen Maske strukturiert, wodurch Bereiche der dielektrischen Schicht freigelegt werden, die nachfolgend zu entfernen sind. Es wird ein anisotroper Ätzprozess, etwa ein RIE-Prozess, ausgeführt, um freiliegende Bereiche der dielektrischen Schicht abzutragen. Die Seitenwandabstandshalter verbleiben an den Seitenwänden der Gates. Zur Verbesserung der lithographischen Auflösung kann eine antireflektierende Beschichtung (ARC) unterhalb des Photolackmaterials vorgesehen werden. Es können auch andere Techniken zum Strukturieren der dielektrischen Schicht eingesetzt werden.
  • In 3e werden erste Sourceteilgebiete 131 und Draingebiete 140 auf dem Substrat erzeugt. In einer Ausführungsform werden während des Prozesses zur Herstellung der ersten Sourceteilgebiete und der Draingebiete auch Kontaktgebiete für die tiefen Bauteilwannen erzeugt. Die ersten Sourceteilgebiete, die Draingebiete und die Kontaktgebiete für die tiefe Wanne sind stark dotierte Gebiete mit Dotiermitteln der ersten Leitfähigkeitsart. Die Tiefe der ersten Sourceteilgebiete, der Draingebiete und der Kontaktgebiete für die tiefe Wanne beträgt beispielsweise ungefähr 0,05 bis 0,5 μm. Es wird eine erste S/D-Implantationsmaske verwendet, um die Dotierstoffe zur Erzeugung der unterschiedlichen dotierten Gebiete einzuführen. Die erste S/D-Implantationsmaske ist beispielsweise aus Photolack aufgebaut. Die Implantationsmaske kann so strukturiert werden, dass die Sourcegebiete (beispielsweise die ersten Sourceteilgebiete), die Draingebiete und die Kontaktgebiete für die tiefen Wannen der Transistoren freigelegt werden.
  • Gemäß 3f wird ein isoliertes Körperkontaktgebiet (beispielsweise das zweite Sourceteilgebiet) 132 hergestellt. In einer Ausführungsform werden während des Prozesses zur Herstellung des isolierten Körperkontaktgebiets auch Substratkontaktgebiete 107 erzeugt. Das zweite isolierte Kontaktgebiet und die Substratkontaktgebiete sind stark dotierte Gebiete mit Dotiermitteln der zweiten Leitfähigkeitsart. Die Tiefe des zweiten Sourceteilgebiets und der Substratkontaktgebiete beträgt beispielsweise 0,05 bis 0,5 μm. Es wird eine zweite S/D-Implantationsmaske verwendet, um die Dotierstoffe zur Erzeugung der unterschiedlichen dotierten Gebiete einzuführen. Die zweite S/D-Implantationsmaske ist beispielsweise aus Photolack aufgebaut. Die Implantationsmaske wird so strukturiert, dass das zweite isolierte Körperkontaktgebiet und das Substratkontaktgebiet freigelegt sind.
  • In anderen Ausführungsformen wird die erste S/D-Implantationsmaske verwendet, um den ersten isolierten Körperkontaktgebiet zusammen mit geeigneten Kontaktgebieten zu erzeugen, während die zweite S/D-Implantationsmaske verwendet wird, um die Source- und Draingebiete zusammen mit geeigneten Kontaktgebieten bereitzustellen.
  • In noch anderen Ausführungsformen werden LDD-Gebiete unter Anwendung geneigter Implantationsprozesse erzeugt, wenn beispielsweise die Draingebiete und die ersten Sourceteilgebiete hergestellt werden. Dadurch wird die Notwendigkeit vermieden, dass LDD-Gebiete zur Herstellung von Seitenwandabstandshaltern erzeugt werden.
  • Wie beschrieben ist, ist das Transistorpaar mit einem gemeinsamen Sourcegebiet versehen. Alternativ kann das Transistorpaar mit einem gemeinsamen Draingebiet ausgestattet werden. Des weiteren kann das Transistorgebiet eine andere Anzahl an Transistoren enthalten. Beispielsweise kann eine beliebige geeignete gerade oder ungerade Anzahl an Transistoren vorgesehen werden. Im Falle von Anwendungen mit einer ungeraden Anzahl an Transistoren, die gleich oder größer als drei ist, können ein oder mehrere Transistorpaare mit einem zusätzlichen Transistor bereitgestellt werden, wie er beispielsweise in den 1a bis 1b beschrieben ist. Die Herstellung der unterschiedlichen Ausführungsformen beinhaltet das Ändern der Struktur bzw. des Strukturmusters der Lithographiemaske. Es sind keine zusätzlichen Schritte erforderlich. Ferner ist zu beachten, dass der Prozess, wie er zuvor beschrieben ist, nicht auf die spezielle Reihenfolge der Schritte begrenzt ist, wie sie hierin beschrieben sind. Beispielsweise können einige Schritte in unterschiedlichen Sequenzen ausgeführt werden und/oder es können zusätzliche Schritte hinzugefügt werden.
  • Die beschriebenen Ausführungsformen sind gut kompatibel mit aktuellen Prozessen für die Herstellung von IC's. Beispielsweise sind die beschriebenen Ausführungsformen äußerst kompatibel mit aktuellen Prozessen, in denen LV- und HV-Bauelemente erzeugt werden. Die diversen Wannen können zur Erzeugung von LV- und HV-Bauelementen eingesetzt werden. Es kann eine zusätzliche Maske für das Körpergebiet eingesetzt werden, um das Körpergebiet herzustellen.
  • Die Erfindung kann auch in anderer Form umgesetzt werden, ohne dass dadurch vom Grundgedanken oder von den wesentlichen Eigenschaften abzuweichen ist. Die zuvor genannten Ausführungsformen sollen daher in jeder Hinsicht lediglich als anschaulich erachtet werden und dienen nicht zur Beschränkung der hierin beschriebenen Erfindung. Der Schutzbereich der Erfindung ist somit durch die angefügten Patentansprüche festgelegt und nicht durch die vorhergehende Beschreibung, und alle Änderungen, die innerhalb der Bedeutung des Äquivalenzbereichs der Ansprüche liegen, sollen hierin mit eingeschlossen sein.

Claims (20)

  1. Verfahren zur Herstellung eines Bauelements mit: Bereitstellen eines Substrats mit einem darin ausgebildeten Bauteilgebiet, das eine Driftwanne mit Dotiermitteln einer ersten Leitfähigkeitsart enthält; Bilden eines Gates eines Transistors in dem Bauteilgebiet, wobei das Gate eine erste Seite und eine zweite Seite aufweist; Implantieren von Dotierstoffen einer zweiten Leitfähigkeitsart in das Substrat an einer ersten Seite des Gates derart, dass ein Körpergebiet in der Driftwanne erzeugt wird, wobei die Implantation selbstjustiert zu dem Gate ist, wobei das Körpergebiet einen unterschnittenen Bereich auf der ersten Seite des Gates mit einer Länge L aufweist und wobei die Länge L klein ist, so dass ein geringer Rdson erreicht wird; und Bilden eines ersten und eines zweiten Diffusionsgebiets mit Dotiermitteln der ersten Leitfähigkeitsart in dem Substrat in dem Bauteilgebiet benachbart zu der ersten bzw. der zweiten Seite des Gates, wobei das erste Diffusionsgebiet in dem Körpergebiet und das zweite Diffusionsgebiet in der Driftwanne ausgebildet werden.
  2. Verfahren nach Anspruch 1, das umfasst: Bilden einer ersten Isolationswanne in dem Substrat mit Dotiermitteln der ersten Leitfähigkeitsart; Bilden einer zweiten Isolationswanne in dem Substrat mit Dotiermitteln der zweiten Leitfähigkeitsart, wobei die erste Isolationswanne die Driftwanne umfasst.
  3. Verfahren nach Anspruch 2, das umfasst: Bilden eines Körperanschlusses mit Dotiermitteln der zweiten Leitfähigkeitsart, wobei der Körperanschluss in Verbindung mit dem Körpergebiet und der zweiten Isolationswanne steht.
  4. Verfahren nach Anspruch 3, das umfasst: Bilden eines Körperkontakts in dem Körpergebiet, der einen Vorspannungsanschluss zum Vorspannen der zweiten Isolationswanne bereitstellt.
  5. Verfahren nach Anspruch 4, das umfasst: Bilden einer gemeinsamen Verbindung zwischen dem ersten Diffusionsgebiet und dem Körperkontakt.
  6. Verfahren nach Anspruch 1, das umfasst: Bilden eines Blockierabstandshalters auf der zweiten Seite des Gates, wobei der Blockierabstandshalter einen Abstand Ds zwischen dem zweiten Diffusionsgebiet und der zweiten Seite des Gates bereitstellt, so dass der Abstand eines Driftgebiets zwischen dem Körpergebiet und dem zweiten Diffusionsgebiet vergrößert wird.
  7. Verfahren nach Anspruch 1, wobei das Bauteilgebiet mehrere Transistoren, die in einer Fingeranordnung vorgesehen sind, umfasst.
  8. Verfahren zur Herstellung eines Bauelements mit: Bereitstellen eines Substrats, das mit einer ersten und einer zweiten Isolationswanne in einem Bauteilgebiet versehen ist, wobei die zweite Isolationswanne in der ersten Isolationswanne angeordnet ist; Bilden einer Driftwanne innerhalb der zweiten Isolationswanne; Bilden eines Gates des Transistors auf dem Substrat in dem Bauteilgebiet, wobei das Gate eine erste Seite und eine zweite Seite aufweist; Bilden eines Körpergebiets des Transistors in dem Substrat benachbart zu der ersten Seite des Gates, wobei das Bilden des Körpergebiets ein selbstjustierter Herstellungsprozess in Bezug auf das Gate ist, und wobei das Körpergebiet einen unterschnittenen Bereich unterhalb des Gates aufweist und dieser eine Länge L besitzt, die durch den selbstjustierten Herstellungsprozess festgelegt ist; und Bilden eines ersten und eines zweiten Diffusionsgebiets benachbart zu der ersten Seite bzw. der zweiten Seite des Gates, wobei das erste Diffusionsgebiet in dem Körpergebiet und das zweite Diffusionsgebiet in der Driftwanne angeordnet sind.
  9. Verfahren nach Anspruch 8, das umfasst: Bilden eines Körperanschlusses in der Driftwanne, wobei der Körperanschluss das Körpergebiet mit der zweiten Isolationswanne verbindet.
  10. Verfahren nach Anspruch 9, das umfasst: Bilden eines Körperkontakts, der ein Vorspannungssignal zur Vorspannung der zweiten Isolationswanne bereitstellt.
  11. Verfahren nach Anspruch 10, wobei der Körperkontakt und das erste Diffusionsgebiet gemeinsam angeschlossen sind.
  12. Verfahren nach Anspruch 8, das umfasst: Bilden eines Blockierabstandshalters auf der zweiten Seite des Gates, wobei der Blockierabstandshalter einen Abstand Ds zwischen dem zweiten Diffusionsgebiet und der zweiten Seite des Gates bereitstellt, so dass der Abstand eines Driftgebietes zwischen dem Körpergebiet und dem zweiten Diffusionsgebiet vergrößert wird.
  13. Verfahren nach Anspruch 12, das umfasst: Bilden eines Körperanschlusses in der Driftwanne, wobei der Körperanschluss das Körpergebiet mit der zweiten Isolationswanne verbindet.
  14. Verfahren nach Anspruch 13, das umfasst: Bilden eines Körperkontakts, der ein Vorspannungssignal zum Vorspannen der zweiten Isolationswanne bereitstellt.
  15. Verfahren nach Anspruch 14, wobei der Körperkontakt und das erste Diffusionsgebiet gemeinsam kontaktiert werden.
  16. Bauelement mit: einem Substrat mit einem darauf ausgebildeten Bauteilgebiet; einem Transistor in dem Bauteilgebiet, wobei der Transistor enthält: ein Gate mit einer ersten Seite und einer zweiten Seite, ein erstes Diffusionsgebiet in dem Bauteilgebiet benachbart zu der ersten Seite des Gates, und ein zweites Diffusionsgebiet in dem Bauteilgebiet benachbart zu der zweiten Seiten des Gates, wobei das erste und das zweite Diffusionsgebiet Dotierstoffe einer ersten Leitfähigkeitsart aufweisen; einem selbstjustierten Körpergebiet, das in dem Substrat benachbart zu der ersten Seite des Gates angeordnet ist und Dotierstoffe einer zweiten Leitfähigkeitsart aufweist, wobei das selbstjustierte Körpergebiet das erste Diffusionsgebiet umfasst und wobei das selbstjustierte Körpergebiet einen unterschnittenen Bereich unter dem Gate aufweist und dieser unterschnittene Bereich eine Länge L besitzt; einer Driftwanne in dem Substrat mit Dotiermitteln der ersten Leitfähigkeitsart, wobei die Driftwanne zumindest einen Teil des Körpergebiets und des zweiten Diffusionsgebiets umfasst; einer zweiten Isolationswanne in dem Substrat, die die Driftwanne umschließt, wobei die zweite Isolationswanne Dotiermittel der zweiten Leitfähigkeitsart enthält; und einem Körperanschluss mit Dotiermitteln der zweiten Leitfähigkeitsart, der in Verbindung mit dem Körpergebiet und der zweiten Isolationswanne steht.
  17. Bauelement nach Anspruch 16, das umfasst: eine erste Isolationswanne in dem Substrat mit Dotiermitteln der ersten Leitfähigkeitsart, wobei die erste Isolationswanne die zweite Isolationswanne umfasst, und wobei die erste und die zweite Isolationswanne das Bauelement von dem Substrat isolieren.
  18. Bauelement nach Anspruch 17, das umfasst: einen Körperkontakt mit Dotiermitteln der zweiten Leitfähigkeitsart, wobei der Körperkontakt eine Verbindung zu der zweiten Isolationswanne herstellt, so dass die Isolationswanne vorgespannt ist.
  19. Bauelement nach Anspruch 18, wobei der Körperkontakt und das erste Diffusionsgebiet gemeinsam an einem Signalanschluss angeschlossen sind.
  20. Bauelement nach Anspruch 16, das umfasst: einen Blockierabstandshalter auf der zweiten Seite des Gates, der einen Abstand Ds zwischen dem zweiten Diffusionsgebiet und der zweiten Seite des Gates bereitstellt, so dass der Abstand eines Driftgebiets zwischen dem Körpergebiet und dem zweiten Diffusionsgebiet vergrößert ist.
DE102011084419A 2010-10-20 2011-10-13 Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet Withdrawn DE102011084419A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/908,860 US8288235B2 (en) 2010-10-20 2010-10-20 Self-aligned body fully isolated device
USUS,12/908/860 2010-10-20

Publications (1)

Publication Number Publication Date
DE102011084419A1 true DE102011084419A1 (de) 2012-04-26

Family

ID=45923389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011084419A Withdrawn DE102011084419A1 (de) 2010-10-20 2011-10-13 Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet

Country Status (6)

Country Link
US (2) US8288235B2 (de)
KR (1) KR20120041108A (de)
CN (1) CN102456605B (de)
DE (1) DE102011084419A1 (de)
SG (2) SG180079A1 (de)
TW (1) TWI487035B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680616B2 (en) * 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
JP5923026B2 (ja) * 2012-10-31 2016-05-24 浜松ホトニクス株式会社 画像取得装置及び画像取得方法
US9553011B2 (en) * 2012-12-28 2017-01-24 Texas Instruments Incorporated Deep trench isolation with tank contact grounding
US9059278B2 (en) * 2013-08-06 2015-06-16 International Business Machines Corporation High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
KR102087444B1 (ko) * 2013-11-13 2020-03-11 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US10335105B2 (en) * 2015-04-28 2019-07-02 Siemens Healthcare Gmbh Method and system for synthesizing virtual high dose or high kV computed tomography images from low dose or low kV computed tomography images
US9449969B1 (en) * 2015-06-03 2016-09-20 Futurewei Technologies, Inc. Device and method for a high isolation switch
US10453836B2 (en) * 2017-08-17 2019-10-22 Globalfoundries Singapore Pte. Ltd. High holding high voltage (HHHV) FET for ESD protection with modified source and method for producing the same
TWI683351B (zh) * 2017-12-14 2020-01-21 新唐科技股份有限公司 半導體裝置及其形成方法
US10950721B2 (en) * 2019-05-02 2021-03-16 Qualcomm Incorporated Self-aligned high voltage transistor
US20210408270A1 (en) * 2020-06-24 2021-12-30 Texas Instruments Incorporated Silicide-block-ring body layout for non-integrated body ldmos and ldmos-based lateral igbt

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738058T2 (de) * 1996-04-15 2008-05-21 Denso Corp., Kariya Halbleiteranordnung mit einem Leistungstransistor-Bauelement
DE19906384A1 (de) * 1999-02-16 2000-08-24 Siemens Ag IGBT mit PN-Isolation
KR100752192B1 (ko) * 2006-09-06 2007-08-27 동부일렉트로닉스 주식회사 단일 폴리 구조의 플래시 메모리 소자 및 그 제조 방법
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US8008747B2 (en) * 2008-02-28 2011-08-30 Alpha & Omega Semiconductor, Ltd. High power and high temperature semiconductor power devices protected by non-uniform ballasted sources
JP2009252972A (ja) * 2008-04-04 2009-10-29 Toshiba Corp 半導体装置
US8264038B2 (en) * 2008-08-07 2012-09-11 Texas Instruments Incorporated Buried floating layer structure for improved breakdown
US9293577B2 (en) * 2010-03-30 2016-03-22 Volterra Semiconductor LLC LDMOS with no reverse recovery
US8294210B2 (en) * 2010-06-15 2012-10-23 Texas Instruments Incorporated High voltage channel diode
US20120094457A1 (en) * 2010-10-14 2012-04-19 Ann Gabrys Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
US20120126320A1 (en) * 2010-11-18 2012-05-24 Microchip Technology Incorporated Method for manufacturing a mos-field effect transistor
JP5605241B2 (ja) * 2011-01-27 2014-10-15 富士通セミコンダクター株式会社 Ｍｏｓトランジスタおよび半導体集積回路装置の製造方法
US20130026565A1 (en) * 2011-07-25 2013-01-31 Globalfoundries Singapore Pte. Ltd. Low rdson resistance ldmos

Also Published As

Publication number Publication date
US8445960B2 (en) 2013-05-21
SG180079A1 (en) 2012-05-30
KR20120041108A (ko) 2012-04-30
TWI487035B (zh) 2015-06-01
US8288235B2 (en) 2012-10-16
US20120098041A1 (en) 2012-04-26
SG191583A1 (en) 2013-07-31
CN102456605B (zh) 2014-10-08
CN102456605A (zh) 2012-05-16
US20130001688A1 (en) 2013-01-03
TW201218284A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE102011088638B3 (de) Herstellverfahren für ein Hochvoltbauelement und Hochvoltbauelement
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102012223663B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102012109921B4 (de) Vertikaler Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102009034405A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014111219A1 (de) Randabschlussstruktur mit Grabenisolationsgebieten
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
DE102016100128B4 (de) LDMOS-Hochspannungstransistor und Verfahren zu dessen Herstellung
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned