DE112010005443B4 - Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112010005443B4
DE112010005443B4 DE112010005443.6T DE112010005443T DE112010005443B4 DE 112010005443 B4 DE112010005443 B4 DE 112010005443B4 DE 112010005443 T DE112010005443 T DE 112010005443T DE 112010005443 B4 DE112010005443 B4 DE 112010005443B4
Authority
DE
Germany
Prior art keywords
region
igbt
diode
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010005443.6T
Other languages
English (en)
Other versions
DE112010005443T5 (de
Inventor
Shinya Iwasaki
Akitaka SOENO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112010005443T5 publication Critical patent/DE112010005443T5/de
Application granted granted Critical
Publication of DE112010005443B4 publication Critical patent/DE112010005443B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung mit einem Halbleitersubstrat (12), in dem ein Diodenbereich (20) und ein IGBT-Bereich (40) ausgebildet sind, wobei der Diodenbereich (20) umfasst:
einen Anodenbereich (26) einer ersten Leitfähigkeitsart, der auf einer unteren Oberfläche des Halbleitersubstrates (12) freigelegt ist,
einen Diodendriftbereich (28) einer zweiten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des Anodenbereichs (26) ausgebildet ist, und
einen Kathodenbereich (30) einer zweiten Leitfähigkeitsart, der eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als der Diodendriftbereich (28) aufweist, und der auf einer unteren Oberflächenseite des Diodendriftbereichs (28) ausgebildet ist,
wobei der Diodendriftbereich (28) eine obere Driftschicht (28a) und eine untere Driftschicht (28b) umfasst, die eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die obere Driftschicht (28a) aufweist;
der IGBT-Bereich (40) umfasst:
einen Emitterbereich (44) der zweiten Leitfähigkeitsart, der auf der oberen Oberfläche des Halbleitersubstrates (12) freigelegt ist,
einen Körperbereich (48) der ersten Leitfähigkeitsart, der auf einer Seite und einer unteren Oberflächenseite des Emitterbereichs (44) und in Kontakt mit einer Emitterelektrode (42) ausgebildet ist,
einen IGBT-Driftbereich (50) einer zweiten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des Körperbereichs (48) ausgebildet ist,
einen Kollektorbereich (52) einer ersten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des IGBT-Driftbereichs (50) ausgebildet ist, und
eine Gatelektrode (54), die einem Bereich des Körperbereichs (48) über eine isolierende Schicht (56) zugewandt ist, wobei der Bereich des Körperbereichs (48) den Emitterbereich (44) von dem IGBT-Driftbereich (50) trennt,
wobei der IGBT-Driftbereich (50) eine IGBT-Driftschicht (50a) und eine Pufferschicht (50b) umfasst, die eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die IGBT-Driftschicht (50a) aufweist; und
die untere Driftschicht (28b) und die Pufferschicht (50b) auf einer oberen Seite des niedrig dotierten Bereichs (100) kontinuierlich zueinander ausgebildet sind,
dadurch gekennzeichnet, dass
ein niedrig dotierter Bereich (100) zwischen dem Kathodenbereich (30) und dem Kollektorbereich (52) auf einer unteren Oberfläche des Halbleitersubstrates (12) ausgebildet ist; und
der niedrig dotierte Bereich (100) zumindest einen ersten niedrig dotierten Bereich der ersten Leitfähigkeitsart mit einer geringeren Dichte von Dotierstoffen der ersten Leitfähigkeitsart als der Kollektorbereich (52) oder einen zweiten niedrig dotierten Bereich der zweiten Leitfähigkeitsart mit einer geringeren Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als der Kathodenbereich (30) aufweist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine Halbleitervorrichtung mit einem Halbleitersubstrat, in dem ein Diodenbereich und ein IGBT-Bereich ausgebildet ist.
  • Stand der Technik
  • Die den gattungsgemäßen Stand der Technik bildende Druckschrift JP 2008- 192 737 A (Patentdruckschrift 1) offenbart eine Halbleitervorrichtung mit einem Halbleitersubstrat, bei dem ein Diodenbereich und ein IGBT-Bereich („isolated gate bipolar transistor“: Bipolar Transistor mit isolierter Gateelektrode) ausgebildet ist. Eine untere Oberflächenseite des Halbleitersubstrates bildet eine n-Kathodenschicht in dem Diodenbereich und eine p-Kollektorschicht in dem IGBT-Bereich aus. Die Kathodenschicht und die Kollektorschicht stehen miteinander in Kontakt, und zwischen ihnen existiert eine Grenze innerhalb eines Grenzbereichs zwischen dem Diodenbereich und dem IGBT-Bereich.
    • Patentdruckschrift 1: JP 2008- 192 737 A
  • Ferner offenbart die Druckschrift JP H03- 105 977 A eine Halbleitereinrichtung, bei der ein Bereich niedriger Konzentration des n-Typs zwischen einer n+-Schicht hoher Konzentration, die in ohmschem Kontakt mit der Drain-Elektrode steht, und einer Pufferschicht liegt. Ein vorbestimmter Abstand ist zwischen dem Bereich niedriger Konzentration des n-Typs und einer p+-Schicht eingestellt, sodass kein Durchbruch bei einem Blockierungsbetrieb verursacht wird.
  • Erfindungszusammenfassung
  • Technisches Problem
  • Zwischen dem IGBT-Bereich und dem Diodenbereich können manchmal Ladungsträger in einer Umgebung der Grenze zwischen dem IGBT-Bereich und dem Diodenbereich transferiert werden. Ladungsträger können beispielsweise während eines IGBT-Betriebsvorgangs von dem IGBT-Bereich zum Diodenbereich transferiert werden. Folglich sinkt die Ladungsträgerdichte in einem Driftbereich des IGBT-Bereichs, der Widerstand des Driftbereichs steigt, und folglich steigt die Durchlassspannung während des IGBT-Betriebsvorgangs. Zudem verursacht das Schalten des IGBT-Bereichs in einem Durchlasszustand, wenn ein Rückstrom durch den Diodenbereich fließt, einen Erholungsstromfluss in Sperrrichtung durch den Diodenbereich. Während einer derartigen Erholung einer Diode in Sperrrichtung werden die Ladungsträger von dem IGBT-Bereich zum Diodenbereich transferiert. Folglich steigt der Erholungsstrom der Diode in Sperrrichtung und macht die Diode empfindlicher gegenüber einer Zerstörung des Elements.
  • Lösung des technischen Problems
  • Die Erfindung stellt eine Halbleitervorrichtung mit einem Halbleitersubstrat bereit, bei dem ein Diodenbereich und ein IGBT-Bereich ausgebildet sind, wobei die Halbleitervorrichtung zur Unterdrückung eines Ladungsträgertransfers zwischen dem IGBT-Bereich und dem Diodenbereich, einer Unterdrückung eines Anstiegs bei der Durchlassspannung während eines IGBT-Betriebsvorgangs sowie einer Verbesserung der Erholungseigenschaften der Diode befähigt ist.
  • Erfindungsgemäß wird eine Halbleitervorrichtung mit einem Halbleitersubstrat bereitgestellt, in dem ein Diodenbereich und ein IGBT-Bereich ausgebildet sind. Bei der Halbleitervorrichtung umfasst der Diodenbereich einen an einer oberen Oberfläche des Halbleitersubstrates freigelegten Anodenbereich einer ersten Leitfähigkeitsart, einen auf einer unteren Oberflächenseite des Anodenbereichs ausgebildeten Diodendriftbereich einer zweiten Leitfähigkeitsart, sowie einen Kathodenbereich einer zweiten Leitfähigkeitsart, der eine höhere Dichte an Dotierstoffen der zweiten Leitfähigkeitsart als der Diodendriftbereich aufweist, und der auf einer unteren Oberflächenseite des Diodendriftbereichs ausgebildet ist. Der IGBT-Bereich umfasst einen an der oberen Oberfläche des Halbleitersubstrates freigelegten Emitterbereich der zweiten Leitfähigkeitsart, einen auf einer Seite und einer unteren Oberflächenseite des Emitterbereichs ausgebildeten Körperbereich der ersten Leitfähigkeitsart in Kontakt mit einer Emitterelektrode, einen auf einer unteren Oberflächenseite des Körperbereichs ausgebildeten IGBT-Driftbereich der zweiten Leitfähigkeitsart, einen auf einer unteren Oberflächenseite des IGBT-Driftbereichs ausgebildeten Kollektorbereich der ersten Leitfähigkeitsart, und eine einem Bereich des Körperbereichs über eine isolierende Schicht zugewandete Gateelektrode, wobei der Umfang des Körperbereichs den Emitterbereich von dem IGBT-Driftbereich trennt. Ein niedrig konzentrierter Dotierstoffbereich ist zwischen dem Kathodenbereich und dem Kollektorbereich an einer unteren Oberfläche des Halbleitersubstrates ausgebildet. Der gering konzentrierte Dotierstoffbereich umfasst zumindest einen ersten gering konzentrierten Dotierstoffbereich einer ersten Leitfähigkeitsart, der eine niedrigere Dichte von Dotierstoffen der ersten Leitfähigkeitsart als die in dem Kollektorbereich aufweist, oder einen zweiten niedrig konzentrierten Dotierstoffbereich der zweiten Leitfähigkeitsart, der eine niedrigere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die in dem Kathodenbereich aufweist.
  • Gemäß der vorstehend beschriebenen Konfiguration ist der niedrig konzentrierte Dotierstoffbereich, dessen elektrischer Widerstand höher als sowohl der des Kathodenbereichs als auch der des Kollektorbereichs ist, zwischen dem Kathodenbereich und dem Kollektorbereich ausgebildet. Da die Ladungsträger weniger wahrscheinlich in den niedrig konzentrierten Dotierstoffbereich mit dem hohen Widerstand fließen, nimmt die Ladungsträgerdichte in einem Bereich über dem niedrig konzentrierten Dotierstoffbereich des Halbleitersubstrates ab. Folglich kann die Ladungsträgerdichte zwischen dem Diodenbereich und dem IGBT-Bereich reduziert werden. Demzufolge kann der Ladungsträgertransfer zwischen dem IGBT-Bereich und dem Diodenbereich unterdrückt werden, ein Anstieg bei der Durchlassspannung während eines IGBT-Betriebsvorgangs kann unterdrückt werden, und die Erholungseigenschaften der Diode können verbessert werden.
  • Durch Freilegen des Kathodenbereichs, des Kollektorbereichs und des niedrig konzentrierten Dotierstoffbereichs an der unteren Oberfläche des Halbleitersubstrates wird vorzugsweise eine Elektrode in Kontakt mit einer unteren Oberfläche des Halbleitersubstrates bereitgestellt. Dabei ist der Kontaktwiderstand des niedrig konzentrierten Dotierstoffbereichs und der Elektrode vorzugsweise höher als sowohl der Kontaktwiderstand des Kathodenbereichs und der Elektrode als auch der Kontaktwiderstand des Kollektorbereichs und der Elektrode. Die Ladungsträgerdichte zwischen dem Diodenbereich und dem IGBT-Bereich kann weiter reduziert sein.
  • Die Grenze zwischen dem Kathodenbereich und dem niedrig konzentrierten Dotierstoffbereich ist vorzugsweise von einer Position unter dem Körperbereich des IGBT-Bereichs in der Draufsicht der Halbleitervorrichtung auf der Seite des Diodenbereichs gelegen.
  • In dem Diodendriftbereich kann ein Lebensdauersteuerbereich ausgebildet sein. Die Lebensdauer eines Ladungsträgers in dem Lebensdauersteuerbereich ist kürzer als die in dem Diodendriftbereich außerhalb des Lebensdauersteuerbereichs. Vorzugsweise ist in einer Draufsicht der Halbleitervorrichtung ein Ende des Lebensdauersteuerbereichs auf der Seite des IGBT-Bereichs über dem niedrig konzentrierten Dotierstoffbereich angeordnet.
  • Ein Trennbereich einer ersten Leitfähigkeitsart kann in einem Bereich zwischen dem Diodenbereich und dem IGBT-Bereich ausgebildet sein, der sich von der oberen Oberfläche des Halbleitersubstrates bis zu einer Position tiefer als sowohl ein unteres Ende eines Anodenbereichs als auch ein unteres Ende eines Körperbereichs erstreckt. Dabei kann in einer Draufsicht der Halbleitervorrichtung ein Ende des Lebensdauersteuerbereichs auf der Seite des IGBT-Bereichs unter dem Trennbereich angeordnet sein.
  • Erfindungsgemäß wird außerdem ein Verfahren zur Herstellung der vorstehend beschriebenen Halbleitervorrichtung bereitgestellt. Ein erstes Verfahren zur Herstellung der vorstehend beschriebenen Halbleitervorrichtung umfasst einen Maskierungsschritt, einen Ionendotierschritt und einen Ausheilschritt. Bei dem Maskierungsschritt wird eine Maske entweder auf eine untere Oberflächenseite eines Diodenausbildungsbereichs oder eine untere Oberflächenseite eines IGBT-Ausbildungsbereichs eines Halbleiterwafers angeordnet. Bei dem Ionendotierungsschritt werden Dotierstoffionen von einer unteren Oberflächenseite der Maske in eine untere Oberfläche des Halbleiterwafers zur Ausbildung eines Ionendotierstoffbereichs dotiert. Der Ionendotierschritt umfasst einen ersten Ionendotierschritt zum Dotieren der Dotierstoffionen in einer ersten Richtung von einem Bereich, auf dem die Maske bei dem Maskierungsschritt ausgebildet wurde, bis zu einem Bereich, auf dem die Maske nicht ausgebildet wurde, wobei die erste Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers ausbildet, und einen zweiten Ionendotierschritt zum Dotieren der Dotierstoffionen in einer zweiten Richtung, die die erste Richtung schneidet. Bei dem Ausheilschritt wird ein Ausheilen des Ionendotierstoffbereichs durchgeführt.
  • Bei dem Maskierungsschritt wird eine Maske auf dem Diodenausbildungsbereich oder dem IGBT-Ausbildungsbereich angeordnet. Durch das Durchführen des ersten Ionendotierschritts zum Dotieren der Dotierstoffionen in einer ersten Richtung von einem Bereich, auf dem die Maske bei dem Maskierungsschritt ausgebildet wurde, bis zu einem Bereich, auf dem die Maske nicht ausgebildet wurde, bildet die erste Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers, sowie des zweiten Ionendotierschritts zum Dotieren der Dotierstoffionen in einer zweiten Richtung, welche die erste Richtung schneidet, wird ein Abschnitt ausgebildet, in dem das Dotieren von Ionen in der ersten Richtung und das Dotieren von Ionen in der zweiten Richtung blockiert wird, so dass die Ionen nicht hinkommen, und der sich in der Umgebung einer Grenze zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich befindet. Der Abschnitt ist ein in einer Umgebung einer Grenze zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich ausgebildeter niedrig konzentrierter Ionendotierbereich. Durch Ausbilden eines niedrig konzentrierten Ionendotierbereichs kann ein Bereich mit einer geringen Dotierstoffdichte zwischen dem Diodenbereich und dem IGBT-Bereich ausgebildet werden.
  • Ein zweites Verfahren zur Herstellung der vorstehend beschriebenen Halbleitervorrichtung umfasst einen Maskierungsschritt zum Anordnen einer Maske auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs oder einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs eines Halbleiterwafers, einen Ionendotierschritt zum Dotieren von Dotierstoffionen von einer unteren Oberflächenseite der Maske in eine untere Oberfläche des Halbleiterwafers sowie Ausbilden eines Ionendotierbereichs, und einen Laserausheilschritt zur Durchführung eines Laserausheilvorgangs für den Ionendotierbereich mit angeordneter Maske.
  • Beim Durchführen des Ausheilvorgangs für den Ionendotierbereich durch den Laserausheilvorgang werden Ionen durch Bestrahlen des Ionendotierbereichs mit einem Laser aktiviert. Da ein Ionendotierbereich in der Umgebung einer Grenze eines Bereichs, in dem die Maske angeordnet ist, nicht ausreichend heiß wird, werden die Ionen nicht ausreichend aktiviert und der Ionendotierbereich wird zu einem niedrig konzentrierten Dotierstoffbereich. Da die Maske in dem Diodenausbildungsbereich oder dem IGBT-Ausbildungsbereich bei dem Maskierungsschritt angeordnet wird, kann ein Bereich mit einer geringen Dotierstoffdichte zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich ausgebildet werden.
  • Bei dem Maskierungsschritt nach dem vorstehend beschriebenen ersten und zweiten Herstellungsverfahren kann die Maske mit dem Halbleiterwafer über eine Verbindungsschicht fixiert sein, die in Kontakt mit der unteren Oberfläche des Halbleiterwafers steht.
  • Ein drittes Verfahren zur Herstellung der vorstehend beschriebenen Halbleitervorrichtung umfasst einen Maskierungsschritt zum Anordnen einer Maske auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs oder einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs eines Halbleiterwafers, einen Ionendotierschritt zum Dotieren von Ionen von einer unteren Oberflächenseite der Maske in eine untere Oberfläche des Halbleiterwafers und Ausbilden eines Kollektorbereichs einer ersten Leitfähigkeitsart und eines Kathodenbereichs einer zweiten Leitfähigkeitsart, die zu einander benachbart sind, sowie eines Laserausheilschritts zum Durchführen eines Laserausheilvorgangs für eine Grenze zwischen dem Kollektorbereich und dem Kathodenbereich auf der unteren Oberfläche des Halbleiterwafers.
  • Das Durchführen des Laserausheilvorgangs ermöglicht, dass ein Bereich mit einer geringeren Dichte von Dotierstoffen der ersten Leitfähigkeitsart als die in dem Kollektorbereich der ersten Leitfähigkeitsart und einer geringeren Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die in dem Kathodenbereich der zweiten Leitfähigkeitsart in einer Umgebung der Grenze zwischen dem Kollektorbereich der ersten Leitfähigkeitsart und dem Kathodenbereich der zweiten Leitfähigkeitsart ausgebildet werden kann.
  • Das vorstehend beschriebene erste bis dritte Herstellungsverfahren kann ferner einen Kristallfehlerausbildungsschritt beinhalten. Dabei ist vorzugsweise die Maske auf der unteren Oberflächenseite des IGBT-Ausbildungsbereichs des Halbleiterwafers bei dem Maskierungsschritt angeordnet, und geladene Teilchen werden von einer unteren Oberflächenseite der Maske in eine untere Oberfläche des Halbleiterwafers zur Ausbildung eines Kristallfehlers in dem Diodenausbildungsbereich des Halbleiterwafers bei dem Kristallfehlerausbildungsschritt bestrahlt. Die bei dem Maskierungsschritt angeordnete Maske kann sowohl als eine Maske zum Blockieren von Dotierstoffionen bei dem Ionendotierschritt als auch als eine Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt verwendet werden.
  • Figurenliste
    • 1 zeigt eine Schnittansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel.
    • 2 zeigt ein Schaubild zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Beispiel.
    • 3 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 4 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 5 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 6 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 7 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 8 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem ersten Beispiel.
    • 9 zeigt ein Schaubild zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer Abwandlung.
    • 10 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß der Abwandlung.
    • 11 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß der Abwandlung.
    • 12 zeigt ein Schaubild zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem zweiten Beispiel.
    • 13 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem zweiten Beispiel.
    • 14 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem zweiten Beispiel.
    • 15 zeigt ein Schaubild zur Darstellung eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Beispiel.
    • 16 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem dritten Beispiel.
    • 17 zeigt ein Schaubild zur Darstellung des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß dem dritten Beispiel.
    • 18 zeigt eine Schnittansicht von einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
    • 19 zeigt eine Schnittansicht von einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • (Halbleitervorrichtung)
  • Eine Halbleitervorrichtung gemäß einem erfindungsgemäßen Ausführungsbeispiel ist nachstehend beschrieben. Gemäß 1 umfasst eine Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel ein Halbleitersubstrat 12 sowie eine metallische Schicht, eine isolierende Schicht und dergleichen, die auf einer oberen Oberfläche und einer unteren Oberfläche des Halbleitersubstrats 12 ausgebildet sind. Ein Diodenbereich 20, ein IGBT-Bereich 40 und ein Grenzbereich 80 sind auf dem Halbleitersubstrat 12 ausgebildet. Der Grenzbereich 80 ist zwischen dem Diodenbereich 20 und dem IGBT-Bereich 40 ausgebildet.
  • Eine Anodenelektrode 22 ist auf einer oberen Oberfläche des Halbleitersubstrates 12 in dem Diodenbereich 20 ausgebildet. Eine Emitterelektrode 42 ist auf einer oberen Oberfläche des Halbleitersubstrates 12 in dem IGBT-Bereich 40 ausgebildet. Eine gemeinsame Elektrode 60 ist auf einer unteren Oberfläche des Halbleitersubstrates 12 ausgebildet.
  • Eine Anodenschicht 26, eine Diodendriftschicht 28 und eine Kathodenschicht 30 sind in dem Diodenbereich 20 ausgebildet.
  • Die Anodenschicht 26 ist eine p-Schicht. Die Anodenschicht 26 umfasst einen Anodenkontaktbereich 26a und eine niedrig konzentrierte Dotierstoffanodenschicht 26b. Der Anodenkontaktbereich 26a ist in einer Inselform in einem an der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Bereich ausgebildet. Der Anodenkontaktbereich 26a weist eine hohe Dotierstoffdichte auf. Der Anodenkontaktbereich 26a ist mit der Anodenelektrode 22 in ohmschen Kontakt verbunden. Die niedrig konzentrierte Dotierstoffanodenschicht 26b ist auf einer unteren Seite und auf einer Seite des Anodenkontaktbereichs 26a ausbildet, und bedeckt den Anodenkontaktbereich 26a. Die niedrig konzentrierte Dotierstoffanodenschicht 26 weist eine geringere Dotierstoffdichte als der Anodenkontaktbereich 26a auf.
  • Die Diodendriftschicht 28 ist auf einer unteren Seite der Anodenschicht 26 ausgebildet. Die Diodendriftschicht 28 ist eine n-Driftschicht. Die Diodendriftschicht 28 umfasst eine obere Driftschicht 28a und eine untere Driftschicht 28b. Die obere Driftschicht 28a weist eine geringere Dotierstoffdichte als die untere Driftschicht 28b auf.
  • Die Kathodenschicht 30 ist auf einer unteren Seite der Diodendriftschicht 28 ausgebildet. Die Kathodenschicht 30 ist in einem an der unteren Oberfläche des Halbleitersubstrates 12 freigelegten Bereich ausgebildet. Die Kathodenschicht 30 ist eine n-Kathodenschicht und weist eine hohe Dotierstoffdichte auf. Die Kathodenschicht 30 ist mit der gemeinsamen Elektrode 60 ohmisch verbunden.
  • Die Anodenschicht 26, die Diodendriftschicht 28 und die Kathodenschicht 30 bilden eine Diode aus.
  • Ein Emitterbereich 44, ein Körperbereich 48, eine IGBT-Driftschicht 50, eine Kollektorschicht 52 und eine Gateelektrode 54 und dergleichen sind in dem IGBT-Bereich 40 ausgebildet.
  • Eine Vielzahl von Gräben ist auf einer oberen Oberfläche des Halbleitersubstrates 12 in dem IGBT-Bereich 40 ausgebildet. Eine Gateisolationsschicht 56 ist auf einer inneren Oberfläche jedes Grabens ausgebildet. Eine Gateelektrode 54 ist innerhalb jedes Grabens ausgebildet. Eine obere Oberfläche der Gateelektrode 54 ist durch eine Isolationsschicht 58 bedeckt. Die Gateelektrode 54 ist gegenüber der Emitterelektrode 42 isoliert.
  • Der Emitterbereich 44 ist in einer Inselform in einem Bereich ausgebildet, der an der oberen Oberfläche des Halbleitersubstrates 12 freigelegt ist. Der Emitterbereich 44 ist einem zu der Gateisolationsschicht 56 benachbarten Bereiche ausgebildet. Der Emitterbereich 44 ist ein n-Emitterbereich und weist eine hohe Dotierstoffdichte auf. Der Emitterbereich 44 ist mit der Emitterelektrode 42 ohmisch verbunden.
  • Die Körperschicht 48 ist eine p-Körperschicht. Die Körperschicht 48 umfasst einen Körperkontaktbereich 48a und eine niedrig dotierte Körperschicht 48b. Der Körperkontaktbereich 48a ist in einem an der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Bereich in einer Inselform ausgebildet. Der Körperkontaktbereich 48a ist zwischen zwei Emitterbereichen 44 ausgebildet. Der Körperkontaktbereich 48a weist eine hohe Dotierstoffdichte auf. Der Körperkontaktbereich 48a ist mit der Emitterelektrode 42 ohmisch verbunden. Die gering dotierte Körperschicht 48b ist auf einer unteren Seite des Emitterbereichs 44 und des Körperkontaktbereichs 48a ausgebildet. Die gering dotierte Körperschicht 48b ist in einem flacheren Bereich als ein unteres Ende der Gateelektrode 54 ausgebildet. Die niedrig dotierte Körperschicht 48b weist eine geringere Dotierstoffdichte als der Körperkontaktbereich 48a auf. Die gering dotierte Körperschicht 48b trennt den Emitterbereich 44 von der IGBT-Driftschicht 50. Die Gateelektrode 54 ist der gering dotierten Körperschicht 48b über die Gateisolationsschicht 56 in einem Bereich zugewandt, in dem der Emitterbereich 44 und die IGBT-Driftschicht 50 voneinander getrennt sind.
  • Die IGBT-Driftschicht 50 ist auf einer unteren Seite der Körperschicht 48 ausgebildet. Die IGBT-Driftschicht 50 ist eine n-Driftschicht. Die IGBT-Driftschicht 50 umfasst eine Driftschicht 50a und eine Pufferschicht 50b. Die Driftschicht 50a ist auf einer unteren Seite der Körperschicht 48 ausgebildet. Die Driftschicht 50a weist eine geringe Dotierstoffdichte auf. Die Driftschicht 50a weist eine Dotierstoffdichte auf, die annähernd dieselbe wie die der oberen Driftschicht 28a des Diodenbereichs 20 ist, und ist eine zu der oberen Driftschicht 28a kontinuierliche Schicht. Die Pufferschicht 50b ist auf einer unteren Seite der Driftschicht 50a ausgebildet. Die Pufferschicht 50b weist eine höhere Dotierstoffdichte als die Driftschicht 50a auf. Die Pufferschicht 50b weist eine Dotierstoffdichte auf, die ungefähr dieselbe wie die der unteren Driftschicht 28b des Diodenbereichs 20 ist, und ist eine zu der unteren Driftschicht 28b kontinuierliche Schicht.
  • Die Kollektorschicht 52 ist auf einer unteren Seite der IGBT-Driftschicht 50 ausgebildet. Die Kollektorschicht 52 ist in einem an der unteren Oberfläche des Halbleitersubstrates 12 freigelegten Bereich ausgebildet. Die Kollektorschicht 52 ist eine p-Kollektorschicht und weist eine hohe Dotierstoffdichte auf. Die Kollektorschicht 52 ist mit der gemeinsamen Elektrode 60 ohmisch verbunden.
  • Der Emitterbereich 44, die Körperschicht 48, die IGBT-Driftschicht 50, die Kollektorschicht 52 und die Gateelektrode 52 bilden einen IGBT aus.
  • Der Grenzbereich 80 ist zwischen dem Diodenbereich 20 und dem IGBT-Bereich 40 ausgebildet. Ein Grenzbereich ist ein inaktiver Bereich, in dem keine Vorrichtungsstruktur ausgebildet ist. Eine obere Oberfläche des Grenzbereichs 80 steht in keinem Kontakt mit einer Elektrode. Eine isolierende Schicht 82 ist auf der oberen Oberfläche des Grenzbereichs 80 ausgebildet. Ein Trennbereich 70 ist in dem Grenzbereich 80 ausgebildet. Der Trennbereich 70 ist in einem Bereich ausgebildet, der sich von der oberen Oberfläche des Halbleitersubstrates 12 bis zu einer tieferen Position sowohl zu einem unteren Ende der Anodenschicht 26 als auch zu einem unteren Ende der Körperschicht 48 erstreckt. Im Einzelnen ist der Trennbereich 70 in einem von der oberen Oberfläche des Halbleitersubstrates 12 bis zu einer tieferen Position als ein unteres Ende der Gateelektrode 54 erstreckter Bereich ausgebildet. Der Trennbereich 70 steht in Kontakt mit der Anodenschicht 26 und der Körperschicht 48. Der Trennbereich 70 ist ein p-Bereich. Der Trennbereich 70 weist eine Dotierstoffdichte auf, die sowohl höher als die der niedrig dotierten Anodenschicht 26b als auch höher als die der niedrig dotierten Körperschicht 48b ist. Der Trennbereich 70 weist eine flache Bodenoberfläche auf. Der Trennbereich 70 unterdrückt die Konzentration eines elektrischen Feldes zwischen der Anodenschicht 26 und der Körperschicht 48. Da der Trennbereich 70 bis zu einer tieferen Position als das untere Ende der Gateelektrode 54 ausgebildet ist, wird insbesondere die Konzentration eines elektrischen Feldes an der Gateelektrode 54 in einer Umgebung des Trennbereichs 70 unterdrückt.
  • Die obere Driftschicht 28a und die Driftschicht 50a sind auf einer unteren Seite des Trennbereichs 70 zueinander kontinuierlich ausgebildet. Die untere Driftschicht 28b und die Pufferschicht 50b sind auf einer unteren Seite der kontinuierlichen oberen Driftschicht 28a und der Driftschicht 50a kontinuierlich ausgebildet. Die untere Driftschicht 28b und die Pufferschicht 50b sind auf einer oberen Seite einer niedrig dotierten Schicht 100 kontinuierlich ausgebildet. Die gering dotierte Schicht 100 ist zwischen der Kathodenschicht 30 und der Kollektorschicht 52 ausgebildet. Die niedrig dotierte Schicht 100 ist eine n-Schicht und weist eine geringere Dotierstoffdichte als die Kathodenschicht 30 auf. Ein elektrischer Widerstand der gering dotierten Schicht 100 ist höher als sowohl die der Kathodenschicht 30 als auch die der Kollektorschicht 52.
  • Auf dieselbe Weise wie die Kathodenschicht 30 und die Kollektorschicht 52 ist die gering dotierte Schicht 100 in einem an einer untere Oberfläche des Halbleitersubstrates 12 freigelegten Bereich ausgebildet und mit der gemeinsamen Elektrode 60 ohmisch verbunden. Aufgrund der geringen Dotierstoffdichte ist der Kontaktwiderstand der niedrig dotierten Schicht 100 und der gemeinsamen Elektrode 60 sowohl höher als ein Kontaktwiderstand der Kathodenschicht 30 mit der gemeinsamen Elektrode 60 als auch höher als ein Kontaktwiderstand der Kollektorschicht 52 mit der gemeinsamen Elektrode.
  • Die Kathodenschicht 30 des Diodenbereichs 20 erstreckt sich bis zu einer unteren Seite des Trennbereichs 70 und ist benachbart zu der niedrig dotierten Schicht 100 auf der unteren Seite des Trennbereichs 70. Die niedrig dotierte Schicht 100 erstreckt sich bis zu einer Grenze zwischen dem IGBT-Bereich 40 und dem Grenzbereich 80 und ist benachbart zu der Kollektorschicht 52 des IGBT-Bereichs 40. Mit anderen Worten ist eine Grenze 72 zwischen der Kathodenschicht 30 und der gering dotierten Schicht 100 auf einer Seite angeordnet, die näher zu dem Diodenbereich 20 als eine Position unter der Körperschicht 48 des IGBT-Bereichs 40 bei einer Draufsicht der Halbleitervorrichtung 10 ist. Im Einzelnen ist die Grenze 72 auf einer unteren Seite einer Bodenoberfläche (flacher Abschnitt) des Trennbereichs 70 angeordnet. Die Grenze 74 zwischen der Kollektorschicht 52 und der gering dotierten Schicht 100 ist auf einer unteren Seite eines geneigten Teils des Trennbereichs 70 angeordnet, und gleichzeitig unter der Körperschicht 48 des IGBT-Bereichs 40 angeordnet.
  • Ein Ladungsträgerlebensdauersteuerbereich 39 ist in der oberen Driftschicht 28a der Diodendriftschicht 28 ausgebildet. Ein durch Bestrahlen von geladenen Teilchen auf das Halbleitersubstrat 12 ausgebildeter Kristallfehler existiert in dem Ladungsträgerlebensdauersteuerbereich 39. Eine Kristallfehlerdichte in dem Ladungsträgerlebensdauersteuerbereich 39 ist signifikant höher als in der den Ladungsträgerlebensdauersteuerbereich 39 umgebenden oberen Driftschicht 28a. Der Ladungsträgerlebensdauersteuerbereich 39 ist in einer Tiefe ausgebildet, die sich in einer Umgebung der Anodenschicht 26 befindet, und die tiefer als ein unteres Ende des Trennbereichs 70 ist. Zudem erstreckt sich der Ladungsträgerlebensdauersteuerbereich 39 von dem Diodenbereich 20 bis innerhalb des Grenzbereichs 80 und dringt nicht in den IGBT-Bereich 40 ein.
  • Das Bezugszeichen 39a bezeichnet ein Ende des Ladungsträgerlebensdauersteuerbereichs 39 auf einer Seite des IGBT-Bereichs 40. Das Ende 39a des Ladungsträgerlebensdauersteuerbereichs 39 ist innerhalb des Körperbereichs 80 und auf einer unteren Seite des Trennbereichs 70 angeordnet. Im Einzelnen ist das Ende 39a auf einer unteren Seite einer Bodenoberfläche (flacher Abschnitt) des Trennbereichs 70 angeordnet. Zudem ist das Ende 39a auf einer oberen Seite der gering dotierten Schicht 100 angeordnet.
  • Die in 1 gezeigte Struktur des Grenzbereichs 80 erstreckt sich zwischen dem Diodenbereich 20 und dem IGBT-Bereich 40. Die niedrig dotierte Schicht 100, die Grenze 72, die Grenze 74 und das Ende 39a des Ladungsträgerlebensdauersteuerbereichs 39 erstrecken sich mit anderen Worten entlang des Trennbereichs 70 zwischen dem Diodenbereich 20 und dem IGBT-Bereich 40.
  • (Betriebweise des IGBT der Halbleitervorrichtung)
  • Die Betriebsweise des IGBT der Halbleitervorrichtung 10 ist nachstehend beschrieben. Wenn ein die gemeinsame Elektrode 60 positiv aufladende Spannung zwischen der Emitterelektrode 42 und der gemeinsamen Elektrode 60 angelegt wird, und ein Durchlasspotential (ein Potential, das größer oder gleich einem zur Ausbildung eines Kanals nötigen Potentials ist) an die Gateelektrode 54 angelegt wird, schaltet sich der IGBT an. Das Anlegen des Durchlasspotentials an die Gateelektrode 54 verursacht mit anderen Worten einen auf der niedrig dotierten Körperschicht 48b auszubildenden Kanal in einem Bereich, der in Kontakt mit der Gateisolationsschicht 56 steht. Folglich fließen Elektronen von der Emitterelektrode 42 über den Emitterbereich 44, den Kanal, die IGBT-Driftschicht 50 und die Kollektorschicht 52 in die gemeinsame Elektrode 60. Zudem fließen Löcher von der gemeinsamen Elektrode 60 über die Kollektorschicht 52, die IGBT-Driftschicht 50, die niedrig dotierte Körperschicht 48b und den Körperkontaktbereich 48a in die Emitterelektrode 42. Mit anderen Worten fließt ein Strom von der gemeinsamen Elektrode 60 in die Emitterelektrode 42. Elektronen und Löcher fließen in die IGBT-Driftschicht 50 und der Widerstand nimmt aufgrund von Leitfähigkeitsmodulation ab. Folglich sinkt die Durchlassspannung während des IGBT-Betriebs.
  • Sowie Löcher auf einer Seite der IGBT-Driftschicht 50 unter dem Trennbereich 70 des Grenzbereichs 80 passieren und in die Diodendriftschicht 28 wandern, sinkt die Löcherdichte der IGBT-Driftschicht 50 zum Blockieren der Leitfähigkeitsmodulation des IGBT-Bereichs 40 und verursacht einen Anstieg bei der IGBT-Durchlassspannung.
  • Die niedrig dotierte Schicht 100 wird jedoch unter dem Trennbereich 70 in der Halbleitervorrichtung 10 ausgebildet. Da die niedrig dotierte Schicht 100 einen höheren elektrischen Widerstand als die Kathodenschicht 30 und die Kollektorschicht 52 aufweist, und einen hohen Kontaktwiderstand mit der gemeinsamen Elektrode 60 aufweist, ist ein Ladungsträgertransfer zwischen dem Halbleitersubstrat 12 und der gemeinsamen Elektrode 60 über die niedrig dotierte Schicht 100 unwahrscheinlich. Folglich nimmt die Ladungsträgerdichte in dem Halbleitersubstrat 12 auf einer oberen Seite der niedrig dotierten Schicht 100 ab. Daher wird eine Wanderung der Löcher, die der IGBT-Driftschicht 50 zugeführt werden, zu der Seite des Grenzbereichs 80 sowie ein Einfließen in die niedrig dotierte Schicht 100 unterdrückt. Da zudem die niedrig dotierte Schicht 100 zwischen der Kollektorschicht 52 und der Kathodenschicht 30 existiert, und den Abstand von der IGBT-Driftschicht 50 zu der Kathodenschicht 30 erhöht, werden die der IGBT-Driftschicht 50 zugeführten Löcher an einer Wanderung zu der Kathodenschicht 30 gehindert. Da eine Wanderung der Löcher von dem IGBT-Bereich 40 zu dem Diodenbereich 20 unterdrückt wird, wird auf diese Weise ein Anstieg bei der Durchlassspannung während des IGBT-Betriebs unterdrückt.
  • (Betriebsweise der Diode der Halbleitervorrichtung)
  • Wenn ein an die Gateelektrode 54 angelegtes Potential vom Durchlasspotential zum Sperrpotential umgeschaltet wird, wird der IGBT abgeschaltet. Zusätzlich wird die Diode der Halbleitervorrichtung 10 angeschaltet. Wenn eine Spannung (d.h. eine Durchlassspannung), die die Anodenelektrode 22 positiv auflädt, zwischen der Anodenelektrode 22 und der gemeinsamen Elektrode 60 angelegt wird, wird mit anderen Worten die Diode angeschaltet. Folglich fließt ein Strom von der Anodenelektrode 22 über die Anodenschicht 26, die Diodendriftschicht 28 und die Kathodenschicht 30 in die gemeinsame Elektrode 60.
  • Wenn die Diode angeschaltet ist, arbeitet manchmal ein Abschnitt der Körperschicht 48 des IGBT-Bereichs 40 nahe dem Diodenbereich 20, die IGBT-Driftschicht 50 sowie ein Abschnitt der Kathodenschicht 30 des Diodenbereichs 20 nahe dem IGBT-Bereich 40 als parasitäre Diode. Dabei wandern die von einer Seite der Körperschicht 48 in die IGBT-Driftschicht 50 indizierten Ladungsträger (d.h. im Falle der Halbleitervorrichtung 10 Löcher) zu der Kathodenschicht 30 hin über die Driftschicht in dem Grenzbereich. Folglich sammeln sich die Ladungsträger in der Driftschicht in dem Grenzbereich 80 an.
  • Zudem steigt die Durchlassspannung des Diodenbereichs 20, wenn der Ladungsträgerlebensdauersteuerbereich 39 auf der Diodendriftschicht 28 ausgebildet wird. Folglich nimmt die vorstehend beschriebene parasitäre Diode mit großer Wahrscheinlichkeit den Betrieb auf, wenn die Diode angeschaltet wird. Wenn die parasitäre Diode arbeitet, steigt die Anzahl der Ladungsträger an, die von der Seite der IGBT-Driftschicht 50 zur der Seite des Grenzbereichs 80 wandern, und die Wirkung einer Reduktion der Ladungsträgerdichte in der Driftschicht des Grenzbereichs 80 kann nicht ausreichend erhalten werden, obschon der Ladungsträgerlebensdauersteuerbereich 39 ausgebildet ist.
  • Mit der Halbleitervorrichtung 10 gemäß 1 ist jedoch die niedrig dotierte Schicht 100 unter dem Trennbereich 70 des Grenzbereichs 80 ausgebildet. Da die niedrig dotierte Schicht 100 einen höheren elektrischen Widerstand als die Kathodenschicht 30 und die Kollektorschicht 52 und einen höheren Kontaktwiderstand mit der gemeinsamen Elektrode 60 aufweist, wird die vorstehend beschriebene parasitäre Diode weniger betriebsfähig. Die Ladungsträger sammeln sich mit anderen Worten weniger wahrscheinlich in der Driftschicht des Grenzbereichs 80 an.
  • Wenn die an die Diode angelegte Spannung von der Durchlassspannung auf die Sperrspannung geschaltet wird, führt die Diode sodann den Erholungsvorgang im Sperrbetrieb durch. Mit anderen Worten werden in der Diodendriftschicht 28 existierende Löcher, die durch das Anlegen der Durchlassspannung hervorgerufen werden, an die Anodenelektrode 22 entladen, und in der Diodendriftschicht 28 existierende Elektronen, die durch die Durchlassspannung hervorgerufen werden, an die gemeinsame Elektrode 60 entladen.
  • Manchmal sammeln sich Ladungsträger in der IGBT-Driftschicht 50 des Grenzbereichs 80 an. Wenn die Menge der in der IGBT-Driftschicht 50 des Grenzbereichs 80 angesammelten Ladungsträger signifikant wird, steigt der Sperrerholungsstrom an, und die Erholungseigenschaften der Diode verschlechtern sich.
  • Da nach vorstehender Beschreibung die niedrig dotierte Schicht 100 unter dem Trennbereich 70 ausgebildet ist, wird eine Ansammlung von Ladungsträgern in der IGBT-Driftschicht 50 des Grenzbereichs 80 unterdrückt, wenn die Diode angeschaltet wird. Folglich wird ein Anstieg des Sperrerholstroms verhindert. Mit anderen Worten wird eine Reduktion in den Erholungseigenschaften der Diode vermieden.
  • Zudem wird der Ladungsträgerlebensdauersteuerbereich 39 auf der Diodendriftschicht 28 ausgebildet. Ein Kristallfehler in dem Ladungsträgerlebensdauersteuerbereich 39 wirkt als ein Ladungsträgerrekombinationszentrum. Daher wird während des Erholungsvorgangs im Sperrbetrieb ein Hauptteil der Ladungsträger in der Diodendriftschicht 28 aufgrund von Rekombination in dem Ladungsträgerlebensdauersteuerbereich 39 ausgelöscht. Folglich wird der während des Sperrerholungsbetriebs auftretende Sperrerholungsstrom in der Halbleitervorrichtung 10 unterdrückt.
  • Ferner erstreckt sich in der Hableitervorrichtung 10 der Ladungsträgerlebensdauersteuerbereich 39 bis zu einer unteren Seite des Trennbereichs 70. Daher rekombinieren die in der Diodendriftschicht 28 auf der unteren Seite des Trennbereichs 70 existierende Ladungsträger in dem Ladungsträgerlebensdauersteuerbereich 39. In der Folge wird die Erzeugung eines hohen Stroms in einer Umgebung des Trennbereichs 70 während eines Sperrerholungsbetriebs verhindert.
  • Gemäß vorstehender Beschreibung wird die Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel mit der niedrig dotierten Schicht 100 zwischen der Kollektorschicht 52 und der Kathodenschicht 30 versehen. Folglich kann die Wirkung erzielt werden, dass ein Anstieg bei der Durchlassspannung während eines IGBT-Betriebs unterdrückt wird. Zudem kann die Wirkung erzielt werden, dass der Betrieb der parasitären Diode (die durch einen Abschnitt nahe dem Diodenbereich 20 der Körperschicht 48 des IGBT-Bereichs 40 oder der IGBT-Driftschicht 50 und dem Abschnitt nahe dem IGBT-Bereich 40 der Kathodenschicht 30 des Diodenbereichs 20 gebildet wird) während des Diodenbetriebs unterdrückt wird, und die Erholungseigenschaften während der Diodensperrerholung verbessert werden.
  • Da zudem die parasitäre Diode weniger wahrscheinlich betriebsfähig wird, selbst falls die Existenz des Ladungsträgerlebensdauersteuerbereichs 39 einen Anstieg der Durchlassspannung des Diodenbereichs 20 verursacht, kann ausreichend bewirkt werden, dass der Ladungsträgerlebensdauersteuerbereich die Ladungsträger dämpft, was zur Verbesserung der Erholungseigenschaften der Diode effektiv ist.
  • Darüber hinaus ist in der Halbleitervorrichtung 10 das Ende 39a des Ladungsträgerlebensdauersteuerbereichs 39 unter dem Trennbereich 70 positioniert. Selbst falls ein Herstellungsfehler eine Abweichung bei der Position des Endes 39a (die Position in Richtung der Breite (die Links-Rechts-Richtung in 1) des Trennbereichs 70) unter dem Trennbereich 70 verursacht, bleibt der Bereich des Ladungsträgerlebensdauersteuerbereichs 39 in dem Diodenbereich 20 unverändert. Zudem fließt gemäß vorstehender Beschreibung ein geringer Strom durch die Diodendriftschicht 28 unter dem Trennbereich 70. Selbst falls die Abweichung der Position des Endes 39a eine Änderung in den Eigenschaften der Diodendriftschicht 28 unter dem Trennbereich 70 verursacht, ist daher der Einfluss auf die Sperrerholungseigenschaften der Diode gering. Folglich schwanken die Sperrerholungseigenschaften der Diode der Halbleitervorrichtung 10 weniger wahrscheinlich, selbst falls die Position des Endes 39a abweicht. Mit anderen Worten ist eine Variation der Sperrerholungseigenschaften der Diode aufgrund einer Massenproduktion der Halbleitervorrichtung 10 unwahrscheinlich.
  • (Verfahren zur Herstellung der Halbleitervorrichtung)
  • Nachstehend ist ein Verfahren zur Herstellung der Halbleitervorrichtung 10 beschrieben. Die Halbleitervorrichtung 10 gemäß 1 wird durch Ausbilden einer Vielzahl von Elementstrukturen, von denen jede die Halbleitervorrichtung 10 konfiguriert, auf einem Halbleiterwafer und anschließenden Trennen der jeweiligen Halbleitervorrichtungen durch Chipschneidevorgänge oder dergleichen hergestellt. Ein erstes bis drittes Verfahren zur Herstellung der Elementstruktur der Halbleitervorrichtung 10 auf einem Halbleiterwafer sind nachstehend beschrieben.
  • (Erstes Herstellungsverfahren)
  • Ein erstes Verfahren zur Herstellung der Halbleitervorrichtung 10 umfasst einen Maskierungsschritt, einen Kristallfehlerausbildungsschritt, einen Ionendotierungsschritt und einen Ausheilschritt.
  • Bei dem Maskierungsschritt wird eine Maske auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs (eines Bereichs, in dem ein Diodenbereich einer Halbleitervorrichtung ausgebildet wird) eines Halbleiterwafers sowie einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs (eines Bereichs, in dem ein IGBT-Bereich der Halbleitervorrichtung ausgebildet wird) des Halbleiterwafers angeordnet. Das Material für die Maske muss nur zum Blockieren von geladenen Teilchen und Dotierstoffionen befähigt sein, und Silizium (Si) oder dergleichen kann vorteilhaft verwendet werden.
  • Bei dem Kristallfehlerausbildungsschritt werden geladene Teilchen (Ionen, Neutronen, ein Elektronenstrahl und dergleichen) von einer unteren Oberflächenseite der Maske bis zu einer unteren Oberfläche des Halbleiterwafers gestrahlt, und ein Kristallfehler wird in der Diodendriftschicht 28 des Halbleiterwafers ausgebildet. Nach Bedarf können geladene Teilchen über eine Energieabsorptionseinrichtung aus Aluminium oder dergleichen gestrahlt werden.
  • Bei dem Ionendotierschritt werden Dotierstoffionen mit einer Leitfähigkeitsart, die entgegengesetzt zu derjenigen der Seite ist, an der die Maske angeordnet ist, viele Male in die untere Oberfläche des Halbleiterwafers zur Ausbildung eines Ionendotierbereichs dotiert. P-Dotierstoffionen werden beispielsweise dotiert, wenn die Maske auf einer unteren Oberflächenseite des Diodenausbildungsbereichs angeordnet ist. N-Dotierstoffionen werden dotiert, wenn die Maske auf einer unteren Oberflächenseite des IGBT-Ausbildungsbereichs angeordnet ist. Die Vielzahl von Ionendotierschritten umfasst einen ersten Ionendotierschritt zum Dotieren der Ionen in einer ersten Richtung von einer Seite eines Bereichs, in dem die Maske ausgebildet worden ist, bis zu einer Seite eines Bereichs, in dem die Maske nicht ausgebildet ist, wobei die erste Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers ausbildet, sowie einen zweiten Ionendotierschritt zum Dotieren der Ionen in einer zweiten Richtung, die sich mit der ersten Richtung schneidet. Wenn die Maske auf der unteren Oberflächenseite des Diodenausbildungsbereiches angeordnet ist, ist die erste Richtung die Richtung, die den spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers von der Seite des IGBT-Ausbildungsbereichs zu der Seite des Diodenausbildungsbereichs bildet. Wenn die Maske auf der unteren Oberflächenseite des IGBT-Ausbildungsbereichs angeordnet ist, ist die erste Richtung die Richtung, die den spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers von der Seite des Diodenausbildungsbereichs zu der Seite des IGBT-Ausbildungsbereichs bildet. Es ist unerheblich, ob der erste Ionendotierschritt oder der zweite Ionendotierschritt als erstes durchgeführt wird, und folglich kann ein niedrig ionendotierter Bereich zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich ausgebildet werden. Bei dem Ausheilschritt wird ein Ausheilen des Ionendotierbereichs und des niedrig ionendotierten Bereichs ausgeführt.
  • Die bei dem Maskierungsschritt angeordnete Maske kann sowohl als eine Maske zum Blockieren der Dotierstoffionen der ersten Leitfähigkeitsart bei dem Ionendotierschritt als auch als eine Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt verwendet werden.
  • Das erste Herstellungsverfahren ist nachstehend als ein erstes Beispiel unter Bezugnahme auf die 2 bis 8 näher beschrieben, welche das Verfahren zur Herstellung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel darstellen.
  • [Erstes Beispiel]
  • 2 zeigt ein Schaubild zur Darstellung einer Schnittansicht von einem Abschnitt des Halbleiterwafers gemäß dem ersten Verfahren zur Herstellung der Halbleitervorrichtung 10. Ein Wafer 610 gemäß 2 stellt einen Zustand dar, bevor der Ladungsträgerlebensdauersteuerbereich 39, die Kathodenschicht 30, die niedrig dotierte Schicht 100 und die gemeinsame Elektrode 60 der Halbleitervorrichtung 10 ausgebildet sind. Andere Bestandteile der Halbleitervorrichtung 10 wurden bereits ausgebildet. Eine p-Kollektorschicht 652 wird auf einer unteren Oberflächenseite des Wafers 610 ausgebildet. In dem Wafer 610 bezeichnet ein Diodenausbildungsbereich 620 einen Bereich, der zu dem Diodenbereich 20 der in 1 gezeigten Halbleitervorrichtung 10 wird, nachdem ein Herstellungsschritt abgeschlossen wurde, ein IGBT-Ausbildungsbereich 640 bezeichnet einen Bereich, der zu dem IGBT-Bereich 40 der in 1 gezeigten Halbleitervorrichtung 10 wird, nachdem der Herstellungsschritt abgeschlossen wurde, und ein Grenzausbildungsbereich 680 bezeichnet einen Bereich, der zu dem Grenzbereich 80 der in 7 gezeigten Halbleitervorrichtung 10 wird, nachdem der Herstellungsschritt abgeschlossen wurde. Zu den Bestandteilen der in 1 gezeigten Halbleitervorrichtung 10 ähnliche Bestandteile sind durch dieselben Bezugszeichen bezeichnet. Bei den jeweiligen Schritten des ersten Herstellungsverfahrens werden der Ladungsträgerlebensdauersteuerbereich 39, die Kathodenschicht 30 und die niedrig dotierte Schicht 100 der Halbleitervorrichtung 10 ausgebildet.
  • Bei dem Maskierungsschritt wird gemäß 3 eine Maske 701 auf einer unteren Oberflächenseite des IGBT-Ausbildungsbereichs des Wafers 610 angeordnet. Die Maske 701 wird als Maske zum Blockieren der Dotierstoffionen der ersten Leitfähigkeitsart bei dem Ionendotierschritt und einer Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt verwendet. Gemäß 3 ist eine Rippe 661 in einem Peripherieteil des Wafers 610 bereitgestellt, und die in 2 gezeigte Elementstruktur ist in einem Elementausbildungsbereich auf einer inneren Seite der Rippe 661 ausgebildet. Durch Fixieren der flachen Maske 701 mit der Rippe 661 kann der Elementausbildungsbereich des Wafers 610 und die Maske 701 in einem Zustand fixiert werden, bei dem der Elementausbildungsbereich des Wafers 610 und die Maske 701 getrennt sind. Obschon in 3 nicht gezeigt, ist die Maske 701 an einer Position geöffnet, die unter einen Bereich kommt, in dem Kristallfehler in dem Wafer 610 auszubilden sind. 4 zeigt ein Schaubild, bei dem dieselbe Schnittansicht wie 2 den Wafer 610 in einem Zustand zeigt, bei dem die Maske 701 installiert ist. Gemäß 4 ist die Maske 701 an einem Teil des Diodenausbildungsbereichs 620 und dem Grenzausbildungsbereich 680 geöffnet, welche den Ladungsträgerlebensdauersteuerbereich 39 ausbilden. Eine Position eines Endes 701a der Maske 701 ist zur Ausrichtung mit einem Ende 39a des Ladungsträgerlebensdauersteuerbereichs 39 eingestellt.
  • Danach wird der Kristallfehlerausbildungsschritt ausgeführt. Bei dem Kristallfehlerausbildungsschritt werden gemäß 5 geladene Teilchen von einer unteren Oberflächenseite der Maske 701 in einer Richtung senkrecht zu einer unteren Oberfläche des Wafers 610 zur Ausbildung eines Kristallfehlers in den Diodenausbildungsbereich 620 des Wafers 610 gestrahlt. Die geladenen Teilchen werden durch Einstellen einer Bestrahlungsenergie derart gestrahlt, dass die geladenen Teilchen an einer unteren Driftschicht 28a der Diodendriftschicht 28 stoppen. Folglich wird ein Bereich mit einer hohen Kristallfehlerdichte auf der oberen Driftschicht 28a ausgebildet, und wird zu dem Ladungsträgerlebensdauersteuerbereich 39. Eine Position des Endes 39a des Ladungsträgerlebensdauersteuerbereichs 39 ist ungefähr konsistent mit dem Ende 701a der Maske 701 auf der Seite des Diodenausbildungsbereichs 620.
  • Danach wird der Ionendotierschritt durchgeführt. Bei dem Ionendotierschritt werden n-Dotierstoffionen zwei Mal in die untere Oberfläche des Wafers 601 zur Ausbildung eines mit n-Ionen dotierten Ionendotierbereichss in einem Teil einer Kollektorschicht 652 auf der unteren Oberfläche des Wafers 610 dotiert.
  • Gemäß 6 umfasst die Richtung des zwei Mal durchgeführten Ionendotiervorgangs die Richtung von der Seite des IGBT-Ausbildungsbereichs 640 (eine Seite des Bereichs, auf dem die Maske bei dem Maskierungsschritt ausgebildet worden ist) zu der Seite des Diodenausbildungsbereichs 620 (der Seite des Bereichs, auf dem die Maske bei dem Maskierungsschritt nicht ausgebildet worden ist), wobei die Richtung mit der unteren Oberfläche des Halbleiterwafers einen spitzen Winkel bildet (und die nachstehend als die erste Richtung in Bezug genommen ist, was die in 6 durch einen gestrichelten Pfeil 662 bezeichnete Richtung ist); und die Richtung von der Seite des Diodenausbildungsbereichs 620 zu der Seite des IGBT-Ausbildungsbereichs 640, wobei diese Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet (was nachstehend als die zweite Richtung in Bezug genommen ist, und was die in 6 mit einem durchgezogenen Pfeil 664 bezeichnete Richtung ist). Bei der in 6 gezeigten Schnittansicht schneidet die zweite Richtung die erste Richtung. Wenn gemäß 6 das Dotieren der n-Ionen in der zweiten Richtung durchgeführt wird, werden die n-Ionen in einen Teil 660 der Kollektorschicht 652 dotiert. Wenn andererseits das Dotieren der n-Ionen in der ersten Richtung durchgeführt wird, werden keine n-Ionen in den Teil 660 dotiert. In 6 werden n-Ionen in einen Teil 630 der Kollektorschicht 652 dotiert, die sich auf einer näher zu der Seite des Diodenausbildungsbereichs 620 befindlichen Seite als das Teil 600 befindet, wenn n-Ionen in die erste Richtung oder die zweite Richtung dotiert werden.
  • Durch das zumindest zweimalige Durchführen des Ionendotiervorgangs einschließlich in der ersten Richtung von der Seite des IGBT-Ausbildungsbereichs 640 zu der Seite des Diodenausbildungsbereichs 620, wobei die erste Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet, sowie in der zweiten Richtung, welche die erste Richtung schneidet (wobei im Einzelnen die zweite Richtung von der Seite des Diodenausbildungsbereichs 620 zu der Seite des IGBT-Ausbildungsbereich 640 führt, und die zweite Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet) können mit anderen Worten zwei Teile (der Teil 660 und der Teil 630) mit unterschiedlichen n-Ionendichten auf der unteren Oberfläche des Diodenausbildungsbereichs 620 des Wafers 610 ausgebildet werden. Die Dichte der in dem Teil 660 dotierten n-Ionen ist niedriger als die Dichte der in dem Teil 630 dotierten n-Ionen. Der Teil 600 ist ein niedrig ionendotierter Bereich, der entlang des Endes 701a der Maske 701 auf der Seite des Diodenausbildungsbereichs 620 zwischen dem Diodenausbildungsbereich 620 und dem IGBT-Ausbildungsbereich 640 ausgebildet ist.
  • Ein Ende des Teils 600 auf der Seite des Diodenausbildungsbereichs 620 wird als eine Grenze 672 angenommen, und ein Ende des Teils 600 auf der Seite des IGBT-Ausbildungsbereichs 640 ist als eine Grenze 674 angenommen. Durch Einstellen einer Position der Maske 701 und Ionendotierwinkel in die erste und die zweite Richtung kann eine Breite des Teils 600 (mit anderen Worten eine Länge zwischen der Grenze 672 und der Grenze 674) eingestellt werden.
  • Da bei dem ersten Beispiel eine Position der Maske 701 basierend auf einer Position, an der ein Kristallfehler ausgebildet wird, fixiert wird, wird die Breite des Teils 600 durch Einstellen der Ionendotierwinkel in der ersten und zweiten Richtung eingestellt. Ein Beispiel für ein Verfahren zum Entwerfen der Ionendotierwinkel für die erste und zweite Richtung ist nachstehend unter Bezugnahme auf 7 beschrieben. 7 zeigt ein Schaubild zur schematischen Darstellung des Wafers 610 und eines Teils der in 6 gezeigten Maske 701, wobei das Ende 701a der Maske 701 und die Kollektorschicht 652 in einer Umgebung des Endes 701a (einschließlich des Teils 600 und des Teils 630) positioniert sind. Die Positionen der Punkte A, B und C in 7 in der Draufsicht des Wafers 610 sind konsistent mit dem Ende 701a der Maske 701. Eine Linie AB bezeichnet einen Abstand zwischen der unteren Oberfläche des Wafers 610 und eine Oberfläche der Maske 701 auf einer Seite des Wafers 610 und wird zu d1 angenommen. Eine Linie BC bezeichnet eine Dicke der Maske 701 und wird zu d2 angenommen. Eine Linie CD zeichnet schematisch den Weg der geladenen Teilchen, wenn der Ionendotiervorgang durch das Ende 701a reguliert und in der ersten Richtung durchgeführt wird, und ein Punkt D ist ungefähr dieselbe Position wie die Grenze 672. Falls θ1 (0< θ1<90°) einen zwischen der Linie CD und der unteren Oberfläche des Wafers 610 ausgebildeten Winkel bezeichnet, dann ist ein zwischen dem Weg der geladenen Teilchen während des Ionendotiervorgangs in der ersten Richtung und der unteren Oberfläche des Wafers 610 ausgebildeter Winkel äquivalent zu θ1. Eine Linie BE zeigt schematisch den Weg von geladenen Teilchen, wenn ein Ionendotiervorgang durch das Ende 701a reguliert und in der zweiten Richtung durchgeführt wird, und der Punkt E ist ungefähr dieselbe Position wie die Grenze 674. Falls θ2 (0<θ2<90°) einen zwischen der Linie BE und der unteren Oberfläche des Wafers 610 ausgebildeten Winkel bezeichnet, dann ist der zwischen dem Weg der geladenen Teilchen während des Ionendotiervorgangs in der zweiten Richtung und der unteren Oberfläche des Wafers 610 äquivalent zu θ2.
  • Eine Länge der Linie AD kann zu (d1 + d2)/tanθ1 ausgedrückt werden und bezeichnet einen Abstand in einer ebenen Richtung des Wafers 610 von dem Ende 701a zu der Grenze 672. Eine Länge der Linie AE kann zu d1/tanθ2 ausgedrückt werden und bezeichnet einen Abstand in der ebenen Richtung des Wafers 610 von dem Ende 701a bis zu der Grenze 674. Folglich kann ein Abstand DE zwischen der Grenze 672 und der Grenze 674 durch die nachstehend wiedergegebene Formel (1) ausgedrückt werden: ( d1 + d2 ) / tan θ 1 + d1/tan θ2
    Figure DE112010005443B4_0001
  • Bei dem ersten Beispiel wird der Wert für θ2 unter Verwendung der vorstehenden Formel (1) eingestellt, sodass die niedrig dotierte Schicht 100 nicht bis zu einer unteren Seite der Körperschicht 48 des IGBT-Bereichs 40 eindringt.
  • Danach wird die Maske 701 entfernt, und dann der Ausheilschritt für den Wafer 610 durchgeführt. Bei dem Ausheilschritt wird das Ausheilen für den Teil 600 und den Teil 630 durchgeführt, welche der Ionendotierbereich sind. Wenn das Ausheilen durchgeführt wird, wird der Teil 630 eine n-Kathodenschicht 30 und der Teil 600 wird die niedrig dotierte Schicht 100 mit einer geringeren Dichte von n-Dotierstoffen als die Kathodenschicht 30. Folglich kann gemäß 8 die untere Oberfläche des Wafers 10 drei Schichten umfassen, nämlich die Kollektorschicht 52, die niedrig dotierte Schicht 100 und die Kathodenschicht 30. Durch Ausbilden der in 1 gezeigten gemeinsamen Elektrode 60 auf der unteren Oberfläche des in 8 gezeigten Wafers 610 und das Durchführen eines Chipschneidevorgangs zum Zertrennen des Wafers 610 in individuelle Halbleitervorrichtungen kann die Halbleitervorrichtung 10 nach dem vorliegenden Ausführungsbeispiel ausgebildet werden.
  • Mit dem ersten Herstellungsverfahren wird nach vorstehender Beschreibung eine Maske auf einer unteren Oberflächenseite des Diodenausbildungsbereichs oder des IGBT-Ausbildungsbereichs des Halbleiterwafers bei dem Maskierungsschritt angeordnet. Der nachfolgend durchgeführte Ionendotierschritt umfasst: Durchführen eines Ionendotiervorgangs in einer Richtung von der Seite des IGBT-Ausbildungsbereichs zu der Seite des Diodenausbildungsbereichs, wobei die Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet (die erste Richtung); und Durchführen eines Ionendotiervorgangs in einer Richtung von der Seite des Diodenausbildungsbereichs zu der Seite des IGBT-Ausbildungsbereichs, wobei die Richtung einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers ausbildet (die zweite Richtung). Im Ergebnis wird der niedrig ionendotierte Bereich zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich erzeugt, indem entweder das Dotieren von Ionen in der ersten Richtung oder das Dotieren von Ionen in der zweiten Richtung blockiert wird, so dass die Ionen dort nicht hinreichen. Durch das Durchführen des Ausheilvorgangs nach Ausbilden des niedrig ionendotierten Bereichs kann ein Bereich mit niedriger Dotierstoffdichte zwischen dem Ionenbereich und dem IGBT-Bereich ausgebildet werden.
  • Bei dem ersten Herstellungsverfahren kann die Maske zum Blockieren von Dotierstoffionen der ersten Leitfähigkeitsart bei dem ersten Ionendotierschritt als eine Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt verwendet werden. Da eine einzelne Maske sowohl für den Ionendotierschritt als auch für den Kristallfehlerausbildungsschritt verwendet werden kann, kann der Herstellungsschritt vereinfacht werden.
  • Zudem kann wie bei dem ersten Beispiel die Grenze zwischen der niedrig dotierten Schicht und der Kathodenschicht auf der näher zu dem Diodenbereich als das Ende des Ladungsträgerlebensdauersteuerbereichs befindlichen Seite positioniert werden, und die Grenze zwischen der niedrig dotierten Schicht und der Kollektorschicht kann auf der näher zu dem Ende des Ladungsträgerlebensdauersteuerbereichs als der IGBT-Bereich befindlichen Seite positioniert werden, indem zunächst die Position des Endes der bei dem Maskierungsschritt angeordneten Maske mit der Position des Endes des Ladungsträgerlebensdauersteuerbereichs ausgerichtet wird, und dann die Maske zum Durchführen des Ionendotiervorgangs in der ersten und der zweiten Richtung bei dem Ionendotierschritt verwendet wird. Mit anderen Worten kann das Ende des Ladungsträgerlebensdauersteuerbereichs über der niedrig dotierten Schicht angeordnet werden. Da die Position des Endes des Ladungsträgerlebensdauersteuerbereichs und die Position der niedrig dotierten Schicht in einfacher Weise unter Verwendung der einzelnen Maske zweckmäßig ausgerichtet werden können, kann der Herstellungsschritt vereinfacht werden. Wenn zudem eine Vielzahl von Masken verwendet wird, kann eine Fehlausrichtung der Positionen der Vielzahl von Masken manchmal die Position des Endes in des Ladungsträgerlebensdauersteuerbereichs und die Position der niedrig dotierten Schicht fehlausgerichtet sein. Da jedoch eine einzelne Maske verwendet wird, müssen nicht die Positionen einer Vielzahl von Masken miteinander ausgerichtet werden.
  • Während bei 6 die zweite Richtung die Richtung von der Seite des Diodenausbildungsbereichs, in dem die Maske bei dem Maskierungsschritt nicht ausgebildet wird, bis zu der Seite des IGBT-Ausbildungsbereichs ist, in dem die Maske bei dem Maskierungsschritt ausgebildet wird, ist darüber hinaus eine derartige Anordnung nicht restriktiv. Die zweite Richtung muss nur eine Richtung sein, welche die erste Richtung schneidet (d.h. eine Richtung, die nicht parallel zu der ersten Richtung ist), und die einen Abschnitt ermöglicht, in dem das Dotieren von Ionen in der ersten Richtung oder das Dotieren von Ionen in der zweiten Richtung blockiert wird, und wo die Ionen nicht hinkommen (ein Abschnitt, der zu dem niedrig ionendotierten Bereich wird), und der zwischen dem Diodenausbildungsbereich und dem IGBT-Ausbildungsbereich ausgebildet wird. Wie beispielsweise in 9 gezeigt ist, kann die zweite Richtung eine Richtung sein, welche die erste Richtung schneidet, und die senkrecht zu der unteren Oberfläche des Halbleiterwafers ist, wenn die erste Richtung eine Richtung ist, die von dem IGBT-Ausbildungsbereich zum Diodenausbildungsbereich orientiert ist, und die einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet. Da hierbei der Ionendotiervorgang in der zweiten Richtung nicht auf einer Seite durchgeführt wird, die näher zu dem IGBT-Ausbildungsbereichs 640 ist, als das Ende 701a, ist eine Grenze 674a zwischen einer niedrig dotierten Schicht 102a und dem IGBT-Ausbildungsbereich 640 konsistent mit dem Ende 701a der Maske 701 auf der Seite des Diodenausbildungsbereichs 620. Wenn zudem wie gemäß 10 die erste Richtung eine Richtung ist, die von dem IGBT-Ausbildungsbereich zu dem Diodenausbildungsbereich orientiert ist, und die einen spitzen Winkel θ11 mit der unteren Oberfläche des Halbleiterwafers bildet, kann die zweite Richtung eine von dem IGBT-Ausbildungsbereich zu dem Diodenausbildungsbereich orientierte Richtung sein, wobei die zweite Richtung ein spitzen Winkel θ21 mit der unteren Oberfläche des Halbleiterwafers bildet, wobei θ21 > θ11 ist. Dabei schneidet in ähnlicherweise die zweite Richtung die erste Richtung und ermöglicht die Ausbildung eines niedrig ionendotierten Bereichs auf der unteren Oberfläche des Halbleiterwafers. Eine Grenze 674b zwischen einer niedrig dotierten Schicht 102b und dem IGBT-Ausbildungsbereich 640 rückt näher zu einer Seite des Diodenausbildungsbereichs 620 als das Ende 701a der Maske 701 auf der Seite des Diodenausbildungsbereichs 620.
  • Ferner kann gemäß 11 die Maske 701 auf der unteren Oberfläche des Wafers 610 unter Verwendung eines Resistlacks 703 oder dergleichen angebracht sein. Da hierbei der Ionendotiervorgang nicht auf einer näher zu dem IGBT-Ausbildungsbereich 640 befindlichen Seite als das Ende 701a durchgeführt wird, ist eine Grenze 674c zwischen einer niedrig dotierten Schicht 102c und dem IGBT-Ausbildungsbereich 640 konsistent mit dem Ende 701a der Maske 701 auf der Seite des Diodenausbildungsbereichs 620.
  • (Zweites Herstellungsverfahren)
  • Ein zweites Verfahren zur Herstellung des Halbleitervorrichtung 10 umfasst ein Maskierungsschritt zum Anordnen einer Maske auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs oder einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs eines Halbleiterwafers, einen Kristallfehlerausbildungsschritt zum Bestrahlen von geladenen Teilchen von einer unteren Oberflächenseite der Maske zu einer unteren Oberfläche des Halbleiterwafers und Ausbilden eines Kristallfehlers in dem Diodenausbildungsbereich des Halbleiterwafers, einen Ionendotierschritt zum Dotieren von Dotierstoffionen von der unteren Oberflächenseite der Maske zu der unteren Oberfläche des Halbleiterwafers und Ausbilden eines Ionendotierbereichs, und einen Laserausheilschritt zum Durchführen eines Laserausheilvorgangs für den Ionendotierbereich mit der angeordneten Maske.
  • Nachstehend ist das zweite Herstellungsverfahren im Einzelnen als ein zweites Beispiel unter Bezugnahme auf die 12 bis 14 beschrieben, welche das Verfahren zur Herstellung der Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel darstellen.
  • [Zweites Beispiel]
  • Da der Maskierungsschritt und der Kristallfehlerausbildungsschritt gemäß dem zweiten Beispiel ähnlich zu jenen gemäß dem ersten Beispiel für das erste Herstellungsverfahren sind, ist ihre Beschreibung weggelassen. 12 zeigt einen Wafer 710, nachdem die Schritte bis zu dem Kristallfehlerausbildungsschritt auf den in 2 gezeigten Wafer 610 abgeschlossen worden sind. Ein Ladungsträgerlebensdauersteuerbereich 39 ist in einer oberen Driftschicht 28a einer Diodendriftschicht 28 des Wafers 710 ausgebildet. Eine Maske 701 ist auf einer unteren Oberflächenseite des Wafers 710 auf dieselbe Weise wie bei 4 oder dergleichen angeordnet. In 12 sind zu den 1 und 2 ähnliche Bestandteile durch dieselben Bezugszeichen bezeichnet.
  • Danach wird ein Ionendotierschritt durchgeführt. Bei dem Ionendotierschritt werden n-Dotierstoffionen in die untere Oberfläche des Wafers 710 dotiert, und gemäß 13 wird ein mit n-Ionen dotierter Ionendotierbereich 730 in einem Teil einer Kollektorschicht 652 auf der unteren Oberfläche des Wafers 710 ausgebildet.
  • So dann wird ein Laserausheilschritt mit einer angeordneten Maske 701 durchgeführt. Bei dem Laserausheilschritt wird das Ausheilen des Ionendotierbereichs durch Laserausheilung durchgeführt. Während das auf den Ionendotierbereich 730 gestrahlte Laserlicht eine ausreichende Aktivierung in einem Abschnitt verursacht, der einen Hochenergiezustand annimmt, kann in der Umgebung einer Grenze mit einem Bereich, in dem die Maske angeordnet ist, keine ausreichende Energie zur Ionenaktivierung erhalten werden. Wenn der Laser auf die Umgebung eines Endes 701a der Maske 701 gemäß 14 gestrahlt wird, nimmt ein Teil 120 einen Hochenergiezustand an, und die Ionen werden ausreichend aktiviert, während ein Teil 123, der sich näher auf der Seite des IGBT-Ausbildungsbereichs 640 als der Teil 120 befindet, sich in einem Zustand unzureichender Energie findet, und die Ionen nicht ausreichend aktiviert werden. Die Ionenaktivierung in dem Teil 123 wird unzureichend und der Teil 123 wird eine niedrig dotierte Schicht 103 mit geringer Dotierstoffdichte. Durch Abtasten des gesamten Ionendotierbereichs 730 auf einer unteren Oberfläche des Diodenausbildungsbereichs 620 durch Laserlicht werden die Ionen in Bereichen ausreichend aktiviert, außer in der Umgebung einer Grenze mit einem Bereich, in dem die Maske angeordnet ist, und gemäß 14 kann die Kathodenschicht 30 auf der gesamten unteren Oberfläche des Diodenausbildungsbereichs 620 ausgebildet werden. Gleichzeitig kann die niedrig dotierte Schicht 103 zwischen der Kathodenschicht 30 und der Kollektorschicht 52 entlang dem Ende 701a der Maske 701 ausgebildet werden. Durch Ausbilden der in 1 gezeigten gemeinsamen Elektrode 60 auf der unteren Oberfläche des Wafers 710 gemäß 14 und Durchführen eines Chipschneidevorgangs zum Trennen des Wafers 710 in individuelle Halbleitervorrichtungen kann die Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel ausgebildet werden.
  • Selbst wenn nach vorstehender Beschreibung das zweite Herstellungsverfahren verwendet wird, kann die Maske zum Blockieren der Dotierstoffionen der ersten Leitfähigkeitsart bei dem Ionendotierschritt als eine Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt auf dieselbe Weise verwendet werden, wie wenn das erste Herstellungsverfahren verwendet wird. Da die Position eines Endes des Ladungsträgerlebensdauersteuerbereichs und eine Position der niedrig dotierten Schicht zweckmäßig unter Verwendung einer einzelnen Maske ausgerichtet werden können, kann die Herstellung vereinfacht werden. Da zudem eine einzelne Maske verwendet wird, müssen nicht die Positionen einer Vielzahl von Masken miteinander ausgerichtet werden.
  • (Drittes Herstellungsverfahren)
  • Ein drittes Verfahren zur Herstellung der vorstehend beschriebenen Halbleitervorrichtungen 10 umfasst einen Maskierungsschritt zum Anordnen einer Maske auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs oder einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs von einem Halbleiterwafer, ein Kristallfehlerausbildungsschritt zum Bestrahlen von geladenen Teilchen von einer unteren Oberflächenseite der Maske zu einer unteren Oberfläche des Halbleiterwafers und Ausbilden eines Kristallfehlers in dem Diodenausbildungsbereich des Halbleiterwafers, einem Ionendotierschritt zum Dotieren von Dotierstoffionen von der unteren Oberflächenseite der Maske zu der unteren Oberfläche des Halbleiterwafers und Ausbilden eines Kollektorbereichs einer ersten Leitfähigkeitsart sowie eines Kathodenbereichs einer zweiten Leitfähigkeitsart, die zueinander benachbart sind, und einen Laserausheilschritt zum Durchführen eines Laserausheilvorgangs für eine Grenze zwischen dem Kollektorbereich und dem Kathodenbereich in der unteren Oberfläche des Halbleiterwafers.
  • Nachstehend ist das dritte Herstellungsverfahren als ein drittes Beispiel unter Bezugnahme auf die 15 bis 17 näher beschrieben, welche das Verfahren zur Herstellung der Halbleitervorrichtung gemäß dem vorliegenden Ausführungsbeispiel darstellen.
  • [Drittes Beispiel]
  • Nachdem bei dem dritten Beispiel ein in 13 gezeigter Wafer 710 durch einen Herstellungsschritt ähnlich zu dem bei dem zweiten Beispiel gemäß dem zweiten Herstellungsverfahren hergestellt wurde, wird die Maske 701 entfernt und ein Ausheilvorgang durchgeführt. Folglich kann der in 15 gezeigte Wafer 810 hergestellt werden. In 15 sind Bestandteile, die ähnlich zu den in den 1, 2 und 13 gezeigten Bestandteilen sind, durch die gleichen Bezugszeichen bezeichnet.
  • Gemäß 15 sind eine n-Kathodenschicht 830 und eine p-Kollektorschicht 852 auf einer unteren Oberflächenseite des Wafers 810 benachbart zueinander ausgebildet. Eine Grenze 121 ist eine Grenze zwischen der Kathodenschicht 830 und der Kollektorschicht 852.
  • Ein Laserausheilvorgang wird auf der Grenze 121 auf der unteren Oberflächenseite des in 15 gezeigten Wafers 810 durchgeführt. Wenn ein Laserausheilvorgang durch Bestrahlen von Laserlicht auf der Grenze 121 durchgeführt wird, werden die Kathodenschicht 830 und die Kollektorschicht 852 in einer Umgebung der Grenze 121 lokal erhitzt. Folglich löschen sich n-Dotierstoffe in der Kathodenschicht 830 und p-Dotierstoffe in der Kollektorschicht 852 gegenseitig aus, und gemäß 16 wird eine niedrig dotierte Schicht 104 mit geringer Dotierstoffdichte ausgebildet. Zur Ausbildung der niedrig dotierten Schicht 104 zu einer n-Dotierstoffschicht muss beispielsweise nur die n-Dotierstoffdichte der Kathodenschicht 830 höher als die p-Dotierstoffdichte der Kollektorschicht 852 eingestellt sein. 17 zeigt ein Schaubild des Wafers 810 von einer unteren Oberflächenseite des Wafers 810. Gemäß dem dritten Herstellungsverfahren kann gemäß 17 die niedrig dotierte Schicht 104 an einem Teil zwischen der Kathodenschicht 830 und der Kollektorschicht 852 selektiv ausgebildet werden. Indem zunächst ein Laserausheilvorgang auf der gesamten Grenze 121 durchgeführt und die niedrig dotierte Schicht 104 zwischen der Kathodenschicht 830 und der Kollektorschicht 852 ausgebildet wird, die in 1 gezeigte gemeinsame Elektrode 60 auf der unteren Oberfläche des Wafers 810 ausgebildet wird, und sodann ein Chipschneidevorgang zum Trennen des Wafers 810 in individuelle Halbleitervorrichtungen durchgeführt wird, kann die Halbleitervorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel ausgebildet werden.
  • Selbst wenn gemäß vorstehender Beschreibung das dritte Herstellungsverfahren verwendet wird, kann die Maske zum Blockieren der Dotierstoffionen der ersten Leitfähigkeitsart bei dem Ionendotierschritt als eine Maske zum Blockieren von geladenen Teilchen bei dem Kristallfehlerausbildungsschritt auf dieselbe Weise verwendet werden, wie wenn das erste oder das zweite Herstellungsverfahren verwendet wird. Da die Position eines Endes des Ladungsträgerlebensdauersteuerbereichs und die Position der niedrig dotierten Schicht unter Verwendung einer einzelnen Maske zweckmäßig ausgerichtet werden können, kann ein Herstellungsschritt vereinfacht werden. Da zudem eine einzelne Maske verwendet wird, müssen nicht die Positionen einer Vielzahl von Masken miteinander ausgerichtet werden.
  • Ferner kann gemäß dem dritten Herstellungsverfahren gemäß 17 eine Halbleitervorrichtung hergestellt werden, bei der die niedrig dotierte Schicht an einem Teil zwischen der Kathodenschicht und der Kollektorschicht selektiv ausgebildet wird.
  • Darüber hinaus können bei dem ersten bis dritten Herstellungsverfahren der Ionendotierschritt oder der Kristallfehlerausbildungsschritt zuerst durchgeführt werden.
  • Zudem ist es ersichtlich, dass die Halbleitervorrichtung 10 durch ein anderes Verfahren als das vorstehend beschriebene erste, zweite und dritte Herstellungsverfahren hergestellt werden kann. Die in 3 gezeigte untere Oberfläche des Wafers 610 kann beispielsweise folgendem unterzogen werden: Dotieren durch erste n-Ionen unter Verwendung einer ersten Maske, die zur Entsprechung mit der Kathodenschicht 30 strukturiert ist; Dotieren durch zweite n-Ionen unter Verwendung einer zweiten Maske, die zur Entsprechung mit der niedrig dotierten Schicht 100 bei einer geringeren Dotierstoffdichte als die Dotierung mit den ersten n-Ionen strukturiert ist; Dotieren durch p-Ionen unter Verwendung einer dritten Maske, die zur Entsprechung mit der Kollektorschicht 52 strukturiert ist; und nachfolgendem Ausheilen.
  • Während bei der vorstehenden Beschreibung eine Halbleitervorrichtung mit einer n-dotierten niedrig dotierten Schicht beispielhaft beschrieben ist, kann anstatt dessen eine p-dotierte niedrig dotierte Schicht verwendet werden. Bei der in 1 gezeigten Halbleitervorrichtung 10 kann eine p-dotierte niedrig dotierte Schicht anstelle der n-dotierten niedrig dotierten Schicht 100 ausgebildet werden. Dabei ist die Dotierstoffdichte der p-dotierten niedrig dotierten Schicht niedriger als die Dichte der p-Dotierstoffe in der Kollektorschicht 52. Wie bei dem Fall der in 18 gezeigten Halbleitervorrichtung 10a kann zudem sowohl eine n-dotierte niedrig dotierte Schicht 111 als auch eine p-dotierte niedrig dotierte Schicht 112 bereitgestellt werden. Zudem können in 18 die Positionen der n-dotierten niedrig dotierten Schicht 111 und der p-dotierten niedrig dotierten 112 ausgetauscht werden. Darüber hinaus sind die zu den in 1 gezeigten Bestandteilen ähnlichen Bestandteile in 18 durch dieselben Bezugszeichen bezeichnet.
  • Auf dieselbe Weise wie bei einer n-dotierten niedrig dotierten Schicht weist eine p-dotierte niedrig dotierte Schicht einen höheren elektrischen Widerstand sowohl als die Kathodenschicht als auch als die Kollektorschicht auf. Selbst wenn eine p-dotierte niedrig dotierte Schicht anstelle der n-dotierten niedrig dotierten Schicht 100 in der in 1 gezeigten Halbleitervorrichtung ausgebildet wird, kann daher ein ähnlicher Vorteil in der Betriebsweise wie bei dem vorstehend beschriebenen Fall erhalten werden, bei dem die n-dotierte niedrig dotierte Schicht 100 ausgebildet wird. Selbst wenn eine p-dotierte niedrig dotierte Schicht ausgebildet wird, kann mit anderen Worten die Wirkung der Unterdrückung eines Anstiegs in der Durchlassspannung während eines IGBT-Betriebsvorgangs sowie die Wirkung der Verbesserung der Erholungseigenschaften einer Diode erhalten werden. Selbst wenn ein Kontaktwiderstand des p-dotierten niedrig dotierten Bereichs mit der gemeinsamen Elektrode sowohl höher als der Kontaktwiderstand des Kathodenbereichs mit der gemeinsamen Elektrode als auch höher als der Kontaktwiderstand des Kollektorbereichs mit der gemeinsamen Elektrode ist, kann zudem ein Anstieg bei der Durchlassspannung während eines IGBT-Betriebsvorgangs unterdrückt werden, und die Erholungseigenschaften einer Diode können effektiver verbessert werden, wie das auch bei der n-dotierten niedrig dotierten Schicht der Fall ist.
  • Selbst wenn die in 1 gezeigte Halbleitervorrichtung 10 mit einer p-dotierten niedrig dotierten Schicht anstelle der n-dotierten niedrig dotierten Schicht 100 versehen ist, kann die Halbleitervorrichtung 10 unter Verwendung des vorstehend beschriebenen ersten bis dritten Herstellungsverfahrens hergestellt werden.
  • Während bei der vorstehenden Beschreibung eine Halbleitervorrichtung beispielhaft beschrieben ist, bei der ein Ladungsträgerlebensdauersteuerbereich 39 in einem Diodenbereich 20 bereitgestellt ist, kann anstatt dessen gemäß 19 eine Halbleitervorrichtung 10b verwendet werden, die nicht mit einem Ladungsträgerlebensdauersteuerbereich versehen ist. Der in der Betriebsweise erreichte Vorteil, wenn die vorstehend beschriebene Halbleitervorrichtung eine niedrig dotierte Schicht aufweist, kann ebenfalls mit einer Halbleitervorrichtung erreicht werden, die nicht den Ladungsträgerlebensdauersteuerbereich aufweist. Darüber hinaus sind in 19 die zu den in 1 ähnlichen Bestandteile mit denselben Bezugszeichen bezeichnet. Eine den Ladungsträgerlebensdauersteuerbereich nicht aufweisende Halbleitervorrichtung kann unter Verwendung des vorstehend beschriebenen ersten bis dritten Verfahrens zur Herstellung der Halbleitervorrichtung 10 hergestellt werden, wenn dabei der Kristallfehlerausbildungsschritt nicht durchgeführt wird.
  • Während bei der vorstehenden Beschreibung die erste Leitfähigkeitsart als p-Typ und die zweite Leitfähigkeitsart als n-Typ angenommen ist, kann die erste Leitfähigkeitsart als n-Typ und die zweite Leitfähigkeitsart als p-Typ angenommen werden.

Claims (10)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (12), in dem ein Diodenbereich (20) und ein IGBT-Bereich (40) ausgebildet sind, wobei der Diodenbereich (20) umfasst: einen Anodenbereich (26) einer ersten Leitfähigkeitsart, der auf einer unteren Oberfläche des Halbleitersubstrates (12) freigelegt ist, einen Diodendriftbereich (28) einer zweiten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des Anodenbereichs (26) ausgebildet ist, und einen Kathodenbereich (30) einer zweiten Leitfähigkeitsart, der eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als der Diodendriftbereich (28) aufweist, und der auf einer unteren Oberflächenseite des Diodendriftbereichs (28) ausgebildet ist, wobei der Diodendriftbereich (28) eine obere Driftschicht (28a) und eine untere Driftschicht (28b) umfasst, die eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die obere Driftschicht (28a) aufweist; der IGBT-Bereich (40) umfasst: einen Emitterbereich (44) der zweiten Leitfähigkeitsart, der auf der oberen Oberfläche des Halbleitersubstrates (12) freigelegt ist, einen Körperbereich (48) der ersten Leitfähigkeitsart, der auf einer Seite und einer unteren Oberflächenseite des Emitterbereichs (44) und in Kontakt mit einer Emitterelektrode (42) ausgebildet ist, einen IGBT-Driftbereich (50) einer zweiten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des Körperbereichs (48) ausgebildet ist, einen Kollektorbereich (52) einer ersten Leitfähigkeitsart, der auf einer unteren Oberflächenseite des IGBT-Driftbereichs (50) ausgebildet ist, und eine Gatelektrode (54), die einem Bereich des Körperbereichs (48) über eine isolierende Schicht (56) zugewandt ist, wobei der Bereich des Körperbereichs (48) den Emitterbereich (44) von dem IGBT-Driftbereich (50) trennt, wobei der IGBT-Driftbereich (50) eine IGBT-Driftschicht (50a) und eine Pufferschicht (50b) umfasst, die eine höhere Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als die IGBT-Driftschicht (50a) aufweist; und die untere Driftschicht (28b) und die Pufferschicht (50b) auf einer oberen Seite des niedrig dotierten Bereichs (100) kontinuierlich zueinander ausgebildet sind, dadurch gekennzeichnet, dass ein niedrig dotierter Bereich (100) zwischen dem Kathodenbereich (30) und dem Kollektorbereich (52) auf einer unteren Oberfläche des Halbleitersubstrates (12) ausgebildet ist; und der niedrig dotierte Bereich (100) zumindest einen ersten niedrig dotierten Bereich der ersten Leitfähigkeitsart mit einer geringeren Dichte von Dotierstoffen der ersten Leitfähigkeitsart als der Kollektorbereich (52) oder einen zweiten niedrig dotierten Bereich der zweiten Leitfähigkeitsart mit einer geringeren Dichte von Dotierstoffen der zweiten Leitfähigkeitsart als der Kathodenbereich (30) aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner mit einer Elektrode (60) in Kontakt mit der unteren Oberfläche des Halbleitersubstrates (12), wobei der Kathodenbereich (30), der Kollektorbereich (52) und der niedrig dotierte Bereich (100) an der unteren Oberfläche des Halbleitersubstrates (12) freigelegt sind, und der Kontaktwiderstand des niedrig dotierten Bereichs (100) mit der Elektrode (60) höher als sowohl der Kontaktwiderstand des Kathodenbereichs (30) mit der Elektrode (60) als auch der Kontaktwiderstand des Kollektorsbereichs (52) mit der Elektrode (60) ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Grenze (72) zwischen dem Kathodenbereich (30) und dem niedrig dotierten Bereich (100) auf einer Seite des Diodenbereichs (20) von einer Position unter dem Körperbereich (48) des IGBT-Bereichs (40) in einer Draufsicht der Halbleitervorrichtung angeordnet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Lebensdauersteuerbereich (39) in dem Diodendriftbereich (28) ausgebildet ist, die Lebensdauer eines Ladungsträgers in dem Lebensdauersteuerbereich (39) kürzer als die in dem Diodendriftbereich (28) außerhalb des Lebensdauersteuerbereichs (39) ist, und ein Ende des Lebensdauersteuerbereichs (39) auf der Seite des IGBT-Bereichs (40) über dem niedrig dotierten Bereich (100) in einer Draufsicht der Halbleitervorrichtung angeordnet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein Trennbereich (70) einer ersten Leitfähigkeitsart in einem Bereich zwischen dem Diodenbereich (20) und dem IGBT-Bereich (40) ausgebildet ist, und sich von der oberen Oberfläche des Halbleitersubstrates (12) zu einer tieferen Position sowohl als ein unteres Ende des Anodenbereichs (26) als auch ein unteres Endes des Körperbereichs (48) erstreckt, und ein Ende des Lebensdauersteuerbereichs (39) auf der Seite (39a) des IGBT-Bereichs (40) in einer Draufsicht der Halbleitervorrichtung unter dem Trennbereich (70) angeordnet ist.
  6. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, das Verfahren umfasst: einen Maskierungsschritt zur Anordnung einer Maske (701) auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs (620) oder einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs (640) eines Halbleiterwafers; einen Ionendotierschritt zum Dotieren von Dotierstoffionen von einer unteren Oberflächenseite der Maske (701) in eine untere Oberfläche eines Halbleiterwafers und Ausbilden eines Ionendotierbereichs; und einen Ausheilschritt zum Ausheilen des Ionendotierbereichs, wobei der Ionendotierschritt umfasst: einen ersten Ionendotierschritt zum Dotieren der Dotierstoffionen in einer ersten Richtung (662) von einem Bereich, auf dem die Maske (701) bei dem Maskierungsschritt ausgebildet worden ist, bis zu einem Bereich, auf dem die Maske (701) nicht ausgebildet worden ist, wobei die erste Richtung (662) einen spitzen Winkel mit der unteren Oberfläche des Halbleiterwafers bildet, und einen zweiten Ionendotierschritt zum Dotieren der Dotierstoffionen in einer zweiten Richtung (664, 664a, 664b), welche die erste Richtung (662) schneidet.
  7. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüchen 1 bis 5, das Verfahren umfasst: einen Maskierungsschritt zum Anordnen einer Maske (701) auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs (620) oder einer unteren Oberflächenseite des IGBT-Ausbildungsbereichs (640) eines Halbleiterwafers; einen Ionendotierschritt zum Dotieren von Dotierstoffionen von einer unteren Oberflächenseite der Maske (701) in eine untere Oberfläche des Halbleiterwafers und Ausbilden eines Ionendotierbereichs, und einen Laserausheilschritt zum Durchführen eines Laserausheilvorgangs für den Ionendotierbereich mit der angeordneten Maske (701).
  8. Verfahren nach Anspruch 6 oder 7 zur Herstellung der Halbleitervorrichtung, wobei die Maske (701) bei dem Maskierungsschritt mit dem Halbleiterwafer über eine Bondschicht fixiert ist, die in Kontakt mit der unteren Oberfläche des Halbleiterwafers steht.
  9. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, das Verfahren umfasst: einen Maskierungsschritt zum Anordnen einer Maske (701) auf einer unteren Oberflächenseite eines Diodenausbildungsbereichs (620) und einer unteren Oberflächenseite eines IGBT-Ausbildungsbereichs (640) von einem Halbleiterwafer; einen Ionendotierschritt zum Dotieren von Dotierstoffionen von einer unteren Oberflächenseite der Maske (701) in eine untere Oberfläche des Halbleiterwafers und Ausbilden eines Kollektorbereichs (852) der ersten Leitfähigkeitsart und eines Kathodenbereichs (830) der zweiten Leitfähigkeitsart, die zueinander benachbart sind; und einen Laserausheilschritt zur Durchführung eines Laserausheilvorgangs für eine Grenze (72) zwischen dem Kollektorbereich (52) und dem Kathodenbereich (30) in der unteren Oberfläche des Halbleiterwafers.
  10. Verfahren nach einem der Ansprüche 6 bis 9 zur Herstellung der Halbleitervorrichtung, wobei die Maske (701) auf der unteren Oberflächenseite des IGBT-Ausbildungsbereichs (640) des Halbleiterwafers bei dem Maskierungsschritt angeordnet ist, und das Verfahren ferner einen Kristallfehlerausbildungsschritt zum Bestrahlen von geladenen Teilchen von der unteren Oberflächenseite der Maske (701) in die untere Oberfläche des Halbleiterwafers und Ausbilden des Kristallfehlers in dem Diodenausbildungsbereich (620) des Halbleiterwafers umfasst.
DE112010005443.6T 2010-04-02 2010-04-02 Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung Active DE112010005443B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/056094 WO2011125156A1 (ja) 2010-04-02 2010-04-02 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置

Publications (2)

Publication Number Publication Date
DE112010005443T5 DE112010005443T5 (de) 2013-01-24
DE112010005443B4 true DE112010005443B4 (de) 2019-03-14

Family

ID=44762143

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010005443.6T Active DE112010005443B4 (de) 2010-04-02 2010-04-02 Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US8686467B2 (de)
JP (1) JP5083468B2 (de)
KR (1) KR101218459B1 (de)
CN (1) CN102822968B (de)
DE (1) DE112010005443B4 (de)
WO (1) WO2011125156A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
WO2013069113A1 (ja) 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法
DE112012005981T5 (de) 2012-03-05 2015-04-09 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP5787853B2 (ja) * 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP5967065B2 (ja) * 2013-12-17 2016-08-10 トヨタ自動車株式会社 半導体装置
JP2015176927A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および絶縁ゲート型バイポーラトランジスタ
US9419148B2 (en) * 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
CN104979160A (zh) * 2014-04-04 2015-10-14 中国科学院微电子研究所 半导体器件的制作方法及ti-igbt的制作方法
JP6222702B2 (ja) * 2014-09-11 2017-11-01 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6641983B2 (ja) 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP2016174041A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6588774B2 (ja) * 2015-09-02 2019-10-09 株式会社東芝 半導体装置
WO2017047276A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6445952B2 (ja) 2015-10-19 2018-12-26 株式会社東芝 半導体装置
CN106711232A (zh) * 2015-11-16 2017-05-24 上海联星电子有限公司 一种快恢复二极管及其制作方法
JP6878848B2 (ja) * 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
DE112017003667B4 (de) * 2016-07-19 2022-03-17 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
JP6674395B2 (ja) 2017-02-03 2020-04-01 株式会社東芝 半導体装置
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置
JP7131003B2 (ja) 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
WO2019216085A1 (ja) * 2018-05-10 2019-11-14 富士電機株式会社 半導体装置の製造方法
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
CN113169226B (zh) * 2018-12-19 2024-05-31 三菱电机株式会社 半导体装置
JP7099404B2 (ja) * 2019-05-27 2022-07-12 株式会社デンソー 負荷駆動装置
DE102019125007B4 (de) * 2019-09-17 2022-06-30 Infineon Technologies Ag RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
JP7410900B2 (ja) 2021-03-17 2024-01-10 株式会社東芝 半導体装置
CN113224131B (zh) * 2021-04-27 2024-02-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
US20120007141A1 (en) * 2009-09-14 2012-01-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and igbt region

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260499A (ja) * 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US5969400A (en) 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
JPH09326495A (ja) * 1996-04-03 1997-12-16 Sharp Corp 薄膜トランジスタ及びその製造方法
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP4198251B2 (ja) 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4456006B2 (ja) * 2003-06-05 2010-04-28 三菱電機株式会社 半導体装置およびその製造方法
JP4231387B2 (ja) * 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP2006093520A (ja) * 2004-09-27 2006-04-06 Nikon Corp イオン注入方法、並びに、これを用いた電界効果トランジスタの製造方法及び固体撮像素子の製造方法
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP5332175B2 (ja) 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
CN102422416B (zh) 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03105977A (ja) 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JP2008192737A (ja) 2007-02-02 2008-08-21 Denso Corp 半導体装置
US20120007141A1 (en) * 2009-09-14 2012-01-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and igbt region

Also Published As

Publication number Publication date
US8686467B2 (en) 2014-04-01
DE112010005443T5 (de) 2013-01-24
CN102822968B (zh) 2016-08-03
KR101218459B1 (ko) 2013-01-22
WO2011125156A1 (ja) 2011-10-13
JPWO2011125156A1 (ja) 2013-07-08
JP5083468B2 (ja) 2012-11-28
US20130001639A1 (en) 2013-01-03
KR20120115529A (ko) 2012-10-18
CN102822968A (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102010040842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012204420B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112010005272B4 (de) Pin-diode
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012211544A1 (de) Halbleitervorrichtung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE112009004595T5 (de) Halbleitervorrichtung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE112013004146T5 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102021117405A1 (de) Halbleitervorrichtung
DE212018000097U1 (de) Halbleitervorrichtung
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013113540A1 (de) Transistorzellenanordnung mit halbleiterdiode
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007005347A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0027060000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE