DE102005028224B4 - Halbleiterbauteil mit einem Transistor - Google Patents
Halbleiterbauteil mit einem Transistor Download PDFInfo
- Publication number
- DE102005028224B4 DE102005028224B4 DE102005028224.5A DE102005028224A DE102005028224B4 DE 102005028224 B4 DE102005028224 B4 DE 102005028224B4 DE 102005028224 A DE102005028224 A DE 102005028224A DE 102005028224 B4 DE102005028224 B4 DE 102005028224B4
- Authority
- DE
- Germany
- Prior art keywords
- edge
- area
- potential
- semiconductor body
- cell field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000009467 reduction Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Halbleiterbauteil mit einem Transistor (1), mit einem Halbleiterkörper (2), in dem ein Zellenfeldbereich (3) und ein Randbereich (4) ausgebildet sind, wobei der Randbereich (4) den Zellenfeldbereich (3) wenigstens teilweise umgibt beziehungsweise an diesen angrenzt, und wobei – im oberen Teil des Zellenfeldbereichs (3) ein Sourcebereich (5), und im unteren Teil des Zellenfeldbereichs (3) ein Drainbereich (6) ausgebildet sind, – innerhalb des Randbereichs (4) eine elektrische Randleitungsstruktur (13) vorgesehen ist, die oberhalb des Halbleiterkörpers (2) angeordnet, mit diesem kapazitiv gekoppelt und gegenüber diesem elektrisch isoliert ist, und – unterhalb der elektrischen Randleitungsstruktur innerhalb des Halbleiterkörpers (2) eine Randtrenchstruktur (15) vorgesehen ist, in die eine gegenüber dem Halbleiterkörper (2) isolierte Randelektrodenstruktur (16) eingebettet ist, wobei – die Randelektrodenstruktur (16) auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial oder auf Sourcepotenzial gesetzt ist und – die elektrische Randleitungsstruktur (13) ein durch eine Isolationsschicht (14) von der Randelektrodenstruktur (16) beabstandeter und elektrisch getrennter Teil eines entsprechenden Speicherbereichs/Logikbereichs/Ansteuerbereichs ist, und wobei die Randtrenchstruktur (15) mehrere im Wesentlichen parallel zueinander verlaufende Randtrenches aufweist, in denen jeweils, in einer vom Zellenfeldbereich zum Randbereich verlaufenden lateralen Richtung, eine einzelne Randelektrode ausgebildet ist.
Description
- Die Erfindung betrifft einen Transistor, der einen Halbleiterkörper aufweist, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt bzw. an diesen angrenzt, und wobei im oberen Teil des Zellenfeldbereichs ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet sind.
- Transistoren der oben genannten Art weisen innerhalb des Randbereichs gewöhnlicherweise Randelektrodenstrukturen oder Randleitungsstrukturen auf, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert sind. Die Randelektrodenstrukturen bzw. Randleitungsstrukturen dienen hierbei zur Kontaktierung bestimmter Teile innerhalb des Zellenfeldbereichs bzw. zur Ansteuerung des Zellenfeldbereichs. Ein Nachteil derartiger Transistoren ist, dass innerhalb des Randbereichs kapazitive Kopplungen zwischen dem im Drainbereich vorherrschenden Drainpotenzial und der Randelektrodenstruktur/Randleitungsstruktur auftreten können. Eine derartige Kopplung stört das innerhalb der Randelektrodenstruktur vorherrschende Potenzial bzw. innerhalb der Randleitungsstruktur geführte Signale. Dies kann bei Leistungstransistoren zu verzögertem Schaltverhalten und damit zu erhöhter Verlustleistung führen.
- Aus den Druckschriften
WO 03/023 861 A2 DE 199 01 386 A1 undDE 102 12 149 A1 sind Grabentransistorvorrichtungen bekannt. Aus den DruckschriftenDE 100 41 344 A1 undUS 2005/0 098 846 A1 - Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleiterbauteil mit einem Transistor anzugeben, mit dem dieser Nachteil umgangen werden kann.
- Zur Lösung dieser Aufgabe stellt die Erfindung Halbleiterbauteile gemäß den Patentansprüchen 1, 9 und 11 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
- Das Halbleiterbauelement weist einen Halbleiterkörper auf, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt. Im oberen Teil des Zellenfeldbereichs sind ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet. Innerhalb des Randbereichs ist eine erste Randelektrodenstruktur und/oder eine Randleitungsstruktur vorgesehen, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert sind. Unterhalb der ersten Randelektrodenstruktur und/oder Randleitungsstruktur ist innerhalb des Halbleiterkörpers eine Randtrenchstruktur vorgesehen, in die eine gegenüber dem Halbleiterkörper isolierte zweite Randelektrodenstruktur eingebettet ist. Die zweite Randelektrodenstruktur ist hierbei auf ein zwischen Drain- und Sourcepotenzial liegendes Potenzial gesetzt. Des Weiteren kann die Randelektrodenstruktur auf Sourcepotenzial liegen.
- Die erfindungsgemäß vorgesehene zweite Randelektrodenstruktur bewirkt eine Reduzierung der kapazitiven Kopplung zwischen dem Drainpotenzial und der ersten Randelektrodenstruktur/der Randleitungsstruktur, da durch die zweite Randelektrodenstruktur ein ”Herausdrängen” des elektrischen Felds aus dem von der zweiten Randtrenchstruktur durchsetzten Teil des Halbleiterkörperbereichs bewirkt werden kann.
- Der Transistor kann beispielsweise als Trenchtransistor ausgestaltet sein. In diesem Fall ist innerhalb des Zellenfeldbereichs eine Zellenfeldtrenchstruktur ausgebildet, in die eine Zellenfeldelektrodenstruktur eingebettet ist, die gegenüber dem Halbleiterkörper elektrisch isoliert ist und eine Gateelektrodenstruktur (im Chip) aufweist. Die Zellenfeldelektrodenstruktur kann hierbei eine Feldelektrodenstruktur aufweisen, die zumindest teilweise unterhalb der Gateelektrodenstruktur vorgesehen ist. Ein derartiger Trenchtransistor ist unter der Bezeichnung ”Feldplatten-Transistor” bekannt.
- Die Randtrenchstruktur weist in einer bevorzugten Ausführungsform mehrere parallel zueinander verlaufende Randtrenches auf. Die Abmessungen der Randtrenches entsprechen hierbei vorzugsweise den Abmessungen der Zellenfeldtrenches oder fallen kleiner als die Abmessungen der Zellenfeldtrenches aus. Vorteil hierbei ist, dass die Randtrenches zusammen mit den Zellenfeldtrenches in einem gemeinsamen Prozessschritt herstellbar sind; zur Herstellung der Randtrenches ist kein eigener Prozessschritt notwendig.
- Vorzugsweise entsprechen die Abmessungen der Mesagebiete (die zwischen den Trenches befindlichen Gebiete des Halbleiterkörpers) zwischen den Randtrenches in etwa den Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches oder fallen kleiner als die Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches aus. Die Erfindung ist jedoch nicht hierauf beschränkt, d. h. die Abmessungen der Mesagebiete zwischen den Randtrenches können auch größer ausfallen als die Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches.
- In einer besonders bevorzugten Ausführungsform sind die Abmessungen der Mesagebiete zwischen den Randtrenches so bemessen, dass innerhalb der Mesagebiete vorhandene Ladungen im Sperrzustand vollständig aus den Mesagebieten ausgeräumt werden. Auf diese Art und Weise lässt sich eine besonders gute Absenkung der kapazitiven Kopplung zwischen Drainpotenzial und der ersten Randelektrodenstruktur/Randleitungsstruktur erzielen. Die Erfindung ist jedoch nicht hierauf beschränkt, d. h. die Abmessungen der Mesagebiete zwischen den Randtrenches können auch so ausfallen, dass innerhalb der Mesagebiete vorhandene Ladungen im Sperrzustand nicht vollständig aus den Mesagebieten ausgeräumt werden. Die erste Randelektrodenstruktur kann beispielsweise eine auf Gatepotenzial liegende Ringelektrode sein, die mit der Gateelektrodenstruktur elektrisch verbunden ist und zur Kontaktierung der Gateelektrodenstruktur bzw. zur Gleichverteilung des Gatepotenzials über die Gateelektrodenstruktur dient. In diesem Fall ist die erste Randelektrodenstruktur mit der Gateelektrodenstruktur elektrisch verbunden.
- Die Erfindung stellt des Weiteren einen Transistor bereit, der einen Halbleiterkörper des einen Leitungstyps aufweist, wobei in dem Halbleiterkörper ein Zellenfeldbereich und ein Randbereich ausgebildet sind, und der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt. Im oberen Teil des Zellenfeldbereichs ist ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet. Innerhalb des Randbereichs sind eine Randelektrodenstruktur und/oder Randleitungsstruktur vorgesehen, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert ist. Unterhalb der ersten Randelektrodenstruktur und/oder elektrischen Randleitungsstruktur ist innerhalb des Halbleiterkörpers eine Kompensationsstruktur des anderen Leitungstyps vorgesehen, die auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial gesetzt ist. Vorzugsweise liegt das Potenzial der Kompensationsstruktur auf Sourcepotenzial.
- Die Kompensationsstruktur hat einen ähnlichen Effekt wie die vorangehende zweite Randelektrodenstruktur: Im Sperrfall des Transistors werden im Bereich des Halbleiterkörpers, der unter der ersten Randelektrodenstruktur/Randleitungsstruktur vorgesehen ist, vorhandene Ladungsträger ausgeräumt; auf diese Art und Weise kann eine Absenkung der kapazitiven Kopplung zwischen Drainpotenzial und Randelektrodenstruktur/Randleitungsstruktur bewirkt werden.
- Die Erfindung stellt in ihrer allgemeinsten Form ein Halbleiterbauteil mit einem auf variierendem Potenzial liegenden Halbleiterkörper des einen Leitungstyps bereit. Oberhalb des Halbleiterkörpers ist eine erste Elektrodenstruktur und/oder Leitungsstruktur vorgesehen, die gegenüber dem Halbleiterkörper elektrisch isoliert ist. Unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur (d. h. innerhalb des Halbleiterkörpers) ist eine Kompensationsstruktur des anderen Leitungstyps vorgesehen, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist. Alternativ bzw. zusätzlich ist eine unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur (d. h. innerhalb des Halbleiterkörpers) eine Randtrenchstruktur vorgesehen, in die eine gegenüber dem Halbleiterkörper isolierte zweite Elektrodenstruktur eingebettet ist. Das Potenzial der zweiten Elektrodenstruktur unterscheidet sich von dem variierenden Potenzial des Halbleiterkörpers.
- Das Potenzial der zweiten Elektrodenstruktur bzw. der Kompensationsstruktur ist vorzugsweise ein festes Potenzial, z. B. Massepotenzial.
- Die Erfindung lässt sich auf beliebige Halbleiterbauteile anwenden, z. B. auf einen Speicherchip, Logikchip oder ein Leistungs-Halbleiterbauteil, wobei die Elektrodenstruktur und/oder Leitungsstruktur jeweils Teil entsprechender Speicherbereiche/Logikbereiche/Ansteuerbereiche ist.
- Die Erfindung wird im Folgenden unter Bezugnahme auf die Figur in beispielsweiser Ausführungsform erläutert. Es zeigt:
-
1 ein Ausschnitts einer bevorzugten Ausführungsform des erfindungsgemäßen Transistors in Querschnittsdarstellung. -
1 zeigt einen Trenchtransistor1 , der einen Halbleiterkörper2 aufweist, in dem ein Zellenfeldbereich3 sowie ein Randbereich4 ausgebildet sind. Der Randbereich4 umgibt den Zellenfeldbereich3 . Im oberen Teil des Zellenfeldbereichs3 ist ein Sourcebereich5 , und im unteren Bereich des Zellenfeldbereichs3 ein Drainbereich6 ausgebildet. Innerhalb des Zellenfeldbereichs3 ist eine Zellenfeldtrenchstruktur7 vorgesehen, in die eine Zellenfeldelektrodenstruktur eingebettet ist, die gegenüber dem Halbleiterkörper2 mittels einer ersten und zweiten Isolationsschicht9 1 und9 2 elektrisch isoliert ist. Die Zellenfeldelektrodenstruktur8 weist eine Gateelektrodenstruktur10 sowie eine Feldelektrodenstruktur11 auf, die voneinander durch eine Isolationsschicht12 elektrisch isoliert werden. Innerhalb des Randbereichs3 ist eine Randelektrodenstruktur13 (Gate-Randring) vorgesehen, die oberhalb des Halbleiterkörpers2 angeordnet ist und gegenüber diesem mittels einer Isolationsschicht14 elektrisch isoliert ist. Unterhalb der Randelektrodenstruktur13 ist eine Randtrenchstruktur15 vorgesehen, die in dieser Ausführungsform aus mehreren parallel zueinander verlaufenden Randtrenches besteht. In die Randtrenchstruktur15 ist eine mittels der Isolationsschichten9 1 und9 2 gegenüber dem Halbleiterkörper2 elektrisch isolierte Randelektrodenstruktur16 eingebettet, deren Potenzial auf Sourcepotenzial liegt. - Die Mesagebiete
17 zwischen den Randtrenches sind so ausgestaltet, dass im Sperrfall des Trenchtransistors1 eine vollständige Ausräumung von innerhalb der Mesagebiete17 vorhandenen Ladungsträgern bewirkt werden kann. Hierdurch kann eine optimale Reduzierung der Kopplung zwischen der Randelektrodenstruktur13 und des innerhalb des Drainbereichs6 vorherrschenden Drainpotenzials bewirkt werden. - In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden:
Bei aktuellen Power-MOSFETs (Metall-Oxid-Semiconductor-Feldeffekttransistor) wird neben einem möglichst geringen Durchlasswiderstand auch die Reduzierung der Gate-Drain-Rückwirkungskapazität immer wichtiger. Diese Kapazität ist wesentlich für dynamische Schaltverluste verantwortlich. Im aktiven Zellenfeld von Trenchtransistoren kann dies z. B. durch die Einführung einer Sourceelektrode unter der Gateelektrode realisiert werden. Durch die rasch fortschreitende Reduzierung des spezifischen Widerstandes von Technologiegeneration zu Technologiegeneration und des damit verbundenen Shrinks des Silizium-Chips gewinnt der Beitrag der Randkonstruktion an der gesamten Produkt-Rückwirkungskapazität immer mehr an Bedeutung. Aus diesem Grund muss bei Vorhandensein eines Gate-Randringes darauf geachtet werden, dass die kapazitive Ankopplung des Drainpotenzials an den Gate-Randring minimal wird. Im Folgenden wird gezeigt, wie dies ohne zusätzliche Lithografie-Maske auf einfache Art und Weise realisiert werden kann. - Die Reduzierung der kapazitiven Ankopplung wird im Stand der Technik dadurch erzielt, dass die im Zellenfeld vorhandene Source-Poly-Elektrode mit Hilfe einer Lackmaske beim Rückätzen abgedeckt wird und als leitfähige, auf Sourcepotenzial liegende Zwischenschicht das im Substrat anliegende Drainpotenzial gegenüber des oben liegenden Gate-Ringes abschirmt. Nachteilig im Prozess wirkt sich hierbei die erhöhte Topologie und die lokal reduzierte ”open area” bei der Trenchätzung aus. Außerdem kann nicht auf Source-Poly-Lithografie verzichtet werden, selbst wenn dies aus Gründen einer intelligenten Ankontaktierung Metall-Source-Poly (”3-Masken-Prozess”) denkbar wäre.
- Erfindungsgemäß wird durch eng nebeneinander liegende Trenches, gefüllt mit dickem Feldoxid und leitfähigem Polysilizium (kontaktiert auf Sourcepotenzial), bei anliegender Drainspannung am Substrat im Silizium zwischen den Trenches das elektrische Feld herausgedrängt. Damit kann die kapazitive Kopplung zwischen Drain und Gatering (auf Zwischenoxid über den Trenches) erheblich reduziert werden. Diese Strukturen können ohne zusätzliche Masken (beim 3-Masken-Prozess nur durch Trench) hergestellt werden. Es ergeben sich keine Topologiestufen, die nachfolgende kritische lithografische Ebenen (z. B. Kontaktloch) negativ beeinflussen. Die lokale ”open area” beim Trenchätzen ist für Chip-Rand und aktives Zellenfeld vorzugsweise ngleich, was für eine stabile Plasma-Trench-Ätzung wünschenswert ist.
- Ein wesentlicher Aspekt der Erfindung ist demnach das Verwenden von dicht nebeneinander liegenden Trenches, die mit Sourceelektroden gefüllt sind, die durch eine laterale Feldplattenwirkung verhindern, dass das Drainpotenzial der Rückseite an die Oberfläche des Halbleiterkörpers gelangt. Dieser Effekt kann zur Abschirmung elektrischer Leitungen ausgenutzt werden.
- Die Erfindung kann beispielsweise im Zusammenhang mit Power-MOSFETS angewandt werden (siehe
1 ): Erzielt wird eine Verringerung der kapazitiven Kopplung Drainpotenzial-zu-Gatering. Die Erfindung kann beispielsweise im Zusammenhang mit SMART Power/Logik (vorzugsweise bei Technologien, die einen Trench verwenden) angewandt werden: Erzielt wird eine Abschirmung des Übersprechverhaltens Substrat-Logikleitung an der Halbleiterkörper-Oberfläche. Bei CoolMOSTM-Technologien ist auch eine p-/n-Säulenstruktur in der Epi-Schicht möglich, die durch das Kompensationsprinzip das Drainpotenzial vom Metall-Gatering auf Zwischenoxid abschirmt. - Referenzen:
-
- US-Patent
US 6 690 062 B2 , - Deutsche Patentanmeldung:
DE 10 2004 024 660 A1
Claims (12)
- Halbleiterbauteil mit einem Transistor (
1 ), mit einem Halbleiterkörper (2 ), in dem ein Zellenfeldbereich (3 ) und ein Randbereich (4 ) ausgebildet sind, wobei der Randbereich (4 ) den Zellenfeldbereich (3 ) wenigstens teilweise umgibt beziehungsweise an diesen angrenzt, und wobei – im oberen Teil des Zellenfeldbereichs (3 ) ein Sourcebereich (5 ), und im unteren Teil des Zellenfeldbereichs (3 ) ein Drainbereich (6 ) ausgebildet sind, – innerhalb des Randbereichs (4 ) eine elektrische Randleitungsstruktur (13 ) vorgesehen ist, die oberhalb des Halbleiterkörpers (2 ) angeordnet, mit diesem kapazitiv gekoppelt und gegenüber diesem elektrisch isoliert ist, und – unterhalb der elektrischen Randleitungsstruktur innerhalb des Halbleiterkörpers (2 ) eine Randtrenchstruktur (15 ) vorgesehen ist, in die eine gegenüber dem Halbleiterkörper (2 ) isolierte Randelektrodenstruktur (16 ) eingebettet ist, wobei – die Randelektrodenstruktur (16 ) auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial oder auf Sourcepotenzial gesetzt ist und – die elektrische Randleitungsstruktur (13 ) ein durch eine Isolationsschicht (14 ) von der Randelektrodenstruktur (16 ) beabstandeter und elektrisch getrennter Teil eines entsprechenden Speicherbereichs/Logikbereichs/Ansteuerbereichs ist, und wobei die Randtrenchstruktur (15 ) mehrere im Wesentlichen parallel zueinander verlaufende Randtrenches aufweist, in denen jeweils, in einer vom Zellenfeldbereich zum Randbereich verlaufenden lateralen Richtung, eine einzelne Randelektrode ausgebildet ist. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor ein Trenchtransistor ist, wobei innerhalb des Zellenfeldbereichs (
3 ) eine Zellenfeldtrenchstruktur (7 ) ausgebildet ist, in die eine Zellenfeldelektrodenstruktur (8 ) eingebettet ist, die gegenüber dem Halbleiterkörper (2 ) elektrisch isoliert ist und eine Gateelektrodenstruktur (10 ) aufweist. - Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Zellenfeldelektrodenstruktur (
8 ) eine Feldelektrodenstruktur (11 ) aufweist, die unterhalb der Gateelektrodenstruktur (10 ) vorgesehen ist. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Abmessungen der Randtrenches (
15 ) kleiner als die Abmessungen von Zellenfeldtrenches (7 ) sind. - Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Abmessungen der Mesagebiete (
17 ) zwischen den Randtrenches (15 ) in etwa den Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches (7 ) entsprechen oder kleiner als die Abmessungen der Mesagebiete (17 ) zwischen den Zellenfeldtrenches (7 ) sind. - Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet, dass die Abmessungen der Mesagebiete (
17 ) zwischen den Randtrenches (15 ) so bemessen sind, dass innerhalb der Mesagebiete (17 ) vorhandene Ladungen im Sperrzustand vollständig aus den Mesagebieten (17 ) ausgeräumt werden. - Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Gate-Leitung eine auf Gatepotenzial liegende Ringelektrode (
13 ) ist, die mit der Gateelektrodenstruktur (10 ) elektrisch verbunden ist. - Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Randleitungsstruktur (
13 ) mit der Gateelektrodenstruktur (10 ) elektrisch verbunden ist. - Halbleiterbauteil mit Transistor, mit einem Halbleiterkörper des einen Leitungstyps, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt, und wobei: – im oberen Teil des Zellenfeldbereichs ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet sind, – innerhalb des Randbereichs eine elektrische Randleitungsstruktur vorgesehen ist, die oberhalb des Halbleiterkörpers angeordnet, mit diesem kapazitiv gekoppelt und gegenüber diesem elektrisch isoliert ist, und – unterhalb der Randleitungsstruktur innerhalb des Halbleiterkörpers eine Kompensationsstruktur des anderen Leitungstyps vorgesehen ist, wobei – die Kompensationsstruktur auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial gesetzt ist, und – die elektrische Randleitungsstruktur ein durch eine Isolationsschicht von der Kompensationsstruktur beabstandeter und elektrisch getrennter Teil eines entsprechenden Speicherbereichs/Logikbereichs/Ansteuerbereichs ist, und wobei die Kompensationsstruktur mehrere im Wesentlichen parallel zueinander verlaufende Säulenstrukturen aufweist.
- Halbleiterbauteil nach Anspruch 9, dadurch gekennzeichnet, dass die Kompensationsstruktur auf Sourcepotenzial gesetzt ist.
- Halbleiterbauteil, mit einem auf variierendem Potenzial liegenden Halbleiterkörper des einen Leitungstyps, oberhalb dessen eine elektrische Leitungsstruktur vorgesehen ist, die gegenüber dem Halbleiterkörper elektrisch isoliert ist, wobei – unterhalb der Leitungsstruktur innerhalb des Halbleiterkörpers eine Kompensationsstruktur des anderen Leitungstyps vorgesehen ist, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist, – unterhalb der Leitungsstruktur innerhalb des Halbleiterkörpers eine Randtrenchstruktur (
15 ) vorgesehen ist, in die eine gegenüber dem Halbleiterkörper (2 ) isolierte Randelektrodenstruktur (16 ) eingebettet ist, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist, und – die elektrische Leitungsstruktur (13 ) ein durch eine Isolationsschicht (14 ) von der Randelektrodenstruktur (16 ) beabstandeter und elektrisch getrennter Teil eines entsprechenden Speicherbereichs/Logikbereichs/Ansteuerbereichs ist, und wobei die Kompensationsstruktur mehrere im Wesentlichen parallel zueinander verlaufende Säulenstrukturen aufweist. - Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, dass das Potenzial der Randelektrodenstruktur bzw. der Kompensationsstruktur ein festes Potenzial, insbesondere Massepotenzial, ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005028224.5A DE102005028224B4 (de) | 2005-06-17 | 2005-06-17 | Halbleiterbauteil mit einem Transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005028224.5A DE102005028224B4 (de) | 2005-06-17 | 2005-06-17 | Halbleiterbauteil mit einem Transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005028224A1 DE102005028224A1 (de) | 2006-12-28 |
DE102005028224B4 true DE102005028224B4 (de) | 2015-08-20 |
Family
ID=37513415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005028224.5A Expired - Fee Related DE102005028224B4 (de) | 2005-06-17 | 2005-06-17 | Halbleiterbauteil mit einem Transistor |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005028224B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9837530B2 (en) | 2014-09-30 | 2017-12-05 | Infineon Technologies Ag | Semiconductor device and method of manufacturing the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014112371B4 (de) | 2014-08-28 | 2023-11-23 | Infineon Technologies Austria Ag | Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19901386A1 (de) * | 1998-01-27 | 1999-09-23 | Fairchild Semiconductor | Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie |
DE10041344A1 (de) * | 1999-08-23 | 2001-03-01 | Fuji Electric Co Ltd | SJ-Halbleitervorrichtung |
WO2003023861A2 (en) * | 2001-09-13 | 2003-03-20 | Koninklijke Philips Electronics N.V. | Edge termination in mos transistors |
DE10212149A1 (de) * | 2002-03-19 | 2003-10-16 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
US20050098846A1 (en) * | 2003-03-10 | 2005-05-12 | Tatsuji Nagaoka | MIS-type semiconductor device |
-
2005
- 2005-06-17 DE DE102005028224.5A patent/DE102005028224B4/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19901386A1 (de) * | 1998-01-27 | 1999-09-23 | Fairchild Semiconductor | Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie |
DE10041344A1 (de) * | 1999-08-23 | 2001-03-01 | Fuji Electric Co Ltd | SJ-Halbleitervorrichtung |
WO2003023861A2 (en) * | 2001-09-13 | 2003-03-20 | Koninklijke Philips Electronics N.V. | Edge termination in mos transistors |
DE10212149A1 (de) * | 2002-03-19 | 2003-10-16 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
US20050098846A1 (en) * | 2003-03-10 | 2005-05-12 | Tatsuji Nagaoka | MIS-type semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9837530B2 (en) | 2014-09-30 | 2017-12-05 | Infineon Technologies Ag | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
DE102005028224A1 (de) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE102007061191B4 (de) | Halbleiterbauelement mit einem Halbleiterkörper | |
DE102005041256B4 (de) | Trenchtransistor | |
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE10239815B4 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
DE102004052678B3 (de) | Leistungs- Trenchtransistor | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
AT505498A2 (de) | Selbstjustierende graben-mosfet-struktur und herstellungsverfahren | |
DE112006003451T5 (de) | Grabenfeldplattenabschluss für Leistungsvorrichtungen | |
DE10153315B4 (de) | Halbleiterbauelement | |
DE102005023026A1 (de) | Leistungshalbleiterbauelement mit Plattenkondensator-Struktur | |
DE112013002217B4 (de) | IGBT mit hoher Emitter-Gate-Kapazität | |
DE112012002136T5 (de) | Halbleitervorrichtung | |
DE102009011349B4 (de) | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips | |
DE102020116653A1 (de) | Siliziumcarbid-halbleiterbauelement | |
DE19833214C1 (de) | J-FET-Halbleiteranordnung | |
DE102005028224B4 (de) | Halbleiterbauteil mit einem Transistor | |
DE10085054B4 (de) | Trench-IGBT | |
DE102004052153B4 (de) | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung | |
DE19902749C2 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
DE102004009323A1 (de) | Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung | |
DE10310554B4 (de) | Feldeffekttransistor und Verstärkerschaltung mit dem Feldeffekttransistor | |
EP0586716A1 (de) | Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit | |
DE10005772B4 (de) | Trench-MOSFET | |
DE102004041892B4 (de) | Trenchtransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |