JP5225546B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5225546B2
JP5225546B2 JP2005374170A JP2005374170A JP5225546B2 JP 5225546 B2 JP5225546 B2 JP 5225546B2 JP 2005374170 A JP2005374170 A JP 2005374170A JP 2005374170 A JP2005374170 A JP 2005374170A JP 5225546 B2 JP5225546 B2 JP 5225546B2
Authority
JP
Japan
Prior art keywords
partial region
resistance
impurity concentration
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005374170A
Other languages
English (en)
Other versions
JP2007180116A (ja
Inventor
佳晋 服部
京子 岡田
庄一 山内
仁 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2005374170A priority Critical patent/JP5225546B2/ja
Priority to DE102006060384A priority patent/DE102006060384B4/de
Priority to US11/645,792 priority patent/US7633123B2/en
Publication of JP2007180116A publication Critical patent/JP2007180116A/ja
Application granted granted Critical
Publication of JP5225546B2 publication Critical patent/JP5225546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、温度の変化に対するオン抵抗の変化率が小さい半導体装置に関する。特に、スーパージャンクション構造を有する半導体装置に関する。
耐圧を確保するために、不純物を低濃度に含む領域（ドリフト領域と称されることが多い）を利用する半導体装置が開発されている。
ドリフト領域を利用すると、半導体装置の耐圧を高めることができる一方において、半導体装置のオン抵抗を増大させやすい。半導体装置の耐圧を高めるのと同時に半導体装置のオン抵抗を下げる技術が活発に研究されている。
上記課題を解決するために、いわゆるスーパージャンクション構造が提案されている。スーパージャンクション構造は、一対の主電極を結ぶ方向に伸びているとともに第１導電型の不純物を含んでいる第１部分領域と、その第１部分領域と平行に伸びているとともに第２導電型の不純物を含んでいる第２部分領域を備えている。上記において、第１導電型は、一対の主電極の間を移動するキャリアの導電型に等しい。スーパージャンクション構造では、主電極が広がっている面内において第１部分領域と第２部分領域の組み合わせが繰り返されており、その面内で観察すると第１部分領域が第２部分領域によって挟まれているとともに第２部分領域が第１部分領域によって挟まれている。
図１１は、非特許文献１に示されている半導体装置のオン抵抗を表しており、縦軸にオン抵抗を示し、横軸に半導体装置の温度を示している。カーブ６２は、半導体のセルピッチが６μｍの場合のオン抵抗を示しており、カーブ６４は、半導体のセルピッチが６．２μｍの場合のオン抵抗を示している。セルピッチが６．２μｍの場合の方が、セルピッチが６μｍの場合よりも、オン抵抗が低い。従来の技術では、半導体装置の耐圧を高めるのと同時に半導体装置のオン抵抗を下げることに主眼をおいており、図１１は、半導体装置のオン抵抗を下げるためには、第２部分領域によって挟まれている第１部分領域の存在距離を広げることが有利であることを示している。
ISPSD (International Symposium on Power Semiconductor Devices and ICs) Proceedings, pp.35-38, 2005年
しかしながら、図１１に例示するように、半導体装置のオン抵抗は温度によって大きく変動する。従来の技術では、半導体装置の側では、耐圧を高めるのと同時に半導体装置のオン抵抗を下げることを主眼として開発しており、温度変化に対しては半導体装置の冷却技術を改良することによって半導体装置の動作温度を安定させることによって対処しようとしている。
半導体装置でパワー電力をスイッチングする場合、半導体装置は発熱する。通常の半導体装置は、室温（２７℃）から１５０℃の範囲で安定的に動作することが望ましい。現状のドリフト領域を利用する半導体装置では、２７℃のときのオン抵抗をＲ１として１５０℃のときのオン抵抗をＲ２としたときのＲ２／Ｒ１が、１．８倍以上となっている。Ｒ２／Ｒ１が１．８倍以上の半導体装置をパワー電力のスイッチング素子に用いる場合には、極めて精巧な冷却装置で半導体装置を冷却することによって、半導体装置の動作温度を狭い温度範囲内に維持することを必要とする。現状の技術では、放熱板と冷却水経路を複雑に組み合わせた精巧な冷却装置を用いて半導体装置を冷却している。
本発明では、温度に対するオン抵抗の変化率が小さな半導体装置を実現する。具体的には、前記したＲ２／Ｒ１が１．８倍未満の半導体装置を実現する。Ｒ２／Ｒ１が１．８倍未満であると、半導体装置の冷却装置に必要とされる仕様が大幅に緩和される。半導体装置の冷却装置を画期的に簡素化することが可能となる。特に、そのことは半導体装置を車載する場合に顕著となり、Ｒ２／Ｒ１が１．８倍未満であると、半導体装置の冷却装置を車載することが画期的に容易となる。
スーパージャンクション構造を有するＭＯＳＦＥＴと、そのオン抵抗が温度に依存して変化する現象を説明するのに先立って、それ以前のＭＯＳＦＥＴ１１０を図４を参照して説明する。従来のＭＯＳＦＥＴ１１０は、ｎ＋型ドレイン層１１２の表面に、ｎ型ドリフト層１３２が形成されている。ｎ型ドリフト層１３２の表面に、ｐ型ボディ層１２４が作成されている。ｐ型ボディ層１２４の表面に、ｎ＋型ソース領域１２６と、ｐ＋型ボディコンタクト領域１２８が形成されている。ｎ＋型ソース領域１２６とｎ型ドリフト層１３２を隔てているｐ型ボディ層１２４を貫通するように、トレンチゲート電極１２０が形成されている。トレンチゲート電極１２０は、絶縁膜１１８によって、ｐ型ボディ層１２４から電気的に隔てられている。
図１に示すように、スーパージャンクション構造を有するＭＯＳＦＥＴ１０は、従来のＭＯＳＦＥＴ１１０のｎ型ドリフト層１３２に、ｐ型コラム３２ａとｎ型コラム３２ｂを単位とする互層が繰返し出現するスーパージャンクション構造３０を有する。
スーパージャンクション構造３０を有するＭＯＳＦＥＴ１０の２７℃でのオン抵抗を基準とした場合の、温度に対するオン抵抗の変化率を、図６に示す。オン抵抗の変化率は次の式（１）で得られる。
オン抵抗の変化率＝Ｒ２／Ｒ１ （１）
上記において、Ｒ１は２７℃におけるＭＯＳＦＥＴ１０のオン抵抗、Ｒ２は与えられた温度におけるＭＯＳＦＥＴ１０のオン抵抗を示している。
図６の縦軸はオン抵抗の変化率を示し、横軸は半導体装置の温度を示している。カーブ４２は、ｎ型コラム３２ｂの不純物濃度が１×１０１５ｃｍ−３の場合のオン抵抗の変化率を示し、カーブ４４は、ｎ型コラム３２ｂの不純物の濃度が１×１０１６ｃｍ−３の場合のオン抵抗の変化率を示し、カーブ４６は、ｎ型コラム３２ｂの不純物濃度が１×１０１７ｃｍ−３の場合のオン抵抗の変化率を示している。いずれも、ｎ型コラム３２ｂの幅は１．４μｍであり、ｐ型コラム３２ａの幅は１．２μｍである。カーブ４８については後記する。
カーブ４４とカーブ４６を比較すると明らかに、ｎ型コラム３２ｂの不純物濃度が高くなると、温度に対するオン抵抗の変化率は小さくなることがわかる。それは、下記の理由による。
図５に、図４に示した従来のＭＯＳＦＥＴ１１０の２７℃でのオン抵抗を基準とした場合の温度に対するオン抵抗の変化率を示す。縦軸はオン抵抗の変化率を示し、横軸は温度を示している。カーブ１４２は、ｎ型半導体層の不純物濃度が１×１０１５ｃｍ−３の場合のオン抵抗の変化率を示し、カーブ１４４は、ｎ型半導体層の不純物濃度が１×１０１６ｃｍ−３の場合のオン抵抗の変化率を示し、カーブ１４６は、ｎ型半導体層の不純物濃度が１×１０１７ｃｍ−３の場合のオン抵抗の変化率を示している。
ｎ型半導体層の不純物濃度が高い程、温度の変動に対するオン抵抗の変動率が小さくなることが確認される。従来のＭＯＳＦＥＴ１１０の場合、オン抵抗の約９０％以上がドリフト抵抗であり、ＭＯＳＦＥＴ１１０のオン抵抗は、ｎ型ドリフト層１３２の電子の移動度に依存する。電子の移動度は、格子散乱と不純物散乱で決定される。格子散乱は温度の上昇に依存して活発化するが、不純物散乱は温度の上昇に依存しない。温度が上昇すると、格子散乱が活発化して電子の移動度が低下する。格子散乱に起因する抵抗は温度が上昇すると増大する。それに対して不純物散乱に起因する抵抗は温度によらないで一定レベルに保たれる。
ｎ型ドリフト層１３２の不純物濃度が低い場合には、格子散乱に起因する抵抗が優勢であり、温度に対するオン抵抗の変化率が大きい。ｎ型ドリフト層１３２の不純物濃度が高い場合には、不純物散乱に起因する抵抗が優勢となり、温度に対するオン抵抗の変化率が小さくなる。
ドリフト層１３２にスーパージャンクション構造３０を有するＭＯＳＦＥＴ１０（図１参照）についても、ｎ型コラム３２ｂの不純物濃度が低い場合には、格子散乱に起因する抵抗が優勢であり、温度に対するオン抵抗の変化率が大きい。ｎ型コラム３２ｂの不純物濃度が高い場合には、不純物散乱に起因する抵抗が優勢となり、温度に対するオン抵抗の変化率が小さくなる。この現象によって、図６のカーブ４４とカーブ４６に示されるように、ｎ型コラム３２ｂの不純物濃度が高くなると、温度に対するオン抵抗の変化率が小さくなることがわかる。
ドリフト層にスーパージャンクション構造３０を有していると、図６のカーブ４２に示すように、ｎコラム３２ｂの不純物濃度が低い場合（後記するように、半導体装置のオフ時にスーパージャンクション構造３０が空乏化するリサーフ条件を満たす不純物濃度よりも低濃度の場合）には、負の温度依存性を持つことがわかってきた。これは本発明者らによって見出された現象である。本発明者の研究によって、下記の理由によって、負の温度依存性が発現することがわかってきた。
図１に示すスーパージャンクション構造３０を構成するｎ型コラム３２ｂの抵抗は、電子の移動度に加えて、スーパージャンクション構造３０のｐｎ接合界面３１，３１からｎ型コラム３２ｂ内に伸びる空乏層の影響を受ける。
図７は、ｎ型コラム３２ｂの不純物濃度が１×１０１５ｃｍ−３であり、温度が２７℃であり、ＭＯＳＦＥＴ１０がオンしている状態における、空間電荷量と空乏層の関係を示している。縦軸は空間電荷量を示し、横軸はｎ型コラム３２ｂがｐ型コラム３２ａによって挟まれている方向に沿った距離を示している。ｎ型コラム３２ｂの幅は、１．４μｍであり、図７はハーフセルを示している。図中の３１は、ｐｎ接合界面を示している。図中５４ａは、ｎ型コラム３２ｂの不純物濃度の１／２のレベルを示す。なおｐ型コラム３２ａの不純物濃度は、ｎ型コラム３２ｂの不純物濃度とチャージバランスする濃度となっている。
チャージバランスとは、ｎ型コラム３２ｂの不純物濃度にｎ型コラム３２ｂの幅を乗じた積と、ｐ型コラム３２ａの不純物濃度にｐ型コラム３２ａの幅を乗じた積が等しいことをいう。一般的に、第１部分領域と第２部分領域の組み合わせが繰り返されているために、第１部分領域が第２部分領域によって挟まれているとともに第２部分領域が第１部分領域によって挟まれているスーパージャンクション構造が実現されている場合には、第１部分領域と、第２部分領域は、チャージバランス条件が満たされている。
チャージバランス条件が満たされていても、それだけでは半導体装置のオフ時に、スーパージャンクション構造は完全空乏化しない。半導体装置のオフ時に、スーパージャンクション構造が完全空乏化するためには、ｎ型コラム３２ｂの不純物濃度にｎ型コラム３２ｂの幅を乗じた積が、２×１０１２ｃｍ−２の値となることが必要である。本明細書では、この条件をリサーフ条件という。ｎ型コラム３２ｂ内を空乏層が伸びる距離は、ｎ型コラム３２ｂの不純物濃度に依存して変化する。ｎ型コラム３２ｂの不純物濃度が低ければ、空乏層は長く伸びる。ｎ型コラム３２ｂの不純物濃度が高ければ、空乏層が伸びる距離は短い。リサーフ条件を満たしていると、半導体装置のオフ時に、スーパージャンクション構造が完全空乏化する。リサーフ条件は、これ以上の不純物濃度であると完全空乏化しないという条件であり、リサーフ条件を満たす濃度よりも低濃度であっても完全空乏化することを妨げない。
図２のカーブ３４は、ｎ型コラム３２ｂの幅（ｐ型コラム３２ａによって挟まれている方向に測定したｎ型コラム３２ｂの存在距離）と、リサーフ条件を満たすｎ型コラム３２ｂの不純物濃度の関係を示している。縦軸はｎ型コラム３２ｂの不純物濃度を示し、横軸はｎ型コラム３２ｂの幅を示している。図中の三角印の１〜４は、特許文献１〜４に示されているスーパージャンクション構造を有する既知の半導体装置が採用しているｎ型コラム３２ｂの幅と不純物濃度の関係を示している。いずれもリサーフ条件を満たしていることがわかる。
特開１９９８−２２３８９６号公報 特開２０００−２６０９８４号公報 特開２００３−２７３３５５号公報 特開２００１−１３５８１９号公報
図６のカーブ４２（負の温度依存性を示す抵抗の変化）と、図７の空乏層の広がりは、図２のカーブ３４の下方にあって、ｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たす濃度よりも低濃度である場合の分析であり、従来の半導体装置では採用しない不純物濃度を採用した場合の分析である。
図７において、空間電荷量が不純物濃度の１／２以上の範囲は、空乏化している範囲を示す指標（めやす）ということができる。図７から明らかに、ｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たす濃度よりも低濃度である場合には、ＭＯＳＦＥＴ１０をオンさせても、ｎ型コラム３２ｂの大部分が空乏化されたままであり、これが理由となって、ＭＯＳＦＥＴ１０のオン抵抗が比較的高いことがわかる。図７では、ｎ型コラム３２ｂの全域が空乏化されており、ＭＯＳＦＥＴ１０が導通しないように理解されるが、実際には、ｎ型コラム３２ｂの一部に導通領域が確保される。空間電荷量を示すカーブが、左端の近傍で急激に低下していることから、導通に寄与するキャリアが存在していることがわかる。空間電荷量が不純物濃度の１／２以上となる範囲が、空乏層の広がる範囲に正確に一致しているとはいえないが、それでも、空間電荷量が不純物濃度の１／２以上となる範囲をもって、空乏層の広がるおおよその範囲を示す指標とすることができる。
スーパージャンクション構造のｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たす濃度よりも低濃度である場合には、不純物濃度が低いという事実と、不純物濃度が低い場合にはＭＯＳＦＥＴ１０をオンさせてもｎ型コラム３２ｂの比較的広い範囲が空乏化されたままであって導通領域が広がらないという事象が相俟って、ＭＯＳＦＥＴ１０のオン抵抗が比較的高いことがわかる。
本発明は、半導体装置のオン抵抗をある程度は犠牲にしても、ｎ型コラムの不純物濃度をリサーフ条件を満たす濃度よりも低濃度にするものであり、従来の手法に背反するものであることがわかる。
なお、ｎ型コラム３２ｂの不純物濃度をリサーフ条件を満たす濃度よりも低濃度にしても、半導体装置のオフ時にはスーパージャンクション構造が完全空乏化し、耐圧が低下することはない。ｎ型コラム３２ｂとｐ型コラム３２ａの間では、チャージバランス条件が満たされている。
図８は、他の条件は図７の場合と同じであって、温度が１５０℃に上昇した場合の空間電荷量と空乏層の関係を示している。この場合、空間電荷量が不純物濃度の１／２以上である範囲５１ｂでは空乏化されているものの、範囲５３ｂでは空間電荷量が不純物濃度の１／２以下となって、導通領域が確保されることがわかる。スーパージャンクション構造のｎ型コラムの不純物濃度がリサーフ条件を満たす濃度よりも低濃度である場合には、温度の上昇に伴って導通領域が広がり、抵抗が下がるという事象が発生する。
ｎ型コラムの不純物濃度がリサーフ条件を満たす濃度よりも低濃度である場合には、温度が高くなると格子散乱が活発化してオン抵抗が上昇する現象よりも、導通領域が広がってオン抵抗が減少する現象が優勢となり、オン抵抗が負の温度依存性を持つことが判明した。これが、図６に示したカーブ４２が、負の温度依存性を持つ理由であることが判明した。
図９は、ｎ型コラムの不純物濃度が１．４×１０１６ｃｍ−３であり、温度が２７℃である場合の空間電荷量と空乏層の関係を示しており、縦軸と横軸は図７に同じである。このｎ型コラムの不純物濃度は、リサーフ条件を満たすものであり、従来の技術で採用されている。
図中５４ｃは、ｎ型コラム３２ａの不純物濃度の１／２のレベルを示す。空乏層は範囲５１ｃの範囲に留まっており、大部分は導通範囲となっていることがわかる。
図１０は、他の条件は図９の場合と同じであって、温度が１５０℃に上昇した場合の空間電荷量と空乏層の関係を示している。この場合、空乏層は範囲５１ｄの範囲に留まっており、大部分は導通範囲となっていることがわかる。
ｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たすものである場合、温度が上昇しても空乏層の幅５１ｃ、５１ｄはあまり変動しない。ｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たす濃度である場合には、温度が上昇しても導通領域が広がってオン抵抗が減少する現象は目立たなくなり、負の温度依存性はなくなることが判明した。
上記が判明したことから、スーパージャンクション構造を有する半導体装置では、格子散乱に起因するオン抵抗の正の温度依存性を、導通領域の広がりに起因する負の温度依存性によって相殺し、オン抵抗が温度に依存して変化する傾向を低減する対策が取りえる可能性が見出された。そのためには、ｎ型コラム３２ｂの不純物濃度を適切に設定することが重要であることがわかってきた。リサーフ条件を満たすものであってはならず、リサーフ条件を満たす不純物濃度よりも低濃度である必要があることが判明した。
温度によって導通領域の広がりが増減することに起因する負の温度依存性には、ｎ型コラム３２ｂの幅（ｎ型コラム３２ｂがｐ型コラム３２ａによって挟まれている方向に沿って計測したときの距離）が大きく影響することもわかってきた。ｎ型コラム３２ｂの幅が大きい場合には、温度に依存して導通領域が増減する幅の比率が小さく、負の温度依存性が小さい。ｎ型コラム３２ｂの幅が小さい場合には、温度に依存して導通領域が増減する幅の比率が大きくなり、負の温度依存性が大きくなる。
本発明者らの研究によって、ｎ型コラムの不純物濃度が半導体装置に実用される濃度である１．０×１０１４ｃｍ−３以上であり、ｎ型コラムの幅（ｎ型コラムがｐ型コラムによって挟まれている方向に沿った距離）が４．５μｍ以下であると、格子散乱に起因するオン抵抗の正の温度依存性を、導通領域の広がりが増減することに起因する負の温度依存性によって効果的に相殺できることが確認された。
図２の点線３７，３８，３９，４０内に示す範囲は、
（１）スーパージャンクション構造による高い耐圧
（２）スーパージャンクション構造による低いオン抵抗
（３）スーパージャンクション構造による温度変化に対するオン抵抗の安定性
が得られる範囲を示している。
主電極の間を移動するキャリアが流れるコラムの幅が４．５μｍ以下であり、そのコラムの不純物濃度がリサーフ条件を満たす濃度よりも低濃度の場合、即ち、点線３７と点線３８の左下方領域であれば、格子散乱に起因するオン抵抗の正の温度依存性を、温度によって導通領域の広がりが増減することに起因するオン抵抗の負の温度依存性によって効果的に相殺できることが確認された。前記（３）の目的が確保されることが確認された。
また、リサーフ条件を満たす濃度よりも低濃度であっても、１×１０１４ｃｍ−３以上、即ち、点線３９よりも上方の不純物濃度とすることで、リサーフ条件を満たしたときに得られる最小のオン抵抗ではないものの、実用的なオン抵抗を実現することができる。前記（２）の目的が確保されることが確認された。
また、コラム幅が０．１μｍ以上の場合、即ち、点線４０よりも右方の領域であれば半導体装置をオンしたときに導通領域が確保される。
また、リサーフ条件を満たす濃度よりも低濃度であっても、半導体装置のオフ時にはスーパージャンクション構造が完全空乏化し、高い耐圧が確保される。前記（１）の目的が確保されることが確認された。
本発明では、スーパージャンクション構造の特性を利用し、格子散乱に起因するオン抵抗の正の温度依存性を、導通領域の広がりに起因するオン抵抗の負の温度依存性によって相殺し、オン抵抗の温度依存性を低減する。そのために、スーパージャンクション構造のうちのキャリアが移動する部分領域の不純物濃度と存在範囲を適値に調整する。本発明によると、耐圧の低下を抑え、オン抵抗の上昇を許容範囲に抑えながら、オン抵抗の温度依存性を低減することができる。
本発明の半導体装置は、一対の主電極と、一対の主電極を結ぶ方向に伸びているとともに第１導電型の不純物を含んでいる第１部分領域と、第１部分領域と平行に伸びているとともに第２導電型の不純物を含んでいる第２部分領域を備えている。主電極が広がっている面内において、第１部分領域と第２部分領域の組み合わせが繰り返されている。そのために、第１部分領域が第２部分領域によって挟まれているとともに第２部分領域が第１部分領域によって挟まれている関係が得られている。ここで、第１導電型は、一対の主電極の間を移動するキャリアの導電型に等しい。本発明では、第１部分領域の不純物濃度と第２部分領域によって挟まれている方向に測定した第１部分領域の存在距離の積と、第２部分領域の不純物濃度と第１部分領域によって挟まれている方向に測定した前記第２部分領域の存在距離の積が、チャージバランス条件を満たしており、第２部分領域によって挟まれている方向に測定した第１部分領域の存在距離が、４．５μｍ以下であり、第１部分領域の不純物濃度が、リサーフ条件を満たす濃度よりも低濃度であることを特徴とする。すると、半導体装置が２７℃のときのオン抵抗をＲ１として１５０℃のときのオン抵抗をＲ２としたときのＲ２／Ｒ１が１．８倍未満に抑制される。
上記半導体装置では、第１部分領域をキャリアが流れるときの抵抗が下記の要素によって決定される。第１に、第１部分領域における格子拡散の影響を受け、従って正の温度依存性を持つ。その一方において、第１部分領域と際２部分領域の接合界面から伸びる空乏層の影響を受け、それによって負の温度依存性を持つ。
第１部分領域の不純物濃度がリサーフ条件を満たす濃度よりも低濃度に設定されており、第１部分領域の存在距離が４．５μｍ以下に設定されていると、正の温度依存性が負の温度依存性によって相殺され、結果的に生じる抵抗の温度依存性は小さく抑えられる。温度変化に対するオン抵抗の変化率が顕著に抑制される。
第１部分領域の存在距離が４．５μｍ以下に設定されていると、空乏層の影響を強く受け、負の温度依存性が強められる。従って、第１部分領域の不純物濃度をリサーフ条件を満たす濃度からわずかに低濃度とすることによって、格子拡散に起因する正の温度依存性が相殺される。第１部分領域の不純物濃度を低濃度化する程度を小さく抑えることが可能であり、不純物濃度の低濃度化に伴うオン抵抗の増大を小さく抑えることができる。本発明の半導体装置によると、オン抵抗の減少と耐圧の減少を抑制しながら、温度に対するオン抵抗の変化率を顕著に抑制することができる。
本発明は、第１部分領域と第２部分領域の組み合わせが繰り返されているスーパージャンクション構造によってドリフト領域が形成されており、ドリフト領域の一方側にドレイン領域が形成されており、ドリフト領域の他方側にボディ領域が形成されているＭＯＳ型の半導体装置に適用することが好ましい。
この場合、ＭＯＳを抵抗として用いることができ、温度変化に抗して出力が一定に維持される回路を実現することができる。
本発明の半導体装置は、回路に組込む抵抗素子として利用することができる。温度依存性が低いことから、温度変化に対して安定した回路特性を実現することができる。
本発明では、スーパージャンクション構造の特性を利用して、温度変化に対する半導体装置の抵抗変化率を抑制することに成功した。抵抗の温度依存性が低いことから、安定した回路特性を実現することができる。また半導体装置の温度を一定に管理する必要性が低減され、簡易な冷却装置で対応することが可能となる。
実施例の主要な特徴を列記する。
（第１実施形態） 半導体基板の表裏に一対の主電極が配置されている縦型の半導体装置であり、縦方向に伸びるｎ型プレート状コラムとｐ型プレート状コラムが繰返し出現するスーパージャンクション構造を備えており、ボディはｐ型であり、トレンチゲート電極はｎ型プレート状コラムに接している。ｎ型プレート状コラムの幅は４．５μｍ以下である。この半導体装置は、スーパージャンクション構造を有するＭＯＳとして機能する。
（第１実施例）
図面を参照して実施例の半導体装置１０を詳細に説明する。本実施例は、本発明を縦型のトレンチゲートを利用するＭＯＳＦＥＴ１０に適用したものである。
図１に示す半導体装置１０は、ｎ＋ドレイン層１２の表面に、スーパージャンクション構造３０が形成されている。スーパージャンクションコラム構造３０は、層厚方向（図１紙面上下方向）と図１の紙面垂直方向に伸びるとともに、ｎ型不純物を含むｎ型のプレート状コラム３２ｂ（第１部分領域の一例）と、ｎ型コラム３２ｂと平行に伸びるとともにｐ型不純物を含むｐ型のプレート状コラム３２ａ（第２部分領域の一例）を単位とする互層が、図１の左右方向に繰返されている。ｎ型コラム３２ｂとｐ型コラム３２ａは実質的に薄板状で形成されている。ｎ型コラム３２ｂとｐ型コラム３２ａを平面視すると、ストライプ状に配置されている。ｎ型コラム３２ｂの両サイドにはｐ型コラム３２ａが位置しており、ｎ型コラム３２ｂはｐ型コラム３２ａで挟まれており、ｐ型コラム３２ａはｎ型コラム３２ｂで挟まれている。
ｎ型コラム３２ｂの図１の左右方向の幅は、１．４μｍに調整されており、ｐ型コラム３２ａの図１の左右方向の幅は、１．２μｍに調整されており、ｎ型コラム３２ｂの不純物濃度は、１．３×１０１５ｃｍ−３に調整されており、ｐ型コラム３２ａの不純物濃度は、１．５×１０１５ｃｍ−３に調整されている。ｎ型コラム３２ｂの幅１．４μｍに、ｎ型コラム３２ｂの不純物濃度１．３×１０１５ｃｍ−３を乗じた値は、リサーフ条件を満たさない。リサーフ条件は満たさないが、ｎ型コラム３２ｂとｐ型コラム３２ａのチャージバランス条件は確保されている。
ＭＯＳＦＥＴ１０のオフ時には、ｎ型コラム３２ｂの両サイドに存在するｐｎ接合界面３１，３１からｎ型コラム３２ｂ内に空乏層が伸び、ｐ型コラム３２ａの両サイドに存在するｐｎ接合界面３１，３１からｐ型コラム３２ａ内に空乏層が伸びる。ｎ型コラム３２ｂの不純物濃度がリサーフ条件を満たさなくても、（ｎ型コラム３２ｂのリサーフ条件を満たす濃度は１．４×１０１６ｃｍ−３であり、実施例で採用している１．３×１０１５ｃｍ−３の不純物濃度はリサーフ条件を満たす濃度よりも低濃度である。）リサーフ条件は、これ以上の不純物濃度であると完全空乏化しないという条件であり、（リサーフ条件を満たす濃度よりも低濃度であっても完全空乏化することを妨げない）、ｎ型コラム３２ｂ内に伸びる空乏層がつながる。
スーパージャンクション構造３０の表面に、ｐ型ボディ層２４が形成されている。ｐ型ボディ層２４の表面に、ｎ＋型ソース領域２６とｐ＋型ボディコンタクト領域２８が選択的に形成されている。ｎ＋型ソース領域２６とｎ型コラム３２ｂを隔てているｐ型ボディ層２４を貫通して、トレンチゲート電極２０が形成されている。トレンチゲート電極２０は、絶縁膜１８によって、ｐ型ボディ層２４から電気的に隔てられている。
図６のカーブ４８は、実施例の半導体装置における、オン抵抗の変化率と温度の関係を示している。縦軸は２７℃のオン抵抗を基準としたときの温度に対するオン抵抗の変化率を示し、横軸は２７℃から１５０℃までの温度を示している。ｎ型コラム３２ｂの濃度が１．３×１０１５ｃｍ−３であって、ｐ型コラム３２によって挟まれているｎ型コラム３２ｂの幅が１．４μｍであると、温度の変動に抗して、オン抵抗の変化率が、ほぼ１．０に維持される。温度に対するオン抵抗の変化率が顕著に抑制されている。
本発明では、図２に示している点線３７と点線３８の左下方領域であれば、格子散乱に起因するオン抵抗の正の温度依存性を、温度によって導通領域の広がりが増減することに起因するオン抵抗の負の温度依存性によって効果的に相殺できることが確認された。さらに図２の点線３７，３８，３９，４０内に示す範囲であり、カーブ３６の左下方の領域であることが好ましい。
本発明者の研究によって、キャリアが流れるコラムの幅によって不純物濃度を変化させると、半導体のオン抵抗の変化率をさらに抑制することが判明した。
カーブ３６と、点線３９と、点線４０で囲まれている塗りつぶし範囲内、即ち、
コラム幅が４．５μｍの場合は、不純物濃度が１×１０１４ｃｍ−３以下、
コラム幅が２．０μｍの場合は、不純物濃度が１×１０１５ｃｍ−３以下、
コラム幅が０．６５μｍの場合は、不純物濃度が１×１０１６ｃｍ−３以下、
コラム幅が０．２μｍの場合は、不純物濃度が１×１０１７ｃｍ−３以下、
であり、さらにコラム幅が０．１μｍ以上であり、さらに不純物濃度が１×１０１４ｃｍ−３以上の範囲内であれば、２７℃におけるオン抵抗Ｒ１と、１５０℃におけるオン抵抗Ｒ２との間に、Ｒ２／Ｒ１＜１．８の関係が得られることが確認された。
図２の塗りつぶしで示される範囲内を満たすコラム幅を確保すると、導通領域の広がりが増減することに起因する、負の温度依存性の影響をより効果的に得ることができる。
図３に示しているように、キャリアが流れるコラムの幅が０．１〜４．５μｍであり、１．８＞Ｒ２／Ｒ１の関係が得られる。スーパージャンクション構造の特性を利用して、温度に依存してオン抵抗が変化する現象を抑制することができる。
本発明では、カーブ３６と、点線３９と、点線４０で囲まれている塗りつぶし範囲内に示す範囲であり、さらにカーブ３５の右上方の領域であることが好ましい。
本発明者の研究によって、Ｒ２／Ｒ１が１．０に近くなるコラムの幅と不純物濃度の関係が得られた。カーブ３５と、カーブ３６と、点線３９で囲まれている範囲内、即ち、
コラム幅が０．１μｍの場合は、不純物濃度が１×１０１７ｃｍ−３以上、
コラム幅が０．３μｍの場合は、不純物濃度が１×１０１６ｃｍ−３以上、
コラム幅が１．０μｍの場合は、不純物濃度が１×１０１５ｃｍ−３以上、
コラム幅が２．５μｍの場合は、不純物濃度が１×１０１４ｃｍ−３以上、
であり、さらに不純物濃度が１×１０１４ｃｍ−３以上であり、カーブ３６の左下領域の範囲内であれば、Ｒ２／Ｒ１＜＜１となることがなくなり、Ｒ２／Ｒ１が１．０に近くなる関係が得られる。スーパージャンクション構造の特性を利用して、温度に依存してオン抵抗が変化する現象を顕著に抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば上記実施例では、表裏両面に一対の主電極が配置されているが、表面または裏面に一対の主電極が配置されていてもよい。上記実施例では、トレンチゲート電極を利用しているが、プレーナゲート電極を利用するものであってもよい。また実施例では、ＦＥＴであるが、ｐｎ界面を利用するトランジスタであってもよい。また、ダイオードに本発明を適用することもできる。上記の実施例では、平面視したときにストライプ状に伸びるｐ型コラムとｎ型コラムの互層でスーパージャンクション構造を実現しているが、平面視したときに市松模様をなすスーパージャンクション構造でもよいし、平面視したときに蜂の巣模様をなすスーパージャンクション構造でもよいし、連続的に伸びている第２導電型領域に、柱状に伸びる第１部分領域が分散して配置されているスーパージャンクション構造でもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
スーパージャンクション構造を有する半導体装置の実施例を示す。 チャージバランス条件を満たすときのスーパージャンクション構造のコラム幅と不純物濃度の関係を示し、本発明のコラム幅と不純物濃度の範囲を例示する。 スーパージャンクション構造のコラム幅と、オン抵抗の温度に対する変化率の関係を示す。 従来の半導体装置を示す。 従来の半導体装置の温度に対するオン抵抗の変化率を示す。 スーパージャンクション構造を有する半導体装置の温度に対するオン抵抗の変化率を示す。 ｎ型コラムの不純物濃度が１×１０１５ｃｍ−３である場合の２７℃における空間電荷分布を示す。 ｎ型コラムの不純物濃度が１×１０１５ｃｍ−３である場合の１５０℃における空間電荷分布を示す。 ｎ型コラムの不純物濃度が１．４×１０１６ｃｍ−３である場合の２７℃における空間電荷分布を示す。 ｎ型コラムの不純物濃度が１．４×１０１６ｃｍ−３である場合の１５０℃における空間電荷分布を示す。 従来の半導体装置のオン抵抗と、コラム幅の関係を例示する。
符号の説明
１０：スーパージャンクション構造を利用しているＭＯＳＦＥＴ１０
１２：ｎ＋ドレイン層
１８：絶縁膜
２０：トレンチゲート電極
２４：ｐ型ボディ層
２６：ｎ＋型のソース領域
２８：ボディコンタクト領域
３０：スーパージャンクション構造
３１：ｐｎ接合面
３２ａ：ｐ型コラム
３２ｂ：ｎ型コラム
３４：リサーフ条件を満たすときのコラム幅と不純物濃度の関係を示すカーブ
３５：オン抵抗の変化率が１．０に近くなる下限を示すカーブ
３６：オン抵抗の変化率が１．８よりも小さくなる上限を示すカーブ
３７：リサーフ条件を満たす濃度よりも低濃度であることを示すカーブ
３８：コラム幅が４．５μｍであることを示す線
３９：コラムの不純物濃度が１×１０１４であることを示す線
４０：コラムの幅が０．１μｍであることを示す線
４２：従来の半導体装置の、温度に対するオン抵抗の変化率を示すカーブ
４４：従来の半導体装置の、温度に対するオン抵抗の変化率を示すカーブ
４６：従来の半導体装置の、温度に対するオン抵抗の変化率を示すカーブ
４８：実施例の半導体装置の、温度に対するオン抵抗の変化率を示すカーブ
５１：空乏層幅
５２：空間電荷量
５３：導通領域
５４：不純物濃度の１／２の空間電荷量値

Claims (3)

  1. 一対の主電極と、その一対の主電極を結ぶ方向に伸びているとともにその一対の主電極の間を移動するキャリアの導電型に等しい第１導電型の不純物を含んでいる第１部分領域と、その第１部分領域と平行に伸びているとともに第２導電型の不純物を含んでいる第２部分領域を備えており、前記主電極が広がっている面内において前記第１部分領域と前記第２部分領域の組み合わせが繰り返されているために前記第１部分領域が前記第２部分領域によって挟まれているとともに前記第２部分領域が前記第１部分領域によって挟まれている半導体装置であり、
    前記第１部分領域の不純物濃度と前記の挟まれている方向に測定した前記第１部分領域の存在距離の積と、前記第２部分領域の不純物濃度と前記の挟まれている方向に測定した前記第２部分領域の存在距離の積が、チャージバランス条件を満たしており、
    前記の挟まれている方向に測定した前記第１部分領域の存在距離が、４．５μｍ以下であり、
    前記第１部分領域の不純物濃度が、リサーフ条件を満たす濃度よりも低濃度であり、
    前記第１部分領域をキャリアが移動する際の抵抗は、前記第１部分領域における格子散乱の影響を受け正の温度依存性を持つと共に、前記第１部分領域と前記第２部分領域との接合界面から延びる空乏層の影響を受け、前記第１部分領域に導通領域が広がることにより負の温度依存性を持っており、
    前記第１部分領域の存在距離及び不純物濃度を上記のように規定することにより、温度が上昇したときに、前記正の温度依存性が前記負の温度依存性によって相殺された結果、前記半導体装置が２７℃のときのオン抵抗をＲ１として１５０℃のときのオン抵抗をＲ２としたときのＲ２／Ｒ１が１．８倍未満である半導体装置。
  2. 請求項１の半導体装置であり、前記第１部分領域と前記第２部分領域の組み合わせが繰り返されているスーパージャンクション構造を有するドリフト領域に対して、一方側にドレイン領域が形成されており、他方側にボディ領域が形成されているＭＯＳ型の半導体装置。
  3. 抵抗素子として請求項１又は２の半導体装置が組み込まれている回路。
JP2005374170A 2005-12-27 2005-12-27 半導体装置 Expired - Fee Related JP5225546B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005374170A JP5225546B2 (ja) 2005-12-27 2005-12-27 半導体装置
DE102006060384A DE102006060384B4 (de) 2005-12-27 2006-12-20 Halbleitervorrichtung mit Super-Junction-Struktur
US11/645,792 US7633123B2 (en) 2005-12-27 2006-12-27 Semiconductor device having super junction structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005374170A JP5225546B2 (ja) 2005-12-27 2005-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2007180116A JP2007180116A (ja) 2007-07-12
JP5225546B2 true JP5225546B2 (ja) 2013-07-03

Family

ID=38135994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374170A Expired - Fee Related JP5225546B2 (ja) 2005-12-27 2005-12-27 半導体装置

Country Status (3)

Country Link
US (1) US7633123B2 (ja)
JP (1) JP5225546B2 (ja)
DE (1) DE102006060384B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233701A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
KR101201382B1 (ko) 2010-12-02 2012-11-14 (주) 트리노테크놀로지 감소된 셀 피치를 가지는 전력 반도체 소자
US8860130B2 (en) * 2012-11-05 2014-10-14 Alpha And Omega Semiconductor Incorporated Charged balanced devices with shielded gate trench
US9515145B2 (en) 2013-02-28 2016-12-06 Mitsubishi Electric Corporation Vertical MOSFET device with steady on-resistance
WO2014160453A2 (en) * 2013-03-13 2014-10-02 D3 Semiconductor LLC Device architecture and method for temperature compensation of vertical field effect devices
US9356134B2 (en) * 2014-06-24 2016-05-31 Alpha And Omega Semiconductor Incorporated Charged balanced devices with shielded gate trench
CN106298518A (zh) * 2015-05-14 2017-01-04 帅群微电子股份有限公司 超接面元件及其制造方法
RU2705761C1 (ru) * 2016-08-10 2019-11-11 Ниссан Мотор Ко., Лтд. Полупроводниковое устройство

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248472A (ja) * 1990-02-26 1991-11-06 Nec Corp 縦型パワーｍｏｓｆｅｔ
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
JPH09129866A (ja) * 1995-10-26 1997-05-16 Matsushita Electric Works Ltd 半導体装置
JPH09289312A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 半導体素子
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP3729754B2 (ja) * 2001-07-13 2005-12-21 株式会社オオカワニット バイアスストライプ生地の製造方法
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
KR20030078867A (ko) * 2002-01-28 2003-10-08 미쓰비시덴키 가부시키가이샤 반도체 장치
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
JP2004200441A (ja) * 2002-12-19 2004-07-15 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
EP1775774A4 (en) * 2004-06-11 2008-10-22 Matsushita Electric Ind Co Ltd POWER ELEMENT
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US7633123B2 (en) 2009-12-15
US20070145479A1 (en) 2007-06-28
DE102006060384B4 (de) 2009-03-19
JP2007180116A (ja) 2007-07-12
DE102006060384A1 (de) 2007-07-05

Similar Documents

Publication Publication Date Title
JP5225546B2 (ja) 半導体装置
JP4066946B2 (ja) 半導体装置
JP5940235B1 (ja) 半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
US7301203B2 (en) Superjunction semiconductor device
US9412737B2 (en) IGBT with a built-in-diode
JP6199755B2 (ja) 半導体装置
JP2002134748A (ja) 超接合半導体素子
JP5833277B1 (ja) 半導体装置
JP6453188B2 (ja) 炭化珪素半導体装置
CN108292680B (zh) 碳化硅半导体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP2017098359A (ja) 逆導通ｉｇｂｔ
US8102012B2 (en) Transistor component having a shielding structure
JP6578724B2 (ja) 半導体装置
TWI714749B (zh) 垂直碳化矽金屬氧化物半導體場效電晶體
JP7326991B2 (ja) スイッチング素子
JP6252900B2 (ja) 半導体装置
JP7205286B2 (ja) 半導体装置
JP2013232561A (ja) 半導体装置
WO2015145641A1 (ja) 半導体装置
JP5884772B2 (ja) 半導体装置
JP2018147937A (ja) 半導体装置
JP7110821B2 (ja) スイッチング素子
JP7352151B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5225546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees