DE10100802C1 - Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren - Google Patents

Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Info

Publication number
DE10100802C1
DE10100802C1 DE10100802A DE10100802A DE10100802C1 DE 10100802 C1 DE10100802 C1 DE 10100802C1 DE 10100802 A DE10100802 A DE 10100802A DE 10100802 A DE10100802 A DE 10100802A DE 10100802 C1 DE10100802 C1 DE 10100802C1
Authority
DE
Germany
Prior art keywords
semiconductor component
region
edge region
electrodes
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10100802A
Other languages
English (en)
Inventor
Frank Pfirsch
Franz Auerbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10100802A priority Critical patent/DE10100802C1/de
Application granted granted Critical
Publication of DE10100802C1 publication Critical patent/DE10100802C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement, insbesondere in Kompensationsstruktur, bei dem zur Erhöhung der Avalanchefestigkeit die Raumladungszone (18) im Randbereich (2) eine größere Ausdehdnung (W2) als im Zentralbereich (1, 1') hat.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren, bei dem in einem Halbleiter­ körper ein Zentralbereich von einem Randbereich umgeben ist und der Zentralbereich wenigstens einen sperrenden pn-Über­ gang zwischen zwei auf einander gegenüberliegenden Haupt­ oberflächen des Halbleiterkörpers vorgesehenen Elektroden hat.
Ein derartiges Bauelement ist z. B. aus DE 199 54 352 A1 be­ kannt. Die in DE 199 54 352 A1 beschriebenen Leistungstran­ sistoren in Kompensationstechnik mit beispielsweise p- und n- leitenden Säulen, deren Ladungsträger sich gegenseitig aus­ räumen, zeichnen sich gegenüber herkömmlichen Leistungstran­ sistoren durch einen erheblich verringerten Durchlasswider­ stand aus. Diese Verringerung kann so weit gehen, dass ein Leistungstransistor in Kompensationstechnik einen Durchlass­ widerstand hat, der beispielsweise nur etwa ein Fünftel des Durchlasswiderstandes eines entsprechenden herkömmlichen Lei­ stungstransistors beträgt.
Diese Verringerung des Durchlasswiderstandes bei Halbleiter­ bauelementen in Kompensationstechnik führt aber auch zu einer erheblich gesteigerten Stromdichte. Sollen Halbleiterbauele­ mente in Kompensationstechnik, kurz auch Kompensationsbauele­ mente genannt, derart hohe Stromdichten kurzzeitig auch bei einem Avalanche-Durchbruch aushalten, so müssen besondere Maßnahmen ergriffen werden, da die Kompensationsbauelemente im Avalanche-Betrieb zu Schwingungen, sogenannten TRAPATT-Os­ zillationen, neigen und je nach ihrer konkreten Ausgestaltung nicht oder bis maximal etwa zum Nennstrom avalanchefest sind.
Die Ursache für diese TRAPATT-Oszillationen sind in erster Linie in dem im Randbereich gelegenen Randabschluss des Halbleiterbauelementes bzw. im Übergang von dem das Zellenfeld aufnehmenden Zentralbereich zum Randabschluss zu suchen. Hier liegen nämlich gegenüber dem Zellenfeld grundsätzlich Inhomo­ genitäten im Verlauf des elektrischen Feldes vor, so dass sich bei einem Avalanche-Durchbruch der zwischen den auf den beiden Hauptoberflächen des Halbleiterkörpers vorgesehenen Elektroden fließende Strom bei einem Avalanche-Durchbruch nicht homogen über das Zellenfeld verteilt, sondern vielmehr auf das relativ schmale Gebiet des Randbereiches konzen­ triert. Damit tritt im Randbereich eine nochmals um ein Viel­ faches höhere Stromdichte als bei Normalbetrieb im Zellenfeld auf. Diese um ein Vielfaches höhere Stromdichte ruft die er­ wähnten TRAPATT-Oszillationen hervor.
Bei hoher Stromdichte, aber relativ niedrigem Gesamtstrom zwischen den auf den beiden Hauptoberflächen gelegenen Elekt­ roden tritt außerdem der Effekt ein, dass die Durchbruchs­ kennlinie des Halbleiterbauelementes einen negativen diffe­ rentiellen Widerstand annimmt, der zu einer Stromfilamentie­ rung und Zerstörung des Halbleiterbauelementes führen kann.
Aus diesen Gründen wird für ein Halbleiterbauelement eine Struktur gewünscht, die ohne Erhöhung des Durchlasswiderstan­ des des Halbleiterbauelements selbst einen hohen Avalan­ chestrom homogen über das Zellenfeld verteilt fließen lässt.
Um dieses Ziel zu erreichen, wurde bei Kompensationsbauele­ menten bereits daran gedacht, die sogenannte Kompensations­ struktur, also die bereits eingangs erwähnten, einander ab­ wechselnden p- und n-leitenden Säulen, einfach bis in den Randbereich hinein so weit fortzusetzen, wie bei einer gefor­ derten Sperrspannung zwischen den beiden Elektroden die dabei entstehende Raumladungszone reicht, und oberflächennah einen Standard-Randabschluss mit beispielsweise Feldplatten oder Schutzringen vorzusehen. Derartige Kompensationsbauele­ mente sind z. B. in der nachveröffentlichten DE 100 41 344 A1 beschrieben.
Ein derart aufgebautes Halbleiterbauelement mit einem Zel­ lenfeld 1 und einem Randbereich 2 ist in Fig. 6 in einer Schnittdarstellung schematisch gezeigt.
Ein Halbleiterkörper aus Silizium besteht aus einem n+-lei­ tenden Substrat 3, einer n-leitenden Schicht 4, einer weite­ ren n-leitenden Schicht 5, in die p-leitende Säulen 6 einge­ lagert sind, so dass insgesamt n- und p-leitende Säulen ent­ stehen, p-leitenden Wannenzonen 7 und n-leitenden Sourcezo­ nen 8.
In eine auf einer Hauptoberfläche 9 vorgesehene Isolier­ schicht 10 aus Siliziumdioxid sind Gateelektroden 11 im Zel­ lenfeld 1 und Feldplatten 12 im Randbereich 2 eingelagert. Diese Gateelektroden 11 und Feldplatten 12 können beispiels­ weise aus polykristallinem Silizium bestehen. Die Sourcezo­ nen 8 und die Wannenzonen 7 sind mit einer Source- Metallisierung 13 kontaktiert, welche sich auch teilweise bis in den Randbereich 2 erstreckt. Außerdem ist noch im Ge­ biet der Kante des Randbereiches 2 ein Metall-Schutzring 14 vorgesehen.
Auf der der einen Hauptoberfläche 9 gegenüberliegenden ande­ ren Hauptoberfläche 15 des Halbleiterkörpers befindet sich eine Drain-Metallisierung 16. Die Metallisierungen 13 und 16 sowie der Schutzring 14 können beispielsweise aus Aluminium bestehen.
Wie nun aus Fig. 6 zu ersehen ist, erstreckt sich die Kom­ pensationsstruktur mit den p-leitenden Säulen 6 in der n- leitenden Schicht 5 über das Zellenfeld 1 hinaus bis in den Randbereich 2 hinein und reicht dort bis unter die Feldplat­ ten 12 des konventionellen Randabschlusses.
Obwohl bei einem derartigen Halbleiterbauelement die Kompen­ sationsstruktur bis weit in den Randbereich 2 hinein fortgesetzt ist, hat sich gezeigt, dass dennoch hier leicht die oben geschilderten Probleme mit TRAPATT-Oszillationen usw. auftreten können.
In Fig. 7 ist ein anderes bestehendes Kompensationsbauele­ ment gezeigt, das sich von dem in Fig. 6 dargestellten Kom­ pensationsbauelement dadurch unterscheidet, dass im Randbe­ reich 2 die Kompensationsstruktur aus den p-leitenden Säulen 6 und der dort n-leitende Säulen bildenden n-leitenden Schicht 5 deutlich "feiner" gestaltet ist als im Zellenfeld 1. Durch diese feinere Kompensationsstruktur im Randbereich 2 wird ein homogenerer Verlauf der elektrischen Feldstärke erreicht, da die Dotierung eben aufgrund der feineren Struk­ tur gleichmäßiger verteilt ist und dadurch dem für das Sperrverhalten idealen Fall einer genauen Kompensation von n-leitender Dotierung und p-leitender Dotierung erheblich näher kommt. Außerdem werden durch die feinere Kompensati­ onsstruktur die elektrischen Querfelder im Randbereich 2 er­ heblich kleiner. Es hat sich gezeigt, dass mit einer derar­ tigen Kompensationsstruktur im Randbereich 2 sogar eine hö­ here Durchbruchspannung zu erreichen ist als diese im Zel­ lenfeld 1 vorliegt.
Die oben aufgezeigten Probleme mit TRAPATT-Oszillationen treten auch dann auf, wenn im Avalanchebetrieb bei hinrei­ chend hohem Strom zwischen den beiden Elektroden die Span­ nung, die das Zellenfeld 1 aufnimmt, auf bzw. über die Durchbruchspannung des Randbereiches 2 ansteigt. Damit dabei das Zellenfeld 1 selbst avalanchefest ist, muss es einen positiven differentiellen Widerstandswert im Durchbruch auf­ weisen, so dass die Spannung im Durchbruch mit dem Strom an­ wächst. Die Avalanchefestigkeit des Halbleiterbauelementes ist dann durch den Strom bestimmt, bei dem das Zellenfeld 1 die Durchbruchspannung des Randbereiches 2 und genauer die­ jenige Spannung erreicht, bei der der Randbereich 2 wegen seines negativen differentiellen Widerstandes instabil wird oder wegen einer sehr steilen Durchbruchskennlinie zu schwingen anfängt.
Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiter­ bauelement mit hoher Avalanchefestigkeit sowie dessen Herstellungsverfahren anzugeben, das sich durch einen einfachen Aufbau auszeichnet und bei dem auch ein hoher Avalanchestrom homogen über das Zellenfeld ver­ teilt fließt, ohne dass der Durchlasswiderstand des Halblei­ terbauelementes erhöht wird.
Diese Aufgabe wird bei einem Halbleiterbauelement der ein­ gangs genannten Art erfindungsgemäß dadurch gelöst, dass bei an den beiden Elektroden anliegender Sperrspannung sich die Raumladungszone in der Richtung zwischen den beiden Elektro­ den im Randbereich über eine größere Ausdehnung als im Zen­ tralbereich erstreckt.
Ein Verfahren zur Herstellung eines derartigen Bauelements ist im Anspruch 12 angegeben.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Bei dem erfindungsgemäßen Halbleiterbauelement mit hoher Avalanchefestigkeit wird von den folgenden Überlegungen aus­ gegangen:
Die maximale Spannung, die in einem Halbleiterbauelement im Zellenfeld und im Randbereich auftreten kann, ist jeweils durch die vertikale Ausdehnung der Raumladungszone begrenzt. Mit anderen Worten, diese maximale Spannung Umax muss kleiner sein als das Produkt aus der vertikalen Ausdehnung WRLZ und der kritischen Feldstärke Ecrit, so dass Umax < WRLZ × Ecrit gilt. Die Einhaltung dieser Bedingung ist insbesondere bei Kompensationsbauelementen problematisch, da bei diesen die vertikale Ausdehnung oder Weite der Raumladungszone im Zel­ lenfeld und im Randbereich immer im Wesentlichen gleich ist. Es ist daher prinzipiell schwierig zu verhindern, dass das Zellenfeld die Durchbruchspannung des Randbereiches er­ reicht.
In Abkehr vom bisherigen Stand der Technik ist bei dem er­ findungsgemäßen Halbleiterbauelement mit hoher Avalanchefe­ stigkeit nun vorgesehen, dass sich die Raumladungszone im Randbereich bei der für das Halbleiterbauelement spezifi­ zierten Durchbruchspannung über eine größere vertikale Aus­ dehnung erstreckt als im eigentlichen Zellenfeld. Dabei kann zum Randbereich auch ein gewisser Übergangsbereich gehören, der noch einen schmalen Streifen am Rand des eigentlichen Zellenfeldes umfasst.
Die größere vertikale Ausdehnung der Raumladungszone im Randbereich kann beispielsweise durch eine größere Schicht­ dicke der niedrig dotierten Gebiete bzw. Schichten im Rand­ bereich auf einfache Weise erreicht werden.
An dem erfindungsgemäßen Halbleiterbauelement ist von beson­ derem Vorteil, dass durch die größere Ausdehnung der Raumla­ dungszone im Randbereich dieser eine Durchbruchspannung bzw. Spannung, bei der Instabilitäten auftreten, erreichen kann, die höher ist als die maximale Spannung, die das Zellenfeld bei einem beliebigen Strom aufzunehmen vermag. Mit anderen Worten, damit wird die Avalanchefestigkeit des Halbleiter­ bauelementes nicht mehr durch den Randbereich, sondern nur noch durch das Zellenfeld bestimmt. In diesem kann der Ava­ lanchestrom homogen fließen, so dass letztlich der maximal mögliche Avalanchestrom proportional zur Fläche des Zellen­ feldes wird.
Es sei noch angemerkt, dass unter "Zentralbereich" grund­ sätzlich das Zellenfeld eines Halbleiterbauelementes zu ver­ stehen ist. Da aber - wie bereits oben erwähnt wurde - zum Randbereich auch ein gewisser Übergangsbereich zum Zellen­ feld bzw. ein schmaler Streifen am Rand des Zellenfeldes gehören kann, bedeutet bei der vorliegenden Anmeldung der "Zentralbereich" das Zellenfeld ohne diesen Übergangsbereich bzw. schmalen Streifen am Rand des Zellenfeldes.
Wesentlich an dem erfindungsgemäßen Halbleiterbauelement ist somit zusammenfassend, dass dieses derart gestaltet ist, dass sich die Raumladungszone im Randbereich über eine grö­ ßere vertikale Ausdehnung erstreckt als im eigentlichen Zel­ lenfeld (bzw. Zentralbereich). Dieser Grundgedanke der vor­ liegenden Erfindung kann auf herkömmliche Halbleiterbauele­ mente und besonders vorteilhaft auf Kompensationsbauelemente angewandt werden. Auch braucht das Bauelement nicht ein Transistor zu sein. Vielmehr kann es sich beispielsweise um einen IGBT (Bipolartransistor mit isoliertem Gate), eine Diode usw. handeln. Wesentlich allein ist das Vorhandensein eines sperrenden pn-Überganges und die Aufteilung des Halb­ leiterbauelementes in einen Zentralbereich, also insbesonde­ re im Falle eines Transistors in ein Transistor-Zellenfeld, und in einen Randbereich.
Die größere vertikale Ausdehnung der Raumladungszone im Randbereich als im Zentralbereich kann - wie bereits erwähnt wurde - durch eine größere Dicke der niedrig dotierten Schichten im Randbereich erreicht werden. Dies ist bei­ spielsweise dadurch möglich, dass im Randbereich ein zusätz­ liches schwach dotiertes Gebiet des einen oder des anderen Leitungstyps vorgesehen ist, so dass im Randbereich in der Richtung zwischen den beiden Elektroden eine schwache Dotie­ rung über eine größere Ausdehnung als im Zentralbereich vor­ liegt. Dabei ist es auch möglich, bei einem Kompensations­ bauelement im Randbereich für die Kompensationsgebiete bzw. p- und n-leitenden Säulen ein feineres Raster als im Zen­ tralbereich vorzusehen, so dass hier das zusätzliche schwach dotierte Gebiet noch durch ein feineres "Kompensationsra­ ster" im Randbereich ergänzt ist.
Weiterhin ist es auch möglich, den Randbereich in der Rich­ tung zwischen den beiden Elektroden dicker als den Zentral­ bereich auszubilden. Schließlich können bei einem Kompensa­ tionsbauelement auch noch die Kompensationsgebiete bzw. p- und n-leitenden Säulen im Randbereich in der Richtung zwi­ schen den beiden Elektroden mit einer größeren Ausdehnung als im Zentralbereich versehen werden.
Im übrigen ist bei dem erfindungsgemäßen Halbleiterbauele­ ment, das in bevorzugter Weise ein Kompensationsbauelement ist, der Randbereich noch in sonst an sich üblicher Weise mit Feldplatten und/oder einem Schutzring ausgestattet.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung durch ein Kompensations­ bauelement nach einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2 eine Schnittdarstellung durch ein Kompensations­ bauelement nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 3 eine Schnittdarstellung durch ein "klassisches" Halbleiterbauelement nach einem dritten Ausfüh­ rungsbeispiel der vorliegenden Erfindung,
Fig. 4 eine Schnittdarstellung durch ein klassisches Halbleiterbauelement nach einem vierten Ausfüh­ rungsbeispiel der vorliegenden Erfindung,
Fig. 5 eine Schnittdarstellung durch ein Kompensations­ bauelement nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung,
Fig. 6 eine Schnittdarstellung durch ein herkömmliches Kompensationsbauelement und
Fig. 7 eine Schnittdarstellung durch ein anderes her­ kömmliches Kompensationsbauelement.
Die Fig. 6 und 7 sind bereits eingangs erläutert worden.
In den Figuren werden für einander entsprechende Bauteile je­ weils die gleichen Bezugszeichen verwendet.
Fig. 1 zeigt eine Schnittdarstellung durch ein Kompensations­ bauelement (MOS-Vertikaltransistor) nach einem ersten Ausfüh­ rungsbeispiel der vorliegenden Erfindung. Dieses Kompensati­ onsbauelement unterscheidet sich von dem Kompensationsbauele­ ment der Fig. 6 speziell dadurch, dass im Randbereich 2 un­ terhalb der p-leitenden Säulen 6 und der n-leitenden Schicht 5 in der n-leitenden Schicht 4 noch ein n-- oder p--leitendes Gebiet 17 vorgesehen ist. Wenn die n-leitende Schicht eine Dotierungskonzentration von etwa 1015 Ladungsträgern/cm+3 hat, so kann für das Gebiet 17 eine Ladungsträgerkonzentration von etwa 1014 Ladungsträgern/cm3 oder weniger vorgesehen werden. Ein Höchstwert für das Gebiet 17 beträgt etwa 5.1014 La­ dungsträger/cm3.
Wenn zwischen den Elektroden 13 und 16 eine Sperrspannung von beispielsweise 100 bis 1000 V anliegt, so stellt sich eine Raumladungszonengrenze ein, die im Randbereich 2 tiefer als im Zellenfeld 1 verläuft. Im Sperrfall kann sich bei dem in Fig. 1 gezeigten Kompensationsbauelement, das eine hohe Sperrfähigkeit von beispielsweise 100 bis 1000 V hat, die Raumladungszone (vgl. deren Grenze 18) noch ein kleines Stück in die unterhalb der Kompensationsstruktur aus den p-leiten­ den Säulen 6 und der n-leitenden Schicht 5 vorgesehene n-lei­ tende Schicht 4 erstrecken. Das elektrische Feld wird dort aber rasch abgebaut. Damit nimmt das n- leitende Gebiet aus dem Substrat 3 und der Schicht 4 kaum noch Sperrspannung auf.
Im Randbereich 2 liegt unterhalb der Kompensationsstruktur das n-- oder p--leitende Gebiet 17, das so niedrig dotiert oder sogar undotiert ist, dass das elektrische Feld nicht vollständig abgebaut (bei n--Dotierung) bzw. nicht wesentlich erhöht (bei p--Dotierung) wird. Damit wird auch in diesem Ge­ biet noch Sperrspannung aufgenommen, so dass insgesamt der Randbereich 2 eine höhere Sperrfähigkeit aufweist als das Zellenfeld 1.
Fig. 2 zeigt als weiteres Ausführungsbeispiel der Erfindung einen Schnitt durch einen Leistungstransistor, der sich von dem Leistungstransistor des Ausführungsbeispiels von Fig. 1 dadurch unterscheidet, dass im Randbereich 2 für die Kompen­ sationsstruktur ein feineres Raster - ähnlich wie bei dem bestehenden Kompensationsbauelement von Fig. 7 - vorgesehen ist. Durch dieses feinere Raster der Kompensationsstruktur, also der p-leitenden Säulen 6 in der n-leitenden Schicht 5, wird ein homogenerer Verlauf der elektrischen Feldstärke in­ folge der gleichmäßigeren Dotierung im Randbereich 2 er­ reicht. Auch sind hier elektrische Querfelder in der Kompen­ sationsstruktur nicht zuletzt infolge der genauen Kompensa­ tion der n-leitenden Dotierung und der p-leitenden Dotierung erheblich kleiner.
In beiden Ausführungsbeispielen der Fig. 1 und 2 ist die vertikale Ausdehnung der Raumladungszone (vgl. deren Grenz­ linie 18) im Randbereich 2 größer als im Zentralbereich bzw. Zellenfeld 1.
In Fig. 3 ist als weiteres Ausführungsbeispiel der Erfindung eine Grundstruktur eines Leistungstransistors oder einer Diode gezeigt, bei der eine p-leitende Wanne 19 einen sper­ renden pn-Übergang 20 mit der n-leitenden Schicht 5 bildet. Hier erfolgt eine Ausdehnung der Raumladungszone (vgl. deren Grenzlinie 18) auch in Richtung auf die Hauptoberfläche 9 des Halbleiterkörpers. Infolge des n-- oder p-- oder undo­ tierten Gebietes 17 im Randbereich 2 ist die Ausdehnung W2 der Raumladungszone im Randbereich 2 größer als die Ausdeh­ nung W1 der Raumladungszone im Zellenfeld 1 bzw. Zentralbe­ reich 1'.
Das Ausführungsbeispiel von Fig. 3 lässt sich ohne weiteres auf ein Kompensationsbauelement anwenden, indem dort zusätz­ lich im Randbereich 2 p-leitende Säulen 6 in der n-leitenden Schicht 5 vorgesehen werden.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfin­ dungsgemäßen Halbleiterbauelementes, wobei hier im Unter­ schied zum Ausführungsbeispiel der Fig. 1 bis 3 auf das Ge­ biet 17 verzichtet wird und statt dessen der Randbereich mit einer größeren Schichtdicke der Schicht 5 ausgestattet ist. Infolge dieser größeren Schichtdicke ist die vertikale Aus­ dehnung W2 der Raumladungszone im Randbereich 2 auch hier deutlich größer als die vertikale Ausdehnung W1 dieser Raum­ ladungszone im Zentralbereich 1'. Schließlich ist in Fig. 5 als weiteres Ausführungsbeispiel der Erfindung ein Schnitt durch einen Leistungstransistor gezeigt. Bei diesem Lei­ stungstransistor haben die p-leitenden Säulen 6 im Randbe­ reich 2 eine größere Eindringtiefe als im Zellenfeld 1. Durch diese Maßnahme kann sich die Raumladungszone in die Tiefe des Halbleiterbauelementes weiter ausdehnen, so dass auch hier die Bedingung einer größeren vertikalen Ausdehnung der Raumladungszone 2 im Randbereich 1 im Vergleich zur Aus­ dehnung der Raumladungszone im Zellenfeld 1 erfüllt ist.
Die Halbleiterbauelemente gemäß den Ausführungsbeispielen der Fig. 1 und 3 können beispielsweise durch Aufbringen der schwächer dotierten n-leitenden Schicht 4 bzw. n--leitenden Schicht 5 auf das n+-leitende Substrat 1 mittels Epitaxie und maskiertes Einbringen einer n-leitenden Dotierung im Zen­ tralbereich 1' sowie gegebenenfalls im äußeren Teil des Randbereiches durch Implantation und Diffusion hergestellt werden, so dass im Randbereich 2 das schwächer n--leitende Gebiet 17 zurückbleibt. Die Implantationsenergie kann dabei gegebenenfalls so hoch eingestellt werden, dass die Dotie­ rung zu dem n+-leitenden Substrat nicht abfällt.
Eine andere Möglichkeit zur Herstellung der Halbleiterbau­ elemente gemäß den Fig. 1 bis 3 besteht darin, nach epitak­ tischem Aufwachsen der Schicht 4 auf dem Substrat 3 eine p- leitende Dotierung im Randbereich 2 durch Implantation und Diffusion einzubringen, so dass die Dotierung der n-lei­ tenden Schichten 4 hier weitgehend kompensiert wird und das n-- bzw. p--leitende oder auch insgesamt undotierte Gebiet 17 entsteht.
In den oben angegebenen Ausführungsbeispielen können die Leitfähigkeitstypen selbstverständlich jeweils vertauscht werden. Die Erfindung ist also keineswegs darauf beschränkt, dass p-leitende Säulen 6 in einer n-leitenden Schicht 5 vor­ gesehen sind. Vielmehr ist es auch möglich, n-leitende Säu­ len in einer p-leitenden Schicht vorzusehen.

Claims (12)

1. Halbleiterbauelement mit hoher Avalanchefestigkeit, bei dem in einem Halbleiterkörper (3, 4, 5) ein Zentralbereich (1, 1') von einem Randbereich (2) umgeben ist und der Zent­ ralbereich (1, 1') wenigstens einen sperrenden pn-Übergang (7, 5; 19, 5) zwischen zwei auf einander gegenüberliegenden Hauptoberflächen (9, 15) vorgesehenen Elektroden (13, 16) hat, dadurch gekennzeichnet, dass bei an den beiden Elektroden (13, 16) anliegender Sperr­ spannung sich die Raumladungszone (18) in der Richtung zwi­ schen den beiden Elektroden (13, 16) im Randbereich (2) über eine größere Ausdehnung (W2) als im Zentralbereich (1, 1') erstreckt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass es ein Kompensationsbauelement mit einer Kompensations­ struktur (5, 6) ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass im Randbereich (2) ein zusätzlich mit einem Dotierstoff des einen oder des anderen Leitungstyps dotiertes oder undo­ tiertes Gebiet (17) vorgesehen ist, so dass im Randbereich (2) in der Richtung zwischen den beiden Elektroden (13, 16) eine schwache Dotierung über eine größere Ausdehnung (W2) als im Zentralbereich vorliegt.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass das schwach dotierte oder undotierte Gebiet (17) in ei­ ner auf ein Halbleitersubstrat (3) epitaktisch aufgebrachten Schicht (4) vorgesehen ist.
5. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kompensationsstruktur (5, 6) im Randbereich (2) ein feineres Raster als im Zentralbereich (1, 1') hat.
6. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Randbereich (2) in Richtung zwischen den beiden E­ lektroden (13, 16) mit einer größeren Schichtdicke als im Zentralbereich (1, 1') ausgebildet ist.
7. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die Kompensationsstruktur (5, 6) im Randbereich (2) in Richtung zwischen den beiden Elektroden (13, 16) eine größere Ausdehnung als im Zentralbereich (1, 1') hat.
8. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das zusätzliche schwach dotierte Gebiet (17) eine Dotie­ rungskonzentration von höchstens 5.1014 Ladungsträger/cm3 aufweist.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass im Randbereich zusätzlich Feldplatten (12) vorgesehen sind.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass im Randbereich (2) zusätzlich ein Schutzring (14) vorge­ sehen ist.
11. Halbleiterbauelement nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das schwach dotierte Gebiet (17) durch Epitaxie gebildet und seine Umgebung durch Implantation oder Diffusion mit hö­ herer Dotierungskonzentration versehen ist.
12. Verfahren zur Herstellung eines Halbleiterbauelements (3, 4, 5) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass auf einem Substrat (3) mittels Epitaxie eine mit einem Do­ tierstoff eines ersten Leitungstyps dotierte Schicht (4) des Halbleiterkörpers (3, 4, 5) aufgebracht wird und anschließend im Randbereich (2) der Schicht (4) mittels Implantation und Diffusion mit einem Dotierstoff eines zweiten Leitungstyps die Dotierung des ersten Leitungstyps weitgehend kompensiert wird, so dass im Randbereich (2) in der Richtung zwischen den beiden Elektroden (13, 16) eine schwache Dotierung über eine größere Ausdehnung (W2) als im Zentralbereich (1, 1') vor­ liegt.
DE10100802A 2001-01-10 2001-01-10 Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren Expired - Fee Related DE10100802C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10100802A DE10100802C1 (de) 2001-01-10 2001-01-10 Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10100802A DE10100802C1 (de) 2001-01-10 2001-01-10 Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE10100802C1 true DE10100802C1 (de) 2002-08-22

Family

ID=7670125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10100802A Expired - Fee Related DE10100802C1 (de) 2001-01-10 2001-01-10 Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE10100802C1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861706B2 (en) 2002-06-14 2005-03-01 Infineon Technologies Ag Compensation semiconductor component
WO2005071757A2 (de) * 2004-01-27 2005-08-04 Infineon Technologies Ag Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006055151A1 (de) * 2006-11-22 2008-05-29 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
CN103928519A (zh) * 2013-01-16 2014-07-16 富士电机株式会社 半导体元件
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US9583578B2 (en) 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US10276655B2 (en) 2016-05-27 2019-04-30 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device
US11929395B2 (en) 2018-12-17 2024-03-12 Infineon Technologies Austria Ag Superjunction transistor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954352A1 (de) * 1998-11-11 2000-05-18 Fuji Electric Co Ltd Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954352A1 (de) * 1998-11-11 2000-05-18 Fuji Electric Co Ltd Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10226664B4 (de) * 2002-06-14 2006-10-26 Infineon Technologies Ag Kompensations-Halbleiterbauelement
US6861706B2 (en) 2002-06-14 2005-03-01 Infineon Technologies Ag Compensation semiconductor component
US7696605B2 (en) 2004-01-27 2010-04-13 Infineon Technologies Ag Semiconductor component comprising a temporary field stopping area, and method for the production thereof
WO2005071757A2 (de) * 2004-01-27 2005-08-04 Infineon Technologies Ag Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
WO2005071757A3 (de) * 2004-01-27 2005-11-24 Infineon Technologies Ag Halbleiterbauelement mit temporärem feldstoppbereich und verfahren zu dessen herstellung
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置
DE102006047489B4 (de) * 2006-10-05 2011-07-28 Infineon Technologies Austria Ag Halbleiterbauelement
US7973362B2 (en) 2006-10-05 2011-07-05 Infineon Technologies Austria Ag Semiconductor component and method for producing it
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
DE102006055151A1 (de) * 2006-11-22 2008-05-29 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
DE102006055151B4 (de) * 2006-11-22 2011-05-12 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
JP2014138077A (ja) * 2013-01-16 2014-07-28 Fuji Electric Co Ltd 半導体素子
CN103928519A (zh) * 2013-01-16 2014-07-16 富士电机株式会社 半导体元件
CN103928519B (zh) * 2013-01-16 2018-05-01 富士电机株式会社 半导体元件
US9583578B2 (en) 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
DE102015106707A1 (de) * 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
CN106098744A (zh) * 2015-04-30 2016-11-09 英飞凌科技奥地利有限公司 半导体器件和用于形成半导体器件的方法
US10770578B2 (en) 2015-04-30 2020-09-08 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device
US11515414B2 (en) 2015-04-30 2022-11-29 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device
US10276655B2 (en) 2016-05-27 2019-04-30 Infineon Technologies Austria Ag Semiconductor devices and methods for forming a semiconductor device
US11929395B2 (en) 2018-12-17 2024-03-12 Infineon Technologies Austria Ag Superjunction transistor device

Similar Documents

Publication Publication Date Title
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19954351B4 (de) Halbleiterbauelement
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE10205345B9 (de) Halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10303335B4 (de) Halbleiterbauteil
DE112012004043B4 (de) Halbleitereinrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
WO1999053550A1 (de) Hochvolt-randabschluss für planarstrukturen
DE112014006630T5 (de) Siliziumcarbidhalbleiterbauteil
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE112013004146T5 (de) Halbleitervorrichtung
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE10120656A1 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE10100802C1 (de) Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
EP1157425B1 (de) Igbt mit pn-isolation
DE10360574B4 (de) Leistungshalbleiterbauelement mit sanftem Abschaltverhalten
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4201183A1 (de) Leistungsdiode

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee