DE10122364A1 - Kompensationsbauelement, Schaltungsanordnung und Verfahren - Google Patents
Kompensationsbauelement, Schaltungsanordnung und VerfahrenInfo
- Publication number
- DE10122364A1 DE10122364A1 DE10122364A DE10122364A DE10122364A1 DE 10122364 A1 DE10122364 A1 DE 10122364A1 DE 10122364 A DE10122364 A DE 10122364A DE 10122364 A DE10122364 A DE 10122364A DE 10122364 A1 DE10122364 A1 DE 10122364A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor component
- compensation layer
- zone
- semiconductor
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 134
- 230000015556 catabolic process Effects 0.000 claims abstract description 40
- 239000002800 charge carrier Substances 0.000 claims abstract description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 44
- 239000002019 doping agent Substances 0.000 claims description 29
- 229910052763 palladium Inorganic materials 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 17
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 11
- 239000011669 selenium Substances 0.000 claims description 11
- 229910052711 selenium Inorganic materials 0.000 claims description 10
- 238000004804 winding Methods 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 13
- 230000036961 partial effect Effects 0.000 description 12
- 238000002513 implantation Methods 0.000 description 11
- 230000002441 reversible effect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VVNCNSJFMMFHPL-VKHMYHEASA-N D-penicillamine Chemical compound CC(C)(S)[C@@H](N)C(O)=O VVNCNSJFMMFHPL-VKHMYHEASA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- YQEZLKZALYSWHR-UHFFFAOYSA-N Ketamine Chemical compound C=1C=CC=C(Cl)C=1C1(NC)CCCCC1=O YQEZLKZALYSWHR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229940075911 depen Drugs 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000003748 selenium group Chemical group *[Se]* 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das derart ausgestaltet ist, dass dessen Durchbruchspannung bei konstanter Temperatur als Funktion der Zeit zunimmt. Die Erfindung betrifft ferner eine Schaltungsanordnung und ein Verfahren zur Dotierung einer erfindungsgemäßen Kompensationsschicht.
Description
Die Erfindung betrifft ein Halbleiterbauelement nach dem
Prinzip der Ladungsträgerkompensation gemäß den Oberbegriffen
der Patentansprüche 1, 2 und 3, eine Schaltungsanordnung so
wie zwei Verfahren zur Herstellung einer Kompensationsschicht
eines solchen Kompensationsbauelements.
Solche Kompensationsbauelemente beruhen auf dem Prinzip, dass
sich bei Anlegen einer Sperrspannung die freien Ladungsträger
der n- und p-dotierten Gebiete innerhalb der Driftregion mehr
oder weniger gegenseitig ausräumen und damit kompensieren.
Der Vorteil eines solchen Kompensationsbauelementes besteht
darin, dass es im Durchlassbetrieb einen gegenüber herkömmli
chen Halbleiterbauelementen deutlich verringerten Einschalt
widerstand und im Sperrbetrieb eine sehr gute Sperrcharakte
ristik aufweist. Der Aufbau und die Funktionsweise solcher
Kompensationsbauelemente ist vielfach bekannt und beispiels
weise in den US-Patenten US 5,216,275 und US 5,754,310 wie
auch in der WO 97/29518, der DE 43 09 764 C2 und der DE 198 40 032 C1
beschrieben. Nachfolgend wird daher auf eine de
taillierte Beschreibung des Aufbaus und der Funktionsweise
solcher Kompensationsbauelemente verzichtet.
Kompensationsbauelemente können in einer Vielzahl von Bauele
mentvarianten, wie z. B. MOS-Transistoren, Dioden, Thyristo
ren, GTOS, IGBTS und dergleichen, Anwendung finden, wenn
gleich sie heute zumeist als MOS-Transistoren eingesetzt wer
den. Im folgenden soll daher als Beispiel eines Kompensati
onsbauelementes von einem durch Feldeffekt gesteuerten MOS-
Transistor - auch kurz MOSFET genannt - ausgegangen werden,
ohne jedoch die Erfindung auf dieses Halbleiterbauelement zu
beschränken.
Bei allen heute erhältlichen Halbleiterbauelementen mit sper
render Funktionalität, wie z. B. bei einem MOSFET, ist deren
Sperrfähigkeit eine statische Bauelementeigenschaft. Soll bei
einem solchen Halbleiterbauelement applikationsbedingt eine
sehr hohe Sperrspannung erreicht werden, geht dies allerdings
zu Lasten anderer elektrischer Eigenschaften des Halbleiter
bauelementes, wie z. B. einer Verschlechterung des Einschalt
widerstandes RDSon und einer geringeren Stromtragfähigkeit.
Insbesondere zeigt die DE 198 40 032 C1 einen weiteren Mit
telweg zwischen Durchbruchspannung Avalanche-Zerstörungs
energien.
Zur Auslegung der Sperrfähigkeit eines Halbleiterbauelementes
sind verschiedene Randbedingungen zu beachten:
In einer ersten Applikation muss das Halbleiterbauelement in der Lage sein, die beim Schalten von großen Strömen und/oder Spannungen wiederholt vorkommenden Durchbruchspannungen bei hohen Strömen aber geringer Energie für kurze Zeit zu tragen. Solche Halbleiterbauelemente kommen als Leistungsschalter zum Schalten großer Lasten, wie z. B. bei Schaltnetzteilen, Schaltreglern, getaktete Stromversorgungen und dergleichen, zum Einsatz.
In einer ersten Applikation muss das Halbleiterbauelement in der Lage sein, die beim Schalten von großen Strömen und/oder Spannungen wiederholt vorkommenden Durchbruchspannungen bei hohen Strömen aber geringer Energie für kurze Zeit zu tragen. Solche Halbleiterbauelemente kommen als Leistungsschalter zum Schalten großer Lasten, wie z. B. bei Schaltnetzteilen, Schaltreglern, getaktete Stromversorgungen und dergleichen, zum Einsatz.
Bei derartigen Schaltungsanordnungen kommt es je nach Quali
tät des Schaltungslayouts und des Übertragers mithin zu
Streuinduktivitäten im µH-Bereich (einige 10 µH). Diese
Streuinduktivitäten sind nicht über die in der Schaltungsan
ordnung typischerweise vorgesehenen Entlastungselemente, z. B.
Pufferkapazitäten, gepuffert und treiben daher das Halblei
terbauelement in den Avalanche-Durchbruch. Der Durchbruch
dauert typischerweise nur ein sehr kurze Zeit an, nämlich ge
nau solange, bis die in der Streuinduktivität gespeicherte
Energie vollständig abgebaut ist. Das Halbleiterbauelement
muss in diesen Fällen applikationsbedingt derart ausgelegt
sein, dass es die von den Streuinduktivitäten abgegebene
Energie für die Dauer des Durchbruchs aufnehmen kann, so dass
dessen Funktionalität für später wiederkehrende, gleichartige
Durchbrüche nicht beeinträchtigt wird.
In einer zweiten Applikation muss die Sperrfähigkeit des
Halbleiterbauelementes auch für die Beherrschung sehr selten
auftretender Betriebszustände ausgelegt sein, bei denen eine
deutlich höhere Sperrspannung als in der ersten Applikation
gefordert ist. Beispielsweise kann es bei Leistungshalblei
terbauelementen, bei als Sperrwandler ausgebildeten Schalt
netzteilen und bei Power-Factor-Controllern (PFC) verwendet
werden, dazu kommen, dass über die Versorgungsspannungsquelle
derart hohe Spannungsspitzen eingekoppelt werden, dass diese
sich nicht mehr über einen Eingangsfilter herausfiltern las
sen. Diese versorgungsspannungsseitigen Spannungsspitzen füh
ren gleichermaßen zu deutlich überhöhten Spannungsspitzen im
Lastkreis des Leistungshalbleiterbauelementes. So können bei
spielsweise auch bei der Ansteuerung einer Gasentladungslampe
mittels einer konventionellen Halbbrückenschaltung oder einem
High-Side oder Low-Side-Leistungstransistor beim Anschalten
der Lampe oder bei wiederholten Zündimpulsen höhere Span
nungsspitzen als im Normalbetrieb auftreten. Diese eben ge
nannte Dissipation von Energien kann im Extremfall zur ther
mischen Zerstörung des Halbleiterbauelementes führen. Um die
Funktionalität der gesamten Schaltungsanordnung auch im Falle
einer außergewöhnlichen hohen Überspannung zu gewährleisten,
ist es erforderlich, ein Halbleiterbauelement bereitzustel
len, welches für eine deutlich höhere Sperrspannung ausgelegt
ist.
Die für die zweite Applikation erforderlichen Sperrspannungen
sind deutlich höher als die für die erste Applikation. Bei
spielsweise weist ein Halbleiterbauelement, welches für eine
Sperrspannung von 600 V ausgelegt ist, eine Durchbruchspan
nung für die erste Applikation im Bereich von 300-400 V
Sperrspannung auf. Herkömmliche Halbleiterbauelemente müssen
daher hinsichtlich ihrer Sperrfähigkeit auf die zweite Appli
kation hin dimensioniert werden. Dies hat allerdings den
Nachteil, dass sich der Einschaltwiderstand RDSon deutlich
erhöht und das Halbleiterbauelement damit ein wesentlich
schlechteres "Cost-Performance"-Verhältnis aufweist.
Wird das Halbleiterbauelement lediglich für die erste Appli
kation, also für eine deutlich verringerte Sperrspannung aus
gelegt, weist es zwar einen deutlich reduzierten Einschaltwi
derstand RDSon auf, jedoch würde dieses Halbleiterbauelement
und somit die gesamte Schaltungsanordnung im Falle eines
Spannungsdurchbruchs entsprechend der zweiten Applikation ir
reparabel beschädigt bzw. sogar zerstört werden.
Es besteht somit der Bedarf, ein Halbleiterbauelement bereit
zustellen, welches hinsichtlich seiner Sperrfähigkeit auf die
erste Applikation ausgelegt ist, aber nichts desto trotz auch
im Falle eines Spannungsdurchbruchs entsprechend der zweiten
Applikation funktionsfähig bleibt.
Ein Halbleiterbauelement mit einer derartigen Funktionalität
ist jedoch bislang nicht bekannt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
ein Halbleiterbauelement mit der vorstehend genannten Funkti
onalität auszustatten.
Erfindungsgemäß wird diese Aufgabe durch ein Kompensations
bauelement mit den Merkmalen der Patentansprüche 1, 2 und 3
gelöst. Demgemäss ist ein gattungsgemäßes Kompensationsbau
element nach dem Prinzip der Ladungsträgerkompensation vorge
sehen, welches derart ausgebildet ist, dass dessen Durch
bruchsspannung bei konstanter Temperatur als Funktion der
Zeit zunimmt.
Die erfindungsgemäße Aufgabe wird auch durch eine Schaltungs
anordnung mit den Merkmalen des Patentanspruchs 20 sowie zwei
Verfahren mit den Merkmalen der Patentansprüche 23 und 24 ge
löst.
Erfindungsgemäß wird also ein Halbleiterbauelement mit zeit
lich ansteigender Durchbruchspannung bereitgestellt. Dieses
Halbleiterbauelement ist für die "normale", im Dauerbetrieb
benötigte niedrigere Durchbruchspannung ausgelegt und weist
dennoch eine zusätzliche Spannungsreserve auf, auf die im Be
darfsfall zurückgegriffen wird und mittels der das Halblei
terbauelement im Ausnahmefall eine höhere Durchbruchsspannung
aufweist. Eine derartige grundsätzlich neuartige Funktionali
tät eröffnet einen zusätzlichen Freiheitsgrad im Design von
Halbleiterbauelementen. Darüber hinaus eröffnen sich für sol
che Halbleiterbauelemente eine Vielzahl neuer Applikationen.
Für die technische Realisierung und die Funktion eines sol
chen Halbleiterbauelementes mit zeitlich ansteigender Durch
bruchspannung ist eine Kompensationsschicht zwingend erfor
derlich, dass heißt, es muss eine Halbleiterschicht mit ab
wechselnden Gebieten unterschiedlichen Leitungstypen vorgese
hen sein. Eine bestimmte Ausgestaltung dieser Kompensations
struktur ist allerdings nicht erforderlich, d. h. die zum Zwe
cke einer Ladungstrennung bereitgestellten Gebiete unter
schiedlichen Leitungstyps müssen nicht notwendigerweise auf
die Zellen eines Zellenfeldes justiert sein oder an diesen
angeschlossen sein, sondern können mehr oder weniger beliebig
unterhalb des Zellenfeldes angeordnet sein. Darüber hinaus
ist die genaue Ausformung der Kompensationsstrukturen des
gleichen nicht vorgegeben, d. h. sie können aus zusammenhän
genden Säulen, Streifen, oder auch aus nicht zusammenhängen
den kugelartigen Gebilden bestehen. Auch müssen diese Gebiet
nicht notwendigerweise dieselben Dotierungskonzentrationen
aufweisen.
Das Prinzip des erfindungsgemäßen Halbleiterbauelementes mit
zeitlich ansteigender Durchbruchspannung beruht auf dem phy
sikalischen Effekt, dass ein Teil der zur Ladungsträgerkom
pensation beitragenden Raumladung bei Anlegen einer Sperr
spannung an das Halbleiterbauelement zeitverzögert wirksam
wird. Dieser physikalische Mechanismus ist als unvollständige
Ionisation bekannt. Zu diesem Zwecke werden Dotierelemente
bereitgestellt, die unter "normalen" Bedingungen, d. h. bei
Betriebstemperatur des Halbleiterbauelementes oder bei Raum
temperatur, nur zum Teil ionisiert sind, so dass nur der io
nisierte Teil dieses Dotierstoffes zum Stromfluss beitragen
kann. Derartige Elemente werden nachfolgend auch als Elemente
mit unvollständiger Ionisation oder unvollständig ionisierte
Elemente bezeichnet. Bei Anlegen eines elektrischen Feldes
und/oder mit steigender Temperatur steigt bei derartigen un
vollständig ionisierten Elementen deren Ionisationsgrad.
Würde man in einem herkömmlichen Halbleiterbauelement ohne
Kompensationsstruktur einen Teil der Dotierung durch gleich
dotierende Elemente mit unvollständiger Ionisation ersetzen,
würde die Durchbruchspannung als Funktion der Zeit sogar ab
sinken und zwar in den wärmeren Bereichen des Halbleiterbau
elementes schneller als in den kälteren Bereichen. Ein sol
ches Halbleiterbauelement würde somit eine mit der Zeit ab
nehmende Durchbruchspannungs-Charakteristik aufweisen, was
für die eingangs genannten Applikationen gerade nicht er
wünscht ist.
Erfindungsgemäß weist die Kompensationsschicht Dotierstoffe
mit unvollständiger Ionisation auf, wobei hier darauf zu ach
ten ist, dass die Dotierstoffe mit unvollständiger Ionisation
in der Kompensationsschicht zumindest in den Gebieten dessel
ben Leitungstyps enthalten sind. Als n-dotierende und p-
dotierende Dotierstoffe mit unvollständiger Ionisation können
beispielsweise Selen bzw. Palladium verwendet werden, die bei
Raumtemperatur einen Ionisierungsgrad von etwa 20% aufwei
sen. Bei Verwendung von Selen ist also darauf zu achten, dass
dieser Dotierstoff zumindest in den n-dotierten Bereichen der
Kompensationsschicht angeordnet ist. Gleichermaßen sollte bei
Verwendung von Palladium dieses Element zumindest in den p-
dotierten Bereichen der Kompensationsschicht angeordnet sein.
Es sollte möglichst vermieden werden, sowohl Selen als auch
Palladium, d. h. jeweils unterschiedlich dotierende Elemente
mit unvollständiger Ionisation, in die Kompensationsschicht
einzubringen.
Liegt an der Kompensationsschicht keine Sperrspannung an,
dann ist lediglich ein Teil der Elemente mit unvollständiger
Ionisation - bei Selen oder Palladium etwa 20% - ionisiert
und damit elektrisch aktiv. Das Halbleiterbauelement ist in
diesem Zustand für eine geringe Durchbruchspannung - bei
spielsweise 300 V - ausgelegt. Wird an dieses Halbleiterbau
element eine Sperrspannung angelegt und reicht die dadurch
bedingte Raumladungszone an die Kompensationsschicht, dann
steigt der Ionisationsgrad der Dotierstoffe mit zunehmender
Zeit an und die so frei werdenden Ladungsträger wie auch die
bereits vorhandenen Ladungsträger der Hintergrunddotierung
werden durch die Raumladungszone sofort abtransportiert. Die
Dotierstoffe mit unvollständiger Ionisation werden, so lange
weiter ionisiert und vom elektrischen Feld abgesaugt, bis der
maximale Ionisationsgrad erreicht ist. In diesem Zustand er
reicht das Halbleiterbauelement aufgrund der vollständig io
nisierten Dotierstoffe mit unvollständiger Ionisation und der
Dotierstoffe der Hintergrunddotierung die maximale Durch
bruchspannung - beispielsweise 600 V.
Das erfindungsgemäße Halbleiterbauelement kann vorteilhafter
weise stark n-lastig ausgebildet sein. Eine stark n-lastige
Auslegung einer Halbleiterschicht ergibt sich, wenn der Kom
pensatiosgrad K ≧ 20%, insbesondere K ≧ 30%, ist. Die Durch
bruchspannung kann hier sehr weit unter der spezifizierten
Grenze der maximalen Durchbruchspannung von beispielsweise
600 V abgesenkt werden, beispielsweise auf 300 V. Die p-
leitende Kompensationsstruktur kann hier sehr schwach ausge
bildet sein bzw. im Grenzfall sogar aus schwachen n-dotierten
Gebieten bestehen. Im eingeschalteten Zustand ist das Dotier
element, welches für die zeitliche Verzögerung der Durch
bruchspannung verantwortlich ist, unvollständig ionisiert. In
diesem Fall erzeugen die nicht ionisierten Anteile auch kein
elektrisches Querfeld und die Ausbildung eines parasitären
Junction-FET-Transistors (J-FET) unterbleibt. Mit steigendem
Ionisationsgrad wird der Verlauf des elektrischen Feldes fla
cher und die Durchbruchspannung steigt dadurch bedingt an.
Allerdings verringert sich dadurch auch die Durchbruchsfes
tigkeit, da die Differenz der lokalen Raumladungsdichte hin
zu einer perfekten Kompensation der Ladungsträger reduziert
wird.
In einer weiteren, sehr vorteilhaften Auslegung kann die Kom
pensationsstruktur auch sehr stark p-lastig ausgelegt werden.
Eine stark p-lastige Auslegung einer Halbleiterschicht ergibt
sich hier wieder, wenn der Kompensatiosgrad K ≧ 20%, insbe
sondere K ≧ 30%, ist. Der zeitverzögerte Effekt wird hier
durch entgegengesetzt dotierte Elemente mit unvollständiger
Ionisation - beispielsweise mit Palladium - erreicht. In die
sem Falle wird der Spannungsdurchbruch tief in die Raumla
dungszone verlegt. Der Randbereich des Halbleiterbauelementes
wird dadurch ebenfalls sicher entlastet.
In einer vorteilhaften Ausgestaltung der Erfindung ist es
auch möglich, die Dotierstoffe mit unvollständiger Ionisation
nicht ausschließlich in den gleich dotierten Gebieten der
Kompensationssicht anzuordnen. Da die Elemente mit unvoll
ständiger Ionisation, wie z. B. Selen und Palladium, einen re
lativen hohen Diffusionskoeffizienten aufweisen, ist es be
sonders vorteilhaft, diese Elemente großräumig zu strukturie
ren bzw. über die gesamte Kompensationsschicht zu verteilen.
Bei einem großflächigen Einbringen der Elemente mit unvoll
ständiger Ionisation wirken diese in den Gebieten des entge
gengesetzten Leitungstyps allerdings kompensierend hinsicht
lich der dort lokal vorhandenen Dotierung. Es ist hier darauf
zu achten ist, dass die Dotierungskonzentration in diesen Ge
bieten vorgehalten wird, d. h. um die Dotierung des Elementes
mit unvollständiger Ionisation vergrößert wird. In den Gebie
ten des gleichen Leitungstyps wirken die Elemente mit unvoll
ständiger Ionisation im Sinne der Erfindung.
Besonders vorteilhaft sind als Elemente mit unvollständiger
Ionisation solche Materialen, die bei Betriebstemperatur des
Halbleiterbauelementes tatsächlich nur teilweise ionisiert
sind. Der Abstand des Dotierstoffniveaus dieser Materialien
von der jeweiligen Bandkante legt dabei den Ionisationsgrad,
sowie thermische Generationsrate und damit das zeitliche Ver
halten der Durchbruchspannung fest. Als n-dotierendes Element
mit unvollständiger Ionisation eignet sich vor allem Selen,
als p-dotierendes Element vor allem Palladium. Jedoch sei die
Erfindung nicht auf diese Elemente beschränkt. Vielmehr könn
ten an Stelle dieser Elemente auch andere Elemente mit un
vollständiger Ionisation verwendet werden. Zum Beispiel könn
te als n-dotierendes Element auch Wismut, Titan, Tantal, etc.
verwendet werden. Alternativ könnte als p-dotierendes Element
auch Indium oder Thallium verwendet werden.
In einer vorteilhaften Ausgestaltung ist das unvollständig
ionisierte Element in einer Dotierungskonzentration im Be
reich von 20 bis 100%, insbesondere größer 50%, der Dotie
rungskonzentration gleichen Leitungstyps in der jeweiligen
Zone vorgesehen.
In einer typischen Ausgestaltung ist eine Drainzone vorgese
hen, an die die Kompensationsschicht großflächig angrenzt.
Ferner weist die Kompensationsschicht vorteilhafterweise eine
Driftzone auf, die zwischen den Ausräumzonen bzw. Komplemen
tärausräumzonen und der Drainzone angeordnet ist und an diese
Zonen angrenzt. Diese Driftzone weist - insbesondere bei ei
nem MOSFET - und eine geringere Dotierungskonzentration als
die Ausräumzonen bzw. Komplementärausräumzonen und die Drain
zone auf.
Für den Fall, dass die Drainzone denselben Dotierungstyp auf
weist wie die Sourcezone bzw. auch die Komplementärausräumzo
nen, handelt es sich vorteilhafterweise um ein als MOSFET -
insbesondere als Leistungs-MOSFET - ausgebildetes Halbleiter
bauelement. Für den Fall, dass die Drainzone einen entgegen
gesetzten Leistungstyp aufweist, ergibt sich vorteilhafter
weise ein als IGBT ausgebildetes Halbleiterbauelement.
Ein einer typischen und technologisch besonders vorteilhaften
Ausgestaltung weist die Kompensationsschicht entweder eine
einzige Ausräumzone und eine Vielzahl von Komplementäraus
räumzonen oder eine einzige Komplementärausräumzonen und eine
Vielzahl von Ausräumzone auf.
In einer weiteren Ausgestaltung der Erfindung ist die Kompen
sationsschicht derart ausgestaltet, dass die darin enthalte
nen unvollständig ionisierte Dotierstoffe bei Raumtemperatur
nur zum Teil ionisiert sind, wobei deren Ionisationsgrad mit
steigender Temperatur zunimmt.
Das Halbleiterbauelement weist typischerweise ein Zellenfeld
mit einer Vielzahl von Zellen auf, wobei in jeder Zelle min
destens ein Einzeltransistor angeordnet ist. Diese Einzel
transistoren, die über ihre Laststrecken parallel geschaltet
und über eine gemeinsame Ansteuerung steuerbar sind, definie
ren einen aktiven Bereich. Im aktiven Bereich des Zellenfel
des ist ein erster Bereich vorhanden, in dem die Dotierungs
konzentration der unvollständig ionisierten Elemente höher
ist als in den übrigen Bereichen des aktiven Bereiches. Auf
diese Weise kann definiert festgelegt werden, in welchem Be
reich das Halbleiterbauelement zuerst durchbricht.
Das Halbleiterbauelement weist einen aktiven, zum Stromfluss
beitragenden Bereich und einen Randbereich auf, über den bei
Anlegen einer Spannung an das Halbleiterbauelement die Feld
linien definiert aus dem Halbleiterkörper geführt werden. Da
bei nimmt die Dotierungskonzentration der unvollständig ioni
sierten Dotierstoffe vom aktiven Bereich des Zellenfeldes zu
dessen Randbereich hin ab.
Der Halbleiterkörper besteht vorteilhafterweise aus kristal
linem Silizium oder Siliziumkarbid. Jedoch ist die Erfindung
selbstverständlich auch bei anderen Halbleitermaterialien,
wie z. B. Galliumarsenid, Germanium, etc., anwendbar.
Die Erfindung eignet sich insbesondere bei Leistungshalblei
terbauelementen wie z. B. MOSFETs - insbesondere Leistungs-
MOSFETs. Jedoch sei die Erfindung nicht auf MOSFETs be
schränkt, sondern kann im Rahmen der Erfindung auf beliebige
Halbleiterbauelemente mit Kompensationsstruktur, beispiels
weise J-FETs, IGBTs, Dioden, Thyristoren und dergleichen, er
weitert werden.
Das erfindungsgemäße Halbleiterbauelement eignet sich vor al
lem bei Schaltungsanordnungen mit einem modifizierten RCD-
Snubber. Der RCD-Snubber weist neben den bekannten Elementen
wie Widerstand, Diode und Kondensator zusätzlich eine Zener
diode mit hoher Sperrspannung auf. Dieser mit der zusätzliche
Zenerdiode modifizierte RCD-Snubber fungiert vorteilhafter
weise als Entlastungsnetzwerk, welches erst ab einer bestimm
ten Spannungsdifferenz ΔV wirksam wird. Das Entlastungsnetz
werk ist bei allen Schaltungsanordnungen anwendbar, bei denen
nach dem Abschalten eine lokal Spannungserhöhung ausgeglichen
werden muss, also vorteilhafterweise bei einem Schaltnetz
teil, einer getakteten Stromversorgung, einem Spannungsregler
oder dergleichen.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung sind den Unteransprüchen sowie der Beschreibung un
ter Bezugnahme auf die Zeichnung entnehmbar.
Die Erfindung wird nachfolgend anhand der in den Figuren der
Zeichnung angegebenen Ausführungsbeispiele näher erläutert.
Es zeigt dabei:
Fig. 1 in einem Teilschnitt ein erstes Ausführungsbeispiel
eines vertikal ausgebildeten, erfindungsgemäßen Kom
pensationsbauelementes;
Fig. 2 in einem Teilschnitt ein zweites Ausführungsbeispiel
eines vertikal ausgebildeten, erfindungsgemäßen Kom
pensationsbauelementes;
Fig. 3 in einem Teilschnitt ein drittes Ausführungsbeispiel
eines vertikal ausgebildeten, erfindungsgemäßen Kom
pensationsbauelementes;
Fig. 4 in einem Teilschnitt ein viertes Ausführungsbeispiel
eines vertikal ausgebildeten, erfindungsgemäßen Kom
pensationsbauelementes;
Fig. 5 in perspektivischer Ansicht einen Ausschnitt eines
lateral ausgebildeten, erfindungsgemäßen Kompensati
onsbauelementes;
Fig. 6 den Verlauf der Durchbruchspannung in Abhängigkeit
von dem Kompensationsgrad für ein Halbleiterbauele
ment nach dem Stand der Technik (A) und ein erfin
dungsgemäßes Halbleiterbauelement gemäß Fig. 1 (B);
Fig. 7 den Verlauf des Einschaltwiderstand RDSon in Abhän
gigkeit vom Kompensationsgrad K,
Fig. 8 den Verlauf des elektrischen Feldes in Abhängigkeit
von der Tiefe bei einem n-lastig (a) und p-lastig
(b) ausgelegten Halbleiterbauelement gemäß Fig. 1;
Fig. 9 in einem skizzierten Teilschnitt eine n-lastige
Auslegung der Kompensationsschicht;
Fig. 10 in einem skizzierten Teilschnitt eine p-lastige
Auslegung der Kompensationsschicht;
Fig. 11 das Bändermodell im feldfreien Fall (a) und bei an
gelegtem elektrischen Feld (b);
Fig. 12 anhand von Teilschnitten ein erstes Verfahren für
die Herstellung der erfindungsgemäßen Kompensati
onsschicht;
Fig. 13 anhand von Teilschnitten ein zweites Verfahren für
die Herstellung der erfindungsgemäßen Kompensati
onsschicht;
Fig. 14 anhand von Teilschnitten ein drittes Verfahren für
die Herstellung der erfindungsgemäßen Kompensati
onsschicht;
Fig. 15 das Schaltbild für eine vorteilhafte Anwendung des
erfindungsgemäßen Kompensationsbauelementes mit ei
nem Entlastungsnetzwerk.
In allen Figuren der Zeichnung sind gleiche bzw. funktions
gleiche Elemente und Signale - sofern nicht anderes angegeben
ist - mit gleichen Bezugszeichen versehen worden.
Fig. 1 zeigt in einem Teilschnitt einen Ausschnitt eines
vertikal ausgebildeten, erfindungsgemäßen Kompensationsbau
elementes, das hier als n-Kanal MOSFET ausgebildet ist.
In Fig. 1 mit 1 ein Halbleiterkörper - beispielsweise eine
einkristalline Siliziumscheibe - bezeichnet. Der Halbleiter
körper 1 weist eine erste Oberfläche 2, die sogenannte Schei
benvorderseite, und eine zweite Oberfläche 3, die sogenannte
Scheibenrückseite, auf. Der Halbleiterkörper weist eine an
die Oberfläche 3 stark n-dotierte Drainzone 7 auf, die über
eine großflächig auf die Oberfläche 3 aufgebrachte Drain-
Metallisierung 20 mit dem Drain-Anschluss D verbunden ist. An
der der Oberfläche 3 entgegengesetzten Seite schließt sich
die Kompensationsschicht 8 des Kompensationsbauelementes an.
Die Kompensationsschicht 8, die bei einem Kompensationsbau
element die Funktion der Driftstrecke inne hat, weist abwech
selnd nebeneinander angeordnete Dotierungsgebiete 4, 5 beider
Leitfähigkeitstypen, die die Kompensationsstruktur bilden,
auf. Die p-dotierten Gebiete 5 werden nachfolgend auch als
Ausräumzonen bezeichnet, während die n-dotierten Gebiete 4
als Komplementärausräumzonen bezeichnet werden.
Im vorliegenden Ausführungsbeispiel ist die Kompensations
schicht 8 als Epitaxie-Schicht ausgebildet, die durch Ab
scheidung von n-dotiertem Silizium auf die Grenzschicht 6
aufgewachsen wird. Die Ausräumzonen 5 können anschließend
durch geeignete Verfahren in den Halbleiterkörper 1 einge
bracht werden. Es wäre auch denkbar, dass eine p-dotierte
oder undotierte Epitaxie-Schicht abgeschieden wird, in die
die n-dotierten Gebiete 4 und/oder p-dotierten Gebiete 5 ein
gebracht werden.
An der Oberfläche 2 sind mehrere p-dotierte Bodyzonen 13 in
die Kompensationsschicht 8 eingebettet. In jeweils eine Body
zone 13 sind eine oder mehrere stark n-dotierte Sourcezonen
14 eingebettet. Die Bodyzonen 13 und Sourcezonen 14 können in
bekannter Art und Weise durch Ionenimplantation oder Diffusi
on in den Halbleiterkörper 1 eingebracht und/oder durch Epi
taxie auf den Halbleiterkörper 1 aufgebracht werden. Die Bo
dyzonen 13 sind an der Oberfläche 2 voneinander durch eine
Zwischenzone 15 beabstandet, die Bestandteil der die Komple
mentärausräumzonen 4 sind und somit auch deren Dotierung auf
weist. Oberhalb der Zwischenzonen 15 ist jeweils eine Gate-
Elektrode 16 vorgesehen, die lateral verlaufend bis zu den
Sourcezonen 14 reichen. Die Gate-Elektroden 16 sind gegen die
Oberfläche 2 über ein dünnes Gate-Oxid 17 isoliert. Ferner
ist eine Source-Metallisierung 18 vorgesehen, die die Source
zonen 14 und Bodyzonen 13 über einen Nebenschluss elektrisch
kontaktiert und die gegen die Gate-Elektrode 16 über ein
Schutz-Oxyd 19 beabstandet ist. An der Vorderseite des Halb
leiterkörpers 11 ist die Source-Metallisierung 18 mit einem
Source-Anschluss S und die Gate-Elektrode 16 mit einem Gate-
Anschluss G verbunden.
Im Layout des Halbleiterkörpers 11 bezeichnen die mit Gate-
Elektroden 16 sowie mit Bodyzonen 13 und Sourcezonen 14 be
deckten Bereiche das aus einer Vielzahl von Zellen bestehende
Zellenfeld ZF des Kompensationsbauelementes. Jeweils eine
Zelle beinhaltet einen Einzeltransistor. Die Parallelschal
tung der Laststrecken der Vielzahl von Einzeltransistoren er
gibt den MOSFET des Kompensationsbauelements. Ein Kompensati
onsbauelement weist typischerweise auch einen Randbereich RB
auf, der außerhalb des Zellenfeldes ZF angeordnet ist und der
im Betrieb des Kompensationsbauelementes einen definierten
Verlauf der Feldlinien im Randbereich gewährleisten soll. Im
Randbereich RB sind Feldplatten 21 vorgesehen, die ebenfalls
über ein Schutz-Oxid 22 gegen den Halbleiterkörper 1 und die
Source-Metallisierung 18 isoliert sind.
Die Zellen des Zellenfeldes ZF sowie die Kompensationsstruk
turen bilden ein Raster. Im vorliegenden Ausführungsbeispiel
sind die Gebiete 4, 5 an die Bodyzonen 13 angeschlossen, wo
bei das Raster des Zellenfeldes auf das Raster der Kompensa
tionsschicht justiert ist. Denkbar wäre jedoch auch, dass die
beiden Raster nicht zueinander justiert sind bzw. die Gebiete
4, 5 nicht an die Strukturen des Zellenfeldes ZF angeschlos
sen sind.
Die Ausräumzonen 5 und Komplementärausräumzonen 4 sind in
Fig. 1 auf das Raster des Zellenfeldes ZF justiert, jedoch wä
re selbstverständlich auch eine nicht zellenfeldjustierte An
ordnung dieser Zonen 4, 5 denkbar.
Die Gebiete 4, 5 sind im Beispiel in Fig. 1 lateral strei
fenförmig und vertikal säulenförmig ausgebildet, jedoch wäre
auch ein anderes Design denkbar.
Die Gate-Elektroden 16 bestehen typischerweise aus Polysili
zium, jedoch können sie auch aus einem anderen Material, bei
spielsweise aus Metall oder Silicid, bestehen, wenngleich
diese Materialien herstellungstechnisch und aufgrund deren
physikalischen und elektrischen Eigenschaften nicht so vor
teilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann
für das Gate-Oxyd 16 und Schutz-Oxyd 19, 22 statt Siliziumdi
oxyd (SiO2) auch jedes andere isolierende Material, bei
spielsweise Siliziumnitrid (Si3N4) oder auch ein Vakuum Ver
wendung finden, jedoch ist thermisch hergestelltes Silizium
dioxyd insbesondere bei Verwendung als Gate-Oxyd qualitativ
am hochwertigsten und deshalb vorzuziehen. Als Source-
Metallisierung 18 und Drain-Metallisierung 20 wird typischer
weise Aluminium oder eine Aluminiumlegierung - wie zum Bei
spiel AlSi, AlSiCu, oder dergleichen - verwendet, jedoch
könnte hier auch jedes andere hochleitfähige Material, das
einen guten Kontakt zu dem Halbleiterkörper gewährleistet,
verwendet werden. Als Alu
Erfindungsgemäß ist nun in den p-dotierten Gebieten ein p-
dotierender Dotierstoff 30 mit unvollständiger Ionisation
eingebracht. Im Beispiel in Fig. 1 wurden die dieses Element
enthaltenden Bereiche durch Kreuze 30 dargestellt. Nachfol
gend wird davon ausgegangen, dass als p-dotierendes Element
30 mit unvollständiger Ionisation Palladium verwendet wird.
Das Kompensationsbauelement entsprechend Fig. 2 zeichnet
sich gegenüber dem in Fig. 1 dadurch aus, dass das p-
dotierende 30 über die gesamte Kompensationsschicht verteilt
eingebracht ist, also sowohl in den p-dotierten Bereichen 5
als auch in den n-dotierten Bereichen 4. Das Kompensations
bauelement entsprechend Fig. 3 zeichnet sich gegenüber dem
in Fig. 1 dadurch aus, dass anstelle von Palladium 30 in den
p-dotierten Gebieten Selen 31 (Kreise) in den n-dotierten Ge
bieten eingebracht wurde. Ferner wäre auch hier denkbar, Se
len über die gesamte Kompensationsschicht 8 zu verteilen.
Fig. 4 zeigt in einem Teilschnitt ein viertes Ausführungs
beispiel eines vertikal ausgebildeten, erfindungsgemäßen Kom
pensationsbauelementes. Das Halbleiterbauelement in Fig. 4
unterscheidet sich von dem in Fig. 1 dargestellten Halblei
terbauelement insbesondere in dem Aufbau der Kompensations
schicht 8. Hier sind die Ausräumzonen 5 und Komplementäraus
räumzonen 4 der Kompensationsschicht 8 nicht an die rücksei
tige Drainzone 7 angeschlossen, dass heißt zwischen den Zonen
4, 5 ist noch eine schwach n-dotierte Driftzone 10 angeord
net. Die Zonen 4, 5 sind somit in der Kompensationsschicht 8
mehr oder weniger floatend ausgebildet. Das in Fig. 4 darge
stellt Halbleiterbauelement bildet in Hinblick auf die Aus
gestaltung der Kompensationsschicht 8 insbesondere aus tech
nologischen Gründen die vorteilhafteste Ausführung, die somit
bei einer technischen Realisierung eines Kompensationshalb
leiterbauelementes gegenüber den in den Fig. 1-3 darge
stellten Ausführungsbeispielen, bei denen die Kompensations
schicht 8 an die Drainzone 7 direkt angeschlossen ist, vorzu
ziehen ist.
Fig. 5 zeigt in perspektivischer Ansicht einen Ausschnitt
eines lateral ausgebildeten, erfindungsgemäßen Kompensations
bauelementes. Fig. 5 unterscheidet sich von dem Ausführungs
beispiel in Fig. 2 dadurch, dass die Strukturen der Kompen
sationsschicht lateral angeordnet sind, das heißt die Drain-
und die Sourceelektrode D, S befinden sich an derselben Ober
fläche 2 des Halbleiterkörpers 1, wodurch es zu einem ober
flächennahen, im wesentlichen lateralen Stromfluss kommt. Die
unvollständig ionisierten Dotierstoffe 30 sind hier über die
gesamte Kompensationsschicht verteilt (Kreuze), dass heißt
sowohl in den n-dotierten Gebieten 4 als auch in den p-
dotierten Gebieten 5. Auf die Darstellung der an den Oberflä
che 2 angeordneten Elektroden und Passivierungschichten wur
den aus Gründen der besseren Übersicht verzichtet.
Der erfindungsgemäße, zeitverzögerte Aktivierungsmechanismus
der in der Kompensationsschicht 8 angeordneten, unvollständig
ionisierten Elemente funktioniert wie folgt:
Im feldfreien Fall und bei einer gegebenen Temperatur - bei spielsweise bei Raumtemperatur - sind praktisch alle "normal" dotierenden Dotierstoffe (Phosphor), jedoch nur ein Teil der Elemente mit unvollständiger Ionisation (Se) ionisiert (siehe Fig. 11(a)). Der Ionisationsgrad der unvollständig ionisier ten Elemente, der den Anteil der ionisierten und damit e lektrisch aktiven Ladungsträger gegenüber der Gesamtheit der in den Halbleiterkörper eingebrachten Ladungsträger defi niert, ist hier kleiner als 100%. Bei Anlegen einer Spannung an das Halbleiterbauelement baut sich eine Raumladungszone auf, die sich von der Source-Zone mit zunehmender Spannung in das Innere des Halbleiterkörpers hinein erstreckt. Sobald die Raumladungszone die Bereiche der Kompensationsschicht er reicht, werden die freien Ladungsträger der nicht vollständig ionisierten Dotieratome wie auch sämtliche Ladungsträger der Hintergrunddotierung abgesaugt. Innerhalb der Raumladungszone findet daher keine Rekombination der freien Ladungsträgern mit ihren ionisierten Atomrümpfen mehr statt.
Im feldfreien Fall und bei einer gegebenen Temperatur - bei spielsweise bei Raumtemperatur - sind praktisch alle "normal" dotierenden Dotierstoffe (Phosphor), jedoch nur ein Teil der Elemente mit unvollständiger Ionisation (Se) ionisiert (siehe Fig. 11(a)). Der Ionisationsgrad der unvollständig ionisier ten Elemente, der den Anteil der ionisierten und damit e lektrisch aktiven Ladungsträger gegenüber der Gesamtheit der in den Halbleiterkörper eingebrachten Ladungsträger defi niert, ist hier kleiner als 100%. Bei Anlegen einer Spannung an das Halbleiterbauelement baut sich eine Raumladungszone auf, die sich von der Source-Zone mit zunehmender Spannung in das Innere des Halbleiterkörpers hinein erstreckt. Sobald die Raumladungszone die Bereiche der Kompensationsschicht er reicht, werden die freien Ladungsträger der nicht vollständig ionisierten Dotieratome wie auch sämtliche Ladungsträger der Hintergrunddotierung abgesaugt. Innerhalb der Raumladungszone findet daher keine Rekombination der freien Ladungsträgern mit ihren ionisierten Atomrümpfen mehr statt.
Die in diesem Zustand (noch) nicht ionisierten Atome der un
vollständig ionisierten Elemente tragen zunächst nicht zur
gesamten Raumladung bei. Aufgrund der temperaturabhängigen
Generation von Ladungsträgern werden jedoch weitere freie La
dungsträger aus den unvollständig ionisierten Elementen gene
riert (siehe Fig. 11(b)), die dann sofort von der Raumla
dungszone abgesaugt werden. Die verbleibenden Atomrümpfe wer
den somit zur gesamten Raumladung beitragen. Dieser Vorgang
setzt sich solange fort, bis sämtliche Atome der unvollstän
dig ionisierten Elemente ionisiert sind. Der Ionisationsgrad
beträgt dann 100%. Durch die so steigende gesamte Raumladung
steigt auch die Raumladungsdichte als Funktion der Zeit an.
Damit ändert sich die Feldverteilung und somit auch die
Durchbruchspannung als Funktion der Zeit. Damit wird bei ei
nem geeigneten Dimensionierung die Durchbruchspannung durch
die mit der Zeit nachgelieferten Ladungen immer größer.
Ein besonders vorteilhafter Nebeneffekt ergibt sich dadurch,
dass der Ionisationsgrad der Dotierelemente mit unvollständi
ger Ionisation auch mit steigender Temperatur ansteigt. Wird
beispielsweise ein bestimmter Bereich des Halbleiterbauele
mentes durch einen Durchbruch stark belastet, so steigt dort
lokal der Durchbruchstrom und somit die Temperatur. Aufgrund
der zusätzlichen thermischen Belastung steigt jedoch der Io
nisationsgrad der Elemente mit unvollständiger Ionisation im
"heißen" Bereich schneller als in den "kälteren", durch den
Durchbruch weniger belasteten Bereichen des Halbleiterbauele
mentes an. Im heißeren Bereich des Halbleiterbauelementes er
gibt sich damit im Vergleich zu den kälteren Bereichen des
Halbleiterbauelementes eine höhere Durchbruchspannung. Es er
gibt sich somit im Hinblick auf die Durchbruchspannung ein
Regelkreis mit negativer Rückkoppelung, d. h. das Halbleiter
bauelement weist eine Selbststabilisierung des Durchbruchver
haltens auf.
Die Darstellung des Kompensationsgrades in Abhängigkeit von
der Durchbruchspannung, die nachfolgend auch als Kompensati
onsparabel bezeichnet wird, ist beispielsweise in der ein
gangs genannten DE 198 40 032 C1 ausführlich beschrieben. Der
Kompensationsgrad K wird bei einem n-Kanal-MOSFET wie folgt
definiert:
wobei mit Np und Nn die Gesamtanzahl der (elektrisch aktiven,
ionisierten) Ladungsträger im p-dotierten bzw. n-dotierten
Gebiet bezeichnet ist. Der Kompensationsgrad bezieht sich da
bei im Sinne einer lokalen Definition auf (typischerweise in
fitesimal) dünne Schichten parallel zur Oberfläche 3.
Fig. 6 zeigt den Verlauf der Durchbruchspannung VDS in Ab
hängigkeit von dem Kompensationsgrad K für ein Kompensations
bauelement nach dem Stand der Technik (A) und ein erfindungs
gemäßen n-Kanal MOSFET gemäß Fig. 1 (B). Dabei ist auf der
Ordinate die Durchbruchspannung VDS in Volt angegeben, wäh
rend die Abszisse den Kompensationsgrad K in Prozent dar
stellt. Niedrige K-Werte bezeichnen eine p-lastige und hohe
K-Werte eine eher n-lastige Ausgestaltung der Kompensations
schicht.
Es zeigt sich, dass bei einem Halbleiterbauelement gemäß dem
Stand der Technik bei gleicher Gesamtkonzentration der Do
tierstoffe in der Kompensationsschicht die Kompensationspara
bel eher flacher ausgebildet, d. h. die Differenz der Durch
bruchspannung an deren Rändern und dem Maximum ist hier sehr
gering. Demgegenüber ist die Kompensationsparabel bei einem
erfindungsgemäßen Kompensationsbauelement bei gleichen Dotie
rungskonzentrationen, jedoch mit einem unvollständig ioni
sierten Dotierstoffen steiler ausgebildet.
Bei Halbleiterbauelementen nach dem Stand der Technik wird
diese Parabel zur statischen Einstellung des Arbeitspunktes
verwendet, beispielsweise über die Dotierungskonzentrationen
der jeweiligen Gebiete. Bei Kompensationsbauelemente nach dem
Stand der Technik werden die Dotierungskonzentrationen der
Gebiete in der Kompensationsschicht derart gewählt, dass sich
ein Arbeitspunkt auf der Kompensationsparabel möglichst nahe
am Maximum ergibt.
Da der Arbeitspunkt des erfindungsgemäßen Kompensationsbau
elementes, im Gegensatz zu Kompensationsbauelementen nach dem
Stand der Technik, nicht fest auf der Kompensationsparabel
vorgegeben ist, sondern bei anliegender Raumladungszone mit
der Zeit zunimmt, ändert sich auch der Arbeitspunkt auf der
Kompensationsparabel hin zu höheren Durchbruchspannungen VDS.
Auf diese Weise lässt sich mithin ein Kompensationsbauelement
bereitstellen, welches ein sich dynamisch verändernden Ar
beitspunkt der Durchbruchspannung aufweist.
Das erfindungsgemäße Halbleiterbauelement kann beispielsweise
stark n-lastig ausgebildet sein, wobei der Arbeitspunkt im
Normalbetrieb - unter Einbeziehung der Fertigungsstreuungen -
auf der Kompensationsparabel oberhalb einer ersten spezifi
zierten Durchbruchspannung VDS1 liegt. Darüber hinaus ist das
erfindungsgemäße Kompensationsbauelement so ausgelegt, dass
bei vollständiger Ionisation das Maximum VDSmax der Kompensa
tionsparabel - unter Einbeziehung der Fertigungstoleranz -
definiert größer als eine zweite, höhere spezifizierte Durch
bruchspannung VDS2 ist. In diesem Falle ist das erfindungsge
mäße Kompensationsbauelement auch für den eingangs genannten,
eher selten vorkommenden Fall ausgelegt, bei dem zeitverzö
gert eine deutlich höhere Durchbruchspannung aufgefangen wer
den muss.
Fig. 7 zeigt den Verlauf des Einschaltwiderstandes RDSon bei
einem n-Kanal MOSFET in Abhängigkeit vom Kompensationsgrad K,
wobei der linke Bereich der Kurve eine eher p-lastige und der
rechte Bereich eine eher n-lastige Auslegung der Kompensati
onsschicht darstellt. Fig. 7 zeigt, dass bei einem n-Kanal-
MOSFET die niedrigsten Einschaltwiderstände RDSmin durch eine
möglichst n-lastige Auslegung der Kompensationsschicht er
zielbar sind, wohingegen eine p-lastige Auslegung der Kompen
sationsschicht eher ungünstig ist, da das Halbleiterbauele
ment dadurch einen zunehmend größeren Einschaltwiderstand
RDSon aufweist. Ein p-Kanal MOSFET wäre in diesem Sinne mög
lichst p-lastig auszubilden.
Die Grenzen einer n-Lastigkeit der Kompensationsschicht sind
erreicht, wenn in den p-dotierten Gebieten 5 ausschließlich
Elemente mit unvollständiger Ionisation und keinerlei Dotier
elemente, die bei Betriebstemperatur vollständig ionisiert
sind, enthalten sind. Umgekehrt würden bei einer maximalen p-
Lastigkeit die n-dotierten Gebiete ausschließlich durch n-
dotierende Elemente mit unvollständiger Ionisation gebildet
werden.
Fig. 8 zeigt den Verlauf des elektrischen Feldes E als Funk
tion der Tiefe x für ein Halbleiterbauelement gemäß Fig. 2.
Dabei bezeichnet die Kurve P[t1] den Verlauf des elektrischen
Feldes E zum Zeitpunkt t1, bei dem die Raumladungszone voll
ausgedehnt, die unvollständig ionisierten Elemente jedoch
noch unvollständig ionisiert sind, während die Kurve Q[t2]
den Verlauf des elektrischen Feldes E zu einem späteren Zeit
punkt (t2 < t1) bei vollständig ausgedehnter Raumladungszone
und auch bei vollständig Ionisation der Elemente mit unvoll
ständiger Ionisation darstellt. Es zeigt sich, dass der Ver
lauf des elektrischen Feldes E nicht statisch ist, sondern
sich zeitabhängig verändert.
In Fig. 8 bezeichnet die Teilfigur (a) eine n-lastig Ausle
gung und Teilfigur (b) eine p-lastige Auslegung. Bei einer n-
lastigen Auslegung ist das Feldmaximum Emax1 zunächst auf der
Seite der Scheibenvorderseite, während bei einer p-lastigen
Auslegung das Maximum des elektrischen Feldes Emax1 sich zu
nächst sich in der Tiefe des Halbleiterkörpers befindet. Im
ersteren Falle bewegt sich das Feldmaximum Emax2 bei angeleg
tem elektrischen Feld in die Tiefe x des Halbleiterkörpers
hinein, während es sich im zweiteren Falle aus dem Halblei
terkörper herausbewegt. Die p-lastige Auslegung ist gegenüber
der n-lastigen Auslegung vorteilhafter, da das Halbleiterbau
element dadurch avalangefester wird. Das Bauelement wird da
durch robuster.
Die Fig. 9 und 10 zeigen in einem skizzierten Teilschnitt
jeweils eine Ausgestaltung einer n-lastigen Auslegung der
Kompensationsschicht (Fig. 9) und einer p-lastigen Auslegung
der Kompensationsschicht (Fig. 10). Bei der n-lastigen Aus
legung befinden sich die Palladium-Atome im wesentlichen im
unteren Bereich der Kompensationsschicht (Fig. 9) und weist
dort eine homogene Dotierung auf, während bei einer p-
lastigen Auslegung sich die Selen-Atome im wesentlichen im
oberen Bereich der Kompensationsschicht (Fig. 10) befinden
und dort ebenfalls eine homogene Dotierung aufweisen. Das
Bauelement ist dabei entweder n-lastig oder p-lastig ausge
bildet. Es wäre auch denkbar, dass das Selen bzw. Palladium
nicht homogen dotiert ist, sondern eine mehr oder weniger
stufenweise oder sukzessive ins Innere der Kompensations
schicht abnehmende Dotierung aufweist.
Im Falle einer n-lastigen Auslegung (Fig. 8(a)) befindet
sich zu Beginn t1 das Feldmaximum Emax1 an der Oberfläche x2
der Kompensationsschicht, wobei es sich im Falle einer n-
lastigen oder p-lastigen Kompensationsschicht auch in der
Tiefe des Halbleiterkörpers befinden kann. In beiden Berei
chen ist das Halbleiterbauelement äußerst robust. Der soge
nannte Kirkeffekt, der die Beeinflussung der Feldverteilung
durch die mit dem Strom verbundenen Ladungsträger bezeichnet,
wird dadurch massiv unterdrückt. Mit beginnender zusätzlicher
Ionisierung der Elemente mit unvollständiger Ionisation wird
der Feldverlauf zunehmend flacher, um einen zeitbedingten An
stieg der Durchbruchspannung zu erreichen. Das Feldmaximum
Emax2 verschiebt sich in die Tiefe des Halbleiterkörpers.
Nach einer vorgegebenen Zeitspanne, die sich von dem Abstand
des Energieniveaus von der jeweiligen Bandkante, von dem Io
nisierungsgrad und der Temperatur bestimmt, wird die maximale
Durchbruchspannung erreicht. Diese Zeitspanne liegt je nach
Element typischerweise im Bereich zwischen 500 nsec bis 5
µsec.
Bei der p-lastigen Auslegung (Fig. 8(b)) ist genau umge
kehrt.
Die sich zeitlich ändernde Feldverteilung ist besonders vor
teilhaft für die Stabilität des Halbleiterbauelementes gegen
über Oszillationen, die insbesondere bei solchen Halbleiter
bauelementen mit einem flachen Gradienten des elektrischen
Feldes im Bereich des Feldmaximums auftreten. Derartige Os
zillationen werden auch als TRAPATT Oszillationen bezeichnet,
die insbesondere bei Kompensationsbauelementen besonders stö
rend sind. Die Erfindung ist somit allein schon aus dem die
sem Grunde, nämlich der Vermeidung von TRAPATT Oszillationen,
von Vorteil.
Zur Herstellung der Kompensationsschicht wird vorzugsweise
die Aufbautechnik angewendet, bei der die n-dotierten und p-
dotierten Gebiete 4, 5 durch abwechselndes Abscheiden von n-
dotiertem Silizium und nachfolgender maskierter Dotierung,
beispielsweise durch Ionenimplantation oder Diffusion, er
zeugt werden. Durch Vorsehen mehrerer dieser Abscheide- und
Dotierschritte lässt sich eine gewünschte Dicke abhängig von
der gewünschten Spannungsfestigkeit bzw. Stromtragefähigkeit
des Kompensationsbauelementes bereitstellen.
Alternativ kann für den Fall, dass die Kompensationsschicht
eine dotierte Grundbelegung aufweist, durch eine maskierte
Fächerimplantation bei gestaffelten Energien und/oder Implan
tationsdosen eine gewünschte säulenartige Struktur erzeugt
werden. Mittels Hochenergie-Implantation können bei Implanta
tionsenergien von bis zu 20 MeV je nach Dotierelement Implan
tationstiefen bis über 50 µm erzielt werden. Eine weitere Me
thode bietet das elektrolytische Ätzen von Röhren in die Kom
pensationsschicht. Dieses Verfahren zur Herstellung der Kom
pensationsschicht ist beispielsweise in der EP 0 621 355 A2
beschrieben.
Für das Einbringen der Elemente mit unvollständiger Ionisati
on in die Kompensationsschicht können zwei grundsätzlich un
terschiedliche Verfahren verwendet werden. Dabei soll ledig
lich das Prinzip dargestellt werden, die einzelnen detail
lierten Prozessschritte zur Herstellung der einzelnen Struk
turen, die dem Fachmann wohl bekannt sind, werden nicht extra
erläutert:
Bei der Dotierung der p- oder der n-Gebiete 4, 5 werden die
Elemente mit unvollständiger Ionisation unter Verwendung der
selben Dotiermaske eingebracht. Gemäß Fig. 12 weist die Kom
pensationsschicht 8 eine n-Grunddotierung auf (a). Nach Auf
bringen einer Implantationsmaske werden unter Verwendung der
selben Implantationsmaske mittels Diffusion oder Implantation
zunächst die p-dotierten Gebiete 5 der Kompensationsschicht 8
erzeugt (b). Anschließend wird unter Verwendung derselben Im
plantationsmaske 32 Palladium 31 in die p-dotierten Gebiete 5
eingebracht (c).
Auf diese Weise kann auf einen Maskierungsschritt verzichtet
werden. Allerdings wird aufgrund des sehr hohen Diffusionsko
effizienten Palladium in sehr starkem Maße in die benachbar
ten n-dotierten Gebiete eindiffundieren. Das aus dem p-
dotierten Gebiet ausdiffundierende Palladium muss daher im p-
und n-dotierten Gebiet vorgehalten werden. Dieses Verfahren
ist somit schwierig zu kontrollieren.
Gemäß Fig. 13 weist die Kompensationsschicht 8 eine n-
Grunddotierung auf (a). Nach Aufbringen einer Implantations
maske 32 werden mittels Diffusion oder Implantation zunächst
die p-dotierten Gebiete 5 der Kompensationsschicht 8 erzeugt
(b). Nach Ablösen der Implantationsmaske 32 wird Palladium
großflächig in die gesamte Kompensationsschicht 8 einge
bracht, wobei sich das Material aufgrund des hohen Diffusi
onskoeffizienten lateral und über die gesamte Tiefe der Kom
pensationsschicht gleichmäßig verteilt. Denkbar wäre jedoch
auch, das Palladium bereits in die Grunddotierung der Kompen
sationsschicht 8, beispielsweise während der Epitaxie, einzu
bringen.
Der besondere Vorteil dieses zweiten Verfahrens besteht dar
in, dass eine Verschiebung der Konzentrationsverhältnisse
durch Diffusion von Palladium hier nicht besteht. Es muss le
diglich sichergestellt werden, dass die Dotierungskonzentra
tion in den n-dotierten Gebieten derart vorgehalten wird,
dass die Dotierungskonzentration des p-dotierenden Palladiums
dort ausgeglichen wird.
Das in Fig. 14 dargestellte Verfahren unterscheidet sich von
dem in Fig. 13 dadurch, dass Selen lediglich im oberen Be
reich 8a der Kompensationsschicht 8, der an die Oberfläche
angrenzt, implantiert und eindiffundiert wird. Es wird da
durch ein p-lastiges Halbleiterbauelement bereitgestellt
(siehe Fig. 10). Im Falle einer n-lastigen Auslegung müsste
Palladium in die Tiefe der Kompensationsschicht 8 implantiert
und diffundiert werden (siehe Fig. 10). Dieser untere Teil
8b grenzt dann an die Drainzone 7 an.
Die Erfindung sei nicht ausschließlich auf die Ausführungs
beispiele gemäß der Fig. 1 bis 5 bzw. die Verfahren gemäß
der Fig. 12 bis 14 beschränkt. Vielmehr können dort bei
spielsweise durch Austauschen der Leitfähigkeitstypen n gegen
p und durch Variation der Dotierungskonzentration eine Viel
zahl neuer Bauelementvarianten angegeben werden. Bezüglich
weiterer Ausführungsbeispiele wird auch auf die eingangs er
wähnten US 5,216,275, US 4,754,310, WO 97/29518, DE 43 09 764 C2
und DE 198 40 032 C1 verwiesen, deren Gegenstände vollin
haltlich in die vorliegende Patentanmeldung mit einbezogen
werden.
Fig. 15 zeigt das Schaltbild für eine vorteilhafte Anwendung
des erfindungsgemäßen Kompensationsbauelementes mit einem
Entlastungsnetzwerk.
In Fig. 15 ist mit 40 das erfindungsgemäße Kompensationsbau
element bezeichnet. Das Kompensationsbauelement 40 ist mit
seiner Drain-Source-Laststrecke zwischen einem ersten An
schluss 41 mit einem ersten Versorgungspotential Vdd - bei
spielsweise einem gleichgerichteten, positiven Potential -
und einem zweiten Anschluss 42 mit einem zweiten Versorgungs
potential GND - beispielsweise dem Potential der Bezugsmasse
angeordnet. Ferner ist ein Transformator 43 vorgesehen, des
sen primärseitige Wicklung 44 in Reihe zur Laststrecke des
Kompensationsbauelement 40 und zwischen den Anschlüssen 41,
42 geschaltet ist.
Die Schaltung weist ferner einen sogenannten "RCD-Snubber"
auf. Der RCD-Snubber besteht in bekannter Art und Weise aus
einer Diode 45, die anodenseitig mit dem Mittelabgriff 46
zwischen dem Kompensationsbauelement 40 und der primärseitige
Wicklung 44 verbunden ist. Die Diode 45 ist kathodenseitig in
Reihe zu einer Parallelschaltung eines Widerstandes 47 und
eines Kondensators 48 geschaltet. Im Unterschied zu bekannten
RCD-Snubber-Schaltungen weist die in Fig. 12 dargestellte
Schaltung einen zusätzliche Zenerdiode 49 auf, die zwischen
dem Anschluss 41 und dem Widerstand 47 angeordnet ist.
Die in Fig. 12 dargestellte Schaltung kann beispielsweise
Bestandteil einer getakteten Stromversorgung, eines Span
nungsreglers, einer Spannungsversorgung, eines Schaltnetztei
les oder dergleichen sein. Bei solchen kann es beim Ausschal
ten des Versorgungspotentials Vdd - beispielsweise 300 Volt -
dazu kommen, dass sich je nach Übersetzungsverhältnis des
Transformators 43 ein Rückschlagpotential Vz am Mittelabgriff
46 aufbaut, welches deutlich größer ist, als das Versorgungs
potential Vdd - beispielsweise 420 Volt. Die Diode 45 wird in
diesem Fall aufgrund der Spannungsdifferenz ΔV = Vz - Vdd
zwischen Versorgungspotential Vdd und Rückschlagpotential Vz
durchgeschaltet. Der Kondensator 48, der einer sehr große Ka
pazität aufweisen sollte, dient dabei als massiver Energie
speicher für einen Störfall. Die neu hinzugekommene Zenerdio
de 49 sollte in ihrer Spannungsfestigkeit so ausgelegt wer
den, dass der RCD-Snubber auch bei einer sehr großen Span
nungsdifferenz ΔV nicht durchbricht. Im vorliegenden Bei
spiel könnte eine auf 150 V ausgelegte Zenerdiode 49 verwendet
werden. Statt der Zenerdiode wäre auch jedes andere span
nungsbegrenzende Element einsetzbar.
Der mit der zusätzliche Zenerdiode 49 modifizierte RCD-
Snubber entsprechend Fig. 15 fungiert also als Entlastungs
netzwerk, welches erst ab einer bestimmten Spannungsdifferenz
ΔV wirksam wird.
Für Schaltungsanordnungen, die sehr große Streuenergien be
dingt durch Streuinduktivitäten aufnehmen müssen, ist der
Einsatz besonders ausgestalteter RCD-Snubber von besonderem
Vorteil. Diese RCD-Snubber müssen derart ausgestaltet sein,
dass deren Einsatzspannung deutlich oberhalb der für den
Normalbetrieb ausgelegten Sperrspannung und oberhalb der ma
ximalen Durchbruchspannung des Transistors mit unvollständi
ger Ionisation, jedoch unterhalb der maximal erreichbaren
Durchbruchspannung des erfindungsgemäßen Halbleiterbauelemen
tes gewählt wird. Ein solcher RCD-Snubber nimmt im Normalbe
trieb kaum Energie auf und verschlechtert daher den Wirkungs
grad der Schaltungstopologie auch nicht nennenswert. Dank der
"Spannungsreserve" der Durchbruchspannung wird der RCD-
Snubber im Störfall, d. h. bei einer kurzfristigen überhöhten
Durchbruchspannung, vorteilhafterweise aktiviert und entlas
tet so das eigentliche Halbleiterbauelement.
Auf diese Weise wird mithin ein Zeit- und spannungsgesteuer
tes Entlastungselement für ein Halbleiterbauelement bereitge
stellt. Der Vorteil des daraus resultierenden Halbleiterbau
elementes besteht darin, dass es aufgrund seiner niedrigen
Durchbruchspannung im Normalbetrieb sicher verhindert, dass
der RCD-Snubber unerwünschterweise Energie aufnimmt und die
dadurch bedingte Verlustleistung eine Reduzierung des Wir
kungsgrades zur Folge hätte.
Neben der genannten Schaltungsanwendung ließen sich selbst
verständlich eine Vielzahl weiterer Anwendungen für das er
findungsgemäße Kompensationsbauelement finden.
Zusammenfassend kann festgestellt werden, dass das Einbringen
eines Elementes mit unvollständiger Ionisation in die Kompen
sationsschicht und damit den Driftbereich eines Kompensati
onsbauelementes in völliger Abkehr von bekannten Kompensati
onsbauelementes auf sehr einfache, jedoch nichts desto trotz
sehr effektive Weise eine Zeitabhängigkeit der Durchbruch
spannung eines solchen Kompensationsbauelementes erzielen
lässt. Auf diese Weise lässt sich das Kompensationsbauelement
hinsichtlich unterschiedlicher Durchbruchspannungen optimie
ren.
Die vorliegende Erfindung wurde anhand der vorstehenden Be
schreibung so dargelegt, um das Prinzip der Erfindung und
dessen praktische Anwendung bestmöglich zu erklären. Selbst
verständlich lässt sich die vorliegende Erfindung im Rahmen
des fachmännischen Handels und Wissens in geeigneter Weise in
mannigfaltigen Ausführungsformen und Abwandlungen realisie
ren.
1
Halbleiterkörper
2
erste Oberfläche, Scheibenvorderseite
3
zweite Oberfläche, Scheibenrückseite
4
n-dotiertes Gebiet, Komplementärausräumzone
5
p-dotiertes Gebiet, Ausräumzone
6
Grenzschicht
7
Drainzone
8
Kompensationsschicht
8
a oberer Bereich der Kompensationsschicht
8
b unterer Bereich der Kompensationsschicht
10
Driftzone
13
Bodyzone
14
Sourcezone
15
Zwischenzone
16
Gateelektrode
17
Dielektrikum, Gateoxid
18
Sourceelektrode, Source-Metallisierung
19
Schutzoxid
20
Drainelektrode, Drain-Metallisierung
21
Feldplatte
22
Schutzoxid
30
p-dotierender Dotierstoff mit unvollständiger Io
nisation
31
n-dotierender Dotierstoff mit unvollständiger Io
nisation
32
Implantationsmaske
40
Kompensationsbauelement
41
ersten Anschluss
42
zweiten Anschluss
43
Transformator
44
primärseitige Wicklung
45
Diode
46
Mittelabgriff
47
Widerstandes
48
Kondensators
49
Zenerdiode
D Drain-Anschluss
E Elektrisches Feld
G Gate-Anschluss
GND zweiten Versorgungspotential, Potential der Be zugsmasse
K Kampensationsgrad
RB Randbereich
RDSon Einschaltwiderstand
S Source-Anschluss
Vdd ersten Versorgungspotential
VDS Durchbruchspannung
VDS1, VDS2 Durchbruchspannung
Vz Rückschlagpotential
ZF Zellenfeld
D Drain-Anschluss
E Elektrisches Feld
G Gate-Anschluss
GND zweiten Versorgungspotential, Potential der Be zugsmasse
K Kampensationsgrad
RB Randbereich
RDSon Einschaltwiderstand
S Source-Anschluss
Vdd ersten Versorgungspotential
VDS Durchbruchspannung
VDS1, VDS2 Durchbruchspannung
Vz Rückschlagpotential
ZF Zellenfeld
Claims (24)
1. Halbleiterbauelement nach dem Prinzip der Ladungsträger
kompensation
derart ausgestaltet,
dass dessen Durchbruchspannung bei konstanter Temperatur als
Funktion der Zeit zunimmt.
2. Halbleiterbauelement mit einem Halbleiterkörper (1)
mit mindestens einer im Halbleiterkörper (1) angeordneten
Kompensationsschicht (8),
die mindestens eine Ausräumzone (5) des ersten Leistungs typs und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps auf weist,
wobei die mindestens eine Ausräumzone (5) und die mindes tens eine Komplementärausräumzone (4) abwechselnd ne beneinander in der Kompensationsschicht (8) angeord net sind,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (8) unvollständig ionisierte Dotierstoffe (30, 31) des ersten oder des zweiten Leistungs typs vorgesehen sind.
die mindestens eine Ausräumzone (5) des ersten Leistungs typs und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps auf weist,
wobei die mindestens eine Ausräumzone (5) und die mindes tens eine Komplementärausräumzone (4) abwechselnd ne beneinander in der Kompensationsschicht (8) angeord net sind,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (8) unvollständig ionisierte Dotierstoffe (30, 31) des ersten oder des zweiten Leistungs typs vorgesehen sind.
3. Halbleiterbauelement mit einem Halbleiterkörper (1)
mit mindestens einer im Halbleiterkörper (1) angeordneten
Kompensationsschicht (8),
die mindestens eine Ausräumzone (5) des ersten Leistungs typs und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps auf weist,
wobei die mindestens eine Ausräumzone (5) und die mindes tens eine Komplementärausräumzone (4) abwechselnd ne beneinander in der Kompensationsschicht (8) angeord net sind,
mit mindestens einer in der Kompensationsschicht (8) einge betteten Bodyzone (13) des zweiten Leistungstyps,
mit mindestens einer in der Bodyzone (13) eingebetteten Sour cezone (14) des ersten Leistungstyps,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (8) unvollständig ionisierte Dotierstoffe (30, 31) des ersten oder des zweiten Leistungs typs vorgesehen sind.
die mindestens eine Ausräumzone (5) des ersten Leistungs typs und mindestens eine Komplementärausräumzone (4) des zweiten, entgegengesetzten Leistungstyps auf weist,
wobei die mindestens eine Ausräumzone (5) und die mindes tens eine Komplementärausräumzone (4) abwechselnd ne beneinander in der Kompensationsschicht (8) angeord net sind,
mit mindestens einer in der Kompensationsschicht (8) einge betteten Bodyzone (13) des zweiten Leistungstyps,
mit mindestens einer in der Bodyzone (13) eingebetteten Sour cezone (14) des ersten Leistungstyps,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (8) unvollständig ionisierte Dotierstoffe (30, 31) des ersten oder des zweiten Leistungs typs vorgesehen sind.
4. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass die unvollständig ionisierten Dotierstoffe (30, 31) wei
testgehend gleichmäßig innerhalb der Kompensationsschicht (8)
verteilt sind.
5. Halbleiterbauelement nach einem oder mehreren der Ansprü
che 1-3,
dadurch gekennzeichnet,
dass die unvollständig ionisierten Dotierstoffe (30) vom ers
ten Leistungstyp sind und mehrheitlich in den Ausräumzonen
(5) verteilt sind.
6. Halbleiterbauelement nach einem oder mehreren der Ansprü
che 1-3,
dadurch gekennzeichnet,
dass die unvollständig ionisierte Dotierstoffe (31) vom zwei
ten Leistungstyp sind und mehrheitlich in den Komplementär
ausräumzonen (4) verteilt sind.
7. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass die Ausräumzonen (5) oder die Komplementärausräumzonen
(4) ausschließlich unvollständig ionisierte Dotierstoffe (30,
31) aufweisen.
8. Halbleiterbauelement nach einem oder mehreren der Ansprü
che 1-6,
dadurch gekennzeichnet,
dass die Elemente mit unvollständiger Ionisation (30, 31) in
der Kompensationsschicht (8) eine Dotierungskonzentration im
Bereich von 20 bis 100%, insbesondere größer 50%, der Do
tierungskonzentration gleichen Leitungstyps in der jeweiligen
Zone (4, 5) aufweist.
9. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass als unvollständig ionisierter Dotierstoff (30) Palladium
vorgesehen ist.
10. Halbleiterbauelement nach einem oder mehreren der Ansprü
che 1-8,
dadurch gekennzeichnet,
dass als unvollständig ionisierter Dotierstoff (31) Selen
vorgesehen ist.
11. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass eine Drainzone (7) vorgesehen ist, an die die Kompensa
tionsschicht (8) großflächig angrenzt.
12. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass eine Driftzone (10) des ersten Leistungstyps vorgesehen
ist, die zwischen der Kompensationsschicht (8) und der Drain
zone (7) angeordnet ist und an diese Zonen (7, 8) angrenzt,
wobei die Driftzone eine geringere Dotierungskonzentration
als die Komplementärausräumzonen der Kompensationsschicht (8)
aufweist.
13. Halbleiterbauelement nach einem der Ansprüche 11-12,
dadurch gekennzeichnet,
dass die Drainzone Ladungsträger des ersten Leitungstyps auf
weist und das Halbleiterbauelement als MOSFET - insbesondere
als Leistungs-MOSFET - ausgebildet ist.
14. Halbleiterbauelement nach einem der Ansprüche 11-12,
dadurch gekennzeichnet,
dass die Drainzone Ladungsträger des zweiten Leitungstyps
aufweist und das Halbleiterbauelement als IGBT ausgebildet.
15. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (8) eine einzige Ausräumzone
(5) und eine Vielzahl von Komplementärausräumzonen (4) oder
eine einzige Komplementärausräumzonen (4) und eine Vielzahl
von Ausräumzone (5) vorgesehen sind.
16. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass die unvollständig ionisierte Dotierstoffe (30, 31) in
der Kompensationsschicht (8) bei Raumtemperatur nur zum Teil
ionisiert sind, wobei deren Ionisationsgrad mit steigender
Temperatur zunimmt.
17. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass das Halbleiterbauelement aus einer Vielzahl in Zellen
eines Zellenfeldes (ZF) angeordneter Einzeltransistoren, die
über ihre Laststrecken parallel geschaltet sind, die über ei
ne gemeinsame Ansteuerung (G) steuerbar sind und die somit
einen aktiven Bereich definieren, wobei im Zellenfeld (ZF)
ein erster Bereich vorhanden ist, in dem die Dotierungskon
zentration der unvollständig ionisierten Elemente (30, 31) hö
her ist als in den übrigen Bereichen des Zellenfeldes (ZF).
18. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass das Halbleiterbauelement einen aktiven, zum Stromfluss
beitragenden Bereich (ZF) und einen Randbereich (RB) auf
weist, über den bei Anlegen einer Spannung an das Halbleiter
bauelement die Feldlinien definiert aus dem Halbleiterkörper
(1) geführt werden, wobei die Dotierungskonzentration der un
vollständig ionisierten Dotierstoffe (30, 31) vom aktiven Be
reich (ZF) zu dessen Randbereich (RB) hin abnimmt.
19. Halbleiterbauelement nach einem oder mehreren der vorste
henden Ansprüche,
dadurch gekennzeichnet,
dass der Halbleiterkörper (1) aus kristallinen Silizium oder
Siliziumkarbid besteht.
20. Schaltungsanordnung
mit einem Halbleiterbauelement (40) nach einem oder mehreren der vorstehenden Ansprüche,
mit einem RCD-Snubber, der ein Widerstandselement (47) und ein dazu parallel angeordnetes kapazitives Element (48) aufweist, der in Reihe zu dieser Parallelschaltung aus Widerstandselement (47) und kapazitives Element (48) eine Diode (45) aufweist,
mit einer zusätzlichen Zenerdiode (49) aufweist.
mit einem Halbleiterbauelement (40) nach einem oder mehreren der vorstehenden Ansprüche,
mit einem RCD-Snubber, der ein Widerstandselement (47) und ein dazu parallel angeordnetes kapazitives Element (48) aufweist, der in Reihe zu dieser Parallelschaltung aus Widerstandselement (47) und kapazitives Element (48) eine Diode (45) aufweist,
mit einer zusätzlichen Zenerdiode (49) aufweist.
21. Schaltungsanordnung nach Anspruch 20,
dadurch gekennzeichnet,
dass die Zenerdiode (49) in Reihe zum Widerstandelement (47)
und parallel zu dem kapazitiven Element (48) angeordnet ist.
22. Schaltungsanordnung nach einem der Ansprüche 20 oder 21,
dadurch gekennzeichnet,
dass die Schaltungsanordnung einen Transformator (43) auf
weist, dessen primärseitige Wicklung (44) in Reihe zu dem
Halbleiterbauelement (40) und zwischen den Anschlüssen (41,
42) einer Versorgungsspannung (Vdd) angeordnet ist, wobei der
RCD-Snubber mit der zusätzlichen Zenerdiode (49) am Mittelab
griff (46) zwischen Halbleiterbauelement (40) und primärsei
tige Wicklung (44) und einem Anschluss (41) der Versorgungs
spannung (Vdd) geschaltet ist.
23. Verfahren zur Dotierung einer Kompensationsschicht (8)
für ein Halbleiterbauelement nach einem oder mehreren der
vorstehenden Ansprüche,
bei dem die unvollständig ionisierten Dotierstoffe(30, 31)
großflächig in die Kompensationsschicht (8) eingebracht wer
den.
24. Verfahren zur Dotierung einer Kompensationsschicht (8)
für ein Halbleiterbauelement nach einem oder mehreren der
vorstehenden Ansprüche,
bei dem die unvollständig ionisierten Dotierstoffe (30,31)
des einen Leitungstyps in diejenigen dotierten Gebiete der
Kompensationsschicht (8) eingebracht werden, die den selben
Leitungstyp aufweisen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122364A DE10122364B4 (de) | 2001-05-09 | 2001-05-09 | Kompensationsbauelement, Schaltungsanordnung und Verfahren |
CNB02124524XA CN1230907C (zh) | 2001-05-09 | 2002-05-08 | 补偿器件,电路,方法和应用 |
US10/141,834 US7193293B2 (en) | 2001-05-09 | 2002-05-09 | Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10122364A DE10122364B4 (de) | 2001-05-09 | 2001-05-09 | Kompensationsbauelement, Schaltungsanordnung und Verfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10122364A1 true DE10122364A1 (de) | 2002-11-21 |
DE10122364B4 DE10122364B4 (de) | 2006-10-19 |
Family
ID=7684054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10122364A Expired - Fee Related DE10122364B4 (de) | 2001-05-09 | 2001-05-09 | Kompensationsbauelement, Schaltungsanordnung und Verfahren |
Country Status (3)
Country | Link |
---|---|
US (1) | US7193293B2 (de) |
CN (1) | CN1230907C (de) |
DE (1) | DE10122364B4 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10357796A1 (de) * | 2003-12-10 | 2005-07-07 | Infineon Technologies Ag | Stossstromfestes Leistungshalbleiterbauelement |
DE102004056772A1 (de) * | 2004-11-24 | 2006-06-01 | Infineon Technologies Austria Ag | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben |
US7202529B2 (en) | 2003-03-11 | 2007-04-10 | Infineon Technologies Ag | Field effect transistor |
DE102007019551A1 (de) * | 2007-04-25 | 2008-10-30 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102007027626A1 (de) * | 2007-06-12 | 2008-12-18 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004068578A2 (de) * | 2003-01-30 | 2004-08-12 | Infineon Technologies Ag | Verfahren zum herstellen von bitleitungen für ucp-flash-speicher |
US8390131B2 (en) * | 2004-06-03 | 2013-03-05 | International Rectifier Corporation | Semiconductor device with reduced contact resistance |
JP2007049012A (ja) * | 2005-08-11 | 2007-02-22 | Nec Electronics Corp | 半導体装置 |
TW200709358A (en) * | 2005-08-17 | 2007-03-01 | Siliconmotion Inc | An electro static discharge circuit |
US7598567B2 (en) * | 2006-11-03 | 2009-10-06 | Cree, Inc. | Power switching semiconductor devices including rectifying junction-shunts |
US7955941B2 (en) * | 2008-09-11 | 2011-06-07 | Semiconductor Components Industries, Llc | Method of forming an integrated semiconductor device and structure therefor |
US8633095B2 (en) * | 2011-06-30 | 2014-01-21 | Infineon Technologies Austria Ag | Semiconductor device with voltage compensation structure |
CN102779839A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有深能级杂质注入的绝缘栅双极性晶体管 |
US9166005B2 (en) | 2013-03-01 | 2015-10-20 | Infineon Technologies Austria Ag | Semiconductor device with charge compensation structure |
CN103258848B (zh) * | 2013-05-13 | 2015-06-17 | 电子科技大学 | 一种具有正温度系数发射极镇流电阻的igbt器件 |
JP6652802B2 (ja) * | 2015-09-15 | 2020-02-26 | ローム株式会社 | 半導体装置、および当該半導体装置を備えるインバータ装置 |
CN106024627A (zh) * | 2016-07-22 | 2016-10-12 | 泰科天润半导体科技(北京)有限公司 | 具有低关态损耗的SiC基超结IGBT的制作方法 |
JP6736531B2 (ja) * | 2017-09-14 | 2020-08-05 | 株式会社東芝 | 半導体装置 |
CN112002767B (zh) * | 2020-08-12 | 2022-08-23 | 杰华特微电子股份有限公司 | 齐纳二极管及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10041344A1 (de) * | 1999-08-23 | 2001-03-01 | Fuji Electric Co Ltd | SJ-Halbleitervorrichtung |
DE19942677A1 (de) * | 1999-09-07 | 2001-03-22 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
JP3375456B2 (ja) | 1994-06-30 | 2003-02-10 | 富士通株式会社 | ファクシミリ信号中継方法及びその装置 |
JP4047384B2 (ja) * | 1996-02-05 | 2008-02-13 | シーメンス アクチエンゲゼルシヤフト | 電界効果により制御可能の半導体デバイス |
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
DE19964214C2 (de) * | 1999-09-07 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements |
-
2001
- 2001-05-09 DE DE10122364A patent/DE10122364B4/de not_active Expired - Fee Related
-
2002
- 2002-05-08 CN CNB02124524XA patent/CN1230907C/zh not_active Expired - Fee Related
- 2002-05-09 US US10/141,834 patent/US7193293B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10041344A1 (de) * | 1999-08-23 | 2001-03-01 | Fuji Electric Co Ltd | SJ-Halbleitervorrichtung |
DE19942677A1 (de) * | 1999-09-07 | 2001-03-22 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7202529B2 (en) | 2003-03-11 | 2007-04-10 | Infineon Technologies Ag | Field effect transistor |
DE10357796A1 (de) * | 2003-12-10 | 2005-07-07 | Infineon Technologies Ag | Stossstromfestes Leistungshalbleiterbauelement |
DE10357796B4 (de) * | 2003-12-10 | 2007-09-27 | Infineon Technologies Ag | Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung |
DE102004056772A1 (de) * | 2004-11-24 | 2006-06-01 | Infineon Technologies Austria Ag | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben |
DE102004056772B4 (de) * | 2004-11-24 | 2007-01-11 | Infineon Technologies Austria Ag | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben |
DE102007019551A1 (de) * | 2007-04-25 | 2008-10-30 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102007019551B4 (de) * | 2007-04-25 | 2012-05-31 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102007019551B9 (de) * | 2007-04-25 | 2012-10-04 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102007027626A1 (de) * | 2007-06-12 | 2008-12-18 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
DE102007027626B4 (de) * | 2007-06-12 | 2015-08-06 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
CN1388588A (zh) | 2003-01-01 |
DE10122364B4 (de) | 2006-10-19 |
CN1230907C (zh) | 2005-12-07 |
US7193293B2 (en) | 2007-03-20 |
US20020167082A1 (en) | 2002-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10122364B4 (de) | Kompensationsbauelement, Schaltungsanordnung und Verfahren | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE102018103973B4 (de) | Siliziumcarbid-halbleiterbauelement | |
DE112015004515B4 (de) | Halbleitervorrichtungen | |
DE69938562T2 (de) | Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften | |
DE10066412B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE112010000882B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE60132158T2 (de) | Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur | |
DE10207522B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102009047808B4 (de) | Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode | |
DE102010005625A1 (de) | Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung | |
DE102019115161A1 (de) | Leistungsvorrichtung mit superübergang und schottky-diode | |
DE2901512A1 (de) | Halbleiteranordnung | |
DE102009022032B4 (de) | Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements | |
DE10137676A1 (de) | Schaltungsanordnung zum entlasteten Schalten | |
DE102015110112A1 (de) | Ladungskompensationsstruktur und entsprechende fertigung | |
DE102019111308A1 (de) | Siliziumcarbid halbleiterbauelement | |
DE102005049799A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
DE102009035029A1 (de) | Halbleiterbauelement mit einer dynamischen Gate-Drain-Kapazität | |
DE10245049B4 (de) | Kompensationshalbleiterbauelement | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE10203820B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10205324B4 (de) | Halbleiterbauelement | |
DE60037562T2 (de) | Statische Induktion Halbleiteranordnung und Verfahren zur Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |