DE10122364B4 - Kompensationsbauelement, Schaltungsanordnung und Verfahren - Google Patents

Kompensationsbauelement, Schaltungsanordnung und Verfahren Download PDF

Info

Publication number
DE10122364B4
DE10122364B4 DE10122364A DE10122364A DE10122364B4 DE 10122364 B4 DE10122364 B4 DE 10122364B4 DE 10122364 A DE10122364 A DE 10122364A DE 10122364 A DE10122364 A DE 10122364A DE 10122364 B4 DE10122364 B4 DE 10122364B4
Authority
DE
Germany
Prior art keywords
compensation layer
semiconductor component
component according
zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10122364A
Other languages
English (en)
Other versions
DE10122364A1 (de
Inventor
Hans Weber
Dirk Ahlers
Gerald Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10122364A priority Critical patent/DE10122364B4/de
Priority to CNB02124524XA priority patent/CN1230907C/zh
Priority to US10/141,834 priority patent/US7193293B2/en
Publication of DE10122364A1 publication Critical patent/DE10122364A1/de
Application granted granted Critical
Publication of DE10122364B4 publication Critical patent/DE10122364B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das einen Halbleiterkörper (1) aufweist mit einer dotierten Kompensationsschicht (8), die mindestens eine Rusräumzone (5) eines ersten Leitungstyps und mindestens eine Komplementärausräumzone (4) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps aufweist, dadurch gekennzeichnet, dass in der dotierten Kompensationsschicht (8) zusätzlich unvollständig ionisierte Dotierstoffe vorgesehen sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, eine Schaltungsanordnung sowie zwei Verfahren zur Herstellung einer Kompensationsschicht eines solchen Kompensationsbauelements.
  • Solche Kompensationsbauelemente beruhen auf dem Prinzip, dass sich bei Anlegen einer Sperrspannung die freien Ladungsträger der n- und p-dotierten Gebiete innerhalb der Driftregion mehr oder weniger gegenseitig ausräumen und damit kompensieren.
  • Der Vorteil eines solchen Kompensationsbauelementes besteht darin, dass es im Durchlassbetrieb einen gegenüber herkömmlichen Halbleiterbauelementen deutlich verringerten Einschaltwiderstand und im Sperrbetrieb eine sehr gute Sperrcharakteristik aufweist. Der Aufbau und die Funktionsweise solcher Kompensationsbauelemente ist vielfach bekannt und beispielsweise in den US-Patenten US 5,216,275 und US 5,754,310 wie auch in der WO 97/29518, der DE 43 097 64 C2 und der DE 198 40 032 C1 beschrieben. Nachfolgend wird daher auf eine detaillierte Beschreibung des Aufbaus und der Funktionsweise solcher Kompensationsbauelemente verzichtet.
  • In der DE 199 42 677 A1 ist ein Verfahren zur Herstellung eines Kompensationsbauelements beschrieben, bei dem Kompensationsgebiete durch Implantation von Schwefel oder Selen in eine p-leitende Halbleiterschicht erzeugt werden.
  • Kompensationsbauelemente können in einer Vielzahl von Bauelementvarianten, wie z.B. MOS-Transistoren, Dioden, Thyristoren, GTOS, IGBTS und dergleichen, Anwendung finden, wenngleich sie heute zumeist als MOS-Transistoren eingesetzt werden. Im folgenden soll daher als Beispiel eines Kompensati onsbauelementes von einem durch Feldeffekt gesteuerten MOS-Transistor – auch kurz MOSFET genannt – ausgegangen werden, ohne jedoch die Erfindung auf dieses Halbleiterbauelement zu beschränken.
  • Bei allen heute erhältlichen Halbleiterbauelementen mit sperrender Funktionalität, wie z.B. bei einem MOSFET, ist deren Sperrfähigkeit eine statische Bauelementeigenschaft. Soll bei einem solchen Halbleiterbauelement applikationsbedingt eine sehr hohe Sperrspannung erreicht werden, geht dies allerdings zu Lasten anderer elektrischer Eigenschaften des Halbleiterbauelementes, wie z.B. einer Verschlechterung des Einschaltwiderstandes RDSon und einer geringeren Stromtragfähigkeit. Insbesondere zeigt die DE 198 40 032 C1 einen weiteren Mittelweg zwischen Durchbruchspannung Avalanche-Zerstörungsenergien.
  • Zur Auslegung der Sperrfähigkeit eines Halbleiterbauelementes sind verschiedene Randbedingungen zu beachten: In einer ersten Applikation muss das Halbleiterbauelement in der Lage sein, die beim Schalten von großen Strömen und/oder Spannungen wiederholt vorkommenden Durchbruchspannungen bei hohen Strömen aber geringer Energie für kurze Zeit zu tragen. Solche Halbleiterbauelemente kommen als Leistungsschalter zum Schalten großer Lasten, wie z.B. bei Schaltnetzteilen, Schaltreglern, getaktete Stromversorgungen und dergleichen, zum Einsatz.
  • Bei derartigen Schaltungsanordnungen kommt es je nach Qualität des Schaltungslayouts und des Übertragers mithin zu Streuinduktivitäten im μH-Bereich (einige 10 μH). Diese Streuinduktivitäten sind nicht über die in der Schaltungsanordnung typischerweise vorgesehenen Entlastungselemente, z.B. Pufferkapazitäten, gepuffert und treiben daher das Halbleiterbauelement in den Avalanche-Durchbruch. Der Durchbruch dauert typischerweise nur ein sehr kurze Zeit an, nämlich genau solange, bis die in der Streuinduktivität gespeicherte Energie vollständig abgebaut ist. Das Halbleiterbauelement muss in diesen Fällen applikationsbedingt derart ausgelegt sein, dass es die von den Streuinduktivitäten abgegebene Energie für die Dauer des Durchbruchs aufnehmen kann, so dass dessen Funktionalität für später wiederkehrende, gleichartige Durchbrüche nicht beeinträchtigt wird.
  • In einer zweiten Applikation muss die Sperrfähigkeit des Halbleiterbauelementes auch für die Beherrschung sehr selten auftretender Betriebszustände ausgelegt sein, bei denen eine deutlich höhere Sperrspannung als in der ersten Applikation gefordert ist. Beispielsweise kann es bei Leistungshalbleiterbauelementen, bei als Sperrwandler ausgebildeten Schaltnetzteilen und bei Power-Factor-Controllern (PFC) verwendet werden, dazu kommen, dass über die Versorgungsspannungsquelle derart hohe Spannungsspitzen eingekoppelt werden, dass diese sich nicht mehr über einen Eingangsfilter herausfiltern lassen. Diese versorgungsspannungsseitigen Spannungsspitzen führen gleichermaßen zu deutlich überhöhten Spannungsspitzen im Lastkreis des Leistungshalbleiterbauelementes. So können beispielsweise auch bei der Ansteuerung einer Gasentladungslampe mittels einer konventionellen Halbbrückenschaltung oder einem High-Side oder Low-Side-Leistungstransistor beim Anschalten der Lampe oder bei wiederholten Zündimpulsen höhere Spannungsspitzen als im Normalbetrieb auftreten. Diese eben genannte Dissipation von Energien kann im Extremfall zur thermischen Zerstörung des Halbleiterbauelementes führen. Um die Funktionalität der gesamten Schaltungsanordnung auch im Falle einer außergewöhnlichen hohen Überspannung zu gewährleisten, ist es erforderlich, ein Halbleiterbauelement bereitzustellen, welches für eine deutlich höhere Sperrspannung ausgelegt ist.
  • Die für die zweite Applikation erforderlichen Sperrspannungen sind deutlich höher als die für die erste Applikation. Beispielsweise weist ein Halbleiterbauelement, welches für eine Sperrspannung von 600 V ausgelegt ist, eine Durchbruchspannung für die erste Applikation im Bereich von 300–400 V Sperrspannung auf. Herkömmliche Halbleiterbauelemente müssen daher hinsichtlich ihrer Sperrfähigkeit auf die zweite Appli kation hin dimensioniert werden. Dies hat allerdings den Nachteil, dass sich der Einschaltwiderstand RDSon deutlich erhöht und das Halbleiterbauelement damit ein wesentlich schlechteres "Cost-Performance"-Verhältnis aufweist.
  • Wird das Halbleiterbauelement lediglich für die erste Applikation, also für eine deutlich verringerte Sperrspannung ausgelegt, weist es zwar einen deutlich reduzierten Einschaltwiderstand RDSon auf, jedoch würde dieses Halbleiterbauelement und somit die gesamte Schaltungsanordnung im Falle eines Spannungsdurchbruchs entsprechend der zweiten Applikation irreparabel beschädigt bzw. sogar zerstört werden.
  • Es besteht somit der Bedarf, ein Halbleiterbauelement bereitzustellen, welches hinsichtlich seiner Sperrfähigkeit auf die erste Applikation ausgelegt ist, aber nichts desto trotz auch im Falle eines Spannungsdurchbruchs entsprechend der zweiten Applikation funktionsfähig bleibt.
  • Ein Halbleiterbauelement mit einer derartigen Funktionalität ist jedoch bislang nicht bekannt.
    •
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiterbauelement mit der vorstehend genannten Funktionalität auszustatten.
  • Erfindungsgemäß wird diese Aufgabe durch ein Kompensationsbauelement mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Die erfindungsgemäße Aufgabe wird auch durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 20 sowie zwei Verfahren mit den Merkmalen der Patentansprüche 23 und 24 gelöst.
  • Erfindungsgemäß wird also ein Halbleiterbauelement mit zeitlich ansteigender Durchbruchspannung bereitgestellt. Dieses Halbleiterbauelement ist für die "normale", im Dauerbetrieb benötigte niedrigere Durchbruchspannung ausgelegt und weist dennoch eine zusätzliche Spannungsreserve auf, auf die im Bedarfsfall zurückgegriffen wird und mittels der das Halbleiterbauelement im Ausnahmefall eine höhere Durchbruchsspannung aufweist. Eine derartige grundsätzlich neuartige Funktionalität eröffnet einen zusätzlichen Freiheitsgrad im Design von Halbleiterbauelementen. Darüber hinaus eröffnen sich für solche Halbleiterbauelemente eine Vielzahl neuer Applikationen.
  • Für die technische Realisierung und die Funktion eines solchen Halbleiterbauelementes mit zeitlich ansteigender Durchbruchspannung ist eine Kompensationsschicht zwingend erforderlich, dass heißt, es muss eine Halbleiterschicht mit abwechselnden Gebieten unterschiedlichen Leitungstypen vorgesehen sein. Eine bestimmte Ausgestaltung dieser Kompensationsstruktur ist allerdings nicht erforderlich, d.h. die zum Zwecke einer Ladungstrennung bereitgestellten Gebiete unterschiedlichen Leitungstyps müssen nicht notwendigerweise auf die Zellen eines Zellenfeldes justiert sein oder an diesen angeschlossen sein, sondern können mehr oder weniger beliebig unterhalb des Zellenfeldes angeordnet sein. Darüber hinaus ist die genaue Ausformung der Kompensationsstrukturen desgleichen nicht vorgegeben, d.h. sie können aus zusammenhängenden Säulen, Streifen, oder auch aus nicht zusammenhängenden kugelartigen Gebilden bestehen. Auch müssen diese Gebiet nicht notwendigerweise dieselben Dotierungskonzentrationen aufweisen.
  • Das Prinzip des erfindungsgemäßen Halbleiterbauelementes mit zeitlich ansteigender Durchbruchspannung beruht auf dem physikalischen Effekt, dass ein Teil der zur Ladungsträgerkom pensation beitragenden Raumladung bei Anlegen einer Sperrspannung an das Halbleiterbauelement zeitverzögert wirksam wird. Dieser physikalische Mechanismus ist als unvollständige Ionisation bekannt. Zu diesem Zwecke werden Dotierelemente bereitgestellt, die unter "normalen" Bedingungen, d.h. bei Betriebstemperatur des Halbleiterbauelementes oder bei Raumtemperatur, nur zum Teil ionisiert sind, so dass nur der ionisierte Teil dieses Dotierstoffes zum Stromfluss beitragen kann. Derartige Elemente werden nachfolgend auch als Elemente mit unvollständiger Ionisation oder unvollständig ionisierte Elemente bezeichnet. Bei Anlegen eines elektrischen Feldes und/oder mit steigender Temperatur steigt bei derartigen unvollständig ionisierten Elementen deren Ionisationsgrad.
  • Würde man in einem herkömmlichen Halbleiterbauelement ohne Kompensationsstruktur einen Teil der Dotierung durch gleich dotierende Elemente mit unvollständiger Ionisation ersetzen, würde die Durchbruchspannung als Funktion der Zeit sogar absinken und zwar in den wärmeren Bereichen des Halbleiterbauelementes schneller als in den kälteren Bereichen. Ein solches Halbleiterbauelement würde somit eine mit der Zeit abnehmende Durchbruchspannungs-Charakteristik aufweisen, was für die eingangs genannten Applikationen gerade nicht erwünscht ist.
  • Erfindungsgemäß weist die Kompensationsschicht Dotierstoffe mit unvollständiger Ionisation auf, wobei hier darauf zu achten ist, dass die Dotierstoffe mit unvollständiger Ionisation in der Kompensationsschicht zumindest in den Gebieten desselben Leitungstyps enthalten sind. Als n-dotierende und p-dotierende Dotierstoffe mit unvollständiger Ionisation können beispielsweise Selen bzw. Palladium verwendet werden, die bei Raumtemperatur einen Ionisierungsgrad von etwa 20% aufweisen. Bei Verwendung von Selen ist also darauf zu achten, dass dieser Dotierstoff zumindest in den n-dotierten Bereichen der Kompensationsschicht angeordnet ist. Gleichermaßen sollte bei Verwendung von Palladium dieses Element zumindest in den p- dotierten Bereichen der Kompensationsschicht angeordnet sein. Es sollte möglichst vermieden werden, sowohl Selen als auch Palladium, d.h. jeweils unterschiedlich dotierende Elemente mit unvollständiger Ionisation, in die Kompensationsschicht einzubringen.
  • Liegt an der Kompensationsschicht keine Sperrspannung an, dann ist lediglich ein Teil der Elemente mit unvollständiger Ionisation – bei Selen oder Palladium etwa 20% – ionisiert und damit elektrisch aktiv. Das Halbleiterbauelement ist in diesem Zustand für eine geringe Durchbruchspannung – beispielsweise 300 V – ausgelegt. Wird an dieses Halbleiterbauelement eine Sperrspannung angelegt und reicht die dadurch bedingte Raumladungszone an die Kompensationsschicht, dann steigt der Ionisationsgrad der Dotierstoffe mit zunehmender Zeit an und die so frei werdenden Ladungsträger wie auch die bereits vorhandenen Ladungsträger der Hintergrunddotierung werden durch die Raumladungszone sofort abtransportiert. Die Dotierstoffe mit unvollständiger Ionisation werden, so lange weiter ionisiert und vom elektrischen Feld abgesaugt, bis der maximale Ionisationsgrad erreicht ist. In diesem Zustand erreicht das Halbleiterbauelement aufgrund der vollständig ionisierten Dotierstoffe mit unvollständiger Ionisation und der Dotierstoffe der Hintergrunddotierung die maximale Durchbruchspannung – beispielsweise 600 V.
  • Das erfindungsgemäße Halbleiterbauelement kann vorteilhafterweise stark n-lastig ausgebildet sein. Eine stark n-lastige Auslegung einer Halbleiterschicht ergibt sich, wenn der Kompensatiosgrad K ≥ 20%, insbesondere K ≥ 30%, ist. Die Durchbruchspannung kann hier sehr weit unter der spezifizierten Grenze der maximalen Durchbruchspannung von beispielsweise 600 V abgesenkt werden, beispielsweise auf 300 V. Die p-leitende Kompensationsstruktur kann hier sehr schwach ausgebildet sein bzw. im Grenzfall sogar aus schwachen n-dotierten Gebieten bestehen. Im eingeschalteten Zustand ist das Dotierelement, welches für die zeitliche Verzögerung der Durch bruchspannung verantwortlich ist, unvollständig ionisiert. In diesem Fall erzeugen die nicht ionisierten Anteile auch kein elektrisches Querfeld und die Ausbildung eines parasitären Junction-FET-Transistors (J-FET) unterbleibt. Mit steigendem Ionisationsgrad wird der Verlauf des elektrischen Feldes flacher und die Durchbruchspannung steigt dadurch bedingt an. Allerdings verringert sich dadurch auch die Durchbruchsfestigkeit, da die Differenz der lokalen Raumladungsdichte hin zu einer perfekten Kompensation der Ladungsträger reduziert wird.
  • In einer weiteren, sehr vorteilhaften Auslegung kann die Kompensationsstruktur auch sehr stark p-lastig ausgelegt werden. Eine stark p-lastige Auslegung einer Halbleiterschicht ergibt sich hier wieder, wenn der Kompensatiosgrad K ≥ 20%, insbesondere K ≥ 30%, ist. Der zeitverzögerte Effekt wird hier durch entgegengesetzt dotierte Elemente mit unvollständiger Ionisation – beispielsweise mit Palladium – erreicht. In diesem Falle wird der Spannungsdurchbruch tief in die Raumladungszone verlegt. Der Randbereich des Halbleiterbauelementes wird dadurch ebenfalls sicher entlastet.
  • In einer vorteilhaften Ausgestaltung der Erfindung ist es auch möglich, die Dotierstoffe mit unvollständiger Ionisation nicht ausschließlich in den gleich dotierten Gebieten der Kompensationssicht anzuordnen. Da die Elemente mit unvollständiger Ionisation, wie z.B. Selen und Palladium, einen relativen hohen Diffusionskoeffizienten aufweisen, ist es besonders vorteilhaft, diese Elemente großräumig zu strukturieren bzw. über die gesamte Kompensationsschicht zu verteilen. Bei einem großflächigen Einbringen der Elemente mit unvollständiger Ionisation wirken diese in den Gebieten des entgegengesetzten Leitungstyps allerdings kompensierend hinsichtlich der dort lokal vorhandenen Dotierung. Es ist hier darauf zu achten ist, dass die Dotierungskonzentration in diesen Gebieten vorgehalten wird, d.h. um die Dotierung des Elementes mit unvollständiger Ionisation vergrößert wird. In den Gebie ten des gleichen Leitungstyps wirken die Elemente mit unvollständiger Ionisation im Sinne der Erfindung.
  • Besonders vorteilhaft sind als Elemente mit unvollständiger Ionisation solche Materialen, die bei Betriebstemperatur des Halbleiterbauelementes tatsächlich nur teilweise ionisiert sind. Der Abstand des Dotierstoffniveaus dieser Materialien von der jeweiligen Bandkante legt dabei den Ionisationsgrad, sowie thermische Generationsrate und damit das zeitliche Verhalten der Durchbruchspannung fest. Als n-dotierendes Element mit unvollständiger Ionisation eignet sich vor allem Selen, als p-dotierendes Element vor allem Palladium. Jedoch sei die Erfindung nicht auf diese Elemente beschränkt. Vielmehr könnten an Stelle dieser Elemente auch andere Elemente mit unvollständiger Ionisation verwendet werden. Zum Beispiel könnte als n-dotierendes Element auch Wismut, Titan, Tantal, etc. verwendet werden. Alternativ könnte als p-dotierendes Element auch Indium oder Thallium verwendet werden.
  • In einer vorteilhaften Ausgestaltung ist das unvollständig ionisierte Element in einer Dotierungskonzentration im Bereich von 20 bis 100%, insbesondere größer 50%, der Dotierungskonzentration gleichen Leitungstyps in der jeweiligen Zone vorgesehen.
  • In einer typischen Ausgestaltung ist eine Drainzone vorgesehen, an die die Kompensationsschicht großflächig angrenzt. Ferner weist die Kompensationsschicht vorteilhafterweise eine Driftzone auf, die zwischen den Ausräumzonen bzw. Komplementärausräumzonen und der Drainzone angeordnet ist und an diese Zonen angrenzt. Diese Driftzone weist – insbesondere bei einem MOSFET – eine geringere Dotierungskonzentration als die Ausräumzonen bzw. Komplementärausräumzonen und die Drainzone auf.
  • Für den Fall, dass die Drainzone denselben Dotierungstyp aufweist wie die Sourcezone bzw. auch die Komplementärausräumzo nen, handelt es sich vorteilhafterweise um ein als MOSFET – insbesondere als Leistungs-MOSFET – ausgebildetes Halbleiterbauelement. Für den Fall, dass die Drainzone einen entgegengesetzten Leistungstyp aufweist, ergibt sich vorteilhafterweise ein als IGBT ausgebildetes Halbleiterbauelement.
  • Ein einer typischen und technologisch besonders vorteilhaften Ausgestaltung weist die Kompensationsschicht entweder eine einzige Ausräumzone und eine Vielzahl von Komplementärausräumzonen oder eine einzige Komplementärausräumzonen und eine Vielzahl von Ausräumzone auf.
  • In einer weiteren Ausgestaltung der Erfindung ist die Kompensationsschicht derart ausgestaltet, dass die darin enthaltenen unvollständig ionisierte Dotierstoffe bei Raumtemperatur nur zum Teil ionisiert sind, wobei deren Ionisationsgrad mit steigender Temperatur zunimmt.
  • Das Halbleiterbauelement weist typischerweise ein Zellenfeld mit einer Vielzahl von Zellen auf, wobei in jeder Zelle mindestens ein Einzeltransistor angeordnet ist. Diese Einzeltransistoren, die über ihre Laststrecken parallel geschaltet und über eine gemeinsame Ansteuerung steuerbar sind, definieren einen aktiven Bereich. Im aktiven Bereich des Zellenfeldes ist ein erster Bereich vorhanden, in dem die Dotierungskonzentration der unvollständig ionisierten Elemente höher ist als in den übrigen Bereichen des aktiven Bereiches. Auf diese Weise kann definiert festgelegt werden, in welchem Bereich das Halbleiterbauelement zuerst durchbricht.
  • Das Halbleiterbauelement weist einen aktiven, zum Stromfluss beitragenden Bereich und einen Randbereich auf, über den bei Anlegen einer Spannung an das Halbleiterbauelement die Feldlinien definiert aus dem Halbleiterkörper geführt werden. Dabei nimmt die Dotierungskonzentration der unvollständig ionisierten Dotierstoffe vom aktiven Bereich des Zellenfeldes zu dessen Randbereich hin ab.
  • Der Halbleiterkörper besteht vorteilhafterweise aus kristallinem Silizium oder Siliziumkarbid. Jedoch ist die Erfindung selbstverständlich auch bei anderen Halbleitermaterialien, wie z. B. Galliumarsenid, Germanium, etc., anwendbar.
  • Die Erfindung eignet sich insbesondere bei Leistungshalbleiterbauelementen wie z. B. MOSFETs – insbesondere Leistungs-MOSFETs. Jedoch sei die Erfindung nicht auf MOSFETs beschränkt, sondern kann im Rahmen der Erfindung auf beliebige Halbleiterbauelemente mit Kompensationsstruktur, beispielsweise J-FETs, IGBTs, Dioden, Thyristoren und dergleichen, erweitert werden.
  • Das erfindungsgemäße Halbleiterbauelement eignet sich vor allem bei Schaltungsanordnungen mit einem modifizierten RCD-Snubber. Der RCD-Snubber weist neben den bekannten Elementen wie Widerstand, Diode und Kondensator zusätzlich eine Zenerdiode mit hoher Sperrspannung auf. Dieser mit der zusätzliche Zenerdiode modifizierte RCD-Snubber fungiert vorteilhafterweise als Entlastungsnetzwerk, welches erst ab einer bestimmten Spannungsdifferenz ΔV wirksam wird. Das Entlastungsnetzwerk ist bei allen Schaltungsanordnungen anwendbar, bei denen nach dem Abschalten eine lokal Spannungserhöhung ausgeglichen werden muss, also vorteilhafterweise bei einem Schaltnetzteil, einer getakteten Stromversorgung, einem Spannungsregler oder dergleichen.
  • Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
  • 1 in einem Teilschnitt ein erstes Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 2 in einem Teilschnitt ein zweites Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 3 in einem Teilschnitt ein drittes Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 4 in einem Teilschnitt ein viertes Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 5 in perspektivischer Ansicht einen Ausschnitt eines lateral ausgebildeten, erfindungsgemäßen Kompensationsbauelementes;
  • 6 den Verlauf der Durchbruchspannung in Abhängigkeit von dem Kompensationsgrad für ein Halbleiterbauelement nach dem Stand der Technik (A) und ein erfindungsgemäßes Halbleiterbauelement gemäß 1(B);
  • 7 den Verlauf des Einschaltwiderstand RDSon in Abhängigkeit vom Kompensationsgrad K,
  • 8 den Verlauf des elektrischen Feldes in Abhängigkeit von der Tiefe bei einem n-lastig (a) und p-lastig (b) ausgelegten Halbleiterbauelement gemäß 1;
  • 9 in einem skizzierten Teilschnitt eine n-lastige Auslegung der Kompensationsschicht;
  • 10 in einem skizzierten Teilschnitt eine p-lastige Auslegung der Kompensationsschicht;
  • 11 das Bändermodell im feldfreien Fall (a) und bei angelegtem elektrischen Feld (b);
  • 12 anhand von Teilschnitten ein erstes Verfahren für die Herstellung der erfindungsgemäßen Kompensationsschicht;
  • 13 anhand von Teilschnitten ein zweites Verfahren für die Herstellung der erfindungsgemäßen Kompensationsschicht;
  • 14 anhand von Teilschnitten ein drittes Verfahren für die Herstellung der erfindungsgemäßen Kompensationsschicht;
  • 15 das Schaltbild für eine vorteilhafte Anwendung des erfindungsgemäßen Kompensationsbauelementes mit einem Entlastungsnetzwerk.
  • In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente und Signale – sofern nicht anderes angegeben ist – mit gleichen Bezugszeichen versehen worden.
    •
  • 1 zeigt in einem Teilschnitt einen Ausschnitt eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes, das hier als n-Kanal MOSFET ausgebildet ist.
  • In 1 ist mit 1 ein Halbleiterkörper – beispielsweise eine einkristalline Siliziumscheibe – bezeichnet. Der Halbleiterkörper 1 weist eine erste Oberfläche 2, die sogenannte Scheibenvorderseite, und eine zweite Oberfläche 3, die sogenannte Scheibenrückseite, auf. Der Halbleiterkörper weist eine an die Oberfläche 3 stark n-dotierte Drainzone 7 auf, die über eine großflächig auf die Oberfläche 3 aufgebrachte Drain-Metallisierung 20 mit dem Drain-Anschluss D verbunden ist. An der der Oberfläche 3 entgegengesetzten Seite schließt sich die Kompensationsschicht 8 des Kompensationsbauelementes an. Die Kompensationsschicht 8, die bei einem Kompensationsbauelement die Funktion der Driftstrecke inne hat, weist abwechselnd nebeneinander angeordnete Dotierungsgebiete 4, 5 beider Leitfähigkeitstypen, die die Kompensationsstruktur bilden, auf. Die p-dotierten Gebiete 5 werden nachfolgend auch als Ausräumzonen bezeichnet, während die n-dotierten Gebiete 4 als Komplementärausräumzonen bezeichnet werden.
  • Im vorliegenden Ausführungsbeispiel ist die Kompensationsschicht 8 als Epitaxie-Schicht ausgebildet, die durch Abscheidung von n-dotiertem Silizium auf die Grenzschicht 6 aufgewachsen wird. Die Ausräumzonen 5 können anschließend durch geeignete Verfahren in den Halbleiterkörper 1 eingebracht werden. Es wäre auch denkbar, dass eine p-dotierte oder undotierte Epitaxie-Schicht abgeschieden wird, in die die n-dotierten Gebiete 4 und/oder p-dotierten Gebiete 5 eingebracht werden.
  • An der Oberfläche 2 sind mehrere p-dotierte Bodyzonen 13 in die Kompensationsschicht 8 eingebettet. In jeweils eine Bodyzone 13 sind eine oder mehrere stark n-dotierte Sourcezonen 14 eingebettet. Die Bodyzonen 13 und Sourcezonen 14 können in bekannter Art und Weise durch Ionenimplantation oder Diffusion in den Halbleiterkörper 1 eingebracht und/oder durch Epitaxie auf den Halbleiterkörper 1 aufgebracht werden. Die Bodyzonen 13 sind an der Oberfläche 2 voneinander durch eine Zwischenzone 15 beabstandet, die Bestandteil der die Komplementärausräumzonen 4 sind und somit auch deren Dotierung aufweist. Oberhalb der Zwischenzonen 15 ist jeweils eine Gate-Elektrode 16 vorgesehen, die lateral verlaufend bis zu den Sourcezonen 14 reichen. Die Gate-Elektroden 16 sind gegen die Oberfläche 2 über ein dünnes Gate-Oxid 17 isoliert. Ferner ist eine Source-Metallisierung 18 vorgesehen, die die Sourcezonen 14 und Bodyzonen 13 über einen Nebenschluss elektrisch kontaktiert und die gegen die Gate-Elektrode 16 über ein Schutz-Oxyd 19 beabstandet ist. An der Vorderseite des Halb leiterkörpers 11 ist die Source-Metallisierung 18 mit einem Source-Anschluss S und die Gate-Elektrode 16 mit einem Gate-Anschluss G verbunden.
  • Im Layout des Halbleiterkörpers 11 bezeichnen die mit Gate-Elektroden 16 sowie mit Bodyzonen 13 und Sourcezonen 14 bedeckten Bereiche das aus einer Vielzahl von Zellen bestehende Zellenfeld ZF des Kompensationsbauelementes. Jeweils eine Zelle beinhaltet einen Einzeltransistor. Die Parallelschaltung der Laststrecken der Vielzahl von Einzeltransistoren ergibt den MOSFET des Kompensationsbauelements. Ein Kompensationsbauelement weist typischerweise auch einen Randbereich RB auf, der außerhalb des Zellenfeldes ZF angeordnet ist und der im Betrieb des Kompensationsbauelementes einen definierten Verlauf der Feldlinien im Randbereich gewährleisten soll. Im Randbereich RB sind Feldplatten 21 vorgesehen, die ebenfalls über ein Schutz-Oxid 22 gegen den Halbleiterkörper 1 und die Source-Metallisierung 18 isoliert sind.
  • Die Zellen des Zellenfeldes ZF sowie die Kompensationsstrukturen bilden ein Raster. Im vorliegenden Ausführungsbeispiel sind die Gebiete 4, 5 an die Bodyzonen 13 angeschlossen, wobei das Raster des Zellenfeldes auf das Raster der Kompensationsschicht justiert ist. Denkbar wäre jedoch auch, dass die beiden Raster nicht zueinander justiert sind bzw. die Gebiete 4, 5 nicht an die Strukturen des Zellenfeldes ZF angeschlossen sind.
  • Die Ausräumzonen 5 und Komplementärausräumzonen 4 sind in 1 auf das Raster des Zellenfeldes ZF justiert, jedoch wäre selbstverständlich auch eine nicht zellenfeldjustierte Anordnung dieser Zonen 4, 5 denkbar.
  • Die Gebiete 4, 5 sind im Beispiel in 1 lateral streifenförmig und vertikal säulenförmig ausgebildet, jedoch wäre auch ein anderes Design denkbar.
  • Die Gate-Elektroden 16 bestehen typischerweise aus Polysilizium, jedoch können sie auch aus einem anderen Material, beispielsweise aus Metall oder Silicid, bestehen, wenngleich diese Materialien herstellungstechnisch und aufgrund deren physikalischen und elektrischen Eigenschaften nicht so vorteilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann für das Gate-Oxyd 16 und Schutz-Oxyd 19, 22 statt Siliziumdioxyd (SiO2) auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si3N4) oder auch ein Vakuum Verwendung finden, jedoch ist thermisch hergestelltes Siliziumdioxyd insbesondere bei Verwendung als Gate-Oxyd qualitativ am hochwertigsten und deshalb vorzuziehen. Als Source-Metallisierung 18 und Drain-Metallisierung 20 wird typischerweise Aluminium oder eine Aluminiumlegierung – wie zum Beispiel AlSi, AlSiCu, oder dergleichen – verwendet, jedoch könnte hier auch jedes andere hochleitfähige Material, das einen guten Kontakt zu dem Halbleiterkörper gewährleistet, verwendet werden. Als Alu
  • Erfindungsgemäß ist nun in den p-dotierten Gebieten ein p-dotierender Dotierstoff 30 mit unvollständiger Ionisation eingebracht. Im Beispiel in 1 wurden die dieses Element enthaltenden Bereiche durch Kreuze 30 dargestellt. Nachfolgend wird davon ausgegangen, dass als p-dotierendes Element 30 mit unvollständiger Ionisation Palladium verwendet wird.
  • Das Kompensationsbauelement entsprechend 2 zeichnet sich gegenüber dem in 1 dadurch aus, dass das p-dotierende 30 über die gesamte Kompensationsschicht verteilt eingebracht ist, also sowohl in den p-dotierten Bereichen 5 als auch in den n-dotierten Bereichen 4. Das Kompensationsbauelement entsprechend 3 zeichnet sich gegenüber dem in 1 dadurch aus, dass anstelle von Palladium 30 in den p-dotierten Gebieten Selen 31 (Kreise) in den n-dotierten Gebieten eingebracht wurde. Ferner wäre auch hier denkbar, Selen über die gesamte Kompensationsschicht 8 zu verteilen.
  • 4 zeigt in einem Teilschnitt ein viertes Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes. Das Halbleiterbauelement in 4 unterscheidet sich von dem in 1 dargestellten Halbleiterbauelement insbesondere in dem Aufbau der Kompensationsschicht 8. Hier sind die Ausräumzonen 5 und Komplementärausräumzonen 4 der Kompensationsschicht 8 nicht an die rückseitige Drainzone 7 angeschlossen, dass heißt zwischen den Zonen 4, 5 ist noch eine schwach n-dotierte Driftzone 10 angeordnet. Die Zonen 4, 5 sind somit in der Kompensationsschicht 8 mehr oder weniger floatend ausgebildet. Das in 4 dargestellt Halbleiterbauelement bildet in Hinblick auf die Ausgestaltung der Kompensationsschicht 8 insbesondere aus technologischen Gründen die vorteilhafteste Ausführung, die somit bei einer technischen Realisierung eines Kompensationshalbleiterbauelementes gegenüber den in den 1–3 dargestellten Ausführungsbeispielen, bei denen die Kompensationsschicht 8 an die Drainzone 7 direkt angeschlossen ist, vorzuziehen ist.
  • 5 zeigt in perspektivischer Ansicht einen Ausschnitt eines lateral ausgebildeten, erfindungsgemäßen Kompensationsbauelementes. 5 unterscheidet sich von dem Ausführungsbeispiel in 2 dadurch, dass die Strukturen der Kompensationsschicht lateral angeordnet sind, das heißt die Drain- und die Sourceelektrode D, S befinden sich an derselben Oberfläche 2 des Halbleiterkörpers 1, wodurch es zu einem oberflächennahen, im wesentlichen lateralen Stromfluss kommt. Die unvollständig ionisierten Dotierstoffe 30 sind hier über die gesamte Kompensationsschicht verteilt (Kreuze), dass heißt sowohl in den n-dotierten Gebieten 4 als auch in den p-dotierten Gebieten 5. Auf die Darstellung der an den Oberfläche 2 angeordneten Elektroden und Passivierungschichten wurden aus Gründen der besseren Übersicht verzichtet.
  • Der erfindungsgemäße, zeitverzögerte Aktivierungsmechanismus der in der Kompensationsschicht 8 angeordneten, unvollständig ionisierten Elemente funktioniert wie folgt:
    Im feldfreien Fall und bei einer gegebenen Temperatur – beispielsweise bei Raumtemperatur – sind praktisch alle "normal" dotierenden Dotierstoffe (Phosphor), jedoch nur ein Teil der Elemente mit unvollständiger Ionisation (Se) ionisiert (siehe 11(a)). Der Ionisationsgrad der unvollständig ionisierten Elemente, der den Anteil der ionisierten und damit elektrisch aktiven Ladungsträger gegenüber der Gesamtheit der in den Halbleiterkörper eingebrachten Ladungsträger definiert, ist hier kleiner als 100%. Bei Anlegen einer Spannung an das Halbleiterbauelement baut sich eine Raumladungszone auf, die sich von der Source-Zone mit zunehmender Spannung in das Innere des Halbleiterkörpers hinein erstreckt. Sobald die Raumladungszone die Bereiche der Kompensationsschicht erreicht, werden die freien Ladungsträger der nicht vollständig ionisierten Dotieratome wie auch sämtliche Ladungsträger der Hintergrunddotierung abgesaugt. Innerhalb der Raumladungszone findet daher keine Rekombination der freien Ladungsträgern mit ihren ionisierten Atomrümpfen mehr statt.
  • Die in diesem Zustand (noch) nicht ionisierten Atome der unvollständig ionisierten Elemente tragen zunächst nicht zur gesamten Raumladung bei. Aufgrund der temperaturabhängigen Generation von Ladungsträgern werden jedoch weitere freie Ladungsträger aus den unvollständig ionisierten Elementen generiert (siehe 11(b)), die dann sofort von der Raumladungszone abgesaugt werden. Die verbleibenden Atomrümpfe werden somit zur gesamten Raumladung beitragen. Dieser Vorgang setzt sich solange fort, bis sämtliche Atome der unvollständig ionisierten Elemente ionisiert sind. Der Ionisationsgrad beträgt dann 100%. Durch die so steigende gesamte Raumladung steigt auch die Raumladungsdichte als Funktion der Zeit an. Damit ändert sich die Feldverteilung und somit auch die Durchbruchspannung als Funktion der Zeit. Damit wird bei ei nem geeigneten Dimensionierung die Durchbruchspannung durch die mit der Zeit nachgelieferten Ladungen immer größer.
  • Ein besonders vorteilhafter Nebeneffekt ergibt sich dadurch, dass der Ionisationsgrad der Dotierelemente mit unvollständiger Ionisation auch mit steigender Temperatur ansteigt. Wird beispielsweise ein bestimmter Bereich des Halbleiterbauelementes durch einen Durchbruch stark belastet, so steigt dort lokal der Durchbruchstrom und somit die Temperatur. Aufgrund der zusätzlichen thermischen Belastung steigt jedoch der Ionisationsgrad der Elemente mit unvollständiger Ionisation im "heißen" Bereich schneller als in den "kälteren", durch den Durchbruch weniger belasteten Bereichen des Halbleiterbauelementes an. Im heißeren Bereich des Halbleiterbauelementes ergibt sich damit im Vergleich zu den kälteren Bereichen des Halbleiterbauelementes eine höhere Durchbruchspannung. Es ergibt sich somit im Hinblick auf die Durchbruchspannung ein Regelkreis mit negativer Rückkoppelung, d.h. das Halbleiterbauelement weist eine Selbststabilisierung des Durchbruchverhaltens auf.
  • Die Darstellung des Kompensationsgrades in Abhängigkeit von der Durchbruchspannung, die nachfolgend auch als Kompensationsparabel bezeichnet wird, ist beispielsweise in der eingangs genannten DE 198 40 032 C1 ausführlich beschrieben. Der Kompensationsgrad K wird bei einem n-Kanal-MOSFET wie folgt definiert:
    Figure 00200001
    wobei mit Np und Nn die Gesamtanzahl der (elektrisch aktiven, ionisierten) Ladungsträger im p-dotierten bzw. n-dotierten Gebiet bezeichnet ist. Der Kompensationsgrad bezieht sich dabei im Sinne einer lokalen Definition auf (typischerweise infitesimal) dünne Schichten parallel zur Oberfläche 3.
  • 6 zeigt den Verlauf der Durchbruchspannung VDS in Abhängigkeit von dem Kompensationsgrad K für ein Kompensationsbauelement nach dem Stand der Technik (A) und ein erfindungsgemäßen n-Kanal MOSFET gemäß 1(B). Dabei ist auf der Ordinate die Durchbruchspannung VDS in Volt angegeben, während die Abszisse den Kompensationsgrad K in Prozent darstellt. Niedrige K-Werte bezeichnen eine p-lastige und hohe K-Werte eine eher n-lastige Ausgestaltung der Kompensationsschicht.
  • Es zeigt sich, dass bei einem Halbleiterbauelement gemäß dem Stand der Technik bei gleicher Gesamtkonzentration der Dotierstoffe in der Kompensationsschicht die Kompensationsparabel eher flacher ausgebildet, d.h. die Differenz der Durchbruchspannung an deren Rändern und dem Maximum ist hier sehr gering. Demgegenüber ist die Kompensationsparabel bei einem erfindungsgemäßen Kompensationsbauelement bei gleichen Dotierungskonzentrationen, jedoch mit einem unvollständig ionisierten Dotierstoffen steiler ausgebildet.
  • Bei Halbleiterbauelementen nach dem Stand der Technik wird diese Parabel zur statischen Einstellung des Arbeitspunktes verwendet, beispielsweise über die Dotierungskonzentrationen der jeweiligen Gebiete. Bei Kompensationsbauelemente nach dem Stand der Technik werden die Dotierungskonzentrationen der Gebiete in der Kompensationsschicht derart gewählt, dass sich ein Arbeitspunkt auf der Kompensationsparabel möglichst nahe am Maximum ergibt.
  • Da der Arbeitspunkt des erfindungsgemäßen Kompensationsbauelementes, im Gegensatz zu Kompensationsbauelementen nach dem Stand der Technik, nicht fest auf der Kompensationsparabel vorgegeben ist, sondern bei anliegender Raumladungszone mit der Zeit zunimmt, ändert sich auch der Arbeitspunkt auf der Kompensationsparabel hin zu höheren Durchbruchspannungen VDS. Auf diese Weise lässt sich mithin ein Kompensationsbauelement bereitstellen, welches ein sich dynamisch verändernden Arbeitspunkt der Durchbruchspannung aufweist.
  • Das erfindungsgemäße Halbleiterbauelement kann beispielsweise stark n-lastig ausgebildet sein, wobei der Arbeitspunkt im Normalbetrieb – unter Einbeziehung der Fertigungsstreuungen – auf der Kompensationsparabel oberhalb einer ersten spezifizierten Durchbruchspannung VDS1 liegt. Darüber hinaus ist das erfindungsgemäße Kompensationsbauelement so ausgelegt, dass bei vollständiger Ionisation das Maximum VDSmax der Kompensationsparabel – unter Einbeziehung der Fertigungstoleranz – definiert größer als eine zweite, höhere spezifizierte Durchbruchspannung VDS2 ist. In diesem Falle ist das erfindungsgemäße Kompensationsbauelement auch für den eingangs genannten, eher selten vorkommenden Fall ausgelegt, bei dem zeitverzögert eine deutlich höhere Durchbruchspannung aufgefangen werden muss.
  • 7 zeigt den Verlauf des Einschaltwiderstandes RDSon bei einem n-Kanal MOSFET in Abhängigkeit vom Kompensationsgrad K, wobei der linke Bereich der Kurve eine eher p-lastige und der rechte Bereich eine eher n-lastige Auslegung der Kompensationsschicht darstellt. 7 zeigt, dass bei einem n-Kanal-MOSFET die niedrigsten Einschaltwiderstände RDSmin durch eine möglichst n-lastige Auslegung der Kompensationsschicht erzielbar sind, wohingegen eine p-lastige Auslegung der Kompensationsschicht eher ungünstig ist, da das Halbleiterbauelement dadurch einen zunehmend größeren Einschaltwiderstand RDSon aufweist. Ein p-Kanal MOSFET wäre in diesem Sinne möglichst p-lastig auszubilden.
  • Die Grenzen einer n-Lastigkeit der Kompensationsschicht sind erreicht, wenn in den p-dotierten Gebieten 5 ausschließlich Elemente mit unvollständiger Ionisation und keinerlei Dotierelemente, die bei Betriebstemperatur vollständig ionisiert sind, enthalten sind. Umgekehrt würden bei einer maximalen p-Lastigkeit die n-dotierten Gebiete ausschließlich durch n- dotierende Elemente mit unvollständiger Ionisation gebildet werden.
  • 8 zeigt den Verlauf des elektrischen Feldes E als Funktion der Tiefe x für ein Halbleiterbauelement gemäß 2. Dabei bezeichnet die Kurve P[t1] den Verlauf des elektrischen Feldes E zum Zeitpunkt t1, bei dem die Raumladungszone voll ausgedehnt, die unvollständig ionisierten Elemente jedoch noch unvollständig ionisiert sind, während die Kurve Q[t2] den Verlauf des elektrischen Feldes E zu einem späteren Zeitpunkt (t2 > t1) bei vollständig ausgedehnter Raumladungszone und auch bei vollständig Ionisation der Elemente mit unvollständiger Ionisation darstellt. Es zeigt sich, dass der Verlauf des elektrischen Feldes E nicht statisch ist, sondern sich zeitabhängig verändert.
  • In 8 bezeichnet die Teilfigur (a) eine n-lastig Auslegung und Teilfigur (b) eine p-lastige Auslegung. Bei einer n-lastigen Auslegung ist das Feldmaximum Emax1 zunächst auf der Seite der Scheibenvorderseite, während bei einer p-lastigen Auslegung das Maximum des elektrischen Feldes Emax1 sich zunächst sich in der Tiefe des Halbleiterkörpers befindet. Im ersteren Falle bewegt sich das Feldmaximum Emax2 bei angelegtem elektrischen Feld in die Tiefe x des Halbleiterkörpers hinein, während es sich im zweiteren Falle aus dem Halbleiterkörper herausbewegt. Die p-lastige Auslegung ist gegenüber der n-lastigen Auslegung vorteilhafter, da das Halbleiterbauelement dadurch avalangefester wird. Das Bauelement wird dadurch robuster.
  • Die 9 und 10 zeigen in einem skizzierten Teilschnitt jeweils eine Ausgestaltung einer n-lastigen Auslegung der Kompensationsschicht (9) und einer p-lastigen Auslegung der Kompensationsschicht (10). Bei der n-lastigen Auslegung befinden sich die Palladium-Atome im wesentlichen im unteren Bereich der Kompensationsschicht (9) und weist dort eine homogene Dotierung auf, während bei einer p- lastigen Auslegung sich die Selen-Atome im wesentlichen im oberen Bereich der Kompensationsschicht (10) befinden und dort ebenfalls eine homogene Dotierung aufweisen. Das Bauelement ist dabei entweder n-lastig oder p-lastig ausgebildet. Es wäre auch denkbar, dass das Selen bzw. Palladium nicht homogen dotiert ist, sondern eine mehr oder weniger stufenweise oder sukzessive ins Innere der Kompensationsschicht abnehmende Dotierung aufweist.
  • Im Falle einer n-lastigen Auslegung (8(a)) befindet sich zu Beginn t1 das Feldmaximum Emax1 an der Oberfläche x2 der Kompensationsschicht, wobei es sich im Falle einer n-lastigen oder p-lastigen Kompensationsschicht auch in der Tiefe des Halbleiterkörpers befinden kann. In beiden Bereichen ist das Halbleiterbauelement äußerst robust. Der sogenannte Kirkeffekt, der die Beeinflussung der Feldverteilung durch die mit dem Strom verbundenen Ladungsträger bezeichnet, wird dadurch massiv unterdrückt. Mit beginnender zusätzlicher Ionisierung der Elemente mit unvollständiger Ionisation wird der Feldverlauf zunehmend flacher, um einen zeitbedingten Anstieg der Durchbruchspannung zu erreichen. Das Feldmaximum Emax2 verschiebt sich in die Tiefe des Halbleiterkörpers. Nach einer vorgegebenen Zeitspanne, die sich von dem Abstand des Energieniveaus von der jeweiligen Bandkante, von dem Ionisierungsgrad und der Temperatur bestimmt, wird die maximale Durchbruchspannung erreicht. Diese Zeitspanne liegt je nach Element typischerweise im Bereich zwischen 500 nsec bis 5 μsec.
  • Bei der p-lastigen Auslegung (8(b)) ist genau umgekehrt.
  • Die sich zeitlich ändernde Feldverteilung ist besonders vorteilhaft für die Stabilität des Halbleiterbauelementes gegenüber Oszillationen, die insbesondere bei solchen Halbleiterbauelementen mit einem flachen Gradienten des elektrischen Feldes im Bereich des Feldmaximums auftreten. Derartige Os zillationen werden auch als TRAPATT Oszillationen bezeichnet, die insbesondere bei Kompensationsbauelementen besonders störend sind. Die Erfindung ist somit allein schon aus dem diesem Grunde, nämlich der Vermeidung von TRAPATT Oszillationen, von Vorteil.
  • Zur Herstellung der Kompensationsschicht wird vorzugsweise die Aufbautechnik angewendet, bei der die n-dotierten und p-dotierten Gebiete 4, 5 durch abwechselndes Abscheiden von n-dotiertem Silizium und nachfolgender maskierter Dotierung, beispielsweise durch Ionenimplantation oder Diffusion, erzeugt werden. Durch Vorsehen mehrerer dieser Abscheide- und Dotierschritte lässt sich eine gewünschte Dicke abhängig von der gewünschten Spannungsfestigkeit bzw. Stromtragefähigkeit des Kompensationsbauelementes bereitstellen.
  • Alternativ kann für den Fall, dass die Kompensationsschicht eine dotierte Grundbelegung aufweist, durch eine maskierte Fächerimplantation bei gestaffelten Energien und/oder Implantationsdosen eine gewünschte säulenartige Struktur erzeugt werden. Mittels Hochenergie-Implantation können bei Implantationsenergien von bis zu 20 MeV je nach Dotierelement Implantationstiefen bis über 50 μm erzielt werden. Eine weitere Methode bietet das elektrolytische Ätzen von Röhren in die Kompensationsschicht. Dieses Verfahren zur Herstellung der Kompensationsschicht ist beispielsweise in der EP 0 621 355 A2 beschrieben.
  • Für das Einbringen der Elemente mit unvollständiger Ionisation in die Kompensationsschicht können zwei grundsätzlich unterschiedliche Verfahren verwendet werden. Dabei soll lediglich das Prinzip dargestellt werden, die einzelnen detaillierten Prozessschritte zur Herstellung der einzelnen Strukturen, die dem Fachmann wohl bekannt sind, werden nicht extra erläutert:
  • Erstes Verfahren (12):
  • Bei der Dotierung der p- oder der n-Gebiete 4, 5 werden die Elemente mit unvollständiger Ionisation unter Verwendung derselben Dotiermaske eingebracht. Gemäß 12 weist die Kompensationsschicht 8 eine n-Grunddotierung auf (a). Nach Aufbringen einer Implantationsmaske werden unter Verwendung derselben Implantationsmaske mittels Diffusion oder Implantation zunächst die p-dotierten Gebiete 5 der Kompensationsschicht 8 erzeugt (b). Anschließend wird unter Verwendung derselben Implantationsmaske 32 Palladium 31 in die p-dotierten Gebiete 5 eingebracht (c) .
  • Auf diese Weise kann auf einen Maskierungsschritt verzichtet werden. Allerdings wird aufgrund des sehr hohen Diffusionskoeffizienten Palladium in sehr starkem Maße in die benachbarten n-dotierten Gebiete eindiffundieren. Das aus dem p-dotierten Gebiet ausdiffundierende Palladium muss daher im p- und n-dotierten Gebiet vorgehalten werden. Dieses Verfahren ist somit schwierig zu kontrollieren.
  • Zweites Verfahren (13):
  • Gemäß 13 weist die Kompensationsschicht 8 eine n-Grunddotierung auf (a). Nach Aufbringen einer Implantationsmaske 32 werden mittels Diffusion oder Implantation zunächst die p-dotierten Gebiete 5 der Kompensationsschicht 8 erzeugt (b). Nach Ablösen der Implantationsmaske 32 wird Palladium großflächig in die gesamte Kompensationsschicht 8 eingebracht, wobei sich das Material aufgrund des hohen Diffusionskoeffizienten lateral und über die gesamte Tiefe der Kompensationsschicht gleichmäßig verteilt. Denkbar wäre jedoch auch, das Palladium bereits in die Grunddotierung der Kompensationsschicht 8, beispielsweise während der Epitaxie, einzubringen.
  • Der besondere Vorteil dieses zweiten Verfahrens besteht darin, dass eine Verschiebung der Konzentrationsverhältnisse durch Diffusion von Palladium hier nicht besteht. Es muss lediglich sichergestellt werden, dass die Dotierungskonzentra tion in den n-dotierten Gebieten derart vorgehalten wird, dass die Dotierungskonzentration des p-dotierenden Palladiums dort ausgeglichen wird.
  • Drittes Verfahren (14):
  • Das in 14 dargestellte Verfahren unterscheidet sich von dem in 13 dadurch, dass Selen lediglich im oberen Bereich 8a der Kompensationsschicht 8, der an die Oberfläche angrenzt, implantiert und eindiffundiert wird. Es wird dadurch ein p-lastiges Halbleiterbauelement bereitgestellt (siehe 10). Im Falle einer n-lastigen Auslegung müsste Palladium in die Tiefe der Kompensationsschicht 8 implantiert und diffundiert werden (siehe 10). Dieser untere Teil 8b grenzt dann an die Drainzone 7 an.
  • Die Erfindung sei nicht ausschließlich auf die Ausführungsbeispiele gemäß der 1 bis 5 bzw. die Verfahren gemäß der 12 bis 14 beschränkt. Vielmehr können dort beispielsweise durch Austauschen der Leitfähigkeitstypen n gegen p und durch Variation der Dotierungskonzentration eine Vielzahl neuer Bauelementvarianten angegeben werden. Bezüglich weiterer Ausführungsbeispiele wird auch auf die eingangs erwähnten US 5,216,275 , US 4,754,310 , WO 97/29518, DE 43 09 764 C2 und DE 198 40 032 C1 verwiesen, deren Gegenstände vollinhaltlich in die vorliegende Patentanmeldung mit einbezogen werden.
  • 15 zeigt das Schaltbild für eine vorteilhafte Anwendung des erfindungsgemäßen Kompensationsbauelementes mit einem Entlastungsnetzwerk.
  • In 15 ist mit 40 das erfindungsgemäße Kompensationsbauelement bezeichnet. Das Kompensationsbauelement 40 ist mit seiner Drain-Source-Laststrecke zwischen einem ersten Anschluss 41 mit einem ersten Versorgungspotential Vdd – beispielsweise einem gleichgerichteten, positiven Potential – und einem zweiten Anschluss 42 mit einem zweiten Versorgungs potential GND – beispielsweise dem Potential der Bezugsmasseangeordnet. Ferner ist ein Transformator 43 vorgesehen, dessen primärseitige Wicklung 44 in Reihe zur Laststrecke des Kompensationsbauelement 40 und zwischen den Anschlüssen 41, 42 geschaltet ist.
  • Die Schaltung weist ferner einen sogenannten "RCD-Snubber" auf. Der RCD-Snubber besteht in bekannter Art und Weise aus einer Diode 45, die anodenseitig mit dem Mittelabgriff 46 zwischen dem Kompensationsbauelement 40 und der primärseitige Wicklung 44 verbunden ist. Die Diode 45 ist kathodenseitig in Reihe zu einer Parallelschaltung eines Widerstandes 47 und eines Kondensators 48 geschaltet. Im Unterschied zu bekannten RCD-Snubber-Schaltungen weist die in 5 dargestellte Schaltung einen zusätzliche Zenerdiode 49 auf, die zwischen dem Anschluss 41 und dem Widerstand 47 angeordnet ist.
  • Die in 5 dargestellte Schaltung kann beispielsweise Bestandteil einer getakteten Stromversorgung, eines Spannungsreglers, einer Spannungsversorgung, eines Schaltnetzteiles oder dergleichen sein. Bei solchen kann es beim Ausschalten des Versorgungspotentials Vdd – beispielsweise 300 Volt – dazu kommen, dass sich je nach Übersetzungsverhältnis des Transformators 43 ein Rückschlagpotential Vz am Mittelabgriff 46 aufbaut, welches deutlich größer ist, als das Versorgungspotential Vdd – beispielsweise 420 Volt. Die Diode 45 wird in diesem Fall aufgrund der Spannungsdifferenz ΔV = Vz – Vdd zwischen Versorgungspotential Vdd und Rückschlagpotential Vz durchgeschaltet. Der Kondensator 48, der einer sehr große Kapazität aufweisen sollte, dient dabei als massiver Energiespeicher für einen Störfall. Die neu hinzugekommene Zenerdiode 49 sollte in ihrer Spannungsfestigkeit so ausgelegt werden, dass der RCD-Snubber auch bei einer sehr großen Spannungsdifferenz ΔV nicht durchbricht. Im vorliegenden Beispiel könnte eine auf 150 V ausgelegte Zenerdiode 49 verwendet werden. Statt der Zenerdiode wäre auch jedes andere spannungsbegrenzende Element einsetzbar.
  • Der mit der zusätzliche Zenerdiode 49 modifizierte RCD-Snubber entsprechend 15 fungiert also als Entlastungsnetzwerk, welches erst ab einer bestimmten Spannungsdifferenz ΔV wirksam wird.
  • Für Schaltungsanordnungen, die sehr große Streuenergien bedingt durch Streuinduktivitäten aufnehmen müssen, ist der Einsatz besonders ausgestalteter RCD-Snubber von besonderem Vorteil. Diese RCD-Snubber müssen derart ausgestaltet sein, dass deren Einsatzspannung deutlich oberhalb der für den Normalbetrieb ausgelegten Sperrspannung und oberhalb der maximalen Durchbruchspannung des Transistors mit unvollständiger Ionisation, jedoch unterhalb der maximal erreichbaren Durchbruchspannung des erfindungsgemäßen Halbleiterbauelementes gewählt wird. Ein solcher RCD-Snubber nimmt im Normalbetrieb kaum Energie auf und verschlechtert daher den Wirkungsgrad der Schaltungstopologie auch nicht nennenswert. Dank der "Spannungsreserve" der Durchbruchspannung wird der RCD-Snubber im Störfall, d.h. bei einer kurzfristigen überhöhten Durchbruchspannung, vorteilhafterweise aktiviert und entlastet so das eigentliche Halbleiterbauelement.
  • Auf diese Weise wird mithin ein zeit- und spannungsgesteuertes Entlastungselement für ein Halbleiterbauelement bereitgestellt. Der Vorteil des daraus resultierenden Halbleiterbauelementes besteht darin, dass es aufgrund seiner niedrigen Durchbruchspannung im Normalbetrieb sicher verhindert, dass der RCD-Snubber unerwünschterweise Energie aufnimmt und die dadurch bedingte Verlustleistung eine Reduzierung des Wirkungsgrades zur Folge hätte.
  • Neben der genannten Schaltungsanwendung ließen sich selbstverständlich eine Vielzahl weiterer Anwendungen für das erfindungsgemäße Kompensationsbauelement finden.
  • Zusammenfassend kann festgestellt werden, dass das Einbringen eines Elementes mit unvollständiger Ionisation in die Kompensationsschicht und damit den Driftbereich eines Kompensationsbauelementes in völliger Abkehr von bekannten Kompensationsbauelementes auf sehr einfache, jedoch nichts desto trotz sehr effektive Weise eine Zeitabhängigkeit der Durchbruchspannung eines solchen Kompensationsbauelementes erzielen lässt. Auf diese. Weise lässt sich das Kompensationsbauelement hinsichtlich unterschiedlicher Durchbruchspannungen optimieren.
  • Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglich zu erklären. Selbstverständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handels und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisieren.
    • 1
    Halbleiterkörper
    2
    erste Oberfläche, Scheibenvorderseite
    3
    zweite Oberfläche, Scheibenrückseite
    4
    n-dotiertes Gebiet, Komplementärausräumzone
    5
    p-dotiertes Gebiet, Ausräumzone
    6
    Grenzschicht
    7
    Drainzone
    8
    Kompensationsschicht
    8a
    oberer Bereich der Kompensationsschicht
    8b
    unterer Bereich der Kompensationsschicht
    10
    Driftzone
    13
    Bodyzone
    14
    Sourcezone
    15
    Zwischenzone
    16
    Gateelektrode
    17
    Dielektrikum, Gateoxid
    18
    Sourceelektrode, Source-Metallisierung
    19
    Schutzoxid
    20
    Drainelektrode, Drain-Metallisierung
    21
    Feldplatte
    22
    Schutzoxid
    30
    p-dotierender Dotierstoff mit unvollständiger Io
    nisation
    31
    n-dotierender Dotierstoff mit unvollständiger Io
    nisation
    32
    Implantationsmaske
    40
    Kompensationsbauelement
    41
    ersten Anschluss
    42
    zweiten Anschluss
    43
    Transformator
    44
    primärseitige Wicklung
    45
    Diode
    46
    Mittelabgriff
    47
    Widerstandes
    48
    Kondensators
    49
    Zenerdiode
    D
    Drain-Anschluss
    E
    Elektrisches Feld
    G
    Gate-Anschluss
    GND
    zweiten Versorgungspotential, Potential der Be
    zugsmasse
    K
    Kampensationsgrad
    RB
    Randbereich
    RDSon
    Einschaltwiderstand
    S
    Source-Anschluss
    Vdd
    ersten Versorgungspotential
    VDS
    Durchbruchspannung
    VDS1, VDS2
    Durchbruchspannung
    Vz
    Rückschlagpotential
    ZF
    Zellenfeld

Claims (24)

  1. Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, das einen Halbleiterkörper (1) aufweist mit einer dotierten Kompensationsschicht (8), die mindestens eine Rusräumzone (5) eines ersten Leitungstyps und mindestens eine Komplementärausräumzone (4) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps aufweist, dadurch gekennzeichnet, dass in der dotierten Kompensationsschicht (8) zusätzlich unvollständig ionisierte Dotierstoffe vorgesehen sind.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Ausräumzonen (5) und Komplementärausräumzonen (4) abwechselnd nebeneinander in der Kompensationsschicht (8) angeordnet sind.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass in die Kompensationsschicht (8) mindestens eine Bodyzone (13) des zweiten Leitungstyps eingebettet ist und dass in die Bodyzone (13) mindestens eine Sourcezone (14) des ersten Leitungstyps eingebettet ist.
  4. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die unvollständig ionisierten Dotierstoffe (30, 31) weitestgehend gleichmäßig innerhalb der Kompensationsschicht (8) verteilt sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die unvollständig ionisierten Dotierstoffe (30) vom ersten Leistungstyp sind und mehrheitlich in den Ausräumzonen (5) verteilt sind.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die unvollständig ionisierte Dotierstoffe (31) vom zweiten Leistungstyp sind und mehrheitlich in den Komplementärausräumzonen (4) verteilt sind.
  7. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ausräumzonen (5) oder die Komplementärausräumzonen (4) ausschließlich unvollständig ionisierte Dotierstoffe (30, 31) aufweisen.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Elemente mit unvollständiger Ionisation (30, 31) in der Kompensationsschicht (8) eine Dotierungskonzentration im Bereich von 20 bis 100%, insbesondere größer 50%, der Dotierungskonzentration gleichen Leitungstyps in der jeweiligen Zone (4, 5) aufweist.
  9. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als unvollständig ionisierter Dotierstoff (30) Palladium vorgesehen ist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass als unvollständig ionisierter Dotierstoff (31) Selen vorgesehen ist.
  11. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Drainzone (7) vorgesehen ist, an die die Kompensationsschicht (8) großflächig angrenzt.
  12. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Driftzone (10) des ersten Leistungstyps vorgesehen ist, die zwischen der Kompensationsschicht (8) und der Drainzone (7) angeordnet ist und an diese Zonen (7, 8) angrenzt, wobei die Driftzone eine geringere Dotierungskonzentration als die Komplementärausräumzonen der Kompensationsschicht (8) aufweist.
  13. Halbleiterbauelement nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Drainzone Ladungsträger des ersten Leitungstyps aufweist und das Halbleiterbauelement als MOSFET – insbesondere als Leistungs-MOSFET – ausgebildet ist.
  14. Halbleiterbauelement nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Drainzone Ladungsträger des zweiten Leitungstyps aufweist und das Halbleiterbauelement als IGBT ausgebildet.
  15. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in der Kompensationsschicht (8) eine einzige Ausräumzone (5) und eine Vielzahl von Komplementärausräumzonen (4) oder eine einzige Komplementärausräumzonen (4) und eine Vielzahl von Ausräumzone (5) vorgesehen sind.
  16. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die unvollständig ionisierte Dotierstoffe (30, 31) in der Kompensationsschicht (8) bei Raumtemperatur nur zum Teil ionisiert sind, wobei deren Ionisationsgrad mit steigender Temperatur zunimmt.
  17. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement aus einer Vielzahl in Zellen eines Zellenfeldes (ZF) angeordneter Einzeltransistoren, die über ihre Laststrecken parallel geschaltet sind, die über eine gemeinsame Ansteuerung (G) steuerbar sind und die somit einen aktiven Bereich definieren, wobei im Zellenfeld (ZF) ein erster Bereich vorhanden ist, in dem die Dotierungskonzentration der unvollständig ionisierten Elemente (30, 31) höher ist als in den übrigen Bereichen des Zellenfeldes (ZF).
  18. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement einen aktiven, zum Stromfluss beitragenden Bereich (ZF) und einen Randbereich (RB) aufweist, über den bei Anlegen einer Spannung an das Halbleiterbauelement die Feldlinien definiert aus dem Halbleiterkörper (1) geführt werden, wobei die Dotierungskonzentration der unvollständig ionisierten Dotierstoffe (30, 31) vom aktiven Bereich (ZF) zu dessen Randbereich (RB) hin abnimmt.
  19. Halbleiterbauelement nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper (1) aus kristallinen Silizium oder Siliziumkarbid besteht.
  20. Schaltungsanordnung mit einem Halbleiterbauelement (40) nach einem der vorstehenden Ansprüche, mit einem RCD-Snubber, der ein Widerstandselement (47) und ein dazu parallel angeordnetes kapazitives Element (48) aufweist, der in Reihe zu dieser Parallelschaltung aus Widerstandselement (47) und kapazitivem Element (48) eine Diode (45) aufweist, mit einer zusätzlichen Zenerdiode (49).
  21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, dass die Zenerdiode (49) in Reihe zum Widerstandelement (47) und parallel zu dem kapazitiven Element (48) angeordnet ist.
  22. Schaltungsanordnung nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die Schaltungsanordnung einen Transformator (43) aufweist, dessen primärseitige Wicklung (44) in Reihe zu dem Halbleiterbauelement (40) und zwischen den Anschlüssen (41, 42) einer Versorgungsspannung (Vdd) angeordnet ist, wobei der RCD-Snubber mit der zusätzlichen Zenerdiode (49) am Mittelabgriff (46) zwischen Halbleiterbauelement (40) und primärseitige Wicklung (44) und einem Anschluss (41) der Versorgungsspannung (Vdd) geschaltet ist.
  23. Verfahren zur Dotierung einer Kompensationsschicht (8) für ein Halbleiterbauelement nach einem der vorstehenden Ansprüche, bei dem die unvollständig ionisierten Dotierstoffe(30, 31) großflächig in die Kompensationsschicht (8) eingebracht werden.
  24. verfahren zur Dotierung einer Kompensationsschicht (8) für ein Halbleiterbauelement nach einem der vorstehenden Ansprüche, bei dem die unvollständig ionisierten Dotierstoffe (30, 31) des einen Leitungstyps in diejenigen dotierten Gebiete der Kompensationsschicht (8) eingebracht werden, die den selben Leitungstyp aufweisen.
DE10122364A 2001-05-09 2001-05-09 Kompensationsbauelement, Schaltungsanordnung und Verfahren Expired - Fee Related DE10122364B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10122364A DE10122364B4 (de) 2001-05-09 2001-05-09 Kompensationsbauelement, Schaltungsanordnung und Verfahren
CNB02124524XA CN1230907C (zh) 2001-05-09 2002-05-08 补偿器件,电路,方法和应用
US10/141,834 US7193293B2 (en) 2001-05-09 2002-05-09 Semiconductor component with a compensation layer, a depletion zone, and a complementary depletion zone, circuit configuration with the semiconductor component, and method of doping the compensation layer of the semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10122364A DE10122364B4 (de) 2001-05-09 2001-05-09 Kompensationsbauelement, Schaltungsanordnung und Verfahren

Publications (2)

Publication Number Publication Date
DE10122364A1 DE10122364A1 (de) 2002-11-21
DE10122364B4 true DE10122364B4 (de) 2006-10-19

Family

ID=7684054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10122364A Expired - Fee Related DE10122364B4 (de) 2001-05-09 2001-05-09 Kompensationsbauelement, Schaltungsanordnung und Verfahren

Country Status (3)

Country Link
US (1) US7193293B2 (de)
CN (1) CN1230907C (de)
DE (1) DE10122364B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1588417A2 (de) * 2003-01-30 2005-10-26 Infineon Technologies AG Verfahren zum herstellen von bitleitungen für ucp-flash-speicher
DE10310552B4 (de) 2003-03-11 2014-01-23 Infineon Technologies Ag Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE10357796B4 (de) * 2003-12-10 2007-09-27 Infineon Technologies Ag Stossstromfestes Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
DE102004056772B4 (de) * 2004-11-24 2007-01-11 Infineon Technologies Austria Ag Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
JP2007049012A (ja) * 2005-08-11 2007-02-22 Nec Electronics Corp 半導体装置
TW200709358A (en) * 2005-08-17 2007-03-01 Siliconmotion Inc An electro static discharge circuit
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
DE102007019551B9 (de) * 2007-04-25 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007027626B4 (de) * 2007-06-12 2015-08-06 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7955941B2 (en) * 2008-09-11 2011-06-07 Semiconductor Components Industries, Llc Method of forming an integrated semiconductor device and structure therefor
US8633095B2 (en) * 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
CN102779839A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有深能级杂质注入的绝缘栅双极性晶体管
US9166005B2 (en) * 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
CN103258848B (zh) * 2013-05-13 2015-06-17 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
JP6652802B2 (ja) * 2015-09-15 2020-02-26 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
CN112002767B (zh) * 2020-08-12 2022-08-23 杰华特微电子股份有限公司 齐纳二极管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3375456B2 (ja) * 1994-06-30 2003-02-10 富士通株式会社 ファクシミリ信号中継方法及びその装置
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US7193293B2 (en) 2007-03-20
CN1230907C (zh) 2005-12-07
CN1388588A (zh) 2003-01-01
DE10122364A1 (de) 2002-11-21
US20020167082A1 (en) 2002-11-14

Similar Documents

Publication Publication Date Title
DE10122364B4 (de) Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE10137676B4 (de) ZVS-Brückenschaltung zum entlasteten Schalten
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE112012004043B4 (de) Halbleitereinrichtung
DE102009047808B4 (de) Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102006061994A1 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
DE102009035029A1 (de) Halbleiterbauelement mit einer dynamischen Gate-Drain-Kapazität
DE10245049B4 (de) Kompensationshalbleiterbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement
DE102022129749A1 (de) Elektronische vorrichtung einschliesslich einer transistorstruktur
DE102014106107B4 (de) Laterales leistungshalbleiterbauelement und verfahren zum herstellen eines lateralen leistungshalbleiterbauelements
DE10350160B4 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
DE102005003127B3 (de) Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben
EP1245051B1 (de) Verpolungssicherer dmos-transistor
EP1127379A1 (de) Vertikal aufgebautes leistungshalbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee