JP4536366B2 - 半導体装置とその設計支援用プログラム - Google Patents

半導体装置とその設計支援用プログラム Download PDF

Info

Publication number
JP4536366B2
JP4536366B2 JP2003424833A JP2003424833A JP4536366B2 JP 4536366 B2 JP4536366 B2 JP 4536366B2 JP 2003424833 A JP2003424833 A JP 2003424833A JP 2003424833 A JP2003424833 A JP 2003424833A JP 4536366 B2 JP4536366 B2 JP 4536366B2
Authority
JP
Japan
Prior art keywords
gate electrode
trench gate
semiconductor device
electrode group
partial region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003424833A
Other languages
English (en)
Other versions
JP2005183789A (ja
Inventor
誠 桑原
佳晋 服部
庄一 山内
幹昌 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2003424833A priority Critical patent/JP4536366B2/ja
Priority to US11/012,116 priority patent/US7342265B2/en
Publication of JP2005183789A publication Critical patent/JP2005183789A/ja
Application granted granted Critical
Publication of JP4536366B2 publication Critical patent/JP4536366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トレンチゲート電極と耐圧確保層を備えた縦型半導体装置に関する。特に、スーパージャンクション構造の耐圧確保層を備えた縦型半導体装置に関する。なかでも、半導体装置の主面に平行な面内で、第１導電型の第１部分領域と第２導電型の第２部分領域が少なくとも２方向に繰返して形成されている多次元スーパージャンクション構造を備えた縦型半導体装置に関し、トレンチゲート電極と多次元スーパージャンクションの位置関係を最適化することによって、チャネル抵抗のばらつきを抑制する技術に関する。
トレンチゲート電極と耐圧確保層を備えた縦型半導体装置が知られている。この形式の半導体装置は、高い耐圧と低いオン抵抗（又はオン電圧）特性を実現することができる。この形式の半導体装置のオン抵抗は、ドリフト抵抗とチャネル抵抗の和と考えることができる。ここでいうドリフト抵抗は耐圧確保層における抵抗をいい、チャネル抵抗はトレンチゲート電極に沿って形成される電流経路の抵抗をいう。従来の半導体装置では、高い耐圧特性を実現するとオン抵抗が高くなるというトレードオフの関係が存在する。この場合、オン抵抗の大部分をドリフト抵抗が占めることから、高い耐圧と低いオン抵抗（又はオン電圧）を改善するためには、このトレードオフの関係を打ち破る技術が必要とされていた。
そこでｐ型コラムとｎ型コラムの繰返し構造（いわゆるスーパージャンクション構造）で耐圧確保層を形成する技術が開発された。スーパージャンクション構造を採用すると、繰返して形成されているｐｎ接合界面から広がる空乏層によって耐圧確保層が完全空乏化されるために、耐圧特性を損ねないでｐ型コラムとｎ型コラムの不純物濃度を上げることができ、高い耐圧と低いオン抵抗（又は低いオン電圧）特性を実現することができる。
下記の文献に、スーパージャンクション構造を採用することによって、高い耐圧と低いオン抵抗（又は低いオン電圧）特性を実現できることが報告されている。
Optimization of the Specific On-Resistance of the COOLMOSTM, Xing-Bi-Chen, Johnny K. O. Sin, IEEE Transactions on Electron Devices, Vol.48, No.2, pp.344-348, Feb.,2001 米国特許公報 ５，２１６，２７５号公報
薄板状のｐ型コラムとｎ型コラムを交互に繰返して配置したスーパージャンクション構造が知られている。この形式のスーパージャンクション構造は、規則性が一方方向に繰返されており、１次元のスーパージャンクション構造ということができる。
これに対して、例えば断面正方形のｐ型コラムとｎ型コラムを千鳥格子状に繰返して配置したスーパージャンクション構造が知られている。この形式のスーパージャンクション構造は、規則性が直交２方向に繰返されており、２次元のスーパージャンクション構造ということができる。あるいは、断面正六角形のｐ型コラムが、その間にｎ型コラムが介在した状態で交互に蜂の巣状に繰返したスーパージャンクション構造が知られている。この形式のスーパージャンクション構造は、規則性が３方向に繰返されており、３次元のスーパージャンクション構造ということができる。
１次元のスーパージャンクション構造よりも、多次元のスーパージャンクション構造の方がｎ型コラムの割合を大きくできるため、より低いドリフト抵抗実現できる。
耐圧確保層にスーパージャンクション構造を採用すると、耐圧を確保しながらドリフト抵抗を低減することができる。特に多次元のスーパージャンクション構造を採用すると、ドリフト抵抗が非常に低減される。多次元のスーパージャンクション構造を採用してドリフト抵抗を低減すると、相対的にチャネル抵抗のオン抵抗に与える影響が大きくなる。多次元のスーパージャンクション構造を採用してドリフト抵抗を低減化した縦型半導体装置では、チャネル抵抗のばらつきを抑制する技術が重要となる。チャネル抵抗はトレンチゲート電極群と多次元スーパージャンクションの位置関係により決まる。
しかし、多次元のスーパージャンクション構造の面内パターンに対して、トレンチゲート電極群の位置関係を正確に位置調整するのが困難であり、チャネル抵抗のばらつきを抑制することができない。
本発明の目的は、多次元スーパージャンクション構造を有する縦型半導体装置を製造するにあたって、チャネル抵抗のばらつきを抑制しやすい縦型半導体装置を提供することである。あるいは、そのような縦型半導体装置を設計する過程を支援するプログラムを提供するものである。
本発明者らは、第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層（多次元スーパージャンクション層）を有し、その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を備えている縦型半導体装置の場合、多数キャリアが流れる部分領域（以下ではこちらを第１部分領域とする）とトレンチゲート電極群の重複面積が、チャネル抵抗に大きな影響を与えることを認識した。
多次元スーパージャンクション構造に対して、少なくとも一方向に長く伸びるトレンチゲート電極群を採用する場合、その相対的位置の変化によって、第１部分領域とトレンチゲート電極群の重複面積も変化してしまう。例えば、図１４（Ａ）に示すように、断面正方形の第２部分領域２００が碁盤の目状に配置されるとともに、その間に第１部分領域２０１が介在しているスーパージャンクション構造に対して、その碁盤の目と平行に伸びるトレンチゲート電極２０２群を採用すると、図１４（Ｂ）に示すように、各トレンチゲート電極２０２が第２部分領域２００に対応する位置に置かれた場合は、第１部分領域２０１とトレンチゲート電極２０２群の重複面積が小さくなるのに対し、図１４（Ｃ）に示すように、各トレンチゲート電極２０２が第２部分領域２００，２００間の間隙に対応する位置に置かれると第１部分領域２０１とトレンチゲート電極２０２群の重複面積は大きくなる。平行ストライプ状のトレンチゲート電極２０２群が、長手方向に直交する方向に位置ずれすると、重複面積は大きく変化する。重複面積の最大面積と最小面積の差を最大面積で除した値（あるいは最大重複面積を最小重複面積で除した値などでもよい）は大きくなる。これに対し、図１４（Ｄ）に示すように、碁盤の目に傾斜するトレンチゲート電極２０２群を採用すると、トレンチゲート電極２０２群が長手方向に直交する方向に位置ずれしても、第１部分領域２０１とトレンチゲート電極２０２群の重複面積はそれほど大きく変動しない。最大重複面積を最小重複面積で除した値は小さな値に留まる。なお、トレンチゲート電極群の位置ずれをその長手方向と直交する方向としているのは、後に説明するように、位置ずれする方向が一方方向だからである。その位置ずれする一方方向を、長手方向と直交させて考えるのが最も簡単であるため便宜上そうしているに過ぎない。位置ずれする一方方向を、長手方向と傾斜する関係であっても構わない。
なお、図１４は、極めて局所的な部分を図示しており、実際には同じ規則性が上下左右に伸びていることに留意されたい。
多次元スーパージャンクション構造に対して、少なくとも一方向に長く伸びるトレンチゲート電極群を採用する場合、その位置関係が重要であり、不用意に選定すると、トレンチゲート電極群が位置ずれしたときに、第１部分領域とトレンチゲート電極群の重複面積が大きく変動し、チャネル抵抗（ひいてはオン抵抗）が大きく変動してしまう。このような縦型半導体装置では、特性が安定した縦型半導体装置を歩留まりよく製造することができない。それに対して、トレンチゲート群が位置ずれしても、第１部分領域とトレンチゲート電極群の重複面積があまり変動せず、チャネル抵抗（ひいてはオン抵抗）が変動しづらい位置関係にしておけば、チャネル抵抗の変動が小さくなる。
トレンチゲート電極群が位置ずれしたときに、第１部分領域とトレンチゲート電極群の重複面積は変動する。この変動する場合において、重複面積が極小値となるときにチャネル抵抗は最大となる。このため、重複面積の極小値が大きくなるようなトレンチゲート電極群と多次元スーパージャンクションの位置関係にしておけば、チャネル抵抗（ひいてはオン抵抗）の増加を抑制することができる。これによりチャネル抵抗を所定値以下にすることができる。
本発明者らは、上記の知見から本発明を創作するに至った。なお、本発明の縦型半導体装置とは、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等のいずれの縦型半導体装置にも適用することができる。各トレンチゲート電極は、主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されている。なお、各トレンチゲート電極は、直線的に伸びている必要はなく、例えば段差等を形成しながら長く伸びていてもよく、そのトレンチ幅が長手方向に沿って変化していてもよく、各トレンチゲート電極が連結していてもよい。
本発明によると、縦型半導体装置を設計する過程を支援するプログラムを提供することができる。
本発明で創作された縦型半導体装置を設計する過程を支援するプログラムは、いずれも、第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層と、その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有する多次元スーパージャンクション構造の縦型半導体装置を対象にしている。ここでは多数キャリアが第１導電型の第１部分領域を流れる。なお、このプログラムが対象としているトレンチゲート電極群は、主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されている。各トレンチゲート電極は、直線的に伸びている必要はなく、例えば段差等を形成しながら長く伸びていてもよく、そのトレンチ幅が長手方向に沿って変化していてもよく、各トレンチゲート電極が連結している場合も含んでいる。
本発明で創作されたプログラムは、コンピュータに、繰返し層の第１部分領域の面内パターンを記述するデータを記憶する処理と、トレンチゲート電極群を仮定する処理と、第１部分領域の面内パターンに対するトレンチゲート電極群の移動方向を計算する処理と、第１部分領域の面内パターンとトレンチゲート電極群の距離を計算する処理と、トレンチゲート電極群と第１部分領域の重複面積を計算する処理と、処理で計算される重複面積が距離によって変化する変動比が、最小となるトレンチゲート電極群の配置を検索する処理を実行させることを特徴としている。
上記の処理を実行することにより、チャネル抵抗の変動が小さいトレンチゲート電極群と繰返し層位置関係を検索することができる。コンピュータによって処理を実行することで、容易に検索することができる。
本発明者らは新たな縦型半導体装置を創作したことで、新たな縦型半導体装置の製造方法をも生み出した。
本発明で創作された縦型半導体装置の製造方法は、切り欠き面を有する半導体基板に、繰返し層を形成する縦型半導体装置の製造方法であって、上記のプログラムを実行して検索されたトレンチゲート電極群の配置に基づいて、その移動方向と半導体基板の切り欠き面が平行方向の位置関係となるように繰返し層を半導体基板に形成する段階とを有している。
上記の製造方法によると、繰返し層とトレンチゲート電極群の組み合わせにおいて、もっとも変動比が小さくなる移動方向が半導体基板の切り欠き面と平行方向になる。一般的に、トレンチゲート電極群を半導体基板に形成するとき、その半導体基板の切り欠き面と平行方向に位置ずれが生じ易い。したがって、繰返し層を上記の位置関係で半導体基板に形成すると、位置ずれが生じたとしても、変動比が小さい半導体装置を製造し易い。
本発明の縦型半導体装置によれば、多次元スーパージャンクション構造を備える縦型半導体装置において、トレンチゲート電極の位置合わせずれが生じた場合でも、チャネル抵抗のばらつきの少ない縦型半導体装置を提供できる。あるいは、所定のチャネル抵抗よりも小さい縦型半導体装置を提供できる。
本発明を好適に実施し得る一つの実施形態を記す。
（実施形態） 一対の主電極と、一方の主電極に接続されている第１導電型のソース領域と、その第１導電型のソース領域を囲繞するとともに、前記一方の主電極に接続されている第２導電型のボディ層と、そのボディ層に接するとともに、ボディ層によってソース領域から隔てられている耐圧確保層と、ボディ層にゲート絶縁膜を介して対向しているトレンチゲート電極群を備え、前記耐圧確保層は、一対の主電極間方向に伸びる第１導電型の第１部分領域と、その主電極間方向に伸びる第２導電型の第２部分領域が、その主電極間方向に直交する面内で少なくとも２方向に交互に繰返されている繰返し領域を有しており、前記トレンチゲート電極は半導体装置の主面に平行な面内で長く伸びており、その長手方向と直交する方向に繰返して形成されており、前記長手方向が、各トレンチゲート電極の第１部分領域の基準点からの距離を一方方向に変化したときに生じるトレンチゲート電極群と第１部分領域の重複面積の変動比（例えば、最大面積と最小面積の差を最大面積で除した値）が、最小となる方向に選択されていることを特徴とする縦型半導体装置。
図面を参照して各実施例を詳細に説明する。第１実施例と第２実施例では、耐圧確保層のｐ型コラムとｎ型コラムに対して、トレンチゲート電極の長手方向の傾斜角度を変えて、そのトレンチゲート電極を移動したときの距離とトレンチゲート電極の底面と対向するｎ型コラムの上面の面積（重複面積）を検討している。なお、各実施例のトレンチゲート電極の形状は長手方向に沿って一定である。そのため、このトレンチゲート電極群はいずれの方向に移動したとしても、長手方向の方向成分の位置ずれは無視し得るので、各実施例の場合、長手方向に対して直交方向に位置ずれした場合を検討すれば、結局は全ての方向への移動を検討したことになる。
（第１実施例） 図１に、ｐ型コラム２６とｎ型コラム２４の繰返し構造を耐圧確保層２８に備えた半導体装置の要部斜視図を示す。この半導体装置は、耐圧確保層２８に接するボディ層３２を貫通して耐圧確保層２８に到達しているトレンチゲート電極４２群を有している。各トレンチゲート電極４２は半導体装置の主面に平行な面内で直線的に長く伸びており、その長手方向に直交する方向に繰返して形成されている平行ストライプ状である。ボディ層３２の一部は切り欠かれており、繰返し構造の面内パターンが露出している。
図１に示す半導体装置をより詳細に説明すると、一対の主電極（この例の場合はドレイン電極Ｄとソース電極Ｓ）と、ソース電極Ｓに接続されているｎ＋型のソース領域３４と、そのソース領域３４を囲繞するとともに、ソース電極Ｓにｐ＋型のボディコンタクト領域３６を介して接続されているｐ型のボディ層３２と、そのボディ層３２に接するとともに、ボディ層３２によってソース領域３４から隔てられている耐圧確保層２８と、ソース領域３４と耐圧確保層２８を隔てているボディ層３２にゲート絶縁膜４４を介して対向しているトレンチゲート電極４２を備えている。
耐圧確保層２８は、一対の主電極間方向（紙面上下）に伸びるｐ型のｐ型コラム２６と、その主電極間方向に伸びるｎ型のｎ型コラム２４が、その主電極間方向に直交する面内で少なくとも２方向に交互に繰返されている。あるいは、ｐ型コラム２６とｎ型コラム２４が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されているとも言える。
耐圧確保層２８の裏面側にはｎ＋型のドレイン領域が２２形成されており、そのドレイン領域２２はドレイン電極Ｄに接続している。
図１のII-II矢視断面図を図２に示す。図２は、一対の主電極間方向に直交する面内のｐ型コラム２６とｎ型コラム２４の面内パターンの一部である。断面が正六角形のｐ型コラム２６が、間にｎ型コラム２４が介在している状態で周期的に規則性を持って分散配置されている。隣合うｐ型コラム２６の重心間の距離はいずれも等しい。ｐ型コラム２６の相対向する２辺の距離（Ｌ３）は3μmであり、隣合うｐ型コラム２６間の距離（Ｌ４）は1μmである。ｐ型コラム２６は、例えば、図示のＤ１とＤ２とＤ３の60°づつ隔てたれた３方向に繰返されている。
図２中の破線は、トレンチゲート電極４２の配設位置に対応している。トレンチゲート電極４２のトレンチ幅（Ｌ５）は0.8μmであり、そのトレンチ幅は長手方向に一定である。トレンチゲート電極４２とｎ型コラム２４が重複している箇所が斜線で示されている。トレンチゲート電極４２の長手方向は、ｐ型コラム２６の正六角形の１辺と平行な位置関係に配設されている。第１実施例では、このトレンチゲート電極４２とｐ型コラム２６とｎ型コラム２４の位置関係を傾斜角０°の基準位置としている。トレンチゲート電極４２のトレンチ間隔Ｌ２は、ｐ型コラム２６の重心間の距離Ｌ１と等しく配設されている。トレンチゲート電極４２が上記のトレンチ間隔で配設されていると、トレンチゲート電極４２の位置ずれが生じた場合に、各トレンチゲート電極４２とｎ型コラム２４の重複面積はその位置ずれに対して同じ変動をする。
図２中の点鎖線で囲まれている図示５２は、ｐ型コラム２６とｎ型コラム２４の面内パターンの基本構成の一例である。基本構成５２が繰返されて図２の平面パターンが構成されていると考えることができる。したがって、トレンチゲート電極４２が位置ずれした場合、基本構成５２内のトレンチゲート電極４２とｎ型コラムの重複面積（図２の例の場合は領域５３となる）の変化は、平面パターンの全てのトレンチゲート電極４２群とｎ型コラム２４の重複面積の変化とみなすことができる。
図３は、トレンチゲート電極４２を図２の基準位置から紙面左方向へ30°傾斜させたときの、トレンチゲート電極４２とｐ型コラム２６とｎ型コラム２４の位置関係が示されている。このときのトレンチゲート電極４２のトレンチ間隔Ｌ６は、ｐ型コラム２６の重心間の距離Ｌ１とは異なっている。トレンチゲート電極４２が位置ずれしたときに、それぞれのトレンチゲート電極４２とｎ型コラム２４の重複面積が同一の周期で変動するには、トレンチゲート電極４２のトレンチ間隔Ｌ６は、重心間の距離Ｌ１をCos（π/6）で除した値となる。
このことを、図４を参照して説明する。実線４２が基準位置のトレンチゲート電極４２の配設位置だとすると、このトレンチゲート電極４２を傾斜させたときの配設位置が破線である。図４から明らかに、基準位置のときのトレンチ間隔Ｌ２と、傾斜させたときのトレンチ間隔Ｌ６の関係は、直角三角形の斜辺と底面の関係である。したがって傾斜角をθ[rad]とすれば、傾斜したときのトレンチ間隔Ｌ６は、重心間の距離Ｌ２をCosθで除した値となる。なお、トレンチゲート電極４２を配設する位置は、トレンチ間隔Ｌ６の整数倍で配設されていてもよい。それぞれのトレンチゲート電極４２とｎ型コラム２４の重複面積は、同様の周期をもって変化することになる。トレンチ間隔がこの関係で配設されている場合は、後述する結果と同様の結果を得ることができる。
図５は、トレンチゲート電極４２を基準位置からＤ１方向へ移動したときの、基本構成５２におけるトレンチゲート電極４２とｎ型コラム２４の重複面積をプロットした結果である。トレンチゲート電極４２の配設位置が基準位置（0°）の場合と、その基準位置からトレンチゲート電極４２を6°、16°、30°で紙面左方向へ傾斜させたときの結果が示されている。横軸はトレンチゲート電極４２が基準位置からＤ１方向へ移動した距離であり、縦軸が基本構成５２内のトレンチゲート電極４２とｎ型コラム２４の重複面積である。なお、図５中に図示されている傾斜角（0°、6°、16°、30°）が、その傾斜角のときの結果に対応している。なお、正六角形の形状を考慮すると、傾斜角は0〜30°の範囲であれば、トレンチゲート電極４２とｎ型コラム２４の相対的な位置関係を全て含むことになる。
図５から、そのトレンチゲート電極４２を移動した場合に、トレンチゲート電極４２を傾斜させる角度によっては、ｎ型コラム２４との重複面積の変化が大きく異なることが分かる。したがって、トレンチゲート電極４２とｎ型コラム２４の相対的な位置関係は、チャネル抵抗のばらつき等を抑制するには重要であると示唆される。
図６は、横軸をトレンチゲート電極４２の傾斜角度として、縦軸をトレンチゲート電極４２とｎ型コラム２４の重複面積の変動比とした結果である。
なお、トレンチゲート電極４２とｎ型コラム２４の重複面積の変動比とは、次式を用いて計算した値である。
面積の変動比＝（Ｓbest−Ｓworst）/Ｓbest×１００[％]
ここで、Ｓbestとはトレンチゲート電極４２をＤ１の方向へ移動したときに、トレンチゲート電極４２とｎ型コラム２４の重複面積が極大値となる面積であり、Ｓworstとはトレンチゲート電極４２をＤ１の方向へ移動したときに、トレンチゲート電極４２とｎ型コラム２４の重複面積が極小値となる面積のことである。つまり、この重複面積の変動比が小さいほど、トレンチゲート電極４２がＤ１の方向へ移動しても、トレンチゲート電極４２とｎ型コラム２４の重複面積の変化が小さいことになる。ひいてはチャネル抵抗の変化が小さくなると示唆される。
本実施例では、トレンチゲート電極４２の傾斜角が6°のときに重複面積の変動比が最も小さい。したがって、トレンチゲート電極４２の傾斜角度はこの6°近辺で配置することが好ましい。なお、傾斜角度の許容範囲は、本実施例の場合、チャネル抵抗の変動比の限界が25％以下とすると、図６よりトレンチゲート電極４２の傾斜角度は、重複面積の変動比が25％以下となるので、傾斜角が4〜16°になる。これによりトレンチゲート電極が位置ずれしてもチャネル抵抗のばらつきが実用的な許容範囲内となる半導体装置を歩留まり良く製造することができる。
なお、チャネル抵抗の変動比が25％以下のときに実用的な許容範囲内となるのは、次の理由からである。半導体装置の耐圧確保層が、一対の主電極間方向に伸びるｐ型コラムと、その主電極間方向に伸びるｎ型コラムが、その主電極間方向に直交する面内で少なくとも２方向に交互に繰返されている繰返し領域を有している場合、半導体装置のオン抵抗のうちチャネル抵抗は約1/5を占めるようになる。したがって、チャネル抵抗の変動比が25％以下であれば、半導体装置のオン抵抗の変動比は5％以下となる。半導体装置のオン抵抗の変動比が5％以下であれば、実用的な許容範囲内といえる。
図７は、横軸をトレンチゲート電極４２の傾斜角度とし、縦軸をトレンチゲート電極４２とｎ型コラム２４の重複面積の極小値（図５のＳworst）をプロットした結果である。
図７の結果から、トレンチゲート電極４２の傾斜角度が6°のとき、トレンチゲート電極４２とｎ型コラム２４の重複面積の極小値が最も大きい。したがって、傾斜角が6°近辺でトレンチゲート電極４２を配設すると、トレンチゲート電極４２が移動したとしても、少なくとも確保できる重複面積が他の傾斜角度のときよりも大きくなる。これによりチャネル抵抗の増加を抑制することができる。したがって、チャネル抵抗が所定の値以下にすることができる。
なお、第１実施例の場合は、重複面積の変動比が小さい傾斜角と、重複面積の極小値が大きい傾斜角がいずれも傾斜角6°近辺である。したがって、第１実施例の場合は、トレンチゲート電極４２の傾斜角を6°近辺にすると、チャネル抵抗の変動比が小さく、さらに所定のチャネル抵抗よりも小さいトレンチゲート電極４２の配設位置を具現化し易くなる。したがって、チャネル抵抗の変動比の低減化と、所定のチャネル抵抗よりも小さくすることの両方を実現することができる。
また、図５の結果から、傾斜角が30°で移動距離が0μmのときに重複面積が最大になる。したがって、第１実施例の場合は、傾斜角30°、移動距離0μmにトレンチゲート電極群を配設すると、チャネル抵抗を最小にすることができる。
（第２実施例） 図８に、ｐ型コラム２６とｎ型コラム２４の面内パターンを示す。第２実施例のｐ型コラム２６とｎ型コラム２４の面内パターンは、断面が正四角形のｐ型コラム２６が、間にｎ型コラム２４が介在している状態で周期的に規則性を持って分散配置されている。隣合うｐ型コラム２６の重心間の距離はいずれも等しい。ｐ型コラム２６の相対向する２辺の距離（Ｌ７）は、3μmであり、隣合うｐ型コラム２６の距離（Ｌ８）は1μmである。ｐ型コラム２６は、一対の主電極間に直交する面内でＤ１とＤ４の２方向に繰返されている。
図８中の破線は、トレンチゲート電極４２の配設位置に対応している。トレンチゲート電極の幅は0.8μmであり、トレンチゲート電極４２とｎ型コラム２４の重複している箇所は斜線で示されている。トレンチゲート電極４２の長手方向は、ｐ型コラム２６の正四角形の１辺と平行な位置関係に配置されている。第２実施例では、このトレンチゲート電極４２と面内パターンの位置関係を傾斜角0°の基準位置としている。トレンチゲート電極４２のトレンチ間隔Ｌ９は、ｐ型コラム２６の重心間の距離と等しく配設されている。トレンチゲート電極４２が上記のトレンチ間隔で配置されていると、トレンチゲート電極４２が位置ずれした場合でも、トレンチゲート電極４２とｎ型コラム２４の重複面積は、それぞれのトレンチゲート電極４２で同じ周期で変動することになる。
図９は、トレンチゲート電極４２を基準位置から紙面左方向へ４５°傾斜させたときの、トレンチゲート電極４２とｐ型コラム２６とｎ型コラム２４の位置関係が示されている。このときのトレンチゲート電極４２のトレンチ間隔Ｌ１０は、ｐ型コラム２６の重心間の距離をCos（π/４）で除した値となっている。
図１０は、トレンチゲート電極４２を基準位置からＤ１方向へ移動したときの、トレンチゲート電極４２とｎ型コラム２４の重複面積をプロットした結果である。トレンチゲート電極４２の配設位置が基準位置（0°）の場合と、その基準位置から11°、18°、26.5°、45°で紙面左方向へ傾斜させたときの結果が示されている。横軸はトレンチゲート電極４２が移動した距離であり、縦軸は基本構成５２内のトレンチゲート電極４２とｎ型コラム２４の重複面積である。なお、図１０中に図示されている傾斜角（0°、11°、18°、26.5°、45°）が、その傾斜角のときの結果に対応している。なお、正四角形の形状を考慮すると、傾斜角が0〜45°の範囲であれば、トレンチゲート電極４２とｐ型コラム２６とｎ型コラム２４の平面パターンの相対的な位置関係を全て含むことになる。
図１０の結果から、トレンチゲート電極４２が基準位置から傾斜していると、そのトレンチゲート電極４２がＤ１方向へ移動したときに、トレンチゲート電極４２とｎ型コラム２４の重複面積の変化が大きく異なることが分かる。
図１１は、横軸を傾斜角度として、縦軸をトレンチゲート電極４２とｎ型コラム２４の重複面積の変動比としたデータである。
第２実施例では、トレンチゲート電極４２の傾斜角が11°のときが最も面積の変動比が小さい。したがって、トレンチゲート電極４２の傾斜角はこの11°近辺で配置することが好ましい。この場合、トレンチゲート電極４２が位置ずれしても面積の変動比が小さいので、ひいてはチャネル抵抗の変化が小さくなる。なお、傾斜角度の許容範囲は本実施例の場合、チャネル抵抗の変動比の限界が25％以下とすると、図１１よりトレンチゲート電極４２の傾斜角は重複面積の変動比が25％の範囲内となるので、傾斜角が8〜29°の範囲内になる。これにより、トレンチゲート電極が位置ずれしてもチャネル抵抗のばらつきが実用的な許容範囲内とすることができる。
図１２は、横軸をトレンチゲート電極４２の傾斜角度とし、縦軸にトレンチゲート電極４２とｎ型コラム２４の重複面積の極小値（図１０のＳworst）をプロットしたデータである。
図１２の結果から、トレンチゲート電極４２の傾斜角が11°のとき、トレンチゲート電極４２とｎ型コラム２４の重複面積の極小値が最も大きい。したがって、このトレンチゲート電極４２の傾斜角が11°近辺でトレンチゲート電極４２を配設すると、トレンチゲート電極４２が位置ずれしたとしても、少なくとも確保できる重複面積が他の傾斜角度のときよりも大きくなる。これによりチャネル抵抗の増加を抑制できる。したがって、チャネル抵抗が所定の値以下にすることができる。
なお、第２実施例の場合は、重複面積の変動比が小さい傾斜角と、重複面積の極小値が大きい傾斜角はいずれも傾斜角11°近辺である。したがって、第２実施例の場合はトレンチゲート電極４２の傾斜角を11°近辺にすると、チャネル抵抗の変動比の低減化と、所定のチャネル抵抗よりも小さくすることの両方を実現することができる。
図１０の結果から、傾斜角が0°で移動距離が0μmのときに重複面積が最大となる。したがって、第２実施例の場合は、傾斜角0°、移動距離が0μmにするとチャネル抵抗を最小にすることができる。
（第３実施例） 第３実施例は、第１実施例の場合と第２実施例の場合における重複面積とチャネル抵抗の関係を調べた結果である。なお、この結果はトレンチゲート電極の傾斜角度が0°の場合である。図１３は、トレンチゲート電極４２とｎ型コラム２４の重複面積を横軸とし、そのときのチャネル抵抗を縦軸にプロットしている。
図１３の結果から、トレンチゲート電極４２とｎ型コラム２４の重複面積は、その半導体装置のチャネル抵抗とほぼ比例の関係にあることが分かる。したがって、トレンチゲート電極４２とｎ型コラム２４の重複面積の変動比は、その半導体装置のチャネル抵抗の変動比とほぼ同一であると示唆される。したがって、トレンチゲート電極４２とｎ型コラム２４の重複面積が大きい場合はチャネル抵抗が低減され、その重複面積の変動比が小さければチャネル抵抗の変動比も小さくなると示唆される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
通常の半導体装置の製造プロセスでは、トレンチゲートのホトマスクの位置合わせずれを抑制するために、オリエンテーションフラットに加えて半導体基板上のアライメントマークによっても位置合わせを行っているが、本発明によれば、位置ずれに対してオン抵抗のばらつきが小さい半導体装置を実現できるので、このアライメントマークによる位置合わせを省略することができる。これにより、アライメントマークによる微小な位置合わせの工程を省略でき、半導体装置の製造コストを低減することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の要部斜視図を示す。 第１実施例の半導体装置のトレンチゲート電極と耐圧確保層の位置関係を示す（基準位置）。 第１実施例の半導体装置のトレンチゲート電極と耐圧確保層の位置関係を示す（傾斜角３０°）。 トレンチゲート電極の傾斜角とトレンチ間隔の関係を模式的に示す。 第１実施例のトレンチゲート電極の移動距離と、重複面積の関係を示す。 第１実施例のトレンチゲート電極の傾斜角と、その傾斜角での変動比を示す。 第１実施例のトレンチゲート電極の傾斜角と、その傾斜角での重複面積の最小値を示す。 第２実施例の半導体装置のトレンチゲート電極と耐圧確保層の位置関係を示す（基準位置）。 第２実施例の半導体装置のトレンチゲート電極と耐圧確保層の位置関係を示す（傾斜角４５°）。 第２実施例のトレンチゲート電極の移動距離と、重複面積の関係を示す。 第２実施例のトレンチゲート電極の傾斜角と、その傾斜角での変動比を示す。 第２実施例のトレンチゲート電極の傾斜角と、その傾斜角での重複面積の最小値を示す。 トレンチゲート電極とｎ型コラムの重複面積とオン抵抗の関係を示す。 （Ａ）スーパージャンクション構造の面内パターンの一例を示す。（Ｂ）（Ｃ）（Ｄ）トレンチゲート電極の配設の一例を示す。
符号の説明
２２：ドレイン層
２４：ｎ型コラム（第１部分領域）
２６：ｐ型コラム（第２部分領域）
２８：耐圧確保層
３２：ボディ層
３４：ソース領域
３６：ボディコンタクト領域
４２：トレンチゲート電極
４４：ゲート絶縁膜

Claims (7)

  1. 第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されており、
    前記トレンチゲート電極群の形成位置が一方向に変位したときに、当該トレンチゲート電極群と第１部分領域との重複面積の変動が生じる場合において、当該変動が最小となるように前記各トレンチゲート電極が配置されていることを特徴とする縦型半導体装置。
  2. 第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されており、
    前記トレンチゲート電極群の形成位置が一方向に変位したときに、当該トレンチゲート電極群と第１部分領域との重複面積の変動が生じる場合において、重複面積の最大面積と最小面積の差を最大面積で除した値の変動比が25％以下となるように前記各トレンチゲート電極が配置されていることを特徴とする縦型半導体装置。
  3. 第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されており、
    前記トレンチゲート電極群の形成位置が一方向に変位したときに、当該トレンチゲート電極群と第１部分領域との重複面積の変動が生じる場合において、1周期分相対変位させる間に観測されるトレンチゲート電極群と第１部分領域の重複面積の極小値が、各トレンチゲート電極の配置のなかで最大となるように前記各トレンチゲート電極が配置されていることを特徴とする縦型半導体装置。
  4. 断面が正六角形の第２導電型の第２部分領域が、間に第１導電型領域が介在している状態で、半導体装置の主面に平行な面内で、60°づつ隔てられた３方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で直線的に長く伸びており、その長手方向に直交する方向に繰返して形成されており、
    前記トレンチゲート電極の長手方向が、第２部分領域を構成する正六角形の１辺に対して4〜16°の角度範囲内にあることを特徴とする縦型半導体装置。
  5. 断面が正方形の第２導電型の第２部分領域が、間に第１導電型領域が介在している状態で、半導体装置の主面に平行な面内で、直交する２方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で直線的に長く伸びており、その長手方向に直交する方向に繰返して形成されており、
    前記トレンチゲート電極の長手方向が、第２部分領域を構成する正方形の１辺に対して8〜29°の角度範囲内にあることを特徴とする縦型半導体装置。
  6. 第１導電型の第１部分領域と第２導電型の第２部分領域が半導体装置の主面に平行な面内で少なくとも２方向に繰返して形成されている繰返し層と、
    その繰返し層に接するボディ層を貫通して繰返し層に到達しているトレンチゲート電極群を有し、
    各トレンチゲート電極は主面に平行な面内で長く伸びており、その長手方向に直交する方向に繰返して形成されている縦型半導体装置の前記トレンチゲート電極群の配置を決定するためのプログラムであり、コンピュータに、
    繰返し層の第１部分領域の面内パターンを記述するデータを記憶する処理と、
    トレンチゲート電極群を仮定する処理と、
    前記面内パターンに対するトレンチゲート電極群の移動方向を計算する処理と、
    前記面内パターンとトレンチゲート電極群の距離を計算する処理と、
    トレンチゲート電極群と第１部分領域の重複面積を計算する処理と、
    前記処理で計算される重複面積が距離によって変化する変動が、最小となるトレンチゲート電極群の配置を検索する処理を実行させるプログラム。
  7. 切り欠き面を有する半導体基板に、繰返し層の面内パターンを形成する縦型半導体装置の製造方法であって、
    請求項６のプログラムを実行して検索されたトレンチゲート電極群の配置に基づいて、その移動方向と半導体基板の切り欠き面が平行方向の位置関係となるように繰返し層を半導体基板に形成する縦型半導体装置の製造方法。
JP2003424833A 2003-12-22 2003-12-22 半導体装置とその設計支援用プログラム Expired - Fee Related JP4536366B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003424833A JP4536366B2 (ja) 2003-12-22 2003-12-22 半導体装置とその設計支援用プログラム
US11/012,116 US7342265B2 (en) 2003-12-22 2004-12-16 Vertical-type semiconductor device having repetitive-pattern layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003424833A JP4536366B2 (ja) 2003-12-22 2003-12-22 半導体装置とその設計支援用プログラム

Publications (2)

Publication Number Publication Date
JP2005183789A JP2005183789A (ja) 2005-07-07
JP4536366B2 true JP4536366B2 (ja) 2010-09-01

Family

ID=34675404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424833A Expired - Fee Related JP4536366B2 (ja) 2003-12-22 2003-12-22 半導体装置とその設計支援用プログラム

Country Status (2)

Country Link
US (1) US7342265B2 (ja)
JP (1) JP4536366B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4536366B2 (ja) 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
US7334706B2 (en) * 2004-12-22 2008-02-26 Lancer Partnership Ltd. Method and apparatus for cleansing a mixing device during a dispense
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP4996848B2 (ja) * 2005-11-30 2012-08-08 株式会社東芝 半導体装置
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
JP2007281034A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 電力用半導体素子
JP5297706B2 (ja) 2008-07-07 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4670915B2 (ja) * 2008-08-08 2011-04-13 ソニー株式会社 半導体装置
CN102299153B (zh) * 2010-06-24 2013-01-09 大中积体电路股份有限公司 具有低栅极输入电阻的功率半导体组件及其制作方法
US8635573B2 (en) * 2011-08-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a defined minimum gate spacing between adjacent gate structures
WO2013179820A1 (ja) * 2012-05-31 2013-12-05 独立行政法人産業技術総合研究所 半導体装置
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR102159418B1 (ko) * 2016-07-06 2020-09-23 주식회사 디비하이텍 슈퍼 정션 mosfet 및 그 제조 방법
CN106252235A (zh) * 2016-08-30 2016-12-21 西安龙腾新能源科技发展有限公司 低成本超结功率场效应管的制备方法
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
CN111989778B (zh) * 2018-04-20 2024-02-13 艾鲍尔半导体 小间距超结mosfet结构和方法
US10845670B2 (en) * 2018-08-17 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Folded waveguide phase shifters
CN108899319B (zh) * 2018-08-30 2024-01-26 赵少峰 一种增加vdmos沟道密度的布图结构和布图方法
CN113609575B (zh) * 2021-07-09 2023-10-24 武汉格罗夫氢能汽车有限公司 一种氢燃料电池通用化的设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) * 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP3940518B2 (ja) 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP2001127289A (ja) 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3636345B2 (ja) * 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP4122775B2 (ja) 2002-01-11 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ、及び縦型接合型電界効果トランジスタの製造方法
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
US20040235272A1 (en) * 2003-05-23 2004-11-25 Howard Gregory E. Scribe street width reduction by deep trench and shallow saw cut
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US6891191B2 (en) * 2003-09-02 2005-05-10 Organic Vision Inc. Organic semiconductor devices and methods of fabrication
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP4536366B2 (ja) 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) * 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子

Also Published As

Publication number Publication date
US7342265B2 (en) 2008-03-11
US20050133859A1 (en) 2005-06-23
JP2005183789A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4536366B2 (ja) 半導体装置とその設計支援用プログラム
JP5637571B2 (ja) 格子状レイアウトを有するトランジスタのゲート金属ルーティング
JP5130574B2 (ja) トランジスタ
JP5772987B2 (ja) 半導体装置とその製造方法
JP5015488B2 (ja) 半導体装置
JP5852555B2 (ja) 半導体装置
JP5429365B2 (ja) 半導体装置
CN102804385A (zh) 半导体器件
JP7165778B2 (ja) 半導体装置
JP7207463B2 (ja) 半導体装置
JP2024060027A5 (ja)
JP6954449B2 (ja) 半導体装置
JP5680299B2 (ja) 半導体装置
JPWO2022239285A5 (ja)
JP2017098359A (ja) 逆導通ｉｇｂｔ
JP5769818B2 (ja) 半導体装置
US20230282705A1 (en) Semiconductor device
JP2016096307A (ja) 半導体装置
JP5879732B2 (ja) トレンチ絶縁ゲート型半導体装置
US11456378B2 (en) Semiconductor device having super junction structure with varying width
CN115513275A (zh) 超结mosfet器件
KR100628424B1 (ko) 반도체 장치
JP5156238B2 (ja) 半導体装置
JP7297976B2 (ja) 半導体装置
US20230045841A1 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4536366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140625

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees