DE102005028224A1 - Transistor - Google Patents

Transistor Download PDF

Info

Publication number
DE102005028224A1
DE102005028224A1 DE102005028224A DE102005028224A DE102005028224A1 DE 102005028224 A1 DE102005028224 A1 DE 102005028224A1 DE 102005028224 A DE102005028224 A DE 102005028224A DE 102005028224 A DE102005028224 A DE 102005028224A DE 102005028224 A1 DE102005028224 A1 DE 102005028224A1
Authority
DE
Germany
Prior art keywords
electrode structure
potential
edge
transistor
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005028224A
Other languages
English (en)
Other versions
DE102005028224B4 (de
Inventor
Walter Dr. Rieger
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005028224.5A priority Critical patent/DE102005028224B4/de
Publication of DE102005028224A1 publication Critical patent/DE102005028224A1/de
Application granted granted Critical
Publication of DE102005028224B4 publication Critical patent/DE102005028224B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Transistor (1) weist einen Halbleiterkörper (2) auf, in dem ein Zellenfeldbereich (3) und ein Randbereich (4) ausgebildet sind, wobei der Randbereich (4) den Zellenfeldbereich (3) wenigstens teilweise umgibt beziehungsweise an diesen angrenzt. Im oberen Teil des Zellenfeldbereichs (3) sind ein Sourcebereich (5) und im unteren Teil des Zellenfeldbereichs ein Drainbereich (6) ausgebildet. Innerhalb des Randbereichs (4) ist eine erste Randelektrodenstruktur (13) und/oder Randleitungsstruktur vorgesehen, die oberhalb des Halbleiterkörpers (2) angeordnet und gegenüber diesem elektrisch isoliert ist. Unterhalb der ersten Randelektrodenstruktur (13) und/oder elektrischen Randleitungsstruktur und innerhalb des Halbleiterkörpers (2) ist eine Randtrenchstruktur (15) vorgesehen, in die eine gegenüber dem Halbleiterkörper (2) isolierte zweite Randelektrodenstruktur (16) eingebettet ist, wobei die zweite Randelektrodenstruktur (16) auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial oder auf Sourcepotenzial gesetzt ist.

Description

  • Die Erfindung betrifft einen Transistor, der einen Halbleiterkörper aufweist, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt bzw. an diesen angrenzt, und wobei im oberen Teil des Zellenfeldbereichs ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet sind.
  • Transistoren der oben genannten Art weisen innerhalb des Randbereichs gewöhnlicherweise Randelektrodenstrukturen oder Randleitungsstrukturen auf, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert sind. Die Randelektrodenstrukturen bzw. Randleitungsstrukturen dienen hierbei zur Kontaktierung bestimmter Teile innerhalb des Zellenfeldbereichs bzw. zur Ansteuerung des Zellenfeldbereichs. Ein Nachteil derartiger Transistoren ist, dass innerhalb des Randbereichs kapazitive Kopplungen zwischen dem im Drainbereich vorherrschenden Drainpotenzial und der Randelektrodenstruktur/Randleitungsstruktur auftreten können. Eine derartige Kopplung stört das innerhalb der Randelektrodenstruktur vorherrschende Potenzial bzw. innerhalb der Randleitungsstruktur geführte Signale. Dies kann bei Leistungstransistoren zu verzögertem Schaltverhalten und damit zu erhöhter Verlustleistung führen.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, einen Transistor anzugeben, mit dem dieser Nachteil umgangen werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung Transistoren gemäß den Patentansprüchen 1, 10 und 12 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der erfindungsgemäße Transistor weist einen Halbleiterkörper auf, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt. Im oberen Teil des Zellenfeldbereichs sind ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet. Innerhalb des Randbereichs ist eine erste Randelektrodenstruktur und/oder eine Randleitungsstruktur vorgesehen, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert sind. Unterhalb der ersten Randelektrodenstruktur und/oder Randleitungsstruktur ist innerhalb des Halbleiterkörpers eine Randtrenchstruktur vorgesehen, in die eine gegenüber dem Halbleiterkörper isolierte zweite Randelektrodenstruktur eingebettet ist. Die zweite Randelektrodenstruktur ist hierbei auf ein zwischen Drain- und Sourcepotenzial liegendes Potenzial gesetzt. Des Weiteren kann die Randelektrodenstruktur auf Sourcepotenzial liegen.
  • Die erfindungsgemäß vorgesehene zweite Randelektrodenstruktur bewirkt eine Reduzierung der kapazitiven Kopplung zwischen dem Drainpotenzial und der ersten Randelektrodenstruktur/der Randleitungsstruktur, da durch die zweite Randelektrodenstruktur ein "Herausdrängen" des elektrischen Felds aus dem von der zweiten Randtrenchstruktur durchsetzten Teil des Halbleiterkörperbereichs bewirkt werden kann.
  • Der Transistor kann beispielsweise als Trenchtransistor ausgestaltet sein. In diesem Fall ist innerhalb des Zellenfeldbereichs eine Zellenfeldtrenchstruktur ausgebildet, in die eine Zellenfeldelektrodenstruktur eingebettet ist, die gegenüber dem Halbleiterkörper elektrisch isoliert ist und eine Gateelektrodenstruktur (im Chip) aufweist. Die Zellenfeldelektrodenstruktur kann hierbei eine Feldelektrodenstruktur aufweisen, die zumindest teilweise unterhalb der Gateelektrodenstruktur vorgesehen ist. Ein derartiger Trenchtransistor ist unter der Bezeichnung "Feldplatten-Transistor" bekannt.
  • Die Randtrenchstruktur weist in einer bevorzugten Ausführungsform mehrere parallel zueinander verlaufende Randtrenches auf. Die Abmessungen der Randtrenches entsprechen hierbei vorzugsweise den Abmessungen der Zellenfeldtrenches oder fallen kleiner als die Abmessungen der Zellenfeldtrenches aus. Vorteil hierbei ist, dass die Randtrenches zusammen mit den Zellenfeldtrenches in einem gemeinsamen Prozessschritt herstellbar sind; zur Herstellung der Randtrenches ist kein eigener Prozessschritt notwendig.
  • Vorzugsweise entsprechen die Abmessungen der Mesagebiete (die zwischen den Trenches befindlichen Gebiete des Halbleiterkörpers) zwischen den Randtrenches in etwa den Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches oder fallen kleiner als die Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches aus. Die Erfindung ist jedoch nicht hierauf beschränkt, d. h. die Abmessungen der Mesagebiete zwischen den Randtrenches können auch größer ausfallen als die Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches.
  • In einer besonders bevorzugten Ausführungsform sind die Abmessungen der Mesagebiete zwischen den Randtrenches so bemessen, dass innerhalb der Mesagebiete vorhandene Ladungen im Sperrzustand vollständig aus den Mesagebieten ausgeräumt werden. Auf diese Art und Weise lässt sich eine besonders gute Absenkung der kapazitiven Kopplung zwischen Drainpotenzial und der ersten Randelektrodenstruktur/Randleitungsstruktur erzielen. Die Erfindung ist jedoch nicht hierauf beschränkt, d. h. die Abmessungen der Mesagebiete zwischen den Randtrenches können auch so ausfallen, dass innerhalb der Mesagebiete vorhandene Ladungen im Sperrzustand nicht vollständig aus den Mesagebieten ausgeräumt werden. Die erste Randelektrodenstruktur kann beispielsweise eine auf Gatepotenzial liegende Ringelektrode sein, die mit der Gateelektrodenstruktur elektrisch verbunden ist und zur Kontaktierung der Gateelektrodenstruktur bzw. zur Gleichverteilung des Gatepotenzials über die Gateelektrodenstruktur dient. In diesem Fall ist die erste Randelektrodenstruktur mit der Gateelektrodenstruktur elektrisch verbunden.
  • Die Erfindung stellt des Weiteren einen Transistor bereit, der einen Halbleiterkörper des einen Leitungstyps aufweist, wobei in dem Halbleiterkörper ein Zellenfeldbereich und ein Randbereich ausgebildet sind, und der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt. Im oberen Teil des Zellenfeldbereichs ist ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet. Innerhalb des Randbereichs sind eine Randelektrodenstruktur und/oder Randleitungsstruktur vorgesehen, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert ist. Unterhalb der ersten Randelektrodenstruktur und/oder elektrischen Randleitungsstruktur ist innerhalb des Halbleiterkörpers eine Kompensationsstruktur des anderen Leitungstyps vorgesehen, die auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial gesetzt ist. Vorzugsweise liegt das Potenzial der Kompensationsstruktur auf Sourcepotenzial.
  • Die Kompensationsstruktur hat einen ähnlichen Effekt wie die vorangehende zweite Randelektrodenstruktur: Im Sperrfall des Transistors werden im Bereich des Halbleiterkörpers, der unter der ersten Randelektrodenstruktur/Randleitungsstruktur vorgesehen ist, vorhandene Ladungsträger ausgeräumt; auf diese Art und Weise kann eine Absenkung der kapazitiven Kopplung zwischen Drainpotenzial und Randelektrodenstruktur/Randleitungsstruktur bewirkt werden.
  • Die Erfindung stellt in ihrer allgemeinsten Form ein Halbleiterbauteil mit einem auf variierendem Potenzial liegenden Halbleiterkörper des einen Leitungstyps bereit. Oberhalb des Halbleiterkörpers ist eine erste Elektrodenstruktur und/oder Leitungsstruktur vorgesehen, die gegenüber dem Halbleiterkörper elektrisch isoliert ist. Unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur (d. h. innerhalb des Halbleiterkörpers) ist eine Kompensationsstruktur des anderen Leitungstyps vorgesehen, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist. Alternativ bzw. zusätzlich ist eine unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur (d. h. innerhalb des Halbleiterkörpers) eine Randtrenchstruktur vorgesehen, in die eine gegenüber dem Halbleiterkörper isolierte zweite Elektrodenstruktur eingebettet ist. Das Potenzial der zweiten Elektrodenstruktur unterscheidet sich von dem variierenden Potenzial des Halbleiterkörpers.
  • Das Potenzial der zweiten Elektrodenstruktur bzw. der Kompensationsstruktur ist vorzugsweise ein festes Potenzial, z. B. Massepotenzial.
  • Die Erfindung lässt sich auf beliebige Halbleiterbauteile anwenden, z. B. auf einen Speicherchip, Logikchip oder ein Leistungs-Halbleiterbauteil, wobei die Elektrodenstruktur und/oder Leitungsstruktur jeweils Teil entsprechender Speicherbereiche/Logikbereiche/Ansteuerbereiche ist.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figur in beispielsweiser Ausführungsform erläutert. Es zeigt:
  • 1 ein Ausschnitts einer bevorzugten Ausführungsform des erfindungsgemäßen Transistors in Querschnittsdarstellung.
  • 1 zeigt einen Trenchtransistor 1, der einen Halbleiterkörper 2 aufweist, in dem ein Zellenfeldbereich 3 sowie ein Randbereich 4 ausgebildet sind. Der Randbereich 4 umgibt den Zellenfeldbereich 3. Im oberen Teil des Zellenfeldbereichs 3 ist ein Sourcebereich 5, und im unteren Bereich des Zellenfeldbereichs 3 ein Drainbereich 6 ausgebildet. Innerhalb des Zellenfeldbereichs 3 ist eine Zellenfeldtrenchstruktur 7 vorgesehen, in die eine Zellenfeldelektrodenstruktur eingebettet ist, die gegenüber dem Halbleiterkörper 2 mittels einer ersten und zweiten Isolationsschicht 91 und 92 elektrisch isoliert ist. Die Zellenfeldelektrodenstruktur 8 weist eine Gateelektrodenstruktur 10 sowie eine Feldelektrodenstruktur 11 auf, die voneinander durch eine Isolationsschicht 12 elektrisch isoliert werden. Innerhalb des Randbereichs 3 ist eine Randelektrodenstruktur 13 (Gate-Randring) vorgesehen, die oberhalb des Halbleiterkörpers 2 angeordnet ist und gegenüber diesem mittels einer Isolationsschicht 14 elektrisch isoliert ist. Unterhalb der Randelektrodenstruktur 13 ist eine Randtrenchstruktur 15 vorgesehen, die in dieser Ausführungsform aus mehreren parallel zueinander verlaufenden Randtrenches besteht. In die Randtrenchstruktur 15 ist eine mittels der Isolationsschichten 91 und 92 gegenüber dem Halbleiterkörper 2 elektrisch isolierte Randelektrodenstruktur 16 eingebettet, deren Potenzial auf Sourcepotenzial liegt.
  • Die Mesagebiete 17 zwischen den Randtrenches sind so ausgestaltet, dass im Sperrfall des Trenchtransistors 1 eine vollständige Ausräumung von innerhalb der Mesagebiete 17 vorhandenen Ladungsträgern bewirkt werden kann. Hierdurch kann eine optimale Reduzierung der Kopplung zwischen der Randelektrodenstruktur 13 und des innerhalb des Drainbereichs 6 vorherrschenden Drainpotenzials bewirkt werden.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden:
    Bei aktuellen Power-MOSFETs (Metall-Oxid-Semiconductor-Feldeffekttransistor) wird neben einem möglichst geringen Durchlasswiderstand auch die Reduzierung der Gate-Drain-Rückwirkungskapazität immer wichtiger. Diese Kapazität ist wesentlich für dynamische Schaltverluste verantwortlich. Im aktiven Zellenfeld von Trenchtransistoren kann dies z. B. durch die Einführung einer Sourceelektrode unter der Gateelektrode realisiert werden. Durch die rasch fortschreitende Reduzierung des spezifischen Widerstandes von Technologiegeneration zu Technologiegeneration und des damit verbundenen Shrinks des Silizium-Chips gewinnt der Beitrag der Randkonstruktion an der gesamten Produkt-Rückwirkungskapazität immer mehr an Bedeutung. Aus diesem Grund muss bei Vorhandensein eines Gate-Randringes darauf geachtet werden, dass die kapazitive Ankopplung des Drainpotenzials an den Gate-Randring minimal wird. Im Folgenden wird gezeigt, wie dies ohne zusätzliche Lithografie-Maske auf einfache Art und Weise realisiert werden kann.
  • Die Reduzierung der kapazitiven Ankopplung wird im Stand der technik dadurch erzielt, dass die im Zellenfeld vorhandene Source-Poly-Elektrode mit Hilfe einer Lackmaske beim Rückätzen abgedeckt wird und als leitfähige, auf Sourcepotenzial liegende Zwischenschicht das im Substrat anliegende Drainpotenzial gegenüber des oben liegenden Gate-Ringes abschirmt. Nachteilig im Prozess wirkt sich hierbei die erhöhte Topologie und die lokal reduzierte "open area" bei der Trenchätzung aus. Außerdem kann nicht auf Source-Poly-Lithografie verzichtet werden, selbst wenn dies aus Gründen einer intelligenten Ankontaktierung Metall-Source-Poly ("3-Masken-Prozess")denkbar wäre.
  • Erfindungsgemäß wird durch eng nebeneinander liegende Trenches, gefüllt mit dickem Feldoxid und leitfähigem Polysilizium (kontaktiert auf Sourcepotenzial), bei anliegender Drainspannung am Substrat im Silizium zwischen den Trenches das elektrische Feld herausgedrängt. Damit kann die kapazitive Kopplung zwischen Drain und Gatering (auf Zwischenoxid über den Trenches) erheblich reduziert werden. Diese Strukturen können ohne zusätzliche Masken (beim 3-Masken-Prozess nur durch Trench) hergestellt werden. Es ergeben sich keine Topologiestufen, die nachfolgende kritische lithografische Ebenen (z. B. Kontaktloch) negativ beeinflussen. Die lokale "open area" beim Trenchätzen ist für Chip-Rand und aktives Zellenfeld vorzugsweise ngleich, was für eine stabile Plasma-Trench-Ätzung wünschenswert ist.
  • Ein wesentlicher Aspekt der Erfindung ist demnach das Verwenden von dicht nebeneinander liegenden Trenches, die mit Sourceelektroden gefüllt sind, die durch eine laterale Feldplattenwirkung verhindern, dass das Drainpotenzial der Rückseite an die Oberfläche des Halbleiterkörpers gelangt. Dieser Effekt kann zur Abschirmung elektrischer Leitungen ausgenutzt werden.
  • Die Erfindung kann beispielsweise im Zusammenhang mit Power-MOSFETS angewandt werden (siehe 1): Erzielt wird eine Verringerung der kapazitiven Kopplung Drainpotenzial-zu-Gatering. Die Erfindung kann beispielsweise im Zusammenhang mit SMART Power/Logik (vorzugsweise bei Technologien, die einen Trench verwenden) angewandt werden: Erzielt wird eine Abschirmung des Übersprechverhaltens Substrat-Logikleitung an der Halbleiterkörper-Oberfläche. Bei CoolMOSTM-Technologien ist auch eine p-/n-Säulenstruktur in der Epi-Schicht möglich, die durch das Kompensationsprinzip das Drainpotenzial vom Metall-Gatering auf Zwischenoxid abschirmt.
  • Referenzen:
    • 1
    Transistor
    2
    Halbleiterköper
    3
    Zellenfeldbereich
    4
    Randbereich
    5
    Sourcebereich
    6
    Drainbereich
    7
    Zellenfeldtrenchstruktur
    8
    Zellenfeldelektrodenstruktur
    9
    Isolationsschicht
    10
    Gateelektrodenstruktur
    11
    Feldelektrodenstruktur
    12
    Isolationsschicht
    13
    Randelektrodenstruktur
    14
    Isolationsschicht
    15
    Randtrenchstruktur
    16
    Randelektrodenstruktur
    17
    Mesagebiet

Claims (14)

  1. Transistor (1), mit einem Halbleiterkörper (2), in dem ein Zellenfeldbereich (3) und ein Randbereich (4) ausgebildet sind, wobei der Randbereich (4) den Zellenfeldbereich (3) wenigstens teilweise umgibt beziehungsweise an diesen angrenzt, und wobei – im oberen Teil des Zellenfeldbereichs (3) ein Sourcebereich (5), und im unteren Teil des Zellenfeldbereichs (3) ein Drainbereich (6) ausgebildet sind, und – innerhalb des Randbereichs (4) eine erste Randelektrodenstruktur (13) und/oder elektrische Randleitungsstruktur vorgesehen ist, die oberhalb des Halbleiterkörpers (2) angeordnet und gegenüber diesem elektrisch isoliert ist, dadurch gekennzeichnet, dass unterhalb der ersten Randelektrodenstruktur (13) und/oder elektrischen Randleitungsstruktur innerhalb des Halbleiterkörpers (2) eine Randtrenchstruktur (15) vorgesehen ist, in die eine gegenüber dem Halbleiterkörper (2) isolierte zweite Randelektrodenstruktur (16) eingebettet ist, wobei die zweite Randelektrodenstruktur (16) auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial oder auf Sourcepotenzial gesetzt ist.
  2. Transistor (1) nach Anspruch 1, dadurch gekennzeichnet, dass der Transistor ein Trenchtransistor ist, wobei innerhalb des Zellenfeldbereichs (3) eine Zellenfeldtrenchstruktur (7) ausgebildet ist, in die eine Zellenfeldelektrodenstruktur (8) eingebettet ist, die gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (10) aufweist.
  3. Transistor (1) nach Anspruch 2, dadurch gekennzeichnet, dass die Zellenfeldelektrodenstruktur (8) eine Feldelektrodenstruktur (11) aufweist, die unterhalb der Gateelektrodenstruktur (10) vorgesehen ist.
  4. Transistor (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Randtrenchstruktur (15) mehrere im Wesentlichen parallel zueinander verlaufende Randtrenches aufweist.
  5. Transistor (1) nach Anspruch 4, dadurch gekennzeichnet, dass die Abmessungen der Randtrenches (15) in etwa den Abmessungen der Zellenfeldtrenches (7) entsprechen oder kleiner als die Abmessungen von Zellenfeldtrenches (7) sind.
  6. Transistor (1) nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Abmessungen der Mesagebiete (17) zwischen den Randtrenches (15) in etwa den Abmessungen der Mesagebiete zwischen den Zellenfeldtrenches (7) entsprechen oder kleiner als die Abmessungen der Mesagebiete (17) zwischen den Zellenfeldtrenches (7) sind.
  7. Transistor (1) nach Anspruch 6, dadurch gekennzeichnet, dass die Abmessungen der Mesagebiete (17) zwischen den Randtrenches (15) so bemessen ist, dass innerhalb der Mesagebiete (17) vorhandene Ladungen im Sperrzustand vollständig aus den Mesagebieten (17) ausgeräumt werden.
  8. Transistor (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Randelektrodenstruktur (15) eine auf Gatepotenzial liegende Ringelektrode (13) ist, die mit der Gateelektrodenstruktur (10) elektrisch verbunden ist.
  9. Transistor (1) nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass die Randelektrodenstruktur (13) mit der Gateelektrodenstruktur (10) elektrisch verbunden ist.
  10. Transistor, mit einem Halbleiterkörper des einen Leitungstyps, in dem ein Zellenfeldbereich und ein Randbereich ausgebildet sind, wobei der Randbereich den Zellenfeldbereich wenigstens teilweise umgibt beziehungsweise an diesen angrenzt, – wobei im oberen Teil des Zellenfeldbereichs ein Sourcebereich, und im unteren Teil des Zellenfeldbereichs ein Drainbereich ausgebildet sind, und – wobei innerhalb des Randbereichs eine erste Randelektrodenstruktur und/oder Randleitungsstruktur vorgesehen ist, die oberhalb des Halbleiterkörpers angeordnet und gegenüber diesem elektrisch isoliert ist, dadurch gekennzeichnet, dass unterhalb der ersten Randelektrodenstruktur und/oder Randleitungsstruktur innerhalb des Halbleiterkörpers eine Kompensationsstruktur des anderen Leitungstyps vorgesehen ist, die auf ein zwischen Drainpotenzial und Sourcepotenzial liegendes Potenzial gesetzt ist.
  11. Transistor nach Anspruch 10, dadurch gekennzeichnet, dass die Kompensationsstruktur auf Sourcepotenzial gesetzt ist.
  12. Halbleiterbauteil, mit einem auf variierendem Potenzial liegenden Halbleiterkörper des einen Leitungstyps, oberhalb dessen eine erste Elektrodenstruktur und/oder Leitungsstruktur vorgesehen ist, die gegenüber dem Halbleiterkörper elektrisch isoliert ist, dadurch gekennzeichnet, – dass unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur, innerhalb des Halbleiterkörpers, eine Kompensationsstruktur des anderen Leitungstyps vorgesehen ist, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist, und/oder – dass unterhalb der ersten Elektrodenstruktur und/oder Leitungsstruktur, innerhalb des Halbleiterkörpers, eine Randtrenchstruktur (15) vorgesehen ist, in die eine gegenüber dem Halbleiterkörper (2) isolierte zweite Elektrodenstruktur (16) eingebettet ist, die auf ein sich vom variierenden Potenzial des Halbleiterkörpers unterscheidendes Potenzial gesetzt ist.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass das Potenzial der zweiten Elektrodenstruktur bzw. der Kompensationsstruktur ein festes Potenzial, insbesondere Massepotenzial, ist.
  14. Halbleiterbauteil nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass Halbleiterbauteil ein Speicherchip, Logikchip oder ein Leistungs-Halbleiterbauteil ist, und die Elektrodenstruktur und/oder Leitungsstruktur Teil entsprechender Speicherbereiche/Logikbereiche/Ansteuerbereiche ist.
DE102005028224.5A 2005-06-17 2005-06-17 Halbleiterbauteil mit einem Transistor Expired - Fee Related DE102005028224B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005028224.5A DE102005028224B4 (de) 2005-06-17 2005-06-17 Halbleiterbauteil mit einem Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005028224.5A DE102005028224B4 (de) 2005-06-17 2005-06-17 Halbleiterbauteil mit einem Transistor

Publications (2)

Publication Number Publication Date
DE102005028224A1 true DE102005028224A1 (de) 2006-12-28
DE102005028224B4 DE102005028224B4 (de) 2015-08-20

Family

ID=37513415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005028224.5A Expired - Fee Related DE102005028224B4 (de) 2005-06-17 2005-06-17 Halbleiterbauteil mit einem Transistor

Country Status (1)

Country Link
DE (1) DE102005028224B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
DE102014114230A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren dafür

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19901386A1 (de) * 1998-01-27 1999-09-23 Fairchild Semiconductor Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung
WO2003023861A2 (en) * 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Edge termination in mos transistors
US20050098846A1 (en) * 2003-03-10 2005-05-12 Tatsuji Nagaoka MIS-type semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19901386A1 (de) * 1998-01-27 1999-09-23 Fairchild Semiconductor Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie
DE10041344A1 (de) * 1999-08-23 2001-03-01 Fuji Electric Co Ltd SJ-Halbleitervorrichtung
WO2003023861A2 (en) * 2001-09-13 2003-03-20 Koninklijke Philips Electronics N.V. Edge termination in mos transistors
US20050098846A1 (en) * 2003-03-10 2005-05-12 Tatsuji Nagaoka MIS-type semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
US9620636B2 (en) 2014-08-28 2017-04-11 Infineon Technologies Austria Ag Semiconductor device with field electrode structures in a cell area and termination structures in an edge area
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102014114230A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014114230B4 (de) 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
DE102005028224B4 (de) 2015-08-20

Similar Documents

Publication Publication Date Title
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102005041256B4 (de) Trenchtransistor
DE102004036330B4 (de) Halbleiterbauelement
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102007008777B4 (de) Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102008002653B4 (de) Verfahren und Layout eines Halbleiterbauelements mit reduzierten Störeffekten
AT505498A2 (de) Selbstjustierende graben-mosfet-struktur und herstellungsverfahren
DE10153315B4 (de) Halbleiterbauelement
DE112006003451T5 (de) Grabenfeldplattenabschluss für Leistungsvorrichtungen
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE112013002217B4 (de) IGBT mit hoher Emitter-Gate-Kapazität
DE102004041622A1 (de) Halbleiterbauteil
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102005028224B4 (de) Halbleiterbauteil mit einem Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee