CN110634860B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110634860B
CN110634860B CN201910514929.9A CN201910514929A CN110634860B CN 110634860 B CN110634860 B CN 110634860B CN 201910514929 A CN201910514929 A CN 201910514929A CN 110634860 B CN110634860 B CN 110634860B
Authority
CN
China
Prior art keywords
wiring
active region
region
active
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910514929.9A
Other languages
English (en)
Other versions
CN110634860A (zh
Inventor
王文桢
武野纮宜
冈本淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN110634860A publication Critical patent/CN110634860A/zh
Application granted granted Critical
Publication of CN110634860B publication Critical patent/CN110634860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种抑制了逻辑电路的特性变动的半导体装置。半导体装置具有：半导体基板；第一标准单元，具备第一有源区域(ASC21)以及第二有源区域(ASC22)；以及电源开关电路，该电源开关电路具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成在半导体基板上的第一布线与第二布线之间，上述第一缓冲器与第一开关晶体管的栅极连接，并具备第三有源区域(ABU21)以及第四有源区域(ABU22)。在俯视时，第一缓冲器与第一标准单元在第一方向上邻接，在与第一方向不同的第二方向上第一有源区域(ASC21)的配置与第三有源区域(ABU21)的配置相互一致，在第二方向上第二有源区域(ASC22)的配置与第四有源区域(ABU22)的配置相互一致。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在半导体装置中包含有各种电路区域，作为电路区域的一个例子有标准单元(Standard cell)区域。在标准单元区域包含各种逻辑电路以及电源开关电路。
电源开关电路例如设置在所供给的Vdd的电位的电源布线与向逻辑电路的晶体管供给VVdd的电源的布线之间，切换针对该晶体管的VVdd的电源电位的供给的开/关。通过使用电源开关电路，在无需使逻辑电路动作时断开电源供给，并抑制在构成逻辑电路的晶体管中产生的漏电电流，而能够减少消耗电力。
专利文献1：美国专利第7142019号说明书
专利文献2：美国专利申请公开第2017/0331472号说明书
专利文献3：日本特开2014-072488号公报
专利文献4：国际公开第2017/208888号
专利文献5：日本特开2011-049477号公报
然而，存在在电源开关电路的周边的逻辑电路中产生特性变动，而该逻辑电路的特性不满足所希望的规格的情况。
发明内容
本发明的目的在于提供一种具有抑制了特性变动的逻辑电路的半导体装置。
公开的技术所涉及的半导体装置具有：半导体基板；第一标准单元，具备第一有源区域和第二有源区域；以及电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成在上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域。在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，在与上述第一方向不同的第二方向上上述第一有源区域的配置与上述第三有源区域的配置相互一致，在上述第二方向上上述第二有源区域的配置与上述第四有源区域的配置相互一致。
根据公开的技术，能够抑制逻辑电路的特性变动。
附图说明
图1是表示第一实施方式的半导体装置的布局的图。
图2是放大表示标准单元区域的一部分的图。
图3是表示电源开关电路的结构的电路图。
图4A是表示第一缓冲器的结构的电路图。
图4B是表示第二缓冲器的结构的电路图。
图5是表示俯视时的第一实施方式中的阱的结构的图。
图6是表示俯视时的第一实施方式中的有源区域与元件分离区域的关系的图。
图7是表示俯视时的第一实施方式中的鳍片、栅电极以及本地布线的结构的图。
图8是表示俯视时的第一实施方式中的第一布线层与栅电极以及本地布线的关系的图。
图9是表示俯视时的第一实施方式中的第二布线层与第一布线层的关系的图。
图10是表示第一实施方式所涉及的半导体装置的结构的剖视图(其1)。
图11是表示第一实施方式所涉及的半导体装置的结构的剖视图(其2)。
图12是表示第一实施方式所涉及的半导体装置的结构的剖视图(其3)。
图13是表示俯视时的第二实施方式中的阱的结构的图。
图14是表示俯视时的第二实施方式中的有源区域与元件分离区域的关系的图。
图15是表示俯视时的第二实施方式中的鳍片、栅电极以及本地布线的结构的图。
图16是表示俯视时的第二实施方式中的第一布线层与栅电极以及本地布线的关系的图。
图17是表示俯视时的第二实施方式中的第二布线层与第一布线层的关系的图。
图18是表示第二实施方式的半导体装置的结构的剖视图。
图19是表示俯视时的第三实施方式中的鳍片、栅电极以及本地布线的结构的图。
图20是表示俯视时的第三实施方式中的第一布线层与栅电极以及本地布线的关系的图。
图21是表示俯视时的第三实施方式中的第二布线层与第一布线层的关系的图。
图22是表示第三实施方式的半导体装置的结构的剖视图。
图23是表示俯视时的第四实施方式中的鳍片、栅电极以及本地布线的结构的图。
图24是表示俯视时的第四实施方式中的第一布线层与栅电极以及本地布线的关系的图。
图25是表示俯视时的第四实施方式中的第二布线层与第一布线层的关系的图。
图26是表示第四实施方式的半导体装置的结构的剖视图。
具体实施方式
本发明人为了阐明在以往的半导体装置中存在逻辑电路不正常动作的情况的理由而进行了深入研究。其结果，明确了在电源开关电路与设置逻辑电路的标准单元之间，在它们所包含的有源区域的配置上存在设计上的差异的情况下，存在标准单元的晶体管产生特性变动的情况。例如，在与电源开关电路和标准单元所排列的方向正交的方向上，在有源区域的尺寸、有源区域间的距离上存在设计上的偏差的情况下，存在在制造工序中晶体管中产生特性变动的情况。由于这样的晶体管的特性变动，存在在逻辑电路中得不到所期待的特性的情况。
本发明人基于这些见解进一步进行深入研究的结果，明确了在与标准单元邻接的区域设置与标准单元的有源区域配置一致的有源区域对于抑制特性变动有效。以下，参照附图对实施方式进行具体说明。
(第一实施方式)
首先，对第一实施方式进行说明。图1是表示第一实施方式所涉及的半导体装置的布局的图。图2是放大表示标准单元区域的一部分的图。
如图1所示，第一实施方式的半导体装置100包含多个标准单元区域1以及配置于其周边的输入输出(I/O)单元区域2。如图2所示，在标准单元区域1，包含多个标准单元11以及多个电源开关电路12。标准单元11包含NAND电路、反相器电路等各种逻辑电路。在标准单元区域1，配置有向标准单元11供给接地电位的Vss布线以及供给电源电位的VVdd布线。在本实施方式中，在俯视时，Vss布线以及VVdd布线沿X方向延伸，在与X方向正交的Y方向上反复配置有这些结构。标准单元11例如在俯视时配置于VVdd布线与Vss布线之间。
在这里，将邻接的Vss布线与VVdd布线之间的Y方向的距离称为高度。在标准单元11、电源开关电路12的Y方向的尺寸为1个高度的情况下，将它们称为单高度单元。另外，在标准单元11、电源开关电路12的Y方向的尺寸为2个高度以上的情况下，将它们称为多高度单元，特别是在为2个高度的情况下，称为双高度单元。
在图2所示的布局中，在标准单元区域1交替地配置有在俯视时沿X方向延伸的多个Vss布线、以及沿X方向延伸的VVdd布线。另外，在配置于标准单元区域1的电源开关电路12中配置Vdd布线。另外，标准单元区域1在与沿X方向延伸的Vss布线、VVdd布线以及电源开关电路12中的Vdd布线不同的布线层上配置有沿Y方向延伸的多个Vss布线、多个VVdd布线以及多个Vdd布线。沿X方向延伸的Vss布线经由导通孔13与沿Y方向延伸的Vss布线连接。沿X方向延伸的VVdd布线经由导通孔13与沿Y方向延伸的VVdd布线连接。电源开关电路12中的Vdd布线经由导通孔13与沿Y方向延伸的Vdd布线连接。此外，电源开关电路12中的Vdd布线可以形成于与沿X方向延伸的Vss布线以及VVdd布线不同的布线层，也可以形成于相同的布线层。电源开关电路12例如横跨Vss布线配置于2个VVdd布线之间。换句话说，该电源开关电路12是双高度单元。电源开关电路12例如具有从外部供给电源电位的Vdd布线。电源开关电路切换将Vdd布线的电位朝向VVdd布线的供给/切断(开/关)。
接下来，对电源开关电路12的结构进行说明。图3是表示电源开关电路的结构的电路图。
如图3所示，电源开关电路12具有连接在Vdd布线与VVdd布线之间的第一开关晶体管SW1以及第二开关晶体管SW2。例如，第一开关晶体管SW1以及第二开关晶体管SW2是P沟道MOS晶体管。电源开关电路12具有与第一开关晶体管SW1的栅极连接的第一缓冲器BU1以及与第二开关晶体管SW2的栅极连接的第二缓冲器BU2。
接下来，对第一缓冲器BU1以及第二缓冲器BU2的结构进行说明。图4A是表示第一缓冲器的结构的电路图。图4B是表示第二缓冲器的结构的电路图。
如图4A所示，第一缓冲器BU1具有反相器IV1a以及反相器IV1b。向反相器IV1a输入输入信号IN1，反相器IV1a的输出被输入至第一开关晶体管SW1的栅极以及反相器IV1b，并从反相器IV1b输出输出信号OUT1。反相器IV1a以及IV1b均具有2个P沟道MOS晶体管以及2个N沟道MOS晶体管。此外，反相器IV1a以及IV1b的结构是一个例子，例如，反相器IV1a以及IV1b分别可以具有一个P沟道晶体管以及一个N沟道MOS晶体管。
如图4B所示，第二缓冲器BU2具有反相器IV2a以及反相器IV2b。向反相器IV2a输入输入信号IN2，反相器IV2a的输出被输入至第二开关晶体管SW2的栅极以及反相器IV2b，并从反相器IV2b输出输出信号OUT2。反相器IV2a以及IV2b均具有一个P沟道MOS晶体管以及一个N沟道MOS晶体管。此外，反相器IV2a以及IV2b的结构是一个例子，例如，反相器IV2a以及IV2b分别可以具有2个P沟道晶体管以及2个N沟道MOS晶体管。
对于详细内容后述，然而向P沟道MOS晶体管的N阱，作为基板电位从Vdd布线(电源布线)经由阱抽头供给Vdd的电源电位。另外，向N沟道MOS晶体管的P阱，作为基板电位从Vss布线(接地布线)经由阱抽头供给Vss的接地电位。
在本实施方式中，第一开关晶体管SW1的驱动能力比第二开关晶体管SW2小，在接通时在第一开关晶体管SW1中流动的电流比在第二开关晶体管SW2中流动的电流小。因此，通过在接通第一开关晶体管SW1之后接通第二开关晶体管SW2，从而能够使向VVdd布线供给的电位的上升变得平缓。在从VVdd布线向标准单元SC51急剧供给电源电位的情况下，可能在Vdd布线产生电源噪声，并在从Vdd布线供给电源电位的标准单元SC52上产生误动作等。但是，如上述那样通过使电位的上升变得平缓，能够抑制这样的误动作等。
接下来，对第一实施方式中的标准单元11以及电源开关电路12的布局进行说明。图5是表示俯视时的第一实施方式中的阱的结构的图。图6是表示俯视时的第一实施方式中的有源区域与元件分离区域的关系的图。图7是表示俯视时的第一实施方式中的鳍片、栅电极以及本地布线的结构的图。图8是表示俯视时的第一实施方式中的第一布线层与栅电极以及本地布线的关系的图。图9是表示俯视时的第一实施方式中的第二布线层与第一布线层的关系的图。图10～图12是表示第一实施方式的半导体装置的结构的剖视图。图10相当于沿着图5～图9中的I-I线的剖视图，图11相当于沿着图5～图9中的Ⅱ-Ⅱ线的剖视图，图12相当于沿着图5～图9中的Ⅲ-Ⅲ线的剖视图。在图5～图12中，示出在Y方向上相邻的2根VVdd布线间的区域。
如图5等所示，在X方向上在标准单元SC1以及SC2之间，配置有电源开关电路12。另外，在标准单元SC1与电源开关电路12之间配置有填充单元FC。电源开关电路12包含第一开关晶体管SW1用的区域RSW1、第二开关晶体管SW2用的区域RSW2、第一阱抽头用的区域RWT1、第二阱抽头用的区域RWT2、第一缓冲器BU1用的区域RBU1、第二缓冲器BU2用的区域RBU2以及虚拟单元用的区域RD。在X方向上，区域RBU2与标准单元SC2邻接，区域RBU1与区域RBU2邻接，区域RWT2以及区域RSW1与区域RBU1邻接，区域RSW2与区域RWT2以及区域RSW1邻接，区域RWT1以及区域RD与区域RSW2邻接。在Y方向上，在作为VVdd布线使用的2根布线M1002的中心，配置作为Vss布线使用的布线M1001。在本实施方式中，标准单元SC2是第一标准单元的一个例子，区域RSW1以及RSW2是第一开关晶体管用的区域的一个例子。另外，区域RBU1以及RBU2是第一缓冲器用的区域的一个例子，区域RWT2是第一阱抽头用的区域的一个例子。
如图5以及图10等所示，在半导体基板101的表面形成有N阱102N、P阱102P1以及P阱102P2。在布线M1001的下方，N阱102N形成在P阱102P1以及P阱102P2之间。标准单元SC1、填充单元FC以及区域RWT1形成于N阱102N以及P阱102P1。区域RD、区域RSW2以及区域RSW1形成于N阱102N。区域RWT2、区域RBU1、区域RBU2以及标准单元SC2形成于N阱102N以及P阱102P2。像这样，在本实施方式中，在俯视时，P阱102P1以及P阱102P2被N阱102N分割。
如图6等所示，在半导体基板101的表面形成有划定有源区域的元件分离区域103。元件分离区域103例如通过STI(sha11ow trench iso1ation：浅沟道隔离)法形成。在本公开中所谓的有源区域是通过元件分离区域划分而成的区域，在有源区域设置晶体管的源极、漏极以及沟道。例如，在晶体管为平面型的情况下，在有源区域半导体基板101的表面从元件分离区域露出，在晶体管为鳍式的情况下，从元件分离区域突出的鳍片形成于有源区域。此外，形成于图6的各有源区域的N以及P的文字意味着各有源区域的位置上的阱的导电型。
标准单元SC1包含有源区域ASC11、ASC12、ASC13以及ASC14。有源区域ASC11、ASC12、ASC13以及ASC14例如排列于Y方向。有源区域ASC11以及ASC14配置于N阱102N，有源区域ASC12以及ASC13配置于P阱102P1。此外，标准单元SC1例如是具有有源区域ASC11以及ASC12的单高度单元，其它的标准单元也可以具有有源区域ASC13以及ASC14。
填充单元FC包含有源区域AFC1、AFC2、AFC3以及AFC4。有源区域AFC1、AFC2、AFC3以及AFC4例如排列在Y方向上。有源区域AFC1以及AFC4配置于N阱102N，有源区域AFC2以及AFC3配置于P阱102P1。
阱抽头用的区域RWT1包含有源区域AWT11以及AWT12。有源区域AWT11配置于N阱102N，有源区域AWT12配置于P阱102P1。
虚拟单元用的区域RD包含有源区域ARD。有源区域ARD配置于N阱102N。有源区域AWT11以及AWT12、有源区域ARD例如排列在Y方向上。
开关晶体管SW2用的区域RSW2包含有源区域ASW21以及ASW22。有源区域ASW21以及ASW22形成于N阱102N。
开关晶体管SW1用的区域RSW1包含有源区域ASW1。有源区域ASW1形成于N阱102N。
阱抽头用的区域RWT2包含有源区域AWT21以及AWT22。有源区域AWT21配置于N阱102N，有源区域AWT22配置于P阱102P2。有源区域AWT21以及AWT22与有源区域ASW1例如排列在Y方向上。
缓冲器BU1用的区域RBU1包含有源区域ABU11、ABU12、ABU13以及ABU14。有源区域ABU11、ABU12、ABU13以及ABU14例如排列在Y方向上。有源区域ABU11以及ABU14配置于N阱102N，有源区域ABU12以及ABU13配置于P阱102P2。
缓冲器BU2用的区域RBU2包含有源区域ABU21、ABU22、ABU23以及ABU24。有源区域ABU21、ABU22、ABU23以及ABU24例如排列在Y方向上。有源区域ABU21以及ABU24配置于N阱102N，有源区域ABU22以及ABU23配置于P阱102P2。
标准单元SC2包含有源区域ASC21、ASC22、ASC23以及ASC24。有源区域ASC21、ASC22、ASC23以及ASC24例如排列在Y方向上。有源区域ASC21以及ASC24配置于N阱102N，有源区域ASC22以及ASC23配置于P阱102P2。此外，标准单元SC2例如是具有有源区域ASC21以及ASC22的单高度单元，其它的标准单元也可以具有有源区域ASC23以及ASC24。
如图7以及图10等所示，在各有源区域内形成有从元件分离区域103突出的鳍片110N或者鳍片110P。在鳍片110N中，形成有N阱102N的至少一部分。在鳍片110P中，形成有P阱102P的至少一部分。鳍片110N以及鳍片110P沿X方向延伸。另外，在各有源区域内形成有沿Y方向延伸的栅电极112以及虚拟栅电极112d。在鳍片110N或者鳍片110P与栅电极112或者虚拟栅电极112d之间形成有栅极绝缘膜111。另外，在至少形成有晶体管的鳍片110N，作为P沟道MOS晶体管的源极和漏极，形成有P型杂质的杂质区域104P。在至少形成有晶体管的鳍片110P，作为N沟道MOS晶体管的源极和漏极，形成有N型杂质的杂质区域104N。在杂质区域104P或者104N上形成有本地布线113。这样，在各有源区域内，形成有P沟道MOS晶体管或者N沟道MOS晶体管。此外，如图12所示，在有源区域AWT21中在鳍片110N中形成杂质区域104N，并在有源区域AWT22中在鳍片110P中形成杂质区域104P。另外，在有源区域AWT11中在鳍片110N中形成杂质区域104N，在有源区域AWT12中在鳍片110P中形成杂质区域104P(未图示)。即，在阱抽头用的区域RWT1以及RWT2的有源区域，形成于鳍片的杂质区域的导电型与一部分形成于该鳍片的阱的导电型相同。
栅电极112以及本地布线113的一部分在有源区域间被共享。区域RBU1包含反相器IV1a用的区域RIV1a以及反相器IV1b用的区域RIV1b。在区域RIV1a内，在有源区域ABU11以及ABU12间共享栅电极112，在区域RIV1b内，在有源区域ABU13以及ABU14间共享栅电极112。另外，在有源区域ABU12以及ABU13间共享与源极连接的本地布线113。区域RBU2包含反相器IV2a用的区域RIV2a以及反相器IV2b用的区域RIV2b。在区域RIV2a内，在有源区域ABU21以及ABU22间共享栅电极112，在区域RIV2b内，在有源区域ABU23以及ABU24间共享有栅电极112。另外，在有源区域ABU22以及ABU23间共享有与源极连接的本地布线113。
本地布线113的材料例如是钨、钴或者钌。优选在本地布线113，例如形成有钛、氮化钛、钌或者钴的基底膜(未图示)。在本地布线113的材料为钴或者钌的情况下，也可以不形成基底膜。
如图10～图12所示，在鳍片110N和110P、栅电极112以及虚拟栅电极112d的周围形成有层间绝缘膜121，在本地布线113的周围形成有层间绝缘膜121以及122。而且，在层间绝缘膜122上形成有层间绝缘膜123，并在层间绝缘膜123内，形成有包含图8等所示的各种布线的第一布线层M1。另外，在层间绝缘膜123上形成有层间绝缘膜124，并在层间绝缘膜124内，形成有包含图9等所示的各种布线的第二布线层M2。
如图8等所示，第一布线层M1包含作为Vss布线发挥功能的布线M1001以及作为VVdd布线发挥功能的布线M1002。布线M1001与形成于P阱102P1的有源区域AWT12内的本地布线113、以及形成于P阱102P2的有源区域AWT22内的本地布线113连接。布线M1001也与在有源区域ABU12以及ABU13间被共享的本地布线113、以及在有源区域ABU22以及ABU23间被共享的本地布线113连接。布线M1002与同区域RSW1内的漏极连接的布线M1021、以及同区域RSW2内的漏极连接的布线M1022连接。第一布线层M1包含与区域RSW1内的源极连接的布线M1025、以及与区域RSW2内的源极连接的布线M1026。
第一布线层M1包含与区域RIV1a内的栅极连接并成为反相器IV1a的输入部的布线M1011、以及与区域RIV2a内的栅极连接并成为反相器IV2a的输入部的布线M1012。另外，第一布线层M1包含与有源区域ABU11内的漏极和有源区域ABU12内的漏极连接的布线M1013、以及与有源区域ABU21内的漏极以及有源区域ABU22内的漏极连接的布线M1014。布线M1013成为反相器IV1a的输出部，布线M1014成为反相器IV2a的输出部。
第一布线层M1包含与区域RIV1b内的栅极连接并成为反相器IV1b的输入部的布线M1015、以及与区域RIV2b内的栅极连接并成为反相器IV2b的输入部的布线M1016。另外，第一布线层M1包含与有源区域ABU13内的漏极和有源区域ABU14内的漏极连接的布线M1023、以及与有源区域ABU23内的漏极和有源区域ABU24内的漏极连接的布线M1024。布线M1023成为反相器IV1b的输出部，布线M1014成为反相器IV2b的输出部。
布线M1013与布线M1015经由本地布线113的一部分相互连接，布线M1014与布线M1016经由本地布线113的一部分相互连接。布线M1015也与区域RSW1内的栅极连接，布线M1016也与区域RSW2内的栅极连接。
第一布线层M1包含在有源区域AWT11内的N阱102N的上方与源极和漏极连接的布线M1031、以及在区域WT2内的N阱102N的上方与源极和漏极连接的布线M1032。布线M1032也与有源区域ABU11内的源极以及有源区域ABU21内的源极连接。
第一布线层M1具有与有源区域ABU14内的源极以及有源区域ABU24内的源极连接的布线M1017。
第一布线层M1所包含的布线经由导通孔140与本地布线113连接。第一布线层M1例如包含阻挡金属膜141以及布线膜142。阻挡金属膜141的材料例如为钽、氮化钽、钛、钌或者钴，布线膜142的材料例如为铜。例如，第一布线层M1包含导通孔140，通过双镶嵌法而形成。
如图9等所示，第二布线层M2包含作为Vdd布线发挥功能的布线M2001以及M2002。布线M2001与有源区域AWT11内的布线M1031以及有源区域AWT21内的布线M1032连接。布线M2001也与有源区域ASW21内的布线M1026连接。布线M2002与有源区域SWT1内的布线M1025、以及同有源区域ABU14内的源极和有源区域ABU24内的源极连接的布线M1017连接。布线M2002也与有源区域ASW22内的布线M1026连接。
第二布线层M2所包含的布线经由导通孔150与第一布线层M1所包含的布线连接。第二布线层M2例如包含阻挡金属膜151以及布线膜152。阻挡金属膜151的材料例如为钽、氮化钽、钛、钌或者钴，布线膜152的材料例如为铜。例如，第二布线层M2包含导通孔150，通过双镶嵌法而形成。
在像这样构成的第一实施方式中，从布线M2001以及M2002通过有源区域AWT11以及AWT21向N阱102N供给Vdd的电源电位。另外，从布线M1001通过有源区域AWT12以及AWT22向P阱102P1以及102P2供给Vss的接地电位。这些Vdd的电源电位以及Vss的接地电位在图5～图12所示的区域的X方向、Y方向的外侧，也被供给至阱所电连接的标准单元。另外，向布线M1002，根据输入信号1N1以及IN2经由电源开关电路12供给VVdd的电源电位。布线M1002是第一布线的一个例子，布线M2001以及M2002是第二布线的一个例子。
在本实施方式中，阱抽头用的区域RWT2所包含的有源区域AWT21以及AWT22的Y方向的配置与标准单元SC2所包含的有源区域ASC21～ASC24的Y方向的配置不同。具体而言，有源区域ASC2～ASC24的Y方向的端的位置与有源区域AWT21以及AWT22的Y方向的端的位置不同。另外，也有有源区域ASC21～ASC24的Y方向的尺寸与有源区域AWT21、AWT22的Y方向的尺寸不同的情况。另一方面，在区域RWT2与标准单元SC2之间配置有缓冲器用的区域RBU1以及RBU2。有源区域ASC21～ASC24的Y方向的配置分别与有源区域ABU11～ABU14的Y方向的配置一致，并与有源区域ABU21～ABU24的Y方向的配置一致。即，有源区域ASC21～ASC24分别与有源区域ABU11～ABU14之间Y方向的位置以及尺寸一致，并与有源区域ABU21～ABU24之间Y方向的位置以及尺寸一致。例如，有源区域ASC21～ASC24的鳍片的Y方向的配置分别与有源区域ABU11～ABU14的鳍片的Y方向的配置一致，并与有源区域ABU21～ABU24的鳍片的Y方向的配置一致。因此，在第一实施方式中，标准单元SC2内的晶体管难以受到由区域RWT2内的有源区域的配置的差异引起的影响。因此，根据第一实施方式，能够抑制标准单元SC2的特性变动。
另外，形成于缓冲器用的区域RBU1以及RBU2的晶体管的设计的自由度比形成于标准单元SC2的晶体管的设计的自由度高。例如，存在同一标准单元期待设计为无论配置于标准单元区域1的哪里，特性都成为所希望的范围内的情况。因此，考虑与距离电源开关电路12的距离相应的特性变动来设计并不容易。另一方面，电源开关电路12所包含的缓冲器能够进行该缓冲器特有的设计。即，形成于缓冲器用的区域RBU1以及RBU2的晶体管能够考虑来自有源区域的配置不同的阱抽头用的区域RWT2的影响来设计。因此，缓冲器用的区域RBU1以及RBU2内的晶体管能够预先考虑区域RWT2内的影响来设计。
此外，本公开中的所谓的配置的一致严格来说并不是排除由于制造上的偏差而不一致的结构，即使在因制造上的偏差而在配置上产生差距的情况下，也能够视为配置一致。这在其它实施方式中也相同。
另外，在有源区域ABU11～ABU14以及ABU21～ABU24与有源区域ASC21～ASC24之间，鳍片的数量也可以不一致。例如，即使在有源区域的一方除去鳍片的一部分，在另一方未除去鳍片的情况下，通过元件分离区域划分出的区域彼此的配置一致即可。另外，对于有源区域所包含的鳍片的数量并不特别限定，例如既可以是偶数也可以是奇数。
另外，无需电源开关电路12是双高度单元，例如，也可以是配置于相互邻接的Vss布线与VVdd布线之间的单高度单元。另外，电源开关电路12的Y方向的尺寸也可以是3个高度以上的多高度单元。同样地，标准单元11可以是单高度单元，也可以是多高度单元。在电源开关电路12是单高度单元的情况下，例如，在与标准单元SC2相接的缓冲器BU2中，也可以在有源区域ABU21以及ABU22配置反相器2a以及反相器2b。
另外，也可以是虚拟单元用的区域RD包含于阱抽头用的区域RWT1，在有源区域ARD内的源极和漏极经由第一布线层M1连接布线M2002，该区域作为N阱用的阱抽头来使用。在该情况下，形成于有源区域ARD的鳍片110N中的杂质区域具有N型的导电型。
另外，在本实施方式中，第二缓冲器BU2与标准单元SC2邻接配置，但也可以更换第一缓冲器BU1与第二缓冲器BU2的位置。具体而言，也可以在俯视时在第二缓冲器BU2与标准单元SC2之间，第一缓冲器BU1与标准单元SC2邻接配置。
(第二实施方式)
接下来，对第二实施方式进行说明。第二实施方式在缓冲器BU2用的区域RBU2的配置的点与第一实施方式不同。图13是表示俯视时的第二实施方式中的阱的结构的图。图14是表示俯视时的第二实施方式中的有源区域与元件分离区域的关系的图。图15是表示俯视时的第二实施方式中的鳍片、栅电极以及本地布线的结构的图。图16是表示俯视时的第二实施方式中的第一布线层与栅电极以及本地布线的关系的图。图17是表示俯视时的第二实施方式中的第二布线层与第一布线层的关系的图。图18是表示第二实施方式所涉及的半导体装置的结构的剖视图。图18相当于沿着图13～图17中的I-I线的剖视图。在图13～图18中，示有在Y方向上相邻的2根VVdd布线间的区域。
如图13～图18所示，在X方向上标准单元SC1以及SC2之间，配置有电源开关电路12。电线开关电路12包含开关晶体管SW1用的区域RSW1、开关晶体管SW2用的区域RSW2、第一阱抽头用的区域RWT1、第二阱抽头用的区域RWT2、第一缓冲器BU1用的区域RBU1以及第二缓冲器BU2用的区域RBU2。在俯视时，区域RBU1邻接于标准单元SC2，区域RWT2以及区域RSW1邻接于区域RBU1，区域RSW2邻接于区域RWT2以及区域RSW1，区域RWT1邻接于区域RSW2，区域RBU2邻接于区域RWT1。区域RWT1包含第一实施方式中的虚拟单元用的区域RD。在俯视时，作为VVdd布线使用的2根布线M1002之间配置有作为Vss布线来使用的布线M1001。
阱抽头用的区域RWT1包含有源区域AWT11、AWT12以及AWT13。有源区域AWT13与有源区域ARD相同，配置于N阱102N。
在第二实施方式中，作为Vdd布线的布线M2002经由布线M1017与有源区域ABU14内的源极电连接，并经由布线M1018与有源区域ABU24内的源极电连接。另外，作为Vdd布线的布线M2001经由布线M1032与有源区域ABU11内的源极电连接，并经由布线M1031与有源区域ABU21内的源极电连接。布线M1018也与形成在有源区域AWT13内的N阱102N的上方的N型的杂质区域电连接。另外，布线M1031也与形成在有源区域AWT11内的N阱102N的上方的N型的杂质区域电连接。此外，也可以代替有源区域AWT13，如第一实施方式那样，配置虚拟使用的有源区域ARD。
布线M2002不仅与布线M1025、M1026以及M1017连接，也与有源区域AWT13内的布线M1018连接。
在本实施方式中，标准单元SC1是第二标准单元的一个例子，标准单元SC2是第一标准单元的一个例子，区域RSW1是第一开关晶体管用的区域的一个例子，区域RSW2是第二开关晶体管用的区域的一个例子。另外，区域RBU1是第一缓冲器用的区域的一个例子，区域RBU2是第二缓冲器用的区域的一个例子，区域RWT1是第二阱抽头用的区域的一个例子，区域RWT2是第一阱抽头用的区域的一个例子。布线M1002是第一布线的一个例子，布线M2001以及M2002是第二布线的一个例子。
其它结构与第一实施方式相同。
在像这样构成的第二实施方式中，从布线M2001以及M2002通过有源区域AWT11、AWT13以及AWT21向N阱102N供给Vdd的电位。另外，从布线M1001通过有源区域AWT12以及AWT22向P阱102P1以及102P2供给Vss的电位。这些Vdd的电源电位以及Vss的接地电位在图13～图18所示的区域的X方向、Y方向的外侧，也被供给至阱所电连接的标准单元。另外，向布线M1002，根据输入信号IN1以及IN2经由电源开关电路12供给VVdd的电源电位。
通过第二实施方式也能够获得与第一实施方式相同的效果。另外，根据第二实施方式，虽然未设置填充单元FC，但在区域RWT1与标准单元SC1之间配置有缓冲器用的区域RBU2。有源区域ABU21～ABU24的Y方向的配置分别与有源区域ASC11～ASC14的Y方向的配置一致。即，有源区域ABU21～ABU24分别在与有源区域ASC11～ASC14之间，Y方向的位置以及尺寸一致。例如，有源区域ABU21～ABU24的鳍片的Y方向的配置分别与有源区域ASC11～ASC14的鳍片的Y方向的配置一致。因此，在第二实施方式中，虽然未设置填充单元FC，但标准单元SC1内的晶体管难以受到由区域RWT1内的有源区域的配置的不同引起的影响。
进一步，在区域RWT2与标准单元SC2之间配置有缓冲器用的区域RBU1。有源区域ASC21～ASC24的Y方向的配置分别与有源区域ABU11～ABU14的Y方向的配置一致。即，有源区域ASC21～ASC24分别在与有源区域ABU11～ABU14之间Y方向的位置以及尺寸一致。例如，有源区域ASC21～ASC24的鳍片的Y方向的配置分别与有源区域ABU11～ABU14的鳍片的Y方向的配置一致。因此，标准单元SC2内的晶体管难以受到由区域RWT2内的有源区域的配置的不同引起的影响。因此，与第一实施方式相同，能够抑制标准单元SC2的特性变动。
因此，根据第二实施方式，能够使面积比第一实施方式小，并且抑制标准单元SC1以及SC2的特性变动。
(第三实施方式)
接下来，对第三实施方式进行说明。第三实施方式在区域RSW2所包含的有源区域ASW21以及ASW22的配置的点与第二实施方式不同。图19是表示俯视时的第三实施方式中的鳍片、栅电极以及本地布线的结构的图。图20是表示俯视时的第三实施方式中的第一布线层与栅电极以及本地布线的关系的图。图21是表示俯视时的第三实施方式中的第二布线层与第一布线层的关系的图。图22是表示第三实施方式所涉及的半导体装置的结构的剖视图。图22相当于沿着图19～图21中的I-I线的剖视图。在图19～图22中，示出了在Y方向上相邻的2根VVdd布线间的区域。
如图19～图22所示，在第三实施方式中，与区域RSW2内的栅极连接的布线M1016在Y方向上位于2根布线M1002的中心，有源区域ASW21的Y方向的尺寸与有源区域ASW22的Y方向的尺寸相互一致。即，在俯视时，布线M1016中的在俯视时与区域RSW2内的栅极重叠的部分位于有源区域ASW21与ASW22之间。另外，伴随与此，布线M1001的一部分在俯视时在有源区域ASW21侧迂回。具体而言，布线M1001具有向有源区域ASW21侧弯曲沿Y方向延伸的2个部分、以及连接沿该Y方向延伸的2个部分并沿X方向延伸的部分。该沿X方向延伸的部分位于在俯视时比未与电源开关电路重叠的位置上的布线M1001向Y方向偏移的位置。例如，在俯视时，布线M1016的一部分位于未与电源开关电路重叠的位置的布线M1001的X方向的延长线上，并配置在布线M1001的沿Y方向延伸的2个部分之间。此外，在区域RSW2中，布线M1001的迂回的部分可以在俯视时配置于有源区域ASW21与布线M1016之间，也可以在俯视时与有源区域ASW21重叠配置。
其它结构与第二实施方式相同。此外，也可以将本实施方式的布线M1016以及M1001的结构应用于第一实施方式。
根据第三实施方式也能够获得与第二实施方式相同的效果。另外，在第三实施方式中，有源区域ASW21的X方向以及Y方向的尺寸与有源区域ASW22的X方向以及Y方向的尺寸相互一致。因此，形成于有源区域ASW21以及ASW22的鳍片110N的数量一致，晶体管的数量一致。因此，能够通过布线M1002均匀地供给VVdd的电位。此外，在由于制造上的偏差在尺寸上产生变动的情况下，也能够视为尺寸一致。这一点在其它实施方式中也相同。
(第四实施方式)
接下来，对第四实施方式进行说明。第四实施方式在区域RSW2所包含的栅极在本地布线113共用连接的点与第三实施方式不同。图23是表示俯视时的第四实施方式中的鳍片、栅电极以及本地布线的结构的图。图24是表示俯视时的第四实施方式中的第一布线层与栅电极以及本地布线的关系的图。图25是表示俯视时的第四实施方式中的第二布线层与第一布线层的关系的图。图26是表示第四实施方式所涉及的半导体装置的结构的剖视图。图26相当于沿着图23～图25中的I-I线的剖视图。在图23～图26中，示有在Y方向上相邻的2根VVdd布线间的区域。
如图23～图26所示，在第四实施方式中，区域RSW2内的栅极通过本地布线113的一部分共用连接。俯视时，本地布线113中的在俯视时与区域RSW2内的栅极重叠的部分位于有源区域ASW21与ASW22之间。本地布线113具有沿Y方向延伸的部分，其端部位于处于有源区域AWT13侧的布线M1002与布线M1001之间。布线M1016在处于有源区域AWT13侧的布线M1002与布线M1001之间的位置与该本地布线113的一部分连接。另外，布线M1001与第二实施方式相同，在Y方向上将2根布线M1002的中心沿X方向延伸成直线状。
其它结构与第三实施方式相同。此外，也可以将本实施方式的本地布线113以及布线M1016的结构应用于第一实施方式。
根据第四实施方式也能够获得与第三实施方式相同的效果。另外，在第四实施方式中，由于布线M1001延伸成直线状，所以能够减少寄生于布线M1001的电阻。
以上，基于各实施方式进行了本发明的说明，但本发明并不限于上述实施方式所示的要件。关于这些点，能够在不脱离本发明的主旨的范围内进行变更，并能够根据其应用方式适当地规定。
附图标记说明
1…标准单元区域；2…输入输出(I/O)单元区域；11…标准单元；12…电源开关电路；100…半导体装置；102P1、102P2…P阱；102N…N阱；112…栅电极；113…本地布线；ABU11～ABU14、ABU21～ABU24…缓冲器内的有源区域；ASC11～ASC14、ASC21～ASC24…标准单元内的有源区域；ASW1、ASW21～ASW22…开关晶体管内的有源区域；AWT11～AWT13、AWT21～AWT22…阱抽头内的有源区域；BU1、BU2…缓冲器；IV1a、IV1b、IV2a、IV2b…反相器；M1、M2…布线层；M1001、M1002、M2001、M2002…布线；RBU1、RBU2…缓冲器用的区域；RIV1a、RIV1b、RIV2a、RIV2b…反相器用的区域；RSW1、RSW2…开关晶体管用的区域；RWT1、RWT2…阱抽头用的区域；SC1、SC2、SC51、SC52…标准单元；SW1、SW2…开关晶体管。

Claims (9)

1.一种半导体装置，其特征在于，
半导体基板；
第一标准单元，具备第一有源区域和第二有源区域；
第二标准单元，具备第五有源区域和第六有源区域；以及
电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成于上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域，
上述电源开关电路具备第二开关晶体管和第二缓冲器，其中，上述第二开关晶体管连接在上述第一布线与上述第二布线之间，上述第二缓冲器与上述第二开关晶体管的栅极连接，并具备第七有源区域和第八有源区域，
在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，
在与上述第一方向不同的第二方向上，上述第一有源区域的配置与上述第三有源区域的配置相互一致，
在上述第二方向上，上述第二有源区域的配置与上述第四有源区域的配置相互一致，
在俯视时，上述第二缓冲器与上述第二标准单元在上述第一方向上邻接，
在上述第二方向上，上述第五有源区域的配置与上述第七有源区域的配置相互一致，
在上述第二方向上，上述第六有源区域的配置与上述第八有源区域的配置相互一致。
2.根据权利要求1所述的半导体装置，其特征在于，
上述电源开关电路具有对上述第一缓冲器供给基板电位的第一阱抽头，
在俯视时，在上述第一阱抽头与上述第一标准单元之间配置有上述第一缓冲器。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在俯视时，上述第一有源区域与上述第二有源区域在上述第二方向上排列配置，
在俯视时，上述第三有源区域与上述第四有源区域在上述第二方向上排列配置。
4.根据权利要求1所述的半导体装置，其特征在于，
上述电源开关电路具有对上述第二缓冲器供给基板电位的第二阱抽头，
在俯视时，在上述第二阱抽头与上述第二标准单元之间配置有上述第二缓冲器。
5.根据权利要求1或4所述的半导体装置，其特征在于，
在俯视时，上述第五有源区域与上述第六有源区域在上述第二方向上排列配置，
在俯视时，上述第七有源区域与上述第八有源区域在上述第二方向上排列配置。
6.一种半导体装置，其特征在于，
半导体基板；
第一标准单元，具备第一有源区域和第二有源区域；
电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成于上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域，
在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，
在与上述第一方向不同的第二方向上，上述第一有源区域的配置与上述第三有源区域的配置相互一致，
在上述第二方向上，上述第二有源区域的配置与上述第四有源区域的配置相互一致，
上述半导体装置还具有：
多个上述第一布线，在俯视时排列在上述第二方向上；
第三布线，形成在上述半导体基板上，被供给与上述第一布线不同的电位，且在俯视时配置在多个上述第一布线之间；以及
第四布线，形成在上述半导体基板上，与上述第一开关晶体管的栅电极电连接，并形成在与上述第三布线相同的布线层，
上述第三布线具有第二部分和2个第一部分，其中，上述2个第一部分在俯视时在与上述电源开关电路重叠的位置，沿上述第二方向延伸，上述第二部分沿上述第一方向延伸并连接上述2个第一部分，相比于未与上述电源开关电路重叠的位置上的部分向上述第二方向偏离配置，
在俯视时，上述第四布线的至少一部分位于上述2个第一部分之间。
7.一种半导体装置，其特征在于，
半导体基板；
第一标准单元，具备第一有源区域和第二有源区域；
电源开关电路，具备第一开关晶体管和第一缓冲器，其中，上述第一开关晶体管电连接在形成于上述半导体基板上的第一布线与第二布线之间，上述第一缓冲器与上述第一开关晶体管的栅极连接，并具备第三有源区域和第四有源区域，
在俯视时，上述第一缓冲器与上述第一标准单元在第一方向上邻接，
在与上述第一方向不同的第二方向上，上述第一有源区域的配置与上述第三有源区域的配置相互一致，
在上述第二方向上，上述第二有源区域的配置与上述第四有源区域的配置相互一致，
上述半导体装置还具有：
多个上述第一布线，在俯视时排列在上述第二方向上；
第三布线，形成在上述半导体基板上，被供给与上述第一布线不同的电位，且在俯视时配置在多个上述第一布线之间；以及
第四布线，形成在上述半导体基板上且是上述第三布线的下方的布线层，并具有在俯视时在与上述第三布线重叠的位置与上述第一开关晶体管的栅电极连接的部分。
8.根据权利要求6或7所述的半导体装置，其特征在于，
上述第一开关晶体管具有第九有源区域和第十有源区域，在俯视时，上述第九有源区域和上述第十有源区域排列位于上述第二方向，
在俯视时，上述第二方向上的上述第九有源区域的尺寸与上述第二方向上的上述第十有源区域的尺寸一致。
9.根据权利要求8所述的半导体装置，其特征在于，
上述第四布线中的在俯视时与上述第一开关晶体管的上述栅电极重叠的部分在上述第二方向上在俯视时位于上述第九有源区域与上述第十有源区域之间。
CN201910514929.9A 2018-06-25 2019-06-14 半导体装置 Active CN110634860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-119819 2018-06-25
JP2018119819A JP7077816B2 (ja) 2018-06-25 2018-06-25 半導体装置

Publications (2)

Publication Number Publication Date
CN110634860A CN110634860A (zh) 2019-12-31
CN110634860B true CN110634860B (zh) 2023-04-07

Family

ID=68968402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910514929.9A Active CN110634860B (zh) 2018-06-25 2019-06-14 半导体装置

Country Status (3)

Country Link
US (2) US10797042B2 (zh)
JP (1) JP7077816B2 (zh)
CN (1) CN110634860B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020137660A1 (ja) * 2018-12-25 2020-07-02 株式会社ソシオネクスト 半導体集積回路装置
KR20240022729A (ko) * 2022-08-12 2024-02-20 삼성전자주식회사 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230828A (ja) * 1996-02-23 1997-09-05 Toshiba Corp アナログバッファ回路及び液晶表示装置
JP2006141073A (ja) * 2006-02-06 2006-06-01 Renesas Technology Corp 半導体集積回路
KR100772269B1 (ko) * 2006-09-21 2007-11-01 동부일렉트로닉스 주식회사 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법
CN101937912A (zh) * 2009-06-08 2011-01-05 瑞萨电子株式会社 基于单元的集成电路内的电源单元的布置
CN105379110A (zh) * 2013-08-08 2016-03-02 株式会社索思未来 并联谐振电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142019B2 (en) 2004-09-03 2006-11-28 Texas Instruments Incorporated System and method for reducing power-on transient current magnitude
JP5038654B2 (ja) * 2006-06-06 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098353A (ja) * 2006-10-11 2008-04-24 Nec Electronics Corp 半導体集積回路
US8400912B2 (en) * 2007-06-27 2013-03-19 World Wide Packets, Inc. Activating a tunnel upon receiving a control packet
JP5528662B2 (ja) 2007-09-18 2014-06-25 ソニー株式会社 半導体集積回路
JP5552775B2 (ja) 2009-08-28 2014-07-16 ソニー株式会社 半導体集積回路
JP2012227269A (ja) * 2011-04-18 2012-11-15 Renesas Electronics Corp 半導体装置
US10192859B2 (en) * 2011-05-11 2019-01-29 Texas Instruments Incorporated Integrated circuits and processes for protection of standard cell performance from context effects
US9007090B2 (en) * 2012-05-01 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of driving semiconductor device
JP6031675B2 (ja) 2012-10-01 2016-11-24 株式会社ソシオネクスト 半導体装置のレイアウト構造およびレイアウト方法
WO2015135072A1 (en) * 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US10659046B2 (en) * 2015-09-25 2020-05-19 Intel Corporation Local cell-level power gating switch
JP6864240B2 (ja) * 2016-06-01 2021-04-28 株式会社ソシオネクスト 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230828A (ja) * 1996-02-23 1997-09-05 Toshiba Corp アナログバッファ回路及び液晶表示装置
JP2006141073A (ja) * 2006-02-06 2006-06-01 Renesas Technology Corp 半導体集積回路
KR100772269B1 (ko) * 2006-09-21 2007-11-01 동부일렉트로닉스 주식회사 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법
CN101937912A (zh) * 2009-06-08 2011-01-05 瑞萨电子株式会社 基于单元的集成电路内的电源单元的布置
CN105379110A (zh) * 2013-08-08 2016-03-02 株式会社索思未来 并联谐振电路

Also Published As

Publication number Publication date
US20190393206A1 (en) 2019-12-26
JP7077816B2 (ja) 2022-05-31
US20200411502A1 (en) 2020-12-31
US11233044B2 (en) 2022-01-25
CN110634860A (zh) 2019-12-31
US10797042B2 (en) 2020-10-06
JP2020004763A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
US10692856B2 (en) Semiconductor integrated circuit device
US7280329B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
JP5190913B2 (ja) 半導体集積回路装置
US10153264B2 (en) Static random access memory (SRAM) cell including fin-type transistor
CN110634860B (zh) 半导体装置
US11309248B2 (en) Semiconductor integrated circuit device
JP3074003B2 (ja) 半導体集積回路装置
JP2009032788A (ja) 半導体装置
US9627496B2 (en) Semiconductor with a two-input NOR circuit
CN113853675A (zh) 半导体装置
US7868359B2 (en) Semiconductor device
US20200321254A1 (en) Output circuit
US5083179A (en) CMOS semiconductor integrated circuit device
US20240038757A1 (en) Semiconductor integrated circuit device
JP3140750B2 (ja) 半導体集積回路装置
JP4054321B2 (ja) 半導体装置
JP4447297B2 (ja) ゲートアレイ半導体装置
TW202305641A (zh) 靜電放電防護電路、驅動電路，以及預驅動電路及其積體電路版圖
CN117916874A (zh) 半导体集成电路装置
CN114823658A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant