JP6864240B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP6864240B2
JP6864240B2 JP2018520811A JP2018520811A JP6864240B2 JP 6864240 B2 JP6864240 B2 JP 6864240B2 JP 2018520811 A JP2018520811 A JP 2018520811A JP 2018520811 A JP2018520811 A JP 2018520811A JP 6864240 B2 JP6864240 B2 JP 6864240B2
Authority
JP
Japan
Prior art keywords
power supply
switch
power
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018520811A
Other languages
English (en)
Other versions
JPWO2017208888A1 (ja
Inventor
岡本　淳
淳 岡本
智靖 北浦
智靖 北浦
紘宜 武野
紘宜 武野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2017208888A1 publication Critical patent/JPWO2017208888A1/ja
Application granted granted Critical
Publication of JP6864240B2 publication Critical patent/JP6864240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本開示は、半導体集積回路装置における電源遮断技術に関する。
半導体集積回路装置の低消費電力化を実現するための技術の一つに、電源遮断技術がある。電源遮断技術とは、半導体集積回路装置の内部を複数の電源ドメイン（回路ブロック）に分割し、動作していない電源ドメインの電源を遮断することによって電力消費の原因となるリーク電流を抑制する技術である。電源遮断技術では、チップに配置される回路全体に対して設けられるグローバル電源配線と電源ドメインの回路に対して設けられるローカル電源配線との接続／遮断を切替制御する電源スイッチが用いられる。
特許文献１では、電源スイッチを複数備え、これら複数の電源スイッチをチェーン状に接続した構成が開示されている。電源遮断された電源ドメインへの電源供給を再開すると、電源ドメインに流れ込む電流（ラッシュカレント）が増加することによって、グローバル電源配線の電圧が低下し、半導体集積回路の装置の動作が不安定になる、という問題がある。特許文献１の技術では、チェーン状に接続した電源スイッチを順次オンすることによって、ラッシュカレントを抑制している。
特開２０１０−１５３５３５号公報
特許文献１のように複数の電源スイッチをチェーン状に接続した構成では、次のような問題がある。すなわち、電源ドメインの端近くの電源スイッチから順次オンすると、その電源スイッチの周囲に局所的に電源電圧降下が生じてしまい、これが周囲の電源ドメインへのノイズとして影響を与えてしまう。
本開示は、電源遮断技術を用いた半導体集積回路装置において、電源遮断された電源ドメインの電源復帰時において、当該電源ドメインへのラッシュカレントを抑制し、かつ、周囲の電源ドメインへの影響を回避することを目的とする。
本開示の態様では、半導体集積回路装置は、グローバル電源配線と、電源ドメインとを備え、前記電源ドメインは、ローカル電源配線と、前記ローカル電源配線と接続された複数のスタンダードセルと、複数の電源スイッチセルとを備え、前記複数の電源スイッチセルは、それぞれ、制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された、電源スイッチを備え、前記電源スイッチは、前記制御信号を順次伝達するようチェーン状に接続されることによってチェーン接続を構成しており、当該チェーン接続の先頭に位置し、前記電源ドメインの外部から前記制御信号が与えられる起点スイッチと、当該チェーン接続の終端に位置する少なくとも１つの終点スイッチとを含み、前記電源ドメインが占める領域の端までの距離は、前記起点スイッチの方が、いずれの前記終点スイッチよりも、大きい。
この態様によると、電源ドメインにおいて、グローバル電源配線とローカル電源配線とを電気的に接続するか否かを切替可能に構成された電源スイッチは、制御信号を順次伝達するようチェーン状に接続されており、チェーン接続を構成している。そして、電源ドメインが占める領域の端までの距離は、チェーン接続の先頭に位置し電源ドメイン外部から制御信号が与えられる起点スイッチの方が、チェーン接続の終端に位置する終点スイッチよりも、大きい。このため、起点スイッチがオンになったとき、その周囲に局所的に生じる電源電圧降下は、当該電源ドメインの周囲にある電源ドメインに影響をほとんど与えない。したがって、電源ドメインの電源復帰時において、電源ドメインへのラッシュカレントを抑制し、かつ、周囲の電源ドメインへの影響を回避することができる。
本開示の別の態様では、半導体集積回路装置は、グローバル電源配線と、電源ドメインとを備え、前記電源ドメインは、ローカル電源配線と、前記ローカル電源配線と接続された複数のスタンダードセルと、複数の電源スイッチセルとを備え、前記複数の電源スイッチセルは、それぞれ、制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された、電源スイッチを備え、前記電源スイッチは、前記制御信号が前記グローバル電源配線と前記ローカル電源配線とを電気的に順次接続するように構成されており、最初に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する起点スイッチと、最後に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する少なくとも１つの終点スイッチとを含み、前記電源ドメインが占める領域の端までの距離は、前記起点スイッチの方が、いずれの前記終点スイッチよりも、大きい。
この態様によると、電源ドメインにおいて、グローバル電源配線とローカル電源配線とを電気的に接続するか否かを切替可能に構成された電源スイッチは、制御信号がグローバル電源配線とローカル電源配線とを電気的に順次接続するように構成されている。そして、電源ドメインが占める領域の端までの距離は、最初にグローバル電源配線とローカル電源配線とを電気的に接続する起点スイッチの方が、最後にグローバル電源配線とローカル電源配線とを電気的に接続する終点スイッチよりも、大きい。このため、起点スイッチがオンになったとき、その周囲に局所的に生じる電源電圧降下は、当該電源ドメインの周囲にある電源ドメインに影響をほとんど与えない。したがって、電源ドメインの電源復帰時において、電源ドメインへのラッシュカレントを抑制し、かつ、周囲の電源ドメインへの影響を回避することができる。
本開示によると、電源遮断技術を用いた半導体集積回路装置について、電源遮断された電源ドメインの電源復帰時において、当該電源ドメインへのラッシュカレントを抑制し、かつ、周囲の電源ドメインへの影響を回避することができる。
実施形態に係る半導体集積回路装置の全体構成を模式的に示す平面図 実施形態に係る電源ドメインのレイアウト構成を示す平面図 （ａ）は電源スイッチセルの回路構成例、（ｂ）は（ａ）の電源スイッチセルの接続形態 第１実施形態における電源スイッチのチェーン接続の構成 （ａ）〜（ｃ）は電源スイッチのチェーン接続の例を示す概念図 第１実施形態における電源スイッチのチェーン接続の他の構成例 第１実施形態の変形例における電源スイッチのチェーン接続の構成 第２実施形態における電源スイッチのチェーン接続の構成 （ａ）は電源スイッチセルの回路構成例、（ｂ）は（ａ）の電源スイッチセルの接続形態 （ａ），（ｂ）は第３実施形態における電源スイッチのチェーン接続の例を示す概念図 （ａ），（ｂ）は第４実施形態における電源スイッチのチェーン接続の例を示す概念図 図１１（ａ）に対応する電源スイッチのチェーン接続の構成 図１１（ｂ）に対応する電源スイッチのチェーン接続の構成
以下、実施の形態について、図面を参照して説明する。
（第１実施形態）
図１は実施形態に係る半導体集積回路装置の全体構成を模式的に示す平面図である。図１に示す半導体集積回路装置１は、内部回路が形成されたコア領域２と、コア領域２の周囲に設けられ、インターフェイス回路（ＩＯ回路）が形成されたＩＯ領域３とを備えている。コア領域２には、当該コア領域２に電源電位および接地電位を供給するためのグローバル電源配線（図示せず）が、全体にわたって設けられている。グローバル電源配線は例えばメッシュ状に構成されている。また図１では図示を簡略化しているが、ＩＯ領域３には、コア領域２を囲むように、インターフェイス回路を構成する複数のＩＯセル４が配置されている。
図１では、コア領域２に、電源ドメイン（Power Domain）ＰＤ１〜ＰＤ４が配置されている。電源ドメインＰＤ１〜ＰＤ４にはそれぞれ、電源電位および接地電位を供給するローカル電源配線（図示せず）が設けられている。そして、各電源ドメインＰＤ１〜ＰＤ４は、グローバル電源配線とローカル電源配線とを電気的に接続するか否かを制御信号によって切替可能に構成された複数の電源スイッチを備えている。制御信号は例えば、電源遮断を制御する制御ブロックから送られる。制御信号によって複数の電源スイッチを切り替えることによって、電源ドメインＰＤ１〜ＰＤ４毎に、電源供給／遮断の制御を行うことができる。本実施形態では、電源スイッチは、電源電位を供給するグローバル電源配線と電源電位を供給するローカル電源配線との間に設けられているものとする。なお、電源スイッチは、接地電位を供給するグローバル電源配線と接地電位を供給するローカル電源配線との間に設けてもよい。
図２は図１の半導体集積回路装置における電源ドメインＰＤ１〜ＰＤ４のいずれか１つを拡大した図である。図２では電源ドメインのレイアウトを簡略化して図示している。図２では、複数のスタンダードセル６がＸ方向（図面横方向）に並べて配置されており、複数のスタンダードセル６を備えたスタンダードセル列７が、Ｙ方向（図面縦方向）に複数列並べて配置されている。スタンダードセル６は、例えばインバータや論理回路等の機能を有する基本回路素子であり、スタンダードセル６を組み合わせて配置配線することによって、所定の機能を実現する回路ブロックを設計・製造することができる。スタンダードセル６は、Ｐ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタ（ＰＭＯＳ）が形成されるＮ型領域とＮ型ＭＯＳトランジスタ（ＮＭＯＳ）が形成されるＰ型領域とをそれぞれ有している。本開示では、スタンダードセル６は、Ｎ型領域とＰ型領域とがＹ方向に並べて配置されており、かつ、スタンダードセル列７は、１行おきに、Ｎ型領域とＰ型領域との並びが反転しているものとする。なお、スタンダードセル６の内部構造については図示を省略している。
スタンダードセル列７同士の間に、スタンダードセル６に電源電位を供給するローカル電源配線８（右横にＶＶＤＤと記す）と、スタンダードセル６に接地電位を供給するローカル電源配線９（右横にＶＳＳと記す）とが、交互に、配置されている。ローカル電源配線８，９はともに、Ｘ方向に延びるように配置されている。ローカル電源配線８は、そのＹ方向両側のスタンダードセル列７に電源電位を供給する。また、ローカル電源配線９は、そのＹ方向両側のスタンダードセル列７に接地電位を供給する。
スタンダードセル列７やローカル電源配線８，９の上層に、電源電位を供給するグローバル電源配線１１（下にＶＤＤと記す）と、接地電位を供給するグローバル電源配線１２（下にＶＳＳと記す）とが、Ｙ方向に延びるように配置されている。また、スタンダードセル列７やローカル電源配線８，９の上層に、Ｙ方向に延びるように配置されたローカル電源配線１３（下にＶＶＤＤと記す）が設けられている。ローカル電源配線１３は、電源供給を強化するために設けられており、ビア構造１６を介して、その下方を通過するローカル電源配線８と接続されている。また、グローバル電源配線１２は、ビア構造１７を介して、その下方を通過するローカル電源配線９と接続されている。
そして、各ローカル電源配線８に対して、電源スイッチセル２０（ハッチを付している）が設けられている。電源スイッチセル２０は、スタンダードセル６に対する電源供給を遮断するか否かを制御するものであり、制御信号に応じて、ローカル電源配線８と、グローバル電源配線１１とを電気的に接続するか否かを切替可能に構成された電源スイッチ２１を有する。ここでは、電源スイッチセル２０はダブルハイトセルであるものとしている。電源スイッチセル２０は、グローバル電源配線１１とローカル電源配線８とが平面視で交差する箇所において、当該グローバル電源配線１１とローカル電源配線８との間に、設けられている。ただし、グローバル電源配線１１とローカル電源配線８とが平面視で交差する箇所であっても、電源スイッチセル２０が配置されていない箇所がある。
なお、図２では、電源供給元から電源スイッチセル２０までの電源配線、すなわちグローバル電源配線１１には「ＶＤＤ」と記しており、電源スイッチセル２０を経由した後の電源配線、すなわちローカル電源配線８，１３には「ＶＶＤＤ」と記している。ただし、ＶＤＤとＶＶＤＤは、電源スイッチ２１が接続状態にある場合において、電源電位は同一である。
なお、図２の構成では、グローバル電源配線１１は平面視において電源スイッチセル２０と重なりを有しているものとしたが、これに限られるものではない。ただし、電源スイッチセル２０をグローバル電源配線１１の下方に配置した場合、電源スイッチセル２０の入力端子とグローバル電源配線１１との間の配線やビア等の経路における抵抗値が小さくなるため、電源電圧の電圧降下が抑制される。
また、図２の構成では、ローカル電源配線１３はグローバル電源配線１１の隣りにそれぞれ並べて配置しているが、これに限られるものではない。例えば、ローカル電源配線１３をグローバル電源配線１１から間隔を空けて配置し、電源スイッチセル２０と平面視で重ならないようにしてもかまわない。また、一部のグローバル電源配線１１には、ローカル電源配線１３を隣りに並べないようにしてもよい。また、図２の構成では、ローカル電源配線１３は、下方を通過する全てのローカル電源配線８と電気的に接続しているが、これに限られるものではない。例えば、下方を通過するローカル電源配線８の一部のみと電気的に接続するものとしてもよい。
図３（ａ）は電源スイッチセル２０の回路構成例であり、図３（ｂ）は電源スイッチセル２０の接続形態を示す図である。図３（ａ）に示すように、電源スイッチセル２０は１個の電源スイッチ２１を含み、電源スイッチ２１は、直列に接続されたインバータ２１１，２１２とＰ型トランジスタ２１３とを有する。制御信号ＣＴＲは、ノードＩＮに与えられ、インバータ２１１，２１２を経由してノードＯＵＴから出力される。Ｐ型トランジスタ２１３は、ゲートがインバータ２１１，２１２の間の中間ノードと接続されており、ソースがノードＶＤＤと接続され、ドレインがノードＶＶＤＤと接続されている。制御信号ＣＴＲがハイレベルのとき、インバータ２１１，２１２の間の中間ノードの電位はローレベルになり、Ｐ型トランジスタ２１３はオン状態（導通状態）になる。一方、制御信号ＣＴＲがローレベルのとき、インバータ２１１，２１２の間の中間ノードの電位はハイレベルになり、Ｐ型トランジスタ２１３はオフ状態（非導通状態）になる。すなわち、電源スイッチ２１は、ノードＶＤＤとノードＶＶＤＤとの間の導通／遮断を、制御信号ＣＴＲによって切替可能である。
図３（ｂ）に示すように、電源スイッチセル２０は、ノードＶＤＤがグローバル電源配線１１と接続され、ノードＶＶＤＤがローカル電源配線８と接続されている。したがって、電源スイッチ２１は、制御信号ＣＴＲに応じて、グローバル電源配線１１とローカル電源配線８とを電気的に接続するか否かを切替可能に構成されている。また、電源スイッチ２１は、制御信号ＣＴＲを順次伝達するようチェーン状に接続されている。本開示では、複数の電源スイッチが制御信号を順次伝達するようチェーン状に接続された構成のことを、「チェーン接続」という。
図４は本実施形態における電源スイッチ２１のチェーン接続の例を示す平面図である。図４では、図２の電源ドメインのレイアウトから、グローバル電源配線１１，１２およびローカル電源配線１３を省いており、また、スタンダードセル６の図示も省略している。図４において、電源スイッチ２１から他の電源スイッチ２１に向かう矢印は、制御信号ＣＴＲの伝達を意味している。なお、実際には、制御信号ＣＴＲの伝達は、Ｘ方向またはＹ方向に延びる信号配線によって実現される。また、ＢＥは、ドメイン端、すなわち当該電源ドメインが占める領域の端である。
図４のチェーン接続では、電源ドメインの外部から与えられる制御信号ＣＴＲは、まず電源ドメインのほぼ中央にある電源スイッチ２１ａに与えられている。その後、制御信号ＣＴＲは、電源ドメインの中央部から周辺部に向かって、各電源スイッチ２１をスパイラル状に順に経由して、伝達されている。制御信号ＣＴＲが最後に伝達されるのは、図面右下の電源スイッチ２１ｂである。言い換えると、図４のチェーン接続は、制御信号ＣＴＲを順次伝達する複数の電源スイッチ２１がスパイラル状に配置された構造を含む。
ここで、電源スイッチ２１について、ドメイン端ＢＥを構成する電源ドメインの辺のうち最も近い辺までの距離を、ドメイン端ＢＥまでの距離と定義する。そして、チェーン接続の先頭に位置する電源スイッチ２１ａ（起点スイッチ）と、チェーン接続の終端に位置する電源スイッチ２１ｂ（終点スイッチ）に着目する。起点スイッチ２１ａは、ドメイン端ＢＥのうち図面上側の辺が最も近いので、図４のＤ１がドメイン端ＢＥまでの距離となる。一方、終点スイッチ２１ｂは、ドメイン端ＢＥのうち図面下側の辺が最も近いので、距離Ｄ２がドメイン端ＢＥまでの距離となる。図４から明らかに、
Ｄ１＞Ｄ２
である。すなわち、ドメイン端ＢＥまでの距離は、起点スイッチ２１ａの方が、終点スイッチ２１ｂよりも、大きい。
図４のような構成によると、電源復帰する電源ドメインの周囲に対する電源電圧降下の影響を抑制することができる。すなわち、電源遮断状態にあった電源ドメインの電源を復帰させるとき、まず、電源ドメインの中央部に位置する起点スイッチ２１ａがオンになる。このとき、遮断されていた電流が急激に電源ドメインに供給されるため大電流が発生し、グローバル電源配線１１に電源電圧降下が発生する。ところが、起点スイッチ２１ａはドメイン端ＢＥまでの距離が大きいため、グローバル電源配線１１に発生した電源電圧降下の影響は、他の電源ドメインにほとんど及ぼさない。その後、起点スイッチ２１ａの周囲から順次、電源スイッチ２１がオンしていき、最後に周辺部に位置する終点スイッチ２１ｂがオンする。その頃には、電源復帰当初に発生した大電流は収まっているため、他の電源ドメインに対する影響はほとんどない。
また、電源スイッチ２１を中央部から周辺部に向かってスパイラル状に接続することによって、制御信号ＣＴＲを伝達する信号配線の配線長を短くすることができる。このため、配線面積を増大させることなく、電源ドメインの周囲に対する電源電圧降下の影響を抑制できる。また、電源スイッチ２１がオンしたとき、この電源スイッチ２１が接続されたローカル電源配線８における電源電圧の上昇が期待できる。このため、オンした電源スイッチ２１の近傍にある電源スイッチ２１が順次オンすることによって、電源スイッチ２１がオンする際のグローバル電源配線１１とローカル電源配線８との電圧差が小さくなる。これにより、電源電圧変動によるノイズをさらに抑制することができる。
なお、図４の構成では、チェーン接続の全体にわたって、電源スイッチ２１をスパイラル状に接続しているが、これに限られるものではない。例えば、チェーン接続の一部において、電源スイッチ２１をスパイラル状に接続した構成としてもかまわない。
図５は電源スイッチのチェーン接続の例を示す概念図である。図５（ａ）は電源スイッチ２１をスパイラル状に接続した形態であり、電源スイッチ２１の個数は異なるが、図４に示した構成に相当する。
図５（ｂ）は電源スイッチ２１を放射型に接続したものである。起点となる電源スイッチ２１から、制御信号ＣＴＲが、その周囲にある複数（図５（ｂ）では８個）の電源スイッチ２１に分岐して伝達され、さらに電源ドメインの周囲に向かって制御信号ＣＴＲが伝達されている。終点となる電源スイッチ２１は複数（図５（ｂ）では８個）ある。ただし、ドメイン端からの距離は、起点となる電源スイッチ２１の方が、終点となるいずれの電源スイッチ２１よりも大きい。
図５（ｃ）は電源スイッチ２１を２系統に分岐して接続したものである。起点となる電源スイッチ２１から、制御信号ＣＴＲが、その上下にある２個の電源スイッチ２１に分岐して伝達され、さらに電源ドメインの周囲に向かって制御信号ＣＴＲが伝達されている。終点となる電源スイッチ２１は２個である。ただし、ドメイン端からの距離は、起点となる電源スイッチ２１の方が、終点となるいずれの電源スイッチ２１よりも大きい。
図５（ｂ）および（ｃ）に示すように、電源スイッチのチェーン接続は、制御信号ＣＴＲを１個の電源スイッチ２１から複数の電源スイッチ２１に分岐して伝達する分岐構造を含んでいてもよい。分岐構造を含むことによって、制御信号ＣＴＲを電源ドメイン全体に伝達するのに要する時間を短縮することができる。なお、図５（ｂ）および（ｃ）では、起点となる電源スイッチ２１から制御信号ＣＴＲを分岐させるものとしたが、これに限られるものではなく、チェーン接続の中途にある電源スイッチ２１から制御信号ＣＴＲを分岐させてもかまわない。すなわち、本開示における「チェーン接続」は、制御信号を１個の電源スイッチから複数の電源スイッチに分岐して伝達する分岐構造を含んでいてもよい。
図６は本実施形態における電源スイッチのチェーン接続の他の構成例である。図６の例では、電源スイッチ２１のチェーン接続は、２つの部分に分かれている。すなわち、制御信号ＣＴＲ１が与えられる電源スイッチ２１ａから、電源スイッチ２１ｇまでの部分（第１チェーン）と、制御信号ＣＴＲ２が与えられる電源スイッチ２１ｈから、電源スイッチ２１ｂまでの部分（第２チェーン）である。
まず、電源ドメインの外部から制御信号ＣＴＲ１が与えられ、制御信号ＣＴＲ１は電源スイッチ２１ａから順次、第１チェーンを経由して伝達され、電源スイッチ２１ｇまで伝達される。その後に、電源ドメインの外部から制御信号ＣＴＲ２が与えられ、制御信号ＣＴＲ２は電源スイッチ２１ｈから順次、第２チェーンを経由して伝達され、電源スイッチ２１ｂまで伝達される。すなわち、図６では、電源スイッチ２１は、制御信号ＣＴＲ１，ＣＴＲ２がグローバル電源配線１１とローカル電源配線８とを電気的に順次接続するように、構成されている。そして、電源スイッチ２１ａが、最初にグローバル電源配線１１とローカル電源配線８とを電気的に接続する起点スイッチに相当し、電源スイッチ２１ｂが、最後にグローバル電源配線１１とローカル電源配線８とを電気的に接続する終点スイッチに相当する。そして、ドメイン端ＢＥまでの距離は、起点スイッチ２１ａの方が、終点スイッチ２１ｂよりも、大きい。
このような構成でも、図４の構成と同様の効果が得られる。さらに、制御信号ＣＴＲ１が第１チェーンにおける最後の電源スイッチ２１ｇに伝達されてから、制御信号ＣＴＲ２を電源ドメインに与えるまでの間に遅延時間を設けることによって、第２チェーンの電源スイッチ２１がオン状態になるまでにローカル電源配線８の電源電圧の上昇を図ることができる。したがって、ラッシュカレントの発生をより抑制することができる。
このように、本開示では、電源スイッチ２１のチェーン接続は、複数の部分に分かれて構成されていてもよい。
（変形例）
上述の実施形態では、電源ドメインの形状は矩形であるものとしたが、電源ドメインの形状は矩形以外であってもかまわない。この場合も、上述の実施形態と同様の作用効果が得られる。
図７は本実施形態における電源スイッチ２１のチェーン接続の他の例を示す平面図である。図７では、図４と同様に、グローバル電源配線、ローカル電源配線、およびスタンダードセルの図示を省略している。また、電源スイッチ２１から他の電源スイッチ２１に向かう矢印は、制御信号ＣＴＲの伝達を意味している。また、ＢＥは、ドメイン端、すなわち当該電源ドメインが占める領域の端である。
図７のチェーン接続は、制御信号ＣＴＲを順次伝達する複数の電源スイッチ２１が、スパイラル状に配置された構造を含む。また図７の例では、電源ドメインの形状は、矩形ではなく、矩形から一部を切り欠いたような形状である。図７の例では、起点スイッチ２１ａは、ドメイン端ＢＥのうち図面右下切り欠き部分の側辺が最も近いので、図７のＤ１Ａがドメイン端ＢＥまでの距離となる。一方、終点スイッチ２１ｂは、ドメイン端ＢＥのうち図面右下切り欠き部分の上辺が最も近いので、図７の距離Ｄ２Ａが、ドメイン端ＢＥまでの距離となる。図７から明らかに、
Ｄ１Ａ＞Ｄ２Ａ
である。図７のような構成でも、電源復帰する電源ドメインの周囲に対する電源電圧降下の影響を抑制することができる。
（第２実施形態）
第２実施形態では、電源ドメインが、その領域内にマクロブロックを含むものとする。すなわち、スタンダードセル領域とマクロブロックを含む電源ドメインの全体について、ローカル電源配線とグローバル電源配線とを電気的に接続するか否かが制御信号によって切替可能に構成されている。マクロブロックとしては、例えば、ＳＲＡＭなどのメモリブロックがある。
図８は第２実施形態における電源スイッチ２１のチェーン接続の例を示す平面図である。図８に示す電源ドメインは、その領域内にマクロブロック５を含んでいる。図８では、グローバル電源配線、ローカル電源配線、およびスタンダードセルの図示を省略している。また、電源スイッチ２１から他の電源スイッチ２１に向かう矢印は、制御信号ＣＴＲの伝達を意味している。
ここで、マクロブロックは通常、電源電圧降下を未然に抑制するために、電源配線が潤沢に敷設されていることが多く、電源配線のインピーダンスが低い。このため、マクロブロック近辺に配置された電源スイッチがオンになると、たとえその電源スイッチが電源ドメインの端から遠く離れていたとしても、マクロブロックの低インピーダンスの電源配線を経由して、電源ドメインの周囲に対して大きな影響を及ぼす可能性がある。したがって、電源ドメインがマクロブロックを含む場合には、電源スイッチの配置は、マクロブロックが占める領域を考慮して行うことが好ましい。
したがって本実施形態では、電源ドメインの領域の端ではなく、電源ドメインからマクロブロックを除いた領域の端を意識して、電源スイッチを配置するものとする。図８において、ＢＥＸは、当該電源ドメインが占める領域のうちマクロブロック５を除いた領域の端（領域端）である。すなわち、本実施形態では、電源ドメインがマクロブロック５を含むとき、電源ドメインのうちマクロブロック５を除いた領域を、電源ドメインが占める領域とみなす。
図８のチェーン接続は、制御信号ＣＴＲを順次伝達する複数の電源スイッチ２１が、スパイラル状に配置された構造を含む。図８の例では、起点スイッチ２１ａは、領域端ＢＥＸのうちマクロブロック５の側辺が最も近いので、図８のＤ１Ｂが、領域端ＢＥＸまでの距離となる。一方、終点スイッチ２１ｂは、領域端ＢＥＸのうちマクロブロック５の上辺が最も近いので、図８のＤ２Ｂが、領域端ＢＥＸまでの距離となる。図８から明らかに、
Ｄ１Ｂ＞Ｄ２Ｂ
である。電源ドメインがマクロブロックを含む場合は、図８のような構成にすることによって、電源復帰する電源ドメインの周囲に対する電源電圧降下の影響を抑制することができる。
（第３実施形態）
第１実施形態では、電源スイッチセル２０は１個の電源スイッチ２１を含むものとした。本実施形態では、電源スイッチセルは駆動能力が異なる２個のスイッチを含むものとする。
図９（ａ）は電源スイッチセル２５の回路構成例であり、図９（ｂ）は電源スイッチセル２５の接続形態を示す図である。図９（ａ）に示すように、電源スイッチセル２５は第１および第２電源スイッチ２６，２７を含む。ここでは、第１電源スイッチ２６の方が、第２電源スイッチ２７よりも駆動能力が低いものとする。
第１電源スイッチ２６は、直列に接続されたインバータ２６１，２６２とＰ型トランジスタ２６３とを有する。第１制御信号ＣＴＲ１がノードＩＮＷに与えられ、インバータ２６１，２６２を経由してノードＯＵＴＷから出力される。Ｐ型トランジスタ２６３は、ゲートがインバータ２６１，２６２の間の中間ノードと接続されており、ソースがノードＶＤＤと接続され、ドレインがノードＶＶＤＤと接続されている。第１制御信号ＣＴＲ１がハイレベルのとき、インバータ２６１，２６２の間の中間ノードの電位はローレベルになり、Ｐ型トランジスタ２６３はオン状態になる。一方、第１制御信号ＣＴＲ１がローレベルのとき、インバータ２６１，２６２の間の中間ノードの電位はハイレベルになり、Ｐ型トランジスタ２６３はオフ状態になる。すなわち、第１電源スイッチ２６は、ノードＶＤＤとノードＶＶＤＤとの間の導通／遮断が、第１制御信号ＣＴＲ１によって切替可能である。
第２電源スイッチ２７は、直列に接続されたインバータ２７１，２７２とＰ型トランジスタ２７３とを有する。第２制御信号ＣＴＲ２がノードＩＮＳに与えられ、インバータ２７１，２７２を経由してノードＯＵＴＳから出力される。Ｐ型トランジスタ２７３は、ゲートがインバータ２７１，２７２の間の中間ノードと接続されており、ソースがノードＶＤＤと接続され、ドレインがノードＶＶＤＤと接続されている。第２制御信号ＣＴＲ２がハイレベルのとき、インバータ２７１，２７２の間の中間ノードの電位はローレベルになり、Ｐ型トランジスタ２７３はオン状態になる。一方、第２制御信号ＣＴＲ２がローレベルのとき、インバータ２７１，２７２の間の中間ノードの電位はハイレベルになり、Ｐ型トランジスタ２７３はオフ状態になる。すなわち、第２電源スイッチ２７は、ノードＶＤＤとノードＶＶＤＤとの間の導通／遮断が、第２制御信号ＣＴＲ２によって切替可能である。
図９（ｂ）に示すように、電源スイッチセル２５は、ノードＶＤＤがグローバル電源配線１１と接続され、ノードＶＶＤＤがローカル電源配線８と接続されている。したがって、第１電源スイッチ２６は、第１制御信号ＣＴＲ１に応じて、グローバル電源配線１１とローカル電源配線８とを電気的に接続するか否かを切替可能に構成されている。第２電源スイッチ２７は、第２制御信号ＣＴＲ２に応じて、グローバル電源配線１１とローカル電源配線８とを電気的に接続するか否かを切替可能に構成されている。また、第１電源スイッチ２６は、第１制御信号ＣＴＲ１を順次伝達するようチェーン状に接続されており、第２電源スイッチ２７は、第２制御信号ＣＴＲ２を順次伝達するようチェーン状に接続されている。
そして、本実施形態では、第１および第２電源スイッチ２６，２７は、それぞれ、第１実施形態における電源スイッチ２１と同様に、電源ドメインに配置されているものとする。すなわち、第１電源スイッチ２６は、第１制御信号ＣＴＲ１を順次伝達するようチェーン状に接続されることによって第１チェーン接続を構成している。第１チェーン接続は例えば、第１制御信号ＣＴＲ１を順次伝達する複数の第１電源スイッチ２６がスパイラル状に配置された構造を含む。そして、第１チェーン接続において、電源ドメインが占める領域の端までの距離は、起点スイッチの方が、いずれの終点スイッチよりも、大きい。また、第２電源スイッチ２７は、制御信号ＣＴＲ２を順次伝達するようチェーン状に接続されることによって第２チェーン接続を構成している。第２チェーン接続は例えば、第２制御信号ＣＴＲ２を順次伝達する複数の第２電源スイッチ２７がスパイラル状に配置された構造を含む。そして、第２チェーン接続において、電源ドメインが占める領域の端までの距離は、起点スイッチの方が、いずれの終点スイッチよりも、大きい。これにより、第１実施形態と同様に、電源ドメインが電源復帰する際の、当該電源ドメインの周囲に対する電源電圧降下の影響を抑制することができる。
また、第２制御信号ＣＴＲ２は、第１制御信号ＣＴＲ１よりも遅れて、電源ドメインに与えられるのが好ましい。これにより、駆動能力が低い第１電源スイッチ２６が、駆動能力が高い第２電源スイッチ２７よりも先にオン状態になるので、第１電源スイッチ２６が順次オン状態になる際には、その駆動能力が低いためラッシュカレントが抑制される。さらに、第１電源スイッチ２６によってローカル電源配線の電源電圧が上昇した後に第２電源スイッチ２７が順次オン状態になるため、ラッシュカレントがさらに抑制される。したがって、当該電源ドメインの周囲に対する電源電圧降下の影響をさらに抑制することができる。
また、第１チェーン接続と第２チェーン接続とにおいて、起点スイッチの位置は同一であってもよいし、異なっていてもよい。また、第１チェーン接続と第２チェーン接続とにおいて、終点スイッチの位置は同一であってもよいし、異なっていてもよい。また、第１チェーン接続における第１電源スイッチ２６の接続順と、第２チェーン接続における第２電源スイッチ２７の接続順とは、同一であってもよいし、異なっていてもよい。
図１０は第１および第２電源スイッチ２６，２７の接続形態の例を示す概念図である。図１０（ａ）の例では、第１チェーン接続と第２チェーン接続とにおいて、起点スイッチの位置は同一であり、終点スイッチの位置もまた同一である。さらに、第１チェーン接続における第１電源スイッチ２６の接続順と、第２チェーン接続における第２電源スイッチ２７の接続順とは、同一である。また、第２制御信号ＣＴＲ２は、第１制御信号ＣＴＲ１が終点スイッチに伝達された後、電源ドメインに与えられる。
また、図１０（ｂ）の例では、第１チェーン接続と第２チェーン接続とにおいて、起点スイッチの位置は異なっており、終点スイッチの位置もまた異なっている。さらに、第１チェーン接続における第１電源スイッチ２６の接続順と、第２チェーン接続における第２電源スイッチ２７の接続順とは、異なっている。また、第２制御信号ＣＴＲ２は、第１制御信号ＣＴＲ１が終点スイッチに伝達された後、電源ドメインに与えられる。
また、第１実施形態において図６に示した構成と同様に、第１電源スイッチ２６の第１チェーン接続や、第２電源スイッチ２７の第２チェーン接続は、複数の部分に分かれて構成されていてもよい。この場合に、第１電源スイッチ２６がグローバル電源配線１１とローカル電源配線８とを電気的に接続する順と、第２電源スイッチ２７がグローバル電源配線１１とローカル電源配線８とを電気的に接続する順とは、同一であってもよいし、異なっていてもよい。
（第４実施形態）
上述の実施形態のように、起点スイッチを、電源ドメインの端、あるいは、マクロブロックを除いた領域の端から離して配置した場合には、電源ドメインの外部から起点スイッチまで制御信号を伝播させる信号配線の配線長が長くなる。これにより、制御信号の遅延が大きくなってしまう可能性がある。本実施形態では、制御信号の遅延を抑制するために、電源ドメインの外部から起点スイッチまでの信号配線において、他の電源スイッチやバッファによる中継を行うものとする。
図１１は第４実施形態における電源スイッチのチェーン接続の例を示す概念図である。図１１（ａ）の例では、制御信号ＣＴＲを起点スイッチに伝播させる信号経路において、他の電源スイッチ２１ｃが制御信号ＣＴＲを中継している。この場合、実際には、電源スイッチ２１ｃがチェーン接続の起点となっている、と見ることができる。図１１（ｂ）の例では、制御信号ＣＴＲを起点スイッチに伝播させる信号経路において、バッファ回路の一例であるＡＯＢ(Always-On-Buffer)３０が制御信号ＣＴＲを中継している。図１１（ｃ）はＡＯＢ３０の回路構成例である。図１１（ｃ）では、ＡＯＢ３０は、直列に接続されたインバータ３０１，３０２を備えている。
図１２は図１１（ａ）の例に対応する、電源スイッチのチェーン接続の構成例である。図１２の構成例では、電源スイッチ２１ｃは、起点スイッチ２１ａと電源ドメインの図面下側の辺との間に配置されている。電源スイッチ２１ｃは、ドメイン端ＢＥのうち図面下側の辺に最も近いので、図１２のＤ３がドメイン端ＢＥまでの距離となる。図１２から明らかに、
Ｄ１＞Ｄ３＞Ｄ２
である。なお、実際には電源スイッチ２１ｃがチェーン接続の起点になっているので、ドメイン端ＢＥまでの距離は、第１スイッチとしての起点スイッチ２１ａの方が、起点スイッチとしての電源スイッチ２１ｃよりも、大きい。また、ドメイン端ＢＥまでの距離は、電源スイッチ２１ｃの方が、終点スイッチ２１ｂよりも大きい。
図１３は図１１（ｂ）の例に対応する、電源スイッチのチェーン接続の構成例である。図１３の構成例では、ＡＯＢ３０は、起点スイッチ２１ａと電源ドメインの図面下側の辺との間に配置されている。ただし、ＡＯＢ３０はローカル電源配線８（ＶＶＤＤ）に接続されていないので、周囲への影響はなく、このため配置位置に制約はない。
本実施形態によると、電源ドメインの外部から電源スイッチのチェーン接続に与える制御信号ＣＴＲについて、その遅延を抑制することができる。
なお、図３に示したスイッチセル２０や図９に示したスイッチセル２５の構成はあくまでも一例であり、スイッチセル２０は、制御信号に応じて、ローカル電源配線８とグローバル電源配線１１とを電気的に接続するか否かを切替可能に構成された電源スイッチを備えていればよい。例えば図３（ａ）において、インバータ２１１，２１２に代えてバッファを用いてもよい。この場合は、制御信号の論理と接続／遮断との関係が上で説明したものと逆になる。また、スイッチセル２０，２５はダブルハイトセルとしたが、これに限られるものではなく、例えばシングルハイトセルとしてもよい。
本開示では、電源遮断技術を用いた半導体集積回路装置について、電源遮断された電源ドメインの電源復帰時において、当該電源ドメインへのラッシュカレントを抑制し、かつ、周囲の電源ドメインへの影響を回避できるので、例えば、ＬＳＩの性能向上に有効である。
１ 半導体集積回路装置
５ マクロブロック
６ スタンダードセル
８ ローカル電源配線
１１ グローバル電源配線
２０ 電源スイッチセル
２１ 電源スイッチ
２１ａ 起点スイッチ
２１ｂ 終点スイッチ
２１ｃ 電源スイッチ
２５ 電源スイッチセル
２６ 第１電源スイッチ
２７ 第２電源スイッチ
３０ ＡＯＢ（バッファ回路）
ＰＤ１〜ＰＤ４ 電源ドメイン
ＢＥ 電源ドメインが占める領域の端
ＢＥＸ 電源ドメインのうちマクロブロックを除いた領域の端
ＣＴＲ 制御信号
ＣＴＲ１ 第１制御信号
ＣＴＲ２ 第２制御信号

Claims (20)

  1. グローバル電源配線と、
    電源ドメインとを備え、
    前記電源ドメインは、
    ローカル電源配線と、
    前記ローカル電源配線と接続された複数のスタンダードセルと、
    複数の電源スイッチセルとを備え、
    前記複数の電源スイッチセルは、それぞれ、
    制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された、電源スイッチを備え、
    前記電源スイッチは、前記制御信号を順次伝達するようチェーン状に接続されることによってチェーン接続を構成しており、当該チェーン接続の先頭に位置し、前記電源ドメインの外部から前記制御信号が与えられる起点スイッチと、当該チェーン接続の終端に位置する少なくとも１つの終点スイッチとを含み、
    前記電源ドメインが占める領域の端までの距離は、前記起点スイッチの方が、いずれの前記終点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記チェーン接続は、前記制御信号を順次伝達する複数の前記電源スイッチが、スパイラル状に配置された構造を含む
    ことを特徴とする半導体集積回路装置。
  3. 請求項１記載の半導体集積回路装置において、
    前記チェーン接続は、前記制御信号を１個の前記電源スイッチから複数の前記電源スイッチに分岐して伝達する分岐構造を含む
    ことを特徴とする半導体集積回路装置。
  4. 請求項１記載の半導体集積回路装置において、
    前記複数の電源スイッチは、前記起点スイッチから前記制御信号を受ける第１スイッチを含み、
    前記電源ドメインが占める領域の端までの距離は、前記第１スイッチの方が、前記起点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  5. 請求項１記載の半導体集積回路装置において、
    前記電源ドメインは、
    当該電源ドメインの外部から与えられた前記制御信号を前記起点スイッチに伝達する信号線に挿入された、バッファ回路を備える
    ことを特徴とする半導体集積回路装置。
  6. 請求項１記載の半導体集積回路装置において、
    前記電源ドメインは、マクロブロックを含み、
    前記電源ドメインのうち前記マクロブロックを除いた領域を、前記電源ドメインが占める領域とみなす
    ことを特徴とする半導体集積回路装置。
  7. 請求項１記載の半導体集積回路装置において、
    前記複数の電源スイッチセルは、それぞれ、
    第２制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された第２電源スイッチをさらに備え、
    前記第２電源スイッチは、前記第２制御信号を順次伝達するようチェーン状に接続されることによって第２チェーン接続を構成しており、当該第２チェーン接続の先頭に位置し、前記電源ドメインの外部から前記第２制御信号が与えられる第２起点スイッチと、当該第２チェーン接続の終端に位置する少なくとも１つの第２終点スイッチとを含み、
    前記電源ドメインが占める領域の端までの距離は、前記第２起点スイッチの方が、いずれの前記第２終点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  8. 請求項７記載の半導体集積回路装置において、
    前記起点スイッチと前記第２起点スイッチとは、同一の前記電源スイッチセルに含まれており、
    前記終点スイッチと前記第２終点スイッチとは、同一の前記電源スイッチセルに含まれている
    ことを特徴とする半導体集積回路装置。
  9. 請求項７記載の半導体集積回路装置において、
    前記チェーン接続における前記電源スイッチの接続順と、前記第２チェーン接続における前記第２電源スイッチの接続順とは、同一である
    ことを特徴とする半導体集積回路装置。
  10. 請求項７記載の半導体集積回路装置において、
    前記電源スイッチは、前記第２電源スイッチよりも、駆動能力が低く、
    前記第２制御信号は、前記制御信号よりも遅れて、前記電源ドメインに与えられる
    ことを特徴とする半導体集積回路装置。
  11. 請求項１０記載の半導体集積回路装置において、
    前記第２制御信号は、前記制御信号が前記終点スイッチに伝達された後に、前記電源ドメインに与えられる
    ことを特徴とする半導体集積回路装置。
  12. グローバル電源配線と、
    電源ドメインとを備え、
    前記電源ドメインは、
    ローカル電源配線と、
    前記ローカル電源配線と接続された複数のスタンダードセルと、
    複数の電源スイッチセルとを備え、
    前記複数の電源スイッチセルは、それぞれ、
    制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された、電源スイッチを備え、
    前記電源スイッチは、前記制御信号が前記グローバル電源配線と前記ローカル電源配線とを電気的に順次接続するように構成されており、最初に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する起点スイッチと、最後に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する少なくとも１つの終点スイッチとを含み、
    前記電源ドメインが占める領域の端までの距離は、前記起点スイッチの方が、いずれの前記終点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  13. 請求項１２記載の半導体集積回路装置において、
    前記制御信号を順次伝達する複数の前記電源スイッチが、スパイラル状に配置された構造が、設けられている
    ことを特徴とする半導体集積回路装置。
  14. 請求項１２記載の半導体集積回路装置において、
    前記制御信号を１個の前記電源スイッチから複数の前記電源スイッチに分岐して伝達する分岐構造が、設けられている
    ことを特徴とする半導体集積回路装置。
  15. 請求項１２記載の半導体集積回路装置において、
    前記複数の電源スイッチは、前記起点スイッチから前記制御信号を受ける第１スイッチを含み、
    前記電源ドメインが占める領域の端までの距離は、前記第１スイッチの方が、前記起点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  16. 請求項１２記載の半導体集積回路装置において、
    前記電源ドメインは、マクロブロックを含み、
    前記電源ドメインのうち前記マクロブロックを除いた領域を、前記電源ドメインが占める領域とみなす
    ことを特徴とする半導体集積回路装置。
  17. 請求項１２記載の半導体集積回路装置において、
    前記複数の電源スイッチセルは、それぞれ、
    第２制御信号に応じて、前記グローバル電源配線と前記ローカル電源配線とを電気的に接続するか否かを切替可能に構成された第２電源スイッチをさらに備え、
    前記第２電源スイッチは、前記第２制御信号が前記グローバル電源配線と前記ローカル電源配線とを電気的に順次接続するように構成されており、最初に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する第２起点スイッチと、最後に前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する少なくとも１つの第２終点スイッチとを含み、
    前記電源ドメインが占める領域の端までの距離は、前記第２起点スイッチの方が、いずれの前記第２終点スイッチよりも、大きい
    ことを特徴とする半導体集積回路装置。
  18. 請求項１７記載の半導体集積回路装置において、
    前記起点スイッチと前記第２起点スイッチとは、同一の前記電源スイッチセルに含まれており、
    前記終点スイッチと前記第２終点スイッチとは、同一の前記電源スイッチセルに含まれている
    ことを特徴とする半導体集積回路装置。
  19. 請求項１７記載の半導体集積回路装置において、
    前記電源スイッチが前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する順と、前記第２電源スイッチが前記グローバル電源配線と前記ローカル電源配線とを電気的に接続する順とは、同一である
    ことを特徴とする半導体集積回路装置。
  20. 請求項１７記載の半導体集積回路装置において、
    前記電源スイッチは、前記第２電源スイッチよりも、駆動能力が低く、
    前記第２制御信号は、前記制御信号よりも遅れて、前記電源ドメインに与えられる
    ことを特徴とする半導体集積回路装置。
JP2018520811A 2016-06-01 2017-05-22 半導体集積回路装置 Active JP6864240B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016110402 2016-06-01
JP2016110402 2016-06-01
JP2017088499 2017-04-27
JP2017088499 2017-04-27
PCT/JP2017/019019 WO2017208888A1 (ja) 2016-06-01 2017-05-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2017208888A1 JPWO2017208888A1 (ja) 2019-04-04
JP6864240B2 true JP6864240B2 (ja) 2021-04-28

Family

ID=60478554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018520811A Active JP6864240B2 (ja) 2016-06-01 2017-05-22 半導体集積回路装置

Country Status (3)

Country Link
US (1) US10693457B2 (ja)
JP (1) JP6864240B2 (ja)
WO (1) WO2017208888A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194007A1 (ja) 2018-04-05 2019-10-10 株式会社ソシオネクスト 半導体集積回路装置
JP7077816B2 (ja) * 2018-06-25 2022-05-31 株式会社ソシオネクスト 半導体装置
US10867104B2 (en) * 2018-08-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Isolation circuit between power domains
WO2020217400A1 (ja) * 2019-04-25 2020-10-29 株式会社ソシオネクスト 半導体装置
WO2020217396A1 (ja) * 2019-04-25 2020-10-29 株式会社ソシオネクスト 半導体装置
JP2021027110A (ja) * 2019-08-02 2021-02-22 キオクシア株式会社 半導体装置
KR20220000587A (ko) 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치
WO2022113282A1 (ja) * 2020-11-27 2022-06-02 株式会社ソシオネクスト 半導体集積回路装置の設計方法、半導体集積回路装置及びプログラム
US11676897B2 (en) 2021-05-26 2023-06-13 Qualcomm Incorporated Power gating switch tree structure for reduced wake-up time and power leakage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
JP5398257B2 (ja) * 2008-12-25 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及びそのスイッチトランジスタの制御方法
JP2011159810A (ja) * 2010-02-01 2011-08-18 Renesas Electronics Corp 半導体集積回路及びその制御方法
JP2011243794A (ja) * 2010-05-19 2011-12-01 Renesas Electronics Corp 半導体装置、電源スイッチの制御方法及びその設計方法
JP5404678B2 (ja) * 2011-03-10 2014-02-05 株式会社東芝 電源制御装置
JP2016035995A (ja) 2014-08-04 2016-03-17 株式会社東芝 半導体集積回路装置
US9891683B2 (en) * 2016-02-15 2018-02-13 Wipro Limited Methods and systems for memory initialization of an integrated circuit

Also Published As

Publication number Publication date
JPWO2017208888A1 (ja) 2019-04-04
WO2017208888A1 (ja) 2017-12-07
US20190123741A1 (en) 2019-04-25
US10693457B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
JP6864240B2 (ja) 半導体集積回路装置
JP4200926B2 (ja) 半導体集積回路
JP5528662B2 (ja) 半導体集積回路
JP6826292B2 (ja) 半導体集積回路装置
JP6898570B2 (ja) 半導体集積回路装置
KR101611888B1 (ko) 반도체 집적회로
US8499272B2 (en) Semiconductor device based on power gating in multilevel wiring structure
JP2009170707A (ja) 半導体集積回路、および、スイッチの配置配線方法
JP5038654B2 (ja) 半導体装置
US9621168B2 (en) Look-up table
JP2012227395A (ja) 半導体集積回路装置
WO2022186012A1 (ja) 半導体集積回路装置
JP2007095787A (ja) 半導体集積回路
US20080054985A1 (en) Signal generating and switching apparatus and method thereof
JP5519120B2 (ja) 半導体装置
JP2010010419A (ja) 半導体装置
JP5029272B2 (ja) 半導体集積回路
JP2004172184A (ja) クロック信号伝達回路
JP2008283039A (ja) 半導体装置
JP2007258226A (ja) 半導体集積回路
JP5542191B2 (ja) 半導体集積回路の製造方法
JP5842946B2 (ja) 半導体集積回路
JP4229207B2 (ja) 半導体集積回路
JP5549752B2 (ja) 半導体集積回路
CN114079453A (zh) 不具有耦接常开电源的布线路径的隔离电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210315

R150 Certificate of patent or registration of utility model

Ref document number: 6864240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150