KR100772269B1 - Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법 - Google Patents

Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법 Download PDF

Info

Publication number
KR100772269B1
KR100772269B1 KR1020060091809A KR20060091809A KR100772269B1 KR 100772269 B1 KR100772269 B1 KR 100772269B1 KR 1020060091809 A KR1020060091809 A KR 1020060091809A KR 20060091809 A KR20060091809 A KR 20060091809A KR 100772269 B1 KR100772269 B1 KR 100772269B1
Authority
KR
South Korea
Prior art keywords
supply line
cell
mtcmos
ground voltage
logic
Prior art date
Application number
KR1020060091809A
Other languages
English (en)
Inventor
차욱진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060091809A priority Critical patent/KR100772269B1/ko
Application granted granted Critical
Publication of KR100772269B1 publication Critical patent/KR100772269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/1189—Latch-up prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 집적회로의 표준셀 영역을 설계하는 기술에 관한 것으로, 전원전압 공급선과 가상접지전압 공급선 사이에 접속되고 제1문턱전압을 갖는 제1트랜지스터로 구성된 논리회로를 포함하는 논리셀 및 상기 가상접지전압(VGND) 공급선과 접지전압(Ground) 공급선 사이에 접속되고 상기 제1문턱전압보다 큰 제2문턱전압을 가지며 상기 논리회로의 동작 시에 턴온되고 비동작 시에 턴오프되는 제2트랜지스터를 포함하는 스위치셀로 구성되고 복수의 셀행을 가지는 반도체 집적회로의 표준셀 영역을 설계하는 방법에 있어서, 상기 스위치셀을 표준셀 영역에 배치하고, 자동배치배선(Place and Route)시에 전원접지전압 연결(PG-Connection)방식을 이용하여 전원전압 공급선(power rail)을 선가공(Pre-Routing)하여 배선을 완료하며, 이후 상기 논리셀들을 배열하는 것을 특징으로 한다. 본 발명에 의하면, 기존의 논리 셀들을 수정없이 이용함으로써, 보다 빠르게 설계 변경이 가능하여 점점 집적도가 높아지고 다기능화되는 나노급 반도체 소자의 MTCMOS 회로 설계를 보다 효율적으로 수행할 수 있다.
MTCMOS(multithreshold voltage CMOS), 표준 셀 영역, 논리셀, 스위치셀

Description

ＭＴＣＭＯＳ 반도체 집적회로의 설계방법{DESIGN METHOD OF MTCMOS SEMICONDUCTOR INTEGRATED CIRCUIT}
도 1은 종래의 누설전류감소를 위한 MTCMOS 회로를 도시한 도면,
도 2는 종래의 누설전류감소를 위한 MTCMOS 회로에서 수정된 로직셀을 도시한 도면,
도 3은 종래 기술에 따른 MTCMOS 표준셀 영역을 도시한 도면,
도 4는 본 발명의 바람직한 실시예에 따른 MTCMOS 회로를 도시한 도면,
도 5는 본 발명의 바람직한 실시예에 따른 MTCMOS 표준셀 영역을 도시한 도면.
본 발명은 MTCMOS(multithreshold voltage CMOS)회로에서의 반도체 집적회로의 설계기술에 관한 것으로서, 특히 저전력 MTCMOS의 누수전류를 감소(Power Gating)시키는데 적합한 MTCMOS 반도체 집적회로의 설계방법에 관한 것이다.
CMOS LSI에서는 소비전력이 전원전압의 2승에 비례하기 때문에, 전원전압을 내림으로써 저소비 전력화를 달성할 수 있으나 이 경우 전원전압을 감소시킴으로 인해 MOS 트랜지스터의 동작속도는 저하된다. 이러한 동작속도의 저하는 MOS 트랜지스터의 문턱전압(Vth)을 감소시킴으로써 극복할 수 있다. 그러나 이러한 경우 대기 시에 MOS 트랜지스터의 누설전류가 증가되는 문제점이 발생한다. 특히 나노급 반도체 소자에 있어 칩(chip)의 집적도, 사용주파수 등이 점차 증가함에 따라 칩이 소모하는 전력은 점차 증가하고 있는 반면에 낮아지는 문턱전압, 얇아지는 게이트 산화막(Tox) 두께 등에 기인한 누설전류는 거의 폭발적인 수준으로 증가하고 있다.
이러한 문제점을 해결하기 위해서 MTCMOS 회로가 이용되고 있다. MTCMOS 회로란 낮은 제1문턱전압을 가지는 CMOS 트랜지스터에 제1문턱전압보다 높은 제2문턱전압을 가지는 트랜지스터를 직렬로 연결시킨 회로로서, 상기 제2트랜지스터는 접지전압(Ground) 공급선과 가상접지전압(VGND) 공급선 사이 또는 전원전압 공급선과 가상전원전압 공급선 사이에 접속된다.
도 1은 종래의 누설전류감소를 위한 MTCMOS 회로를 도시한 도면이다.
도 1을 참조하면, 제1트랜지스터(Q1,Q2)가 전원전압(VDD)공급선 및 가상접지전압(VGND) 공급선에 접속되어 있고, 제2트랜지스터(Q3)는 접지전압(GND)공급선과 가상접지전압(VGND) 공급선 사이에 연결되어 있는 MTCMOS 회로가 나타나 있다. 이러한 MTCMOS 회로는 정상동작모드(normal operation mode)에서는 제2트랜지스터가 턴온되어 접지전압을 제1트랜지스터에 공급하나 정지모드(sleep mode)에서는 제2트랜지스터가 턴오프되면서 제1트랜지스터가 논리회로에의 접지전압의 공급이 차단되 며 이러한 대기시의 누설전류(standby leakage current)는 문턱전압이 높은 제2트랜지스터에 의해 억제된다. 여기서, 제1트랜지스터로 구성된 논리회로를 포함하는 부분은 논리셀(logic cell)(101)이 되며 제2트랜지스터를 포함하는 부분은 스위치셀(switch cell)(103)이 된다.
도 2는 종래의 누설전류감소를 위한 MTCMOS 회로에서 수정된 로직셀을 도시한 도면이다.
도 2는 도 1을 구체적으로 설명하기 위한 것으로서, 기존 논리셀(201)에 저전력 설계를 구현하기 위해서는 오른쪽의 논리셀(203)처럼 접지전압에 붙어있는 노드를 가상접지전압 공급선으로 전부 옮겨주어야 한다. 이로써 스위치셀(205)에 의해 누설전류를 차단하여 전력 소모를 줄이게 된다.
이와 같은 MTCMOS회로는 표준셀 영역에 추가됨으로써 MTCMOS 반도체 집적회로를 구성할 수 있다. 표준셀 영역에 MTCMOS회로를 추가하는 경우의 일반적인 배열방법을 도3에 나타내었다.
도 3은 종래 기술에 따른 MTCMOS 표준셀 영역을 도시한 도면이다.
도 3을 참조하면, MTCMOS회로가 포함된 표준셀 영역은 논리셀과 스위치셀을 기본단위로 하여 배열하되, 스위치셀들을 일정한 영역에 배열하고 논리셀들과는 표준셀 영역 내에서 셀행과 평행하게 배열된 레일(rail)형태의 가상접지공급선을 통하여 상호 연결되게끔 표준셀 영역을 수정한다.
그러나 상기된 바와 같이 동작하는 종래 기술에 의한 배열방법에 있어서는, MTCMOS 회로의 모든 논리셀들을 수정해야 하므로, 셀 라이브러리의 변경이 매우 번거롭고 많은 시간이 소요된다는 문제점이 있었다.
본 발명은 상술한 종래 기술의 한계를 극복하기 위한 것으로, 논리 셀의 수정 없이 스위치 셀의 전력라인만을 수정하여 저전력 MTCMOS를 설계할 수 있는 MTCMOS 반도체 집적회로의 설계방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 전원전압 공급선과 가상접지전압 공급선 사이에 접속되고 제1문턱전압을 갖는 제1트랜지스터로 구성된 논리회로를 포함하는 논리셀 및 상기 가상접지전압(VGND) 공급선과 접지전압(Ground) 공급선 사이에 접속되고 상기 제1문턱전압보다 큰 제2문턱전압을 가지며 상기 논리회로의 동작 시에 턴온되고 비동작 시에 턴오프되는 제2트랜지스터를 포함하는 스위치셀로 구성되고 복수의 셀행을 가지는 반도체 집적회로의 표준셀 영역을 설계하는 방법에 있어서, 상기 스위치셀을 표준셀 영역에 배치하고, 자동배치배선(Place & Route)시에 전원접지전압 연결(PG-Connection:PowerGround-Connection)방식을 이용하여 전원전압 공급선(power rail)을 선가공(Pre-Routing)함으로써 배선을 완료하고, 이후 상기 논리셀들을 배열하는 것을 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은, 논리 셀의 수정 없이 스위치 셀의 전력라인(Power Line)만을 수정하여 저전력 MTCMOS를 설계할 수 있도록 하는 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 MTCMOS 회로를 도시한 도면이다.
도 4를 참조하면, MTCMOS 회로를 설계하기 위하여 종래와 같이 논리셀(401)에 가상접지전압 공급선을 구성하여 수정하지 않고, 스위치셀(403)에서만 실제접지전압 공급선을 가운데 지점으로 바꾸어주는 것으로서, 즉 스위치셀(403)상에서 가상접지전압 공급선 위에 접지전압 공급선이 위치하도록 설계하는 것이다. 이와 같은 설계변경은 회로구성상 아무런 지장이 없다. 다만, 이때 확인해야 하는 부분은 기존 셀에 실제접지전압 공급선이 건너가듯 구성 되어야 하는 것이다.
이에 표준 셀들은 메탈1(Metal1)로 구성되어 있으므로, 실제접지전압 공급선은 메탈2로 구성한다면, 안전한 회로구성을 수행할 수 있으며, 이를 이용하여 NMOS 회로의 정지모드시 누설 전류를 차단할 수 있다.
이러한 MTCMOS 회로를 표준셀 영역에 추가됨으로써 MTCMOS 반도체 집적회로를 구성할 수 있다
여기서 표준셀 영역이란 복수의 표준셀로 이루어진 영역으로서 N개(N은 1이상) 셀 행(cell low)을 가지며, 표준셀 이란 예를 들면 AND, NAND, OR등의 게이트나 회로요소가 각각 셀로서 설계되어 라이브러리로서 등록되어 있는 것을 말한다. 이와 같은 표준셀을 배열하여 표준셀 영역을 구성함에 있어서 보통 각 표준셀 내의　 확산지역(또는 이온주입층)의 형상이나 위치는 한결 같지 않으나 표준셀에 연결되는 입출력 신호의 단자위치 및 전원공급선이나 접지전압 공급선 등은 규격화되어있다. 이러한 표준셀 영역은 새로운 레이아웃 설계를 위해 표준셀들의 배치나 각 셀에 포함된 회로의 구성을 목적에 맞게 적절히 수정할 수 있다
도 5는 본 발명의 바람직한 실시예에 따른 MTCMOS 표준셀 영역을 도시한 도면이다.
도 5에서는 표준셀 영역 내에 스위치셀이 배열된 형태가 나타나 있다. 이와 같이 스위치셀은 먼저 배치하고, 자동배치배선(Place and Route)시에 전원접지전압 연결(PG-Connection)방식을 이용하여 전원전압 공급선(power rail)을 선가공(Pre-Routing)하여 배선을 완료한다. 이후 상기 논리셀들을 자유롭게 배열하면 된다.
이상 설명한 바와 같이, 본 발명은 논리셀의 수정 없이 스위치셀의 전력라인만을 수정하여 저전력 MTCMOS를 설계할 수 있도록 하는 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이 다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 기존의 논리 셀들을 수정없이 이용함으로써, 보다 빠르게 설계 변경이 가능하여 점점 집적도가 높아지고 다기능화되는 나노급 반도체 소자의 MTCMOS 회로 설계를 보다 효율적으로 수행할 수 있는 효과가 있다.

Claims (3)

  1. 전원전압 공급선과 가상접지전압 공급선 사이에 접속되고 제1문턱전압을 갖는 제1트랜지스터로 구성된 논리회로를 포함하는 논리셀 및 상기 가상접지전압(VGND) 공급선과 접지전압(Ground) 공급선 사이에 접속되고 상기 제1문턱전압보다 큰 제2문턱전압을 가지며 상기 논리회로의 동작 시에 턴온되고 비동작 시에 턴오프되는 제2트랜지스터를 포함하는 스위치셀로 구성되고 복수의 셀행을 가지는 반도체 집적회로의 표준셀 영역을 설계하는 방법에 있어서,
    상기 스위치셀을 표준셀 영역에 배치하는 과정과,
    자동배치배선(Place and Route)시에 전원접지전압 연결(PG-Connection)방식을 이용하여 전원전압 공급선(power rail)을 선가공(Pre-Routing)하여 배선을 완료하는 과정과,
    이후 상기 논리셀들을 배열하는 과정을 포함하는 것을 특징으로 하는 반도체 집적회로의 표준셀 영역 설계방법.
  2. 제 1항에 있어서,
    상기 스위치셀의 제2트랜지스터에는 가상접지전압 공급선 위로 접지전압 공급선이 위치하도록 구성하는 것을 특징으로 하는 반도체 집적회로의 표준셀 영역 설계방법.
  3. 제 2항에 있어서,
    상기 스위치셀의 접지전압 공급선은 메탈2 라인으로 구성하는 것을 특징으로 하는 반도체 집적회로의 표준셀 영역 설계방법.
KR1020060091809A 2006-09-21 2006-09-21 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법 KR100772269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060091809A KR100772269B1 (ko) 2006-09-21 2006-09-21 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091809A KR100772269B1 (ko) 2006-09-21 2006-09-21 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법

Publications (1)

Publication Number Publication Date
KR100772269B1 true KR100772269B1 (ko) 2007-11-01

Family

ID=39060497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091809A KR100772269B1 (ko) 2006-09-21 2006-09-21 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법

Country Status (1)

Country Link
KR (1) KR100772269B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374999B1 (ko) 2010-09-10 2014-03-14 애플 인크. 구성가능한 전력 스위치 셀들 및 방법
CN110634860A (zh) * 2018-06-25 2019-12-31 株式会社索思未来 半导体装置
US11387255B2 (en) 2019-10-24 2022-07-12 Samsung Electronics Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004151A (ja) 1998-06-17 2000-01-07 Oki Electric Ind Co Ltd 半導体集積回路
KR100351927B1 (ko) 1995-08-21 2002-09-12 미쓰비시덴키 가부시키가이샤 반도체 집적회로
KR20050085814A (ko) * 2002-12-20 2005-08-29 쎄코 툴스 에이비 절삭 인서트, 절삭 공구, 심 및 방법
KR100564634B1 (ko) 2004-10-08 2006-03-28 삼성전자주식회사 단락전류 방지회로를 구비한 ｍｔｃｍｏｓ 회로 시스템
KR20060043789A (ko) * 2004-03-10 2006-05-15 소니 가부시끼 가이샤 반도체 집적회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351927B1 (ko) 1995-08-21 2002-09-12 미쓰비시덴키 가부시키가이샤 반도체 집적회로
JP2000004151A (ja) 1998-06-17 2000-01-07 Oki Electric Ind Co Ltd 半導体集積回路
KR20050085814A (ko) * 2002-12-20 2005-08-29 쎄코 툴스 에이비 절삭 인서트, 절삭 공구, 심 및 방법
KR20060043789A (ko) * 2004-03-10 2006-05-15 소니 가부시끼 가이샤 반도체 집적회로
KR100564634B1 (ko) 2004-10-08 2006-03-28 삼성전자주식회사 단락전류 방지회로를 구비한 ｍｔｃｍｏｓ 회로 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374999B1 (ko) 2010-09-10 2014-03-14 애플 인크. 구성가능한 전력 스위치 셀들 및 방법
CN110634860A (zh) * 2018-06-25 2019-12-31 株式会社索思未来 半导体装置
CN110634860B (zh) * 2018-06-25 2023-04-07 株式会社索思未来 半导体装置
US11387255B2 (en) 2019-10-24 2022-07-12 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7683667B2 (en) Level shifter having single voltage source
JP3847147B2 (ja) マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
Meng et al. Novel decoupling capacitor designs for sub-90nm CMOS technology
US7712066B2 (en) Area-efficient power switching cell
US20050232053A1 (en) Semiconductor integrated circuit device
US7605636B2 (en) Power gating structure, semiconductor including the same and method of controlling a power gating
KR20060049304A (ko) 반도체 집적회로
US20050110519A1 (en) Single supply level converter
JP2004186666A (ja) 半導体集積回路装置
KR20100079846A (ko) 집적회로
US7703062B2 (en) Semiconductor integrated circuit and method of designing layout of the same
KR20180035526A (ko) 반도체 장치의 설계 방법
KR100735756B1 (ko) 반도체 집적 회로
JP2009147040A (ja) 半導体集積回路装置
KR100772269B1 (ko) Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법
US20080098342A1 (en) Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device
US6384632B2 (en) Buffer circuit
KR100835425B1 (ko) Ｍｔｃｍｏｓ반도체 집적회로
US10218352B2 (en) Semiconductor integrated circuit
Sreevidya et al. Low power physical design and verification in 16nm finfet technology
JP2002152031A (ja) 入出力バッファ回路
JP2005033169A (ja) 半導体集積回路装置とｃｍｏｓ回路の高速化方法
US20050097496A1 (en) High-speed and low-power logical unit
KR100914553B1 (ko) 반도체 집적회로
Shin et al. Cell-based semicustom design of zigzag power gating circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee