JP4054321B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4054321B2 JP4054321B2 JP2004184806A JP2004184806A JP4054321B2 JP 4054321 B2 JP4054321 B2 JP 4054321B2 JP 2004184806 A JP2004184806 A JP 2004184806A JP 2004184806 A JP2004184806 A JP 2004184806A JP 4054321 B2 JP4054321 B2 JP 4054321B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- type
- wiring
- line width
- mis transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 230000009977 dual effect Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 42
- 229910021332 silicide Inorganic materials 0.000 description 41
- 230000006866 deterioration Effects 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置、特にシリサイド化されたデュアルゲート電極を有するＭＩＳ型の半導体装置に関する。
周知の通り、ＣＭＯＳデバイスの低電圧化に伴うＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのしきい値電圧の高精度化に伴い、デュアルゲート構造が主流の技術となってきている。すなわち、ＮＭＯＳトランジスタにはＮ型の不純物が導入され、ＰＭＯＳトランジスタにはＰ型の不純物が導入されたポリシリコンからなるゲート電極が用いられる。このような、デュアルゲート構造は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの各ゲート電極に共通のポリシリコンパターンを用いる場合に、ゲート電極内でＰＮ接合部が生じる。従って、ＰＮ接合部を有するポリシリコンパターンの上部をシリサイド化したシリサイド化ゲート電極がデュアルゲート構造と共に採用される場合が多い。
特開２００１−７７２１０号公報
デュアルゲート構造を構成するポリシリコン上のシリサイド部分には、シリサイドの凝集によって、ある確率で物理的に断線が生じる。シリサイドの断線を防止するためのプロセスにはいくつかの提案はこれまでもなされている。しかしながら、チップがますます大規模に集積化され、その結果、ゲート電極の線幅（ゲート長）が０．１μｍ以下に微細化されつつある現在、シリサイド部分に生じる断線を防止する技術的な難度は非常に高い。
シリサイド部分に断線が生じたとしても、該シリサイド部分の直下には導電性のポリシリコンが存在するため、ＰＮ接合部又は不純物濃度が低く高抵抗となっているポリシリコン上でシリサイド部分の断線が生じた場合を除き、シリサイド部分の断線がそのまま電気的な断線にはつながらない。しかしながら、断線にまで至らずとも、シリサイド部分の薄膜化による抵抗の上昇が回路動作に遅延を生じさせる等の不具合を引き起こす。
本発明は、前記従来の問題に鑑み、デュアルゲート構造を有するＭＩＳ型トランジスタにおいて、デュアルゲートにおけるシリサイド部分の断線に起因する遅延の劣化を防止して、動作不良を防止できるようにすることを目的とする。
本願発明者は、デュアルゲート構造を有するＭＩＳ型トランジスタにおけるシリサイド配線に対して種々の検討を加えた結果、以下のような知見を得ている。
まず、本願発明者は、シリサイド配線は幅が０．１μｍであっても、通常はシート抵抗が５Ω／□と非常に低抵抗であるが、凝集によりシリサイド部分に断線が発生した場合には、１ｋΩ以上の直列抵抗が挿入されたのと同等の抵抗上昇となって現われることに着目した。
この抵抗上昇が回路遅延に与える影響を定量化した結果を図１に示す。図１の検証に用いたトランジスタは、線幅（ゲート長）が０．１μｍで上部がシリサイド化されたポリシリコンからなるデュアルゲート電極を有するＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタからなるインバータを構成し、該インバータの各ドレインが０．１μｍの幅を有し且つその上部がシリサイド化されたポリシリコンからなる共有配線により電気的に接続されるように構成されている。
さらに、このように構成された１２５段のインバータを直列に接続した状態で遅延のシミュレーションを行なった。
図１にシリサイド部分の断線により抵抗値が上昇した場合の遅延の劣化率の寄生抵抗値依存性をシミュレーションにより求めた結果を示す。図１において、グラフＡはデュアルゲート電極を示し、グラフＢは共有配線を示している。図１から分かるように、インバータにおける充放電による電流が流れるデュアルゲート電極（グラフＡ）の場合は、５ｋΩの抵抗上昇が発生しても遅延の劣化率は４％に過ぎない。これに対し、電源電圧ＶDDから接地電圧ＶSSに至る電流パスであり、ＯＮ電流が流れることにより電圧降下が発生する共有配線（グラフＢ）の場合は、５ｋΩの抵抗上昇により遅延の劣化率が２８％にも上昇してしまう。
このように、本願発明者は、シリサイド部分の断線による回路遅延を防止するには、電圧降下が生じる電源電圧から接地電圧に至る電流パスにおけるシリサイド部分の断線を防止することが極めて有効であるという知見を得ている。
さらに、本願発明者は、製造後の初期段階においては断線に至らず高抵抗化していないシリサイド細線が電流を印加するうちに断線に至る現象を確認している。
図２に１ｍＡの直流電流を４８時間印加し続けた場合に高抵抗化するシリサイド化されたＰ型ポリシリコン細線の発生頻度の細線幅依存性を示す。図２から分かるように、線幅が０．１μｍのシリサイド細線は５箇所／ｍの発生頻度で断線するのに対して、線幅が０．１５μｍのシリサイド細線は発生頻度が検出限界以下となる。なお、ここでは図示していないが、シリサイド化されたＮ型ポリシリコンからなる細線での発生頻度は線幅が０．１μｍであっても検出限界以下である。
以上の知見から、シリサイド化されたポリシリコンからなる細線（シリサイド細線）が回路の動作中にそのシリサイド部分に断線が発生し、この断線により生じる回路遅延による動作不良を防止するには、電圧降下が生じる電源電圧から接地電圧に至る電流パスにおけるシリサイド細線の線幅を、トランジスタのゲート長寸法に拘わらず、シリサイド部分の断線を防止できる程度に設定することが有効である。
本発明は、これらの知見に基づいてなされたものであり、具体的には以下の構成によって実現される。
本発明に係る半導体装置は、Ｐ型不純物が導入されたシリコンを含む第１のゲート電極を有するＰ型ＭＩＳトランジスタと、Ｎ型不純物が導入されたシリコンを含む第２のゲート電極を有するＮ型ＭＩＳトランジスタと、Ｐ型ＭＩＳトランジスタ及びＮ型ＭＩＳトランジスタとを互いに接続し、電源電流又は接地電流の経路となり且つシリサイド化されたシリコンを含む共有配線（ジャンパ）とを備え、第１のゲート電極及び第２のゲート電極は、上部をそれぞれシリサイド化されることにより互いに電気的に接続されており、共有配線の線幅は、第１のゲート電極及び第２のゲート電極の線幅よりも大きく設定されていることを特徴とする。
ところで、シリサイド化されたゲート電極の線幅は、ゲート長としてデバイス特性のパラメータとなるため、線幅を容易に変更することはできない。上記の知見から、シリサイド化されたゲート電極のシリサイド部分に断線が生じて寄生抵抗が増大したとしても、遅延の劣化率は大きくは変動しない。これに対し、Ｐ型及びＮ型のＭＩＳトランジスタ同士を接続し且つ電源電流又は接地電流の経路となる共有配線の場合は、シリサイド部分に断線が生じて寄生抵抗が増大すると、遅延の劣化率が大きく上昇する。
従って、本発明の半導体装置は、電源電流又は接地電流の経路となり且つシリサイド化されたシリコンを含む共有配線の線幅が、シリサイド化された第１のゲート電極及び第２のゲート電極の線幅よりも大きく設定されているため、共有配線はシリサイド部分が断線しにくくなるので、Ｐ型及びＮ型のＭＩＳトランジスタ同士を接続して電源電流又は接地電流の経路となり且つシリサイド化された共有配線を含む半導体装置における遅延の劣化を防止することができる。
本発明の半導体装置において、共有配線はＰ型不純物が導入されたＰ型のポリシリコン又はノンドープのポリシリコンからなることが好ましい。このようにすると、共有配線がＰ型のポリシリコンからなる場合に、その線幅をゲート電極よりも大きくすることによる遅延の劣化防止の効果が顕著となる。一般に、ゲート電極に導入する不純物は、Ｎ型ＭＩＳトランジスタのゲート電極にはヒ素又はリン、Ｐ型ＭＩＳトランジスタのゲート電極にはボロンが用いられる。しかしながら、ボロンはゲート酸化膜中を拡散するため、Ｐ型ＭＩＳトランジスタの特性を安定させるためにはヒ素又はリンと比べてボロンの不純物濃度を抑える必要がある。従って、一旦シリサイドが断線した場合には、Ｎ型ポリシリコンと比較してＰ型ポリシリコンにおけるシリサイドの断線部分の寄生抵抗が高抵抗化する。また、理由は明らかではないが、ヒ素又はリンが注入されたＮ型ポリシリコンのシリサイドと比較してボロンが注入されたＰ型ポリシリコンのシリサイドの方が断線する確率が高いことを本願発明者は見出している。このため、共有配線としてＰ型不純物が導入されたＰ型のポリシリコン又はノンドープのポリシリコンを用いる場合には、その線幅をゲート電極よりも大きくすることによって遅延の劣化防止の効果がより顕著となる。
本発明の半導体装置において、共有配線は、Ｐ型不純物が導入されたＰ型のポリシリコンからなるＰ型領域と、Ｎ型不純物が導入されたＮ型のポリシリコンからなるＮ型領域とにより構成されており、Ｐ型領域の線幅は、第１のゲート電極及び第２のゲート電極の線幅よりも大きいことが好ましい。このように、共有配線がＰ型領域とＮ型領域とに分割されている場合には、大きな寄生抵抗が発生するＰ型領域の線幅を、各ゲート電極の線幅よりも大きくすることによって遅延の劣化防止の効果が大きくなる。
本発明の半導体装置において、第１のゲート電極及び第２のゲート電極は半導体基板上に形成され、共有配線は、半導体基板上における第１のゲート電極及び第２のゲート電極の側方の領域に形成されており、共有配線の上には絶縁膜を介在させた配線が形成されていることが好ましい。このようにすると、シリサイド化されたシリコンを含む共有配線を、シリサイド化されたシリコンを含む第１のゲート電極及び第２のゲート電極と同一の工程で形成することができる。その上、共有配線はゲート電極と同様に半導体基板上に形成されているため、ゲート電極と共有配線の上方に絶縁膜を介在させて形成される配線の障害とはならない。
本発明の半導体装置において、Ｐ型ＭＩＳトランジスタのソースは電源線と接続され、Ｎ型ＭＩＳトランジスタのソースは接地線と接続され、共有配線はＰ型ＭＩＳトランジスタ及びＮ型ＭＩＳトランジスタの互いのドレインと接続されることにより、第１のゲート電極及び第２のゲート電極はインバータ回路を構成することが好ましい。
本発明の半導体装置において、第１のゲート電極及び第２のゲート電極の線幅は０．１５μｍ未満であり、共有配線の線幅は０．１５μｍ以上であることが好ましい。
本発明の半導体装置において、共有配線の線幅は、第１のゲート電極及び第２のゲート電極の線幅の１．２倍以上であることが好ましい。
本発明に係る半導体装置によると、電源電流又は接地電流の経路となり且つシリサイド化されたシリコンを含む共有配線はそのシリサイド部分が断線しにくくなるため、シリサイド化されたデュアルゲートを持つＰ型及びＮ型のＭＩＳトランジスタにおける遅延の劣化を防止することができるので、半導体装置の動作不良を防止することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
本発明の第１の実施形態について図面を参照しながら説明する。
図３（ａ）及び図３（ｂ）は本発明の第１の実施形態に係る半導体装置であって、（ａ）は平面構成を示し、（ｂ）は（ａ）のIIIｂ−IIIｂ線における断面構成を示している。
図３（ａ）及び図３（ｂ）に示すように、例えば、シリコン（Ｓｉ）からなる半導体基板１０の上部には、素子分離領域１１により区画され且つ互いに間隔をおいてＰ型拡散領域２０及びＮ型拡散領域２１が形成されている。
Ｐ型拡散領域２０及びＮ型拡散領域２１を含む素子分離領域１１の上には、上部がシリサイド化されたポリシリコンからなるゲート電極２２が線状に形成されている。これにより、Ｐ型拡散領域２０とゲート電極２２とによりＰ型ＭＯＳトランジスタ１００が形成され、Ｎ型拡散領域２１とゲート電極２２とによりＮ型ＭＯＳトランジスタ２００が形成される。
ゲート電極２２は、線幅（ゲート長）が０．１０μｍで、下部がポリシリコンからなり、上部は例えばコバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、チタン（Ｔｉ）又はモリブデン（Ｍｏ）等によりシリサイド化されている。さらに、ゲート電極２２のポリシリコンからなる下部は、図３（ａ）に示す境界線４０を境にして、そのＰ型ＭＯＳトランジスタ１００側は、Ｐ型不純物としてボロン（Ｂ）が１×１０19ａｔｏｍ／ｃｍ3 の濃度で導入されたＰ型ゲート電極であり、そのＮ型ＭＯＳトランジスタ２００側は、Ｎ型不純物としてリン（Ｐ）又はヒ素（Ａｓ）が１×１０20ａｔｏｍ／ｃｍ3 の濃度で導入されたＮ型ゲート電極である。このように、ゲート電極２２は、いわゆるデュアルゲート構造を有している。
ゲート電極２２におけるＰＮ接合部分は、層間絶縁膜３８上に形成された入力信号用配線３１とコンタクトプラグ３０を介して接続されている。
Ｐ型ＭＯＳトランジスタ１００におけるＰ型拡散領域２０のソースは、層間絶縁膜３８上に形成された、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属からなる電源配線３２とコンタクトプラグ３０を介して接続され、また、Ｎ型ＭＯＳトランジスタ２００におけるＮ型拡散領域２１のソースは、層間絶縁膜３８上に形成された金属からなる接地配線３３とコンタクトプラグ３０を介して接続されている。
Ｐ型ＭＯＳトランジスタ１００におけるＰ型拡散領域２０のドレインは、層間絶縁膜３８上に形成された出力信号用配線３４とコンタクトプラグ３０を介して接続されている。
Ｐ型ＭＯＳトランジスタ１００におけるドレインとＮ型ＭＯＳトランジスタ２００におけるドレインとは、第１の共有配線３５、第２の共有配線２３及び第３の共有配線３６により電気的に接続されており、これにより、Ｐ型ＭＯＳトランジスタ１００とＮ型ＭＯＳトランジスタ２００とは、ゲート電極２２を入力端子とし、ドレインを出力端子とするインバータ回路が構成されている。
第２の共有配線２３は、半導体基板１０における素子分離領域１１上にゲート電極２２と並行に形成され、線幅が０．１５μｍでゲート電極２２と同一の構成で形成されている。具体的には、図３（ａ）に示すように、第２の共有配線２３は、境界線４０に対してＰ型ＭＯＳトランジスタ１００側に位置するため、図３（ｂ）に示すように、配線下部２３ａはＰ型ポリシリコンにより構成され、配線上部２３ｂは金属シリサイドにより構成されている。
これに対し、第１の共有配線３５は、層間絶縁膜３８上に金属により形成されており、Ｎ型ＭＯＳトランジスタ２００におけるＮ型拡散領域２１のドレインと第２の共有配線２３とを、第１の共有配線３５の両端部に設けられた各コンタクトプラグ３０を介して接続する。
また、第３の共有配線３６は、層間絶縁膜３８上に金属配線により形成されており、Ｐ型ＭＯＳトランジスタ１００におけるＰ型拡散領域２０のドレインと第２の共有配線２３とを、第３の共有配線３６の両端部に設けられた各コンタクトプラグ３０を介して接続する。
第１の実施形態においては、電源配線３２及び接地配線３３は、ゲート電極２２におけるゲート長方向に延びるように互いに並行に配置されており、さらに、層間絶縁膜３８上の電源配線３２及び接地配線３３との間の領域に、ゲート電極２２の上方で交差するように、金属からなる信号配線３７が形成されている。従って、第２の共有配線２３は、層間絶縁膜３８上に配置された信号配線３７と、Ｐ型ＭＯＳトランジスタ１００及びＮ型ＭＯＳトランジスタ１００のドレインを接続する共有配線３５、３６とが同一面（層間絶縁膜３８）上で交差しないように、ゲート電極２２と同一面（基板）上に形成されている。従って、ゲート電極２２を形成する工程と同一の工程で第２の共有配線２３を形成することができる。
以上説明したように、第１の実施形態によると、ゲート電極２２のＰ型部分と同一の構成を有する第２の共有配線２３は、その線幅がゲート電極２２のＰ型部分の線幅よりも大きい０．１５μｍに設定されている。第２の共有配線２３は、電源電位ＶDDから接地電位ＶSSに至る電流パスに形成されているため、ＯＮ電流が流れることにより配線抵抗による電圧降下が発生する。
前述したように、電流の印加に起因するシリサイド部分の断線は、線幅が０．１μｍのポリシリコン上では数箇所／ｍの頻度で発生するのに対し、線幅が０．１５μｍのポリシリコン上では検出限界以下に抑えることができる。従って、ゲート電極２２と同等の構成を有し、且つ、電源電位ＶDDから接地電位ＶSSに至る電流パスに形成される第２の共有配線２３は、デュアルゲート電極よりもその線幅を大きく形成されているため、インバータ回路の動作中に発生するシリサイド部分の断線を防止することができるので、回路遅延による動作不良をなくすことができる。
なお、第２の共有配線２３の線幅は０．１５μｍ以上が好ましい。また、第２の共有配線２３の線幅はゲート電極２２の線幅の１．２倍以上としてもよい。
また、第１の実施形態においては、第２の共有配線２３にＰ型のポリシリコンを用いたが、ノンドープのポリシリコンを用いてもよい。
また、第１の実施形態に示した第２の共有配線２３のレイアウトは、一例であって、第１の実施形態に示したレイアウトに限られないことはいうまでもない。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図４は本発明の第２の実施形態に係る半導体装置の平面構成を示している。なお、図４において、図３（ａ）に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第１の実施形態との相違点のみを説明すると、図４に示すように、第２の共有配線２３Ａは、Ｐ型ＭＯＳトランジスタ１００側だけでなく、境界線４０を超えてＮ型ＭＯＳトランジスタ２００側にも形成されており、その結果、第２の共有配線２３Ａの配線下部は、Ｐ型ＭＯＳトランジスタ１００側がＰ型ポリシリコンにより構成され、Ｎ型ＭＯＳトランジスタ２００側がＮ型ポリシリコンにより構成されている。
前述したように、シリサイド化されたＮ型ポリシリコンは、Ｐ型ポリシリコンに電流を印加した際に生じるシリサイド部分の断線の発生頻度が著しく低い。従って、第２の実施形態においては、第２の共有配線２３ＡにおけるＮ型ポリシリコン部分ではその線幅をゲート電極２２の線幅（ゲート長）と同一の０．１μｍとし、第２の共有配線２３ＡにおけるＰ型ポリシリコン部分では、ゲート電極２２よりも大きい０．１５μｍの線幅に設定している。
このように、第２の実施形態によると、ゲート電極２２と同一の構成を有する第２の共有配線２３Ａは、そのＰ型部分の線幅がゲート電極２２のＰ型部分の線幅よりも大きい０．１５μｍに設定されているため、インバータ回路の動作中に発生するシリサイド部分の断線を防止することができるので、回路遅延による動作不良をなくすことができる。
なお、第２の共有配線２３ＡのＮ型部分は必ずしもそのＰ型部分よりも線幅を小さくする必要はないが、前述したように、寄生抵抗の増大による遅延の劣化がＰ型部分と比べて小さい。従って、第２の実施形態のように、第２の共有配線２３ＡのＮ型部分の線幅をＰ型部分よりも小さくすることにより、レイアウト面積の増加を最小限に抑えることができる。
ところで、トランジスタにおける拡散領域を跨ぐ部分の長さであるゲート幅が相対的に小さいＳＲＡＭ(static random access memory）セルにおいて、シリサイド化されたＰ型ポリシリコンからなる細線を電源電位から接地電位に至る電流パスに用い、そのシリサイド部分が断線した場合には、ＳＲＡＭセルに設けられトランジスタのＯＮ抵抗は元から大きいため、遅延に対する影響は極めて小さい。
ここで、図５に電源電位から接地電位に至る電流パスに形成されるポリシリコン配線のシリサイド部分の断線により抵抗値が上昇した場合の遅延の劣化率の寄生抵抗値依存性をシミュレーションにより求めた結果を示す。図５において、グラフＣはＳＲＡＭセルにおけるインバータ回路（フリップフロップ回路）を示し、グラフＤはロジック回路におけるインバータ回路を示している。ＳＲＡＭセルにおけるフリップフロップ回路は、Ｎ型トランジスタ及びＰ型トランジスタのいずれのゲート幅も０．２μｍである。一方、ロジック回路におけるインバータ回路のゲート幅は、Ｎ型トランジスタが１．０μｍであり、Ｐ型トランジスタが１．５μｍである。図５から分かるように、ＳＲＡＭセルのインバータ回路（グラフＣ）の場合は、５ｋΩの抵抗上昇が発生しても遅延の劣化は６％に過ぎず、またＳＲＡＭ内に流れる電流は非常に小さいため高抵抗化も発生しない。さらには、ＳＲＡＭセルは冗長救済を行なうことも可能である。これに対し、ロジック回路におけるインバータ回路（グラフＤ）の場合は、５ｋΩの抵抗上昇により遅延の劣化率が２８％に上昇してしまう。
このことから、本発明は、ＳＲＡＭセルに設けられるインバータ回路よりも、ＯＮ抵抗が小さいロジック回路に設けられるインバータ回路に適している。
本発明に係る半導体装置は、電源電流又は接地電流の経路となり且つシリサイド化されたシリコンを含む共有配線におけるシリサイド部分が断線しにくくなるため、遅延の劣化を防止することができ、半導体装置の動作不良を防止することができるという効果を有し、シリサイド化されたデュアルゲート電極を有するＭＩＳ型の半導体装置等として有用である。
１００ Ｐ型ＭＯＳトランジスタ
２００ Ｎ型ＭＯＳトランジスタ
１０ 半導体基板
１１ 素子分離領域
２０ Ｐ型拡散領域
２１ Ｎ型拡散領域
２２ ゲート電極（デュアルゲート）
２３ 第２の共有配線（共有配線）
２３ａ 配線下部
２３ｂ 配線上部
２３Ａ 第２の共有配線（共有配線）
３０ コンタクトプラグ
３１ 入力信号用配線
３２ 電源配線
３３ 接地配線
３４ 出力信号用配線
３５ 第１の共有配線
３６ 第２の共有配線
３７ 信号配線
３８ 層間絶縁膜
４０ 境界線
２００ Ｎ型ＭＯＳトランジスタ
１０ 半導体基板
１１ 素子分離領域
２０ Ｐ型拡散領域
２１ Ｎ型拡散領域
２２ ゲート電極（デュアルゲート）
２３ 第２の共有配線（共有配線）
２３ａ 配線下部
２３ｂ 配線上部
２３Ａ 第２の共有配線（共有配線）
３０ コンタクトプラグ
３１ 入力信号用配線
３２ 電源配線
３３ 接地配線
３４ 出力信号用配線
３５ 第１の共有配線
３６ 第２の共有配線
３７ 信号配線
３８ 層間絶縁膜
４０ 境界線
Claims (12)
- Ｐ型不純物が導入されたシリコンを含む第１のゲート電極を有するＰ型ＭＩＳトランジスタと、
Ｎ型不純物が導入されたシリコンを含む第２のゲート電極を有するＮ型ＭＩＳトランジスタと、
前記Ｐ型ＭＩＳトランジスタ及び前記Ｎ型ＭＩＳトランジスタとを互いに接続し、電源電流又は接地電流の経路となり且つ上部をシリサイド化されたシリコンを含み、素子分離領域の上にのみ形成された共有配線とを備え、
前記第１のゲート電極及び前記第２のゲート電極は、上部をそれぞれシリサイド化されることにより互いに電気的に接続されており、
前記共有配線における配線下部である前記シリコンは、少なくともＰ型不純物が導入されたＰ型のポリシリコンからなるＰ型領域を有し、
前記共有配線における前記Ｐ型領域の線幅は、前記第１のゲート電極及び前記第２のゲート電極の線幅よりも大きく設定されており、
前記第１のゲート電極及び前記第２のゲート電極の線幅は０．１５μｍ未満であり、前記共有配線における前記Ｐ型領域の線幅は０．１５μｍ以上であることを特徴とする半導体装置。 - 前記共有配線における前記配線下部は、前記Ｐ型領域のみにより構成されていることを特徴とする請求項１に記載の半導体装置。
- 前記共有配線における前記配線下部は、前記Ｐ型領域とＮ型不純物が導入されたＮ型のポリシリコンからなるＮ型領域とにより構成されており、
前記共有配線における前記Ｎ型領域の線幅は、前記第１のゲート電極及び前記第２のゲート電極の線幅と同一であることを特徴とする請求項１に記載の半導体装置。 - Ｐ型不純物が導入されたシリコンを含む第１のゲート電極を有するＰ型ＭＩＳトランジスタと、
Ｎ型不純物が導入されたシリコンを含む第２のゲート電極を有するＮ型ＭＩＳトランジスタと、
前記Ｐ型ＭＩＳトランジスタ及び前記Ｎ型ＭＩＳトランジスタとを互いに接続し、電源電流又は接地電流の経路となり且つ上部をシリサイド化されたシリコンを含み、素子分離領域の上に形成された共有配線とを備え、
前記第１のゲート電極及び前記第２のゲート電極は、上部をそれぞれシリサイド化されることにより互いに電気的に接続されており、
前記共有配線における配線下部である前記シリコンは、Ｐ型不純物が導入されたＰ型のポリシリコンからなるＰ型領域のみにより構成されており、
前記共有配線における前記Ｐ型領域の線幅は、前記第１のゲート電極及び前記第２のゲート電極の線幅よりも大きく設定されており、
前記第１のゲート電極及び前記第２のゲート電極の線幅は０．１５μｍ未満であり、前記共有配線における前記Ｐ型領域の線幅は０．１５μｍ以上であることを特徴とする半導体装置。 - Ｐ型不純物が導入されたシリコンを含む第１のゲート電極を有するＰ型ＭＩＳトランジスタと、
Ｎ型不純物が導入されたシリコンを含む第２のゲート電極を有するＮ型ＭＩＳトランジスタと、
前記Ｐ型ＭＩＳトランジスタ及び前記Ｎ型ＭＩＳトランジスタとを互いに接続し、電源電流又は接地電流の経路となり且つ上部をシリサイド化されたシリコンを含み、素子分離領域の上に形成された共有配線とを備え、
前記第１のゲート電極及び前記第２のゲート電極は、上部をそれぞれシリサイド化されることにより互いに電気的に接続されており、
前記共有配線における配線下部である前記シリコンは、Ｐ型不純物が導入されたＰ型のポリシリコンからなるＰ型領域とＮ型不純物が導入されたＮ型のポリシリコンからなるＮ型領域とにより構成されており、
前記共有配線における前記Ｐ型領域の線幅は、前記第１のゲート電極及び前記第２のゲート電極の線幅よりも大きく設定されており、
前記共有配線における前記Ｎ型領域の線幅は、前記第１のゲート電極及び前記第２のゲート電極の線幅と同一であり、
前記第１のゲート電極及び前記第２のゲート電極の線幅は０．１５μｍ未満であり、前記共有配線における前記Ｐ型領域の線幅は０．１５μｍ以上であることを特徴とする半導体装置。 - 前記第１のゲート電極及び前記第２のゲート電極は、デュアルゲート構造を有していることを特徴とする１〜５のうちのいずれか１項に記載の半導体装置。
- 前記第１のゲート電極及び前記第２のゲート電極におけるＰＮ接合部分は、絶縁膜の上に形成された入力信号用配線とコンタクトプラグを介して接続されていることを特徴とする１〜６のうちのいずれか１項に記載の半導体装置。
- 前記Ｐ型ＭＩＳトランジスタのドレインは、絶縁膜の上に形成された出力信号用配線とコンタクトプラグを介して接続されていることを特徴とする１〜７のうちのいずれか１項に記載の半導体装置。
- 前記共有配線は、前記半導体基板における前記素子分離領域の上に前記第１のゲート電極及び前記第２のゲート電極と並行に形成されていることを特徴とする１〜８のうちのいずれか１項に記載の半導体装置。
- 前記Ｐ型ＭＩＳトランジスタのソースは電源線と接続され、前記Ｎ型ＭＩＳトランジスタのソースは接地線と接続され、前記共有配線は前記Ｐ型ＭＩＳトランジスタ及び前記Ｎ型ＭＩＳトランジスタの互いのドレインと接続されることにより、前記第１のゲート電極及び前記第２のゲート電極はインバータ回路を構成することを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置。
- 前記電源線及び前記接地線は、前記第１のゲート電極及び前記第２のゲート電極におけるゲート長方向に延びるように互いに並行に配置されており、絶縁膜の上における前記電源線と前記接地線との間の領域には、前記第１のゲート電極及び前記第２のゲート電極の上方で交差するように、金属からなる信号配線が形成されていることを特徴とする請求項１０に記載の半導体装置。
- 前記第１のゲート電極及び前記第２のゲート電極は、コバルト、ニッケル、クロム、タングステン、チタン又はモリブデンによりシリサイド化されていることを特徴とする請求項１〜１１のうちのいずれか１項に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184806A JP4054321B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体装置 |
| US11/033,729 US7518167B2 (en) | 2004-06-23 | 2005-01-13 | Semiconductor device |
| CNB2005100788453A CN100514652C (zh) | 2004-06-23 | 2005-06-23 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004184806A JP4054321B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006012961A JP2006012961A (ja) | 2006-01-12 |
| JP4054321B2 true JP4054321B2 (ja) | 2008-02-27 |
Family
ID=35504726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004184806A Expired - Lifetime JP4054321B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7518167B2 (ja) |
| JP (1) | JP4054321B2 (ja) |
| CN (1) | CN100514652C (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4361886B2 (ja) * | 2005-02-24 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5586875A (en) | 1978-12-22 | 1980-07-01 | Nec Corp | Fluorescent display tube |
| US6127214A (en) * | 1996-12-09 | 2000-10-03 | Texas Instruments Incorporated | Contact gate structure and method |
| US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
| JP3160586B2 (ja) * | 1999-04-27 | 2001-04-25 | 松下電子工業株式会社 | Ｃｍｏｓインバータ及びそれを用いたスタンダードセル |
| JP3737914B2 (ja) | 1999-09-02 | 2006-01-25 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6713335B2 (en) * | 2002-08-22 | 2004-03-30 | Chartered Semiconductor Manufacturing Ltd. | Method of self-aligning a damascene gate structure to isolation regions |
-
2004
- 2004-06-23 JP JP2004184806A patent/JP4054321B2/ja not_active Expired - Lifetime
-
2005
- 2005-01-13 US US11/033,729 patent/US7518167B2/en active Active
- 2005-06-23 CN CNB2005100788453A patent/CN100514652C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050285205A1 (en) | 2005-12-29 |
| US7518167B2 (en) | 2009-04-14 |
| JP2006012961A (ja) | 2006-01-12 |
| CN1713382A (zh) | 2005-12-28 |
| CN100514652C (zh) | 2009-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6537583B2 (ja) | 半導体集積回路装置 | |
| US8652896B2 (en) | Semiconductor memory device and fabrication process thereof | |
| US6504186B2 (en) | Semiconductor device having a library of standard cells and method of designing the same | |
| JP5190913B2 (ja) | 半導体集積回路装置 | |
| JP5357476B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20100052055A1 (en) | Semiconductor device having vertical field effect transistor and method of manufacturing the same | |
| JP5586819B2 (ja) | 半導体装置 | |
| JP2009094201A (ja) | 半導体集積回路装置 | |
| US6169311B1 (en) | Semiconductor integrated circuit having an input and output protective circuit | |
| CN110634860B (zh) | 半导体装置 | |
| JP4054321B2 (ja) | 半導体装置 | |
| US7102197B2 (en) | Semiconductor device including first and second transistor groups and semiconductor integrated circuit device | |
| CN111587484A (zh) | 半导体集成电路装置 | |
| JP3672788B2 (ja) | 半導体装置のセルレイアウト構造およびレイアウト設計方法 | |
| US20070034970A1 (en) | Semiconductor device and method of fabricating the same | |
| US7696541B2 (en) | Structure for a latchup robust gate array using through wafer via | |
| CN1979895A (zh) | 半导体元件及静电放电保护元件 | |
| JP2007250684A (ja) | 回路基板及び表示装置 | |
| JP2000091442A (ja) | 半導体装置 | |
| JP2013222938A (ja) | 半導体装置及びその製造方法 | |
| JP2011124355A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4054321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |