CN103213935A - 二维器件阵列 - Google Patents

Abstract

本发明提供二维器件阵列。在一方面，本发明提供了可拉伸的且可选地为可印刷的组件，例如半导体或电子元件，其能够在拉伸、压缩、弯曲或变形时提供良好性能，以及制造或调节这样的可拉伸组件的相关方法。为某些应用而优选的可拉伸的半导体和电子电路为柔性，此外也是可拉伸的，且因此能够显著地沿着一个或更多个轴线延长、挠曲、弯曲或其他变形。此外，本发明的可拉伸的半导体和电子电路适于范围宽泛的器件结构，以提供完全柔性的电子和光电子器件。

Description

二维器件阵列

本申请是申请日为2007年9月6日、名称为“在用于可拉伸电子元件的半导体互连和纳米膜中的受控弯曲结构”的第200780041127.6号发明专利申请的分案申请。

相关申请的交叉引用

本申请要求享有在2007年6月18日提交的美国临时专利申请60/944,626和在2006年9月6日提交的美国临时专利申请60/824,683的权益。

背景技术

自从1994年首次展示印刷的全聚合物晶体管以来，人们大量的关注已被导向电子***的可能的新类别，其包括塑料衬底上的柔性集成电子器件。[Science第265卷第1684–1686页，作者Garnier F.、HajlaouiR.、Yassar A.和Srivastava P.]最近，大量研究已被导向开发新的溶液可加工(solution processable)的材料，其用于柔性塑料电子器件的导体、电介质和半导体的元件。然而，柔性电子元件领域中的进步，不仅是由新的溶液可加工材料的发展所驱动，而且还是由可应用于柔性电子器件***的新的器件组件（component）几何形状、器件和器件组件的高效加工方法、以及高分辨率图案化技术所驱动。预期的是，此类材料、器件结构和制造方法将在迅速崛起的新类别的柔性集成电子器件、***和电路中扮演重要角色。

柔性电子元件领域中的关注点来自此技术所提供的几种重要的优势。例如，这些衬底材料固有的柔性，而允许它们被集成为许多形状，这提供了大量的有用的器件结构，然而这些器件结构对于传统的脆性硅基电子器件是不可能实现的。此外，溶液可加工组件材料和柔性衬底的结合，使得能够通过连续、高速的印刷技术进行制造，这能够以低成本在较大的衬底区域上产生电子器件。

柔性电子器件的设计和制造表现出良好的电子性能，但也存在一些重大的挑战。首先，制作传统硅基电子器件的成熟方法与大多数柔性材料不兼容。例如，传统的高质量无机半导体组件，诸如单晶硅或锗半导体，通常通过在显著超过大多数塑料衬底的融化温度或分解温度的温度(>1000摄氏度)下生长薄膜而被加工而成。此外，大多数无机半导体本质上不可溶于便于对溶液进行加工和传送的溶剂。其次，虽然许多无定形硅、有机或混合有机-无机半导体适合纳入柔性衬底且可以在相对低的温度下加工，但这些材料不具有能够为集成电子器件提供良好电子性能的电子特性。例如，具有由这些材料制成的半导体元件的这些薄膜晶体管，展现了比互补单晶硅基器件小大约三个数量级的场效应迁移率。由于这些限制，柔性电子器件目前仅限于不要求高性能的特定应用，诸如用在用于具有非发光型像素的主动式矩阵平板显示器的开关元件中以及用在发光二极管之中。

柔性电子电路在多个领域中都是活跃的研究区域，包括柔性显示器、任意形状的电活化表面，诸如电子纺织品和电子皮肤。这些电路经常因其无法响应于构造的改变而使得导电组件拉伸，而不能充分适应它们的周围环境。从而，在严重的和/或反复的构造改变下，这些柔性电路易于受损、电子退化以及可能会不可靠。柔性电路需要可拉伸和可弯曲的互连（interconnect），该互连在循环地经过拉伸和松弛的同时保持完好。

既能够弯曲又具有弹性的导体，通常是通过在诸如硅之类的弹性体中嵌入金属颗粒来制造的。这些导电橡胶既具有机械弹性又具有导电性。导电橡胶的缺点包括在拉伸状态下的高电阻率以及显著的电阻变化，从而导致整体的互连性能和可靠性欠佳。

Gray等人讨论了使用封装在硅弹性体中的微加工弯曲电线来构造弹性体电子器件，其能够在保持导电性的同时承受高达54%的线性应变。在此研究中，电线被形成为螺旋弹簧形。与在低应变(例如，2.4%)下即告断裂的直线形电线相比，弯曲电线在明显更高的应变(例如，27.2%)下仍然保持导电性。这样的电线几何形状依赖于电线通过弯曲而非拉伸而伸长的能力。此***在可控制地且精确地在不同形状中和不同平面内图案化的能力方面受到限制，从而限制了将***适应于不同应变和弯曲方案的能力。

研究表明，弹性可拉伸的金属互连在对机械应变的抗性上有所增加（Mandlik等人，2006）。Mandlik等人试图通过在金字塔形纳米图案化表面上沉积金属膜来最小化这种电阻变化。然而，这项研究依赖于起伏特征部分（relief feature），其产生微裂纹而使细金属电线具备可拉伸性。这些微裂纹通过平面扭曲和变形而促进金属弹性变形。然而，这些金属裂纹不适合厚的金属膜，相反，仅适合于沉积在图案化的弹性体之上的相当窄范围的薄的金属膜(例如，在小于30nm的数量级)。

使金属互连具备可拉伸性的一种方式是，在导体（例如，金属）应用期间向衬底预加应变(例如，15%～25%)，继而进行预加应变的自然起伏，从而对金属导体互连引入波纹形(例如见Lacour等人(2003年)；(2005年)；(2004年)，Jones等人(2004年)；Huck等人(2000年)；Bowden等人(1998年))。Lacour等人（2003年）报告，通过首先压缩金条以产生自发起皱的金条，从而在高达22%的应变下(对比弹性体衬底上的金薄膜仅为百分之几的破裂应变)保持电导通性。然而，这项研究使用相对薄层(例如，大约105nm)的金属膜，且该研究较为局限，因为该***本可以形成可被拉伸大约10%的电导体。

从上文中，很明显地存在对具有改善的可拉伸性、电特性以及在不同结构下用于快速且可靠地制造可拉伸互连的相关过程的互连和器件组件的需要。在柔性电子元件领域中的进展，预期将在多项新兴的和成熟的重要技术中扮演重要角色。然而，这些柔性电子元件技术的应用的成功，强烈地依赖于对新的材料、器件结构和商业上可行的对在弯曲、变形和倾斜构造下表现出良好的电子、机械和光属性的集成电子电路和器件的制造途径的发展。具体而言，高性能、可机械拉伸的材料和器件的结构，需要在拉伸或压缩构造中表现出有用的电子和机械特性。

发明内容

本发明提供拉伸器件和器件组件，例如半导体和可拉伸的电子器件，以及电路。需要可拉伸、可弯曲和一致的电子器件和器件组件用来制造适于在各种曲面表面上印刷的电子器件。形状一致的器件具有各种各样的应用范围，从柔性显示器和电子纺织品，到一致的生物和物理传感器。从而，本发明的一个实施方案是柔性和可弯曲的电子器件、器件组件以及用于制造柔性和可弯曲器件的相关方法。这种柔性和可弯曲性，通过提供具有波状或翘棱几何形状的互连或半导体膜而实现。这种几何形状提供如下方式，用于确保***可拉伸且可弯曲，且对性能无不利影响，即使在强劲和反复的拉伸和/或弯曲循环下亦是如此。此外，所述方法提供使几何结构精确化和准确化的能力，以使得器件和/或器件组件的物理特性（例如，可拉伸性、可弯曲性）可调整适应于适合***的运行条件。本发明的另一方面是具有与应变至少部分相关的物理特性的可拉伸组件，以使得能够通过向组件施加数量变化的应变而调节参数。

器件组件的阵列可由翘棱组件或互连彼此连接，以使器件组件易于进行相对彼此的不相关移动。然而，在该阵列之内的局部区域，可具有不同于其他区域的弯曲或拉伸要求。在此所述的器件和方法促进创建柔性***，其可具有在翘棱组件中或互连几何形状中的局部变化，例如包括组件或互连的：尺寸、周期、幅度、取向、以及在特定区域中组件或互连的总数。产生具有可控制取向的多个组件或互连，易于使组件或互连针对该器件的操作条件进行调节适应。

在一个实施方案中，本发明是器件的可拉伸组件，其中所述组件包含第一端、第二端、和布置于第一端和第二端之间的中央区域。组件由一衬底所支撑，其中组件的第一端和第二端结合到衬底，且组件的中央区域的至少一部分具有弯曲结构。在一方面，该组件的中央区域不与该衬底物理接触。在另一方面，组件的中央区域处于应变下。在一方面，中央区域的应变小于10%，在0.1%和5%之间，0.2%和2%之间，或其中任何子范围。

在一个实施方案中，可拉伸组件中央部分为曲面或弧形。在一方面，曲面具有幅度，例如介于大约100nm和1mm之间的幅度。在一方面，分立的组件或互连的结合区域的数量可以共计多于两个，诸如三个、四个或五个。在此方面，位于组件的第一端和第二端之间的中央区域实际上被再分成多个弯曲结构区域，以使得所形成的多个分立的曲面部分区域不与衬底物理接触。在这样的配臵中，幅度和/或周期在组件或互连的整个纵向长度上可恒定也可变化。组件自身可以是任意形状，例如膜、线或带。在一方面，在组件是带的情况下，该带可具有介于大约300nm和1mm之间的厚度。

为了便于放置另外的器件组件，组件端所电连接到的器件组件可以是触垫。在一方面，另外的器件组件与触垫电连接。

可拉伸组件可选地包括一种或多种材料，其为金属、半导体、绝缘体、压电材料、铁电材料、磁致伸缩材料、电致伸缩材料、超导体、铁磁材料、和热电材料。

在另一方面，可拉伸组件包括选自下列的组中的器件的组件：电子器件、光学器件、光电器件、机械器件和热器件。

如所述，支撑组件的衬底可以由任何期望的材料制成，这取决于并入该组件的器件。在一个实施方案中，衬底包括弹性体材料，例如PDMS。衬底可以可逆可变形（例如，PDMS）或不可逆可变形（例如：塑料）。在一个实施方案中，衬底自身是层或涂层。

在一个实施方案中，可以基于器件的物理特性进一步描述器件。例如，在此提供的组件和/或互连，能够经受高达25%的应变，同时保持与器件组件的电导通和电连接。在此情况中“保持”指的是在承受应变期间，电导通性的降低小于20%、10%或5%。

在另一实施方案中，本发明提供一种可拉伸组件或互连，用于建立与器件组件的电连接。器件或互连具有第一端、第二端、以及设置于第一端和第二端之间的中央部分。所述端被结合到衬底，诸如柔性（例如，可拉伸）衬底、弹性体衬底、刚性衬底、非弹性体衬底、或希望在其上印刷电子器件、器件组件或其阵列的衬底。组件或互连的每个端均被附接到其自身由衬底支撑的不同的器件组件。组件或互连的中央部分处于弯曲结构，且不与衬底物理接触（例如，未结合）。在一方面，弯曲结构缘于中心区域处于应变之下。在此方面，弯曲结构通常为曲面，以使得如果采用使器件组件分隔的方式将力施加到一个或多个器件组件（或下方衬底），则组件和互连曲面部分可以至少部分拉直以适应在器件组件之间的相对移动，同时保持在器件组件之间的电接触。组件或互连可选地以诸如桥形、花形的多种几何结构中的任意一种和/或通过多个组件或互连将相邻的岛或触垫电连接。在一方面，器件组件和触垫电连接。

此处公开的任何可拉伸组件可选地还包括电子器件的可调节器件组件。可调节组件具有至少一种如下电子特性，其选择性地随着由弯曲结构所提供的中央区域的应变而变化。例如，电子特性可选地是电子迁移率、谐振频率、电导和电阻中的一种或多种。在一方面，可调节器件组件包括晶体管的半导体沟道。

在一个实施方案中，所述组件具有应变系数光学耦合，其中可调节组件具有至少一种如下光学特性，其随着由弯曲结构所提供的中央区域的应变程度而选择性地变化。应变系数的光学耦合的实施例包括但不仅限于，可调节器件组件的折射率，或电磁辐射的入射波束相对于所述可拉伸组件的中央部分的表面的入射角。在另一实施方案中，可调节器件组件包括波导、光调制器、光开关或滤光器。

在另一实施方案中，可拉伸组件是器件的可调节器件组件，其导热性选择性地随着由所述弯曲结构提供的中央区域的应变程度而改变。

在另一实施方案中，可拉伸组件是器件的热绝缘组件，其中所述中央区域不与所述衬底物理接触。在此实施方案的一方面，中央区域不与衬底热接触，且中央区域支撑一个或多个器件组件，从而使得由中央区域支撑的一个或多个器件组件与衬底热隔离。这方面的一个有用的应用是用于作为长波长成像***的器件。

在另一实施方案中，可拉伸组件是机械器件的致动器，其中中央区域为曲面，且其幅度能够通过压缩或拉伸可拉伸组件或通过向中央区域施加电势而调节。此实施方案中的一种有用应用是一种机械器件，其选自由下列各项组成的组：微机电器件、纳米机电器件、以及微流控器件。

在一实施方案中，通过将在此公开的任意可拉伸组件纳入具有多个组件和多于两个器件组件的器件阵列，提供多轴向拉伸和弯曲。在这个实施方案中，每个组件提供了在一对器件组件之间的电接触。根据所希望的拉伸、弯曲和/或压缩操作条件，器件阵列可具有处于栅格、花形、桥形或其任意组合（例如，一个区域处于栅格结构，另一区域处于桥形结构）的几何结构。此外，通过使相邻器件组件能够连接到多于一个组件（例如，多个互连），诸如二、三、四个组件，提供了进一步的对拉伸和可弯曲性的控制。例如，正方形或矩形的器件组件，可与四个其他器件组件相邻。如果每个相邻对由两个互连所连接，则器件组件将具有八个从其中伸出的互连。

在一实施方案中，器件阵列具有沿着至少两个不同方向取向的多组组件。例如，在栅格结构中，组件可具有两个彼此垂直或正交的取向以提供沿两个方向拉伸的能力。在另一实施方案中，器件阵列可包括全部相对彼此对齐的组件。这一实施方案可用在拉伸或弯曲被限制于单一方向的情况下（例如：将电子器件构造弯曲为圆柱表面）。通过使组件沿三个或更多个方向取向，例如沿三个方向或四个方向取向，就提供了额外的弯曲和/或拉伸能力。在一实施方案中，通过使器件阵列中的组件置于任意数量的不同层中，例如彼此相邻的两个层中，就提供了额外的控制和稳定性。

在一个实施方案中，器件阵列能够经受高达150%的应变而不断裂。通过针对运行条件（例如，单轴向对比多轴向拉伸和/或弯曲）调节互连的几何形状、取向、幅度、周期和数量，使断裂应变最大化。

在其上支撑互连或器件阵列的衬底可具有至少一个曲面的部分，例如凹面、凸面、半球面形状或其组合。在一实施方案中，包含组件的器件是下列可拉伸器件中的一种或多种：光电探测器、显示器、发光器件、光电器件、片扫描仪、LED显示屏、半导体激光器、光学***、大面积电子器件、晶体管、或集成电路。

在另一方面，本发明涉及用于调节器件的可拉伸组件的特性的各种不同方法。例如，一种调节方法可以包括提供如下器件，其具有可拉伸组件，如此处公开，例如如下组件，其具有第一端；第二端；以及置于所述第一端和第二端之间的中央区域，且该组件由衬底支撑。具体而言，组件的第一端和第二端结合到所述衬底，且组件的中央区域的至少一部分具有弯曲结构且处于特定应变程度下。通过压缩、伸长和/或拉伸可拉伸组件，在可拉伸组件中调整应变程度，从而调节器件的可拉伸组件的特性。

在一方面，所述特性是光特性、电特性和机械特性中的一种或多种，诸如光耦合、机械耦合或电耦合的应变参数，其中相应特性的幅度至少部分地取决于应变。在另一方面，所述特性选自共振频率、电子迁移率、电阻、电导、折射率、导热性、以及电磁辐射的入射波束相对于所述可拉伸组件的中央部分的表面的入射角组成的组。

在一方面，提供了一种制造器件的可拉伸组件的方法。在该实施方案中，提供具有接纳表面的弹性体衬底，该接纳表面具有第一应变程度，其中应变可选地是零、压缩或伸长。一个或多个器件组件被结合到具有第一应变程度的接纳表面。向弹性体衬底施加力，从而产生应变程度的从第一应变程度到第二应变程度的改变。这种改变的幅度，或如何完成改变，不是很重要，只要应变程度从第一程度到第二程度的改变导致组件弯曲，从而产生所述一个或多个可拉伸组件，每个都具有结合到衬底的第一端和第二端以及在弯曲结构中提供的中央区域。

通过任何适合方式将器件组件结合到所述衬底。在一实施方案中，结合步骤包括，产生可拉伸组件的结合与未结合区域的图案，其中可拉伸组件的结合区域被结合到弹性体衬底，且其中所述可拉伸组件的未结合区域不结合到弹性体衬底。

在另一方面，未结合区域对应于可拉伸组件的中央区域，其中将力施加到弹性体衬底的步骤导致中央区域弯曲，以使得每个可拉伸组件的至少一部分中央区域不与衬底物理接触。在一方面，将力施加到弹性体衬底的步骤，导致中央区域弯曲，以使得每个可拉伸组件的中央区域的至少一部分不与衬底物理接触。

在一实施方案中，用于制造可拉伸组件的任一种方法还包括在可拉伸组件上、在弹性体衬底的接纳表面上、或既在可拉伸组件上又在弹性体衬底的接纳表面上，产生结合位点的图案。

在另一实施方案中，任何所述方法或器件均具有带有多个柔性区域和多个刚性区域的弹性体衬底。这种衬底使柔性区域的抗挠刚度小于刚性区域的抗挠刚度，且可选地具有：每个可拉伸组件的第一和第二端，其结合到至少一个刚性区域；以及每个可拉伸组件的中央区域，其结合到至少一个柔性区域。使用此衬底类型就能够基于下方衬底的柔性的图案来实现该组件的可控制翘棱。

在一实施方案中，施加到弹性体衬底的力机械实现。在本发明的一方面，第一应变程度、第二应变程度、或两者，通过如下方式产生：拉伸或压缩弹性体衬底，固化弹性体衬底，或通过热方式，例如通过提高或降低所述弹性体衬底的温度，或通过弹性体衬底的热膨胀或热诱发收缩。

在另一实施方案中，将一个或多个器件组件结合到弹性体衬底的接纳表面这一步骤，在如下步骤之前执行，即，向弹性体衬底施加力，该力使在衬底的应变程度产生从第一程度到不同于第一程度的第二应变程度的改变。替代地，这个结合步骤在如下步骤之后执行，即，向弹性体衬底施加力，该里使在衬底的应变程度产生从第一程度到不同于第一程度的第二应变程度的改变。

在一实施方案中，第一应变程度或第二应变程度中任意一个等于0。在一方面，任意一个器件组件包括互连或电极。

在另一实施方案中，本发明涉及用于制造能够构建与器件组件的电连接的翘棱组件或互连的各种不同方法。在一方面，结合位点的图案被应用于弹性体衬底表面、组件或互连、或两者。施加力以使衬底以及与该衬底相接触的组件或互连产生应变。结合位点的图案在特定组件或互连位置与衬底之间提供结合。一旦（通过消除力）松弛衬底，就产生翘棱组件或互连。将预加应变的幅度、结合位点图案、几何形状以及间隔中的一种或多种进行变化，就产生具有不同的翘棱或波状的几何形状的组件或互连。例如，交错结合位点的位置，以使得相邻的组件或互连在不同的位置结合到衬底，就提供“异相”互连几何形状。结合位点图案化采用本领域公知的任何方式，例如将可固化光敏聚合物应用于弹性体衬底表面。组件或互连可选地通过将组件或互连的至少一部分封装在诸如弹性体材料的封装材料中来保护。翘棱组件或互连可具有适于此应用的任何图案。在一实施方案中，图案是栅格结构、花状结构、桥形结构或其任意组合。

所述方法和器件可以具有任何尺寸的组件，例如从10纳米到大约1毫米范围内的厚度，或者大于约300nm的厚度。在一方面，翘棱组件具有与互连从衬底开始的最大垂直位移相对应的幅度，且该幅度选自介于100nm和1mm之间的范围。对于具有长度和宽度的组件带，宽度、幅度、或宽度和幅度，可选地沿着互连的长度变化。影响幅度的一个因素在于，在组件结合之前或组件结合之后施加到弹性体衬底的应变。通常，应变越高，幅度越大。在一实施方案中，所施加的力在弹性体衬底中产生应变，应变选自介于20%和100%之间的范围。

在一实施方案中，组件是电连接到器件组件的互连。在此所展现的任何***和过程选择性地提供一种衬底，其能够拉伸高达大约100%，压缩高达大约50%，或弯曲为低达5mm的曲率半径，而不致组件断裂。所述组件由任意适合的材料制成，诸如金属、半导体——包括GaAs或Si、绝缘体，压电材料、铁电材料、磁致伸缩材料、电致伸缩材料、超导、铁磁材料、和热电材料。在一实施方案中，所述方法用于将翘棱组件从诸如印模（stamp）的弹性体衬底转印到诸如曲面器件衬底的器件衬底。

可以通过将组件材料涂敷到接纳表面，诸如具有起伏特征的接纳表面，例如波状表面，来制造可拉伸和可弯曲的互连，而不是通过向弹性体衬底施加力或应变来产生突起或翘棱的组件。

在一实施方案中，为制造可拉伸和可弯曲组件，在表面上具有波状特征的衬底被平滑化，例如旋涂聚合物以部分地填充凹陷特征。部分填充产生平滑波状的衬底。随后，包括但不限于金属特征的组件，根据需要被沉积和图案化到平滑波状衬底上。在接纳表面衬底上的组件，可用于随后对着被至少涂覆以组件的衬底来塑造聚合体印模。通过从衬底移除聚合体印模，将组件转印到弹性体衬底，以制造可拉伸和可弯曲的组件。在一实施方案中，在组件和衬底之间的界面是Au/Su-8环氧树脂光致抗蚀剂。组件可以是分层金属，例如，Au/Al。衬底可以类似地分层，例如玻璃层支撑Su-8层，而在金属和衬底之间的实际界面是Au/Su-8。

用于在印模表面制造诸如突起互连的突起组件的一种替代性方法，依赖于：将曲面衬底表面平坦化，将组件接触到被平坦化的表面，然后允许衬底表面松弛回到其曲面几何形状。在一实施方案中，所述方法还在接触之前提供对结合位点的空间图案化，如在此所述。在该实施方案中，所述方法尤其适于将互连和器件组件转印到对应的第二曲面衬底表面。在一方面，结合方式，例如粘合剂或粘合剂前体，产生在第一曲面衬底上的互连***与第二曲面衬底之间的结合，足以允许将互连***转印到第二衬底，即便是在弹性体印模被移除之后亦是如此。

在一方面，本发明的任意方法和器件具有印模或弹性体衬底，其为PDMS，对于高达大约40%的应变具有线性和弹性响应。本发明的互连可选地是可拉伸电极、可拉伸被动式矩阵LED显示器或光电探测器阵列的一部分。在一实施方案中，本发明是一种拉伸电子器件，其带有由本发明的方法制成的任意一个或多个互连，其中电子器件是可拉伸或可弯曲的：电极、被动式矩阵LED、太阳能电池、光收集器阵列、生物传感器、化学传感器、光电二极管阵列、或半导体阵列。在一方面，电连接到翘棱互连的器件组件，是薄膜、传感器、电路元件、控制元件、微处理器、变换器或其组合。在一方面，通过将互连的一端电连接到器件组件，来接通互连。

在一实施方案中，本发明涉及具有诸如波状半导体纳米膜的波状纳米膜的方法和结构。这样的波状纳米膜易于使器件组件自身具备柔性（相对于将器件组件连接起来的互连的柔性）。在一方面，本发明是一种制造双轴向可拉伸半导体膜的方法，其将半导体纳米膜材料从第一衬底转印到变形的第二衬底，其中在转印之后变形的衬底被允许松弛回到其闲置结构。在一方面，半导体材料的厚度介于大约40nm和600nm之间。释放二维变形力，产生具有二维波状结构的纳米膜。在一方面，变形力由改变弹性体衬底的温度而产生。

在一实施方案中，提供一种用于制造可拉伸和可弯曲的衬底的方法，包括：提供如下衬底，其具有带一个或多个起伏特征的接纳表面；通过旋涂聚合物来使得起伏特征平滑，以至少部分地共形涂覆接纳表面；对着被旋涂的衬底塑造聚合物印模；从衬底移除聚合物印模，以暴露具有起伏特征的聚合物印模；并且在具有起伏特征的所述聚合物印模表面沉积器件组件；从而制造在可拉伸和可弯曲器件中使用的可拉伸和可弯曲组件。在一方面，起伏特征为波状状。

在一实施方案中，所述组件包括金属，该金属通过电极沉积的方法沉积，或者通过：提供荫罩掩模；将荫罩掩模与波状表面接触；并且通过荫罩掩模蒸发金属，以在波状表面上产生对应的金属图案。具有波状特征的衬底可选地由各向异性蚀刻Si(100)或通过对Su-8压纹而制备。波状表面可选地具有选自50nm-1mm范围的波长；具有选自100nm-1mm范围的幅度；且能够拉伸高达100%而不断裂。可选地，该组件被转印到器件衬底。在一方面，器件组件包括互连，且所述方法还包括提供另外的器件组件并且创建在互连的一端和另外的器件组件之间的电连接。

在另一方面，本发明提供了一种通过材料级异质集成和/或器件级异质集成技术制造器件的方法。本发明的用于制造器件的方法包括如下步骤：(i)提供如下衬底,其采用由衬底的接纳表面支撑的一个或多个器件组件预图案化；且(ii)通过将所述可印刷半导体元件接触印刷到衬底的接纳表面或其上设置的结构上，将多个可印刷半导体元件组装在衬底上，其中至少一部分可印刷半导体元件被定位以使得它们与由衬底支撑的一个或多个器件组件：空间对齐、电接触或既空间对齐又电接触。在一实施方案中，可印刷半导体元件每一个均包括单一无机半导体结构，其具有：选自大约100纳米到大约1000微米范围的长度，选自大约100纳米到大约1000微米范围的宽度，和选自大约10纳米到大约1000微米范围的厚度。

在另一方面，本发明提供一种通过材料级异质集成和/或器件级异质集成技术来制造多级器件结构的方法。本发明的用于制造器件的方法包括如下步骤：(i)提供如下衬底，其采用由衬底的接纳表面所支撑的一个或多个器件组件预图案化；(ii)通过将可印刷半导体元件接触印刷到衬底的接纳表面上或设置于其上的一个或多个结构上，在衬底上组装第一组可印刷半导体元件，从而产生第一器件层；(iii)在第一组可印刷半导体元件上提供一中间层，该中间层具有一接纳表面；且(iv)通过将可印刷半导体元件接触印刷到中间层的接纳表面上或设置于其上的一个或多个结构上，在衬底上组装第二组可印刷半导体元件，从而产生第二器件层。在一实施方案中，第一器件层中的可印刷半导体元件中的至少一部分与第二器件层中可印刷半导体元件的至少一部分空间对齐、电接触或既空间对齐又电接触。本发明的这一方面的具体方法还包括如下步骤：构建在第一器件层中的可印刷半导体元件的至少一部分和在第二器件层中的可印刷半导体元件至少一部分之间的电连接。

在本方法中用于组装、组织和/或集成可印刷半导体元件的有用的接触印刷方法，包括干转印接触印刷、微接触或纳米接触印刷、微转印或纳米转印、以及自组装辅助印刷。接触印刷有益于本发明，因为它允许多个可印刷半导体相对于彼此在所选取向和位置上组装和集成。在本发明中的接触印刷也允许对不同类别的材料和结构——包括半导体（例如，无机半导体、单晶半导体、有机半导体、碳纳米材料，等等）、电介质、导体——进行有效的转印、组装和集成。本发明的接触印刷方法可选地提供，在相对于一个或多个预图案化在器件衬底上的器件组件的预选位置和空间取向上，对可印刷半导体元件进行高精确度记录转印和组装。接触印刷也兼容于多种类别衬底，包括：传统的刚性或半刚性衬底，诸如玻璃、陶瓷和金属；以及具有适于特定应用的物理和机械特性的衬底，诸如柔性衬底、可弯曲衬底、可塑衬底、可变形衬底和/或可拉伸衬底。可印刷半导体结构的接触印刷组件，例如可兼容于低温处理（例如，低于298K）。这归因于允许使用多种衬底材料实现现有的光学***，包括那些在高温下分解或退化的衬底材料，诸如聚合物衬底和塑料衬底。对器件元件进行接触印刷转印、组装和集成也是有益的，因为它可以通过低成本且高产出的印刷技术和***来实现，例如卷对卷印刷和柔版印刷方法和***。

在当前制造器件的方法的特定实施例中，可印刷半导体元件的至少一部分包括异质半导体元件。多种异质半导体元件可用于本发明。在一实施方案或实施例中，异质半导体元件包括组合有一个或多个如下结构的无机半导体结构，所述结构包含一种选自由下列组成的组的材料：具有与所述无机半导体结构不同构成的无机半导体、具有与所述无机半导体结构不同掺杂比的无机半导体、碳纳米材料或其膜、有机半导体、介电材料、以及导体。在一实施方案中，例如，异质半导体元件包含两种不同半导体材料的组合，所述半导体材料选自由下列组成的组的组合：单晶硅、Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP、SiGe和GaInAsP。在一实施方案中，例如，异质半导体元件包含无机半导体结构，该结构组合有介电材料、导体或既有介电材料又有导体。

有用的异质半导体元件还包括可印刷器件组件和可印刷器件。在一实施方案中，例如，可印刷半导体元件包含选自由下列器件组成的组中的一个或多个可印刷组件：电子器件、电子器件阵列、光学器件、光电器件、微流控器件、微机电***、纳米机电***、传感器、集成电路、微处理器和存储器件。

在特定的方法中，至少一部分异质半导体元件包含一个或多个可印刷半导体器件，其选自由下列组成的组：二极管、晶体管、光伏电池、发光二极管、激光器、PN结、薄膜晶体管、高电子迁移率晶体管、光电二极管、金属氧化物半导体场效应晶体管、金属半导体场效应晶体管、光电探测器、逻辑门器件、以及垂直腔表面发光激光器。在一实施例中，例如，至少一部分可印刷半导体器件通过接触印刷而被组装在衬底上，以使得可印刷半导体器件被设置为与被预图案化在衬底上的电极电接触。

本发明的方法还可以包括可选地为迭代的多个如下步骤，即，将可印刷半导体元件组装在衬底上或设置于其上的结构上，诸如器件组件结构、中间层结构和/或平面化层或封装层上。在一实施方案中，例如，本发明的方法还包括如下步骤：通过将另外的可印刷半导体元件接触印刷到衬底的接纳表面上所设置的半导体元件上，或者接触印刷到设置在衬底的接纳表面上的半导体元件和另外的可印刷半导体元件之间的一个或多个中间结构上，在衬底上组装另外的可印刷半导体元件，从而产生多层器件结构。

由本方法制造的多层器件结构可以包括由一个或多个中间层隔开的多个器件层；其中器件层包括可印刷半导体元件。在某些实施例中，例如，器件层具有小于或等于1微米的厚度，且其中中间层具有小于或等于1.5微米的厚度。在某些实施方案中，这方面的方法还包括在设置于不同层中的可印刷半导体之间建立电连接的步骤。

这方面的一种特定方法还包括如下步骤：(i)在被印刷到所述衬底的接纳表面上或被设置在其上的一个或多个结构上的可印刷半导体元件的顶部处，设置中间层；和(ii)通过将可印刷半导体元件接触印刷到中间层的接纳表面上，组装另外的可印刷半导体元件。在一实施方案中，例如，设置在中间层上的接纳表面上的至少一部分另外的可印刷半导体元件被定位，以使得它们与设置在衬底的接纳表面上的可印刷半导体元件空间对齐、电接触或既空间对齐又电接触。这方面的方法可选地还可以包括：(i)在中间层中构图出一个或多个开口，从而将设置在衬底的接纳表面上的一个或多个可印刷半导体元件或设置在该接纳表面上的一个或多个结构的区域曝光；并且(ii)通过在如下中间层中的开口，在设置在衬底上的接纳表面上的可印刷半导体元件或设置在该接纳表面上的一个或多个结构与设置在中间层的接纳表面上的半导体元件之间，建立电接触。

本发明的方法可以包括多个可选的处理步骤。本发明的方法还包括如下步骤：在接纳表面上提供粘合剂层，其中可印刷半导体元件被印刷到粘合剂层上。本发明的方法还包括如下步骤：在被印刷到衬底的接纳表面上或其上设置的一个或多个结构上的可印刷半导体元件上提供封装层或平面化层。本发明的方法还包括如下步骤：将衬底的接纳表面、或一个或多个被印刷到衬底的接纳表面上的可印刷半导体元件、或一个或多个设置于该表面上的结构，采用一个或多个导体材料薄膜通过沉积方法图案化。本发明的方法可用于多种衬底，包括但不仅限于：柔性衬底；聚合物衬底、塑料衬底、可拉伸衬底；刚性衬底；半导体晶片和成型衬底。

本发明还包括由本方法所制成的器件和***。本发明的器件和***包括但不限于：电子器件、光学器件、光电器件、微流控器件、微机电***、纳米机电***、传感器、集成电路、微处理器和存储器件。

在另一方面，本发明是二维可拉伸和可弯曲器件。在这方面，所述器件包括：具有接触表面的衬底，在此处有组件结合到所述衬底接触表面的至少一部分，其中所述组件具有至少一个起伏特征区域和至少一个基本平坦的区域；其中所述起伏特征区域具有与所述衬底分离的部分，且所述基本平坦的区域至少部分地结合到所述衬底。在一方面，所述至少一个起伏特征区域具有在衬底上的起伏特征的二维图案，例如具有与衬底接触表面相接触的多个接触区域的波状图案。

为了易于将组件结合到衬底，组件或衬底中任何一个或两者的接纳表面可具有活性区域，例如活性区域图案。“活性区域”一词用于泛指用于结合的装置和/或用于提供翘棱的装置，例如通过在所述衬底接触表面或所述组件上的一个或多个粘合剂位点图案；选择的衬底图案或组件物理参数，所述参数选自如下参数的一个或多个：衬底或组件厚度、模量、温度、组成，每个参数都具有空间变化；衬底表面的化学改变；以及与衬底接触表面上的组件的自由边缘相邻的区域。这些参数中每一个的共同用途在于，它们或者组件和衬底之间易于结合，或者提供用于产生组件的空间受控翘棱的机制。例如，将基本平坦的区域或一部分起伏特征区域定位到活性衬底区域，组件可被可控地翘起，以提供用于可拉伸组件。

在此公开的任何器件和方法，可选地具有选自由下列一个或多个组成的组中的组件：金属、半导体、绝缘体、压电材料、铁电材料、磁致伸缩材料、电致伸缩材料、超导材料、铁磁材料和热电材料。在此公开的任何器件和方法，可选地用于选自由下列各项组成的组的器件，包括：电子器件、光学器件、光电器件、机械器件、以及热器件。

在一方面，任何二维可拉伸和可弯曲器件包括基本平坦的区域，其包括用于接收诸如互连起伏特征的器件组件的岛，所述互连起伏特征与至少两个岛电连接。

在一实施方案中，器件触垫或接纳表面中的任一个：平坦，基本平坦，具有起伏特征，具有曲面部分，具有波状部分，或者是弹性体，诸如PDMS衬底或衬底层。

附图说明

图1概述了一种用于制造波状的或翘棱的可拉伸金属互连的方法。A是流程图概要，B示出流程图步骤。

图2是可拉伸的波状的/翘棱的电互连的照片，其由如下形成：从刚性衬底取出到预加应变的、可拉伸的PDMS橡胶衬底，然后释放应力，引发翘棱。

图3概述一种通过在波状结构弹性体衬底上沉积而制造波状可拉伸电极的方法。

图4提供关于一种制造平滑波状弹性体衬底的方法的细节。A是流程图概要，B示出流程图步骤。

图5提供由在图3-4中概述的方法所产生的平滑波状PDMS衬底的图像。所示的互连具有22.6%的可拉伸性，且具有约900nm厚的金属互连（700nm铝/200nm金），波长约38微米，且幅度（从波峰到波谷的距离）大约15.6微米。B示出用于构建与器件组件电接触的互连的一端。该器件组件可定位在所述衬底的平坦部分中。

图6：A示出带有尖端的商用透镜阵列（来自Edmund Optics）。B示出旋涂可照相固化的环氧树脂以制造平滑的波状衬底。C示出倚靠来自B的衬底铸造PDMS印模，以产生具有平滑特征的波状弹性体印模。

图7：穿过荫罩掩模通过蒸发而沉积到平滑波状弹性体衬底上的可拉伸电极。电极在张力下在高达～10%拉伸期间保持导电性和连接性。比例尺是大约0.1mm。A是弹性体衬底上的波状的截面图。B是蒸发到波状弹性体衬底上的电极的显微照片俯视图。焦平面位于波状起伏的波峰上。C是蒸发到波状弹性体衬底上的电极的显微照片俯视图。焦平面位于波状起伏的波谷上。

图8是使用可拉伸电极来制造可拉伸被动式矩阵LED显示器的过程的示意图。

图9图示具有波状电极的被动式矩阵LED显示器的机械可拉伸性。

图10图示分布在具有球形曲面的透镜上的无机光电二极管阵列。所示：各种不同的透镜形状和角度。

图11图示在平面薄片包裹在球形表面周围时对可拉伸性的需求。

图12概括一种用于制造可拉伸翘棱半导体阵列的方案，其能够遵循球状弯曲的表面。

图13：可拉伸翘棱硅阵列的光学显微镜图像，该阵列具有单连接栅格结构(A和B)、多连接(例如，两个连接)栅格结构(C)，以及花状连接结构(D)。可拉伸互连能够在例如触垫区域处电连接光电二极管，光收集/光检测器件，以及其他器件组件。这些***能够适合于弯曲表面。在图13A-D示出的结构位于PDMS衬底上。

图14：栅格结构中的可拉伸翘棱硅阵列的电子显微镜图像，该阵列能够支撑器件组件并适合于弯曲表面。比例尺是A中200μm，B中50μm。

图15：栅格结构中的可拉伸翘棱硅阵列的电子显微镜图像，该阵列具有由多个（例如：2个）互连彼此相连的相邻触垫，且能够支撑器件组件并适合于弯曲表面。比例尺是A中200μm，B中50μm。

图16：处于花状结构的可拉伸翘棱硅阵列的电子显微镜图像，该阵列能够支撑器件组件并适合于弯曲表面。比例尺是A中200μm，B中50μm。

图17：桥形结构的可拉伸翘棱硅阵列的电子显微镜图像，该阵列能够支撑器件组件并适合于弯曲表面。比例尺是A中200μm，B中50μm。

图18：在PDMS上的可拉伸翘棱硅阵列上的栅格结构中的光电二极管的照片。

图19示出可拉伸互连在拉伸和松弛期间的可逆行为。该***在图片1中松弛。该***如图片2、3和4中的拉伸箭头所示被拉伸。在图片4中最大拉伸是大约10%，且就沿着拉伸力方向对齐的互连而言，形成了基本平坦的互连。该***在图片5-8中松弛，且图片8具有与图片1中所示的等价的几何形状和结构。比例尺是0.2mm。

图20：“气泡印模”或“气球印模”器件，其能够共形接触到曲面衬底以及平面衬底。

图21：另一种能够适合于球形弯曲表面以及平坦表面的器件，是一种可拉伸球形模制的印模。该印模倚靠弯曲的表面（在此实施例中是凹透镜）铸造，并被移除。该印模被拉伸以使其表面基本展平，且互连可以被转印到该表面。

图22：在“气泡”或“气球”印模上在拉伸循环期间的可拉伸翘棱硅阵列。在此实施例中，在相邻触垫之间的互连包括两个波状互连（Si厚度290nm）。该拉伸测试使用气泡膨胀，以提供多方向的拉伸。最右边的图片处于最大拉伸，而下方的两个图片示出，当拉伸力被去除时，互连松弛回到它们拉伸之前的结构，如左上图片所示。

图23：通过气球印模印刷到涂覆有粘合剂(PDMS或SU-8)的玻璃透镜上的硅。

图24概括了用于构造半导体纳米带中的3D翘棱形状的处理步骤。

A:制造UVO掩模，并且使用该掩模以在PDMS衬底上对表面化学物质进行图案化。B：形成翘棱GaAs带，然后将它们嵌入PDMS中。C：翘棱GaAs带对拉伸和压缩的响应。D：使用a和b中的过程形成的样品的SEM图像。用于形成此样品的预加应变是60%，其中W_act=10μm且W_in=400μm。

图25：使用33.7%预加应变在PDMS衬底上形成的翘棱的侧视图轮廓，其中(A)W_act=10μm且W_in=190μm;(B)W_act=100μm且W_in=100μm。因为将带从PDMS脱离，两个样品均展现在非活性区域中的翘棱。在W_act=100μm的情况下，具有小波峰的正弦波仅仅在活性区域中形成。对这两个样品的比较，表明选择小于临界值的W_act避免了形成小的波状结构。

图26：在显微镜切片之后，在PDMS中嵌入的翘棱GaAs带的侧视图像。该图像显示，PDMS完全充满带和下方衬底之间的缝隙。在此情况下的翘棱是由60%预加应变且W_act=10μm和W_in=300μm形成。铸造在这些翘棱带的表面上的PDMS预聚物，在炉中在65°C固化4小时。

图27：(A和D)翘棱GaAs和(B,C)硅带的侧视轮廓的光学显微照片。A：形成于PDMS上的GaAs带结构被图案化，其中W_act=10μm且W_in=190μm，不同的预加应变为：11.3%、25.5%、33.7%和56.0%(自上而下)。ε_pre=33.7%和56.0%的虚线是数学预测的互连几何形状。B：在PDMS衬底上形成的Si带结构，其中预加应变为50%，且以W_act=15μm且W_in:350、300、250、250、300和350μm(从左至右)图案化。该图像通过将样品倾斜在45°角而拍摄。C：形成于PDMS衬底上的Si带结构，预加应变50%，且以相对于带的长度方向成30°角取向的粘合剂位点（W_act=15μm且W_in=250μm）的平行线进行图案化。该图像通过将样品倾斜在75°拍摄。D：形成在PDMS衬底上的GaAs带结构，预加应变60%，其中W_act=10μm以及不同的W_in为：100、200、300和400μm（自上而下）。

图28：拉伸和压缩的嵌入在PDMS中的翘棱GaAs带。A：被拉伸到不同程度的拉伸应变（正%）的单个翘棱带的图像。在50%附近发生断裂。B：被压缩到不同程度的压缩应变（负%）的单个翘棱带的图像。在压缩应变大于～-15%时，在翘棱的波峰处出现一段短小的波状几何形状。C：压缩到不同程度的压缩应变的单个翘棱带的图像。在这些情况中的翘棱以60%预加应变形成，其中W_act=10μm且W_in=400μm(A,B)，以及W_act=10μm且W_in=300μm(C)。在每个图片中的红线和箭头示出在同样的带上的相同位置，以突出机械变形。插图提供以白色框标记的部分的放大图像，清晰地示出在高压缩应变下断裂的形成。对应于拉伸或压缩程度的数字是根据下列公式计算：

$\left|\frac{L_{\mathrm{projected}}^{\max }-L_{\mathrm{Projected}}^0}{L_{\mathrm{projected}}^0}\right|*100\%$

图29：具有两层翘棱GaAs带阵列的样品的照片。该结构以逐层设计方案制造。第一层GaAs带（所限定的翘棱几何形状，其中60%预加应变，W_act=10μm且W_in=400μm）被嵌入PDMS中。第二层翘棱带形成于此衬底的表面上，使用预加应变50%，其中W_act=10μm且W_in=300μm。

图30：翘棱带在表面上和在PDMS基质中的弯曲。A-C，在PDMS上的翘棱GaAs带——具有(A)凹进表面，(B)平坦表面，和(C)凸起表面——的低放大率的（左上图）、高放大率的（右图）、和示意性描绘的（左下图）光学显微照片。在c中的比例尺适用于a和b。d，嵌入在PDMS中的翘棱带在弯曲前（左）和在弯曲后（右）的图像。上图和下图分别示出上表面和下表面的曲度。在右面的图像中的比例尺也适用于左面的图像。翘棱带以60%预加应变形成，其中W_act=10μm且W_in=400μm。

图31：对可拉伸金属-半导体-金属光电探测器(MSM-PD)的特性描述。A：几何形状的示意性描绘（图顶部），等效电路（图中部），以及在拉伸之前和期间的翘棱PD的光学图像（图底部）。B:电流(I)-电压(V)特性曲线，记录自被具有不同输出强度的IR灯所照明的翘棱PD。(C)被拉伸或(D)被压缩到不同程度且以恒定光强度照射的PD的电流(I)-电压(V)特性曲线。

图32：半球形弹性体转印“印模”可以从传统晶片“浮离（liftoff）”互连的Si CMOS“微型芯片”，然后将它们的几何形状转变成半球形。在微型芯片之间的“突起”互连，调节了与平面-曲面变形相关的应变。

图33：将互连的CMOS微型芯片从半球形印模转印到相配的半球形器件衬底。可照相固化的粘合剂层将CMOS结合到器件衬底，也使该表面平面化。

图34：具有与半球形印模兼容的固定设备、致动器和视觉***的印刷机装置。

图35：在半球形印模上由“突起”带互连所电连接的单晶硅岛的可压缩阵列。

图36：被“喷墨”到曲率半径为～2cm的半球形印模的表面上的互连的单晶硅岛的光学图像。

图37：关于可用于半球形印模的各种不同硅树脂弹性体的应力/应变曲线。对于小于20%的应变而言，线性、完全弹性的响应是重要的。

图38：在具有初始均匀厚度0.57mm的半球形印模中，球面到平面的变形的有限元建模。

图39：用于在弹性体支撑上制造二维“波状”半导体纳米膜的步骤的示意性图示。

图40(a-f)：硅纳米膜中2D波状结构在硅纳米膜形成期间的各个不同阶段的光学显微照片。插图示出二维能量谱。(g)在低放大倍率，完全显影的结构的图像。对于此实例，硅的厚度是100nm，其侧向尺寸是大约4×4mm²，衬底是PDMS，且热诱发预加应变是3.8%。(h)对应于图(a-f)的短波长的图，以及(i)是从图(g)中的各种不同点估计出的长波长的柱状图。

图41：2D波状Si纳米膜在PDMS上的(a)AFM图像和(b-d)SEM图像（(倾斜角)60°)。硅的厚度是100nm，且热预加应变是3.8%。这些图像突出波状图案高度周期性的性质：在Si和PDMS之间的良好结合，如在Si的边缘处和在蚀刻于Si中的孔附近的PDMS处可见到的紧密接触所佐证；以及在波状结构和这些孔的位置之间的相关性的缺乏。

图42：(a)在PDMS上具有不同厚度(55、100、260和320nm)的2D波状Si纳米膜以热预加应变3.8%形成的光学显微照片，以及(b)短波长与幅度相对于Si厚度的相关性。

图43：(a)在三个不同取向上施加的不同单轴向应变下的2D波状Si纳米膜的光学显微照片。这些样品由在PDMS上的100nm厚的Si膜构成，以3.8%热预加应变形成。这些图像在下列状态收集：拉伸前的松弛状态（顶部各图），拉伸后的松弛状态（底部各图），以及处于单轴向施加的拉伸应变1.8%（中上各图）和3.8%（中下各图）。(b)短波长相对于在三个不同方向上施加的应变的相关性。

图44：2D波状硅纳米膜的不同区域的AFM图像，示出在膜边缘附近区域的1D波状几何性质（上图），略微离开此边缘区域的区域（中图），以及接近该膜中央的区域（下图）。该样品由PDMS上100nm厚的Si膜构成，以3.8%热预加应变形成。

图45：2D波状Si纳米膜——其具有长度1000μm且具有宽度100、200、500和1000μm——的光学显微照片。这些膜均具有100nm厚度，且以热预加应变(a)2.3%和(b)4.8%形成于同一PDMS衬底上。(c)边缘效应长度相对于相似膜的预加应变的相关性。

图46：具有不同形状的2D波状硅纳米膜的光学显微照片:(a)圆形,(b)椭圆形,(c)六边形,和(d)三角形。这些膜均具有100nm厚度，且形成在PDMS上，热预加应变为4.8%。

图47：Si纳米膜的波状结构的光学显微照片，其形状被设计为利用边缘效应以在平坦岛的互连阵列中提供2D可拉伸性。在此处所述的两种情况中，Si是100nm厚，正方形是100×100μm，且带连接是30×150μm线。预加应变是(a,e)2.3%和(c,g)15%。示出(a、c、e、g)的带和正方形的所选区域的SEM图像（倾斜角75°）分别在（b、d、f、h）中示出。高倍放大的SEM图像的插图示出在b和d中的波的突起区域。

图48是2D波状Si纳米膜（100nm厚、4×5mm²以及3.8%热预加应变）的样品——在PDMS衬底波(上图)，以及(i)边缘的1D波，(ii)内部区域的鱼骨波，和(iii)在中心的无序鱼骨波——的照片。比例尺是50μm。

图49：在鱼骨波结构中的特征波长的示意图。

图50：Si应变，随着在鱼骨波和1D波处的所施加的热预加应变的变化而变化。Si应变通过ε_Si=(L-λ)/λ实验测得，其中L和λ是在AFM表面轮廓中的表面和水平距离。

图51：在拉伸测试（大约ε_st=4.0%）循环之后的鱼骨波的光学显微镜图像。测试样品被制备为100nm厚的硅膜，以及3.8%双轴向热预加应变。在高达15次的拉伸测试循环之后，鱼骨波被恢复而具有与最初的非常相近的结构，只是有某些源自膜的断裂的缺陷。

图52：施加单轴向拉伸应变的鱼骨波的“展开”的示意图。拉伸应变ε_st的泊松效应引起压缩应变ε_cp。

图53：在作为双轴向拉伸测试的加热和降温过程期间，鱼骨波的形态变化的光学显微图像。测试样品以100nm厚的硅膜和2.9%双轴向热预加应变而制备。

图54概述一种通过如下过程制造波状可拉伸电极的方法，即，在结构性波状母版上沉积，随后在该母版上铸造印模，固化该印模，且从而在释放时将电极转印到该母版。

图55提供在由图4中的方法结合图54中的方法所制备的波状PDMS上的可拉伸金属电极(金，300nm厚)的图像。下图是，可拉伸波状金属电极的所测量的电阻数据随着所施加的拉伸应变（高达30%）而变化的图表。

图56是本方法对于制造柔性可拉伸iLED条形灯的应用的一个实施例。A是示出该器件能够大规模弯曲的显微照片，且在此实施例中，弯曲弧度是0.85cm。B提供在波状PDMS衬底上的可拉伸金属的截面图（上图，比例尺40μm）以及俯视图（下图，比例尺3mm）。在物理特性没有明显的退化的情况下，该金属能够拉伸大约30%。C是局部应变对于在PDMS上的正弦波状金属互连（示于B中）的波长（方块，左轴）和幅度（圆圈，右轴）的效果的曲线。随着应变增加，波长相应地增大，该金属的幅度相应地减小。

图57：基于印刷半导体纳米材料来制造异质三维电子器件的方法的示意图。该过程涉及将分别形成在源衬底之上的成组的纳米管、纳米线、纳米带或其他活性纳米材料，重复地转印到共同的器件衬底上，以产生具有超薄、多层堆叠几何形状的互连的电子器件。

图58（A）将印刷硅纳米带用于半导体的单晶硅金属氧化物场效应晶体管（MOSFET）三维多层堆叠阵列的光学显微照片。本图像的底部（标为“第一”），中部（标为“第二”）和顶部（标为“第三”）部分，分别对应于具有一层、二层和三层器件的区域。(B)示意性截面(上)和倾斜(下)视图，S、D和G分别指源极、漏极和栅极（均以金色示出），浅蓝和深蓝色的区域对应于硅带掺杂的和未掺杂的区域；紫色层是SiO₂栅极电介质。(C)由类似在(A)和(B)中所示的器件衬底上的共焦显微镜收集的三维图像(左图：俯视图；右图：倾斜视图)。各层均被着色以便察看（金色：顶层；红色：中层；蓝色：底层；灰色：硅）。(D)在每一层中的Si MOSFET的电流-电压特性曲线，显示优良的性能（迁移率470±30cm²/Vs）以及特性的良好均一性。沟道长度和宽度分别是19和200μm。

图59：(A)三层堆叠的三维异质集成电子器件——包括GaN纳米带HEMT、Si纳米带MOSFET以及SWNT网络TFT——的光学显微照片。(B)由共焦显微镜收集的三维图像。这些层被着色以便查看（金色：顶层，Si MOSFET；红色：中层，SWNT TFT；蓝色：底层）。(C)第一层上的GaN器件的电特性曲线（沟道长度、沟道宽度和栅极宽度分别为20、170和5μm），第二层上的SWNT器件（沟道长度和宽度分别为50和200μm），以及第三层上的Si器件（沟道长度和宽度分别为19和200μm）。(D)每层中的器件（黑色方块：Si MOSFET；红色圆圈：SWNT TFT；绿色三角：GaN HEMT）的归一化跨导(g_m/g_0m)，随着塑料衬底的弯曲弧度的变化而变化（左图）。弯曲***和探测装置的图像（右图）。

图60：(A)在聚酰亚胺衬底上的3D硅NMOS反相器的印刷阵列的图像。反相器由位于两个不同层上、通过结构电互连的MOSFET（沟道长度4μm，负载-驱动器宽度比6.7，驱动器宽度200μm）组成。右上图提供由左图中红色方框标出的区域的放大图像。右下图示出典型的反相器的传递特性曲线。(B)使用p沟道SWNT TFT（沟道长度和宽度分别为30和200μm）以及n沟道Si MOSFET(沟道长度和宽度分别为75和50μm)的印刷互补反相器的传递特性曲线。插图提供了反相器(左)和电路示意图(右)的光学显微照片。(C)GaAs MSM(沟道长度和宽度分别为10和100μm)——其集成有Si MOSFET（沟道长度和宽度分别为9和200μm）——以850nm波长红外光源在从黑暗到11μW的不同照明度之下的电流-电压响应。插图示出光学图像以及电路图。

图61：转印的自动阶段的图像，其能够记录到～1μm以内。

图62：(A)在聚酰亚胺衬底上Si MOSFET和GaN HEMT的三维异质集成阵列的光学显微照片。右插图示出截面示意图。电极(金色)、SiO₂（PEO;紫色）、Si（浅蓝：未掺杂；深蓝：掺杂）、GaN(深绿：欧姆接触；浅绿：沟道)、聚酰亚胺（PI；褐色）以及聚亚胺酯(PU；茶色)均被示出。(B)典型Si MOSFET（沟道长度和宽度分别为19μm和200μm）以及GaN HEMT（沟道长度、沟道宽度和栅极宽度，分别为20μm、170μm和5μm）的电流-电压特性曲线。在左图中Si和GaN的数据，分别以V_dd=0.1V以及V_dd=2V测量。

图63：(A)在聚酰亚胺衬底上的Si MOSFET和SWNT TFT的三维异质集成阵列的光学显微照片。右插图示出截面示意图。电极(金色)、环氧树脂（青色）、SiO₂（PEO;紫色）、Si（浅蓝：未掺杂；深蓝：掺杂）、SWNT（灰色）、聚酰亚胺（PI；褐色）以及固化的聚酰亚胺(茶色)均被示出。(B)典型SWNT TFT（沟道长度和宽度分别为75μm和200μm）以及典型Si MOSFET（栅极长度和沟道宽度分别为19μm和200μm）的电流-电压特性曲线。在左图中的SWNT和Si分别在V_dd=-0.5V和V_dd=0.1V测量。

图64:(A)在聚酰亚胺衬底上的Si MOSFET、SWNT TFT和GaNHEMT的三维异质集成阵列的截面示意图。(B)几种Si MOSFET（沟道宽度=200μm，黑线：沟道长度=9μm，红线：14μm，绿线：19μm，蓝线：24μm）的传递特性曲线、有效迁移率和开/关比，(C)SWNT TFT（沟道宽度=200μm，黑线：沟道长度=25μm，红线：50μm，绿线：75μm，蓝线：100μm）以及(D)GaN HEMT(沟道长度、沟道宽度和栅极宽度，分别为20μm、170μm和5μm)的传递特性曲线、跨导和开关比。

图65:(A)构建于硅晶片衬底上的SWNT-Si CMOS反相器的截面的示意性结构。(B)形成CMOS反相器的n沟道Si MOSFET与p沟道SWNT TFT的传递和I-V特性曲线。(C)计算的反相器的传递特性曲线，以及Si与SWNT晶体管的I-V特性曲线。

图66：(A)在聚酰亚胺衬底上构建的GaAs MSM-Si MOSFET红外（IR）探测器的横截面示意结构与电路示意图。(B)GaAs MSN红外线探测器(L=10μm,W=100μm)的电流-电压特性曲线，以及具有3V电源的Si MOSFET（L=9μm,W=200μm）的传递和I-V特性曲线。(C)所计算的GaAs MSM的IV特性曲线，以及和具有3V电源的SiMOSFET集成的GaAs MSM的I-V响应。

图67示意性示出了一种光学器件（波导阵列），其通过对部分地粘合到可变形衬底的光学微结构进行受控翘棱而制造。

图68示意性示出机械器件（例如：加速计/压力传感器），其通过对部分地粘合到可变形衬底的导电性微结构进行受控翘棱而制造。

图69示意性示出热器件（微测辐射热仪），其通过对部分地粘合到可变形衬底的绝热微型结构进行受控翘棱而制造。

具体实施方式

“可拉伸”是指材料、结构、器件或器件组件受到应变但却不断裂的能力。在示例性实施方案中，可拉伸的材料、结构、器件或器件组件可以经受大于大约0.5%的应变而不断裂，优选地，对于某些应用，可以经受大于大约1%的应变而不断裂，且更优选地，对于某些应用，可以经受大于大约3%的应变而不断裂。

术语“组件”被用于泛指在器件中使用的材料或单独的组件。“互连”是组件的一个实例，指的是能够和组件建立电连接或在组件之间建立电连接的导电材料。具体而言，互连可以在分立的和/或能够相对彼此移动的组件之间建立电接触。根据期望的器件规格、运行和应用，互连由适当材料制成。对于要求高导电性的应用，可以使用典型的互连金属，包括但不仅限于铜、银、金、铝及类似物，以及合金。适合的导电性材料可以包括半导体，如硅、氧化锡铟或GaAs。

“半导体”指的是在极低温度下为绝缘体但在约300开尔文温度下具有可感知的电导率的任意材料。在本说明书中，术语“半导体”的使用意在与在微电子器件和电子器件领域对此术语的使用保持一致。在本发明中所用的半导体可以包括：元素半导体，诸如硅、锗和金刚石；以及化合物半导体，例如IV族化合物半导体，诸如SiC和SiGe，III-V族半导体，诸如AlSb、AlAs、AlN、AlP、BN、GaSb、GaAs、GaN、GaP、InSb、InAs、InN和InP，III-V族三元化合物半导体合金，诸如Al_xGa_1–xAs，II-VI族半导体，诸如CsSe、CdS、CdTe、ZnO、ZnSe、ZnS和ZnTe，I-VII族半导体，诸如CuCl，IV-VI族半导体，诸如PbS、PbTe和SnS，层半导体，诸如PbI₂、MoS₂和GaSe，氧化物半导体，诸如CuO和Cu₂O。术语“半导体”包括本征半导体和掺杂有一种或多种选定材料的杂质半导体，杂质半导体包括具有p型掺杂材料的半导体和具有n型掺杂材料的半导体，以提供对给定应用或器件有益的电子特性。术语“半导体”包括含半导体和/或掺杂物的混合物的合成材料。对于本发明的一些应用有用的特定的半导体材料包括但不仅限于，Si、Ge、SiC、AlP、AlAs、AlSb、GaN、GaP、GaAs、GaSb、InP、InAs、GaSb、InP、InAs、InSb、ZnO、ZnSe、ZnTe、CdS、CdSe、ZnSe、ZnTe、CdS、CdSe、CdTe、HgS、PbS、PbSe、PbTe、AlGaAs、AlInAs、AlInP、GaAsP、GaInAs、GaInP、AlGaAsSb、AlGaInP和GaInAsP。多孔硅半导体材料可用于本发明在传感器和发光材料领域中的应用，如发光二极管（LED）和固态激光器。半导体材料的杂质是除半导体材料自身以外的原子、元素、离子和/或分子或是提供给半导体材料的任何掺杂物。那些可能对半导体材料的电子属性造成负面影响的杂质是半导体材料中不期望出现的材料，包括但不限于氧，碳和包括重金属在内的金属。重金属杂质包括但不限于，元素周期表上铜和铅之间的元素族、钙、钠、及它们的所有离子、化合物和/或复合物。

“半导体元件”和“半导体结构”在本说明书中同义地使用，并且泛指任何半导体材料、组成或结构，且清楚地包括高品质的单晶和多晶半导体、通过高温处理来制造的半导体材料、掺杂半导体材料、有机和无机半导体以及复合半导体材料，以及具有一个或多个额外的半导体组件和/或非半导体组件的结构，如介电层或介电材料和/或导电层或导电材料。

本文中所用的“可拉伸”的互连是用于泛指如下互连，该互连能够在一个或多个方向上经受诸如拉伸、弯曲和/或压缩之类的各种力和应变，却没有对到器件组件的电连接或来自器件组件的电传导造成不利影响。从而，可拉伸互连可以由诸如GaAs之类的相对脆性的材料形成，并且即便受到了显著的变形力（如拉伸、弯曲、压缩），但由于该互连的几何结构，而仍然能够继续发挥功能。在示例性的实施方案中，可拉伸互连可以经受大于大约1%、10%或大约30%的应变而不断裂。在一个实施例中，该应变通过拉伸下方的弹性体衬底而产生，其中至少该互连的一部分被结合到该衬底。

“器件组件”用于泛指在电学、光学、机械或热力器件中的单独组件。组件可以是光电二极管、LED、TFT、电极、半导体、其他光收集/检测组件、晶体管、集成电路、能够承接器件组件的触垫、薄膜器件、电路元件、控制元件、微处理器、转换器及其组合中的一种或多种。器件组件可连接到一个或多个本领域公知的触垫，举例而言，例如金属蒸发、引线接合、固体或导电胶的敷用。电器件，通常指结合有多个器件组件的器件，且包括大面积电子器件、印刷线板、集成电路、器件组件阵列、生物和/或化学传感器、物理（例如，温度、光、辐射等）传感器、太阳能电池或光电阵列、显示器阵列、聚光器、***和显示器。

“衬底”是指具有能够支撑包括器件组件或互连在内的组件的表面的材料。“结合”到所述衬底的互连，是指该互连的与该衬底物理接触的且相对于其所结合到的衬底表面不能大幅度移动的部分。与此相反，未结合部分，则能够相对于该衬底大幅度移动。互连的未结合部分通常对应于具有“弯曲结构”的部分，例如通过引入应变的互连弯曲而形成。

与衬底处于“共形接触”的组件，是指覆盖衬底并且保持三维起伏特征部分而使其图案由衬底上的起伏特征部分的图案所决定的组件。

在本说明书的语境中，“弯曲结构”是指由于被施加力而具有弯曲构造的结构。在本发明中的弯曲结构可以具有一个或多个折叠区域、凸起区域、凹进区域及其任意组合。在本发明中可用的弯曲结构，例如可以设置为螺旋构造、皱纹构造、翘棱构造和/或波状(也即，波纹状)结构。

弯曲结构，诸如可拉伸的弯曲互连，可以在该弯曲结构在应变之下的构造之中结合到柔性衬底，例如聚合物衬底和/或弹性体衬底。在某些实施方案中，弯曲结构，例如弯曲带状结构，在优选用于某些应用的实施方案中，处于：小于或等于大约30%的应变、小于或等于大约10%的应变，小于或等于大约5%的应变以及小于或等于大约1%的应变。在某些实施方案中，该弯曲结构，例如弯曲带状结构，处于：选自大约0.5%到大约30%范围的应变、选自大约0.5%到大约10%范围的应变、选自大约0.5%到大约5%范围的应变。替代地，可拉伸的弯曲互连可结合到作为器件组件的衬底且包括自身并非柔性的衬底的衬底。衬底自身可为平坦、基本平坦、曲面、带锋利边缘、或以上任意组合。可拉伸的弯曲互连可用于转印到任意一种或多种这样的复杂的衬底表面形状。

“热接触”是指两种材料的能够将大量热诸如通过传导从高温材料传递到低温材料的能力。居于衬底上的弯曲结构，尤其用于提供与该衬底处于热接触的区域(例如，结合区域)以及与该衬底不处于热接触的其他区域（例如，和该衬底隔热和/或物理分离的区域）。

只要几何结构或形状易于互连弯曲或拉伸而不断裂，互连就可以具有任意数量的几何结构或形状。通常的互连几何结构可被描述为“翘棱”或“波状”。一方面，可以通过将力施加在下方的可变形衬底上，以及将力(例如，应变)施加在互连上，以使得下方衬底的尺寸变化在互连中产生翘棱或波状，从而获得该几何形状，因为该互连的一些部分被结合到该衬底，但在这些束缚部分之间的区域未被结合。从而，单个互连可由被结合到衬底的端以及在这些端之间未结合到衬底的弯曲的中央部分所限定。“弯曲”或“翘棱”指的是相对复杂的形状，诸如通过在中央部分中具有一个或多个额外的结合区域的互连而形成。“弧形”是指基本为具有幅度的正弦曲线的形状，其中该幅度对应于该互连和衬底表面之间的最大分离距离。

互连可以具有任何截面形状。其中一种形状的互连是带状互连。“带状”是指具有厚度和宽度的基本矩形的截面。特定尺寸取决于：通过该互连的期望导电性、该互连的组成以及电连接相邻器件组件的互连的数量。例如，在连接相邻组件的桥形结构中的互连，在尺寸上可以不同于连接相邻组件的单个互连。从而，只要产生适合的电导率，这些尺寸就可以是任何适合的值，例如宽度介于大约10μm和1cm之间且厚度介于大约50nm到1之间，或是宽度与厚度之比的范围在大约0.001到0.1之间，或者该比率为大约0.01。

“弹性体”是指可被拉伸或变形并且至少部分地返回其最初形状而不出现实质性地永久变形的聚合材料。弹性体衬底通常经得起大规模弹性变形。当前可用的示例性弹性体衬底包括但不仅限于，弹性体以及合成材料，或者具有弹性的弹性体、聚合物和共聚物的混合物。在一些方法中，通过提供一种用于将弹性体衬底沿着一个或多个主轴进行膨胀的机制，对弹性体衬底预加应变。例如，可以通过沿着第一轴膨胀该弹性体衬底，包括沿径向方向的膨胀，来提供预加应变，以将半球形表面转变成平坦表面。替代地，弹性体衬底可以沿着多个轴膨胀，例如通过沿着相对彼此正交定位的第一轴和第二轴膨胀。通过提供弹性体衬底膨胀的机制来对弹性体衬底预加应变的方式，包括对弹性体衬底进行弯曲、滚轧、挠曲、展平、膨胀、或其他变形。预加应变的方式还可以包括通过提升弹性体衬底的温度，从而对弹性体衬底进行热膨胀，来提供预加应变。可用于本发明的弹性体可包括但不限于，热塑性弹性体、苯乙烯材料、烯烃材料、聚烯烃、聚亚氨酯热塑性弹性体、聚酰胺、合成橡胶、PDMS、聚丁二烯、聚异丁烯、聚（苯乙烯-丁二烯-苯乙烯）、聚氨酯、聚氯丁烯和硅树脂。

对于长度从L(静止状态)变化到L+ΔL(在施加力之下)，其中ΔL是从静止状态算起的位移距离，应变被定义为：ε=ΔL/L。轴向应变是指被施加到该衬底的一轴以产生位移ΔL的力。应变也由在其他方向上施加的力产生，诸如弯曲力、压缩力、剪力以及上述力的任意组合。应变或压缩也可通过将弯曲表面拉伸成平面而产生，或反之亦然。“应变程度”指的是应变的幅度，其变化范围可从负(对应于压缩)到零(松弛状态)到正(对应于延长或拉伸)变化。

“杨氏模量”是材料、器件或层的一种机械特性，是指对于给定物质，应力与应变的比值。杨氏模量可由下列公式提供；

其中E是杨氏模量，L₀是平衡长度，ΔL是在施加应力下的长度变化，F是所施加的力，而A是该力施加到其上的面积。杨氏模量也可以依据拉梅常数通过如下公式表达：

$E=\frac{\mathrm{\μ}(3\mathrm{\λ}+2\mathrm{\μ})}{\mathrm{\λ}+\mathrm{\μ}};$

其中λ和μ是拉梅常数。高杨氏模量(或“高模量”)和低杨氏模量(“或低模量”)是在给定材料、层或器件中对杨氏模量的幅度的相对描述符。在本发明中，高杨氏模量大于低杨氏模量，对于某些应用优选地大约大10倍，对于另一些应用更优选地大约大100倍，对于又一些应用还更优选地大约大1000倍。通过聚合具有空间变化杨氏模量的弹性体，和/或通过将弹性体进行层离以在各种不同位置具有不同弹性的多个层，来获得复杂表面形状。

本文所用的“压缩”以类似于“应变”的方式使用，但特指用于减少衬底的特征长度或体积以使得ΔL<0的力。

“断裂”或“破裂”指的是在互连中的物理折断，以至于该互连不能够实现实质的电导通。

“结合位点图案”指，将结合方式空间应用于支撑衬底表面和/或应用于互连，以使得被支撑的互连具有与衬底结合的区域和与衬底不结合的区域。例如，互连在其端部被结合到该衬底，但在中央部分则不结合。可进行更进一步的形状控制，过程为，在中央部分内提供额外的结合位点，以使得未结合区域被分成两个分立的中央部分。结合方式可以包括粘合剂、粘合剂前体、焊接、光刻以及可照相固化的聚合物。通常，结合位点可以通过多种技术图案化，且可依据如下进行描述，即，能够在衬底和特征部分(例如：互连)之间提供强粘合力的表面活性(W_act)区域，以及粘合力相对较弱的表面非活性(W_in)区域。被粘性地图案化成线状的衬底可以依据W_act和W_in的尺寸来描述。这些变量以及预加应变的幅度ε_pre影响互连几何形状。

“空间变量”指如下参数，其具有在表面上变化的幅度，且尤其用于提供对组件起伏特征部分的二维控制，从而提供对于器件或器件组件的可弯曲性的空间控制。

“碳纳米材料”指如下一类结构，其包括碳原子，且具有介于1纳米和1微米之间的至少一种尺寸。在一个实施方案中，碳纳米材料的至少一种尺寸介于2nm和1000nm之间。碳纳米材料包括碳的同素异形体，诸如单壁碳纳米管（SWNT）、多壁碳纳米管（MWNT）、纳米棒、单壁和/或多壁富勒烯、石墨、石墨烯、碳纤维、碳薄膜、碳晶须和金刚石，以及上述各项的衍生物。

“空间对齐”指两个或更多个结构的相对彼此限定的位置和/或取向。空间对齐的结构可以具有相对彼此预选的位置和/或取向，例如，预选为在1微米之内，对于某些应用优选在500纳米之内，且对于某些应用更优选在50纳米之内。

“异质半导体元件”是多组件结构，其包括组合一种或多种其他材料或结构的半导体。在本说明书的语境中的其他材料和结构可包括不同于其内对它们进行组合的半导体的元素、分子和合成物，聚合体及其粒子，例如具有不同化学成分和/或物理状态(例如，结晶、半结晶或非晶态)的材料和/或结构。在本发明此方面中有用的异质半导体元件包括与其他半导体材料组合的无机半导体结构，其他半导体材料包括掺杂半导体（例如，N型和P型掺杂）和碳纳米材料或其薄膜、介电材料和/或结构、以及导电材料和/或结构。本发明的异质半导体元件包括具有空间均匀分布的结构，如均匀掺杂半导体结构，且包括具有空间不均匀分布的结构，诸如具有浓度随一维、二维或三维空间变化（即半导体元件中掺杂物空间分布不均匀）的掺杂物的半导体结构。

通过下述非限制性实施例可以进一步理解本发明。在此引用的所有参考文献都以援引方式纳入本文，而不与本文所公开的内容相抵触。虽然此处提供的说明书包含许多专属描述，但这些不应被理解为限制本发明的范围，而应被理解为仅仅提供对本发明的一些当前的优选实施方案的例证。因此，本发明的范围应由附属权利要求及其等价应用所确定，而并非由所给的实施例确定。

图1一般性地概述了一种用于制造翘棱或波状的互连的方法。在衬底20上设置金属特征部分10(如将作为互连的金属特征部分)。为降低粘性，接触金属特征部分和/或衬底表面被可选地处理，例如通过光刻或使用荫罩掩模。在特征部分10和衬底20之间，例如通过微机械加工、蚀刻和/或机械刻图，引入空隙(裂缝)25。金属特征部分10采用顺应性的弹性体印模30获得。印模30随后的变形在金属特征部分10中产生波状或翘棱的几何形状。翘棱的产生通过当获得金属特征部分10时处于应变之下且随后释放所施加的张力的印模30提供，或者通过在获得金属特征部分之后压缩印模30而提供。

图2中示出了由图1所概述的方法所产生的翘棱或波状金属特征部分的一个实施例。图2是可拉伸的波状/翘棱的电互连40的照片，其形成通过如下过程进行，即，从刚性衬底恢复成预加应变且可拉伸的PDMS橡胶衬底30，随后释放应变，从而产生翘棱。

在图3中提供了一种用于产生波状可拉伸电极和/或互连的方法。如图3A所示，举例而言诸如通过微机械加工，在衬底20上制备出波状特征部分22。带有含波状特征部分22的表面的衬底20，用作模制具有对应波状表面32的弹性体印模30的母版。例如通过经由荫罩掩模的蒸发，和/或通过电极沉积，将金属特征部分10沉积在波状表面32上。

图4提供了一种用于制造平滑的波状弹性体衬底的方法。各向异性硅（100）蚀刻提供了衬底20，该衬底20具有锐缘24(图4B-上画面)。通过在衬底20的锐缘谷24中沉积PR26，旋转PR使得锐缘谷变得平滑。对着衬底20铸造弹性体印模34。印模34具有锐缘凹进特征部分。第二弹性体印模36被铸造在印模34上，以产生具有锐缘峰的印模。印模36采用Su-850进行雕饰，并且被适当地固化。旋转PR26使得50的锐缘谷平滑。对着具有平滑谷的50铸造弹性体衬底30。衬底30被移除，以展现波状且平滑的表面32。

图54概述了一种通过如下过程制造波状可拉伸电极的方法，所述过程为，在波状母版上沉积，随后在该母版上铸造印模，固化该印模，从而在松弛时将电极转印到母版。图55示出了由图4中方法结合图54中方法所制备的在波状PDMS上的可拉伸金属电极(Au，300nm厚)的图像。在金属特征部分10和衬底20之间示出界面112。界面112可以包括一种易于通过在底画面中所示的印模30移除金属特征部分10的材料。简而言之，一种方法使用：在预先清洁的2”x3”玻璃滑块上，在SU-8薄涂层10上旋转，以使得玻璃表面被完全地覆盖。将滑块/SU-8与具有期望的波状表面特征部分(平滑的谷和尖锐的峰)的PDMS印模相接触，并且轻柔地施加压力，以使得所有气囊均被去除。将印模/模具结构在紫外线灯下在前侧快速固化30秒，翻转，且在背侧再固化另外40秒。在固化之后，在热板上在65°C下烘烤5分钟。在烘烤之后，让样品冷却到室温，并且将SU-8模子从PDMS母版剥离。现在SU-8将具有带有锐缘谷的波状表面起伏。为了使这些谷平滑，将一份SU-82和一份SU-8稀释剂混合，并且以高转速旋转90秒。暴露于紫外线灯20秒以固化，然后在65°C下后烘烤3分钟。一旦冷却，通过电极沉积、光刻和蚀刻/浮离，和/或通过荫罩掩模蒸发，来沉积金属线或触点。用MPTMS对在SU-8上的金属处理1小时，然后对着它铸造弹性体衬底。当被移去时，PDMS具有带平滑的峰和谷的波状表面起伏，以及被转印的金属结构。图55是由在图54中概述的过程制造的波状可拉伸电极的照片，还提供了该可拉伸波状金属电极的作为所施加拉伸应变(最高达30%)的函数的测量电阻数据。

图5中提供了由图4中概述的方法所制造的平滑波状PDMS衬底30的一个实施例。器件组件60可以根据期望在非波状区域(例如，基本平坦的部分)中支撑到波状衬底30，并且连接到互连10。

图6示出了将平滑层旋涂到锐缘谷或凹进特征部分中的实施例。锐缘衬底34(图6A)通过旋涂光固化环氧树脂26而平滑化，以产生平滑波状衬底。具有平滑波状表面32的弹性体(例如，PDMS)印模30，通过靠着图6B的衬底铸造PDMS印模且随后从衬底34移去印模30而得到。

图7是可拉伸电极的照片。图7A是具有波状表面32的弹性体衬底30的横截面的照片。图7B是由将金属10蒸发于波状弹性体衬底表面32上而制造的电极的俯视显微照片。图像的焦平面位于波状起伏的峰上。在图7C中，焦平面位于波状起伏的谷上，且金属互连10与电极250电接触。可拉伸电极是通过穿过荫罩掩模到平滑波状弹性体衬底上的蒸发而沉积的。在此实施例中，在张力下被拉伸至最高达大约10%的期间，电极250保持通过互连10的导电性和连通性。

本文所公开的方法和器件可用于制造多种电子器件，包括例如，可拉伸被动式矩阵LED显示器(见图8)。波状电极(例如，互连10和触垫70)被图案化在两个弹性体衬底30上。通过转印，将器件组件60(在此情况下是ILED像素)图案化在触垫70处波状电极上。两个衬底30被相应地组合，以使得互连10沿不同取向（在此实施例中，垂直）走向。在图9中示出了此类被动式矩阵LED显示器的2-D机械可拉伸性。除了能够单轴和双轴拉伸，该显示器还可以大幅度弯曲而不断裂。这样的多轴弯曲提供如下能力，即，将电子器件模制到弯曲表面，以生产弯曲的电子器件，且用于集成到智能电子织物结构或显示器中。

在图10中提供了曲面电子器件的这样的一个实施例。图10示出了“人工眼”，其包括分布在球形曲面透镜上的无机光电二极管阵列。示出了该人工阵列的四个不同视角。在图11中示意性示出对可拉伸的平面电子器件的要求。为了将平面薄片围绕球形表面卷绕，该薄片必须在多于一个方向上拉伸。

图12是一种制造方案，用于制造能够适合弯曲表面的可拉伸翘棱半导体阵列。薄硅元件，采用在衬底上可选择的金或钛/金的沉积来制造，衬底例如为在画面(i)中所示的“母晶片”。硅被结合到预加应变(示为L+ΔL)以及UVO处理的PDMS(画面(ii))。在两个方向提供预加应变，如所示。所述结合通过诸如粘合剂之类的本领域所公知的任何工具来实现，例如应用于硅元件、衬底或应用于此两者。结合工具被施加在所选择的图案中，以使得硅具有将保持与该衬底物理接触(在变形之后)的结合区域以及处于弯曲结构而不与该衬底物理接触的其他区域(例如未结合的或相对于结合区域的粘合力为弱结合的区域)。从晶片衬底去除预加应力变的衬底，以显露出半导体阵列的平坦栅格(画面(iii))。一旦衬底从L+ΔL松弛到L，互连10在弱结合区域中(见画面(iv))翘起成弯曲结构，而器件组件60（例如，半导体硅触垫）保持结合到衬底30。从而，翘棱互连10向整个阵列引入可拉伸性，尤其是引入了组件60相对于其他组件60运动的能力，而并不破坏在组件60之间的电接触，从而向弯曲表面或可弯曲表面提供了共形能力。

图13提供了在单个栅格结构140中的可拉伸翘棱硅阵列的光学显微图像(上两幅画面)，具有多个连接的互连的栅格结构160（左下画面），以及花状结构150（右下画面）。在所有这些实施例中，互连10在中央位置翘起，而互连端附接到触垫70。互连和触垫70被支撑于PDMS衬底30上。在图14-17中进一步提供数种不同互连几何形状的特写视图。图14提供了电子显微镜图像以示出基本的翘棱或波状互连10，该互连10具有带第一端100和第二端110的中央部分90。中央部分为弯曲结构。端100和110被连接到器件组件，在此情况下触垫70能够和器件组件建立电接触。互连10和触垫70被支撑在衬底30上，例如弹性体PDMS衬底。

图15是通过多个(两个)互连160来彼此连接的相邻器件组件（例如，触垫70）的电子显微镜图像。通过图15与图14比较表明，相邻器件组件70可由一个或多个互连10彼此连接，以对电子器件提供额外的灵活性。例如，具有相对大接触面积（footprint）的器件组件或触垫70，可选地由多个互连连接到另一器件组件。

图16是处于花状结构150的互连的电子显微镜图像。与栅格结构对照，花状结构具有沿多于两个纵向方向而取向的互连。在此实施例中，存在四个独立取向，以使得诸如触垫70之类的器件组件能够接触对角相邻的器件组件。在此实施例中，互连10具有可选的结合区域102，其居于互连端100和110之间，互连端100和110电连接到一器件组件(未示出)，从而将中央部分90分成两个不结合的区域92，每个均具有弯曲结构。

图17是布置在桥形结构130中的互连的电子显微镜图像。在桥形结构中，从桥中央部分峰120上伸出三个或更多个互连端。例如，在未结合区域中相交叉的两个互连导致形成一个峰120，该峰120具有从其伸出的四个互连端。对于器件组件处于交错布置的情况，峰120可具有从其伸出的三个端。在器件组件间多互连连接的情况下，从峰120可以伸出多于四个端。

虽然在此提供的许多附图示出的器件组件是触垫70，但在此所要求的方法和器件能够连接到大量的器件组件，以提供可拉伸的且因此可变形的电子器件。例如，图18示出了器件组件60，其是由在弹性体衬底30上所支撑的翘棱互连10所连接到在阵列结构中的其他光电二极管的光电二极管。

图19示出了翘棱硅阵列的一维拉伸行为。画面(i)是不施加任何应变力的翘棱硅阵列的图。施加一拉伸力(如画面(i)上方的箭头所示)以在一个方向上拉伸该阵列。如画面(2)-(4)所示，翘棱互连变平。当在画面(5)中释放拉伸力时，该阵列回到其翘棱结构(见画面(6)-(8))。在画面(1)和(8)之间的比较显示出，在拉伸之前和之后的翘棱结构一致，这表明该过程可逆。

器件组件的翘棱阵列可被容易地转印到弯曲表面，包括刚性的或无弹性的弯曲表面。图20的气泡或气球印模400提供了用于易于对弯曲表面进行共形接触的一种器件和过程的实施例。弹性体衬底30，在此实施例中为大约20μm厚的PDMS膜，固定在壳室300中，以提供由面向内的衬底壁和壳室所限定的壳体积310。施加正向压力（例如，在室300之内大于外部压力的压力）产生凸起衬底表面200，其能够和凹形接收衬底进行共形接触。相反地，反向压力产生凹进表面210，其能够与凸形接收衬底共形接触。衬底的局部弹性(例如，杨氏模量)的空间操控允许产生复杂的曲面几何形状。图20的左下画面示出一种用于通过注射器向室310引入和抽出气体而对壳体积310中的压力进行控制的方式。在图右侧的图像是对增加的正向压力等级进行响应的PDMS膜的不同曲面。用于在弹性体衬底上提供翘棱互连的任何方法及器件均可与此类用于向曲面衬底转印的器件一起使用。

图21概述了在弯曲表面上产生翘棱或凸起式(pop-up)互连的另一种方式。一弹性体薄膜倚靠着成形表面而铸造，以产生至少部分为曲面的弹性体衬底。该衬底可拉伸以将该表面展平，以使得该衬底既能适合弯曲表面也能适合平坦表面。互连被应用于平坦印模，并且一旦释放拉伸力，该衬底表面松弛回到曲面几何形状，从而在互连中产生应变，该应变由该互连中央部分的凸起所调节。

图22提供了通过图20中所示器件来“二维”拉伸翘棱硅阵列的一个实施例。在此实施例中，该互连包括处于栅格结构的多个翘棱互连连接，其中互连由290nm厚的硅制成。起初为平坦的翘棱硅阵列（左上图像）放置到壳体中，并且施加正向压力以将该阵列膨胀成气泡或气球结构(例如，弯曲表面)。最大膨胀在最右边的图像中示出，且随后去除该正向压力。与单轴拉伸平坦衬底的结果相似，这种“弯曲”拉伸可逆。在膨胀的与弯曲表面最大化共形接触的任意阶段，该阵列可通过本领域公知的任何方式转印到弯曲表面。在图23中示出了通过气球印模向覆以粘合剂(弹性体衬底或SU-8)的玻璃透镜进行的硅印刷。透镜可以是凹透镜也可以是凸透镜。在此实施例中，分别地，R=19.62mm和9.33mm。

实施例1：在半导体纳米带中的受控翘棱结构，及在可拉伸电子器件中的应用实例

对于这些材料几乎所有的应用而言，重要的是，对半导体纳米结构的组成、形状、空间位置和/或几何结构的控制。虽然存在用于定义纳米线和纳米带的材料组成、直径、长度和位置的方法，但是相对而言几乎没有新途径来控制它们的二维和三维(2D和3D)结构。此处提供的是一种机械策略，用于创建在纳米带中以其他方式难于生成的某些类型的3D形状。这个实施例引入了平版印刷图案化表面化学方法的组合使用，以提供对支撑衬底的粘合剂位点和弹性变形的空间控制，从而促使良好受控的局部位移。精确设计的翘棱几何形状以此方式创建在GaAs和Si的纳米带中，且这些结构均采用该机制的分析模型进行量化描述。作为一个应用实例，特定的结构为制造具有超高程度的可拉伸性(高达～100%)、可压缩性(高达～25%)和可弯曲性（曲率半径低至～5mm）的电子器件(和光电子器件)提供了一种途径。

纳米带和纳米线的2D和3D结构，通过在层离***中使用内在残余应力而将这些元件耦合到受应变的弹性体支撑或管状（或螺旋状）结构，在它们的生长期间受到控制，以产生特定几何形状，诸如线圈、环和分支布局，或在它们的生长之后受到控制，以产生例如正弦曲线波状结构。具有波状几何形状的半导体纳米带受到关注，部分原因在于，它们允许高性能、可拉伸的电子***用于潜在的应用，诸如球形弯曲焦平面阵列、智能橡胶外科手套以及保形结构健康监视器。这种电子器件自身可拉伸的途径，是不同于且或许互补于将刚性器件岛与可拉伸的金属互连一起使用的这些相同应用的替代方式。前述波状纳米带具有两个主要缺点：(i)它们自发形成，由材料的模量和带的厚度所限定出固定的周期和幅度，从而几乎无法对波的几何形状或相位进行控制，以及(ii)受该过程所产生的未优化的波状几何形状所限，它们能调节的最大应变在20-30%的范围内。此处引入的过程使用平版印刷限定的表面粘合剂位点以及支撑衬底的弹性变形，以采用对翘棱结构几何形状的确定性控制来实现翘棱结构。对于此类结构的大规模被组织阵列中的任选的一组单独纳米带，可以进行周期性或非周期性的设计。为可拉伸电子器件设计的专门几何形状使得应变范围能够高达接近150%，即便在诸如GaAs之类的易碎材料中亦是如此，这与此机制的分析模型一致，且比先前报告的结果大十倍之多。

图24示出了此过程的各步骤。制造始于对如下掩模的制备，该掩模用于对聚二甲基硅氧烷(PDMS)弹性体衬底上的表面化学粘合剂位点进行图案化。该过程涉及使深紫外线（UV）光(240-260nm)穿过一种独特类型的幅度光掩模（通过步骤i制备），其被称为UVO掩模，并且其与PDMS共形接触。UVO掩模具备在透明区域中的起伏的凹进特征部分，以使得向UV曝光形成靠近于PDMS表面的图案化臭氧区域。臭氧将未更改的疏水的由–CH3和–H端基占主导的表面转化成极性和反应性较高的表面（也即，活性表面），结果就具有–OH和–O–Si–O–的功能。未曝光的区域保持未修改的表面化学性质（即，非活性表面）。此处引入的过程，涉及在较大的单轴预加应变(ε_pre=ΔL/L，对于长度从L变化到L+ΔL)下，在PDMS衬底(厚度～4mm)上的曝光(步骤ii)。对于具有简单周期性线图案的掩模，我们将图24A的步骤(iii)中活性条纹（以标为“活性表面”的线示出）的宽度和非活性条纹的宽度（例如，在相邻活性条纹之间的距离）在步骤(i)中表示为W_act和W_in。活性区域可以强力且不可逆地结合到已经在表面上暴露出–OH基或–Si–O基的其他材料上。使用这些被图案化的粘合剂位点，以在纳米带中创建良好限定的3D几何形状，如下文所描绘。替代地，通过在与该衬底接触之前类似地图案化所述互连，提供了类似的粘合结合位点图案。

在此实施例中，纳米带由单晶硅和GaAs组成。使用前面描述的过程(见Khang等人Science311,208-212(2006))由绝缘体上硅(SOI)晶片来制备硅带。GaAs带含通过分子束外延附生(MBE)形成于(100)SI-GaAs晶片上的多层的硅掺杂n型GaAs（120nm；载流子浓度4×10¹⁷cm³）、半绝缘GaAs（SI-GaAs;150nm）以及AlAs(200nm)。外延层在H₃PO₄和H₂O₂的水溶蚀刻剂中的化学蚀刻，使用沿着(011)晶向图案化的光致抗蚀剂线作为蚀刻掩膜，来限定所述带。移除光致抗蚀剂然后将晶片浸渍在HF的乙醇溶液(乙醇和49%水成HF的体积比为2：1)中，移除AlAs层，从而，释放具有由光致抗蚀剂确定的宽度(对于图24D所示的实施例是～100μm)的GaAs带(n-GaAs/Si-GaAs)。将乙醇添加到HF溶液，就降低了易碎的带由于在干燥过程中的毛细作用而断裂的可能性。低表面张力(与水相比)也使在GaAs带的空间布局中由干燥引发的紊乱最小化。在最终步骤，沉积一薄层SiO₂(～30nm)，以提供必要的–Si–OH表面化学物质，以便结合到PDMS的活性区域。

将处理过的SOI或GaAs晶片靠着经UVO处理过的、预加应变的PDMS衬底进行层压（带取向平行于预加应变的方向），在炉中以90°C烘烤数分钟，并移除晶片，将所有的带转印到PDMS表面（步骤iv）。加热易于使，在硅带上的天然SiO₂层或在GaAs带上沉积的SiO₂层与PDMS的活性区域之间共形接触并形成强硅氧烷结合(也即–O–Si–O–)。相对弱的范德瓦尔斯力将带结合到PDMS的非活性表面区域。松弛在PDMS中的应变，通过将带从PDMS的非活性区域物理分离而产生翘棱（步骤v）。在活性区域中，由于强化学结合，带被保持为束缚到PDMS。结果形成的3D带几何形状（也即，翘棱的空间变化图案）取决于预加应变的幅度和表面活性的图案（例如，W_in和W_act的形状和尺寸）。（通过在带上的图案化的结合位点，可以实现相似的结果）。对于单线图案的情况，W_in和预加应变确定翘棱的宽度和幅度。由于产生“波状”硅的那一类型的机械不稳定性，当W_act>100μm时，在同样的带中也形成波长和幅度远小于翘棱的正弦波（见图25，以不同W_act形成的样品图像）。作为上述制造的最终步骤，3D带结构可以通过铸造和固化液体预聚物而被封装在PDMS中（见图24步骤vi）。液体由于其低粘性和低表面能量而流动并充满在带和衬底之间形成的缝隙（见图26）。

图24D示出在PDMS上翘起的GaAs带的倾斜视角的扫描电子显微镜(SEM)图像，其中ε_pre=60%，且W_act=10μm而W_in=400μm。该图像展示均一且周期性的翘棱，对于阵列中所有的带均具有共同的几何形状以及空间一致的相位。锚点被良好地记录到光刻限定的粘合剂位点。插图示出结合区域的SEM图像；宽度是～10μm，W_act一致。该图像还显示，即便在结合位点处，PDMS的表面也平坦。这种行为，极大地不同于先前所述的强耦合波状结构，这表明，对于此处所述的情况，PDMS引发位移，但并不紧密相关于翘棱过程(也即，其模量不影响带的几何形状)。由此，PDMS表现为柔软且非破坏性的工具，用于通过在粘合剂位点施加的力对带进行操纵。

图27A示出了以不同的ε_pre(W_act=10μm且W_in=190μm)形成在PDMS上的翘棱带的光学显微镜侧视图。翘棱的高度(例如，“幅度”)随着ε_pre而增加。在非活性区域中的带在低ε_pre下并不完全分离（见以ε_pre=11.3%和25.5%形成的样品）。对于更高的ε_pre，带(厚度h)从PDMS分离，以使翘棱形成有垂直位移的轮廓，其特征在于：

$y=\frac{1}{2}{A}_1^0\&lsqb;\left(\frac{\mathrm{\&pi;}}{L_1}x\right)\&rsqb;$

其中:

$A_1^0=\frac{4}{\mathrm{\&pi;}}\sqrt{L_1{L}_2({\mathrm{\&epsiv;}}_{\mathrm{pre}}-\frac{h^2{\mathrm{\&pi;}}^2}{12L_1^2})}$

$L_1=\frac{W_{\mathrm{in}}}{2*(1+{\mathrm{\&epsiv;}}_{\mathrm{pre}})}$

$L_2=L_1+\frac{W_{\mathrm{act}}}{2}$

如对均匀薄层中形成的翘棱的非线性分析所确定。带的最大拉伸应变大约为

${\mathrm{\&epsiv;}}_{\mathrm{peak}}={\mathrm{\&kappa;}|}_{\max }\frac{h}{2}={y^n|}_{\max }\frac{h}{2}=\frac{h}{4}{A}_1^0{\left(\frac{\mathrm{\&pi;}}{L_1}\right)}^2$

翘棱的宽度是2L₁而周期是2L₂。因为对h<1μm而言h²π²/(12L₁ ²)远小于ε_pre（也即，在报告中>10%），所以该幅度不依赖于带的机械特性（例如，厚度、化学组成、杨氏模量，等等）且主要由粘合剂位点的布局和预加应变所确定。此结论表明该途径的普遍应用性：由任何材料制造的带均形成为类似的翘棱几何形状。这一预测与采用在此所用的Si和GaAs带获得的结果相一致。所计算的轮廓，在图27A中以虚线绘制，针对的是33.7%和56.0%的预加应变，该轮廓与在GaAs带中的观察结果良好地相符。此外，在图27A中所示的翘棱的参数(包括周期、宽度和幅度)除了处于低ε_pre之外与分析计算结果一致（表1和2）。此项研究感兴趣的结果在于，即便对于较大的ε_pre(例如56.0%)，带中最大拉伸应变仍然较小(例如～1.2%)。这个缩放比例允许可拉伸性，即便对于诸如GaAs的易碎材料亦是如此，如下文所述。

平版印刷限定的粘合剂位点在几何形状上可以比与图24中的结构相关联的简单栅栏或栅格图案更为复杂。例如，具有不同宽度和幅度的翘棱可以在单独的带中形成。作为一个实例，图27B示出，翘棱硅带的SEM图像（宽度和厚度分别为50μm和290nm），形成有50%预加应变和特征为W_act=15μm且沿着带长度为W_in=350、300、250、250,300和350μm的粘合剂位点。该图像清晰地示出在每个带中的相邻翘棱的宽度和幅度的变化。对于不同的带，翘棱带也可以形成有不同相位。图27C示出硅***的实施例，其被设计为在翘棱中的相位随着垂直于带长度的距离而线性变化。用于此样品的UVO掩模具有15μm的W_act和250μm的W_in。在PDMS印模上的活性条纹和硅带之间的角度是30°。由于对粘合剂位点进行平版印刷控制较为简单，所以可以容易地实现其他多种可能性，且一些可能性例如显示在图13-17中。

如图27D所示的PDMS上翘棱GaAs带的简单情况——其中εpre=60%,W_act=10μm且W_in不同——示出对于可拉伸电子器件的应用而言重要的一方面。所述轮廓，与针对机械的分析方案良好地相符，显示出当W_in=100μm（以及更小）时由于GaAs中的断裂而出现故障。该故障起因是超过GaAs屈服点（～2%）的拉伸应变（在此案例中是～2.5%）。因此，针对拉伸和压缩的鲁棒性而优化的结构，可以通过选择与ε_pre成比例的W_in(>>W_act)而实现。在此情况下，可以调节预加应变高达且大于100%。我们通过向PDMS支撑施加力而直接验证此类可拉伸性。带部分的端对端距离(L_projected)的改变，提供一种对可拉伸性和可压缩性进行量化的方式，根据：

$\left|\frac{L_{\mathrm{projected}}^{\max }-L_{\mathrm{projected}}^0}{L_{\mathrm{projected}}^0}\right|*100\%$

其中

表示断裂前最大/最小长度，而

为松弛状态下的长度。拉伸和压缩分别对应于

比

更大以及更小的量。在PDMS上的翘棱带，其中W_act=10μm且W_in=400μm以及ε_pre=60%,显示60%的可拉伸性（也即，ε_pre）以及高达30%的可压缩性。将带嵌入PDMS，就对结构进行机械保护，并且还产生连续且可逆的响应，但在机械结构上变化微小。具体而言，可拉伸性和可压缩性分别降到～51.4%(图28A)和～18.7%(图28B)。在带的顶部上的PDMS矩阵使得翘棱的峰略微变平，部分地因为固化诱发上层PDMS的收缩。在这些处于较大压缩应变的区域内形成小周期波，原因在于如先前所述类型的产生波状带结构的自发机制。机械故障往往始于这些区域，如图28B所示，从而降低可压缩性。具有W_act=10μm和W_in=300μm的翘棱结构避免了此类行为。虽然此类实施例展现出与图28A所示的实施例相比略微更低的可拉伸性，但由于不存在短周期波，可压缩性被增加到～26%。总体来说，形成于预加应变的PDMS衬底上的具有图案化的表面化学粘合剂位点的带翘棱的单晶GaAs纳米带，展现出高于50%的可拉伸性和大于25%的可压缩性，对应于接近100%的全缩放应变范围。通过增大ε_pre和W_in，且通过使用能够比PDMS伸长量更高的衬底材料，可以进一步改进这些数字。对于甚至更精细的***，可以重复这些制造过程，以产生具有多层翘棱带的样品（见图29）。

这种较大拉伸性/压缩性的直接结果是及其高度的机械可弯曲性。图30A-C显示描述此特征的弯曲结构的光学显微镜图像。PDMS衬底(厚度～4mm)分别被弯成凹面（半径～5.7mm）、平面和凸面（半径～6.1mm）的曲率。这些图像示出轮廓如何改变以适应弯曲引发的表面应变（对于这些情况为～20-25%）。事实上，这些形状类似于在压缩(～20%)和拉伸（～20%）中获得的形状。嵌入***由于中性机械平面效应而展现出甚至更高程度的可弯曲性。当PDMS顶层和底层具有相似厚度时，翘棱形状在弯曲期间并无变化（图30D）。

为了证实在功能性电子器件中的这些机械属性，我们使用具有与图30中所示相似轮廓的翘棱GaAs带，通过将薄金电极沉积到带的SI-GaAs侧以形成肖特基接触，就构建了金属-半导体-金属光电探测器(MSM-PD)。图31A示出在拉伸～50%之前和之后的MSM PD的几何形状和等效电路以及俯视图光学照片。在没有光的情况下，几乎没有电流流过PD；电流随着红外线波束（～850nm）的照射的增强而增强(图31B)。在电流/电压(I-V)特性中的不对称性，可以归于接触的电特性的差异。图31C（拉伸）和图31D（压缩）示出在不同程度的拉伸和压缩下测得的电流-电压曲线。当PD被拉伸高达44.4%时电流增加，然后随着进一步拉伸而减少。由于光源在每单位面积的强度恒定，电流随拉伸的增大可以归因于翘棱GaAs带随着其平展开的投射面积（称为有效区域，S_eff）的增大。进一步拉伸PD，可以引发在表面上和/或在GaAs带的晶格中形成缺陷，导致电流降低，最终在断裂时导致开路。相似地，压缩减少S_eff且因此减小电流(图31D)。这些结果表明，在PDMS矩阵中嵌入的翘棱GaAs带提供可用于各种不同应用的完全可拉伸/可压缩类型的光传感器，如可穿戴式监视器、曲面成像阵列和其他器件。

总而言之，此实施例表明，具有平版印刷限定粘合剂位点的软弹性体，可用作在半导体纳米带中创建特定类别的3D结构的工具。可拉伸电子器件提供了对于这些结构类型的许多可能应用领域的一个实施例。简单的PD器件证明了一定程度上的能力。对结构的高度控制，以及将高温处理步骤(例如，欧姆接触的形成)从翘棱过程和PDMS分开的能力，表明可以制造更复杂的器件(例如，晶体管和小电路片)。在相邻带中的翘棱的良好受控的相位，为电连接多个元件提供了机会。同样，虽然此处报告的试验使用GaAs和Si纳米带，然而其他材料(例如，GaN,InP,以及其他半导体)和其他结构（例如，纳米线、纳米膜）也兼容于此途径。

GaAs带的制造:具有定制外延层（文中详述）的GaAs晶片购自IQE Inc.,Bethlehem,PA。照相平版和湿式化学蚀刻产生GaAs带。AZ光致抗蚀剂(例如，AZ5214)以5000rpm的速度旋转铸造于GaAs晶片之上达30秒，然后在100°C软烘烤1分钟。通过具有沿着GaAs的(011)晶体学方向而取向的图案化线的掩模进行曝光，随后显影而在光致抗蚀剂中产生线图案。温和的O₂等离子体(也即，清除浮渣过程)除去残余的光致抗蚀剂。然后GaAs晶片在下述蚀刻剂中被各向异性地蚀刻1分钟，蚀刻剂如下：4mL H₃PO₄(85%重量),52mL H₂O₂(30%重量),和48mL去离子水，在冰水浴中冷却。AlAs层采用在乙醇中稀释(体积比1:2)的HF溶液

溶解。在母晶片上带有松弛带的样品，在通风橱中被干燥。被干燥的样品被涂覆以通过电子束蒸发而沉积的30nm SiO₂。

硅带的制造：硅带由绝缘体上硅(SOI)晶片(Soitect,Inc.,顶部硅290nm,掩埋氧化物400nm,p-型)制造。该晶片通过传统的光刻技术使用AZ5214光致抗蚀剂而被图案化，然后采用SF6等离子体(PlasmaTherm RIE,SF640sccm,50mTorr,100W)蚀刻。当光致抗蚀剂用丙酮洗去之后，继而在HF(49%)中蚀刻掩埋氧化物层。

UVO掩模的制造：熔融石英滑块在食人鱼洗液(在60°C)中清洁15分钟，并且采用足量水完全漂洗干净。已清洁的滑块通过吹氮气干燥，并被放置在电子束蒸发器的室内，以被顺序涂覆5-nm钛（作为粘合剂层）和100-nm金（针对紫外光的掩模层）。负性光致抗蚀剂，也即，SU85，以3000rpm转速在滑块上旋转铸造达30秒，以形成～5μm厚的膜。软烘烤，曝露于紫外线，后烘烤，并且将产生的图案在光致抗蚀剂中显影。温和的O₂等离子体(也即，清除浮渣过程)去除残余的光致抗蚀剂。光致抗蚀剂用作掩模，以分别使用金蚀刻剂（也即，I₂和KI的水溶液）和钛蚀刻剂（也即，稀释HCl溶液）来蚀刻Au和Ti。

PDMS印模的制备：厚度为～4mm的PDMS衬底通过如下过程制备，即，将预聚物(A:B=1:10,Sylgard184,Dow Corning)倾倒入皮氏培养皿，随后在65°C下烘烤4小时。具有适当尺寸以及矩形形状的板层，从所形成的固化片上切下，然后用异丙醇漂洗，用氮气吹干。采用专门设计的阶段来将PDMS机械拉伸到期望的应变程度。将短波长紫外光(低压汞灯，BHK,173μW/cm²从240到260nm)穿过被放置为和PDMS相接触的UVO掩模而对这些拉伸的衬底照明5分钟，产生图案化的表面化学物质。

翘棱GaAs带的形成和嵌入：具有涂覆以SiO₂的松弛带的GaAs晶片，利用图案化表面化工工艺被靠着拉伸的PDMS而层压。在炉中以90°C烘烤5分钟，在空气中以室温冷却，然后缓慢地松弛在PDMS中的应变，沿着每个带产生翘棱。嵌入翘棱带，将引入的洪流(flood)暴露于紫外光达5分钟，然后将液态PDMS预聚物铸造成～4mm的厚度。或者在炉中以65°C固化该样品4小时，或者在室温下固化该样品达36小时，就使该预聚物得到固化，以留下嵌入PDMS的固态基体中的翘棱带。

翘棱带的特性描述：通过将样品倾斜～90°（对于非嵌入式的样品）或～30o（对于嵌入式的样品），采用光学显微镜对所述带成像。在该样品被涂覆以一薄层金（厚度～5nm）之后，SEM图像记录在Philips XL30场发射扫描电子显微镜上。用于预拉伸PDMS印模的同样步骤，被用于拉伸和压缩所得到的样品。

SMS PD的制造和特性描述：PD的制造始于图24B的底画面所示的结构中的样品。聚对苯二甲酸乙二醇酯（PET）片的～0.8mm宽的条(strip)被轻柔地置于PDMS上，该PDMS的纵轴垂直于所述带的各纵轴。该条用作30nm厚的金膜的电子束蒸发的荫罩掩模(以形成Schottky电极)。移除PET条并且松弛预加应变的PDMS印模，形成构建有翘棱GaAs带的SMS PD。液体PDMS预聚物被铸造到带上没有电极的区域，然后在炉中固化。金电极延伸超过上PDMS，以能够采用半导体参数分析器(Agilent4155C)进行探测。在光电灵敏度的测量中，使用拉伸和压缩的机械阶段来操纵PD。IR LED源(波长850nm)提供照明。

实施例2：转印

我们的技术途径使用了如前所述的以基于平面印模的印刷方法实施的某些构思。虽然这些基本技术提供了乐观的切入点，但必须引入许多基础的新功能以迎合HARDI（半球形阵列探测器成像）***的挑战，如下文所述。

图32和33示出与向弯曲表面的转印相关的普遍策略。第一组步骤（图32）涉及制造和操控薄且呈球形曲面的弹性体印模，该印模被设计为将互连的Si CMOS“微型芯片”从晶片的平坦表面浮离，然后将该几何形状转换成半球形。通过铸造和固化液体预聚物以对着根据要求的曲率半径选择的高质量光学元件（即，匹配的凸透镜和凹透镜）获得诸如聚二甲基硅氧烷(PDMS)的弹性体，而形成用于上述过程的印模弹性体。该印模具有模制的轮辋。通过将在此轮辋上的模制凹槽（在图32中以虚线圆圈示出）匹配于适当尺寸的刚性、圆形固位环，径向拉伸此元件，就将这个球形印模变形为拉伸的平面薄片。将此已拉伸的印模采用薄互连接触到支撑预成型的和底切蚀刻Si CMOS“微型芯片”的母晶片，然后将印模剥离“喷墨”的带有这些互连的“微型芯片”的元件。在微型芯片和软弹性体元件之间的范德瓦尔斯交互作用为此过程提供了足够的粘合力。

将固位环移去，使得PDMS松弛回到其初始半球形状，从而完成微型芯片阵列从平面到球形的变形。这种变形引发在印模表面处的压缩应变。通过互连的本地层离和向上提升(图32左下)，这些应变被容纳在CMOS微型芯片阵列之中。这些“凸起”互连吸收应变，从而避免对微型芯片造成损害或对其电特性造成由应变导致的有害改变。在微型芯片中的应变保持低于～0.1%，就实现了这两个目标。互连所需的空间限制CMOS微型芯片的最大填充因数。然而，所述光电探测器占据几乎整个像素区域，从而提供达成80%填充因数目标的直接途径。

在第二组步骤中(图33)，“喷墨”半球形印模用于将这些元件转印到具有匹配形状空腔的最终器件衬底（例如，在此实施例中为具有匹配半球形空腔的玻璃衬底）上。这种转印过程使用紫外线（UV）可固化光敏聚合物，诸如光可固化BCB（Dow Chemical）或聚亚安酯(NorlandOptical Adhesive)作为粘合剂。这些材料以（数十微米厚）液体薄膜的形式应用于器件衬底。一旦与该印模接触，液体层流动以适合于与微型芯片及凸起互连相关联的起伏结构。穿过透明衬底的UV光，固化光敏聚合物，且将其转化成固体形式，从而一旦移除印模就产生平滑且平面化的顶表面。为形成功能***的最终集成，涉及对电极和光电探测器材料的沉积和图案化，以及对到外部控制电路的总线的平版印刷限定。

图32和图33的途径具有几种值得注意的特征。首先，它采用最先进的平面电子技术，以能够在半球衬底上进行可靠且经济合算而且高性能的运行。具体而言，微型芯片包括在0.13微米设计规则下处理的硅晶体管，以产生针对HARDI***的本地的像素级处理能力。传统的工艺使用绝缘体上硅晶片来形成这些器件。掩埋氧化物提供牺牲层(采用HF进行底切蚀刻)以制备用于印刷的微型芯片。互连由窄且薄(～100nm)的金属线组成。

第二特征是，此途径使用弹性体元件和机械设计，以能够良好受控地从平面变形到半球。可逆地，在转印印模和全面的机械模型中的线性机制实现这种控制，如下文所述。第三个受关注的方面是，转印过程以及控制粘合的策略的特定基本组件，已经在平面应用中得以展示。事实上，已经为那些平面印刷应用而设计的步骤，可适用于图32和33的过程。图34示出一种家用打印机，其具有适合在本过程中使用的集成视觉***和气压致动器。

这些类型的打印机***用于证实图32和33的过程的一些方面。图35示出一种半球形印模的表面的扫描电子图像，所述半球形印模采用在正方形阵列中与重度掺杂的硅带互连的单晶硅岛阵列进行“喷墨”。图36示出光学图像。在平面向球面变形期间，这些带状互连以图32所示的方式凸起。这些类型的互连的关键方面是，当组合以对整体成型的微型芯片的转印时，它们减少对直接在半球面上处理的高分辨率的曲面平面光刻或其它形式的需求。

除了材料和普通处理策略之外，还执行对半球形印模、凸起互连、与刚性器件岛的交互作用的弹性机械响应的完整计算建模。这些计算揭示该过程的物理特性处于促进工程控制和优化的程度。基于线性弹性板理论的简单的估计表明，对于2mm厚的印模和1cm半径的球，与图32的过程相关的应变等级可以达到10%或更高。因此，为了可靠地进行工程控制，有必要将该掩模在线性弹性区域中运行，以便应变达到此值的两倍，即～20%。图37示出PDMS的几个变量的实验性应力/应变曲线，我们采用该曲线实践于基于整体且平面印模的印刷的程度。184-PDMS意在提供良好的初始材料，因其提供高度线性和弹性响应，应变高达～40%。

诸如这些的机械度量，结合以模量的文献记载值、微型芯片的几何形状以及带凸起的互连，就提供建模所必需的信息。采用两种计算途径。第一种是全面有限元建模（FEM），其中分析在平面衬底上的器件详情和互连几何形状（例如，尺寸、间隔、多层）。不同的材料（例如，印模、硅、互连）直接纳入分析。施加横向压力以将印模和电路变形为期望的球形形状。有限元分析给出应变分布，特别是在器件和互连中的最大应变，以及在已变形器件之间的不均一间隔。该途径的好处在于，其获取器件几何形状和材料的所有详情，且因此可被用于探究转印过程的不同设计的效果，以便减小最大应变和不均一性。然而，此方法计算密集且因此耗时，原因在于其涉及大量长度数值范围以及对印模上的大量结构器件的建模。

第二种途径是用于器件(微型芯片)的晶胞模型，该模型一旦加载就分析各器件的机械性能。每个器件表示为一个晶胞，其对机械加载(例如，弯曲和张力)的响应通过有限元方法而全面研究。然后，每个器件均被替换成通过互连而链接的晶胞。然后将这种晶胞模型纳入有限元分析，以替代对器件和互连的详细建模。此外，在远离球面边缘处，应变相对均一，从而可以对许多晶胞进行集成，且它们的性能可以用粗糙程度模型来表示。在球面边缘附近，应变高度不均一，因此对器件的详细建模仍有必要。这一途径的优点在于，显著降低计算量。在第一种途径中的全面有限元分析用于验证这种晶胞模型。一旦通过验证，该晶胞模型就提供了一种强大的设计工具，因为它适合于快速探查器件、互连、及其间距的不同设计。

图38显示了初步的FEM结果，针对将半球形印模拉伸成平面几何形状（并将其松弛而回到半球形），如图32所描绘。上画面示出半球形印模的横截面图，其具有类似于在图32中所示的印模的几何形状。这些结果显示在被拉伸的膜的应变中的轻微的空间不均一性，如其不均一厚度所证明。通过为由铸造和固化而形成印模所对着的结构作适当选择，来设计印模厚度轮廓，可以消除这些不均一性。然而，重点注意的是，某些不均一的应变可接受，因为(i)凸起互连内在地容忍失真，而且(ii)微型芯片并不必完美地居于每个像素位置的中心；更大的光电探测器将为像素区域填充以均一的背电极，其可与微型芯片创建电接触，而与微型芯片在像素区域内的位置无关。

此建模也可以确定在Si CMOS微型芯片中的应变程度。该***应被设计为，保持这些微型芯片应变低于～0.1-0.2%以避免改变电特性以及可能地由于断裂或层离导致机械故障。这种建模易于将印模和处理条件设计为，避免将微型芯片曝露于高于此范围的应变。

实施例3：双轴可拉伸“波状”硅纳米膜

此实施例引入一种双轴可拉伸形式的单晶硅，其由弹性体支撑上的双维翘棱或“波状”的硅纳米膜组成。已经描述了针对这些结构的制造过程，且已展现其在各种不同方向上的几何形状以及对单轴和双轴应变的响应的各个不同方面。这些***的机制的分析模型提供用于定量理解它们行为的框架。这些类型的材料提供针对具有完全二维可拉伸性的高性能电子器件的途径。

呈现机械可弯曲性的电子器件，受关注于信息显示器、X射线成像、光电器件以及其他***中的应用。可逆可拉伸性是一种与此不同但极具技术挑战性的机械特性，其将允许器件实现以仅仅可弯曲的电子器件所不能实现的功能，例如智能外科手套、电眼摄像机以及个人健康监视器。在此类电子器件的一种途径中，可拉伸线将刚性器件岛互连，为不可拉伸的器件组件提供电路级别的可拉伸性。在替代性的策略中，薄单晶半导体和其他电子材料的特定结构形式允许这些器件自身具有可拉伸性。最近的实例涉及在硅和砷化镓纳米带（厚度介于数十和数百纳米之间，宽度在微米范围内）中使用翘棱、一维的“波状”几何形状，以实现在金属氧化物半导体场效应晶体管（MOSFET）、金属半导体场效应晶体管（MESFET）、PN结二极管和肖特基二极管中的单轴可拉伸性。这个实施例显示，类似材料的纳米膜可形成为二维(2D)波状几何形状，以提供完整的2D可拉伸性。描述了用于此类***的制造过程，以及此类***机械响应的详细试验特征和分析建模。

图39示意性示出用于在弹性体支撑上形成二维可拉伸硅纳米膜的步骤。对于此实例，这些膜由绝缘体上硅(SOI)晶片(Soitec.Inc，p型)制造，首先通过由光刻法限定适合的光致抗蚀剂图案，在顶部硅中形成孔的方形阵列（～2.5μm直径,～25μm间距），然后通过反应性离子蚀刻(PlasmaTherm RIE,SF640sccm,50mTorr,100W)移除曝光的硅。同样的步骤限定膜的总横向尺寸，对于此处所述的样品，所述总横向尺寸处于3-5平方毫米的范围内。厚度介于55nm和320nm之间。将被蚀刻的样品浸在浓缩氢氟酸(HF49%)中，就去除了掩埋的SiO₂层（145～1000nm厚）；在丙酮中洗涤，就去除了光致抗蚀剂。紧靠抛光的硅晶片铸造和固化聚二甲基硅氧烷(PDMS)的预聚物，生成平坦的弹性体衬底（～4mm厚）。在由强紫外线(240-260nm)创建的臭氧环境中暴露5分钟，就将疏水的PDMS表面(-CH₃和–H端基)转化成亲水状态(-OH和-O-Si-O端基)。主要在大约70-180°C下在对流炉中加热此类活性PDMS衬底，使得各向同性热膨胀程度受到控制。将此元件接触于处理过的SOI晶片，然后将其再次剥离，就将整个纳米膜转印到PDMS。在对流炉中持续加热数分钟，就易于在膜和PDMS之间形成强粘合性结合。在最终步骤中，纳米膜/PDMS结构被冷却到室温(大约25°C)，以释放热引发的预加应变(ΔL/L)。该过程导致在硅纳米膜和附近的PDMS的表面区域中自发形成二维（2D）波状起伏结构。这些结构在不同位置展现不同行为，在边缘附近一维周期波占主导，在内部区域处可典型地观察到二维鱼骨形布局，而在中心附近经常出现无序的鱼骨形结构。鱼骨区域的特征在于：在波中相邻波峰之间的距离——我们将其称为短波长λ、波幅度A₁（图1中未示出）、以及较长的距离2π/k₂（沿着x2方向），其与在鱼骨形结构中相邻“转弯（jog）”之间的分离相关联，我们称其为长波长。其他特征长度是，“转弯”波长2π/k₁（沿着x₁方向，与长波长方向x₂正交）、转弯的幅度A₂、转弯角θ。图39的底部画面示意性示出这些特征部分。

图40的各部分a-f，示出针对如下纳米膜的情况在形成鱼骨波期间的不同阶段所收集的光学显微照片，所述纳米膜厚度为100nm（侧向尺寸大约4×4mm²）且热预加应变（由加热到150°C所限定）为～3.8%。这些图像表明在两个阶段中的结构形成，其中第一阶段主要涉及在大范围中的一维波，随后将这些波结构弯曲以最终在完全冷却时形成紧凑的鱼骨形布局（见图40d-f）。图40h示出两种特征波长的时间演变。随着冷却导致在硅上的压缩应变逐渐增大，短波长倾向于减少，这是因为PDMS具有相对较大的热收缩。具体而言，这个值从起初阶段的17-18μm降到在鱼骨形结构变得显著之时的～14.7μm，最终降到在完全冷却状态下的～12.7μm。该波长在大面积上是均一的(～5%变动)。与此对照，与鱼骨形布局相关联的长波长展现出宽范围的值，如图40g的图像所易见。在遍历此样品的大约100个点处的测量，产生在图40g的柱状图中所概括的值分布。鱼骨形结构可以表示为平面外位移w=A₁cos[k₁x₁+k₁A₂cos(k₂x₂)](图49)。在此通过针对薄膜厚度、膜的机械特性、以及衬底的分析，确定下列系数，即，波幅度A₁、长波长2π/k₂、转弯波长2π/k₁、以及转弯幅度A₂。短波长λ是(2π/k₁)sin(θ/2)。如从波状结构的测得轮廓长度和周期所确定的，该模型使用Si应变作为所施加的预加应变来替代热预加应变（图50）。使Si变形的实际应变通常略小于估计的热预加应变，可能原因是Si在PDMS上的加载效应。例如，在3.8%热预加应变下，硅应变是2.4%。对于这样的位移w，在Si膜中的应力、应变和位移场，均可以由冯〃卡门平板理论依据A₁、k₁、A₂和k₂获得。在PDMS衬底中的场由3D弹性理论获得。最小化总能量，其由硅膜中的膜能量和弯曲能量以及PDMS衬底中的弹性能量组成，给出A₁、k₁、A₂和k₂。Si和PDMS的杨氏模量和泊松比是E_Si=130GPa,ν_Si=0.27,E_PDMS=1.8MPa,以及ν_PDMS=0.5。试验和模型给出的转弯角θ都是大约90°。在2.4%二轴预加应变下，由理论给出的短波长是12.4μm，该理论结果良好地符合上述试验结果。在长波长2π/k₂中的较大变动也由理论计算预测出，从30μm到60μm。

图41示出与图40的在完全冷却状态下所示类似的结构的原子力显微镜（AFM）和扫描电子显微镜（SEM）图像。这些图像清晰地示出，鱼骨形图案的特征在于限定两个特征方向的Z字形结构，即使压缩应变完全各向同性亦是如此。这种鱼骨形结构代表最小弹性能结构，其减小***中的总体平面内应力，且减轻两个方向上的双轴压缩。因此，与“棋盘”和1D波布局相比，该几何形状在大面积上为优选，因为鱼骨状模式是这三种模式中唯一一种在所有方向都松弛平面内应力而不导致显著拉伸能的模式。只有在最接近转弯之处，才引发显著的拉伸。1D模式仅在一个方向上降低预加应力。棋盘模式在所有方向上降低应力，但是它伴随着弯曲产生显著的拉伸能。

从AFM图像提取的两个线条凸版(linecut)显示了尽管仅仅接近正弦形但呈周期性的沿转弯方向的起伏轮廓(轮廓i)和垂直于波的起伏轮廓（轮廓ii）。由轮廓ii所确定的波的λ和A₁，分别是12.8μm和0.66μm。理论分析给出的λ是12.4μm，与实验数据相似；然而，理论分析所得的A₁是0.90μm，数值上略高于实验数据。SEM图像清晰示出在膜和PDMS之间的紧密结合，如波的凸起和凹进区域中的硅之中的小孔附近的样品的行为所证明。这些图像还表明，这些波结构完全与这些孔的位置不相关，因为孔尺寸2.5μm远小于我们试验中的变形模式的特征波长。波结构的几何形状对硅厚度的依赖性的研究，可以提供另外的对物理特性的了解，并且进一步验证机械模型。图42示出一些结果，包括对于相似的热应变具有不同厚度的膜中所形成的波结构的光学显微照片、波长和幅度。对于100nm厚度，波的λ和A₁分别为12.6(±0.37)μm和0.64(±0.07)μm，而对于320nm厚度，它们分别为45.1(±1.06)μm和1.95(±0.18)μm。这些值与理论计算值合理地良好对应，理论计算值对于100nm情况是λ和A₁分别为12.4μm和0.90μm，而对于320nm情况λ和A₁分别为45.1μm和3.29μm。

这些波状膜，为处于各种不同的平面内方向上的应变提供准确的可拉伸性，不同于先前描述的带状几何形状所提供的一维可拉伸性。为了研究此方面，我们使用校准的机械阶段，以及以热诱发预加应变3.8%制备的2D可拉伸膜，沿不同方向执行单轴伸长拉伸测试。图43提供了一些图像。在案例i中，沿着长波方向的拉伸应变(ε_st)导致鱼骨形结构“展开”(ε_st)1.8%，逐渐导致在完全拉伸状态(ε_st)3.8%下的1D波状几何形状。这种拉伸通过泊松效应引发在正交方向的压缩应变，其幅度大致等于拉伸应变的一半。这种压缩应变可通过对在此方向上的波状结构的压缩而调节。一旦释放所施加的拉伸应变，最初的鱼骨波即被恢复，以展示和最初非常相似的结构(图51示出了在5个、10个和15个拉伸循环之后收集的光学显微照片)。

在对角线方向施加的拉伸应变（案例ii），示出相似的结构变化，尽管在完全拉伸时1D波结构沿着由所施加应变而非最初几何形状所限定的方向对齐。对于垂直案例iii，在小应变ε_st1.8%下，样品的某些部分完全失去鱼骨形布局，以沿着拉伸方向产生新的1D波。随着应变增大，更多区域经受此变形，直到整个区域都由这些导向的1D波组成为止。这些新形成的1D波垂直于原始波的取向；一旦释放，它们简单地弯曲以形成无序的鱼骨状几何形状。对于图43B示出的所有情况，波长随着拉伸应变而增加，然后一旦松弛就回复到其最初值，即使由泊松效应在正交方向引入压缩应力也如此。这种行为是缘于，由对鱼骨波的展开所导致的λ增加量，该增加量大于由泊松效应导致的此波长的减小量。（图52）对于案例i，由于泊松效应，在所施加的拉伸应变ε_st下，2π/k₁(图52A)减少到2π/k’₁（图52B），也就是说k’₁>k₁。然而，由于对鱼骨形结构的展开，相应的转弯角θ’大于角θ。短波长λ=(2π/k₁)sin(θ/2)变为λ’=(2π/k’₁)sin(θ’/2)，其在角变化效应克服泊松效应时可大于λ。我们的理论模型给出，对于ε_st=0、1.8和3.8%时，λ=12.4、14.6和17.2μm，其确认短波长随着应变的施加而增大，如试验中所观察到的。对于案例iii，λ和2π/k₁均随着所施加的拉伸应变而增大，因为波沿着拉伸应变的方向松弛，且转弯角(θ)并未被泊松效应显著改变。还通过热诱发拉伸应变来研究翘棱膜的双轴可拉伸性（图53）。随着样品被加热，由热应变所产生的鱼骨波缓慢消失；一旦冷却，它们完全恢复。

这些观察结果仅适用于膜的中心区域。如图39底部图像所示，膜的边缘示出一维波结构，其具有沿边缘取向的波矢量。在图44中示出，边缘地区、中央地区以及它们之间的过渡区域的AFM图像和线条凸版轮廓。在Si边缘附近起源的1D波（上图）逐渐变得弯曲（中图），直到它们转变到在中央区域的鱼骨几何形状为止（下图）。在这些区域中的λ值分别是16.6、13.7和12.7μm（从顶部图起），而A₁分别为0.52、0.55和0.67μm。与边缘处的1D波相比，2D鱼骨波具有较小的λ和A₁，表明Si的内部区域与边缘相比受到压缩应变更强烈的影响。在边缘附近的应力状态，在某些距离范围内大致地是单轴压缩，因为膜的边缘不受牵引力。这种单轴压缩平行于这条自由边，且因此导致沿着边缘的1D波。然而，应力状态，在导致鱼骨形结构的中央区域内，变为等双轴压缩。对于在1D波状边缘和鱼骨波之间的过渡区域，不平衡的双轴压缩导致具有较大转弯角的“半”-鱼骨波。我们的模型对于1D波产生的λ和A₁分别是16.9和0.83μm，而对于鱼骨形结构则是12.4和0.90μm。这些结果与试验观察结果合理地良好相符。

为了进一步研究这些边缘效应，我们制造矩形膜，其长度为1000μm，宽度分别为100、200、500和1000μm，均在同一PDMS衬底上。图45示出这些结构对于两个不同等级的热预加应变的光学显微照片。在低热预加应变（大约2.3%,图45A），100和200微米宽的膜显示从一边到另一边的完美1D波，而在端部为平坦且未变形的区域。500μm宽的膜，示出类似的1D波和平坦区域，但这些波在结构的中央具有轻微弯曲的几何形状，而在取向上的总体有序性和均匀性基本少于100μm和200μm的情况。对于1000μm×1000μm的区域，1D波出现在边缘的中央区域，而在角部是平坦区域。膜的中央部分示出完全显影的鱼骨几何形状。对于角部平坦区域，由于两个自由边，所以呈现近似无应力状态。在此类边角附近没有波形成。随着预加应变增大（4.8%，图45B），在所有案例中的平坦区域在尺寸上减少。1D波状行为在100和200μm带中持续，但明确的鱼骨形态在500μm情况的中央区域出现。在更高的预加应变下，等双轴压缩应变存在于500μm宽的膜的内部区域中。对于1000μm×1000μm膜，鱼骨行为延伸到接近边缘的区域。限定平坦区域的空间范围的特征长度数值范围，我们称为边缘效应长度，L_edge，可作为膜尺寸和预加应变的函数进行估值。图45C示出，对于此处调查的案例，以与膜尺寸无关的方式，对具有预加应变的这个长度进行线性比例缩放的结果。随着预加应变变得更高，单轴应变区域的长度变得更小。因此，在两个自由边缘附近的无应力区域中，可以观察到较短范围的1D波形式以及相似的行为。

图46示出形成其他膜几何形状的波状结构的光学显微照片，这些形状包括圆形、椭圆形、六边形和三角形。这些结果与在图45中的带和方形中的观察结果在数量上一致。具体来说，边缘区域示出1D波，其平行于边缘而取向。正交取向的波只在距边缘距离大于L_edge时才出现。对于圆形，一维波在边缘附近出现，由于膜形状而具有总体径向取向。鱼骨形的波在中央出现。椭圆形展示出相似的行为，但是在长轴边缘具有平坦区域，因为这些区域的曲率半径较小。对于六边形和三角形的形状，尖锐的转角(分别是120°和60°)导致平坦的区域。鱼骨几何形状出现在六边形中央。对于在此所示的预加应变程度，三角形中央显示出现1D波。对于具有清晰拐角的形状（例如，六边形、三角形以及椭圆的尖端），在拐角附近没有波，因为两个交叉的自由边缘（不必是垂直的）给出无应力状态。对于三角形，没有足够的空间产生鱼骨形结构，即便是在中央区域。

膜自身提供实现双轴可拉伸电子器件的途径。上文描绘的边缘效应可被采用以实现某些结果，其或许可用于某些类型的器件。具体而言，在成像***中，有价值的是，在光电探测器的位置保持平坦、未变形区域，以避免当这些器件具有波状外形时出现的不理想的行为。图47示出达到此结果的可拉伸膜的一些典型实例。这些结构由被30μm×150μm带(对于正交带是30μm×210μm)连接的100×100μm方形岛组成，在水平和垂直方向上连接(图47A、C)，和在垂直、水平和对角线方向上连接（图47E、G）。带中的波的波长和幅度的改变，提供一种调节施加应变的方式，从而在很大程度上避免在方形岛区域中的变形。我们在几种不同施加应变下检查这些结构的行为。图47的部分a和e示出在低应变(大约2.3%)模式下的典型情况，该应变模式通过在炉中加热样品而施加。图47的部分c和g示出在相对高的二轴应变(大约15%)下的同一结构，该应变使用机械阶段施加。显然，在低应变模式中，岛保持为平坦；在足够高的应变下，在这些区域中开始形成波结构。在所有应变下，PDMS和Si之间均维持良好的粘合，如倾角SEM图像(图47B、D、F、H)所示。在图47的部分b和d中的高倍放大SEM图像的插图也证实了硅和PDMS的强结合。

总之，硅纳米薄膜可与预加应变弹性体衬底一体形成，以构建带有多种几何形状的2D“波状”结构。这些***机械行为的许多方面，良好地符合理论预测行为。这些结果可用于在使用或安装期间要求完全可拉伸性的***中的电子器件的应用中。

参考文献

1.Duan,X.&Lieber,C.M.General synthesis of compoundsemiconductor nanowires.Adv.Mater.12,298-302(2000)。

2.Xiang,J.,Lu,W.,Hu,Y.,Wu,Y.,Yan,H.&Lieber,C.M.Ge/Sinanowire heterostructures as high-performance field-effect transistors.Nature441,489-493(2006)。

3.Wu,Y.,Yan,H.,Huang,M.,Messer,B.,Song,J.H.&Yang,P.Inorganic semiconductor nanowires:rational growth,assembly,andnovel properties.Chem.Eur.J.8,1261-1268(2002)。

4.Pan,Z.W.,Dai,Z.R.&Wang,Z.L.Nanobelts ofsemiconducting oxides.Science291,1947-1949(2001)。

5.Peng,X.,Manna,L.,Yang,W.,Wickham,J.,Scher,E.,Kadavanich,A.&Alivisatos,A.P.Shape control of CdSe nanocrystals.Nature404,59-61(2000)。

6.Wang,D.,Chang,Y.-L.,Lu,Z.&Dai,H.Oxidation resistantgermanium nanowires:bulk synthesis,long chain alkanethiolfunctionalization,和Langmuir-Blodgett assembly.J.Am.Chem.Soc.127,11871-11875(2005)。

7.Huang,M.H.,Wu,Y.,Feick,H.,Tran,N.,Weber,E.&Yang,P.Catalytic growth of zinc oxide nanowires by vapor transport.Adv.Mater.13,113-116(2001)。

8.Gudiksen,M.S.,Wang,J.&Lieber,C.M.Synthetic control ofthe diameter and length of single crystal semiconductor nanowires.J.Phys.Chem.B105,4062-4064(2001)。

9.Yu,H.,Li,J.,Loomis,R.A.,Wang,L.-W.&Buhro,W.E.Two-versus three-dimensional quantum confinement in indium phosphidewires and dots.Nat.Mater.2,517-520(2003)。

10.Sun,Y.&Rogers,J.A.Fabricating semiconductornano/microwires and transfer printing ordered arrays of them ontoplastic substrates.Nano Lett.4,1953-1959(2004)。

11.Yin,Y.,Gates,B.&Xia,Y.A soft lithography approach to thefabrication of nanostructures of single crystalline silicon withwell-defined dimensions and shapes.12,1426-1430(2000)。

12.Kodambaka,S.,Hannon,J.B.,Tromp,R.M.&Ross,F.M.Control of Si nanowire growth by oxygen.Nano Lett.6,1292-1296(2006)。

13.Shan,Y.,Kalkan,A.K.,Peng,C.-Y.&Fonash,S.J.From Sisource gas directly to positioned,electrically contacted Si nanowires:the self-assembling“grow-in-place”approach.Nano Lett.4,2085-2089(2004)。

14.He,R.,Cao,D.,Fan,R.,Hochbaum,A.I.,Carraro,C.,Maboudian,R.&Yang,P.Si nanowire bridges in microtrenches:integration of growth into device fabrication.Adv.Mater.17,2098-2102(2005)。

15.Lee,K.J.,Motala,M.J.,Meitl,M.A.,Childs,W.R.,Menard,E.,Shim,A.K.,Rogers,J.A.&Nuzzo,R.G.Large-area,selectivetransfer of microstructured silicon:a printing-based approach tohigh-performance thin-film transistors supported on flexible substrates.Adv.Mater.17,2332-2336(2005)。

16.Gao,P.X.,Ding,Y.,Mai,W.,Hughes,W.L.,Lao,C.&Wang,Z.L.Conversion of zinc oxide nanobelts into superlattice-structurednanohelices.Science309,1700-1704(2005)。

17.Kong,X.Y.,Ding,Y.,Yang,R.&Wang,Z.L.Single-crystalnanorings formed by epitaxial self-coiling of polar nanobelts.Science303,1348-1351(2004)。

18.Chen,P.,Chua,S.J.,Wang,Y.D.,Sander,M.D.&Fonstad,C.G.InGaN nanorings and nanodots by selective area epitaxy.Appl.Phys.Lett.87,143111(2005)。

19.Manna,L.,Milliron,D.J.,Meisel,A.,Scher,E.C.&Alivisatos,A.P.Controlled growth of tetrapod-branched inorganic nanocrystals.Nat.Mater.2,382-385(2003)。

20.Dick,K.A.,Deppert,K.,Larsson,M.W.,

T.,Seifert,W.,Wallenberg,L.R.&Samuelson,L.Synthesis of branched‘nanotrees’by controlled seeding of multiple branching events.Nat.Mater.3,380-384(2004)。

21.Khang,D.-Y.,Jiang,H.,Huang,Y.&Rogers,J.A.Astretchable form of single-crystal silicon for high-performanceelectronics on rubber substrates.Science311,208-212(2006)。

22.Schmidt,O.G.&Eberl,K.Thin solid films roll up intonanotubes.Nature410,168-168(2001)。

23.Zhang,L.,Ruh,E.,Grützmacher,D.,Dong,L.,Bell,D.J.,Nelson,B.J.&

C.Anomalous coiling of SiGe/Si andSiGe/Si/Cr helical nanobelts.Nano Lett.6,1311-1317(2006)。

24.Jin,H.-C.,Abelson,J.R.,Erhardt,M.K.&Nuzzo,R.G.Softlithographic fabrication of an image sensor array on a curved substrate.J.Vac.Sci.Technol.B22,2548-2551(2004)。

25.Someya,T.,Sekitani,T.,Iba,S.,Kato,Y.,Kawaguchi,H.&Sakurai,T.A large-area,flexible pressure sensor matrix with organicfield-effect transistors for artificial skin applications.Proc.Natl.Acad.Sic.U.S.A.101,9966-9970(2004)。

26.Nathan,A.,Park,B.,Sazonov,A.,Tao,S.,Chan,I.,Servati,P.,Karim,K.,Charania,T.,Striakhilev,D.,Ma,Q.&Murthy,R.V.R.Amorphous silicon detector and thin film transistor technology forlarge-area imaging of X-rays.Microelectronics J.31,883-891(2000)。

27.Lacour,S.P.,Jones,J.,Wagner,S.,Li,T.&Suo,Z.Stretchable interconnects for elastic electronic surfaces.Proc.IEEE93,1459-1467(2005)。

28.Childs,W.R.,Motala,M.J.,Lee,K.J.&Nuzzo,R.G.Masterless soft lithography:patterning UV/Ozone-induced adhesion onpoly(dimethylsiloxane)surfaces.Langmuir21,10096-10105(2005)。

29.Sun,Y.,Kumar,V.,Adesida,I.&Rogers,J.A.Buckled andwavy ribbons of GaAs for high-performance electronics on elastomericsubstrates.Adv.Mater.in press。

30.Sun,Y.,Khang,D.-Y.,Hua,F.,Hurley,K.Nuzzo,R.G.&Rogers,J.A.Photolithographic route to the fabrication ofmicro/nanowires of III-V semiconductors.Adv.Funct.Mater.15,30-40(2005)。

32.Loo,Y.-L.;Someya,T.,Baldwin,K.W.,Bao,Z.,Ho,P.,Dodabalapur,A.,Katz,H.E.&Rogers,J.A.Soft,conformableelectrical contacts for organic semiconductors:high-resolution plasticcircuits by lamination.Proc.Natl.Acad.Sci.U.S.A.99,10252-10256(2002)。

33.Suo,Z.,Ma,E.Y.,Gleskova,H.,Wagner,S.Mechanics ofrollable and foldable film-on-foil electronics.Appl.Phys.Lett.74,1177-1179(1999)。

P.Mandlik,S.P.Lacour,J.W.Li,S.Y.Chou,和S.Wagner,IeeeElectron Device Letters27,650-652(2006)。

D.S.Gray,J.Tien,和C.S.Chen,Advanced Materials16,393-+(2004)。

S.P.Lacour,S.Wagner,Z.Y.Huang,和Z.Suo,Applied PhysicsLetters82,2404-2406(2003)。

S.P.Lacour,J.Jones,S.Wagner,T.Li,和Z.G.Suo,Proceedings of the Ieee93,1459-1467(2005)。

J.Jones,S.P.Lacour,S.Wagner,和Z.G.Suo,Journal ofVacuum Science&Technology A22,1723-1725(2004)。

S.P.Lacour,J.Jones,Z.Suo,和S.Wagner,Ieee Electron DeviceLetters25,179-181(2004)。

W.T.S.Huck,N.Bowden,P.Onck,T.Pardoen,J.W.Hutchinson,和G.M.Whitesides,Langmuir16,3497-3501(2000)。

N.Bowden,S.Brittain,A.G.Evans,J.W.Hutchinson,和G.M.Whitesides,Nature393,146-149(1998)。

S.Wagner,S.P.Lacour,J.Jones,P.H.I.Hsu,J.C.Sturm,T.Li,和Z.G.Suo,Physica E-Low-Dimensional Systems&Nanostructures25,326-334(2004)。

H.Kudo,T.Sawada,E.Kazawa,H.Yoshida,Y.Iwasaki,和K.Mitsubayashi,Biosensors&Bioelectronics22,558-562(2006)。

T.Li,Z.G.Suo,S.P.Lacour,和S.Wagner,Journal of MaterialsResearch20,3274-3277(2005)。

S.P.Lacour,D.Chan,S.Wagner,T.Li,和Z.G.Suo,AppliedPhysics Letters88(2006)。

S.P.Lacour,C.Tsay,和S.Wagner,Ieee Electron Device Letters25,792-794(2004)。

S.P.Lacour,S.Wagner,R.J.Narayan,T.Li,和Z.G.Suo,Journal of Applied Physics100(2006)。

Reuss,R.H等人Proc.IEEE2005,93,1239。

Jain,K.等人.Proc.IEEE2005,93,1500。

Nathan,A.等人Microelectron.Reliab.2002,42,735。

Someya,T等人T.Proc.Natl.Acad.Sci.U.S.A.2004,101,9966。

Hsu,P.H.I.等人IEEE Trans.Electron.DeV.2004,51,371。

Jin,H.C.等人Vac.Sci.Technol.,B:Microelectron.NanometerStruct.-Process.,Meas.,Phenom.2004,22,2548。

Nathan,A.等人Microelectron.J.2000,31,883。

Someya,T.等人Proc.Natl.Acad.Sci.U.S.A.2005,103,12321。

Lacour,S.P.等人Proc.IEEE2005,93,1459.(c)。

Lacour,S.P.等人Appl.Phys.Lett.2003,82,2404。

Khang,D.-Y.等人Science2006,311,208。

Sun,Y.等人Adv.Mater.2006,18,2857。

Sun,Y.等人Nat.Nanotechnol.2007,1,201。

Ouyang,M.等人Chem.Mater.2000,12,1591。

Childs,W.R.;Nuzzo,R.G.J.Am.Chem.Soc.2002,124,13583。

Efimenko,K.等人J.Colloid Interface Sci.2002,254,306。

Hillborg,H.等人Langmuir2004,20,785。

Buma,T.等人Appl.Phys.Lett.2001,79,548.。

Properties of Silicon;INSPEC:New York,1998。热膨胀的系数是：RPDMS)3.1×10^-4K^-1和α_Si)2.6×10^-6K^-1，分别对于PDMS衬底和硅纳米膜。用于在150°C下制备的样品的热预加应变计算如下：ΔαΔT=(3.1×10^-4-2.6×10^-6)(150-25)=3.8%。

Timoshenko,S.Theory of Plates和Shells;McGraw-Hill:NewYork,1940。

Timoshenko,S.;Goodier,J.N.Theory of Elasticity,第三版;McGraw-Hill:New York,1969。

Chen,X.;Hutchinson,J.W.J.Appl.Mech.Trans.ASME2004,71,597。

Chen,X.;Hutchinson,J.W.Scr.Mater.2004,50,797。

Huang,Z.Y.等人J.Mech.Phys.Solids2005,53,2101。

Bietsch,A.;Michel,B.J.Appl.Phys.2000,88,4310。

Ohzono,T.;Shimomura,M.Phys.Rev.B2004,69,132202。

Ohzono,T.;Shimomura,M.Langmuir2005,21,7230。

实施例4：通过使用印刷半导体纳米材料，异质集成三维电子器件

我们已经开发了一种简单途径，以将类别广泛的不同材料以二维或三维(3D)布局组合到异质集成(HGI)电子器件***中。该过程始于在分离的衬底上对不同半导体纳米材料（例如，单壁碳纳米管，和氮化镓、硅和砷化镓单晶纳米线/带）的合成。对将软印模和这些衬底用作施主的添加剂转印过程的反复应用，以及随之的器件和互连的形成，产生高性能的3D-HGI电子器件，其将这些(或其他)半导体纳米材料的任意组合合并于刚性或柔性的器件衬底上。这种通用的方法可以产生大量难于或不可能使用其他技术实现的不同寻常的电子器件***。

许多现有的和新兴的电子器件，受益于将不同类型的半导体以二维或三维（2D或3D）布局单片异构集成（HGI）到单个***中。实例包括多功能射频通信器件、红外（IR）成像相机、可寻址传感器阵列和混合型CMOS/纳米线/纳米器件电路（3-7）。在一些代表性***中，在经常引入堆叠三维结构的电路中，化合物半导体或其他材料提供高速运行、高效光电探测或传感能力，同时硅CMOS提供数字读出和信号处理。晶片结合（8）和外延生长（9,10）代表用于实现这些类型的三维HGI***的两种最广泛使用的方法。前一过程涉及，通过使用粘合剂或热引发界面化学工艺，对分别形成在不同的半导体晶片上的集成电路、光电二极管或传感器进行物理结合。这种途径在许多情况下行之有效，但它具有重要的缺点，包括（i）在第三(堆叠)维中扩展到大面积或数量可观的层的能力有限，（ii）与不寻常的（例如纳米结构材料）或低温材料和衬底不兼容，（iii）对穿过晶片的电互连在制造和对齐上是一项挑战，（iv）对平坦的平面结合表面具有严格要求，和（v）由迥异材料的不均匀热膨胀/收缩所产生的机械应变，可发生弯曲和折断。外延生长提供一种不同的办法，其涉及，通过分子束外延生长或其他手段，在其他材料晶片的表面上直接形成薄层半导体材料。虽然此方法避免了一些前述问题，但是针对外延生长位置的要求严格限制了可被生长的材料的质量和类型，即便使用缓冲层和其他先进技术亦是如此。相比之下，新兴类别的半导体纳米材料，如无机材料的纳米线、带、膜或粒子，或碳基***，诸如单壁碳纳米管（SWNT）或石墨烯薄片（11-14），可生长然后悬浮在溶剂中或转印到衬底上，从而避开外延生长或晶片结合的要求。最近的工作显示，例如，由溶液铸造(15)形成的交叉纳米线二极管在2D布局中的集成。在此呈现的结果表明，不同单晶无机半导体（例如GaN、Si和GaAs的纳米线/带）是如何使用可升级的和确定性的印刷方法而能够彼此组合，以及与其他类型纳米材料(例如SWNT)组合，以在2D或3D布局中产生复杂HGI电子器件***。特别是，高性能金属氧化物半导体场效应晶体管（MOSFET）、金属半导体场效应晶体管（MESFET）、薄膜晶体管（TFT）、光电二极管和其他组件的超薄多层堆叠，被集成到在刚性无机和柔性塑料衬底上的器件阵列、逻辑门和有源寻址光电探测器中，显示了其中一些能力。

图57示出用于制造这些3D-HGI***的代表性步骤。该过程始于半导体纳米材料的合成，每种材料均处于其自身的源衬底上。此处示出的器件集成单晶Si、GaN和GaAs的纳米线和纳米带，其使用下列过程而成形：基于晶片的源材料和光刻蚀刻过程(16-21)，以及由化学气相沉积(13,21)生长的SWNT网络。在图57顶部的扫描电子显微图像，在将它们从源衬底移除后，示出这些半导体纳米材料。为进行电路制造，这些元件在制造或生长阶段期间仍保留在限定于晶片上的结构中：在Si、GaN和GaAs纳米线/带的情况下是对齐的阵列，而对于SWNT是亚单层随机网络。用于对Si、GaN和GaAs的欧姆接触的高温掺杂和退火过程，可以在源衬底上执行。下一个步骤涉及，使用前述的基于弹性体印模的印刷技术，将这些处理元件从源衬底转印到器件衬底，诸如在图57中描述的聚酰亚胺(PI)薄片。具体而言，对着源衬底层压聚二甲基硅氧烷(PDMS)印模，就创建了针对半导体纳米材料元件的软范德瓦尔斯粘附接触。将被“喷墨”的印模接触到在表面上带有液体预聚物（例如，聚酰胺酸）的薄旋涂层的器件衬底（例如，PI薄片），然后固化该预聚物，就在印模被移去时使这些半导体材料嵌入该层上且良好地粘合于该层（16-20）。类似的过程，适用于多种衬底（也即，刚性或柔性；有机或无机）及半导体纳米材料[此过程的一个略微修改的版本用于SWNT(21)]。对于此处所描述的***，中间层(在此情况下是PI)的厚度可以小到500nm，且通常是1-1.5μm。经过一些额外的处理，包括形成栅极电介质、电极和互连，可以重复转印及器件制造步骤，该步骤始于在先前完成的电路层的顶部旋涂新的预聚物中间层。为转印或传统掩模校准器专门设计的自动化阶段，能够在数平方厘米上(22)(Fig61)使迭置重合准确度达到～1μm。通过将金属线蒸发到由照相图案化和/或干法蚀刻限定的中间层中的开口之上和之内，而简单形成层到层互连(23)。针对3D-HGI电子器件的这种不寻常途径具有几个重要特征。首先，器件衬底上所有的加工发生在低温条件下，从而避免可能导致在多层堆叠***中引起不希望的变形的不均匀热膨胀/收缩效应。这一操作还允许使用低温塑料衬底和中间层材料，并且它有助于确保下方电路层不被对上方器件的处理热降解。其次，该方法适用于宽类别范围的半导体纳米材料，包括新出现的材料，例如SWNT薄膜。第三，软印模允许与下方器件层进行非破坏性接触；这些印模，与超薄的半导体材料一起，还可以容忍略有起伏的表面。第四，超薄器件几何形状（<1μm）和中间层（<1.5μm）易于形成层到层的电互连。在下文所述的数个电路示范中描述了这些克服传统途径的许多缺点的特征。

图58示出三层3D堆叠阵列Si MOSFET，采用图57所示的一般工艺流程来制造上述阵列：将单晶硅纳米带与掺杂接触（形成在源晶片之上），等离子体增强化学气相沉积SiO₂电介质，以及Cr/Au金属喷镀源极、漏极和栅极（24）一起使用。每个器件使用三个对齐的纳米带，宽度、厚度和长度分别为87μm、290nm和250μm。图2A示出***的边缘的俯视图光学显微照片，该***的布局被设计为单独显示衬底的支撑一层、二层和三层MOSFET的部分。将第二层的器件几何形状相对于第一层和第三层进行九十度旋转，有助于阐明本***的布局。在图58B中呈现堆叠结构的示意性的横截面和倾角视图。该样品可在3D下使用共焦光学显微镜方法观察。图58C示出此类图像的俯视图和倾角视图，着色以便观察。(此图像的质量随深度略有下降，原因在于上层的散射和吸收)。图58D呈现在每层中代表性器件的电测量[顶部栅极MOSFET，具有沟道长度(L_c)19μm,沟道交迭距离(L_o)——定义为栅极延伸过掺杂源极/漏极区域的距离——为5.5μm，以及沟道宽度(W)200μm]。在这三层上每一层上的器件，形成于PI衬底上，展现良好的特性（线性迁移率470±30cm²/Vs，开/关比>104，而阈值电压为-0.1±0.2V），且在不同层的器件之间没有***性差异。通过重复相同过程，可以将额外的层添加到此***。除了具有单个半导体的3D电路之外，如图59所示，还可以在多层中使用各种不同的半导体以形成完整的3D-HGI***。为了说明此能力，我们使用在PI衬底上的GaN和Si纳米带和SWNT薄膜，来制造MESFET阵列（尤其是，高电子迁移率晶体管，HEMT）、MOSFET和TFT。图59A和59B分别示出所形成的器件的高倍放大的光学和共焦图像。在第一层上的GaN HEMT将欧姆接触(Ti/Al/Mo/Au,在源晶片上退火)用于源极和漏极，将肖特基(Ni/Au)接触用于栅极。沟道长度和宽度，以及栅极宽度，分别是10、170和5μm。每个器件均使用GaN带（由AlGaN/GaN/AlN的多层堆叠组成），其厚度、宽度和长度分别为1.2、10和150μm，通过在器件衬底上处理而进行电互连。第二层上的SWNT TFT将SiO₂/环氧树脂用于栅极电介质，而Cr/Au用于源极、漏极和栅极，其沟道长度和宽度分别为50和200μm。Si MOSFET使用与图58中所示设计相同的设计。可以使用Si、SWNT和GaN的不同组合来构建其他各种不同的3D-HGI器件(图61和62)。图59C示出图59A和59B中的***中的典型器件的电流-电压特性曲线。在所有情况下，特性均与在源晶片上形成的特性相似:GaNHEMT的阈值电压(Vth)为-2.4±0.2V,开/关比>10⁶,跨导0.6±0.5mS；SWNT TFT具有V_th=-5.3±1.5V,开/关比>10⁵，线性迁移率5.9±2.0cm²/Vs;Si MOSFET具有V_th=0.2±0.3V,开关比>10⁴，且线性迁移率500±30cm²/Vs。随着对薄PI衬底(25μm)、薄器件(2.4μm)以及薄PI/PU中间层(5μm)的使用，这些器件的一个受人关注的方面在于它们的机械可弯曲性，这对于柔性电子器件的应用很重要。我们将对在图59A的3D-HGI***中的Si SWNT和GaN器件的有效跨导(g_eff)作为弯曲弧度的函数进行评估。图59D，其示出针对未弯曲状态的跨导(g_0eff)进行归一化而得出的这些数据，图解了对于小至3.7mm的曲率半径的稳定性能。

在这些3D-HGI器件的不同级之间形成的电互连能够创建受人关注的电路性能。薄的聚合体中间层使得：通过将金属线蒸发到由光刻限定的开口之上和之内，就能够容易地形成这些互连。图60展现出一些实例。第一个实例，在图60A中示出，是3D NMOS反相器（逻辑门），其中驱动Si MOSFET(L=4μm,W=200μm)和负载Si MOSFET(L=4μm,W=30μm)居于不同级。采用5V电源电压，这种双层反相器展示定义明确的传递特性，其具有～2增益，比得上使用类似晶体管的传统平面反相器的性能(25)。图60B示出一种具有互补性设计(CMOS)的反相器，该互补性设计使用集成的n沟道Si MOSFET和p沟道SWNT TFT，其设计以便均衡上拉和下拉方向上的电流驱动能力（图65）。在图60A中呈现的是，采用朝向VDD端子的5V偏置电压以及从0V扫到5V的栅极电压(输入)而收集的传递曲线。曲线形状和增益（高达～7）在数量上与电路数值仿真（图65）一致。作为第三实例，我们构建与柔性PI衬底上的Si MOSFET集成的GaAs金属-半导体-金属(MSM)红外(IR)探测器(26)，以展示用于制造可在主动式红外成像器中使用的晶胞的能力。在此实例中，转印到具有Si纳米带MOSFET的印刷阵列的衬底上的GaAs的印刷纳米带（厚度、宽度和长度分别为270nm、100μm和400μm），形成MSM的基础。沉积在这些GaAs纳米带的端部上的电极（Ti/Au=5/70nm）以10μm间隔形成背靠背肖特基二极管。随着红外线照明的强度增大，所形成的检测器单元展现出电流增强(图60C)，与电路仿真（图66）一致。在850nm波长处的大约0.30A/W的响应从1到5V被观测，而不考虑从半导体表面反射的光。该***也展现出关于小于1cm的曲率半径的可弯曲性，其可用于高级的***，诸如用于广角红外夜视成像器的弯曲焦平面阵列。

印刷半导体纳米材料提供针对三维HGI***的新途径，并可在各种不同应用领域具有重要的应用，不仅是由此处所述的***所表明的那些应用，而且还有其他应用，包括：具有集成读出和传感电子器件的微流控器件，将不同寻常的传感材料纳入传统的基于硅的电子器件的化学/生物传感器***，以及将化合物半导体的光发射器与硅驱动电子器件或微机电结构组合在一起的光子/光电***。此外，该途径与薄且轻质的塑料衬底的兼容性可以为以不寻常的形式因素或机械柔性作为关键特征的器件创造更多的机会.

材料和方法：器件制造：硅器件：制造过程始于，通过处理绝缘体上硅晶片(SOI;Soitec unibond，290nm顶部硅层，掺杂等级6.0～9.4×10¹⁴/cm³)，限定接触掺杂的单晶硅薄带。第一步骤涉及磷掺杂，使用固态源和旋转式掺杂剂(Filmtronic,P509)，以及光刻法限定的等离子体增强型化学气相沉积(PECVD)的SiO₂(Plasmatherm,300nm,900mTorr,350sccm,2%SiH₄/He,795sccm NO₂,250°C)作为掩模，以控制掺杂物扩散入硅的位置。在掺杂之后，穿过图案化的光致抗蚀剂层的SF₆等离子体蚀刻，限定所述带。用浓缩HF溶液(Fisher Chemicals)对掩埋氧化物进行底切蚀刻，就将所述带从晶片释放。此过程完成接触掺杂单晶硅带的制造。在下一步骤中，将平坦的弹性体聚二甲基硅氧烷(PDMS,A:B=1:10,Sylgard184,Dow Corning)印模，与覆以光致抗蚀剂的带相接触，然后将印模向回剥离，就将带从晶片移除，并且让所述带通过疏水的PDMS和光致抗蚀剂之间的范德瓦尔斯力而粘合到印模的表面。被由此“喷墨”以来自晶片的

带的印模对着25μm聚酰亚胺(PI)片(Dupont,Kapton100E)进行层压，所述PI片被旋涂以一薄层(～1.5μm)液体PI前体聚酰胺酸(Sigma_Aldrich Inc.)。固化该前体，剥离该PDMS印模，并且剥去光致抗蚀剂，就留下带使其嵌入PI衬底的表面上并良好地与该表面粘接。栅极介电层由一层SiO₂（厚度～100nm）组成，该SiO₂层在250°C的相对低温下通过PECVD沉积。光刻和CF₄等离子体蚀刻限定通向硅的掺杂源极/漏极区域的开口。Cr/Au(5/100nm，自下而上进行电子束蒸发，Temescal FC-1800)的源极、漏极和栅极电极在单一步骤中由光刻和湿式蚀刻限定。

GaN器件：GaN微结构在GaN整体晶片上由异质结构[AlGaN(18nm)/GaN(0.6μm)/AlN(0.6μm)/Si]制成。欧姆接触区域被AZ5214光致抗蚀剂限定，然后用RIE***中的SiCl₄等离子体清洁。然后通过电子束蒸发(Ti/Al/Mo)和热蒸发(Au)，沉积Ti/Al/Mo/Au(15/60/35/50nm)金属层。洗去光致抗蚀剂，就在GaN上完全留下金属接触。在N₂环境中在850°C下热退火30秒，形成欧姆接触区域。SiO₂(Plasmatherm,300nm,900mTorr,350sccm,2%SiH₄/He,795sccm NO₂,250°C)和Cr金属(e-beam evaporator,150nm)层作为掩模材料进行沉积，用于随后的电感耦合等离子体(ICP)蚀刻。平版照相印刷、湿式蚀刻、以及RIE处理(50mTorr,40sccm CF₄,100W,14分钟)限定GaN的带几何形状。在用丙酮移去光致抗蚀剂后，ICP干蚀刻(3.2mTorr,15sccm Cl2,5sccm Ar,-100V偏置电压,14分钟)被用于除去曝光的GaN，并且轻微地蚀刻入Si(～1.5μm)，以易于进行随后的各向异性蚀刻。然后，使用四甲基氢氧化胺(Aldrich,150°C持续4分30秒)，将硅从GaN下方蚀刻掉。样品在BOE(6:1,NH₄F:HF)中浸泡30秒，以移去PECVD SiO₂，并且在GaN带的顶端沉积新的50nm的电子束蒸发SiO₂层。随后，采用来自母晶片的GaN带“喷墨”的PDMS板，对着PI片进行层压，该PI片被涂覆以2μm聚亚胺酯（PU,Norland光粘合剂,No.73）。样品被曝光于紫外线(173μWcm^-2)15分钟，以固化PU。将PDMS向回剥离，并且通过在BOE中浸泡20秒来移除电子束SiO₂，导致将GaN元件转印到塑料衬底。负性光致抗蚀剂(AZ nLOF2020)用于对Ni/Au(80/180nm)的肖特基接触进行图案化。光致抗蚀剂用AZ剥离剂移除(KWIK，持续30分钟)。

SWNT器件：使用化学气相沉积(CVD)以在SiO₂/Si晶片上生长单个单壁碳纳米管的随机网络。用甲醇沉积在衬底上的铁蛋白(SigmaAldrich)用作催化剂。馈送气体是甲烷(1900sccm CH₄和300sccmH₂)。在炉中的石英管采用高流动性的氩气冲刷，以便在生长之前进行清洁。在生长期间，温度被保持在900°C达20分钟。所述转印或者涉及类似于先前描述的印刷的过程，或者涉及略微不同的方法，在该方法中厚的Au层以及PI前体被涂覆在具有所述管的SiO₂/Si衬底上。在固化PI之后，Au/PI被向回剥离。将此层对着涂覆以薄的环氧树脂层(SU8,150nm)的预图案化器件衬底进行层压，然后将PI和Au层分别通过氧反应性离子蚀刻和湿式蚀刻移除，完成转印。对于底部栅极器件的情况，该衬底支撑预图案化的栅极电极和电介质。具体而言，通过光刻将Cr/Au/Cr(2/10/10nm)的栅极电极进行图案化，然后，使用PECVD将300nm的SiO₂沉积在衬底上。Cr/Au(2/20nm)源极和漏极电极被直接限定在管的顶部。

3D电路：3D硅NMOS反相器：通过重复应用相同制造过程，构建多层器件。具体而言，在器件的已有层的顶部上执行针对PI前体的旋涂，并且硅带被转印在顶部。然后采用同样的过程来制造器件。对于垂直金属互连，通过对在AZ4620光致抗蚀剂层中的开口进行照相图案化，限定电极区域，然后使用RIE***中的CF₄和O₂等离子体将在这个曝光区域中的SiO₂和PI蚀刻掉。将300nm Al沉积到这个区域中，在底部建立接触，且在由被蚀刻的SiO₂和PI形成的台阶边缘上提供持续的电连接。

SWNT和Si CMOS反相器：SWNT器件由Au(20nm)源极/漏极接触组成，该接触由光刻限定在管网络上。SiO₂(100nm)/Si晶片衬底设置栅极电介质和栅极。在SWNT晶体管被选择性涂覆以光致抗蚀剂（AZ5214）后，就将环氧树脂(SU8，500nm)旋涂到此衬底上。在为了固化环氧树脂而向紫外线曝光之后，被“喷墨”以未掺杂Si带的PDMS板对着该衬底进行层压，随后通过缓慢人工剥除将其移去，以完成转印过程。Cr/Au(5/100nm)被用作在硅器件中的源极和漏极电极的肖特基接触。Al(100nm)用于连接SWNT和Si晶体管。

与Si TFT集成的GaAs MSM IR探测器：GaAs晶片（IQE Inc.,Bethlehem,PA.）被用于产生背对背肖特基二极管。这些带由具有多个外延生长层[Si-掺杂n-型GaAs(120nm)/半绝缘(SI)-GaAs(150nm)/AlAs(200nm)/SI-GaAs]的高质量GaAs整体晶片产生。n型GaAs的载流子浓度是4×10¹⁷cm^-3。具有光致抗蚀剂掩模图案的GaAs晶片被各向异性地在蚀刻剂(4mL H₃PO₄(85%重量),52mL H₂O₂(30%重量),以及48mL去离子水)中蚀刻。采用以乙醇稀释（体积比1：2）的HF溶液将AlAs层蚀刻掉。然后2nm Ti和28nm SiO₂被电子束蒸发器沉积。然后，被喷墨以GaAs带的PDMS印模，被接触到涂覆以PI(厚度1.5μm)的Si晶体管层。将PDMS向回剥离，并且用BOE蚀刻剂移除Ti和SiO₂，就完成将GaAs向器件衬底的转印。用于肖特基接触的金属(Ti/Au=5/70nm)通过电子束蒸发而沉积。在GaAs背靠背肖特基二极管和SiMOSFET之间的电连接通过如下限定：首先图案化一层AZ4620光致抗蚀剂，然后使用在RIE***中的CF₄和O₂等离子体蚀刻穿透开口，且然后沉积300nm的Al。

器件特性描述：半导体参数分析器(Agilent,4155C)和传统的探测站均被用于二极管和晶体管的电子特性描述。IR响应在波长850nm的IRLED源下测量。

电路仿真：为了将CMOS反相器的测量传递曲线与仿真作比较，根据经验产生n沟道硅MOSFET和p沟道SWNT TFT的第二级PSPICE模型。这些PSPICE模型基于默认的PSPICE MOSFET模型（MbreakN和MbreakP）而创建，PSPICE MOSFET模型具有提取的参数以适应在图65B中所示的Si NMOS和SWNT PMOS的测量伏安曲线。使用背对背肖特基二极管与硅MOSFET串联连接，根据经验建立GaAs MSM光电探测器的PSPICE模型。

实施例4的参考文献：

1.K.Banerjee,S.J.Souri,P.Kapur,K.C.Saraswat,Proc.IEEE,89,602(2001)。

2.S.F.Al-Sarawi,D.Abbott,P.D.Franzon,IEEE Trans.Components,Packaging,and Manufacturing Technology,Part B,21,2(1998)。

3.A.S.Brown,W.A.Doolittle,N.M.Jokerst,S.Kang,S.Huang,S.W.Seo Materials Science and Engineering B87,317(2001)。

4.Y.-C.Tseng,P.Xuan,A.Javey,R.Malloy,Q.Wang,J.Bokor,H.Dai,Nano letters4,123(2004)。

5.C.Joachim,J.K.Gimzewski,A.Aviram,Nature408,541(2000)。

6.G.Roelkens等人Optics Express13,10102(2005)。

7.D.B.Strukov,K.K.Likharev,Nanotechnology16,888(2005)。

8.K.Vanhollebeke,I.Moerman,P.Van Daele,P.Demeester,Prog.Cryst.Growth Charact.Mater.41,1(2000)。

9.H.Amano,N.Sawaki,I.Akasaki,Y.Toyoda,Appl.Phys.Lett.48,353(1986)。

10.T.Kuykendall,P.J.Pauzauskie,Y.Zhang,J.Goldberger,D.Sirbuly,J.Denlinger,P.Yang,Nature Materials3,524,(2004)。

11.A.M.Morales,C.M.Lieber,Science279,208(1998)。

12.M.Law,D.J.Sirbuly,J.C.Johnson,J.Goldberger,R.J.Saykally,P.Yang,Science305,1269(2004)。

13.J.Kong,H.T.Soh,A.M.Cassell,C.F.Quate and H.Dai,Nature395,878(1998)。

14.K.S.Novoselov,A.K.Geim,S.V.Morozov,D.Jiang,Y.Zhang,S.V.Dubonos,I.V.Grigorieva,A.A.Firsov,Science306,666(2004)。

15.Y.Huang,X.Duan,C.M.Lieber,Small1,1(2005)。

16.M.A.Meitl,Z.Zhu,V.Kumar,K.Lee,X.Feng,Y.Huang,R.G.Nuzzo,J.A.Rogers,Nature Materials5,33(2006)。

17.E.Menard,K.J.Lee,D.Y.Khang,R.G.Nuzzo,J.A.Rogers,Appl.Phys.Lett.84,5398(2004)。

18.Y.Sun,S.Kim,I.Adesida,J.A.Rogers,Appl.Phys.Lett.87,083501(2005)。

19.K.Lee,M.A.Meitl,V.Kumar,J.-H.Ahn,I.Adesida,J.A.Rogers,R.G..Nuzzo,Appl.Phys.Lett.accepted。

20.S.-H.Hur,D.-Y.Khang,C.Kocabas,J.A.Rogers,Appl.Phys.Lett.85,5730(2004)。

21.在Science Online上作为支持材料的材料和方法。

22.J.Dong,M.A.Meitl,E.Menard,P.Ferreira和J.A.Rogers，尚未发表。

23.S.Linder,H.Baltes,F.Gnaedinger,和E.Doering:Proc.IEEE Micro Eletro Mech.Systems349,(1994)。

24.J.-H.Ahn,H.-S.Kim,K.Lee,Z.-T.Zhu,E.Menard,R.G.Nuzzo,J.A.Rogers,IEEE Electron Devices Lett.27,460(2006)。

25.J.-H.Ahn,H.-S.Kim,K.Lee,Z.-T.Zhu,E.Menard,R.G.Nuzzo,J.A.Rogers,尚未发表。

26.J.B.D.Soole,H.Schumacher,IEEE J.Quantum Electron.27,737(1991)。

凸起架构为如下架构，其使得多种器件架构和结构能够与嵌入有用的却难于实现的特征功能的结构相集成。这种架构允许具有重要的能力的器件展现电子、光学、机械和热形式的功能。在许多情况下，该***设计利用此类效应的层次结构，以允许采用明确的器件等级的性能结果，虽然为简单起见，下文中我们根据主要功能模式来论述一些特定的实施方案。

电子***。在这一领域最直接的应用形式是提供所描述的架构，其有利于设计复杂的兼容性电子器件，其直接嵌入高性能的电子电路——显示器、传感元件、RF-ID标签，包括一些具有挑战性的应用形式，其受益于将高性能电子电路集成在灵活的***级架构中。此处公开的设计显著拓展可实现的整个机械适应范围。它通过允许在***设计级别上提供特定架构细节的规定做到了这一点，该规定可拓展可忍受的机械变形的范围——远超过通常的1%应变的极限，这个极限典型地针对基于对组件的平面集成的器件。这些实施例示出特定的架构，其用于最简单的***元件——互连，其可被用来承受正式***的高程度应变（在波形因数上>30%，适合于在显示器中构建母线和互连），以及为其他要求更高的机械兼容性（可拉伸性）形式做准备。这些益处也可被拓展到更复杂的器件级组件，如图31中所示的示例性器件——GaAs MSM IR光电探测器——的波形因数所示。复杂电子***中基本上每个功能组件都可以使用此处启示的方法集成在专门设计的机械兼容的形式中。

光学组件和***。光学组件，例如波导，能够以极端灵敏度响应弯曲。所述方法和***提供用于此类器件的新架构，其不仅可以耐受机械弯曲，而且更重要的是可以利用机械弯曲而使功能性能受益。可以直接利用此处公开的方法的技术的实施例，包括光子组件的先进形式，包括但不仅限于，波导光耦合器，以及光开关与限制器的相关形式。在集成结构的***级的机械弯曲（通过压缩或延长），提供一种直接方式来实现这些功能。在沟道中的损耗也直接相关于波导的弯曲——高弯曲半径从核心到外壳模式以可控方式促进泄漏。此类效果可以直接应用在多种器件中。例如，图67示意性示出一种波导阵列，其通过对部分粘附到可变形衬底的光学显微结构进行受控翘棱而制造。图67A示出，通过例如由接触印刷而将组件330（例如，波导，诸如光纤或其他拉长的微结构）附接到衬底30，来制造光学器件。这种附接包括强结合接触区域310和对应于凸起区域的弱结合接触区域320。一旦变形，第二电极即翘棱，以及波导的弱结合区域从衬底物理分离，从而产生凸起区域。该器件可以简单地作为波导运行，而能够具有显著的(5到50%)可拉伸性（见图67B）。替代地，可以选择波导和衬底的折射率以及翘棱几何形状的指标，以使得器件作为光学开关运行，从而允许光在拉长状态下（图67B）通过，而不允许光在缩短状态下（图67A）通过，原因在于在翘棱波导中的较高曲率。

机械功能***。在机械器件和电子器件之间的交集是几种关键技术类型的基础——惯性的和其他形式力传感器，包括既符合当前利益也具有广泛用途的特定实施例。此处公开的方法和***提供一种制造此类器件的新形式的途径。图68是机械***的示例性实施例，具体而言是用于电容性耦合传感的缠绕多层架构。此示例性架构直接允许重要形式的力相关传感——最受关注的是惯性和压力测量。在所有情况下，在此公开的方法和***提供一种相对直接的方式来控制这些器件的性能的许多***级的方面——最受关注的是最佳灵敏度的区域和动态范围——同时允许将它们集成到紧凑的新颖波形因数的***（例如，通过允许以新方式集成电子器件***）。这些结构补充已有的基于MEMS的针对此类器件的方法。参见图68，机械器件400（例如：加速计/压力传感器）通过部分地附接到可变形衬底30的导电性微结构的受控翘棱而制造。该器件架构通过监控在底部电极450和另一电极440之间的电容的改变而操作，所述电容的改变发生在电极440的凸起区域320通过在z轴方向的加速度或压力而相对于衬底位移时。器件400通过如下过程而制造，即，在衬底30上制备电极(底部电极450)，然后通过接触印刷附接另一个电极440。这种附接包括强结合的接触区域310和弱结合区域（也即，在下方的区域320中）。一旦变形，第二电极440翘起，且弱结合区域与衬底物理分离，从而产生凸起的区域320。

热功能器件。本发明所提供的凸起结构，导致新的能力，以准备对复杂电子器件组件进行热隔离。一种明确的器件类别提供对长波长成像***的像素元件的常规设计，其需要将为***提供控制、读出、数据处理以及其他功能的高性能电子组件进行集成，同时为热响应的（并针对此实施例）的两个终端器件提供直接集成和精确绝热。使用本发明所启示的方法，可以轻易地实现这种高要求的架构。在当前案例中，可以将功能性的电子组件——诸如读取像素所需要的AD转换器——极其靠近红外响应元件而放置（适当的实施例包括但不仅限于支撑在Si₃N₄膜上的Si和薄膜多层光致抗蚀金属氧化物），这种特征使其既能够简化设计又能够增强性能。最受关注的是，此处所述的***和器件提供将此类器件元件集成在非平面聚焦阵列中的能力。图69示出热器件500(微测辐射热仪)，通过使部分地附接到可变形衬底的绝热微结构进行受控翘起而制成。器件500通过由接触印刷向衬底30附接包含耐热材料560的电极550而产生。该附接包括强结合的接触区域310和对应于凸起区域320的弱结合区域。一旦变形，电极550就翘起，而弱结合区域从衬底物理分离，从而产生凸起区域320，其在很大程度上与所述衬底热隔离，从而提供精确的局部温度传感。

美国专利申请No.11/115,954、11/145,574、11/145,542、60/863,248、11/465,317、11/423,287、11/423,192和11/421,654均以不与本申请的公开内容相冲突的程度而被援引纳入。

在该申请中的所有参考文献，例如专利文献，包括提交或授权的专利文献或等价物;专利申请出版物;和非专利文献的文件或其他来源的材料；现以援引方式全部纳入此处，如同单独以援引方式纳入，被纳入的每一篇参考文献至少是部分地不与本申请的公开内容相冲突（例如，部分不一致的参考文献，将该参考文献的不一致部分排除在外，以援引方式纳入）。

此处使用的术语和表达方式用作描述性而非限制性的术语，且对这样的术语和表达方式的使用也不意味着排除所示和所述的特征或其部分的任何等价物，但应该认识到，在本发明可能的范围内可作各种修改。因此，应当理解，虽然本发明已通过优选实施方案而具体公开，但是示例性实施方案和可选的特征，对在此公开的概念的修改和变化，均可被本领域技术人员诉诸应用，而这种调整和变化被认为是在本发明的如所附的权利要求所界定的范围内。在此提供的具体实施方案是本发明的有用实施方案的示例，对于本领域技术人员而言显而易见的是，可使用在本发明说明书中描述的器件、器件组件、方法步骤的各种不同的变例来实施本发明。对于本领域技术人员而言显而易见的是，适用于本方法的方法和器件可以包含大量的可选组件、处理的要素以及步骤。

在此描述或例证的组件的每种表述或组合，均可被用于实施本发明，除非另有说明。

无论何时，只要说明书中给出特定范围，例如，温度范围、时间范围、或组件或浓度范围，则所有中间范围和子范围，以及在该范围中包含的所有单独值，均意为包括在公开内容中。应该理解，在说明书中包括的范围或子范围中的任何子范围或单独值，均可从此处的权利要求中排除。

在本说明书中提及的所有专利和公开内容均指示本发明涉及的本领域技术人员的技术水平。在此引用的参考文献均以援引方式全部纳入本文，以说明在其公开或提交日期时的技术发展水平，且意为此信息如有需要在此处可以使用，以排除属于现有技术的特定实施方案。例如，当要求保护物质的组成时，应该理解，在申请人做出发明之前本领域已知和现有的化合物，包括在参考文献中所引用的启示性公开的化合物，均不意为被包括在此处所要求保护的物质的组成之中。

如此处所用，“包含”和“包括”、“包容”或“其特征在于”为同义，且是包容性的或开放式的，且不排除额外的，未陈述的要素或方法步骤。如此处所用，“由…组成”排除在所要求的要素中未详细说明的任何要素、步骤或组分。如此处所用，“基本由…组成”并不排除未实质上影响该权利要求的基本和新颖特征的材料或步骤。在每一种情况下，此处的术语“包括”、“基本由……组成”和“由……组成”中的任一个，可能被其他两个术语中任一个替换。此处描述的本发明，适合于在缺少在此未明确公开的任意要素、限制的情况下实现。

本领域技术人员将能理解，在不会导致不适当试验的情况下，在本发明的实践中还可以采用除了明确示例的内容之外的启动材料、生物材料、试剂、合成方法、纯化方法、分析方法、测定方法和生物方法。此类材料和方法在本领域所公知的任何功能性等价物，均意为包括在本发明中。已经采用的术语和表达方式均被用作描述性而非限制性的术语，也不意味着使用此类术语和表达方式将会排除所示和所述的特征或其部分的等价物，然而应该认识到，在本发明的范围内可以进行各种修改。因此，应当认识到，虽然本发明已被优选实施方案和可选特征所具体公开，但是在此公开的对概念的修改和变化仍可被本领域技术人员诉诸使用，而此类调整和变化被视为在本发明的如所附权利要求所界定的范围内。

表1：提取自（从实验和计算）图31A所示的翘棱的参数。该计算假设活性区域的宽度(也即，对于图中所示的样品是10μm)在拉伸之前和之后相同。

表2：提取自（从实验和计算）图31D所示的翘棱的参数。

Claims (21)

1.一种二维器件阵列，包括：

具有支撑表面的柔性衬底；

被支撑在所述支撑表面上的至少一个器件组件；以及

至少两个可拉伸互连，所述至少两个可拉伸互连中的每个互连具有第一端、第二端和位于所述第一端和第二端之间的中央部分，

其中所述至少一个器件组件和所述至少两个可拉伸互连沿至少两个不同的方向取向以形成二维阵列，

其中所述至少两个可拉伸互连中的每个互连的第一端与所述至少一个器件组件电连通，

其中所述至少两个可拉伸互连中的每个互连的中央部分包括至少两个弯曲结构区域，并且

其中每个弯曲结构区域不与所述柔性衬底的支撑表面物理接触。

2.权利要求1的二维器件阵列，其中每个弯曲结构区域是曲面的。

3.权利要求1的二维器件阵列，其中所述至少两个可拉伸互连中的每个互连的中央区域包括至少一个接触区域，所述至少一个接触区域与所述衬底的支撑表面物理接触，并且其中所述至少一个接触区域位于所述至少两个弯曲结构区域之间。

4.权利要求3的二维器件阵列，其中所述至少一个接触区域被结合到所述衬底的支撑表面。

5.权利要求1的二维器件阵列，其中所述至少一个器件组件包括选自下列的一种或多种材料：金属、半导体、绝缘体、压电材料、铁电材料、磁致伸缩材料、电致伸缩材料、超导体、铁磁材料和热电材料。

6.权利要求1的二维器件阵列，其中所述至少一个器件组件是电子器件、光学器件、光电器件、机械器件、微机电器件、纳米机电器件、微流控器件和热器件。

7.权利要求6的二维器件阵列，其中所述至少两个可拉伸互连是可调的器件组件，所述可调的器件组件中的每个器件组件具有随着由所述至少两个弯曲结构区域提供的所述中央部分的应变的程度而选择性地变化的至少电特性、光特性或机械特性。

8.权利要求1的二维器件阵列，其中所述至少两个可拉伸互连中的至少一个互连是多个可拉伸互连，其中所述多个可拉伸互连具有桥接结构，所述桥接结构包括与所述支撑表面物理接触的中央区域和从该中央区域延伸的、所述多个可拉伸互连中的三个或更多个互连。

9.权利要求1的二维器件阵列，其中所述至少两个可拉伸互连中的每个互连还包括一个或多个触垫，所述一个或多个触垫与所述第一端、所述第二端或所述第一端和第二端两者电接触。

10.权利要求9的二维器件阵列，其中所述至少一个器件组件与所述一个或多个触垫电接触。

11.权利要求1的二维器件阵列，其中所述至少两个可拉伸互连中的每个互连具有螺旋构造、皱纹构造、翘棱构造和/或波状结构。

12.权利要求1的二维器件阵列，其中所述至少两个弯曲结构区域中的每个弯曲结构区域包括折叠区域、凸起区域、凹进区域或其任意组合。

13.权利要求1的二维器件阵列，其中所述柔性衬底包括弹性体材料。

14.权利要求1的二维器件阵列，其中所述至少一个器件组件是多个器件组件，并且其中所述至少两个可拉伸互连是多个可拉伸互连。

15.权利要求14的二维器件阵列，其中所述器件阵列具有栅格结构、花状结构、桥形结构或其任意组合。

16.权利要求14的二维器件阵列，其中所述多个器件组件中的一个或多个器件组件通过所述多个可拉伸互连连接到相邻的器件组件。

17.权利要求16的二维器件阵列，其中所述多个可拉伸互连中的至少一个互连沿与所述多个可拉伸互连中的另一个互连不同的方向取向。

18.权利要求14的二维器件阵列，其中所述器件阵列的至少一部分包括所述多个可拉伸互连中沿一个方向对齐的相互平行的两个或更多个互连或所述多个可拉伸互连中沿两个或更多个不同方向取向的两个或更多个互连。

19.权利要求14的二维器件阵列，其中所述器件阵列包括两个或更多个器件层，并且其中每个器件层包括多个所述器件组件和多个所述可拉伸互连。

20.权利要求14的二维器件阵列，其中所述柔性衬底的支撑表面的至少一部分是曲面的、凹面的、凸面的或半球面的。

21.权利要求14的二维器件阵列，其中所述器件阵列包括以下中的一个或多个：光电探测器、光电二极管阵列、显示器、发光器件、光电器件、传感器阵列、片扫描仪、LED显示屏、半导体激光器阵列、光学成像***、大面积电子器件、晶体管阵列、逻辑门阵列、微处理器、集成电路或其任意组合。

Images