JP3980918B2 - アクティブマトリクス基板及びその製造方法、表示装置 - Google Patents

アクティブマトリクス基板及びその製造方法、表示装置 Download PDF

Info

Publication number
JP3980918B2
JP3980918B2 JP2002091546A JP2002091546A JP3980918B2 JP 3980918 B2 JP3980918 B2 JP 3980918B2 JP 2002091546 A JP2002091546 A JP 2002091546A JP 2002091546 A JP2002091546 A JP 2002091546A JP 3980918 B2 JP3980918 B2 JP 3980918B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
adhesive layer
active matrix
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002091546A
Other languages
English (en)
Other versions
JP2003289136A (ja
Inventor
豊 小野塚
充雄 中島
雄二郎 原
毅 日置
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002091546A priority Critical patent/JP3980918B2/ja
Priority to US10/392,840 priority patent/US6885030B2/en
Priority to KR1020030019308A priority patent/KR100542534B1/ko
Publication of JP2003289136A publication Critical patent/JP2003289136A/ja
Priority to US11/085,172 priority patent/US7223632B2/en
Priority to US11/085,150 priority patent/US7081642B2/en
Application granted granted Critical
Publication of JP3980918B2 publication Critical patent/JP3980918B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板及びその製造方法、ならびにこのアクティブマトリクス基板を用いた液晶表示装置やＥＬ（electroluminescence）表示装置などの表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、低消費電力で薄くかつ高精細な画像が得られるという特徴を生かし、ノートブックパソコン、薄型テレビなどに広く用いられている。
【０００３】
しかし、現在使われている液晶表示装置の大部分はガラス基板上に形成されており、割れやすいという点でさらなる改良が望ましい。同時に、重量の観点からもさらに軽量な表示装置が求められている。
【０００４】
また一方、紙のように自由に湾曲する、または、折れ曲がるというような、フレキシブル性を有する液晶表示装置を要望する声も高まっている。
【０００５】
これらの要求を満たす表示装置として、プラスチック基板などの耐衝撃性に優れ軽量でかつフレキシビリティを持つ基板を用いた液晶表示装置が提案されている。
【０００６】
また一方、これらの表示装置の場合も、動画などを十分に美しく表示できるものであることが望ましい。このためには、薄膜トランジスタのような薄膜能動素子を集積させたアクティブマトリクス基板を用いる必要がある。
【０００７】
つまり、プラスチック基板上に薄膜能動素子アレイを形成したアクティブマトリクス基板を実現する必要がある。
【０００８】
しかし、現在広く用いられているアモルファス（非晶質）シリコンやポリ（多結晶）シリコンを用いた薄膜トランジスタを形成するためには、３５０℃から６００℃程度の高温プロセスが必須であり、２００℃程度の耐熱性しかないプラスチック基板上に直接形成することは難しい。
【０００９】
この問題を解決するために、薄膜トランジスタをガラス基板などの高耐熱性基板上に形成した後、プラスチック基板上に「転写」することによって、プラスチック基板上に薄膜トランジスタアレイを形成するという技術が提案されている。この方法によれば、薄膜トランジスタを従来どおりの高温プロセスにより形成できるため、従来なみの特性を有した薄膜トランジスタをプラスチック基板上に設置することができるわけである。
【００１０】
しかし、この方法の場合、従来に比べて転写プロセス分のコストが新たに発生するため、コストアップしてしまうという問題があった。
【００１１】
この問題を解決するため、ガラスなどの高耐熱性基板の上に薄膜トランジスタを高密度に形成した薄膜トランジスタ基板（転写元基板）を形成しておき、この薄膜トランジスタ基板から複数のプラスチック基板（転写先基板）に薄膜トランジスタを部分的に順次転写することより、複数の薄膜トランジスタアレイを形成するという方法が提案されている。この場合、多数の薄膜トランジスタから転写対象のトランジスタのみを選択して転写する技術が必要となる。
【００１２】
特開平１１−１４２８７８号公報（以下、「従来例」とよぶ）では、ＵＶ剥離樹脂上に予め高密度で形成された薄膜トランジスタ基板にアクリレート系ＵＶ硬化樹脂やＵＶ硬化エポキシ樹脂等の接着樹脂の塗布された転写先基板を貼り合わせ、フォトマスクを用いて選択された薄膜トランジスタのみに紫外線を照射することで薄膜トランジスタを選択転写している。
【００１３】
この従来例の場合、接着樹脂は、紫外線の照射により紫外線照射領域のみが半硬化することによって接着性を有するとしている。すなわち、一様に形成された接着樹脂のうちの紫外線照射領域のみが半硬化して接着性を有する転写先基板を提案している。なお、紫外線が照射されない硬化領域は、選択転写後、除去することができるとしている。
【００１４】
また、接着樹脂を一様に塗布するのではなく、凹部を形成しその凹部にのみ接着樹脂を塗布することで接着性を局在化した転写先基板も提案している。この局在化した接着層を有する基板上に紫外線照射により剥離性を生じるＵＶ剥離樹脂上に仮接着された薄膜トランジスタを転写するわけである。
【００１５】
しかし、この従来例においては、以下の点で問題があった。
【００１６】
まず、硬化した接着層を一部半硬化させることで半硬化部のみに接着性を生じさせるという方法に関しては、転写時には接着部と未接着部が同一平面に位置するため、転写される薄膜トランジスタが、接着層の半硬化部に接着されるとき転写対象でない薄膜トランジスタも接着層の硬化部に押し付けられる。このため、半硬化部だけでなく、硬化部でも薄膜トランジスタが接着してしまい、転写されてしまうという不良が多発する可能性がある。
【００１７】
また、この従来例では、選択転写後に接着層の硬化部を除去した後、薄膜トランジスタの配線を形成しているが、この時、接着層の端部に形成される段差がほぼ垂直状であるため、いわゆる「段切れ」による配線の断線率が高くなる可能性がある。
【００１８】
一方、凹部に接着剤を塗布する方法に関しても、やはり接着面のまわりに位置する非接着面が接着面と同一平面に位置し、転写対象の薄膜トランジスタが接着層に接するとき、転写対象でない薄膜トランジスタが転写先基板に押し付けられた。さらに、この方式では、貼り付け時の圧力により接着剤が凹部から漏れ、周りの薄膜トランジスタに付着するという問題も発生した。このため、選択していない薄膜トランジスタも転写されてしまうという不良が生ずる場合もある。このため、コストを低減することが困難であった。
【００１９】
【発明が解決しようとする課題】
以上説明したように、プラスチック基板などの低耐熱基板を用いてアクティブマトリクス基板を形成するに際して、従来の選択転写法を用いた場合、局在化した接着性を有する転写先基板の転写の選択性に問題があったので、その製造コストを十分に下げることができなかった。
【００２０】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有するアクティブマトリクス基板及びその製造方法、表示装置を提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の第１のアクティブマトリクス基板は、
基板と、
前記基板の上に設けられ、有機樹脂からなり、側面の少なくとも一部に前記基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を含む接着層と、
前記接着層の上に設けられた薄膜能動素子と、
前記薄膜能動素子に接続され、前記傾斜部を介して前記基板の上に延在する接続配線と、
を備えたことを特徴とする。
【００２１】
上記構成によれば、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有するアクティブマトリクス基板を提供できる。
【００２２】
ここで、前記接着層の側面のうちの、前記傾斜部と対向する部分における前記基板の主面に対する角度は前記傾斜部のテーパ角よりも大なるものとすることができる。
【００２３】
また、前記テーパ角は、４０度以上８０度以下であるものとすれば、サイズを拡大することなく配線の断線も効果的に防ぐことができる。
【００２４】
一方、本発明の第２のアクティブマトリクス基板は、
基板と、
前記基板の上において第１の方向に沿って互いに略平行に設けられた複数の第１の配線と、
前記基板の上に設けられた複数の薄膜能動素子であって、それぞれが前記複数の第１の配線のいずれかに接続された複数の薄膜能動素子と、
前記複数の第１の配線のそれぞれと前記基板との間に設けられ、有機樹脂からなる複数の第１の接着層と、
前記複数の薄膜能動素子のそれぞれと前記基板との間に設けられ、有機樹脂からなり、前記複数の第１の接着層のいずれかと連続的に形成された複数の第２の接着層と、
を備えたことを特徴とする。
【００２５】
上記構成によっても、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有するアクティブマトリクス基板を提供できる。
【００２６】
ここで、前記基板の上において前記第１の方向と交差する方向に沿って互いに略平行に設けられた複数の第２の配線と、
前記複数の第２の配線のそれぞれと前記基板との間に設けられ、有機樹脂からなり、前記複数の第２の接着層の少なくともいずれかと連続的に形成された複数の第３の接着層と、
をさらに備えたものとすることができる。
【００２７】
またここで、前記複数の第２の接着層のそれぞれの上に、複数個ずつ前記薄膜能動素子が設けられたものとすることができる。
【００２８】
上記構成によれば、サイズをさらにコンパクトにし、あるいは冗長設計がされ、あるいはＥＬなどの表示に適したアクティブマトリクス基板を提供できる。
【００２９】
ここで、前記複数の接着層のそれぞれの上に複数個ずつ設けられた能動薄膜素子の少なくともいずれかの電極は、同じ接着層の上に設けられた他の薄膜能動素子のいずれかの電極と共通化されてなるものとすることができる。
【００３０】
また、前記共通化されてなる前記電極は、共通の接続部を介して配線層に接続されているものとすることもできる。
【００３１】
一方、本発明の表示装置は、上記のいずれかのアクティブマトリクス基板と、
画素毎に設けられ、前記アクティブマトリクス基板の前記薄膜能動素子により動作が制御される表示セルと、
を備えたことを特徴とする。
【００３２】
上記構成によれば、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有する表示装置を提供できる。
【００３３】
一方、本発明の第１のアクティブマトリクス基板の製造方法は、
第１の基板の上に、複数の薄膜能動素子を形成する工程と、
前記複数の薄膜能動素子を第２の基板の上に転写する工程と、
第３の基板の上に、有機樹脂からなり、側面の少なくとも一部に前記第３の基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を含む複数の接着層を形成する工程と、
前記第２の基板の上に転写された前記複数の薄膜能動素子のうちの一部の薄膜能動素子を前記複数の接着層のそれぞれに接着することにより前記第３の基板の上に転写する工程と、
前記第３の基板の上に転写された前記薄膜能動素子から前記傾斜部を介して前記第３の基板の上に延在する配線を形成する工程と、
を備えたことを特徴とする。
【００３４】
上記構成によれば、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有するアクティブマトリクス基板を製造できる。
【００３５】
一方、本発明の第２のアクティブマトリクス基板の製造方法は、
第１の基板の上に、複数の薄膜能動素子を形成する工程と、
前記複数の薄膜能動素子を第２の基板の上に転写する工程と、
第３の基板の上に、有機樹脂からなる複数の接着層を形成する工程と、
前記第２の基板の上に転写された前記複数の薄膜能動素子の一部の薄膜能動素子を前記複数の接着層のそれぞれに接触させた状態で、前記第２の基板と前記第３の基板とを相対的に反対の方向にずらす応力を印加することにより、前記薄膜能動素子を前記接着層に接着して転写するとともに、前記複数の接着層の一方の側面に前記第３の基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を形成する工程と、
前記第３の基板の上に転写された前記複数の薄膜能動素子から前記傾斜部を介して前記第３の基板の上に延在する配線を形成する工程と、
を備えたことを特徴とする。
【００３６】
上記構成によっても、プラスチック基板等の低耐熱基板上に選択転写法により低コストで形成され、且つ従来と同等以上の性能を有するアクティブマトリクス基板を製造できる。
【００３７】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００３８】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかるアクティブマトリクス基板の一部断面構造を例示する模式図である。すなわち、同図に表したアクティブマトリクス基板は、液晶表示装置に用いることができるものである。
【００３９】
まず、その全体構成について説明すると、プラスチックあるいは樹脂などからなる基板１０５の上には、接着樹脂１０６が形成され、その上に薄膜トランジスタ素子１０２が貼り付けられている。このトランジスタ素子１０２から基板１０５にかけて、接続配線１０７が形成されている。これら基板上の要素は、パッシベーション膜１０８により覆われ、コンタクト開口を介して、画素電極１０９がトランジスタ素子１０２に接続されている。そして、パッシベーション膜１０８及び画素電極１０９の表面には、液晶配向膜１１０が設けられている。
【００４０】
なお、このようなアクティブマトリクス基板の上に図示しない対向基板を配置し、これら一対の基板の間に液晶を封入すると、液晶表示装置の表示セルが完成する。
【００４１】
以上説明した構成において、本発明によれば、まずその製造に際して、接着樹脂１０６を基板１０５の必要な部分のみに設けて、トランジスタ素子１０２を転写する。つまり、不要な部分には接着樹脂１０６を形成しないので、トランジスタ素子１０２を不必要に基板１０５の上に転写してしまうというトラブルを回避できる。この点に関しては、後に製造プロセスを詳細に説明する。
【００４２】
また、本発明によれば、接着樹脂１０６の側面Ｓが基板１０５の主面に対して垂直に切り立っておらず傾斜しており、いわゆる「テーパ角」が設けられている。
【００４３】
このテーパ角θを９０度よりも小さくすると、接着樹脂１０６の側面Ｓを介して基板１０５に至る接続配線１０７の「段切れ」を防ぐことができる。すなわち、接着樹脂１０６の層厚は概ね１マイクロメータ乃至１０マイクロメータであり、これに対して接続配線１０７の層厚は高々０．５マイクロメータ程度であるので、接着樹脂１０６の厚みよりもはるかに薄く、側面Ｓの段差を埋めるにはほど遠い。このような場合に、側面Ｓのテーパ角θが垂直（９０度）に近いと、接続配線１０７は、側面Ｓにおいて段切れにより断線しやすくなる。
【００４４】
本発明者は、このテーパ角θを種々に変えて、接続配線１０７の段切れによる断線の割合を評価した。
【００４５】
図２は、接着樹脂１０６の側面のテーパ角θと、接続配線１０７の断線率との関係を例示するグラフ図である。テーパ角θが９０度すなわち側面Ｓが垂直に形成された場合の断線率は９０パーセント近くであるが、テーパ角θを８０度にすると断線率は３０パーセント以下にまで低下する。そして、さらにテーパ角θを４０度にすると断線率は１パーセント以下にまで低下することが判明した。
【００４６】
但し、テーパ角θをあまり小さく設定すると、接着樹脂１０６の底面積が拡大してしまい、基板１０５の上で占める面積が大きくなってしまう。これは、集積度の低下を引き起こす場合もある。
【００４７】
従って、テーパ角θは、４０度乃至８０度の範囲とすることが望ましい。この範囲とすれば、接続配線１０７の断線も効果的に抑止し、同時に基板上に高密度に薄膜トランジスタ素子１０２を集積することも容易となる。
【００４８】
次に、本実施形態のアクティブマトリクス基板の製造方法について説明する。
【００４９】
図３は、本発明のアクティブマトリクス基板の製造方法を例示する工程断面図である。
【００５０】
まず、同図（ａ）に表したように、転写元基板１０１の上に、薄膜トランジスタ素子１０２を形成する。転写元基板１０１としては、高耐熱性のガラス基板あるいは石英基板などを用いることができるため、従来なみの特性を有する薄膜トランジスタが形成可能である。薄膜トランジスタの材料としては、アモルファス（非晶質）シリコンでも、ポリ（多結晶）シリコンでもよい。
【００５１】
次に、図３（ｂ）に表したように、薄膜トランジスタ素子１０２Ａ、１０２Ｂを中間転写基板１０３に転写する。すなわち、仮接着層１０４がコートされた中間転写基板１０３を準備し、転写元基板１０１をこの中間転写基板１０３に張り合わせる。仮接着層１０４としては、加熱あるいは紫外線の照射などにより剥離する性質を持つ材料を用いることができる。
【００５２】
この後、転写元基板１０１をエッチングや研磨などによって除去する。こうすることにより、中間転写基板１０３の上に薄膜トランジスタ素子１０２Ａ、１０２Ｂを全て転写する。
【００５３】
次に、図３（ｃ）に表したように、転写先基板１０５を貼り合わせる。具体的には、転写先基板１０５の上に所定のパターンを有する接着樹脂１０６を形成する。接着樹脂１０６は、基板１０５の全面にコートした後に、図示しないマスクを形成し、エッチングなどによりパターニング加工して形成することができる。または、接着樹脂１０６の材料として、感光性の樹脂を用いれば、紫外線マスク露光により現像してパターニング加工することもできる。
【００５４】
このようにしてパターニングされた接着樹脂１０６を設けた転写先基板１０５を貼り合わせた状態で、一定時間、加熱する。加熱することによりトランジスタ素子１０２Ａは接着樹脂１０６に熱圧着される。また、仮接着層１０４に熱剥離性を有する材料を用いれば、同時に、仮接着層１０４の接着力が低下して剥離性が生ずる。一方、トランジスタ素子１０２Ｂは、接着樹脂１０６に圧着されず、仮接着層１０４に接着されたままの状態を維持する。
【００５５】
次に、図３（ｄ）に表したように、中間転写基板１０３を剥離する。すると、中間転写基板１０３の上に転写されたトランジスタ素子１０２Ａ、１０２Ｂのうちで、接着樹脂１０６により接着されたトランジスタ素子１０２Ａのみが転写先基板１０５に転写される。一方、トランジスタ素子１０２Ｂは、中間転写基板１０３の上に貼り付けられたままの状態で剥離される。
【００５６】
このようにして、複数の薄膜トランジスタ素子１０２Ａ、１０２Ｂのうちで所定のパターンで形成された接着樹脂１０６に接着されたトランジスタ素子１０２Ａのみが転写先基板１０５に転写される。
【００５７】
この後、接続配線１０７、パッシベーション膜１０８、画素電極１０９、液晶配向膜１１０などを形成することにより、図３（ｅ）に表したように、アクティブマトリクス基板の要部が完成する。この際に、本発明によれば、接着樹脂１０６の側面に９０度よりも小さいテーパ角を付与することにより、接続配線１０７の段切れによる断線を解消できる。
【００５８】
さて、液晶表示装置の製造にあたっては、このようにしてアクティブマトリクス基板を形成する一方で、図示しない基板上に透明電極、ブラックマトリクス、カラーフィルタなどを形成した対向基板を形成する。そして、この対向基板とアクティブマトリクス基板とを、スペーサを介して数マイクロメータ程度のギャップで貼り合わせる。さらに、これら基板の周縁部を封止剤により封止固定して、その間隙に液晶を注入し、紫外線硬化樹脂などで注入口を封止することにより、液晶表示装置の表示セル部が完成する。
また、このようにして薄膜トランジスタ素子１０２Ａを用いたアクティブマトリクス基板を形成した後、新たな転写先基板１０５を用いて図３（ｃ）の工程から同一の工程により、薄膜トランジスタ素子１０２Ｂを用いたアクティブマトリクス基板を製造することができる。
【００５９】
なお、転写元基板１０１あるいは中間転写基板１０３におけるトランジスタ素子１０２の集積密度と、転写先基板１０５におけるトランジスタ素子の集積密度とは、適宜設定することができる。例えば、転写元基板１０１の集積密度を転写先基板１０５の集積密度の４倍とすれば、一枚の転写元基板１０１から、同一のサイズの４枚の転写先基板１０５を形成することが可能である。
【００６０】
以上説明したように、本発明によれば、所定のパターンを有する接着樹脂１０６を形成した転写先基板１０５を用いることにより、中間転写基板１０３の上に配置された複数の薄膜トランジスタ素子１０２のうちの所定のもののみを確実に転写できる。つまり、不要なトランジスタ素子を転写してしまうという問題が解消できる。その結果として、プラスチックなどの基板を用いた液晶表示装置などの各種の表示装置を低コストで提供することができる。
【００６１】
さらに、この接着樹脂１０６の側面に９０度よりも小さいテーパ角を付与することにより、接続配線１０７の段切れを阻止し、断線不良を解消できる。
【００６２】
また、後に本発明の実施例に関して詳述するように、接着樹脂１０６の厚みを数マイクロメータ程度とすることにより、薄膜トランジスタ素子１０２に対する歪み付与を緩和できる。すなわち、本発明によれば、プラスチックなどの柔軟性を有する基板１０５を用いて安価且つ変形が可能な表示装置を実現できるが、基板に曲げやたわみなどの応力が付与された場合でも、数マイクロメータ程度の接着樹脂１０６がこの応力をある程度吸収するため、薄膜トランジスタ素子１０２の変形や割れなどによる動作不良を抑制できる。
【００６３】
以下、本発明の第１実施形態について、実施例を参照しつつさらに詳細に説明する。
【００６４】
（第１の実施例）
図４は、本実施例のアクティブマトリクス基板の平面透視構造を表す模式図である。
【００６５】
また、図５及び図６は、このアクティブマトリクス基板の断面構成及び形成プロセスを表す工程断面図である。ここで、図５（ａ）〜（ｃ）及び図６（ａ）、（ｃ）は、図４におけるＡ−Ａ’断面を表し、図６（ｂ）及び（ｄ）は、図４におけるＢ−Ｂ’断面を表す。
【００６６】
以下、これらの図面を参照しつつ、本実施例のアクティブマトリクス基板の構成を、その製造プロセスに沿って説明する。
【００６７】
まず、図５（ａ）に表したように、転写元基板２０１の上に薄膜トランジスタ素子を形成し、また一方、中間転写基板２１０を作成する。具体的には、例えば、高耐熱性ガラス基板２０１の上にアンダーコート層２０２を、２００ｎｍ〜１μｍ程度の厚みに形成する。アンダーコート層２０２としては、酸化シリコン（ＳｉＯｘ）膜や窒化シリコン（ＳｉＮｘ）膜を用いると薄膜トランジスタへのイオン性の不純物をブロックすることができて好適であった。また、これら酸化シリコンと窒化シリコンの積層膜を用いるとさらにその効果は増加した。
【００６８】
次に、モリブデン・タンタル（ＭｏＴａ）、モリブデン・タングステン（ＭｏＷ）などからなる金属層をスパッタリング法などにより３００ｎｍ程度の厚みに堆積し、パターニングしてゲート電極２０３を形成した。次に、プラズマＣＶＤ（Chemical Vapor Deposition）法などにより酸化シリコンや窒化シリコンなどからなるゲート絶縁膜層２０４、アモルファス・シリコンなどの半導体からなるチャネル層２０５、窒化シリコンなどからなる絶縁膜層、を順次堆積し、この絶縁膜をパターニングしてチャネル保護層２０６を形成した。
【００６９】
ゲート絶縁膜２０４、チャネル層２０５、チャネル保護層２０６の厚さは、それぞれ１００ｎｍ乃至４００ｎｍ程度、５０ｎｍ乃至３００ｎｍ程度、５０ｎｍ乃至２００ｎｍ程度とした。なお、ゲート絶縁膜２０４としては他に酸化タンタル（ＴａＯｘ）膜や、ＰＺＴ（lead zirconate titanate：ジルコン酸チタン酸鉛）膜などの高誘電体膜あるいは強誘電体膜を用いてもよい。この場合、材料の誘電率が大きいので、より膜厚を薄くすることができ、形成コストが低減する効果がある。さらに強誘電体膜を用いた場合はメモリー性駆動が可能となり駆動の際の消費電力を低減することができる。
【００７０】
この後、プラズマＣＶＤ法などにより燐（りん）をドープしたｎ型半導体層２０７を３０ｎｍ乃至１００ｎｍ程度の厚みに形成した。さらに、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）などの単層又は積層からなるメタル層をスパッタリング法などにより２００ｎｍ乃至４００ｎｍ程度の厚みに堆積した。この後、ウエットエッチング法またはドライエッチング法を用いてメタル層とｎ型半導体層をエッチングして、ソース電極２０８ａとドレイン電極２０８ｂを形成した。
【００７１】
このとき、チャネル層２０５はチャネル保護層２０６がエッチングストッパとなるため、エッチングダメージを受けることはなかった。さらにチャネル層２０５、ゲート絶縁膜層２０４までエッチングして、薄膜トランジスタの島状パターンを形成した。
【００７２】
この後、フォトレジストを塗布し、紫外線でマスク露光してフォトレジストパターンからなる保護層２０９を２μｍ乃至１０μｍ程度の厚みに形成した。さらに、このレジストパターンをマスクにアンダーコート層２０２をエッチングして、それぞれの薄膜トランジスタ２２０ａ、２２０ｂを分離した。
【００７３】
以上説明したプロセスにおいては、従来広く用いられている液晶表示装置と同様に高耐熱性ガラス基板上に薄膜トランジスタを形成しており、従来と同様の高温プロセスでの形成が可能であり、従って少なくとも従来の薄膜トランジスタなみの電気特性を得ることができる。さらに、本発明においては、より高密度な薄膜トランジスタアレイ基板（中間転写基板）から、多くの液晶表示装置を形成することを目的としており、薄膜トランジスタの形成ピッチはより細かくなるように工夫している。
【００７４】
次に、この薄膜トランジスタアレイを一時的に転写する中間転写基板２１０を用意する。中間転写基板２１０には、仮接着層２１１が形成されており、これらは加熱することにより接着力を弱める性質をもっている。
【００７５】
次に、図５（ｂ）に表したように、薄膜トランジスタアレイを中間転写基板２１０に転写し、また一方、転写先基板２１２を用意する。
【００７６】
具体的には、転写元基板２０１の上に形成された薄膜トランジスタアレイに中間転写基板２１０を圧接し、仮接着層２１１の接着力により薄膜トランジスタアレイを中間転写基板２１０に貼り付ける。次に、転写元基板２０１を除去する。除去方法としては、フッ酸などの薬品を用いたウェットエッチング法を用いても良いし、薬品中に付けながら機械的に研磨する化学的機械的研磨法（Chemical Mechanical Polishing）を用いても良い。
【００７７】
また、ガラス基板２０１自体を除去する代わりに、アンダーコート層２０２とガラス基板２０１との間に水素化アモルファス・シリコン層（図示せず）など挿入し、レーザを照射してアモルファス・シリコン層をアブレーションさせることでガラス基板２０１と薄膜トランジスタを分離させてもよい。
【００７８】
このようなプロセスにより、中間転写基板２１０に薄膜トランジスタ２２０ａ、２２０ｂがそれぞれ独立した状態で仮接着される。
【００７９】
一方、この薄膜トランジスタが仮接着された中間転写基板２１０から転写される転写先基板２１２を用意する。転写先基板２１２としては、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリイミド（ＰＩ）などのプラスチック基板あるいはフレキシブル基板を用いることができる。
【００８０】
フレキシブル基板を用いることで、紙のように折れ曲げることや湾曲させることが可能な表示装置を実現できる。もちろん、ガラス基板やシリコン基板などのフレキシビリティのない基板を用いてもよい。
【００８１】
この転写先基板上２１２に、選択転写されるトランジスタ素子の転写領域にのみ、接着層２１３を１μｍから５μｍ程度の厚みに形成した。またこの際に、接着層２１３の側面のテーパ角を４０度乃至８０度程度となるように形成した。このようなテーパ角を設けることにより、後に形成する接続配線の断線率を低減することができた。
【００８２】
ここで、側面に所望のテーパ角を有する接着層２１３の形成方法について説明する。
【００８３】
図７は、接着層２１３の形成方法を表す要部工程断面図である。ここでは、一例として、ポジ型の感光性を有するアクリル樹脂を接着層２１３の材料として用いた具体例を説明する。
【００８４】
まず、図７（ａ）に表したように、基板２０１の上にこのアクリル樹脂を所定のパターンに形成した。具体的には、まず、スピン塗布法などを用いて転写先基板２１０の上にアクリル樹脂２１３を２μｍ乃至１０μｍ程度の厚みにコーティングした。その後、ホットプレートなどで６０℃乃至１００℃程度の低温でベークした後、フォトマスク（図示せず）をマスクとして紫外線露光を行い、現像することにより、アクリル樹脂を島状パターンに形成した。この工程後の、アクリル樹脂の側面のテーパ角は、概ね８０度乃至８５度程度であった。
【００８５】
次に、図７（ｂ）に表したように、フォトレジストマスク２９０を形成した。具体的には、アクリル樹脂２１３の上に、ノボラック系のポジ型フォトレジストを０．２μｍ乃至１．０μｍ程度の厚みにコートし、８０℃程度でベークした後に、フォトマスクでマスクして紫外線露光した後、現像することにより、フォトレジストマスク２９０を形成した。この時、すでに形成したアクリル樹脂２１３のパターン上に重なるように、このアクリル樹脂の島状パターンの上面よりも小さい島状パターンを形成するようにした。
【００８６】
次に、図７（ｃ）に表したように、表面をエッチングした。具体的には、ケミカルドライエッチング（ＣＤＥ）法を用いて、ＣＦ４ガスとＯ２ガスの混合雰囲気でエッチングを行った。この時、フォトレジストマスク２９０のエッチング速度が接着層２１３を形成するアクリル樹脂層のエッチング速度よりも大きく、さらにフォトレジストマスク２９０の膜厚がアクリル樹脂層２１３よりも薄いため、エッチングを進めるにつれてフォトレジストマスク２９０がその周辺から消失するという効果も重なって、アクリル樹脂２１３の側面にテーパ角が形成される。本発明者の実験によれば、この方法により、４０度乃至７０度程度のテーパ角を実現できた。
【００８７】
最後に、図７（ｄ）に表したように、フォトレジストマスク２９０をレジスト剥離剤などを用いて除去することにより、所望のテーパ角を有する接着層２１３が得られた。
【００８８】
なお、フォトレジストマスク２９０を除去せずに、フォトレジストマスク２９０自体を接着層として用いることも可能である。
【００８９】
また、フォトレジストマスク２９０を除去した後、再度フォトレジストの島状パターンを形成し、それをマスクとしてＣＤＥ法を用いてエッチングし、フォトレジストを除去するというプロセスを追加して、さらにテーパ角を小さくさせることが可能である。このプロセスを何度も繰り返して行うことでテーパ角をさらに小さくさせることができる。
【００９０】
また、接着層２１３としては、ネガ型の感光性を有する有機樹脂材料を用いることも可能である。しかし、ネガ型の材料を露光・現像して得られたパターンの場合には、一般にテーパ角が大きくなりやすく、場合によっては９０度以上になってしまうこともある。このため、ポジ型の感光性を有する有機樹脂材料を用いるのが望ましい。ただし、本実施例のように、さらにフォトレジスト２９０を形成し、エッチングを追加するプロセスを用いれば、ネガ型の感光性を有する有機樹脂においてもテーパ角を小さくすることが可能となる。
【００９１】
接着層２１３の材料としては、前述したアクリル樹脂の他にも、ポリイミド樹脂などを用いることもできる。これらの樹脂を用いた場合、以下に説明する配線形成プロセス、パッシベーション膜形成プロセスなどにおける２００℃乃至３００℃程度の高温状態においても樹脂が変質したりすることがないという点で優れる。また、透過型の液晶表示装置を形成する場合においては、アクリル樹脂は可視光に対し透過率が十分高いため、光効率の点でも優れている。
【００９２】
また、接着層２１３中にクロム（Ｃｒ）などのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写された薄膜トランジスタ中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成される液晶表示装置の画質を向上させることができる。
【００９３】
なお、接着層２１３に感光性を有する有機樹脂を用いると、容易にパターニングが可能であり、感光性のない樹脂を用いるよりも製造コストを低減できる。もちろん、感光性のない有機樹脂はエッチングや印刷などによりパターニングが可能である。
【００９４】
ここで、再び図５に戻って説明すると、次に、図５（ｃ）に表したように、所定の薄膜トランジスタ素子２０２ａを転写先基板２１２に転写した。具体的には、まず、転写先基板２１２に中間転写基板２１０を、転写する薄膜トランジスタ２２０ａが接着層２１３に当たるように位置合わせをして、貼り付けた。貼り付け方法としては、平行またはほぼ平行な２つの平板を互いに押し付ける圧着装置を用いても良いし、平板上にローラーが一つついた装置で圧着する装置を用いてもよいし、２つのローラーからなる圧着装置で貼り付けても良い。
【００９５】
次に、この中間転写基板２１０と転写先基板２１２とを張り合わせた状態で基板の全体に加熱または紫外線照射を行った。この時、中間転写基板２１０の仮接着層２１１は、加熱や紫外線照射により接着力が低減し、かつ接着層２１３を構成する有機樹脂が軟化して粘性を生じた。これにより接着層２１３の上にのみ選択的に薄膜トランジスタ２２０ａを転写することができた。
【００９６】
ここで、接着層２１３の膜厚を１μｍ乃至１０μｍとすることで、後の転写工程において、転写対象でない薄膜トランジスタ２２０ｂが転写されてしまう不良を減らすことができた。また、接着層２１３の硬度は、ダイナミック硬度で３０以上のもので行うと転写対象でない薄膜トランジスタが転写される不良を減らすことができた。接着層２１３の膜厚を増加させる、または、硬度を増加させることでこのような不良が減るのは、接着層２１３の厚みによる段差が転写中も十分な高さを保っているために、転写対象でない薄膜トランジスタが転写先基板２１２に接着しないためであると考えられる。
【００９７】
さらに、薄膜トランジスタ２２０ａが転写先基板２１２に圧着され転写される際に、接着層２１３が１μｍ乃至１０μｍの膜厚を有するため、これがいわば転写時の圧力を吸収し、薄膜トランジスタ２２０ａへのダメージが低減し、転写後も薄膜トランジスタ２２０ａは良好な電気特性を維持することができるという効果も得られた。特に、本実施例においては、接着層２１３に粘性の強いアクリル樹脂を用いているため、接着層２１３でのこの圧力吸収の効果はさらに向上した。
【００９８】
なお、薄膜トランジスタ２２０ａが転写された転写先基板２１２をオーブンを用いて窒素下で２００℃乃至２５０℃程度の温度で３０分乃至１時間程度アニールするなどして接着樹脂２１３を完全に硬化させると、薄膜トランジスタ２２０ａに対する接着強度が増加した。また、薄膜トランジスタ２２０ａの特性を向上させる上でも効果があった。
【００９９】
この選択転写過程を複数回繰り返すことにより、高密度に薄膜トランジスタが形成された１枚の中間転写基板２１０から複数枚の薄膜トランジスタアレイ基板２１２を形成することができた。これにより薄膜トランジスタアレイの製造コストを低減することができた。
【０１００】
また、中間転写基板２１０から複数回転写することで、中間転写基板２１０よりも大きなサイズの転写先基板２１２に薄膜トランジスタアレイを形成することも可能であった。すなわち、大型の液晶表示装置のための薄膜トランジスタアレイを小さな基板から形成することが可能となり、薄膜トランジスタの製造装置の小型化を実現できた。
【０１０１】
なお、本実施例では、薄膜トランジスタのみの転写を行っているが、これは薄膜トランジスタに限らず、いかなる薄膜素子でも可能である。例えば、液晶表示装置の画素電極と並列に形成される補助容量を転写して形成することも可能である。これにより、これによりＣＶＤ法などで３００℃以上の高温で形成される酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜を絶縁層とした容量素子をプラスチック基板上に低コストで形成できる。
【０１０２】
特に、ＰＺＴ（チタン酸ジルコン酸鉛）膜、ＢａＴｉＯ３（チタン酸バリウム）膜のような、従来の高耐熱性ガラス基板上でも形成が難しかった強誘電体膜或いは高誘電体膜からなる容量素子をプラスチック基板上に形成することも可能となった。
【０１０３】
もちろん、薄膜トランジスタや容量素子などを組み合わせて形成される画素メモリ回路などの高機能回路を転写して形成することも可能である。転写元基板としても、ガラス基板に限らず単結晶シリコン基板も用いることができる。従って、従来は大きなシリコン単結晶基板を形成できなかったため、大型の液晶表示装置には適用が難しかった単結晶シリコンを用いたトランジスタでも、本転写法を用いれば転写元基板のシリコン基板よりも大きいプラスチック基板上に分散して転写させることができる。すなわち、単結晶シリコン・トランジスタ等の高機能な回路素子を、プラスチック基板上に転写して形成することも可能となる。これにより、プラスチック基板からなり、画素ごとに、あるいは画面周辺に、メモリ機能その他の高機能を有する表示装置を低コストで形成することが可能となる。
【０１０４】
このように接着層２１３の上に薄膜トランジスタ２２０ａを選択転写した後、レジスト剥離剤などにより保護層２０９を除去した。フォトレジストにより保護層２０９を形成することで、転写の際に薄膜トランジスタ２２０ａに対する圧力が緩和され、さらに転写元基板２０１除去時に、エッチング液が薄膜トランジスタ２２０ａ、２２０ｂへ染み込むことも防ぐことができた。また、フォトレジスト２０９自体の除去はアセトンなどの有機溶剤により容易に行うことができた。これにより、薄膜トランジスタ２２０ａ、２２０ｂの性能を劣化させずに転写することができた。
【０１０５】
保護層２０９としては、フォトレジスト以外にも各種の有機材料を用いることができる。例えば、（株）ＪＳＲ社製のＴＨＢレジストシリーズなどの感光性樹脂を用いることも可能である。ＴＨＢレジストを用いると、数１０μｍの厚みも容易に形成でき、硬度も小さいため、薄膜トランジスタへの転写時の圧力が吸収されやすく、薄膜トランジスタの性能の劣化がさらに少なくなった。
【０１０６】
また、保護層２０９として、各種の無機材料を用いることもできる。例えば、窒化シリコン（ＳｉＮｘ）膜や酸化シリコン（ＳｉＯｘ）膜を保護層２０９として用いると、ナトリウムイオンなど、薄膜トランジスタの電気特性を劣化させるイオン性不純物の進入を防ぐのに優れる。
【０１０７】
またさらに、保護層２０９として、有機材料と無機材料との２層、または多層構造を採用してもよい。有機材料と無機材料とを層状に重ねる構造により、上述した両者の利点を兼ね備えた保護層２０９を形成することができる。保護層２０９は転写後に除去しても除去しなくてもよい。
【０１０８】
除去しない構成では、薄膜トランジスタのゲート電極２０３、ソース電極２０８ａ、ドレイン電極２０８ｂの電気的接続をとるためのスルーホールを保護層２０９に形成する。スルーホールの形成は、転写前でも転写後でも構わない。ただし、転写後にスルーホールを形成した方が転写時にエッチング薬液が進入することを防止できる点で望ましい。
【０１０９】
次に、図６（ａ）及び（ｂ）に表したように、配線を形成する。具体的には、転写先基板２１２上に、モリブデン（Ｍｏ）やアルミニウム（Ａｌ）などのメタルを２００ｎｍ乃至４００ｎｍ程度の厚みに堆積し、パターニングしてゲート線２１４ｂ、補助容量線２１４ｃ及び信号線２１４ａを形成した。ただし、図４から分かるように、信号線２１４ａはゲート線２１４ｂ及び補助容量線２１４ｃとのクロス部では断線させてある。また、ゲート線２１４ｂ及び信号線２１４ａは薄膜トランジスタのゲート電極２０３及びソース電極２０８ａと接続した。
【０１１０】
本発明によれば、接着層２１３側面にテーパ角を付与したので、この段差部において信号線２１４ａが断線するという問題を解消できる。
【０１１１】
さて、この後、有機膜を１μｍ乃至４μｍ程度の厚みに塗布し、パターニングしてパッシベーション層２１５を形成した。
【０１１２】
この後、アルミニウム（Ａｌ）などのメタルを堆積し、パターニングして、反射画素電極２１６ａ、信号線パッド電極２１６ｂ、ゲート線パッド電極２１６ｃ、補助容量線パッド電極２１６ｄを形成した。画素電極と薄膜トランジスタのドレイン電極はスルーホールを通じて接続した。また、信号線とゲート電極のクロス部にＡｌパターン２１６ｅを、信号線と補助容量線のクロス部にＡｌパターン２１６ｆを形成し、信号線の接続を行った。すなわち、反射画素電極兼補助容量の上部電極の形成と配線の接続を同一工程で行うことで形成工程数を削減した。これにより薄膜トランジスタアレイの形成歩留まりを向上し、コスト低減を行うことができた。
【０１１３】
なお、画素電極２１６ａ、信号線パッド電極２１６ｂ、ゲート線パッド電極２１６ｃ、補助容量線パッド電極２１６ｄ、信号線ゲート線クロス部２１６ｅ、信号線補助容量線クロス部２１６ｆはＡｌ以外のいかなるメタルでも構わないし、ＩＴＯ（Indium Tin Oxide）などの透明導電膜を用いてもよい。
【０１１４】
また、本実施例では、信号線２１４ａとゲート線２１４ｂのクロス部でゲート線２１４ｂ側のみを予めつなげておき、信号線２１４ａは後工程にて画素電極２１６ａを形成するメタル（２１６ｆ）で接続しているが、これとは逆に、信号線２１４ａ側をあらかじめ接続して、ゲート線２１４ｂをクロス部において断線しておき、後工程においてゲート線２１４ｂを、画素電極２１６ａを形成する材料と同様の材料により接続してもよい。
【０１１５】
なお、本実施例では、パッシベーション膜２１５を単層の構造とし、それを補助容量の絶縁膜としても用いているが、これとは別の構造も可能である。
【０１１６】
例えば、図６（ｃ）及び（ｄ）に例示したように、パッシベーション層を２層構造にする構成を挙げることができる。すなわち、この具体例では、１層目のパッシベーション膜２１８の膜厚を２００ｎｍ乃至５００ｎｍ程度と比較的薄くし、２層目のパッシベーション膜２１５を２μｍ乃至１０μｍ程度と十分厚くして、画素電極が形成される上面がほぼ平坦になるようにしておくようにする。そして、１層目のパッシベーション膜２１８の上に新たにメタル層２１７ａを形成する。
【０１１７】
このメタル層２１７ａは、補助容量の上部電極となる。また、この補助容量の上部電極メタル２１７ａと同時に堆積したメタルを用いて、信号線とゲート線のクロス部の接続メタル２１７ｂ及び信号線と補助容量線のクロス部の接続メタル２１７ｃとする。この構造によれば、薄い第１のパッシベーション膜２１８により、より小さな面積で大きな補助容量を形成でき、かつ、厚い第２のパッシベーション層により画素電極を平坦化できる。
【０１１８】
また、クロス部においての配線接続部２１７ｂ及び２１７ｃは第１のパッシベーション膜２１８の段差が小さいため断線しにくいという効果も得られる。
【０１１９】
さて、図６（ａ）乃至（ｄ）に表したように形成したアクティブマトリクス基板の上に、図示しないポリイミド膜を堆積し、液晶配向処理を行った。このようにして、液晶表示装置用のアクティブマトリクス基板が形成された。
【０１２０】
一方で、ＩＴＯ等の透明導電膜からなる対向電極層、ブラックマトリクス層、カラーフィルター層を備えた透明な対向基板を用意し、これを転写先基板と間隔が数μｍ程度のスペーサでギャップをとりながら、はりあわせ、基板周縁をシール剤で固定し、液晶をこの２つの基板間に注入した。液晶としては、ここではツイストネマチック型液晶を用いたが、ゲストホスト型液晶、コレステリック液晶、強誘電性液晶など他のいかなる液晶を用いてもよい。このようにして、薄膜トランジスタを有する液晶表示セルを形成した。そして、このゲート線２１４ｂ、信号線２１４ａ及び対向電極を駆動回路と接続し、液晶表示装置を完成した。
【０１２１】
以上説明した本実施例においては、接着層２１３の側面のテーパ角が９０度未満であるため、接続配線の断線が低減し、点状、線状の表示欠陥がほとんど見られない良好な画像を出力することができた。特に、従来は長時間駆動していると、接着層２１３の側面での配線へ長時間電流が流れるため、駆動途中に断線し表示欠陥が増えるという現象が見られたが、そのような不良も大幅に低減した。
【０１２２】
また一方で、接着層２１３の膜厚が１μｍから１０μｍと十分に厚いため、プラスチック基板などのフレキシブル基板を用いて液晶表示装置を作成し、湾曲させるなどして機械的な応力を与えても、応力が緩和され、薄膜トランジスタにクラックが入る、移動度などの電気的特性が変化するなどの不良も低減し、結果として起こる画質の低下も防止することができた。
【０１２３】
（第２の実施例）
次に、本発明の第１実施形態の第２の実施例について説明する。
【０１２４】
図８は、本実施例のアクティブマトリクス基板の平面透視構造を表す模式図である。
【０１２５】
また、図９は、このアクティブマトリクス基板の断面構成及び形成プロセスを表す工程断面図である。ここで、図９（ａ）及び（ｂ）は、図８におけるＡ−Ａ’断面を表し、図９（ｃ）は、図８におけるＢ−Ｂ’断面を表す。
【０１２６】
本実施例のアクティブマトリクス基板は、前述した第１実施例と薄膜トランジスタの構造が異なっているが、それ以外の工程はほぼ同様とすることができる。以下、これらの図面を参照しつつ、本実施例のアクティブマトリクス基板の構成を、その製造プロセスに沿って説明する。
【０１２７】
まず、図９（ａ）に表したように、転写元基板１２０１の上に薄膜トランジスタ素子を形成する。具体的には、高耐熱性ガラス基板１２０１の上に、アンダーコート層１２０２を２００ｎｍ乃至１μｍ程度の厚みに形成する。アンダーコート層１２０２としては、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜を用いると薄膜トランジスタへのイオン性の不純物をブロックすることができて適当であった。また、これらの積層膜を用いるとさらにその効果は増加した。
【０１２８】
この上にアモルファスシリコン層を、５０ｎｍ乃至１００ｎｍ程度の厚みにＣＶＤ法などで堆積した。そして、エキシマレーザ・アニール法などの方法により多結晶化した。このようにして得られた多結晶シリコン層をパターニングして、チャネル層１２０３を形成した。多結晶シリコン層１２０３には、ｐ型の不純物をドーピングした。
【０１２９】
さらに、酸化シリコン（ＳｉＯｘ）膜などからなる絶縁膜層を１００ｎｍ乃至３００ｎｍ程度の厚みに堆積し、ゲート絶縁膜層１２０４を形成した。
【０１３０】
この上に、モリブデン・タングステン（ＭｏＷ）、モリブデン・タンタル（ＭｏＴａ）あるいはアルミニウム（Ａｌ）などのメタル層を２００ｎｍ乃至４００ｎｍ程度の厚みに堆積し、パターニングして、ゲート電極１２０５を形成した。また、ゲート電極の両側のソースドレイン領域になる多結晶シリコン膜１２０３には、ｎ型の不純物をドーピングした。
【０１３１】
次に、酸化シリコンなどからなる絶縁膜を２００ｎｍ乃至１μｍ程度の厚みに堆積し、層間絶縁膜層１２０６を形成した。そして、層間絶縁膜層１２０６、ゲート絶縁膜層１２０４をパターニングして、スルーホールを形成した。
【０１３２】
次に、アルミニウムなどのメタルを２００ｎｍ乃至４００ｎｍ程度の厚みに堆積し、パターニングして、ソース電極１２０７ａ、ドレイン電極１２０７ｂを形成した。
【０１３３】
この後、フォトレジストを塗布し、紫外線でマスク露光してフォトレジストパターンからなる保護層１２０８を２μｍ乃至１０μｍ程度の厚みに形成した。さらに、このレジストパターンをマスクに層間絶縁膜層１２０６、ゲート絶縁膜１２０４、アンダーコート層１２０２をエッチングして、個々の薄膜トランジスタを分離した。
【０１３４】
以上のプロセスにより、図９（ａ）に表した構造の薄膜トランジスタが得られた。
【０１３５】
この後、前述した第１実施例と同様のプロセスで、中間転写基板への転写工程及び転写先基板への選択転写工程を行い、高密度に形成した多結晶シリコン薄膜トランジスタの転写元基板から、複数の転写先基板へ薄膜トランジスタを転写、形成し、図８及び図９（ｂ）、（ｃ）に表したアクティブマトリクス基板を形成した。
【０１３６】
すなわち、転写先基板１２０９に接着層１２１０を介し、薄膜トランジスタが転写されており、さらに信号線１２１１ａ及びゲート線１２１１ｂ、補助容量線１２１１ｃが形成され、その上にパッシベーション膜１２１２が形成され、その上に画素電極１２１３ａ、信号線用パッド電極１２１３ｂ、ゲート線パッド電極１２１３ｃ、補助容量線パッド電極１２１３ｄ、信号線とゲート線のクロス接続メタル１２１３ｅ、信号線と補助容量線の接続メタル１２１３ｆが形成されている。
【０１３７】
本実施例では、多結晶シリコンを用いて薄膜トランジスタを形成しており、薄膜トランジスタの移動度として、アモルファスシリコンを用いた場合よりも１０倍から１００倍の値を得た。これにより、薄膜トランジスタのサイズを小さくすることができ、転写元基板１２０１にさらに高密度な薄膜トランジスタ群を形成できた。その結果、一枚の薄膜トランジスタ基板（転写元基板）からさらに多くのアクティブマトリクス基板を形成でき、さらにコストを低減することができた。
【０１３８】
（第３の実施例）
次に、本発明の第１実施形態の第３の実施例として、接着層の断面形状をさらに工夫したアクティブマトリクス基板について説明する。
【０１３９】
図１０（ａ）は、本実施例のアクティブマトリクス基板の平面構成を表す模式図であり、同図（ｂ）は、（ａ）におけるＡ−Ａ’線断面図である。
【０１４０】
前述した第１及び第２実施例では、接着層２１３、１２１０の両側の側面のテーパ角はほぼ同じ（θ１＝θ２）であったが、本実施例では対峙する２つの側面のテーパ角を異ならせている（θ１＜θ２）ことを特徴としている。そして、小さいテーパ角を有するより緩やかな斜面に接続配線を形成する。
【０１４１】
具体的には、接着層３０２の上に転写形成された薄膜トランジスタのソース電極３０７ａと信号線３０８との接続配線、及びゲート線３０９とゲート電極３０３との接続配線を、この緩やかな斜面上に形成している。
【０１４２】
すなわち、図１０から分かるように、接着層３０２の４辺の側面のうちで、２辺の斜面のテーパ角θ１を小さくし、信号線３０８とソース電極３０７ａの接続配線を一方の斜面に、ゲート電極３０７ｂとゲート線３０９の接続配線を他方の斜面に通すようにしている。また、画素電極３１１とドレイン電極３０７ｂの配線は、「画素上置き構造」を採用することにより、接着層３０２の段差に配線が差し掛からないようにしている。
【０１４３】
また、パッシベーション層３１０の層厚を接着層３０２よりも厚くすることにより、接着層３０２の段差がパッシベーション層３１０の表面に反映されて画素電極３１１が段切れを起こす、という問題を回避している。
【０１４４】
図１１は、本実施例の他の具体例を表す。すなわち、図１１（ａ）は、アクティブマトリクス基板の平面構成を表す模式図であり、同図（ｂ）は、（ａ）におけるＡ−Ａ’線断面図である。
【０１４５】
このアクティブマトリクス基板は、図１０に表したものとほぼ同様な構造を有するが、接着層４０２の側面の緩やかな斜面が、画素電極の側に設けられている点が異なる。
【０１４６】
本具体例の場合は、画素電極４１１とドレイン電極４０７ｂとの接続配線も接着層のゆるやかな斜面の上に形成されている。これにより、パッシベーション膜４１０の膜厚を薄くしても、接着層４０２の段差に起因して画素電極が段切れするという問題を解消できる。もちろん、信号線４０８とソース電極４０７ａとの接続配線、ゲート線４０９とゲート電極４０３の接続配線も接着層の緩やかな斜面上に形成されている。これにより、接着層４０２の側面での配線の断線率が低減した。断線率のテーパ角に対する依存性は、図２に表した結果とほぼ同様であった。
【０１４７】
本実施例において、接着層３０２、４０２の一方の側面のみの傾斜を変化させる方法としては、ローラーで一方向に向けて押し付ける方法を挙げることができる。
【０１４８】
図１２は、ローラーによる中間転写基板５０２から転写先基板５０６への転写のプロセスを説明する概念図である。ここで、ローラー５０１を押し付けてローラー５０１を動かす方向Ｄに対して手前側の側面の傾斜角が小さくなり、進行側の傾斜角が大きくなることが分かった。この方法により非対称な傾斜形状を持つ接着層５０５（３０２、４０２も同様である）を形成することができた。
【０１４９】
本実施例では、ほぼ正方形状あるいは長方形状の上面、下面を有する接着層３０２、４０２に対して、その対角線に沿った方向にローラーを押し付け進行させることで、４辺中の２辺の側面の傾斜角を小さくすることができるが、４辺の側面のいずれかに対して平行な方向にローラーを押し付け進行させることにより、いずれか１辺の側面のみを傾斜させてもよい。この場合でも、傾斜角の小さい側面上に接続配線を形成することにより、断線率が低減する効果が得られる。
【０１５０】
ローラーによる変形を加える前のテーパ角は４０°乃至８０°程度であるが、本実施例では、ローラーによる転写プロセスを用いることで、接着層３０２、４０２の上面と下面とを平行に維持した状態のまま、対峙する２辺の側面のうちの一方のテーパ角を２２°〜７１°程度に低下させ、もう一方のテーパ角を最大で９０°程度にまで変形し、緩やかな斜面上にのみ接続配線を形成するようにした。これにより最大で２０％程度断線率が減少した。
【０１５１】
本実施例によれば、接着層３０２、４０２の下面、上面の面積を変えずとも、接着層の一方の側面のみを緩やかにすることで、接着領域も変化せず、同じ接着面積で比較すると、前述した第１及び第２実施例よりも接続配線を形成する接着層の側面をより緩やかにできる。すなわち、対峙する一対の側面のテーパ角をθ１＜θ２≦９０°となるようにすれば、接着領域を変化させずに接続配線を形成する一方の斜面を緩やかにすることができる。特に、テーパ角θ２を９０°とすれば、対向するテーパ角θ１を最も小さくすることができる。
【０１５２】
なお、本実施形態における非対称状のテーパ角の形成は、図１２に例示したようなローラーを用いた形成方法には限定されず、要するに中間転写基板と転写先基板とを相対的に反対の方向にずらす応力を印加すればよい。このような応力は、中間転写基板と転写先基板のいずれか一方のみに印加してもよく、あるいはこれら両方に印加してもよい。
【０１５３】
（第２の実施の形態）
次に、本発明の第２の実施の形態として、薄膜トランジスタ素子だけでなく、配線も接着層の上に形成することにより、「段切れ」を防止したアクティブマトリクス基板について説明する。
【０１５４】
図１３は、本実施形態のアクティブマトリクス基板の透視平面構成を例示する模式図である。
【０１５５】
本実施形態においては、基板６００の上に接着層６０１が略マトリクス状に形成され、その上に薄膜トランジスタ素子のチャネル層６０３が形成されている。また、薄膜トランジスタには、ゲート電極６０２、ソース電極６０４ａ、ドレイン電極６０４ｂが設けられ、ソース電極６０４ａは信号線６０６に接続されて、ゲート電極６０２はゲート線６０７に接続されている。
【０１５６】
また、ドレイン電極６０４ｂは、パッシベーション膜に設けられたコンタクトホール６０５を介して、その上に設けられた画素電極（図示せず）に接続されている。
【０１５７】
そして、本実施形態においては、薄膜トランジスタ素子だけでなく、その薄膜トランジスタと接続されるゲート線６０７及び信号線６０６も接着層６０１の上に形成されている。このように接着層６０１を形成することで、薄膜トランジスタ素子と、信号線６０６、ゲート線６０７を全て同一面の上に配置することができる。つまり、これらの要素の間の段差がなくなるため、信号線６０６とソース電極６０４ａを接続する配線及びゲート線６０７とゲート電極６０４ｂを接続する配線の断線をほぼ完全に防ぐことができる。
【０１５８】
また、本実施形態によれば、配線（信号線６０６、ゲート線６０７）の下の接着層６０１がスペーサの役割を果たす。このため、転写元基板がフレキシビリティ（柔軟性）を有するような場合でも、転写時に圧力をいくら加えても接着層６０１自体がつぶれない限り、転写対象ではない薄膜トランジスタ素子が転写先基板に接することがない。これは、選択転写における歩留まりの向上をもたらした。
【０１５９】
このように、本実施形態によれば、接着層の段差を解消することにより配線の断線を防ぐことができるが、その一方で、新たに付加された配線下の接着層の部分に、本来転写すべきでない薄膜トランジスタが転写されないように注意しなければならない。つまり、図３などに関して前述したように、本発明においては、転写元基板あるいは中間転写基板の上には、できるだけ高密度に薄膜トランジスタ素子を集積することが効率的である。しかし、転写先基板において、図１３に例示した如く、配線の下の部分にも縦横に接着層６０１が設けられていると、転写すべきでない薄膜トランジスタまでこの配線の部分の接着層に転写される虞がある。
【０１６０】
本発明者は、この問題を解消するために、転写元基板あるいは中間転写基板における薄膜トランジスタの配置とこれらからの薄膜トランジスタの転写の順序についても新たな発明をした。
【０１６１】
図１４は、本実施形態における薄膜トランジスタの配置と転写の順番を説明するための概念図である。すなわち、同図（ａ）乃至（ｃ）は、転写元基板における薄膜トランジスタ素子の配置と、転写先基板の信号線６０６及びゲート線６０７の配置とを重ねて表した概念図である。
【０１６２】
またここでは、簡単のために、アクティブマトリクス基板の１画素領域あたり４個のトランジスタが形成されている転写元基板又は中間転写基板から４枚の転写先基板に薄膜トランジスタを転写するケースを例に挙げて説明する。
【０１６３】
図１４（ｄ）に表したように、薄膜トランジスタ素子７０１同士の間に配線がない場合（同図右側）の配列周期をｌとし、配線７０２をまたぐ場合（同図左側）の配列周期をＬとする。また、この周期は、信号線方向でもゲート線方向でも変わらないとする。
【０１６４】
本実施形態に基づき、配線の下にも接着層７０２を設ける場合は、その接着層７０２に素子７０１が接着されないように配線部分の接着層７０２の幅を薄膜トランジスタの周期に付加する必要がある。従って、Ｌ＞ｌの関係が成立する。
【０１６５】
もっとも単純には、図１４（ａ）に例示したように、信号線方向にもゲート線方向にも配線幅を付加した周期Ｌで薄膜トランジスタ素子７０１を転写元基板に配置すればよい。
【０１６６】
このように配置しておけば、薄膜トランジスタ素子７０１をいかなる順番で選択転写しようと、接着層７０２と素子７０１との位置合わせさえすれば配線部分の接着層７０２に素子７０１が付着することはない。この場合の転写元基板における素子の周期はＬとなる。
【０１６７】
例えば、１枚目の転写先基板には素子ａと素子ｅを選択して転写し、２枚目には素子ｂと素子ｆ、３枚目には素子ｃと素子ｇ、４枚目には素子ｄと素子ｈをそれぞれ選択して転写することができる。また、これ以外の任意の順番で素子７０１を選択して転写先基板に転写することができる。
【０１６８】
この方法は非常に簡易的に選択転写を進めるという意味で優れている。素子７０１の数はこの例では４個としているが、ゲート線方向、信号線方向ともに素子数を任意に増やすことができる。
【０１６９】
次に、素子７０１の配置密度をさらに向上させるために、図１４（ｂ）に例示した配置をとることもできる。すなわち、この場合、ゲート線方向の周期は図１４（ａ）と同様にＬであるが、信号線方向の周期がＬとｌの２通りとなる。すなわち、平均をとると（Ｌ＋ｌ）／２となり、図１４（ａ）のケースよりも短い周期とすることができる。つまり、転写元基板における素子の集積度を上げることができる。
【０１７０】
また、このケースでも、素子７０１の選択の順番を工夫すれば、配線部分の接着層７０２にトランジスタ素子が付着することはない。すなわち、１枚目の転写先基板に素子ａと素子ｅとを転写し、２番目には素子ｂと素子ｆ、３番目には素子ｃと素子ｇ、４番目には素子ｄと素子ｈという順番で転写する。なお、素子数については図１４（ａ）の場合と同様に制限はない。
【０１７１】
図１４（ｃ）は、さらに素子７０１の集積密度を向上させた具体例を表す。このケースでは、信号線方向の平均周期は（Ｌ＋ｌ）／２と図１４（ｂ）のケースと変わらないが、ゲート線方向の配置を工夫することで短い周期にしている。すなわち、図１４（ｃ）に表したように、アクティブマトリクス基板における配線６０６の配置パターンを変更することにより、４個の素子７０１の間の１組の周期については、配線を考慮しない周期ｌまで低減できる。この場合の平均周期は（３Ｌ＋ｌ）／４となる。
【０１７２】
この配置の場合、１枚目の転写先基板に素子ａと素子ｅ、２枚目に素子ｂと素子ｆ、３枚目に素子ｃと素子ｇ、４枚目に素子ｄと素子ｈを順次転写していくことで配線部の接着層に素子が付着されずに転写することができる。ただし、図１４（ｃ）のケースに関しては、ゲート線６０７の方向の周期ｌまで低減できる素子の組は、１組のみであるという制限がつく。信号線６０６方向の素子数には制限はない。
【０１７３】
なお、このケースでは配線６０６、６０７の形成ピッチが一定ではなくなるが、画素電極を薄膜トランジスタ上にもかぶせる「画素上置き構造」の場合は、これら配線はどこにおいてもよいので実質上あまり問題にはならない。
【０１７４】
図１５は、本実施形態におけるアクティブマトリクス基板の接着層の別のパターン形成例を表す平面透視図である。同図に関しては、図１３と同様の要素には同一の符号を付して詳細な説明は省略する。
【０１７５】
図１３に表したアクティブマトリクス基板では、信号線６０６とゲート線６０７の両方の下に接着層６０１が設けられていたが、図１５（ａ）のように信号線６０６の下のみに接着層６０１を形成してもよく、図１５（ｂ）のようにゲート線６０７の下のみに接着層６０１を形成してもよい。
【０１７６】
図１５（ａ）の場合は、信号線６０６とソース電極６０４ａの接続配線の断線を防ぐことができ、図１５（ｂ）ではゲート線６０７とゲート電極６０４ｂの接続配線の断線を防ぐことができる。図１５（ａ）及び（ｂ）に例示したような接着層のパターンを用いると、前者の場合は信号線６０６のみ、後者の場合はゲート線６０７のみを薄膜トランジスタ素子と同一平面に配置することになり、他方の配線は、接着層６０１の側面の段差を跨ぐように形成されるが、これに対しては、第１実施形態に関して前述したように、接着層６０１の側面にテーパ角を設けることにより、断線を防ぐことができる。さらに、図１５（ａ）及び（ｂ）のように、縦横の配線の一方のみに対応して接着層６０１を設けた場合、他方（前者ではゲート線、後者では信号線）の方向に関しては、図１４に関して前述したような接着層パターンに起因する素子配置に関する制限がなくなるため、図１４に例示した具体例よりも、さらに高密度な素子配置が転写元基板上で可能となる。
【０１７７】
（第３の実施の形態）
次に、本発明の第３の実施の形態として、ひとつの接着層の上に複数の薄膜トランジスタ素子を設けたアクティブマトリクス基板について説明する。
【０１７８】
図１６は、本実施形態のアクティブマトリクス基板の平面構成を例示する概念図である。また、図１７は、比較例としてのアクティブマトリクス基板の平面構成を例示する概念図である
すなわち、図１乃至図１５に例示した構造の場合、図１７に例示したように、１つの画素９０３に対してひとつの接着層９０２を設け、その上に薄膜トランジスタ９０２を１個配置していた。これに対して、本実施形態においては、接着層の上に複数の薄膜トランジスタを設ける。例えば、図１６に表した具体例の場合、４つの画素９０３に対してひとつの接着層パターン９０２を設け、その上に４個の薄膜トランジスタ９０１を設けている。
【０１７９】
一般的に、接着層のサイズを決定するにあたっては、その上に設ける薄膜トランジスタが接着層からはみ出さないようにマージン量を加える必要がある。このマージンを図１６及び図１７においてｘで表した。
【０１８０】
図１７の構成の場合、薄膜トランジスタの両側にｘずつのマージンが必要となる。従って、薄膜トランジスタの大きさをｐとすれば接着層９０２の幅は（２ｘ＋ｐ）とする必要がある。すなわち、接着層９０２及び薄膜トランジスタ９０１を正方形と仮定すると、接着層９０２の面積は（２ｘ＋ｐ）２程度となる。
【０１８１】
一方、図１６の構成の場合、接着層９０２の端からはみ出すことを考慮する必要があるのは、薄膜トランジスタ９０１の片側だけである。素子間のマージンをｗとすると接着層９０２の幅は、（２ｘ＋２ｐ＋ｗ）となる。ここで、少なくとも同一の接着層に転写される薄膜トランジスタ自体は同時に形成され、同時に転写されるので素子間のマージンｗは実質上０と設計することが可能である。
【０１８２】
従って、接着層９０２の幅は（２ｘ＋２ｐ）となり、トランジスタ１個あたりの接着層幅では（ｘ＋ｐ）で、薄膜トランジスタ１個に対する接着層の面積は（ｘ＋ｐ）２程度となる。
【０１８３】
すなわち、本実施形態によれば、図１７の場合と比較して、{（ｘ＋ｐ）/（２ｘ＋ｐ）}２程度の小さな面積で接着層９０２を形成できる。これは、転写元基板における薄膜トランジスタ素子の集積度をさらに高くして配置できることを意味する。従って、１枚の転写元基板からより多くの薄膜トランジスタアレイ基板を形成でき、さらに低コスト化することができる。
【０１８４】
また、接着層９０２の上に薄膜トランジスタ素子９０１を複数配置し、それらを信号線と画素電極の間に並列に接続する構造とすることもできる。
【０１８５】
図１８は、ひとつの接着層１００２の上に２個の薄膜トランジスタ１００１ａ，１００１ｂを配置したアクティブマトリクス基板を表す平面図である。このように、画素電極１００３に対して並列に複数の薄膜トランジスタを接続すれば、いずれか一方の薄膜トランジスタが転写プロセスの際などに転写されなかった場合や、転写時のダメージにより電気的特性が劣化したような場合でも、他方の薄膜トランジスタにより画素電極１００３に電荷を書き込むことができる。
【０１８６】
なお、ひとつの接着層の上において複数のトランジスタを直列に接続して配置してもよい。この場合、薄膜トランジスタのオフ抵抗を増加させることができ、スイッチングオフ時の画素電極から薄膜トランジスタへのリーク電流の低減などの効果が得られる。
【０１８７】
図１９は、図１６に例示した構成の一具体例としての薄膜トランジスタ群の平面図である。
【０１８８】
また、図２０は、そのＡ−Ａ’線断面図である。
【０１８９】
すなわち、本具体例の場合、基板２００１上に接着層２００２が形成され、その上にアンダーコート層２０１６、ゲート電極２００３、ゲート絶縁膜２００４、チャネル層２００５、ｎ型半導体層２００６、ソース電極２００７ａ、ドレイン電極２００７ｂからなる薄膜トランジスタが形成されている。この薄膜トランジスタのゲート電極２００３は、ゲート線２００８と、ゲート絶縁膜２００４に形成された第１のスルーホール２０１３を通じて接続されている。
【０１９０】
ソース電極２００７ａは、信号線２０１０と、第１のパッシベーション層２００９に形成された第２のスルーホール２０１４を通じて接続されている。また、画素電極２０１２は、第１のパッシベーション層２００９、及び第２のパッシベーション層２０１１に形成された第３のスルーホール２０１５を通じてドレイン電極２００７ｂと接続されている。
【０１９１】
本具体例においては、これらからなる４個の薄膜トランジスタが接着層２００２上に形成されている。この構造の特徴は、となりあったソース電極及びゲート電極のスルーホール（接続部）を共通にすることで、スルーホールの数を低減していることである。すなわち、通常の独立した薄膜トランジスタの場合、１個のトランジスタに対して、ゲート電極接続部と、信号線電極接続部と、画素電極接続部という、３個の接続部が必要となる。従って、これを単純に４個並べた場合、合計で１２個のスルーホール（接続部）が必要となる。
【０１９２】
これに対して、本具体例の場合、共通の配線に接続された電極を共通のスルーホールを介して接続することにより、スルーホール（接続部）の数を低減している。すなわち、図１９の構成では、４個のトランジスタに対して、スルーホール（接続部）は８個で済み、トランジスタ１個あたりのスルーホール（接続部）の数を２個に減らすことができる。
【０１９３】
このようにすると、スルーホール（接続部）の配置に要する面積を大幅に低減することができる。すなわち、接着層の上に複数の薄膜トランジスタを形成することによって、設計マージンによる高密度化ができることに加え、本具体例の如くスルーホール（接続部）を共通化してその数を低減することにより、薄膜トランジスタ１個あたりの占める面積を低減でき、薄膜トランジスタの形成をさらに高密度化することができる。
【０１９４】
なお、本具体例の場合、となりあったゲート電極及びソース電極を一つのスルーホール（接続部）を介して接続する構成をとっているが、これ以外にも、例えば、となりあった薄膜トランジスタのゲート電極同士のみを共通化して一つのスルーホール（接続部）を介してとりだし、ソース電極はそれぞれ独立したスルーホール（接続部）を介してとりだしてもよいし、逆に、ソース電極のみを共通化して１つのスルーホール（接続部）を介してとりだし、ゲート電極はそれぞれ独立したスルーホール（接続部）を介してとりだす構成にしてもよい。
【０１９５】
また一方、以上説明した本発明の第３実施形態は、前述した第１あるいは第２実施形態と組み合わせて実施してもよい。すなわち、第１実施形態に関して前述したように、接着層の側面にテーパ角を設けることにより、接続配線の段切れによる断線を防止できる。また、第２実施形態に関して前述したように、信号線やゲート線などのマトリクス配線も接着層の上に設けることにより、薄膜トランジスタ素子と同一平面上に形成することができ、段差に起因する断線を解消できる。
【０１９６】
以上具体例を参照しつつ本発明の第１乃至第３の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
【０１９７】
例えば、本発明のアクティブマトリクス基板は、液晶表示装置に限定されず、その他、画素毎のスイッチングが必要な各種の表示装置に同様に適用することができる。
【０１９８】
図２１は、本発明によるＥＬ表示装置の要部平面構成を例示する概念図である。
【０１９９】
すなわち、この具体例の場合、接着層１１０２の上に２つの薄膜トランジスタ１１０１ａ及び１１０１ｂが設けられている。そして、第１の薄膜トランジスタ１１０１ａのゲート電極をゲート線１１０５と接続し、ソース電極を第１の信号線１１０４ａと接続する。また、第２の薄膜トランジスタ１１０１ｂのゲート電極を第１の薄膜トランジスタのドレイン電極と接続し、ソース電極を電源線１１０４ｂと接続し、ドレイン電極を画素電極１１０３と接続する。そして、有機ＥＬ発光素子１１０６を画素電極１１０３の上に形成する。
【０２００】
この画素において有機ＥＬ発光素子１１０６を発光させるためには、所定のタイミングでゲート線１１０５に信号を加え、第１の薄膜トランジスタ１１０１ａをオン状態にし信号線１１０４ａから第２の薄膜トランジスタ１１０１ｂのゲート電極に電圧を印加する。この結果、第２の薄膜トランジスタ１１０１ｂを介して電源線１１０４ｂからの電流が画素電極１１０３を介して有機ＥＬ部１１０６に供給される。この結果、所定の輝度で有機ＥＬ部１１０６が発光する。
【０２０１】
本具体例の場合、有機ＥＬ素子１１０６を表示素子として用いるので、液晶表示装置よりもさらにフレキシブルで薄く軽くてかつ明るい画像表示を実現する表示装置をローコストで提供することができる。
【０２０２】
また、本具体例においても、第１実施形態に関して前述したように、接着層の側面にテーパ角を設けることにより、接続配線の段切れによる断線を防止できる。また、第２実施形態に関して前述したように、信号線やゲート線などのマトリクス配線も接着層の上に設けることにより、薄膜トランジスタ素子と同一平面上に形成することができ、段差に起因する断線を解消できる。
【０２０３】
以上、本発明の表示装置として液晶表示装置とＥＬ表示装置を例に挙げた。しかし、これ以外にも、本発明の表示装置としては、ＬＥＤ（Light Emitting Diode）ディスプレイをはじめとして、各種の画素スイッチングが必要なすべての表示装置を包含する。
【０２０４】
さらに、これらアクティブマトリクス基板及び表示装置を構成する各要素の構造、形状、材料、寸法などに関しても、当業者が適宜設計変更したものも、本発明の特徴を有する限り本発明の範囲に包含される。
【０２０５】
すなわち、本発明は各具体例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能であり、これらすべては本発明の範囲に包含される。
【０２０６】
【発明の効果】
以上詳述したように、本発明によれば、簡易的な転写プロセスで特性の優れた薄膜トランジスタを複数の転写先基板に歩留まりよく形成できる。したがって、特性欠陥の少ない薄膜トランジスタアレイをプラスチック基板などのフレキシブル基板上に低コストで形成でき、その結果として表示欠陥の少なく良好な画質を有する軽量でかつフレキシビリティを有する表示装置を低価格で提供でき産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるアクティブマトリクス基板の一部断面構造を例示する模式図である。
【図２】接着樹脂１０６の側面のテーパ角θと、接続配線１０７の断線率との関係を例示するグラフ図である。
【図３】本発明のアクティブマトリクス基板の製造方法を例示する工程断面図である。
【図４】本発明の第１実施例のアクティブマトリクス基板の平面透視構造を表す模式図である。
【図５】第１実施例のアクティブマトリクス基板の断面構成及び形成プロセスを表す工程断面図である。
【図６】第１実施例のアクティブマトリクス基板の断面構成及び形成プロセスを表す工程断面図である。
【図７】接着層２１３の形成方法を表す要部工程断面図である。
【図８】本発明の第２実施例のアクティブマトリクス基板の平面透視構造を表す模式図である。
【図９】本発明の第２実施例のアクティブマトリクス基板の断面構成及び形成プロセスを表す工程断面図である。
【図１０】（ａ）は、本発明の第３実施例のアクティブマトリクス基板の平面構成を表す模式図であり、同図（ｂ）は、（ａ）におけるＡ−Ａ’線断面図である。
【図１１】本発明の第３実施例の他の具体例を表す。
【図１２】ローラーによる中間転写基板５０２から転写先基板５０６への転写のプロセスを説明する概念図である。
【図１３】本発明の第２実施形態のアクティブマトリクス基板の透視平面構成を例示する模式図である。
【図１４】第２実施形態における薄膜トランジスタの配置と転写の順番を説明するための概念図である。
【図１５】本発明の第２実施形態におけるアクティブマトリクス基板の接着層の別のパターン形成例を表す平面透視図である。
【図１６】本発明の第３実施形態のアクティブマトリクス基板の平面構成を例示する概念図である。
【図１７】比較例としてのアクティブマトリクス基板の平面構成を例示する概念図である
【図１８】ひとつの接着層１００２の上に２個の薄膜トランジスタ１００１ａ，１００１ｂを配置したアクティブマトリクス基板を表す平面図である。
【図１９】図１６の構成の一例である薄膜トランジスタの平面図である。
【図２０】図１９に表した薄膜トランジスタのＡ−Ａ’線断面図である。
【図２１】本発明によるＥＬ表示装置の要部平面構成を例示する概念図である。
【符号の説明】
１０１ 転写元基板
１０２ 薄膜トランジスタ
１０３ 中間転写基板
１０４ 仮接着層
１０５ 転写先基板
１０６ 接着層
１０７ 接続配線
１０８ パッシベーション膜
１０９ 画素電極
１１０ 液晶配向膜
２０１ 転写元基板
２０２ アンダーコート層
２０３ ゲート電極
２０４ ゲート絶縁膜
２０５ チャネル層
２０６ チャネル保護層
２０７ ｎ型半導体層
２０８ａ ソース電極
２０８ｂ ドレイン電極
２０９ 保護層
２１０ 中間転写基板
２１１ 仮接着層
２１２ 転写先基板
２１３ 接着層
２１４ａ 信号線
２１４ｂ ゲート線
２１４ｃ 補助容量線
２１５ パッシベーション膜
２１６ａ 画素電極
２１６ｂ 信号線パッド電極
２１６ｃ ゲート線パッド電極
２１６ｄ 補助容量線パッド電極
２１６ｅ ゲート線信号線クロス接続部
２１６ｆ 補助容量線信号線クロス接続部
２１７ 補助容量上部電極
２１８ パッシベーション膜
３０１ 転写先基板
３０２ 接着層
３０３ ゲート電極
３０４ ゲート絶縁膜
３０５ チャネル層
３０６ ｎ型半導体層
３０７ａ ソース電極
３０７ｂ ドレイン電極
３０８ 信号線
３０９ ゲート線
３１０ パッシベーション膜
３１１ 画素電極
４０１ 転写先基板
４０２ 接着層
４０３ ゲート電極
４０４ ゲート絶縁膜
４０５ チャネル層
４０６ ｎ型半導体層
４０７ａ ソース電極
４０７ｂ ドレイン電極
４０８ 信号線
４０９ ゲート線
４１０ パッシベーション膜
４１１ 画素電極
５０１ ローラー
５０２ 中間転写基板
５０３ 仮接着層
５０４ 薄膜トランジスタ
５０５ 接着層
５０６ 転写先基板
６０１ 接着層
６０２ ゲート電極
６０３ チャネル層
６０４ａ ソース電極
６０４ｂ ドレイン電極
６０５ パッシベーション膜
６０６ 信号線
６０７ ゲート線
６０８ 信号線ゲート線クロス接続部
７０１ 薄膜トランジスタ
７０２ 接着層
９０１ 薄膜トランジスタ
９０２ 接着層
９０３ 画素電極
９０４ 信号線
９０５ ゲート線
１００１ａ 薄膜トランジスタ
１００１ｂ 薄膜トランジスタ
１００２ 接着層
１００３ 画素電極
１００４ 信号線
１００５ ゲート線
１１０１ａ 薄膜トランジスタ
１１０１ｂ 薄膜トランジスタ
１１０２ 接着層
１１０３ 画素電極
１１０４ａ 信号線
１１０４ｂ 電源線
１１０５ ゲート線
１１０６ 有機EL部
１２０１ 転写元基板
１２０２ アンダーコート層
１２０３ チャネル層
１２０４ ゲート絶縁膜
１２０５ ゲート電極
１２０６ 層間絶縁膜
１２０７ａ ソース電極
１２０７ｂ ドレイン電極
１２０８ 保護層
１２０９ 転写先基板
１２１０ 接着層
１２１１ａ 信号線
１２１１ｂ ゲート線
１２１１ｃ 補助容量線
１２１２ パッシベーション膜
１２１３ａ 画素電極
１２１３ｂ 信号線パッド電極
１２１３ｃ ゲート線パッド電極
１２１３ｄ 補助容量線パッド電極
１２１３ｅ 信号線ゲート線クロス接続部
１２１３ｆ 信号線補助容量線クロス接続部
２００１ 基板
２００２ 接着層
２００３ ゲート電極
２００４ ゲート絶縁膜
２００５ チャネル層
２００６ ｎ型半導体層
２００７ａ ソース電極
２００７ｂ ドレイン電極
２００８ ゲート線
２００９ パッシベーション層
２０１０ 信号線電極
２０１１ パッシベーション層
２０１２ 画素電極
２０１３ スルーホール（ゲート電極／ゲート線接続部）
２０１４ スルーホール（ソース電極／信号線接続部）
２０１５ スルーホール（ドレイン電極／画素電極接続部）
２０１６ アンダーコート層

Claims (12)

  1. 基板と、
    前記基板の上に設けられ、有機樹脂からなり、側面の少なくとも一部に前記基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を含む接着層と、
    前記接着層の上に設けられた薄膜能動素子と、
    前記薄膜能動素子に接続され、前記傾斜部を介して前記基板の上に延在する接続配線と、
    を備えたことを特徴とするアクティブマトリクス基板。
  2. 前記接着層の側面のうちの、前記傾斜部と対向する部分における前記基板の主面に対する角度は前記傾斜部のテーパ角よりも大なることを特徴とする請求項１記載のアクティブマトリクス基板。
  3. 前記テーパ角は、４０度以上８０度以下であることを特徴とする請求項１記載のアクティブマトリクス基板。
  4. 前記基板の上に、複数の前記接着層が設けられ、
    前記複数の接着層のそれぞれの上に、複数個ずつ前記薄膜能動素子が設けられたことを特徴とする請求項１〜３のいずれか１つに記載のアクティブマトリクス基板。
  5. 基板と、
    前記基板の上において第１の方向に沿って互いに略平行に設けられた複数の第１の配線と、
    前記基板の上に設けられた複数の薄膜能動素子であって、それぞれが前記複数の第１の配線のいずれかに接続された複数の薄膜能動素子と、
    前記複数の第１の配線のそれぞれと前記基板との間に設けられ、有機樹脂からなる複数の第１の接着層と、
    前記複数の薄膜能動素子のそれぞれと前記基板との間に設けられ、有機樹脂からなり、前記複数の第１の接着層のいずれかと連続的に形成された複数の第２の接着層と、
    を備えたことを特徴とするアクティブマトリクス基板。
  6. 前記基板の上において前記第１の方向と交差する方向に沿って互いに略平行に設けられた複数の第２の配線と、
    前記複数の第２の配線のそれぞれと前記基板との間に設けられ、有機樹脂からなり、前記複数の第２の接着層の少なくともいずれかと連続的に形成された複数の第３の接着層と、
    をさらに備えたことを特徴とする請求項５記載のアクティブマトリクス基板。
  7. 前記複数の第２の接着層のそれぞれの上に、複数個ずつ前記薄膜能動素子が設けられたことを特徴とする請求項５または６に記載のアクティブマトリクス基板。
  8. 前記複数個ずつ設けられた前記薄膜能動素子のいずれかの電極は、同じ接着層の上に設けられた他の薄膜能動素子のいずれかの電極と共通化されてなることを特徴とする請求項４または７記載のアクティブマトリクス基板。
  9. 前記共通化されてなる前記電極は、共通の接続部を介して配線層に接続されていることを特徴とする請求項８記載のアクティブマトリクス基板。
  10. 請求項１〜９のいずれか１つに記載のアクティブマトリクス基板と、
    画素毎に設けられ、前記アクティブマトリクス基板の前記薄膜能動素子により動作が制御される表示セルと、
    を備えたことを特徴とする表示装置。
  11. 第１の基板の上に、複数の薄膜能動素子を形成する工程と、
    前記複数の薄膜能動素子を第２の基板の上に転写する工程と、
    第３の基板の上に、有機樹脂からなり、側面の少なくとも一部に前記第３の基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を含む複数の接着層を形成する工程と、
    前記第２の基板の上に転写された前記複数の薄膜能動素子のうちの一部の薄膜能動素子を前記複数の接着層のそれぞれに接着することにより前記第３の基板の上に転写する工程と、
    前記第３の基板の上に転写された前記薄膜能動素子から前記傾斜部を介して前記第３の基板の上に延在する配線を形成する工程と、
    を備えたことを特徴とするアクティブマトリクス基板の製造方法。
  12. 第１の基板の上に、複数の薄膜能動素子を形成する工程と、
    前記複数の薄膜能動素子を第２の基板の上に転写する工程と、
    第３の基板の上に、有機樹脂からなる複数の接着層を形成する工程と、
    前記第２の基板の上に転写された前記複数の薄膜能動素子の一部の薄膜能動素子を前記複数の接着層のそれぞれに接触させた状態で、前記第２の基板と前記第３の基板とを相対的に反対の方向にずらす応力を印加することにより、前記薄膜能動素子を前記接着層に接着して転写するとともに、前記複数の接着層の一方の側面に前記第３の基板の主面に対して９０度よりも小さいテーパ角を有する傾斜部を形成する工程と、
    前記第３の基板の上に転写された前記複数の薄膜能動素子から前記傾斜部を介して前記第３の基板の上に延在する配線を形成する工程と、
    を備えたことを特徴とするアクティブマトリクス基板の製造方法。
JP2002091546A 2002-03-28 2002-03-28 アクティブマトリクス基板及びその製造方法、表示装置 Expired - Lifetime JP3980918B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002091546A JP3980918B2 (ja) 2002-03-28 2002-03-28 アクティブマトリクス基板及びその製造方法、表示装置
US10/392,840 US6885030B2 (en) 2002-03-28 2003-03-21 Active matrix substrate, method of manufacturing the same, and display device
KR1020030019308A KR100542534B1 (ko) 2002-03-28 2003-03-27 액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치
US11/085,172 US7223632B2 (en) 2002-03-28 2005-03-22 Active matrix substrate, method of manufacturing the same, and display device
US11/085,150 US7081642B2 (en) 2002-03-28 2005-03-22 Active matrix substrate display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002091546A JP3980918B2 (ja) 2002-03-28 2002-03-28 アクティブマトリクス基板及びその製造方法、表示装置

Publications (2)

Publication Number Publication Date
JP2003289136A JP2003289136A (ja) 2003-10-10
JP3980918B2 true JP3980918B2 (ja) 2007-09-26

Family

ID=29236605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002091546A Expired - Lifetime JP3980918B2 (ja) 2002-03-28 2002-03-28 アクティブマトリクス基板及びその製造方法、表示装置

Country Status (3)

Country Link
US (3) US6885030B2 (ja)
JP (1) JP3980918B2 (ja)
KR (1) KR100542534B1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711430B2 (ja) * 1985-09-13 1995-02-08 キヤノン電子株式会社 エンコ−ダ装置
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
JP3946683B2 (ja) 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
EP2259300B1 (en) * 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
JP4027914B2 (ja) 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7733441B2 (en) 2004-06-03 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Organic electroluminescent lighting system provided with an insulating layer containing fluorescent material
KR101429098B1 (ko) 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
JP4857639B2 (ja) * 2005-07-27 2012-01-18 ソニー株式会社 表示装置及び表示装置の製造方法
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
MY172115A (en) * 2006-09-06 2019-11-14 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
WO2008143635A1 (en) 2007-01-17 2008-11-27 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
KR101318242B1 (ko) * 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
US7965961B2 (en) * 2007-07-13 2011-06-21 Eastman Kodak Company Printing of raised multidmensional toner by electography
JP2009188317A (ja) * 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
KR100987383B1 (ko) * 2008-10-21 2010-10-12 삼성모바일디스플레이주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이 장치
US8796700B2 (en) * 2008-11-17 2014-08-05 Global Oled Technology Llc Emissive device with chiplets
US8183765B2 (en) * 2009-08-24 2012-05-22 Global Oled Technology Llc Controlling an electronic device using chiplets
WO2011041727A1 (en) 2009-10-01 2011-04-07 Mc10, Inc. Protective cases with integrated electronics
WO2011067991A1 (ja) 2009-12-02 2011-06-09 シャープ株式会社 半導体装置およびその製造方法、表示装置
US8685837B2 (en) 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP2012009420A (ja) 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 発光装置及び照明装置
WO2012014759A1 (en) 2010-07-26 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and manufacturing method of light-emitting device
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
JP2012220635A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
WO2012166686A2 (en) 2011-05-27 2012-12-06 Mc10, Inc. Electronic, optical and/or mechanical apparatus and systems and methods for fabricating same
US20140124785A1 (en) * 2011-06-15 2014-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6001246B2 (ja) * 2011-09-01 2016-10-05 キヤノン・コンポーネンツ株式会社 半導体製造装置の製造方法
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
JP2013172028A (ja) * 2012-02-21 2013-09-02 Stanley Electric Co Ltd 半導体発光素子及び車両用灯具
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP2014138179A (ja) * 2013-01-18 2014-07-28 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタアレイ基板及び表示装置
CN103198885B (zh) * 2013-03-30 2014-12-17 深圳欧菲光科技股份有限公司 导电膜及其制备方法以及包含该导电膜的触摸屏
EP3050084A4 (en) * 2013-09-27 2017-05-24 Intel Corporation Forming layers of materials over small regions by selective chemical reaction including limiting encroachment of the layers over adjacent regions
WO2016171285A1 (ja) * 2015-04-20 2016-10-27 パイクリスタル株式会社 アクティブマトリクスアレイ装置の製造方法とこれにより製造されたアクティブマトリクスアレイ装置
KR102494986B1 (ko) * 2016-01-11 2023-02-03 삼성디스플레이 주식회사 폴더블 표시장치
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
CN108091612B (zh) * 2017-12-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
JPWO2021246450A1 (ja) * 2020-06-05 2021-12-09

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118441A (ja) 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH0895062A (ja) 1994-09-27 1996-04-12 Casio Comput Co Ltd 液晶表示素子
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2003289136A (ja) 2003-10-10
US20050167665A1 (en) 2005-08-04
US20050167666A1 (en) 2005-08-04
US7223632B2 (en) 2007-05-29
US6885030B2 (en) 2005-04-26
KR100542534B1 (ko) 2006-01-11
KR20030078724A (ko) 2003-10-08
US7081642B2 (en) 2006-07-25
US20030227584A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
JP3980918B2 (ja) アクティブマトリクス基板及びその製造方法、表示装置
CN106992197B (zh) 柔性显示器及其制造方法
US6806918B2 (en) Active matrix substrate and method of manufacturing the same
US8643269B2 (en) Organic EL device and method for manufacturing the same
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
US20050264176A1 (en) Active matrix substrate, method of manufacturing active matrix substrate, and intermediate transfer substrate for manufacturing active matrix substrate
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
US20060172470A1 (en) Method of manufacturing thin film element
US11139363B2 (en) Display device for preventing cracks caused by bending stress and apparatus for manufacturing the same for reducing number of mask process
KR20090088575A (ko) 박막 트랜지스터 기판의 제조 방법
JP2007036196A (ja) 薄膜トランジスター基板及びその製造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
JP4141927B2 (ja) フレキシブルマトリクス基板およびフレキシブル表示装置
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
JP4115761B2 (ja) アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
US9285619B2 (en) Display panel, method of manufacturing the same, and liquid crystal display panel
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP3987522B2 (ja) 液晶表示装置の製造方法
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
WO2012173086A1 (ja) 半導体装置およびその製造方法
JP2004165289A (ja) アクティブマトリクス基板、その製造方法および表示装置
KR101066484B1 (ko) 액정표시소자의 제조방법
JP5440996B2 (ja) 半導体装置、電気光学装置および電子機器
KR100878230B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3