KR102051519B1 - 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법 - Google Patents

파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR102051519B1
KR102051519B1 KR1020130020014A KR20130020014A KR102051519B1 KR 102051519 B1 KR102051519 B1 KR 102051519B1 KR 1020130020014 A KR1020130020014 A KR 1020130020014A KR 20130020014 A KR20130020014 A KR 20130020014A KR 102051519 B1 KR102051519 B1 KR 102051519B1
Authority
KR
South Korea
Prior art keywords
electrode
fiber
insulating layer
thin film
gate insulating
Prior art date
Application number
KR1020130020014A
Other languages
English (en)
Other versions
KR20140106045A (ko
Inventor
충추이린
김상원
박종진
배지현
임정균
전상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130020014A priority Critical patent/KR102051519B1/ko
Priority to US14/189,494 priority patent/US9425320B2/en
Publication of KR20140106045A publication Critical patent/KR20140106045A/ko
Application granted granted Critical
Publication of KR102051519B1 publication Critical patent/KR102051519B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

파이버 상에 형성된 박막 트랜지스터가 개시된다. 개시된 박막 트랜지스터는 파이버와 파이버 상에 형성된 제 1전극, 제 2전극 및 게이트 전극과 제 1전극 및 제 2전극 사이에 형성된 채널을 포함하며, 상기 파이버, 제 1전극, 제 2전극, 게이트 전극 및 채널 상부를 봉지하는 봉지재; 및 상기 봉지재 내부의 일부 영역에 형성된 게이트 절연층; 을 포함할 수 있다.

Description

파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법{Thin Film Transistor on Fiber and Manufacturing Method of the same}
본 발명의 실시예는 파이버 트랜지스터에 관한 것으로, 보다 자세하게는 파이버 트랜지스터 및 그 제조 방법에 관한 것이다.
전자소자의 응용 분야가 넓어지면서 종래의 Si, 글래스 등의 기판 위에 존재하는 전자소자의 한계를 극복할 수 있는 구조를 지닌 전자소자에 대한 요구가 커지고 있다.
가요성 디스플레이, 스마트 의복, 유전체 엘라스토머 액츄에이터(DEA), 생체적합성 전극, 생체내 전기적 신호 감지 등과 같은 분야에 사용되는 박막 트랜지스터는 그 사용 용도에 따라 다양한 특성을 지닐 수 있어야 한다. 예를 들어, 장갑, 의복 또는 모자 등의 직물류에 형성되는 전자 소자의 경우, 유연하고 접을 수 있는 구조를 지니면서, 생체의 움직임에 따른 원하는 동작 특성을 지니도록 설계될 수 있다.
선행문헌으로는 한국공개특허 2009-0086199가 있다.
본 발명의 일 측면은 파이버 상에 형성된 박막 트랜지스터를 제공하는 것이다.
본 발명의 다른 측면은 파이버 상에 형성된 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명의 실시예에서는,
파이버 상에 형성된 제 1전극, 제 2전극 및 게이트 전극;
상기 제 1전극 및 제 2전극 사이에 형성된 채널;
상기 파이버, 제 1전극, 제 2전극, 게이트 전극 및 채널 상부를 봉지하는 봉지재; 및
상기 봉지재 내부의 일부 영역에 형성된 게이트 절연층; 을 포함하는 파이버 상에 형성된 박막 트랜지스터를 제공한다.
상기 게이트 절연층은 액상으로 형성되여, 상기 제 1전극, 제 2전극 및 게이트 전극 중 적어도 어느 하나와 비접촉 상태가 될 수 있다.
상기 게이트 절연층은 이온성 액체(ionic liquids)을 포함하여 형성된 것일 수 있다.
상기 게이트 절연층은 윤활제를 더 포함할 수 있다.
상기 게이트 절연층은 마찰 계수(coefficient of friction)가 0.1 이하인 물질로 형성된 것일 수 있다.
상기 파이버는 천연 섬유, 화학 섬유 또는 이들의 혼합물로 형성된 것일 수 있다.
상기 채널은 유기 반도체 물질로 형성된 반도체 박막이나 섬유 형태의 나노 구조체로 형성된 것일 수 있다.
상기 봉지재는 수지나 몰드용 물질로 형성된 파이버 상에 형성된 것일 수 있다.
상기 수지는 열경화 가능하거나 UV 경화가 가능한 아크릴계 수지, 열경화가 가능한 에폭시 수지, 또는 탄성체 수지일 수 있다.
또한, 본 발명의 실시예에서는, 파이버 상에 박막 트랜지스터를 제조하는 방법에 있어서,
파이버 상에 전도성 물질을 도포하고 이를 패터닝하여 제 1전극, 제 2전극 및 게이트 전극을 형성하는 단계;
상기 제 1전극 및 제 2전극 사이에 채널을 형성하는 단계; 및
상기 제 1전극, 제 2전극, 게이트 전극 및 채널이 형성된 파이버를 게이트 절연층이 담긴 봉지재와 결합하는 단계;를 포함하는 파이버 상에 형성된 박막 트랜지스터의 제조 방법을 제공한다.
본 발명의 실시예에 따르면, 파이버 상에 형성되며, 사용자의 의도적인 또는 비의도적으로 기울이는 동작에 따라 작동을 할 수 있는 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 하나의 파이버 상에 박막 트랜지스터를 제조할 수 있는 박막 트랜지스터의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 파이버 상에 형성된 박막 트랜지스터의 구조의 단면도 및 평면도를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 파이버 상에 형성된 박막 트랜지스터의 기울어진 상태의 단면도 및 평면도를 나타낸 도면이다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터의 제조 방법을 나타낸 도면이다.
도 4는 발명의 실시예에 따른 파이버 상에 형성된 박막 트래지스터의 구조를 나타낸 평면도이다.
이하에서는 본 발명의 실시예에 따른 파이버 상에 형성된 박막 트랜지스터에 대해 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명의 실시예에 따른 파이버 상에 형성된 박막 트랜지스터의 구조의 단면도 및 평면도를 나타낸 도면이다. 도 1-(a)는 단면도를 나타낸 것이며, 도 1-(b)는 평면도를 나타낸 것이다.
도 1을 참조하면, 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터는 파이버(100)와 파이버(100) 상에 형성된 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)을 포함할 수 있다. 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)은 서로 이격되어 형성된 것일 수 있으며, 제 1전극(110) 및 제 2전극은 각각 소스(source) 및 드레인(drain)일 수 있으며 또한 그 반대일 수 있다. 제 1전극(110) 및 제 2전극(130) 사이에는 채널(140)이 형성될 수 있다. 그리고, 파이버(100), 제 1전극(110), 제 2전극(120), 게이트 전극(130) 및 채널(140) 상부를 봉지하는 봉지재(160)가 형성될 수 있으며, 봉지재(160)에 의해 봉지된 영역(170) 내의 파이버(100), 제 1전극(110), 제 2전극(120), 게이트 전극(130) 및 채널(140) 상에는 게이트 절연층(150)이 형성될 수 있다.
게이트 절연층(150)은 액상 물질로 형성된 것일 수 있으며, 게이트 절연층(150)은 봉지재(160)에 의해 봉지된 영역(170) 내의 전 영역이 아닌 일부 영역에만 형성된 것일 수 있으며, 빈공간을 포함한 것일 수 있다. 게이트 절연층(150)은 파이버(100) 상의 제 1전극(110), 제 2전극(120), 게이트 전극(130) 및 채널(140)이 모두 접할 수 있는 높이까지 형성될 수 있다. 예를 들어, 게이트 절연층(150)이 봉지된 영역(170) 내에서 제 1전극(110) 및 제 2전극(120)이 형성된 높이까지 형성될 수 있으며, 이 경우, 게이트 절연층(150)은 제 1전극(110) 및 제 2전극(120) 상에 형성된 채널(140)의 하면과 접할 수 있다.
도 1 및 도 2를 참조하여 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터의 구동 원리에 대해 설명하고자 한다. 도 2는 본 발명의 실시예에 따른 파이버 상에 형성된 박막 트랜지스터의 기울어진 상태의 단면도 및 평면도를 나타낸 도면이다.
도 1과 같이 게이트 절연층(150)이 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)과 모두 접촉하는 상태에서 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)에 전원을 인가하는 경우, 제 1전극(110) 및 제 2전극(120) 사이의 채널(140)을 통하여 전자가 이동하면서 ON 상태가 될 수 있다. 그리고, 제 1전극(110), 제 2전극(120) 및 게이트 전극(140)을 통하여 전원이 인가된 상태에서, 도 2에 나타낸 바와 같이, 파이버(100)를 기울여 게이트 절연층(150)이 제 1전극(110), 제 2전극(120) 또는 게이트 전극(130) 중 적어도 하나와 비접촉 상태가 될 수 있으며, 이 경우 제 1전극(110) 및 제 2전극(120) 사이의 채널(140)을 통한 전자의 이동이 중지되어 OFF 상태가 된다. 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터는 모자, 장갑, 의복 등에 형성될 수 있는 것으로서, 사용자의 의도적인 또는 비의도적인 움직임에 따라 ON 상태 및 OFF 상태로 용이하게 변경될 수 있다.
이하, 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터의 각층의 물질에 대해 살펴보고자 한다. 본 발명의 실시예에 의한 박막 트랜지스터는 모자, 장갑 등을 포함하는 각종 의류 상에 형성된 것일 수 있다
파이버(100)는 기판 역할을 할 수 있는 것으로, 가요성을 지닌 천연 섬유, 화학 섬유 또는 이들의 혼합물로 형성된 것을 포함할 수 있다. 그리고, 파이버(100)는 평활성, 내수성, 인장 강도, 접이성이 우수한 물질일 수 있다. 여기서, 천연 섬유는 목재 펄프, 마, 라미, 삼베, 또는 모로부터 생성된 것일 수 있으며, 화학 섬유는 비닐론, 나일론, 아크릴, 레이온, 폴리프로필렌, 또는 아스베스토 섬유로부터 생성된 것일 수 있다. 또한, 파이버(100)는 단일 섬유로 형성된 것일 수 있으며, 그 단면은 원형, 타원형, 사각형을 포함하는 다각형 등 다양한 형태를 지닌 것일 수 있다. 파이버(100) 단면의 폭(width)에 비해 그 길이가 수배 또는 수십배 이상, 예를 들어 100 내지 1000배인 것일 수 있다.
제 1전극(110), 제 2전극(120) 및 게이트 전극(130)은 반도체 소자의 전극으로 사용될 수 있는 전도성 물질로 형성된 것일 수 있으며, 낮은 표면 에너지를 지닌 물질로 형성된 것일 수 있다. 예를 들어, 금속, 전도성 금속 산화물, 전도성 금속 질화물 또는 전도성 고분자로 형성된 것일 수 있다. 여기서, 금속은 알루미늄(Al), 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 또는 이들의 합금을 포함할 수 있으며 제한은 없다. 전도성 금속 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 그리고, 전도성 고분자 물질은 PEDOT:PSS(polyethylene dioxythiophene: polystyrene sulphonate), 폴리아닐린, 폴리피롤 또는 이들의 혼합물일 수 있다.
채널(140)은 유기 반도체 물질로 형성된 반도체 박막이나 나노 구조체로 형성된 것일 수 있다. 여기서, 나노 구조체는 나노 로드, 나노 와이어 등의 형태를 지닐 수 있으며 제한되지는 않으며, 예를 들어 1차원 구조로 그 단면 형상이 원형, 다각형일 수 있다. 그리고, 유기 반도체 물질은 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌(polyphenylene), 폴리티에닐 비닐리덴(polythienyl vinylidene), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아닐린(polyaniline), 폴리파라페닐렌비닐렌(polyparaphenylene vinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플루로렌(polyfluorene) 또는 폴리티오펜비닐렌(polythiovinylene) 등을 포함할 수 있다.
게이트 절연층(150)은 액상 물질로 형성된 것으로, 이온성 액체(ionic liquids) 또는 전해질 물질(eletrolytes) 등과 수지의 혼합물로 형성된 것일 수 있다. 이온성 액체와 혼합된 수지는 유전체 성질을 가지면서 유연성이 있고 기재에 대한 밀착성이 우수한 특성일 지닌 것일 수 있다.
이온성 액체는 양이온과 음이온으로 이루어진 액체상태의 염이다. 예를 들어, 이온성 액체의 양이온은 이미다졸륨(imidazolium), 피라졸륨(pyrazolium), 트리아졸륨(triazolium), 티아졸륨(thiazolium), 옥사졸륨(oxazolium), 피리다지늄(pyridazinium), 피리미디늄(pyrimidinium), 피라지늄(pyrazinium), 암모늄(ammonium), 포스포늄(phosphonium), 구아니디늄(guanidinium), 유로늄(uronium), 티오유로늄(thiouronium), 피리디늄(pyridinium), 피롤리디늄(pyrroldinium) 또는 이들의 혼합물일 수 있다. 그리고, 이온성 액체의 음이온은 할라이드, 보레이트계 음이온, 포스페이트계 음이온, 포스피네이트계 음이온, 이미드계 음이온, 술포네이트계 음이온, 아세테이트계 음이온, 설페이트계 음이온, 시아네이트계 음이온, 티오시아네이트계 음이온, 탄소계 음이온, 착물계 음이온 또는 ClO4- 일 수 있다.
이와같은 이온성 액체에는 윤활제 등의 첨가제(lubricant additives)가 더 포함될 수 있으며, 예를 들어 카르복실산 유도체(Carboxylic Acid Derivatives)가 첨가제로 사용될 수 있으며, 또한, d-12CA(Perdeuteriododecanoic acid, C11D12COOH) 등의 물질도 첨가제로 사용될 수 있다. 이 같은 첨가제는 게이트 절연층(150)의 유연성을 향상시킬 수 있다. 게이트 절연층(150)은 마찰 계수(coefficient of friction)가 0.1 이하인 물질로 형성된 것일 수 있다.
봉지재(16)는 게이트 절연층(15)의 물질을 봉지할 수 있으며, 수지나 몰드용 물질로 형성될 수 있다. 예를 들어 수지는 열경화 가능하거나 UV 경화가 가능한 아크릴계 수지, 열경화가 가능한 에폭시 수지, 또는 탄성체 수지일 수 있으며, 폴리에틸렌글리콜 디아크릴레이트(poly(ethylene glycol) diacrylate), 트리메틸올프로판트리아크릴레이트(Trimethylolpropane Triacrylate), 디펜타에리치올 헥사아크릴레이트(Dipentaerythritol Hexa Acrylate)를 포함할 수 있다.
이하, 도면을 참조하여 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터의 제조 방법에 대해 설명하고자 한다. 도 3a 내지 도 3e는 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터의 제조 방법을 나타낸 도면이다.
도 3a를 참조하면, 먼저 파이버(100) 상에 전도성 물질을 도포하여 전도성 물질층을 형성하고, 전도성 물질층을 패터닝하여 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)을 형성한다. 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)은 동일 또는 다른 물질로 형성시킬 수 있으며 제한은 없다. 여기서, 파이버(100)는 천연 섬유, 화학 섬유 또는 이들의 혼합물로 형성된 것일 수 있으며, 파이버(100)는 그 폭에 비해 길이가 월등히 긴 것을 준비할 수 있다. 그리고, 박막 트랜지스터는 단일 가닥 또는 다중 가닥의 파이버(100) 상에 형성시킬 수 있다. 전도성 물질은 금속, 전도성 금속 산화물 또는 전도성 고분자 물질로 형성된 것일 수 있다. 전도성 물질층은 물리 기상 증착법 또는 화학 기상 증착법 등을 사용하여 증착시킬 수 있으며, 그 방법은 제한은 없다.
도 3b를 참조하면, 제 1전극(110) 및 제 2전극(130) 사이에 채널(140)을 형성시킨다. 채널(140)은 유기 반도체 물질로 형성된 반도체 박막이나 섬유 형태의 나노 구조체로 형성될 수 있다. 유기 반도체로는 폴리티오펜(polythiophene), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌(polyphenylene), 폴리티에닐 비닐리덴(polythienyl vinylidene), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아닐린(polyaniline), 폴리파라페닐렌비닐렌(polyparaphenylene vinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플루로렌(polyfluorene) 또는 폴리티오펜비닐렌(polythiovinylene) 등을 사용할 수 있다. 예를 들어 전기방사법으로 P3HT(poly-3(hexylthiophene))의 나노 섬유를 형성시켜 사용할 수 있다.
도 3c를 참조하면, 봉지재(160) 내에 게이트 절연층(150) 물질을 원하는 양만큼 담근다. 여기서 게이트 절연층(150)은 액상의 물질로서 봉지재(160)는 게이트 절연층(150) 물질이 외부로 누출되는 것을 막을 수 있는 재료로 형성될 수 있다. 봉지재(160)는 수지나 몰드용 물질로 형성될 수 있으며, 예를 들어 수지는 UV 경화가 가능한 아크릴계 수지, 열경화가 가능한 에폭시 수지, 또는 탄성체 수지일 수 있으며, 폴리에틸렌글리콜 디아크릴레이트(poly(ethylene glycol) diacrylate), 트리메틸올프로판트리아크릴레이트(Trimethylolpropane Triacrylate), 디펜타에리치올 헥사아크릴레이트(Dipentaerythritol Hexa Acrylate)를 사용하여 형성될 수 있다.
그리고, 도 3d를 참조하면, 게이트 절연층(150) 물질이 담긴 봉지재(160)에 제 1전극(110), 제 2전극(120), 게이트 전극(130) 및 채널(140)이 형성된 파이버(110)를 결합시킨다. 이와 같은 공정에 따라서, 도 3e에 나타낸 바와 같은 본 발명의 실시예에 의한 파이버 상에 형성된 박막 트랜지스터를 제조할 수 있다.
도 4는 다수의 파이버 중 하나의 파이버 상에 형성된 박막 트랜지스터(200)를 나타낸 평면도이다.
도 4를 참조하면, 다수의 파이버 중 하나의 파이버(100)의 일영역(D) 상에 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)이 형성되어 있으며, 제 1전극(110) 및 제 2전극(120) 상에 채널(140)이 형성되어 있다. 그리고, 파이버(100), 제 1전극(110), 제 2전극(120) 및 게이트 전극(130) 상에는 게이트 절연층(150)이 형성되어 있으며, 게이트 절연층(150)은 봉지재(160)에 의해 봉지되어 있다. 그리고, 외부 버스 라인인 제 1전극 버스라인(10), 제 2전극 버스 라인(20) 및 게이트 전극 버스 라인(30)은 제 1전극(110), 제 2전극(120) 및 게이트 전극(130)과 각각 전기적으로 연결될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100: 파이버 110: 제 1전극
120: 제 2전극 130: 게이트 전극
140: 채널 150: 게이트 절연층
160: 봉지재

Claims (13)

  1. 파이버 상에 형성된 제 1전극, 제 2전극 및 게이트 전극;
    상기 제 1전극 및 제 2전극 사이에 형성된 채널;
    상기 파이버, 제 1전극, 제 2전극, 게이트 전극 및 채널 상부를 봉지하는 봉지재; 및
    상기 봉지재 내부의 일부 영역에 형성된 게이트 절연층; 을 포함하고,
    상기 게이트 절연층은 액상으로 형성되여, 상기 제 1전극, 제 2전극 및 게이트 전극 중 적어도 어느 하나와 비접촉 상태가 될 수 있도록 구성된, 파이버 상에 형성된 박막 트랜지스터.
  2. 삭제
  3. 제 1항에 있어서,
    상기 게이트 절연층은 이온성 액체(ionic liquids)을 포함하여 형성된 파이버 상에 형성된 박막 트랜지스터.
  4. 제 3항에 있어서,
    상기 게이트 절연층은 윤활제를 더 포함하는 파이버 상에 형성된 박막 트랜지스터.
  5. 제 3항에 있어서,
    상기 게이트 절연층은 마찰 계수(coefficient of friction)가 0.1 이하인 물질로 형성된 파이버 상에 형성된 박막 트랜지스터.
  6. 제 1항에 있어서,
    상기 파이버는 천연 섬유, 화학 섬유 또는 이들의 혼합물로 형성된 파이버 상에 형성된 박막 트랜지스터.
  7. 제 1항에 있어서,
    상기 채널은 유기 반도체 물질로 형성된 반도체 박막이나 섬유 형태의 나노 구조체로 형성된 파이버 상에 형성된 박막 트랜지스터.
  8. 제 1항에 있어서,
    상기 봉지재는 수지나 몰드용 물질로 형성된 파이버 상에 형성된 박막 트랜지스터.
  9. 제 8항에 있어서,
    상기 수지는 열경화 가능하거나 UV 경화가 가능한 아크릴계 수지, 열경화가 가능한 에폭시 수지, 또는 탄성체 수지인 파이버 상에 형성된 박막 트랜지스터.
  10. 파이버 상에 박막 트랜지스터를 제조하는 방법에 있어서,
    파이버 상에 전도성 물질을 도포하고 이를 패터닝하여 제 1전극, 제 2전극 및 게이트 전극을 형성하는 단계;
    상기 제 1전극 및 제 2전극 사이에 채널을 형성하는 단계; 및
    상기 제 1전극, 제 2전극, 게이트 전극 및 채널이 형성된 파이버를 게이트 절연층이 담긴 봉지재와 결합하는 단계;를 포함하고,
    상기 게이트 절연층은 액상으로 형성되며, 상기 파이버를 기울여 상기 제 1전극, 제 2전극 및 게이트 전극 중 적어도 어느 하나와 상기 게이트 절연층이 비접촉 상태가 될 수 있도록 구성된, 파이버 상에 형성된 박막 트랜지스터의 제조 방법.
  11. 제 10항에 있어서,
    상기 게이트 절연층은 이온성 액체(ionic liquids)을 포함하는 파이버 상에 형성된 박막 트랜지스터의 제조 방법.
  12. 제 11항에 있어서,
    상기 게이트 절연층은 윤활제를 더 포함하는 파이버 상에 형성된 박막 트랜지스터의 제조 방법.
  13. 제 10항에 있어서,
    상기 게이트 절연층은 마찰 계수(coefficient of friction)가 0.1 이하인 물질인 파이버 상에 형성된 박막 트랜지스터의 제조 방법.
KR1020130020014A 2013-02-25 2013-02-25 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법 KR102051519B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130020014A KR102051519B1 (ko) 2013-02-25 2013-02-25 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법
US14/189,494 US9425320B2 (en) 2013-02-25 2014-02-25 Thin film transistor on fiber and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130020014A KR102051519B1 (ko) 2013-02-25 2013-02-25 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140106045A KR20140106045A (ko) 2014-09-03
KR102051519B1 true KR102051519B1 (ko) 2019-12-03

Family

ID=51387258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020014A KR102051519B1 (ko) 2013-02-25 2013-02-25 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9425320B2 (ko)
KR (1) KR102051519B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102051519B1 (ko) * 2013-02-25 2019-12-03 삼성전자주식회사 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법
EP3054486B1 (en) * 2015-02-04 2021-07-07 Nokia Technologies Oy A field-effect apparatus, associated apparatus and methods
GB201513612D0 (en) * 2015-07-31 2015-09-16 Brighter Futures Partnerships Ltd Printed system yarns

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202289A1 (en) * 2001-03-07 2006-09-14 Acreo Ab Electrochemical device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262355B1 (en) 1999-07-14 2001-07-17 Sun Microsystems, Inc. Method and apparatus for glove-based chording
US6961227B1 (en) 2001-11-13 2005-11-01 Adam Whiton Electrically charged self-defense wearable
US7845022B1 (en) * 2002-02-14 2010-12-07 Nike, Inc. Deposition of electronic circuits on fibers and other materials
CN1813324A (zh) 2003-06-24 2006-08-02 皇家飞利浦电子股份有限公司 可拉伸的织物开关
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
CN103646848B (zh) 2004-06-04 2018-06-05 伊利诺伊大学评议会 组装可印刷半导体元件和制造电子器件的方法
US20060257074A1 (en) * 2004-09-21 2006-11-16 The Furukawa Electric Co., Ltd. Semiconductor device, display device and device fabricating method
US8232561B2 (en) * 2006-06-29 2012-07-31 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
WO2008030960A2 (en) 2006-09-06 2008-03-13 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR20100072377A (ko) 2007-11-19 2010-06-30 노키아 코포레이션 입력 장치, 시스템 및 방법
WO2009087793A1 (ja) * 2008-01-11 2009-07-16 National Institute Of Japan Science And Technology Agency 電界効果トランジスタ、電界効果トランジスタの製造方法、中間体及び第2中間体
KR101755207B1 (ko) 2008-03-05 2017-07-19 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 펴고 접을 수 있는 전자장치
US20090295366A1 (en) 2008-03-20 2009-12-03 Cehelnik Thomas G E-field sensor arrays for interactive gaming, computer interfaces, machine vision, medical imaging, and geological exploration
US9162885B2 (en) * 2011-02-17 2015-10-20 Rutgers, The State University Of New Jersey Graphene-encapsulated nanoparticle-based biosensor for the selective detection of biomarkers
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
KR101963229B1 (ko) * 2011-12-05 2019-03-29 삼성전자주식회사 접을 수 있는 박막 트랜지스터
KR20130080309A (ko) * 2012-01-04 2013-07-12 삼성전자주식회사 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법
US9711284B2 (en) * 2012-12-11 2017-07-18 Intel Corporation Structure to make supercapacitor
KR102051519B1 (ko) * 2013-02-25 2019-12-03 삼성전자주식회사 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202289A1 (en) * 2001-03-07 2006-09-14 Acreo Ab Electrochemical device

Also Published As

Publication number Publication date
US9425320B2 (en) 2016-08-23
KR20140106045A (ko) 2014-09-03
US20140239357A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
Lee et al. Polymer-laminated Ti3C2TX MXene electrodes for transparent and flexible field-driven electronics
Fan et al. Higher PEDOT molecular weight giving rise to higher thermoelectric property of PEDOT: PSS: a comparative study of clevios P and clevios PH1000
US8809844B2 (en) Foldable thin film transistor
TWI685921B (zh) 電子裝置
Huang et al. Self-limited nanosoldering of silver nanowires for high-performance flexible transparent heaters
Onorato et al. Structure and design of polymers for durable, stretchable organic electronics
Raeis-Hosseini et al. Controlling the resistive switching behavior in starch-based flexible biomemristors
Gueye et al. Structure and dopant engineering in PEDOT thin films: practical tools for a dramatic conductivity enhancement
Oh et al. Effect of PEDOT nanofibril networks on the conductivity, flexibility, and coatability of PEDOT: PSS films
Zardetto et al. Substrates for flexible electronics: A practical investigation on the electrical, film flexibility, optical, temperature, and solvent resistance properties
Ben-Sasson et al. Self-assembled metallic nanowire-based vertical organic field-effect transistor
Kim et al. Charge transport in poly (3-butylthiophene) nanowires and their nanocomposites with an insulating polymer
KR102051519B1 (ko) 파이버 상에 형성된 박막 트랜지스터 및 그 제조 방법
AU2009313092A1 (en) Substrate for an optoelectronic device
CN107610802A (zh) 透明导电薄膜、光电器件及其制作方法
US20130168657A1 (en) Thin film transistor on fiber and method of manufacturing the same
Huang et al. TiO2-Coated core–shell Ag nanowire networks for robust and washable flexible transparent electrodes
Na et al. Nanodroplet-embedded semiconducting polymer layers for electrochemically stable and high-conductance organic electrolyte-gated transistors
KR20160116868A (ko) 섬유 일체형 탑 게이트 구조의 박막 트랜지스터 및 그 제조방법
Park et al. Low-leakage fiber-based field-effect transistors with an Al2O3–MgO nanolaminate as gate insulator
Su et al. Fabrication, mechanisms, and properties of high-performance flexible transparent conductive gas-barrier films based on Ag nanowires and atomic layer deposition
Chen et al. Integrated Ionic‐Additive Assisted Wet‐Spinning of Highly Conductive and Stretchable PEDOT: PSS Fiber for Fibrous Organic Electrochemical Transistors
De Keersmaecker et al. Simple interface modification of electroactive polymer film electrodes
Ren et al. Effect of external electric field on the ordered structure of molecular chains and hole mobility in regioregular poly (3-hexylthiophene) with different molecular weights
Kim et al. Tuning the work function of printed polymer electrodes by introducing a fluorinated polymer to enhance the operational stability in bottom-contact organic field-effect transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant