CN101719502A - 垂直型半导体器件及其制造方法 - Google Patents

垂直型半导体器件及其制造方法 Download PDF

Info

Publication number
CN101719502A
CN101719502A CN200910179033A CN200910179033A CN101719502A CN 101719502 A CN101719502 A CN 101719502A CN 200910179033 A CN200910179033 A CN 200910179033A CN 200910179033 A CN200910179033 A CN 200910179033A CN 101719502 A CN101719502 A CN 101719502A
Authority
CN
China
Prior art keywords
word line
semiconductor device
word lines
type semiconductor
vertical type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910179033A
Other languages
English (en)
Inventor
李昇埈
李云京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101719502A publication Critical patent/CN101719502A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种垂直型半导体器件及其制造方法。该垂直型半导体器件包括：半导体衬底，该半导体衬底具有单元区和***电路区；字线结构，该字线结构位于半导体衬底的单元区上，字线结构包括堆叠在彼此顶部的多条字线；半导体结构，该半导体结构穿过字线结构；栅电介质，该栅电介质位于字线结构和半导体结构之间；以及虚拟字线结构，该虚拟字线结构位于***电路区上，虚拟字线结构具有垂直结构，并且包括与字线结构相同的组件。

Description

垂直型半导体器件及其制造方法
技术领域
示例实施例涉及半导体器件及其制造方法。更具体地讲，示例实施例涉及垂直型半导体器件及其制造方法。
背景技术
为了满足半导体器件优良的性能和便宜的价格，需要增大半导体器件的集成度。对于存储器半导体器件的情况，由于集成度是确定产品价格的关键因素，因此需要高度集成的半导体器件。
对于典型二维或平面型存储器半导体器件的情况，由于其集成度与单位存储单元所占的面积相关，因此，集成会受精细图案形成技术的影响。然而，精细图案的形成需要价格非常高的器件，由此限制了其集成度。
已经提出了用于制造三维存储单元的技术，例如，制造使用垂直型半导体柱(pillar)作为有源区的三维存储器半导体器件的技术，以有效利用半导体衬底的面积。结果，当与典型的二维平面型存储器半导体器件比较时，三维存储单元的集成度可以被显著提高。
发明内容
实施例因此涉及垂直型半导体器件及其制造方法，其基本上克服了由于现有技术的限制和缺点导致的一个或多个问题。
因此，实施例的特征在于提供一种垂直型半导体器件，该垂直型半导体器件具有虚拟字线结构，以利于半导体器件的平面化。
因此，实施例的另一个特征在于提供一种垂直型半导体器件，该垂直型半导体器件在虚拟字线结构内具有防湿结构，以将半导体器件内的湿气和污染最小化。
实施例的又一个特征在于提供一种制造具有一个或多个以上特征的垂直型半导体器件的方法。
以上和其他的特征和优点中的至少一个可以通过提供垂直型半导体器件来实现，所述垂直型半导体器件包括：半导体衬底，所述半导体衬底具有单元区和***电路区；字线结构，在所述字线结构中，多条字线垂直堆叠在单元区上；半导体结构，所述半导体结构穿过所述字线结构；栅电介质，所述栅电介质位于所述字线结构和所述半导体结构之间；以及虚拟字线结构，所述虚拟字线结构在所述***电路区中具有与所述字线结构的垂直结构相同的垂直结构。
在一些实施例中，所述虚拟字线结构的顶表面的高度可以与所述字线结构的顶表面的高度相同。所述虚拟字线结构和所述字线结构可以沿着垂直方向具有基本相同的高度。
在其它实施例中，所述垂直型半导体器件还包括穿过所述虚拟字线结构的防湿结构。
在其它实施例中，所述防湿结构可以位于穿过所述虚拟字线结构的通孔内。
在其它实施例中，所述防湿结构可以包括氮化硅层。
在其它实施例中，所述垂直型半导体器件还可以包括：串选择线结构，所述串选择线结构位于所述字线结构上；以及虚拟串选择线结构，所述虚拟串选择线结构位于所述虚拟字线结构上，其中，所述串选择线结构的顶表面的高度可以与所述虚拟串选择线结构的顶表面的高度相同。
在另外的实施例中，所述虚拟字线结构可以位于所述***电路区的边缘部分。所述虚拟字线结构可以环绕所述单元区。
在另外的实施例中，所述垂直型半导体器件还可以包括布置在所述字线结构和所述半导体衬底之间的地选择结构。
在另外的实施例中，所述字线结构可以具有阶梯形状。
在另外的实施例中，所述字线结构、所述半导体结构和所述栅电介质可以组成串联连接的垂直型NAND闪速存储器。
以上和其它特征和优点中的至少一个还可以通过提供一种制造垂直型半导体器件的方法来实现，所述方法包括：在半导体衬底的单元区和***电路区中形成具有堆叠结构的多个字线导电层；将所述单元区的所述字线导电层图案化，以形成字线结构；将所述***电路区的所述字线导电层，以形成虚拟字线结构；形成穿过所述字线结构的半导体结构；以及在所述字线结构和所述半导体结构之间形成栅电介质。
在一些实施例中，所述用于制造垂直型半导体器件的方法还可以包括形成穿过所述虚拟字线结构的防湿结构。
在其它实施例中，所述防湿结构可以包括氮化硅层。
附图说明
参照附图，通过详细描述示例性实施例，对于本领域的普通技术人员来说，以上和其它特征和优点将变得更显而易见，其中：
图1示出根据实施例的垂直型半导体器件的电路图；
图2A和图2B分别示出根据实施例的垂直型半导体器件的平面图和横截面图；
图3A至图3P示出根据实施例的制造垂直型半导体器件的过程中的阶段的横截面图；
图4示出包括根据实施例的垂直型半导体器件的存储卡的框图；以及
图5示出包括根据实施例的垂直型半导体器件的信息处理***的框图。
具体实施方式
通过引用，将于2008年10月9日在韩国知识产权局提交的名为“Vertical-Type Semiconductor Device and Method of Manufacturing theSame(垂直型半导体器件及其制造方法)”的韩国专利申请No.10-2008-0098896的全部内容合并入本文。
根据示例实施例的垂直型半导体器件可以具有高度堆叠的结构，该结构包括穿过堆叠字线的垂直半导体柱。另外，根据示例实施例的垂直型半导体器件可以包括虚拟字线(dummy wordline)结构，该虚拟字线结构设置在例如，环绕高度堆叠的结构的***电路中，所以可以充分有助于随后的高度堆叠的结构的平面化和互连工艺。换言之，可以通过使用根据示例实施例的虚拟字线结构，消除了高度堆叠的结构的传统平面化和互连工艺的高难度。
另外，根据示例实施例的垂直型半导体器件可以包括设置在芯片最外部的防湿结构。该防湿结构可以保护半导体器件，即，高度堆叠的结构，免于受半导体器件外部引入的湿气和/或污染物的影响。根据实施例，防湿结构可以设置在虚拟字线结构内。
现在，在下文中将参照附图更充分地描述示例实施例，然而，这些示例实施例可以以不同的形式实施，并且不应该被理解为限于本文中阐述的实施例。更确切地说，提供这些实施例，使得该公开将是彻底和完全的，并且将本发明的范围充分传达给本领域的技术人员。
在附图中，为了图示的清楚，将夸大层和区域的尺寸。还应理解的是，当层或元件被称作在另一个层或衬底上时，其可以直接在另一个层或衬底上，或者还可以存在中间层。另外，还将理解的是，当层被称作在两个层“之间”时，其可以是这两层之间的唯一层，或者还可以存在一个或多个中间层。另外，虽然使用如同第一、第二和第三的术语来描述本发明各个实施例中的各个区域和层，但是区域和层不限于这些术语。使用这些术语只是用来将一个区域或层与另一个区域或层区分开。因此，在一个实施例中被称作第一层的层在另一个实施例中可以被称作第二层。本文描述和示例出的实施例包括其补充(complementary)实施例。相同的参考标号始终指的是相似的元件。
图1示出根据实施例的垂直型半导体器件的电路图。
参照图1，根据实施例的垂直型半导体器件可以包括多条堆叠的字线。例如，如图1中所示，多条字线WL1至WL4可以沿着垂直方向顺序地堆叠于彼此的顶部。例如，字线WL1至WL4中的每条可以在第一方向和第二方向限定的平面中延伸，以具有板形。即，如以下参照图2A和图2B更详细讨论的，沿着垂直方向的相邻字线可以通过字线电介质图案而彼此分离。如以下参照图2A和图2B将更详细讨论的，字线WL1至WL4和其间的字线电介质图案可以限定字线结构。字线的数量可以是2的倍数。
根据实施例的垂直型半导体器件还可以包括在各个半导体结构和字线结构之间设置的半导体结构和栅电介质结构(未示出)。栅电介质结构可以包括电荷贮存层。一条字线和一个半导体结构的交叉点可以限定一个存储单元。半导体结构可以提供存储单元的沟道区、源区和漏区。例如，如图1中所示，半导体结构可以包括多个垂直的顺序设置的存储单元，例如，存储单元MTmn1至MTmn4，这些存储单元通过半导体结构彼此串联连接。如图1中所示，串联连接的存储单元MTmn1至MTmn4可以设置在字线WL1至WL4的各条之间，并且可以限定串10。
如图1中所示，串10可以具有与地选择晶体管GSTmn连接的第一端和与串选择晶体管SSTmn连接的第二端。串选择晶体管SSTmn可以电连接在串10和位线BL之间。地选择晶体管GSTmn可以包括具有板形的地选择线GSL、穿过地选择晶体管GSTmn的地选择半导体结构(未示出)、以及设置在地选择半导体结构和地选择线GSL之间的地选择栅电介质(未示出)。地选择晶体管GSTmn可以连接在半导体衬底上设置的公共源线CSL和串10之间。公共源线GSL可以连接到二极管12。例如，可以通过一条字线WL4、一条串选择线SSLm和一条位线BLn来选择串10的一个存储单元MTmn4。
图2A和图2B分别示出根据实施例的垂直型半导体器件的平面图和横截面图。图2B示出沿着图2A的线I-I′截取的横截面图。
参照图2A和图2B，半导体衬底100可以包括单元区A和***电路区B，其中，在单元区A中设置垂直型存储单元，在***电路区B中设置用于操作垂直型存储单元的***电路。半导体衬底100的单元区A可以被器件隔离层102环绕。同样，器件隔离层102可以设置在***电路区B中。器件隔离层102可以限定有源区，即，单元区A。器件隔离层102的顶表面可以与半导体衬底100具有基本相同的高度。可以执行浅沟槽隔离工艺来形成器件隔离层102。器件隔离层102可以包括，例如，氧化硅层。
可以将P-型导电杂质掺杂到单元区A中，以形成P-阱104。可以在***电路区B中设置NMOS和/或PMOS。可以在，例如，包括NMOS的区域中，将P-型导电杂质掺杂到***电路区B中，以形成P-阱108p；可以在，例如，包括PMOS的区域中，将N-型导电杂质掺杂到***电路区B中，以形成N-阱108n。掺杂有N型杂质的公共源区106可以被限定在单元区A的P-阱104上。公共源区106可以用作导电层。公共源区106可以用作公共源线，即，图1中的公共源线CSL。例如，如图2A中所示，公共源区106可以设置为板形。公共源区106可以通过PN结连接到P-阱104，以形成二极管。
***电路栅结构110可以设置在***电路区B中。***电路栅结构110可以包括***电路栅电介质112、***电路栅电极114、***分隔件(spacer)116和源/漏118。例如，***电路栅电介质112可以包括氧化硅层。在另一个示例中，***电路栅电介质112可以包括高电压栅电介质和低电压栅电介质。高电压栅电介质的厚度可以大于低电压栅电介质的厚度。
可以由，例如，掺杂的硅来形成***电路栅电极114。***电路栅电极114可以具有多层结构。例如，***电路栅电极114可以具有硅/金属化合物的堆叠结构。该金属化合物可以包括，例如，金属硅化物。***电路分隔件116可以包括，例如，氮化硅层。可以将N-型或P-型杂质掺杂到***电路栅电极114的两侧设置的半导体衬底100中，以形成源/漏118。
可以在***电路栅结构110和公共源区106上设置第一蚀刻停止层120。第一蚀刻停止层120可以包括，例如，氧化硅层。可以在第一蚀刻停止层120上设置第一层间电介质130。可以将第一层间电介质130的顶表面平面化。第一层间电介质130可以包括，例如，氧化硅层。
可以在单元区A的第一层间电介质130上设置地选择结构150，例如，地选择结构150中的部分可以直接位于第一层间电介质130和公共源区106上。例如，地选择结构150可以包括地选择晶体管GSTmn(参照图1)，例如，图1中的公共源线GSL和地选择晶体管GSTmn之间的连接可以对应于图2B中的地选择结构150和公共源区106之间的连接。地选择结构150可以包括地选择线、穿过地选择线152的地选择半导体结构158、以及设置在地选择半导体结构158和地选择线152之间的地选择栅电介质156。
地选择线152可以位于公共源区106上，例如，直接位于公共源区106上，并且可以由掺杂的半导体材料形成。例如，如图2A中所示，地选择线152可以具有板形，例如，与公共源区106中相当大的部分叠置。在地选择线152上可以设置第二蚀刻停止层153。第二蚀刻停止层153可以包括氮化硅层。第二蚀刻停止层153和地选择线152可以彼此对齐，例如，彼此完全叠置。地选择半导体结构158可以穿过第二蚀刻停止层153、地选择线152、第一层间电介质130和第一蚀刻停止层120。例如，如图2B中所示，地选择半导体结构158可以包括与第二蚀刻停止层153垂直地延伸的多个列，以接触公共源区106，例如，直接接触公共源区106。地选择半导体结构158可以由单晶或多晶半导体材料形成。地选择半导体结构158可以被掺杂。地选择线152、地选择栅电介质156和地选择半导体结构158可以组成垂直型地选择晶体管GSTmn。地选择半导体结构158可以具有接触公共源区106的一端。地选择半导体结构158可以穿过地选择线152，并且可以设置为矩阵形状。
根据更改的实施例，地选择晶体管GSTmn可以垂直或水平地设置在半导体衬底100上。垂直型地选择晶体管可以具有与存储单元的结构类似的结构。
可以在***电路区B的第一层间电介质130上设置虚拟地选择线152d。虚拟地选择线152d可以由掺杂的硅形成。可以在虚拟地选择线152d上设置第二虚拟地蚀刻停止图案153d。第二虚拟蚀刻停止图案153d可以包括氮化硅层。第二虚拟蚀刻停止图案153d和虚拟地选择线152d的侧表面(lateral surface)可以彼此对齐，例如，第二虚拟蚀刻停止图案153d和虚拟地选择线152d可以彼此完全叠置。第二虚拟蚀刻停止图案153d的顶表面可以具有与第二蚀刻停止图案153的顶表面的高度基本相同的高度，即，第二虚拟蚀刻停止图案153d的顶表面和第二蚀刻停止图案153的顶表面可以基本上齐平。注意的是，“侧表面”指的是在底表面，即，面对衬底100的表面，和顶表面，即，背离衬底100的表面之间延伸的表面。
可以在包括虚拟地选择线152d和地选择线152的所得结构上设置第二层间电介质140。第二层间电介质140可以设置在第一层间电介质130、第二蚀刻停止层153和第二虚拟蚀刻停止层153d上。可以将第二层间电介质140的顶表面平面化。
下接触塞142可以穿过第二层间电介质140、第一层间电介质130和第一蚀刻停止层120，并且可以连接到***电路栅结构110的***电路栅电极114和/或源/漏118。如图2A中所示，公共源接触塞107可以接触单元区A的公共源区106，例如，公共源区106中没有与地选择线152叠置的部分。如图2A中进一步示出的，地选择接触塞155可以接触地选择线152，例如，地选择线152中没有与公共源区106叠置的部分。
在下接触塞142、公共源接触塞107和/或地选择接触塞155上可以设置下互连件164。下互连件164可以由金属或掺杂的半导体材料形成。下接触塞142的顶表面、公共源接触塞107的顶表面和/或地选择接触塞155的顶表面可以具有基本相同的高度，即可以基本上齐平。
如图2A中所示，公共源接触塞107可以设置在单元区A的公共源区106上。因此，如图2A中进一步示出的，公共源区106(或者公共源线CSL)可以通过公共源接触塞107和下互连件164电连接到***电路区B。下互连件164的侧表面可以利用第三层间电介质160来填充，例如，第三层间电介质160可以设置在下互连件164的相邻部分之间的第二层间电介质140上。第三层间电介质160的顶表面可以具有与下互连件164的顶表面的高度相同的高度。
如图2B中所示，字线结构170可以包括其间具有电介质图案170b的多条字线170a，并且可以设置在单元区A中的第三层间电介质160上。字线结构170可以包括，例如，顺序设置在第三层间电介质160上的第一字线电介质图案171、第一字线172、第二字线电介质图案173、第二字线174、第三字线电介质图案175、第三字线176、第四字线电介质图案177和第四字线178。字线结构170中的至少一部分可以具有阶梯形状。第一字线电介质图案171的侧表面和第一字线172的侧表面可以在阶梯部分处彼此对齐。第二字线电介质图案173的侧表面和第二字线174的侧表面可以在阶梯部分处彼此对齐。第三字线电介质图案175的侧表面和第三字线176的侧表面可以在阶梯部分处彼此对齐。第四字线电介质图案177的侧表面和第四字线178的侧表面可以在阶梯部分处彼此对齐。第一至第四字线电介质图案170b可以包括氧化硅层。第一至第四字线170a可以由掺杂的硅形成。字线170a的厚度可以比字线电介质图案170b的厚度厚。字线170a中的每条可以具有板形，如图2A中所示。
可以提供穿过字线结构170的半导体结构192。例如，半导体结构192可以包括，例如，穿过第三层间电介质160和一部分第二层间电介质140的穿过其上设置有字线结构170的表面的多个列，所述多个列被例如设置成矩阵形状的柱。例如，沿着半导体结构192和字线170a之间的半导体结构192的列的侧表面，可以将栅电介质194设置在半导体结构192和字线结构170之间。
栅电介质194可以包括电荷贮存层。一条字线170a和一个半导体结构，即，半导体结构192的一列，的交叉点可以提供一个存储单元。半导体结构192可以提供存储单元的沟道区、源区和漏区。半导体结构192的一端可以接触地选择半导体结构158，例如，半导体结构192可以与接触地选择晶体管GSTmn的图1中的多个串10相对应。半导体结构192可以由单晶或多晶半导体材料形成。
根据更改的实施例，半导体结构192可以具有圆柱形或者通心粉形。圆柱形半导体结构192的内部可以填充有电介质。
如图2A和图2B中所示，可以在***电路区B中设置虚拟字线结构170d。如图2B中所示，虚拟字线结构170d可以具有，例如，沿着第三方向垂直延伸的垂直结构，并且可以具有与字线结构170的高度基本相同的高度，例如，虚拟字线结构170d的顶表面和字线结构170的顶表面可以基本上齐平。虚拟字线结构170d可以设置在第三层间电介质160和/或下互连件164上。例如，如图2B中所示，虚拟字线结构170d可以包括第一部分和第二部分，其中，所述第一部分接触第三层间电介质160，例如，直接接触第三层间电介质160，所述第二部分沿着第一方向与第一部分分隔开，并且接触下互连件164，例如，直接接触下互连件164。虚拟字线结构170d可以包括与字线结构170基本相同的组件，并且可以不具有阶梯结构。
如图2A中所示，虚拟字线结构170d可以设置在单元区A周围的***电路区B中。例如，虚拟字线结构170d可以具有栅栏形状，用于环绕，例如，完全环绕单元区A。例如，如图2A中所示，虚拟字线结构170d可以包括沿着单元区A的每侧延伸和与单元区A的每侧叠置的至少一部分。在另一个示例中，如图2A中进一步示出的，虚拟字线结构170d可以包括彼此分隔开并且与单元区A的每侧叠置的两个平行部分。虚拟字线结构170d可以设置在***电路区B的边缘部分，例如，与单元区A分隔开的***电路区B的边缘部分。
如图2B中所示，可以在字线结构170上设置串选择线结构180。串选择线结构180可以包括串选择电介质图案182、串选择线184和串选择遮蔽(capping)图案186。串选择电介质图案182、串选择线184和串选择遮蔽图案186的侧表面可以彼此对齐。串选择半导体结构188可以穿过串选择线结构180。串选择栅电介质189可以设置在串选择半导体结构188和串选择线184之间。在彼此相邻的串选择线184和串选择遮蔽图案186之间可以填充第五层间电介质(未示出)。第五层间电介质可以具有与串选择遮蔽图案186的顶表面对应的顶表面。
串选择半导体结构188可以具有接触半导体结构192的一端和与位线BL电连接的另一端。串选择线184、串选择栅电介质189和串选择半导体结构188可以组成串选择晶体管SSTmn(参照图1)。例如，对应于图1中的SSLm的串选择线184可以沿着第一方向延伸，并且相邻的串选择线184可以彼此电隔离。位线BL可以被图案化为线形，从而沿着与第一方向交叉的第二方向延伸。串选择线184可以通过串选择接触塞204连接到上互连件212。
虚拟串选择线结构180d可以设置在***电路区B中的虚拟字线结构170d上。虚拟串选择线结构180d可以具有垂直结构，并且可以具有与串选择线结构180的结构基本相同的结构。虚拟串选择线结构180d可以包括虚拟串选择电介质图案182d、虚拟串选择线184d和虚拟串选择遮蔽图案186d。虚拟串选择电介质图案182d、虚拟串选择线184d和虚拟串选择遮蔽图案186d的侧表面可以相互对齐。虚拟字线结构170d和虚拟串选择线结构180d的侧表面可以彼此对齐，例如，从而在通过第二方向和第三方向限定的平面内形成基本上均匀的表面。
可以用第四层间电介质200来填充字线结构170和串选择线结构180的侧表面，以及虚拟字线结构170d和虚拟串选择线结构180d的侧表面。换言之，第四层间电介质200可以设置在第三层间电介质160上和下互连件164上，以填充字线结构170、串选择线结构180、虚拟字线结构170d和虚拟串选择线结构180d的垂直结构之间的空间。例如，第四层间电介质200可以在字线结构170的阶梯部分上垂直延伸。在另一个示例中，如图2A中所示，当虚拟字线结构170d包括彼此分隔开的两个部分时，第四层间电介质200可以在其间延伸。
第四层间电介质200的顶表面的高度可以与串选择线结构180的顶表面的高度相同。同样，第四层间电介质200的顶表面的高度可以与虚拟串选择线结构180d的顶表面的高度相同。由于虚拟字线结构170d和/或虚拟串选择线结构180d分别延伸成与字线结构170和/或串选择线结构180的高度基本相同的高度，因此当对第四层间电介质200执行平面化工艺时，虚拟字线结构170d和/或虚拟串选择线结构180d可以用作虚拟图案，以有助于形成第四层间电介质200的基本均匀和平坦的顶表面。换言之，形成虚拟字线结构170d和/或虚拟串选择线结构180d会有助于形成第四层间电介质200的基本平坦的顶表面，由此确保在单元区A和***电路区B之间不存在高度差。
在***电路区B的虚拟字线结构170d和虚拟串选择线结构180d内可以设置防湿结构220。例如，如图2A和图2B中所示，虚拟字线结构170d可以设置在***电路区B的最外部。防湿结构220可以穿过虚拟字线结构170d。例如，防湿结构220可以沿着***电路区B的最外部，垂直地延伸穿过虚拟字线结构170d，所以防湿结构220可以环绕，例如，完全环绕单元区A。防湿结构220可以包括，例如，氮化硅层。防湿结构220可以防止或者基本上最小化从芯片外部引入到***电路区B中的污染材料或湿气。防湿结构220可以延伸成穿过虚拟串选择线结构180d。防湿结构220可以延伸成穿过第三层间电介质160和第二层间电介质140。
根据更改的实施例，防湿结构220可以设置在穿过虚拟子线结构170d的通孔(未示出)的内部侧表面上。
字线接触塞，例如，第一字线接触塞至第四字线接触塞WLC1、WLC2、WLC3和WLC4，可以被设置成穿过平面化的第四层间电介质200。字线接触塞WLC1、WLC2、WLC3和WLC4可以在阶梯部分处沿着字线结构170的侧表面进行设置。第一至第四字线接触塞WLC1、WLC2、WLC3和WLC4中的每个可以穿过第四层间电介质200，以接触相应的第一至第四字线172、174、174、178。第一至第四字线接触塞WLC1、WLC2、WLC3和WLC4的顶表面可以具有相同的高度。
如图2B中所示，上互连件接触塞202可以穿过***电路区B中的第四层间电介质200，以接触下互连件164。位线BL可以设置在第四层间电介质200上，并且可以接触单元区A中的串选择半导体结构188。金属焊盘203可以被设置成与***电路区B中的位线BL齐平。金属焊盘203可以电连接到字线接触塞WLC1、WLC2、WLC3和WLC4和/或上互连件接触塞202。
可以设置覆盖位线BL和金属焊盘203的第六层间电介质230。可以设置串选择接触塞204，串选择接触塞204穿过第六层间电介质230和串选择遮蔽图案186，以接触串选择线184。串选择接触塞204可以通过上互连件212电连接到***电路。上互连件212可以通过导通孔205电连接到金属焊盘203。
图3A至图3P示出根据实施例的制造垂直型半导体器件的过程中的阶段的横截面图。
参照图3，可以在半导体衬底100上形成缓冲氧化物层(未示出)和氮化硅层(未示出)。可以将缓冲氧化物层、氮化硅层和半导体衬底100顺序地图案化，以分别形成缓冲氧化物图案(未示出)、氮化硅图案(未示出)和沟槽(未示出)。可以使用等离子体增强化学气相沉积，利用器件隔离层102来填充沟槽。可以将器件隔离层102平面化，以暴露氮化硅图案。可以去除氮化硅图案和缓冲氧化物图案。也就是说，可以执行浅沟槽隔离工艺，以形成器件隔离层102。器件隔离层102可以形成在单元区A和***电路区B中。
可以在半导体衬底100上形成牺牲氧化物层(未示出)，并且使用光致抗蚀剂将牺牲氧化物层图案化。然后，可以执行离子注入工艺，以在单元区A中形成P-阱104。同样，对于NMOS的情况，使用图案化工艺和离子注入工艺，可以在***电路区B中形成P-阱108p。可供选择地，对于PMOS的情况，可以在***电路区B中形成N-阱108n。可以使用图案化工艺和离子注入工艺，在单元区A中形成公共源区106。公共源区106可以被高浓度地掺杂N-型杂质。公共源区106可以用作公共源线CSL。P-阱104可以通过PN结连接到公共源区106，以形成二极管。
可以在半导体衬底100上设置***电路栅电介质112。***电路栅电介质112可以包括氧化硅层。氧化硅层可以包括热氧化物层。***电路栅电介质112可以包括高电压栅电介质和低电压栅电介质。高电压栅电介质的厚度可以大于低电压栅电介质的厚度。
参照图3B，可以在***电路栅电介质112上形成***电路栅导电层(未示出)。***电路栅导电层可以由掺杂的硅形成。***电路栅导电层可以具有多层结构。该多层结构可以包括硅/金属的结构或硅/金属硅化物的结构。可以将***电路栅导电层图案化，以形成***电路栅电极114。可以在***电路栅电极114的侧表面上形成***电路分隔件116，例如可以沉积并各向异性蚀刻氮化硅层，以形成***电路分隔件116。源/漏区118可以形成在***电路栅电极114的侧表面的半导体衬底100中，例如可以掺杂N-型杂质或P-型杂质，以形成源/漏区118。对于NMOS的情况，可以用N-型杂质掺杂源/漏区118。对于PMOS的情况，可以用P-型杂质掺杂源/漏区118。源/漏区118可以具有轻掺杂漏(LDD)结构。
***电路栅结构110可以包括***电路栅电介质112、***电路栅电极114、***电路分隔件116和源/漏区118。可以在***电路栅结构110上保形地形成第一蚀刻停止层120。第一蚀刻停止层120可以包括氮化硅层或者氮氧化硅层。
参照图3C，可以在第一蚀刻停止层120上形成第一层间电介质130。第一层间电介质130可以包括氧化硅层。可以将氧化硅层的顶表面平面化。可以在第一层间电介质130上形成地选择导电层152a。可以在地选择导电层152a上设置第二蚀刻停止层153a。地选择导电层152a可以由单晶硅或多晶硅形成。可供选择的，可以形成非晶硅，然后可以执行后处理(post-process)，以形成单晶或多晶的地选择导电层152a。第二蚀刻停止层153a可以包括氧化硅层或氮氧化硅层。
可以顺序地将第二蚀刻停止层153a、地选择导电层152a和第一层间电介质130图案化，以形成地选择孔157。地选择孔157可以在单元区A中二维设置成矩阵形状。
参照图3D，可以对包括地选择孔157的半导体衬底100进行热处理，以在地选择孔157的侧表面上形成地选择栅电介质156。地选择栅电介质156可以包括氧化硅层。
可以在包括地选择栅电介质156的半导体衬底100上保形地形成地选择分隔件层(未示出)。地选择分隔件层可以包括氮氧化硅层或硅层。可以将地选择分隔件层各向异性蚀刻，以在地选择孔157的内部侧表面上形成地选择分隔件159。可以将其上设置有地选择分隔件159的地选择孔157各向异性蚀刻，以去除设置在地选择孔157下部的第一蚀刻停止层120，并且暴露公共源区106。
参照图3E，可以使用各向异性蚀刻，选择性地去除地选择分隔件159。可以用地选择半导体结构158填充地选择孔157的内部。可以使用选择性外延生长工艺，形成地选择半导体结构158。可供选择的，可以使用化学气相沉积工艺，在半导体衬底100上形成半导体层，然后可以执行平面化工艺，以形成地选择半导体结构158。
参照图3F，可以将第二蚀刻停止层153a和地选择导电层152a图案化，以在单元区A中形成第二蚀刻停止图案153和地选择线152，并且在***电路区B中形成第二虚拟蚀刻停止图案153d和虚拟地选择线152d。第二虚拟蚀刻停止图案153d的顶表面的高度可以与第二蚀刻停止图案153的顶表面的高度相同。可以在***电路区B的最外部设置第二虚拟蚀刻停止图案153d。地选择线152可以具有板形。地选择结构150可以包括地选择线152、地选择半导体结构158和地选择栅电介质156，以组成地选择晶体管GSTmn。
根据更改的实施例，地选择晶体管GSTmn不仅可以垂直地形成在半导体衬底100上，而且可以水平地形成在半导体衬底100上。另外，可以对制造地选择晶体管的方法进行各种修改。
参照图3G，可以在包括第二虚拟蚀刻停止图案153d和第二蚀刻停止图案153的所得结构上，形成第二层间电介质140。第二层间电介质140可以包括氧化硅层。可以将第二层间电介质140的顶表面平面化。下互连件接触孔(未示出)可以穿过第二层间电介质140和第一层间电介质130，并且可以形成在***电路栅结构110的源/漏区118和/或***电路栅电极114上。可以在半导体衬底100上形成用于填充下互连件接触孔的金属层。随后，可以将金属层平面化，以形成用于填充下互连件接触孔的下互连件接触塞142。
再次参照图2A，公共源接触塞107可以穿过第二层间电介质140和第一层间电介质130，并且可以设置在公共源区106上。公共源接触塞107可以设置在公共源区106的边缘部分。再次参照图2A，地选择接触塞155可以穿过第二层间电介质140和第二蚀刻停止图案153，以接触地选择线152。
再次参照图3G，可以在第二层间电介质140上形成下互连层(未示出)，用于接触下互连件接触塞142。可以将下互连层图案化，以形成下互连件164。可以在包括下互连件164的所得结构上，形成第三层间电介质160。第三层间电介质160可以包括氧化硅层。可以将第三层间电介质160的顶表面平面化，所以第三层间电介质160的顶表面的高度可以与下互连件164的顶表面的高度相同。
参照图3H，可以在第三层间电介质160上，顺序堆叠第一字线电介质171a、第一字线导电层172a、第二字线电介质173a、第二字线导电层174a、第三字线电介质175a、第三字线导电层176a、第四字线电介质177a和第四字线导电层178a。第一至第四字线导电层172a、174a、176a和178a可以包括掺杂的硅。第一至第四字线电介质171a、173a、175a和177a可以包括氧化硅层。
可以在第四字线导电层178a上，顺序堆叠串选择电介质182a、串选择导电层184a和串选择遮蔽层186a。串选择电介质182a可以包括氧化硅层。串选择导电层184a可以包括掺杂的硅。串选择遮蔽层186a可以包括氮化硅层。
参照图3I，可以将串选择遮蔽层186a下面的下结构图案化，以形成串接触孔190。串接触孔190可以在单元区A中形成为矩阵形状。串接触孔190可以另外设置***电路区B的边缘部分。串接触孔190可以穿过字线导电层172a、174a、176a和178a以及字线电介质171a、173a、175a和177a。串接触孔190可以延伸成穿过第三层间电介质160和第二层间电介质140。串接触孔190可以暴露单元区A中的地选择半导体结构158。串接触孔190可以与地选择半导体结构158对齐，例如，沿着第一方向的串接触孔190的宽度和地选择半导体结构158的宽度可以基本相等，并且可以彼此完全叠置。串接触孔190可以暴露***电路区B中的第二虚拟蚀刻停止图案153d。
参照图3J，可以在包括串接触孔190的半导体衬底100上保形地形成栅电介质194。栅电介质194可以包括电荷贮存层。栅电介质194可以具有隧穿绝缘层/电荷贮存层/阻挡绝缘层的多层结构。栅电介质194可以具有氧化硅层/氮化硅层/氧化硅层的氧化物-氮化物-氧化物(ONO)多层结构。电荷贮存层可以包括氮化硅层。电荷贮存层可以捕获电荷。隧穿绝缘层可以包括热氧化物层。可以对栅电介质194的结构和材料进行各种修改。
参照图3K，可以在包括栅电截至194的半导体衬底100上形成光致抗蚀剂191，例如，以填充串接触孔190，并且可以对光致抗蚀剂191进行回蚀，使得光致抗蚀剂191的顶表面可以基本上对应于第四字线导电层178a的顶表面。随后，可以对半导体衬底100进行湿法蚀刻，以去除暴露的栅电介质194。
参照图3L，可以去除填充到串接触孔190中的光致抗蚀剂190。可以将串选择导电层184a热氧化，以形成串选择栅电介质189。随后，可以在半导体衬底100上保形地形成串分隔件层(未示出)。串分隔件层可以包括氮化硅层和氮氧化硅层，或者可以由硅形成。可以将串分隔件层各向异性蚀刻，以在串接触孔190的侧表面上形成串分隔件197。串分隔件197可以暴露栅电介质194的部分。即，可以使用掩模来蚀刻串分隔件197和串选择遮蔽层186a，以去除设置在地选择半导体结构158上的栅电介质194的至少部分。结果，可以暴露地选择半导体结构158的部分。
参照图3M，可以使用各向异性蚀刻，选择性去除串分隔件197。可以对单元区A的暴露的地选择半导体结构158执行外延生长工艺，以将半导体结构192生长为柱形。半导体结构192可以由掺杂或未掺杂的硅形成。半导体结构192可以延伸以填充串接触孔190。随后，可以将包括半导体结构192的半导体衬底100平面化。半导体结构192的上部可以组成串选择半导体结构188。
地选择半导体结构158可以不设置在***电路区B的串接触孔190的下部。因此，当执行选择性外延生长工艺时，半导体结构192可以不形成在***电路区B的串接触孔190中。可以在半导体衬底100上形成防湿层(未示出)，以填充***电路区B的串接触孔190。可以将包括防湿层的半导体衬底100平面化，以在***电路区B的串接触孔190中形成防湿结构220。防湿层可以包括氮化硅层、氮氧化硅层和聚酰亚胺层中的至少一个。防湿结构220可以防止或者基本上最小化从芯片外部引入到***电路区B中的污染材料或湿气。
根据更改的实施例，可以在其中暴露了串接触孔190下部的地选择半导体结构158的半导体衬底100上沉积半导体层(未示出)。半导体层可以由多晶硅或非晶硅形成。随后，可以使用热处理工艺将半导体层结晶。可以执行湿法蚀刻工艺，以去除***电路区B的串接触孔190中形成的半导体层。可以用防湿结构220填充***电路区B的串接触孔190。防湿结构220可以包括氮化硅层。
根据另一个更改的实施例，可以在其中暴露了串接触孔190下部的地选择半导体结构158的半导体衬底100上沉积半导体层(未示出)。该半导体层可以保形地沉积在串接触孔190的侧壁上。随后，可以用防湿层来填充串接触孔190。防湿层可以包括氮化硅层。可以将包括防湿层的半导体衬底平面化，以暴露串选择遮蔽层186a，从而形成填充串接触孔190的防湿结构220。
参照图3N，可以将串选择遮蔽层186a下面的结构图案化，以形成串选择线结构180、虚拟串选择线结构180d、字线结构170和虚拟字线结构170d。可以使用多个掩模来执行图案化工艺。
字线结构170可以包括第一字线电介质图案171、第一字线172、第二字线电介质图案173、第二字线174、第三字线电介质图案175、第三字线176、第四字线电介质图案177和第四字线178。可以在字线结构170上沉积串选择线结构180。串选择线结构180可以包括串选择电介质图案182、预备串选择线184p和预备串选择遮蔽图案186p。串选择电介质图案182、预备串选择线184p和预备串选择遮蔽图案186p的侧表面可以彼此对齐。
第一至第四字线电介质图案171、173、175和177与第一至第四字线172、174、176和178可以分别在字线结构170的阶梯部分处对齐。串选择线结构180和字线结构170可以顺序地在阶梯部分处形成阶梯形。
虚拟字线结构170d可以具有与字线结构170的垂直结构相同的垂直结构，并且可以位于***电路区B中。然而，虚拟字线结构170d可以不具有阶梯形状。换言之，虚拟串选择线结构180d的侧表面和虚拟字线结构170d的侧表面可以彼此对齐。
参照图3O，第四层间电介质200可以在半导体衬底100上由，例如，氧化硅形成。具体来讲，第四层间电介质200可以位于第三层间电介质160上和下互连件164上，以填充字线结构170、串选择线结构180、虚拟字线结构170d和虚拟串选择线结构180d的垂直结构之间的空间。可以将第四层间电介质200平面化，以暴露预备串选择遮蔽图案186p。由于虚拟字线结构170d和/或虚拟串选择线结构180d分别延伸成与字线结构170和/或串选择线结构180基本相同的高度，因此平面化的第四层间电介质200可以具有基本均匀和平面的顶表面。
相反，当在例如，在***区中没有虚拟字线结构的传统的半导体器件中将层间电介质平面化时，单元区和***电路区之间会出现高度差。然而，根据示例实施例，虚拟字线结构170d和虚拟串选择线结构180d可以用作虚拟图案，用于均匀保持单元区A和***电路区B中的第四层间电介质200的顶表面基本齐平。因此，连接***电路区B和单元区A的第四层间电介质200上的电互连件可以得以改进，并且表现出更高的可操作性和可靠性。
参照图3P，可以将预备串选择遮蔽图案186p和预备串选择线184p图案化，以形成沿着第一方向延伸的串选择遮蔽图案186和串选择线184。可以在包括串选择线184的半导体衬底100上形成第五层间电介质(未示出)，并且可以将第五层间电介质平面化，以暴露串选择遮蔽图案186。
再次参照图2A和图3P，可以将第四层间电介质200图案化，以形成用于暴露第一字线172的第一字线接触孔(未示出)、用于暴露第二字线174的第二字线接触孔(未示出)、用于暴露第三字线176的第三字线接触孔(未示出)和用于暴露第四字线178的第四字线接触孔378。可以在***电路区B中形成用于暴露下互连件164的上互连件接触孔。可以形成金属层，以填充第一至第四字线接触孔和上互连件接触孔。可以将金属层平面化，以暴露第四层间电介质200，由此形成第一至第四字线接触塞WLC1至WLC4以及上互连件接触塞202。
再次参照图2B，可以在包括第一至第四字线接触塞WLC1至WLC4的半导体衬底100上形成位导电层(未示出)。可以将位导电层图案化，以形成位线BL，位线BL沿着第二方向将串选择半导体结构188或半导体结构192连接至单元区A。同样，可以形成上焊盘203，上焊盘203将上互连件接触塞202连接到***电路区B。
可以在包括位线BL的半导体衬底100上形成第六层间电介质230。可以将第六层间电介质230和串选择遮蔽图案186图案化，以形成串选择接触孔(未示出)。同样，可以形成金属层，以填充串接触孔。另外，可以将金属层平面化，以形成串选择接触塞204。串选择接触塞204可以连接上互连件212。
图4示出包括根据实施例的闪速存储器的存储卡1200的框图。
参照图4，用于支持高容量数据贮存能力的存储卡1200可以包括根据实施例的闪速存储器件1210。存储卡1200还可以包括存储器控制器1220，用于控制主机和闪速存储器件1210之间的一般的数据交换。
可以使用SRAM 1221作为中央处理单元(CPU)1222的操作存储器。主机接口(I/F)1223可以包括与存储卡1200连接的主机的数据交换协议。误差校正码(ECC)1224可以检测并校正从多位闪速存储器件1210中读取的数据的误差。存储器I/F1225可以与闪速存储器件1210连接。CPU 1222可以执行存储器控制器1220的用于数据交换的一般控制操作。虽然没有示出，但是对于本领域的技术人员显而易见的是，为了与主机连接，存储卡1200还可以包括用于存储编码数据的ROM(未示出)。
如上所述，因为闪速存储器件1210可以具有根据实施例的半导体器件的结构，所以闪速存储器件1210可以包括虚拟字线结构，该虚拟字线结构提高存储卡1200中或其它合适的存储***中的闪速存储器件1210的可靠性和可操作性。例如，通过具有虚拟单元的改善的擦除特性的闪速存储器件1210，可以提供更可靠的存储***。尤其是，可以在存储***中提供闪速存储器件1210，例如，固态硬盘(SSD)。在这种情况下，可以防止由虚拟单元造成的误差，从而实现可靠性高的存储***。
图5示出包括根据实施例的闪速存储***1310的信息处理***1300的框图。
参照图5，闪速存储***1310可以安装在信息处理***1310，例如，移动器件或桌上型电脑中。信息处理***1300可以包括经由***总线1360、CPU 1330、RAM 1340和用户接口1350连接到闪速存储***1310的调制解调器1320。闪速存储***1310可以基本上与上述存储***或闪速存储***1210具有相同的构造。闪速存储***1310可以存储由CPU 1330处理的数据或者从外部输入的数据。这里，闪速存储***1310可以包括，例如，SSD。在这种情况下，信息处理***1300可以稳定地将高容量数据存储在闪速存储***1310中。随着其可靠性提高，闪速存储***1310可以节省/最小化误差校正过程所使用的资源，因此向信息处理***1300提供高速的数据交换功能。虽然没有示出，但是对于本领域的技术人员来说显而易见的是，信息处理***1300还可以包括，例如，应用芯片组、摄像机图像处理器(CIS)和输入/输出器件。
可以使用各种封装来安装根据实施例的闪速存储器件或存储***。各种封装的示例可以包括层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、窝伏尔组件式(Waffle pack)管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形封装(SOIC)、收缩型小外形封装(SSOP)、薄小外形封装(TSOP)、薄型四方扁平封装(TQFP)、封装中***(SIP)、多芯片封装(MCP)、晶圆级构造封装(WFP)、晶圆级加工堆叠封装(WSP)等。
注意的是，实现三维存储半导体器件，即，有源单元区中的垂直半导体柱的示例可以包括名为“Semiconductor memory device andmethod of manufacturing the same(半导体存储器件及其制造方法)”的日本专利特开公布No.Hei 6-338602、名为“Nonvolatile SemiconductorMemory Device and Manufacturing Method Thereof(非易失性半导体存储器件及其制造方法)”的美国专利申请公布No.20070252201、由Y.Fukuzumi等人所著的名为“Optimal Integration and Characteristics ofVertical Array Devices for Ultra-High Density，Bit-Cost Scalable FlashMemory(用于超高密度、位成本可变闪速存储器的垂直阵列器件的最佳集成和特性)”的论文(Electron Device Meeting(电子器件会议)，2007，IEDM2007。IEEE International，PP.449-452)，以及由H.Tanaka等人所著的名为“Bit Cost Scalable Technology with Punch and PlugProcess for Ultra High Density Flash Memory(用于超高密度闪速存储器的具有冲孔和插塞工艺的位成本可变技术)”的论文(VLSI Technology，2007 IEEE Symposium，pp.14-15)。通过引用，将上述公开文件的全部内容合并入本文。
根据实施例的垂直型半导体器件可以包括***电路区中的虚拟字线结构。***电路区中的虚拟字线结构可以延伸成与单元区中的字线结构基本相同的高度，所以其上的平面化电介质层可以具有基本平面的结构，即，在单元区和***电路区之间没有高度差。另外，可以在虚拟字线结构中形成防湿结构，所以可以防止或者基本最小化从半导体器件外部引入的污染材料或湿气。另外，因为形成根据实施例的半导体器件的方法采用了同时形成穿过多条垂直堆叠的字线的多个垂直半导体结构的工艺，所以与重复形成多个平面存储单元相比，每个位的制造成本显著降低。
本文已经公开了示例性实施例，虽然采用了特定术语，但是只是出于通用和描述性含义而不是出于限制的目的来使用和理解这些术语。因此，本领域的普通技术人员将理解的是，在不脱离后面权利要求书所阐述的本发明的精神和范围的情况下，可以进行各种形式和细节上的变化。

Claims (18)

1.一种垂直型半导体器件，包括：
半导体衬底，所述半导体衬底具有单元区和***电路区；
字线结构，所述字线结构位于所述半导体衬底的所述单元区上，所述字线结构包括堆叠在彼此顶部的多条字线；
半导体结构，所述半导体结构穿过所述字线结构；
栅电介质，所述栅电介质位于所述字线结构和所述半导体结构之间；以及
虚拟字线结构，所述虚拟字线结构位于所述***电路区上，所述虚拟字线结构具有垂直结构，并且包括与所述字线结构相同的组件。
2.根据权利要求1所述的垂直型半导体器件，其中，所述虚拟字线结构的顶表面和所述字线结构的顶表面基本齐平。
3.根据权利要求2所述的垂直型半导体器件，其中，所述虚拟字线结构和所述字线结构沿着垂直方向具有基本相同的高度。
4.根据权利要求1所述的垂直型半导体器件，其中，所述虚拟字线结构环绕所述单元区。
5.根据权利要求1所述的垂直型半导体器件，还包括所述虚拟字线结构中的防湿结构。
6.根据权利要求5所述的垂直型半导体器件，其中，所述防湿结构在通孔内，所述通孔垂直穿过所述虚拟字线结构。
7.根据权利要求5所述的垂直型半导体器件，其中，所述防湿结构延伸穿过所述虚拟字线结构的整个高度。
8.根据权利要求7所述的垂直型半导体器件，其中，所述防湿结构环绕所述单元区。
9.根据权利要求5所述的垂直型半导体器件，其中，所述防湿结构包括氮化硅层。
10.根据权利要求1所述的垂直型半导体器件，还包括：
串选择线结构，所述串选择线结构位于所述字线结构上；以及
虚拟串选择线结构，所述虚拟串选择线结构位于所述虚拟字线结构上，所述串选择线结构的顶表面和所述虚拟串选择线结构的顶表面基本上齐平。
11.根据权利要求1所述的垂直型半导体器件，其中，所述虚拟字线结构位于离所述单元区最远的所述***电路区的边缘部分。
12.根据权利要求1所述的垂直型半导体器件，还包括所述字线结构和所述半导体衬底之间的地选择结构。
13.根据权利要求1所述的垂直型半导体器件，其中，所述字线结构具有阶梯形状。
14.根据权利要求1所述的垂直型半导体器件，其中，所述字线结构、所述半导体结构和所述栅电介质限定串联连接的垂直型NAND闪速存储器。
15.一种制造垂直型半导体器件的方法，所述方法包括：
在半导体衬底的单元区上形成字线结构，所述字线结构包括堆叠在彼此顶部的多条字线；
形成穿过所述字线结构的半导体结构；
在所述字线结构和所述半导体结构之间形成栅电介质；以及
在所述半导体衬底的***电路区上形成虚拟字线结构，所述虚拟字线结构具有垂直结构，并且包括与所述字线结构相同的组件。
16.根据权利要求15所述的方法，还包括：
在所述半导体衬底的所述单元区和所述***电路区中，形成多个堆叠的字线导电层；
将所述单元区的所述字线导电层图案化，以形成所述字线结构；以及
将所述***电路区的所述字线导电层图案化，以形成所述虚拟字线结构，使得所述虚拟字线结构的顶表面和所述字线结构的顶表面基本齐平。
17.根据权利要求15所述的方法，还包括形成穿过所述虚拟字线结构的防湿结构。
18.根据权利要求17所述的方法，其中，所述防湿结构由氮化硅层形成。
CN200910179033A 2008-10-09 2009-10-09 垂直型半导体器件及其制造方法 Pending CN101719502A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0098896 2008-10-09
KR1020080098896A KR101502585B1 (ko) 2008-10-09 2008-10-09 수직형 반도체 장치 및 그 형성 방법

Publications (1)

Publication Number Publication Date
CN101719502A true CN101719502A (zh) 2010-06-02

Family

ID=42098097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910179033A Pending CN101719502A (zh) 2008-10-09 2009-10-09 垂直型半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8476713B2 (zh)
JP (1) JP2010093269A (zh)
KR (1) KR101502585B1 (zh)
CN (1) CN101719502A (zh)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117282A (zh) * 2011-10-24 2013-05-22 爱思开海力士有限公司 三维非易失性存储器件、存储***及制造方法
CN103165620A (zh) * 2011-12-19 2013-06-19 爱思开海力士有限公司 三维非易失性存储器件、存储***及其制造方法
CN104051279A (zh) * 2013-03-13 2014-09-17 旺宏电子股份有限公司 一种半导体装置及其制造方法
CN104662660A (zh) * 2012-08-30 2015-05-27 美光科技公司 具有通过控制栅极的连接件的存储器阵列
CN104681561A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 三维半导体存储器器件
CN104733462A (zh) * 2013-12-20 2015-06-24 爱思开海力士有限公司 半导体器件及其制造方法
CN107017263A (zh) * 2016-01-14 2017-08-04 三星电子株式会社 垂直存储器件及其制造方法
CN107068684A (zh) * 2015-11-10 2017-08-18 三星电子株式会社 垂直存储器件
CN107425005A (zh) * 2016-05-23 2017-12-01 爱思开海力士有限公司 半导体装置及其制造方法
CN107706189A (zh) * 2017-08-22 2018-02-16 长江存储科技有限责任公司 3d nand闪存的接触窗形成方法和接触窗结构
CN107799529A (zh) * 2016-09-06 2018-03-13 三星电子株式会社 半导体存储器件及其制造方法
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法
CN108231779A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 半导体器件
CN108307662A (zh) * 2015-12-23 2018-07-20 英特尔公司 存储设备中的双层电介质
CN108417236A (zh) * 2013-03-06 2018-08-17 爱思开海力士有限公司 垂直型半导体器件及其制造方法和操作方法
CN108735760A (zh) * 2017-04-25 2018-11-02 三星电子株式会社 三维半导体存储器装置
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
WO2019037403A1 (en) * 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
CN109643719A (zh) * 2016-10-01 2019-04-16 英特尔公司 具有非功能性柱体的垂直存储器装置
CN109935596A (zh) * 2019-03-29 2019-06-25 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110277408A (zh) * 2018-03-09 2019-09-24 东芝存储器株式会社 半导体装置和制造半导体装置的方法
CN110729296A (zh) * 2019-10-21 2020-01-24 长江存储科技有限责任公司 三维存储器及其形成方法
CN110931058A (zh) * 2018-09-19 2020-03-27 爱思开海力士有限公司 具有puc结构的存储器件
US10636806B2 (en) 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN112259546A (zh) * 2015-05-26 2021-01-22 爱思开海力士有限公司 半导体器件及其制造方法
CN113632229A (zh) * 2019-01-24 2021-11-09 美光科技公司 缝隙氧化物和通孔形成技术

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
JP5330017B2 (ja) * 2009-02-17 2013-10-30 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
JP2011040706A (ja) * 2009-07-15 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
KR101055587B1 (ko) * 2010-06-09 2011-08-08 한양대학교 산학협력단 3차원 구조를 가지는 메모리의 제조방법
KR101673018B1 (ko) * 2010-04-20 2016-11-07 삼성전자 주식회사 반도체 소자, 반도체 메모리 장치 및 이들의 제조 방법
JP5504053B2 (ja) * 2010-05-27 2014-05-28 株式会社東芝 半導体装置及びその製造方法
JP2012009701A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 不揮発性半導体記憶装置
KR20120002832A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
KR101736982B1 (ko) * 2010-08-03 2017-05-17 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자
JP2012054345A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 三次元不揮発性半導体メモリ
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20120030815A (ko) 2010-09-20 2012-03-29 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101800438B1 (ko) 2010-11-05 2017-11-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101805769B1 (ko) 2010-11-29 2017-12-08 삼성전자주식회사 3차원 반도체 기억 소자의 제조 방법
JP5351201B2 (ja) * 2011-03-25 2013-11-27 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
KR101842237B1 (ko) 2011-04-19 2018-03-27 삼성전자주식회사 3차원 반도체 메모리 소자 및 이를 제조하는 방법
WO2012161044A1 (ja) * 2011-05-24 2012-11-29 ソニー株式会社 半導体装置
JP5550604B2 (ja) * 2011-06-15 2014-07-16 株式会社東芝 三次元半導体装置及びその製造方法
JP2013055136A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2013055142A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
KR101916223B1 (ko) 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
KR101989514B1 (ko) 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20140011872A (ko) 2012-07-20 2014-01-29 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR101881857B1 (ko) 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US9129861B2 (en) 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
US9287167B2 (en) 2012-10-05 2016-03-15 Samsung Electronics Co., Ltd. Vertical type memory device
KR101965602B1 (ko) 2012-10-16 2019-04-04 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR101974352B1 (ko) 2012-12-07 2019-05-02 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR102008422B1 (ko) * 2012-12-17 2019-08-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102045249B1 (ko) * 2013-01-18 2019-11-15 삼성전자주식회사 3차원 반도체 소자의 배선 구조물
US9001584B2 (en) 2013-02-28 2015-04-07 Micron Technology, Inc. Sub-block decoding in 3D memory
US20150048434A1 (en) * 2013-08-16 2015-02-19 Conversant Intellectual Property Management Inc Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors
KR102128469B1 (ko) 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
KR20150061429A (ko) * 2013-11-27 2015-06-04 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102148819B1 (ko) * 2014-01-16 2020-08-27 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9252148B2 (en) 2014-01-22 2016-02-02 Micron Technology, Inc. Methods and apparatuses with vertical strings of memory cells and support circuitry
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
KR102193685B1 (ko) * 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US20150371925A1 (en) * 2014-06-20 2015-12-24 Intel Corporation Through array routing for non-volatile memory
KR102171263B1 (ko) * 2014-08-21 2020-10-28 삼성전자 주식회사 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102307060B1 (ko) 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
TWI649808B (zh) * 2014-12-16 2019-02-01 聯華電子股份有限公司 半導體元件及其製作方法
TWI572016B (zh) * 2015-01-15 2017-02-21 力晶科技股份有限公司 半導體結構及其製造方法
US9478561B2 (en) * 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
KR102321739B1 (ko) 2015-02-02 2021-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20160108052A (ko) 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 반도체 소자
US9466606B2 (en) * 2015-03-09 2016-10-11 Kabushiki Kaisha Toshiba Semiconductor storage device
US9870945B2 (en) * 2015-03-10 2018-01-16 Sandisk Technologies Llc Crystalline layer stack for forming conductive layers in a three-dimensional memory structure
JP2016171215A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体記憶装置
KR102333478B1 (ko) * 2015-03-31 2021-12-03 삼성전자주식회사 3차원 반도체 장치
KR102316267B1 (ko) * 2015-04-15 2021-10-22 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
KR102398665B1 (ko) * 2015-05-07 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
KR20160138883A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9859422B2 (en) 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
KR102342549B1 (ko) * 2015-06-05 2021-12-24 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102520042B1 (ko) * 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
KR102611438B1 (ko) * 2016-01-07 2023-12-08 삼성전자주식회사 반도체 메모리 소자
US10049744B2 (en) 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US10121797B2 (en) 2016-02-22 2018-11-06 Toshiba Memory Corporation Semiconductor memory device
KR102613511B1 (ko) 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
KR102563924B1 (ko) * 2016-08-05 2023-08-04 삼성전자 주식회사 수직형 메모리 소자
JP2018026518A (ja) * 2016-08-12 2018-02-15 東芝メモリ株式会社 半導体記憶装置
US10276585B2 (en) 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US10163641B2 (en) * 2016-08-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with a raised dummy feature surrounding a cell region
US10396086B2 (en) 2016-12-19 2019-08-27 Samsung Electronics Co., Ltd. Vertical non-volatile memory device having channel-accomodating opening formed of etch stop region in lower stack layers
CN106920797B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
KR102385565B1 (ko) 2017-07-21 2022-04-12 삼성전자주식회사 수직형 메모리 장치
KR102313920B1 (ko) 2017-07-31 2021-10-19 삼성전자주식회사 수직형 반도체 소자
US10535669B2 (en) 2017-11-23 2020-01-14 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
CN107946237A (zh) * 2017-11-23 2018-04-20 长江存储科技有限责任公司 三维存储结构连线方法、存储结构、存储器及电子设备
US10770459B2 (en) 2018-03-23 2020-09-08 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures
US10355017B1 (en) 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
US11205485B2 (en) * 2018-03-30 2021-12-21 Samsung Electronics Co., Ltd. Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
JP2019192686A (ja) 2018-04-19 2019-10-31 東芝メモリ株式会社 半導体記憶装置およびその製造方法
KR102624625B1 (ko) 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20200015219A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102624633B1 (ko) 2018-08-09 2024-01-12 삼성전자주식회사 수직형 메모리 장치
US10580791B1 (en) * 2018-08-21 2020-03-03 Micron Technology, Inc. Semiconductor device structures, semiconductor devices, and electronic systems
KR102515409B1 (ko) * 2018-09-28 2023-03-30 삼성전자주식회사 수직형 반도체 소자
KR102649536B1 (ko) * 2019-01-23 2024-03-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20200107341A (ko) 2019-03-07 2020-09-16 삼성전자주식회사 반도체 메모리 소자
JP2020155485A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置およびその製造方法
KR20200132136A (ko) 2019-05-15 2020-11-25 삼성전자주식회사 3차원 반도체 메모리 장치
KR102633484B1 (ko) 2019-07-10 2024-02-05 삼성전자주식회사 더미 패턴들을 갖는 반도체 소자들
US10847526B1 (en) 2019-07-26 2020-11-24 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
KR20210013790A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 반도체 메모리 장치
US11387166B2 (en) * 2019-11-27 2022-07-12 Sandisk Technologies Llc Three-dimensional memory device with variable width contact via structures and methods for making the same
KR20210093526A (ko) * 2020-01-20 2021-07-28 삼성전자주식회사 지지대를 갖는 반도체 소자들
JP2021136270A (ja) * 2020-02-25 2021-09-13 キオクシア株式会社 半導体記憶装置およびその製造方法
KR20210121335A (ko) 2020-03-26 2021-10-08 삼성전자주식회사 반도체 소자
CN112352315B (zh) * 2020-04-14 2022-10-11 长江存储科技有限责任公司 具有背面互连结构的三维存储器件
KR20210134173A (ko) * 2020-04-29 2021-11-09 삼성전자주식회사 집적회로 소자
CN113725225B (zh) * 2021-08-20 2024-06-11 长江存储科技有限责任公司 一种半导体器件及其制备方法
US11798639B2 (en) * 2021-11-22 2023-10-24 Macronix International Co., Ltd. Memory device and operation method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651689B2 (ja) 1993-05-28 2005-05-25 株式会社東芝 Ｎａｎｄ型不揮発性半導体記憶装置及びその製造方法
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US5923593A (en) * 1996-12-17 1999-07-13 Monolithic Systems, Inc. Multi-port DRAM cell and memory system using same
US6157067A (en) 1999-01-04 2000-12-05 International Business Machines Corporation Metal oxide semiconductor capacitor utilizing dummy lithographic patterns
KR100343291B1 (ko) 1999-11-05 2002-07-15 윤종용 반도체 장치의 커패시터 형성 방법
KR20050072168A (ko) 2004-01-02 2005-07-11 삼성전자주식회사 반도체 메모리 소자 및 그의 제조방법
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7697344B2 (en) * 2006-11-03 2010-04-13 Samsung Electronics Co., Ltd. Memory device and method of operating and fabricating the same
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7649779B2 (en) * 2007-05-15 2010-01-19 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit; memory modules; computing systems
JP2009059735A (ja) * 2007-08-29 2009-03-19 Elpida Memory Inc 半導体記憶装置
JP2009071247A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 半導体記憶装置
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8394683B2 (en) * 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
JP4649487B2 (ja) * 2008-03-17 2011-03-09 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101595486B1 (ko) * 2010-01-27 2016-02-18 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117282B (zh) * 2011-10-24 2017-03-08 爱思开海力士有限公司 三维非易失性存储器件、存储***及制造方法
CN103117282A (zh) * 2011-10-24 2013-05-22 爱思开海力士有限公司 三维非易失性存储器件、存储***及制造方法
CN103165620A (zh) * 2011-12-19 2013-06-19 爱思开海力士有限公司 三维非易失性存储器件、存储***及其制造方法
CN103165620B (zh) * 2011-12-19 2017-03-29 爱思开海力士有限公司 三维非易失性存储器件、存储***及其制造方法
CN104662660A (zh) * 2012-08-30 2015-05-27 美光科技公司 具有通过控制栅极的连接件的存储器阵列
US11398489B2 (en) 2012-08-30 2022-07-26 Micron Technology, Inc. Memory array having connections going through control gates
US10770470B2 (en) 2012-08-30 2020-09-08 Micron Technology, Inc. Memory array having connections going through control gates
CN108364955A (zh) * 2012-08-30 2018-08-03 美光科技公司 具有通过控制栅极的连接件的存储器阵列
CN108364955B (zh) * 2012-08-30 2022-11-29 美光科技公司 具有通过控制栅极的连接件的存储器阵列
CN104662660B (zh) * 2012-08-30 2018-03-27 美光科技公司 具有通过控制栅极的连接件的存储器阵列
CN108417236B (zh) * 2013-03-06 2022-03-15 爱思开海力士有限公司 垂直型半导体器件及其制造方法和操作方法
CN108417236A (zh) * 2013-03-06 2018-08-17 爱思开海力士有限公司 垂直型半导体器件及其制造方法和操作方法
CN104051279B (zh) * 2013-03-13 2018-03-30 旺宏电子股份有限公司 一种半导体装置及其制造方法
CN104051279A (zh) * 2013-03-13 2014-09-17 旺宏电子股份有限公司 一种半导体装置及其制造方法
US10032787B2 (en) 2013-11-26 2018-07-24 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
CN104681561B (zh) * 2013-11-26 2019-06-25 三星电子株式会社 三维半导体存储器器件
CN104681561A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 三维半导体存储器器件
CN104733462B (zh) * 2013-12-20 2019-08-09 爱思开海力士有限公司 半导体器件及其制造方法
CN104733462A (zh) * 2013-12-20 2015-06-24 爱思开海力士有限公司 半导体器件及其制造方法
CN112271181A (zh) * 2015-05-26 2021-01-26 爱思开海力士有限公司 半导体器件及其制造方法
CN112259546A (zh) * 2015-05-26 2021-01-22 爱思开海力士有限公司 半导体器件及其制造方法
CN107068684A (zh) * 2015-11-10 2017-08-18 三星电子株式会社 垂直存储器件
CN107068684B (zh) * 2015-11-10 2022-03-25 三星电子株式会社 垂直存储器件
CN108307662A (zh) * 2015-12-23 2018-07-20 英特尔公司 存储设备中的双层电介质
CN107017263A (zh) * 2016-01-14 2017-08-04 三星电子株式会社 垂直存储器件及其制造方法
CN107017263B (zh) * 2016-01-14 2021-12-28 三星电子株式会社 垂直存储器件及其制造方法
CN107425005A (zh) * 2016-05-23 2017-12-01 爱思开海力士有限公司 半导体装置及其制造方法
CN107425005B (zh) * 2016-05-23 2020-10-27 爱思开海力士有限公司 半导体装置及其制造方法
US10636806B2 (en) 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN107799529B (zh) * 2016-09-06 2022-02-08 三星电子株式会社 半导体存储器件及其制造方法
CN107799529A (zh) * 2016-09-06 2018-03-13 三星电子株式会社 半导体存储器件及其制造方法
CN107871743A (zh) * 2016-09-23 2018-04-03 三星电子株式会社 制造三维半导体器件的方法
CN107871743B (zh) * 2016-09-23 2023-05-02 三星电子株式会社 制造三维半导体器件的方法
CN109643719A (zh) * 2016-10-01 2019-04-16 英特尔公司 具有非功能性柱体的垂直存储器装置
CN108231779B (zh) * 2016-12-09 2023-02-07 三星电子株式会社 半导体器件
CN108231779A (zh) * 2016-12-09 2018-06-29 三星电子株式会社 半导体器件
CN108735760A (zh) * 2017-04-25 2018-11-02 三星电子株式会社 三维半导体存储器装置
CN108735760B (zh) * 2017-04-25 2023-10-13 三星电子株式会社 三维半导体存储器装置
CN108962909B (zh) * 2017-05-19 2021-07-30 爱思开海力士有限公司 包括电容器的半导体存储装置
CN108962909A (zh) * 2017-05-19 2018-12-07 爱思开海力士有限公司 包括电容器的半导体存储装置
US11211397B2 (en) 2017-08-21 2021-12-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2019037403A1 (en) * 2017-08-21 2019-02-28 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STABLE MEMORY DEVICES AND METHODS OF FORMING THE SAME
US11805646B2 (en) 2017-08-21 2023-10-31 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN107706189B (zh) * 2017-08-22 2018-12-14 长江存储科技有限责任公司 3d nand闪存的接触窗形成方法和接触窗结构
CN107706189A (zh) * 2017-08-22 2018-02-16 长江存储科技有限责任公司 3d nand闪存的接触窗形成方法和接触窗结构
CN110277408A (zh) * 2018-03-09 2019-09-24 东芝存储器株式会社 半导体装置和制造半导体装置的方法
CN110931058B (zh) * 2018-09-19 2023-09-29 爱思开海力士有限公司 具有puc结构的存储器件
CN110931058A (zh) * 2018-09-19 2020-03-27 爱思开海力士有限公司 具有puc结构的存储器件
CN113632229A (zh) * 2019-01-24 2021-11-09 美光科技公司 缝隙氧化物和通孔形成技术
CN113632229B (zh) * 2019-01-24 2024-03-15 美光科技公司 缝隙氧化物和通孔形成技术
CN109935596A (zh) * 2019-03-29 2019-06-25 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109935596B (zh) * 2019-03-29 2021-07-06 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110729296B (zh) * 2019-10-21 2022-03-22 长江存储科技有限责任公司 三维存储器及其形成方法
CN110729296A (zh) * 2019-10-21 2020-01-24 长江存储科技有限责任公司 三维存储器及其形成方法

Also Published As

Publication number Publication date
JP2010093269A (ja) 2010-04-22
KR101502585B1 (ko) 2015-03-24
US8476713B2 (en) 2013-07-02
US20100090286A1 (en) 2010-04-15
KR20100039919A (ko) 2010-04-19

Similar Documents

Publication Publication Date Title
CN101719502A (zh) 垂直型半导体器件及其制造方法
USRE49440E1 (en) Vertical-type non-volatile memory devices having dummy channel holes
CN107527914B (zh) 垂直非易失性存储器装置及其制造方法
CN110581135B (zh) 半导体器件及其制造方法
KR101809512B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR101616089B1 (ko) 3차원 반도체 메모리 소자
US8513731B2 (en) Vertical type semiconductor device
US9748261B2 (en) Method of fabricating memory device
US20120139027A1 (en) Vertical structure non-volatile memory devices including impurity providing layer
US8404578B2 (en) Methods of forming nonvolatile memory devices having electromagnetically shielding source plates
US20160276358A1 (en) Semiconductor device and method for manufacturing the same
US20120043673A1 (en) Three-dimensional semiconductor memory device
KR20150053628A (ko) 반도체 장치
KR20130007703A (ko) 3차원 반도체 기억 소자 및 그 제조방법
KR20090128776A (ko) 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
CN102122661A (zh) 半导体器件及其制造方法
US8980731B2 (en) Methods of forming a semiconductor device
KR20130089076A (ko) 반도체 장치 및 그 제조 방법
US20180277564A1 (en) Semiconductor memory device and method for manufacturing the same
US6812520B2 (en) Semiconductor device and method of manufacturing the same
KR20200062353A (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
US20150050803A1 (en) Methods of forming semiconductor devices, including forming patterns by performing an oxidation process
CN111326524A (zh) 制造三维非易失性存储器装置的方法
US20170162578A1 (en) Method of manufacturing a semiconductor device
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100602