CN107946237A - 三维存储结构连线方法、存储结构、存储器及电子设备 - Google Patents
三维存储结构连线方法、存储结构、存储器及电子设备 Download PDFInfo
- Publication number
- CN107946237A CN107946237A CN201711184323.0A CN201711184323A CN107946237A CN 107946237 A CN107946237 A CN 107946237A CN 201711184323 A CN201711184323 A CN 201711184323A CN 107946237 A CN107946237 A CN 107946237A
- Authority
- CN
- China
- Prior art keywords
- hole
- dimensional storage
- target
- storage organization
- expansion area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 108
- 230000008520 organization Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种三维存储结构连线方法、三维存储结构、三维存储器及电子设备。其中，所述三维存储结构连线方法，包括：形成目标通孔，以及在所述目标通孔的顶端形成通孔扩展区；在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫；基于所述接触垫形成与所述接触线连接的金属连线。本发明提供的三维存储结构连线方法，通过在目标通孔的顶端形成通孔扩展区，并在所述通孔扩展区中形成接触垫，即可利用所述接触垫扩大接触线的接触窗口，使得在形成金属连线的过程中，垂直通路可以兼容错位影响而良好地着陆到接触垫上，从而可以提高连线的质量和成功率。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种三维存储结构连线方法、三维存储结构、三维存储器及电子设备。
背景技术
随着对集成度和存储容量需求的不断发展，存储器技术不断进步，随着二维平面存储器的尺寸缩小到了十几纳米级别(16nm、15nm甚至14nm)，每个存储单元也变得非常小，使得每个单元中仅有少数几个电子，材料对电子控制能力随之变弱，随之引起的串扰问题使得进一步缩小存储单元的尺寸变得非常困难而且不够经济。因此，三维存储器应运而生，其是一种基于平面存储器的新型产品，通过存储单元的立体堆叠实现存储容量的扩展。
请参考图1，其示出了一种三维存储结构及金属连线的示意图，如图所示，三维存储结构主要包括三维存储器件和***电路，在形成该三维存储结构后，需要制作所述三维存储器件和***电路的金属连线，三维存储结构中的台阶区接触线、通道和***电路接触线均需要一次性连接金属连线，现有技术提供的连线工艺主要是通过光刻刻蚀等工艺形成垂直通路和水平通路，并在所述垂直通路和水平通路中填充金属形成金属连线，其中，所述垂直通路需要与所述台阶区接触线、通道和***电路接触线一一对齐。
请参考图2，其示出了现有技术所提供的一种连线失败的示意图，如图所示，由于层叠区是核心存储部件，在光刻工艺中是以层叠区的通道为光刻版的对版基准，但受到衬底应力、形变等因素影响，在确保通道与垂直通路对齐的情况下，按照标准版图形成的垂直通路在台阶区和***电路区则难以与所述台阶区接触线和***电路接触线对齐而形成错位，这些错位会导致垂直通道与接触线的接触面积变小，从而形成电路瓶颈，影响产品质量，错位严重时则会导致连线失败。
鉴于上述问题，目前迫切需要提供一种有效提高连线质量及成功率的三维存储结构连线方法。
发明内容
针对现有技术中的缺陷，本发明提供一种三维存储结构连线方法、三维存储结构、三维存储器及电子设备，以提高三维存储结构的连线质量及成功率，进而提高最终生成的三维存储器的成品率和质量。
第一方面，本发明提供的一种三维存储结构连线方法，包括：形成目标通孔，以及在所述目标通孔的顶端形成通孔扩展区；
在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫；
基于所述接触垫形成与所述接触线连接的金属连线。
在本发明提供的一个变更实施方式中，所述在所述目标通孔的顶端形成通孔扩展区，包括：
采用双大马士革工艺在所述目标通孔的顶端形成通孔扩展区。
在本发明提供的另一个变更实施方式中，所述采用双大马士革工艺在所述目标通孔的顶端形成通孔扩展区，包括：
在三维存储结构上表面形成硬掩膜；
通过曝光定义目标通孔的通孔扩展区；
根据曝光结果，采用刻蚀工艺在所述目标通孔的顶端刻蚀出通孔扩展区。
在本发明提供的又一个变更实施方式中，所述在三维存储结构上表面形成硬掩膜，包括：
通过先后沉积非晶碳和氮氧化硅，在三维存储结构上表面形成硬掩膜。
在本发明提供的又一个变更实施方式中，所述在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫，包括：
向所述目标通孔和所述通孔扩展区中填充金属，所述金属在所述目标通孔中形成接触线并在所述通孔扩展区中形成接触垫。
在本发明提供的又一个变更实施方式中，所述目标通孔包括：台阶区通孔和/或***电路通孔。
第二方面，本发明提供的一种三维存储结构，所述三维存储结构中设有目标通孔，所述目标通孔的顶部设有通孔扩展区；
所述目标通孔中设有接触线，所述通孔扩展区中设有接触垫；
所述接触线通过所述接触垫与上方的金属连线连接。
在本发明提供的一个变更实施方式中，所述目标通孔包括：台阶区通孔和/或***电路通孔。
第三方面，本发明提供的一种三维存储器，所述三维存储器中设置有本发明提供的三维存储结构。
第四方面，本发明提供的一种电子设备，所述电子设备中设置有本发明提供的三维存储器。
由上述技术方案可知，本发明第一方面提供的一种三维存储结构连线方法，通过在目标通孔的顶端形成通孔扩展区，并在所述通孔扩展区中形成接触垫，即可利用所述接触垫扩大接触线的接触窗口，使得在形成金属连线的过程中，垂直通路可以兼容错位影响而良好地着陆到接触垫上，从而可以提高连线的质量和成功率，进而提高最终生成的三维存储器的成品率和质量。
本发明第二方面提供的一种三维存储结构，是根据上述三维存储结构连线方法制作而成的，与上述三维存储结构连线方法出于相同的发明构思，相较于现有技术，具有较高的成品率和质量。
本发明第三方面提供的一种三维存储器，设置了本发明提供的三维存储结构，具有与所述三维存储结构相同的有益效果。
本发明第四方面提供的一种电子设备，设置了本发明提供的三维存储器，具有与所述三维存储器相同的有益效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1示出了现有技术所提供的一种三维存储结构及金属连线的示意图；
图2示出了现有技术所提供的一种连线失败的示意图；
图3示出了本发明实施例所提供的一种三维存储结构连线方法的流程图；
图4示出了本发明实施例所提供的一种形成目标通孔后的三维存储结构的示意图；
图5示出了本发明实施例所提供的一种形成硬掩膜后的三维存储结构的示意图；
图6示出了本发明实施例所提供的一种形成通孔扩展区后的三维存储结构的示意图；
图7示出了本发明实施例所提供的一种形成接触垫后的三维存储结构的示意图；
图8示出了本发明实施例所提供的一种形成金属连线后的三维存储结构的示意图；
图9示出了本发明实施例所提供的一种三维存储结构的结构示意图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
另外，术语“第一”和“第二”是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施方式提供一种三维存储结构连线方法、三维存储结构、三维存储器及电子设备，下面结合附图对本发明的实施例进行说明。
请参考图3，其示出了本发明实施例所提供的一种三维存储结构连线方法的流程图。如图3所示，所述三维存储结构连线方法，包括以下步骤：
步骤S101：形成目标通孔，以及在所述目标通孔的顶端形成通孔扩展区。
本发明实施例，在形成三维存储器件的台阶堆叠结构(包括层叠区和台阶区)和***电路后，沉积一保护层覆盖所述三维存储器件和***电路，所述保护层一般采用氮化硅或氧化硅沉积而成，并对所述保护层进行全面平坦化。然后采用深孔刻蚀工艺刻蚀形成目标通孔，所述目标通孔包括设于台阶区的台阶区通孔和/或，设于***电路区域的***电路通孔，如图4所示，其示出了本发明实施例提供的一种形成目标通孔后的三维存储结构的示意图。
在形成目标通孔后，再在所述目标通孔的顶端形成通孔扩展区，所述通孔扩展区的截面积要大于所述目标通孔的截面积。在实际实施时，可以采用双大马士革工艺在所述目标通孔的顶端形成通孔扩展区。
具体的，所述采用双大马士革(英文名称：dual damascene)工艺在所述目标通孔的顶端形成通孔扩展区，可以包括：
在三维存储结构上表面形成硬掩膜；
通过曝光定义目标通孔的通孔扩展区；
根据曝光结果，采用刻蚀工艺在所述目标通孔的顶端刻蚀出通孔扩展区。
其中，所述三维存储结构的上表面可以是指上述保护层的上表面，所述硬掩膜可以包括非晶碳和氮氧化硅，具体的，所述在三维存储结构上表面形成硬掩膜，可以包括：
通过先后沉积非晶碳(英文名称：Amorphous Carbon，也称：无定形碳)和氮氧化硅，在三维存储结构上表面形成硬掩膜。
请参考图5，其示出了本发明实施例提供的一种形成硬掩膜后的三维存储结构的示意图，形成硬掩膜的步骤具体可以包括：首先沉积非晶碳，在目标通孔中填充非晶碳，并在保护层表面形成一层非晶碳，然后进行全面平坦化(可以采用化学机械研磨工艺实现平坦化)，再沉积一层氮氧化硅，之后再次进行全面平坦化(可以采用化学机械研磨工艺实现平坦化)，从而形成硬掩膜。采用由非晶碳和氮氧化硅组成的硬掩膜，可以提高曝光定义质量，进而提高刻蚀质量和精度。
所述采用刻蚀工艺在所述目标通孔的顶端刻蚀出通孔扩展区，可以是一次刻蚀形成，也可以通过分阶段刻蚀实现，例如，首先进行通孔扩展区氮氧化硅膜的刻蚀，然后刻蚀非晶碳，再深入刻蚀一部分保护层，形成通孔扩展区，最后去除剩余的氮氧化硅和非晶碳，即可得到如图6所示的形成通孔扩展区后的三维存储结构。
步骤S102：在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫。
在形成目标通孔和通孔扩展区后，即可通过填充金属的方式形成接触线和接触垫，所述在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫，可以包括：
向所述目标通孔和所述通孔扩展区中填充金属，所述金属在所述目标通孔中形成接触线并在所述通孔扩展区中形成接触垫。
其中，所述金属可以通过沉积工艺进行填充，所述金属可以采用钨等材料。如图7所示，其示出了本发明实施例所提供的一种形成接触垫后的三维存储结构的示意图，其中，接触线包括台阶区接触线和***电路接触线，每个接触线的顶部均形成了一个接触垫，该接触垫的截面积要大于所述接触线的截面积，这样，在后续形成金属连线的制程中，形成的垂直通路即使无法与接触线对齐，也可以着陆到所述接触垫上，从而提高连线的成功率和质量。
步骤S103：基于所述接触垫形成与所述接触线连接的金属连线。
在形成接触垫后，即可开始制作金属连线，制作金属连线的方法可以使用现有技术中提供的任意一种方法，本发明实施例不做具体限定，例如，通过光刻刻蚀等工艺形成垂直通路和水平通路，并在所述垂直通路和水平通路中填充金属形成金属连线，其中，所述垂直通路需要与对应接触线的接触垫连接。容易理解的是，由于层叠区是核心存储部件，因此，在光刻工艺中，采用层叠区的通道为光刻版的对版基准。
请参考图8，其示出了本发明实施例所提供的一种形成金属连线后的三维存储结构的示意图，如图所示，本发明实施例通过在目标通孔的顶端形成通孔扩展区，并在所述通孔扩展区中形成接触垫，即可利用所述接触垫扩大接触线的接触窗口，使得在形成金属连线的过程中，垂直通路可以兼容错位影响而良好地着陆到接触垫上，从而可以提高连线的质量和成功率，进而提高最终生成的三维存储器的成品率和质量。
在上述实施例中，提供了一种三维存储结构的制作方法，相应的，本发明还提供了一种根据上述三维存储结构连线方法制作而成的三维存储结构，下面结合附图对本发明实施例提供的三维存储结构进行说明，由于所述三维存储结构是根据前述三维存储结构连线方法制作而成的，两者属于相同的发明构思，因此，部分内容不再赘述，请参考上述三维存储结构连线方法的实施例进行理解。
请参考图9，其示出了本发明实施例提供的一种三维存储结构的结构示意图，如图所示，所述三维存储结构中设有目标通孔，所述目标通孔的顶部设有通孔扩展区；
所述目标通孔中设有接触线11，所述通孔扩展区中设有接触垫12；
所述接触线11通过所述接触垫12与上方的金属连线13连接。
在本发明实施例的一个实施方式中，所述目标通孔可以包括：台阶区通孔和/或***电路通孔。
本发明实施例提供的三维存储结构，与本发明提供的三维存储结构连线方法具有相同的有益效果，相较于现有技术，具有较高的成品率和质量。
本发明还提供了一种三维存储器，所述三维存储器中设置有本发明提供的三维存储结构，并根据所述三维存储结构封装而成，所述三维存储器还可以设有数据接口如SATA、M.2、PCI-E、mSATA等，以便于与外部电子器件进行通信。本发明实施例提供的一种三维存储器，由于设置了本发明提供的三维存储结构，具有相同的有益效果，相较于现有技术，具有较高的成品率和质量。
本发明还提供一种电子设备，所述电子设备中设有本发明提供的上述三维存储器，所述电子设备可以是手机、台式计算机、平板电脑、笔记本电脑、服务器等任意可以存储数据的设备。本发明实施例提供的一种电子设备，由于设置了本发明提供的三维存储器，具有与所述三维存储器相同的有益效果。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“一个变更实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (10)
1.一种三维存储结构连线方法，其特征在于，包括：
形成目标通孔，以及在所述目标通孔的顶端形成通孔扩展区；
在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫；
基于所述接触垫形成与所述接触线连接的金属连线。
2.根据权利要求1所述的三维存储结构连线方法，其特征在于，所述在所述目标通孔的顶端形成通孔扩展区，包括：
采用双大马士革工艺在所述目标通孔的顶端形成通孔扩展区。
3.根据权利要求2所述的三维存储结构连线方法，其特征在于，所述采用双大马士革工艺在所述目标通孔的顶端形成通孔扩展区，包括：
在三维存储结构上表面形成硬掩膜；
通过曝光定义目标通孔的通孔扩展区；
根据曝光结果，采用刻蚀工艺在所述目标通孔的顶端刻蚀出通孔扩展区。
4.根据权利要求3所述的三维存储结构连线方法，其特征在于，所述在三维存储结构上表面形成硬掩膜，包括：
通过先后沉积非晶碳和氮氧化硅，在三维存储结构上表面形成硬掩膜。
5.根据权利要求1所述的三维存储结构连线方法，其特征在于，所述在所述目标通孔中形成接触线，以及在所述通孔扩展区中形成与所述接触线连接的接触垫，包括：
向所述目标通孔和所述通孔扩展区中填充金属，所述金属在所述目标通孔中形成接触线并在所述通孔扩展区中形成接触垫。
6.根据权利要求1至5任一项所述的三维存储结构连线方法，其特征在于，所述目标通孔包括：台阶区通孔和/或***电路通孔。
7.一种三维存储结构，其特征在于，所述三维存储结构中设有目标通孔，所述目标通孔的顶部设有通孔扩展区；
所述目标通孔中设有接触线，所述通孔扩展区中设有接触垫；
所述接触线通过所述接触垫与上方的金属连线连接。
8.根据权利要求7所述的三维存储结构，其特征在于，所述目标通孔包括：台阶区通孔和/或***电路通孔。
9.一种三维存储器，其特征在于，所述三维存储器中设置有权利要求7或8所述的三维存储结构。
10.一种电子设备，其特征在于，所述电子设备中设置有权利要求9所述的三维存储器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184323.0A CN107946237A (zh) | 2017-11-23 | 2017-11-23 | 三维存储结构连线方法、存储结构、存储器及电子设备 |
| CN201880005353.7A CN110100307B (zh) | 2017-11-23 | 2018-10-18 | 三维存储器件及其制作方法 |
| PCT/CN2018/110859 WO2019100875A1 (en) | 2017-11-23 | 2018-10-18 | Three-dimensional memory devices and fabricating methods thereof |
| TW107137156A TWI683417B (zh) | 2017-11-23 | 2018-10-22 | 三維記憶體元件及其製作方法 |
| US16/169,764 US10535669B2 (en) | 2017-11-23 | 2018-10-24 | Three-dimensional memory devices and fabricating methods thereof |
| US16/717,703 US10770468B2 (en) | 2017-11-23 | 2019-12-17 | Three-dimensional memory devices and fabricating methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711184323.0A CN107946237A (zh) | 2017-11-23 | 2017-11-23 | 三维存储结构连线方法、存储结构、存储器及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107946237A true CN107946237A (zh) | 2018-04-20 |
Family
ID=61930132
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711184323.0A Pending CN107946237A (zh) | 2017-11-23 | 2017-11-23 | 三维存储结构连线方法、存储结构、存储器及电子设备 |
| CN201880005353.7A Active CN110100307B (zh) | 2017-11-23 | 2018-10-18 | 三维存储器件及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880005353.7A Active CN110100307B (zh) | 2017-11-23 | 2018-10-18 | 三维存储器件及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (2) | CN107946237A (zh) |
| TW (1) | TWI683417B (zh) |
| WO (1) | WO2019100875A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109768049A (zh) * | 2019-01-24 | 2019-05-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| WO2019100875A1 (en) * | 2017-11-23 | 2019-05-31 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10535669B2 (en) | 2017-11-23 | 2020-01-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111024739A (zh) * | 2019-12-31 | 2020-04-17 | 长江存储科技有限责任公司 | 透射电子显微镜图像畸变的表征方法及表征装置 |
| WO2023000515A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111066146A (zh) | 2019-11-22 | 2020-04-24 | 长江存储科技有限责任公司 | 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法 |
| WO2021097796A1 (en) | 2019-11-22 | 2021-05-27 | Yangtze Memory Technologies Co., Ltd. | Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same |
| WO2021184287A1 (en) | 2020-03-19 | 2021-09-23 | Yangtze Memory Technologies Co., Ltd. | Method for forming contact structures in three-dimensional memory devices |
| CN114078850A (zh) * | 2020-08-12 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
| US11610842B2 (en) * | 2020-12-02 | 2023-03-21 | Macronix International Co., Ltd. | Memory device and method of manufacturing the same |
| KR20220118742A (ko) * | 2021-02-19 | 2022-08-26 | 삼성전자주식회사 | 반도체 장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904559A (en) * | 1996-03-06 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional contact or via structure with multiple sidewall contacts |
| CN101919046A (zh) * | 2007-12-31 | 2010-12-15 | 桑迪士克3D有限责任公司 | 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置 |
| CN101981689A (zh) * | 2008-03-26 | 2011-02-23 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN103165619A (zh) * | 2011-12-19 | 2013-06-19 | 爱思开海力士有限公司 | 半导体器件的电容器和寄存器、存储***及制造方法 |
| CN103369873A (zh) * | 2012-04-06 | 2013-10-23 | 南亚科技股份有限公司 | 封装结构与重布层基板以及其形成方法 |
| CN105321952A (zh) * | 2014-06-23 | 2016-02-10 | 三星电子株式会社 | 三维半导体存储装置及其制造方法 |
| CN105655368A (zh) * | 2016-01-15 | 2016-06-08 | 中国科学院上海微***与信息技术研究所 | 一种三维堆叠相变存储阵列器件及其制备方法 |
| CN106098693A (zh) * | 2015-04-29 | 2016-11-09 | 爱思开海力士有限公司 | 三维半导体器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101502585B1 (ko) * | 2008-10-09 | 2015-03-24 | 삼성전자주식회사 | 수직형 반도체 장치 및 그 형성 방법 |
| US9230987B2 (en) * | 2014-02-20 | 2016-01-05 | Sandisk Technologies Inc. | Multilevel memory stack structure and methods of manufacturing the same |
| US9449983B2 (en) * | 2013-12-19 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof |
| CN106206447A (zh) * | 2015-05-05 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 3d nand器件的形成方法 |
| US9449986B1 (en) * | 2015-10-13 | 2016-09-20 | Samsung Electronics Co., Ltd. | 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings |
| CN106847820B (zh) * | 2017-03-07 | 2018-10-16 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN107946237A (zh) * | 2017-11-23 | 2018-04-20 | 长江存储科技有限责任公司 | 三维存储结构连线方法、存储结构、存储器及电子设备 |
-
2017
- 2017-11-23 CN CN201711184323.0A patent/CN107946237A/zh active Pending
-
2018
- 2018-10-18 CN CN201880005353.7A patent/CN110100307B/zh active Active
- 2018-10-18 WO PCT/CN2018/110859 patent/WO2019100875A1/en active Application Filing
- 2018-10-22 TW TW107137156A patent/TWI683417B/zh active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904559A (en) * | 1996-03-06 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional contact or via structure with multiple sidewall contacts |
| CN101919046A (zh) * | 2007-12-31 | 2010-12-15 | 桑迪士克3D有限责任公司 | 采用双金属镶嵌工艺和压印光刻形成三维存储器阵列中的存储器线和通路的方法和装置 |
| CN101981689A (zh) * | 2008-03-26 | 2011-02-23 | 株式会社东芝 | 半导体存储器及其制造方法 |
| CN103165619A (zh) * | 2011-12-19 | 2013-06-19 | 爱思开海力士有限公司 | 半导体器件的电容器和寄存器、存储***及制造方法 |
| CN103369873A (zh) * | 2012-04-06 | 2013-10-23 | 南亚科技股份有限公司 | 封装结构与重布层基板以及其形成方法 |
| CN105321952A (zh) * | 2014-06-23 | 2016-02-10 | 三星电子株式会社 | 三维半导体存储装置及其制造方法 |
| CN106098693A (zh) * | 2015-04-29 | 2016-11-09 | 爱思开海力士有限公司 | 三维半导体器件 |
| CN105655368A (zh) * | 2016-01-15 | 2016-06-08 | 中国科学院上海微***与信息技术研究所 | 一种三维堆叠相变存储阵列器件及其制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019100875A1 (en) * | 2017-11-23 | 2019-05-31 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10535669B2 (en) | 2017-11-23 | 2020-01-14 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| US10770468B2 (en) | 2017-11-23 | 2020-09-08 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN109768049A (zh) * | 2019-01-24 | 2019-05-17 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| CN111024739A (zh) * | 2019-12-31 | 2020-04-17 | 长江存储科技有限责任公司 | 透射电子显微镜图像畸变的表征方法及表征装置 |
| WO2023000515A1 (zh) * | 2021-07-19 | 2023-01-26 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201937698A (zh) | 2019-09-16 |
| CN110100307A (zh) | 2019-08-06 |
| CN110100307B (zh) | 2021-08-03 |
| TWI683417B (zh) | 2020-01-21 |
| WO2019100875A1 (en) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107946237A (zh) | 三维存储结构连线方法、存储结构、存储器及电子设备 | |
| CN102422421B (zh) | 磁性隧道结装置及制造 | |
| TW523831B (en) | Semiconductor device and a process for designing a mask | |
| US10163792B2 (en) | Semiconductor device having an airgap defined at least partially by a protective structure | |
| US10347821B2 (en) | Electrode structure for resistive memory device | |
| US20080315365A1 (en) | Method for designing dummy pattern, exposure mask, semiconductor device, method for manufacturing semiconductor device, and storage medium | |
| US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
| CN106463615B (zh) | 用于磁性隧道结器件的抗蚀刻保护涂层 | |
| CN107924994A (zh) | 用于存储器器件的金属化工艺 | |
| CN104051379A (zh) | 具有超薄介电层的无焊内建层（bbul）半导体封装 | |
| CN104377183B (zh) | 用于多层金属布局的金属焊盘偏移 | |
| JP2008004724A (ja) | 半導体装置及びその製造方法 | |
| CN102341910A (zh) | 用于金属-氧化物-金属电容器的高电容绝缘体的选择性制造 | |
| CN107946306A (zh) | 三维存储结构制作方法、存储结构、存储器及电子设备 | |
| US11889772B2 (en) | Methods for forming memory devices, and associated devices and systems | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| CN102290330A (zh) | 一种电容结构的形成方法 | |
| CN102339789A (zh) | 金属互连结构的形成方法 | |
| US20200168473A1 (en) | Semiconductor packages and methods of fabricating the same | |
| CN108231599B (zh) | 改善晶片表面平坦均匀性的方法 | |
| CN103165412A (zh) | 晶圆表面凹陷缺陷的处理方法 | |
| KR100935726B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| CN103066094B (zh) | 一种用金属硬掩膜制造影像传感器的方法 | |
| CN116544179A (zh) | 一种高精度布线制作方法 | |
| JPH0250477A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180420 |