WO2007094123A1 - 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 - Google Patents

多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 Download PDF

Info

Publication number
WO2007094123A1
WO2007094123A1 PCT/JP2006/325805 JP2006325805W WO2007094123A1 WO 2007094123 A1 WO2007094123 A1 WO 2007094123A1 JP 2006325805 W JP2006325805 W JP 2006325805W WO 2007094123 A1 WO2007094123 A1 WO 2007094123A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
multilayer ceramic
ceramic
pedestal
resin
Prior art date
Application number
PCT/JP2006/325805
Other languages
English (en)
French (fr)
Inventor
Masato Nomiya
Norio Sakai
Mitsuyoshi Nishide
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2008500410A priority Critical patent/JP4858538B2/ja
Priority to CN2006800526345A priority patent/CN101371352B/zh
Publication of WO2007094123A1 publication Critical patent/WO2007094123A1/ja
Priority to US12/165,700 priority patent/US7595997B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Definitions

  • Multilayer ceramic electronic component Multilayer ceramic substrate, and method of manufacturing multilayer ceramic electronic component
  • the present invention relates to a multilayer ceramic electronic component, a multilayer ceramic substrate, and a method for manufacturing a multilayer ceramic electronic component.
  • MCM multi-chip module
  • VLSI and ULSI are mounted on a ceramic substrate.
  • ceramic multilayer substrates with three-dimensionally arranged wiring conductors are widely used in order to increase the mounting density of LSIs and to ensure electrical connection between LSIs.
  • This ceramic multilayer substrate is formed by laminating a plurality of ceramic layers, and is provided with wiring conductors for circuit configuration on the surface or inside thereof.
  • mobile communication terminals such as devices
  • the demand for high-functional and high-density mounting has become strict, and further miniaturization is required.
  • the demand for impact resistance of products using ceramic multilayer substrates is increasing due to their applications.
  • a semiconductor element is formed on a conductor pattern (bump) 52 formed on a substrate 51 using via electrodes or printed electrodes.
  • Mounting method in which a solder ball 54 provided on 53 is melt-bonded and thermosetting resin 55 is filled between the substrate 51 and the semiconductor element 53 as an impact relaxation layer in order to improve impact resistance. Is proposed! (Patent Document 1).
  • Such a mounting method or mounting structure is effective in improving impact resistance, and can contribute to improvement in impact resistance of a product using a ceramic multilayer substrate. If the structure is to be adopted, the size of the solder ball 54 will be reduced in order to reduce the size of the product. In addition, it is necessary to further reduce the gap between solder balls.
  • the electrode bonding area (bump area) for ensuring conductivity is reduced, and at the same time, the thermosetting resin filled between the substrate 51 and the semiconductor element 53 is reduced.
  • the thickness of the oil (impact mitigating layer) 55 is reduced, and even with a ceramic multilayer substrate having a mounting structure as in Patent Document 1, a situation in which impact resistance is insufficient has arisen.
  • an electrode 62 formed on the back surface of a semiconductor element 61 is flush with a tip portion formed of a conductive adhesive.
  • a multilayer wiring board 64 having a plurality of protruding electrodes 63 whose levels are adjusted to the surface the electrode 62 of the semiconductor element 61 and the tip of the protruding electrode 63 are electrically bonded, and the semiconductor
  • a mounting structure semiconductor device in which a gap between the element 61 and the multilayer wiring board 64 is filled with a shrinkable insulating resin layer 65 (Patent Document 2).
  • Patent Document 1 Japanese Utility Model Publication No. 4 99834
  • Patent Document 2 Japanese Patent Laid-Open No. 11-26631
  • the present invention solves the above-mentioned problems, and is excellent in impact resistance, miniaturization compatibility, good dimensional accuracy, and highly reliable multilayer ceramic electronic component, multilayer ceramic substrate, And it aims at providing the manufacturing method of a multilayer ceramic electronic component.
  • the multilayer ceramic electronic component of claim 1 of the present application includes a ceramic base layer and a shrinkage suppression layer for suppressing the shrinkage of the ceramic base layer in the planar direction.
  • a surface-mounted electronic component connected to the one end face of the via-hole conductor exposed on the surface of the pedestal portion via a conductive bonding material
  • the multilayer ceramic electronic component of claim 2 has the same composition as the resin in the pedestal portion between the surface mount electronic component and the pedestal portion in the configuration of the invention of claim 1. It is characterized by being filled with rosin! /
  • a conductive bonding material is provided on the one side end surface of the via-hole conductor exposed on the surface of the pedestal portion.
  • the surface-mounted electronic components connected via the semiconductor device are semiconductor elements.
  • the pedestal portion of the first main surface of the multilayer ceramic body is not provided.
  • the region is also characterized in that surface-mounted electronic components are mounted.
  • the multilayer ceramic electronic component of claim 5 is the structure according to any one of claims 1 to 4, wherein the via-hole conductor is provided so as to penetrate the pedestal portion, The other end face that is not exposed on the surface of the part is connected to the conductor pattern of the multilayer ceramic body.
  • the shrinkage suppression layer is disposed on the first main surface of the multilayer ceramic body. It is characterized by being established! / [0018] Furthermore, in the multilayer ceramic electronic component of claim 7, in the configuration of any one of claims 1 to 6, the surface mount type electronic component mounted on the pedestal portion has an area of the pedestal portion. It is smaller than the area.
  • the multilayer ceramic electronic component of claim 8 is characterized in that, in the structure of any one of claims 1 to 7, the thickness of the pedestal portion is 30 to 150 m.
  • the multilayer ceramic electronic component of claim 9 has the ceramic substrate layer force low-temperature sintered ceramic as a main component in the structure of any one of claims 1 to 8, and the shrinkage suppression layer However, it is characterized by comprising, as a main component, a hardly sinterable ceramic that is not substantially sintered at the sintering temperature of the low-temperature sintered ceramic.
  • the non-metallic inorganic powder constituting the pedestal portion constitutes the ceramic base material layer. It is characterized by being a ceramic powder that does not substantially sinter at the sintering temperature of the ceramic.
  • a multilayer ceramic body formed by laminating a ceramic base layer and a shrinkage suppression layer for suppressing shrinkage in the planar direction of the ceramic base layer, and having a predetermined conductor pattern;
  • the method for producing a multilayer ceramic electronic component of claim 12 comprises:
  • An unsintered multilayer ceramic body having a predetermined conductor pattern, in which an unsintered ceramic base layer and a shrinkage suppression layer for suppressing shrinkage in the planar direction of the unsintered ceramic base layer are laminated.
  • the pedestal portion mainly composed of the non-metallic inorganic powder with the resin between the pedestal portion and the surface mount electronic component, and curing the resin.
  • the multilayer ceramic electronic component of claim 1 of the present application is formed by stacking a ceramic base layer and a shrinkage suppression layer, and is provided on one of the first main surfaces of the multilayer ceramic body having a predetermined conductor pattern.
  • a pedestal part including non-metallic inorganic powder and a resin, and at least fixed to the first main surface by the resin is provided, and one end face is exposed on the surface of the pedestal part.
  • a via-hole conductor is disposed on the pedestal, and a surface-mount type electronic component such as a semiconductor element is bonded to the one end face of the via-hole conductor exposed on the surface of the pedestal via a conductive bonding material. Therefore, it is possible to provide a highly reliable multilayer ceramic electronic component having excellent impact resistance and compatibility with downsizing, and good dimensional accuracy.
  • the pedestal since the pedestal has a structure in which an assembly of non-metallic inorganic powder is impregnated with a resin, the base is fixed to the first main surface of the multilayer ceramic body by at least the resin.
  • One side of the via hole conductor (columnar electrode) arranged so that the end surface on one side is exposed to the surface of the pedestal, and has excellent bonding strength to the multilayer ceramic body with high mechanical strength Since the surface mount type electronic components are bonded to the end face via, for example, a conductive bonding material such as solder, the surface mount type electronic components are securely bonded to the multilayer ceramic body via the pedestal.
  • the pedestal portion prevents the impact from being transmitted to the joint between the surface mount electronic component and the conductive joint material, thereby increasing the impact.
  • the pedestal portion fixed to the first main surface for example, an unfired ceramic molded body arranged on the first main surface of the multilayer ceramic body is heat-treated to sinter the main portion or a part thereof. Or, it is impregnated with a coagulant resin in an aggregate of ceramic powders that are non-metallic inorganic powders, that is, porous ceramics that are not sintered substantially but maintain a predetermined shape.
  • a coagulant resin in an aggregate of ceramic powders that are non-metallic inorganic powders, that is, porous ceramics that are not sintered substantially but maintain a predetermined shape.
  • the ceramic constituting the pedestal when the ceramic constituting the pedestal is sintered together with the ceramic constituting the multilayer ceramic body, the ceramic constituting the pedestal and the multilayer ceramic body not only by the adhesive strength of the above-mentioned resin are used. In some cases, the pedestal is fixed to the multilayer ceramic body due to the fixing force of the ceramic constituting the substrate.
  • the via hole conductor force is disposed (embedded) on the pedestal portion so that one end face thereof is exposed, so that the via hole conductor is formed as compared with the case where the entire via hole conductor is exposed. It is possible to reduce the conductor diameter, improve the aspect ratio, which is the ratio of the height and diameter of the via-hole conductor (height Z diameter), reduce the distance between adjacent via-hole conductors (columnar electrodes), etc. It is possible to prevent the via hole conductor from falling down when mounting electronic components, and it is possible to reduce the size and improve the reliability of the product.
  • a surface-mounted electronic component is joined to the one end face of the via-hole conductor exposed on the surface of the pedestal part via a conductive joining material such as solder. Therefore, it is possible for the conductive bonding material, such as solder, used for bonding to surface mount electronic components to contact the via-hole conductor and not to contact the multilayer ceramic body. Even when a shrinkage suppression layer is provided on the surface of the ceramic body, it is found that unnecessary tensile stress is generated between the shrinkage suppression layer and the surface mount electronic component due to the mounting of the surface mount electronic component. It becomes possible to suppress and prevent.
  • the multilayer ceramic electronic component of the present invention includes a shrinkage suppression layer in the element body. Therefore, the distortion of the element body is small. As a result, it is possible to provide a multilayer ceramic electronic component with good dimensional accuracy and high reliability.
  • examples of the surface mount electronic component mounted on the pedestal include transistors, ICs, LSIs, etc., but the structure of the multilayer ceramic electronic component of the present invention has a high density.
  • Narrow gap iZo terminals are suitable for the mounting structure of surface mount electronic components that have many in the same plane.
  • BGA Bit Grid Army
  • connection type large semiconductor elements such as IC and LSI are bare chip.
  • the resin having the same composition as the resin in the pedestal portion is provided between the surface mount electronic component and the pedestal portion.
  • the resin layer between the surface mount type electronic component and the pedestal part with high affinity with the resin that constitutes the pedestal part is provided between the surface mount electronic component and the pedestal portion.
  • a conductive bonding material is interposed on one end face of the via-hole conductor exposed on the surface of the pedestal portion.
  • the first main surface of the multilayer ceramic body is not provided with a pedestal portion.
  • surface-mounted electronic components it is possible to obtain a smaller, high-performance multilayer ceramic electronic component with a higher component mounting density.
  • This surface-mount electronic component has fewer ⁇ terminals than passive components such as chip capacitors, chip resistors, chip thermistors, chip inductors, etc. Please, there.
  • the via-hole conductor is disposed so as to penetrate the pedestal portion, and the surface of the pedestal portion
  • the surface mount type electronic component is electrically connected to the conductor pattern of the multilayer ceramic body through the via-hole conductor.
  • a shrinkage suppression layer is disposed on the first main surface of the multilayer ceramic body. Therefore, it is possible to more reliably suppress and prevent shrinkage in the planar direction of the multilayer ceramic body during the firing process, and to obtain a multilayer ceramic body with high mechanical strength, resulting in good dimensional accuracy. Thus, it becomes possible to provide a highly reliable multilayer ceramic electronic component. That is, when the shrinkage suppression layer is also disposed on the first main surface which is the surface of the multilayer ceramic body, On the other hand, compressive stress is generated by the ceramic layer, and conversely, tensile stress for non-shrinkage is generated from the shrinkage suppression layer to the ceramic layer.
  • the strength of the ceramic substrate is greater when a compressive stress is applied to the surface of the ceramic substrate. Therefore, from the viewpoint of improving the strength of the multilayer ceramic body, it is preferable that the shrinkage suppression layer is also located on the first main surface side which is the surface of the multilayer ceramic body.
  • the surface mounting of a semiconductor element or the like mounted on the pedestal portion in the area of the pedestal portion is expanded by making it smaller than the area of the type electronic parts. As a result, it is possible to obtain a small-sized, high-density and highly reliable multilayer ceramic electronic component on which more surface-mounted electronic components are mounted.
  • the pedestal has a thickness in the range of 30 to 150 m.
  • the thickness of the pedestal is less than 30 / zm, the impact force during dropping will tend to concentrate on the joint between the pedestal and the ceramic body. If the thickness of the pedestal exceeds 150 m, it will be difficult to sufficiently fill the gap between the surface mount electronic component such as a semiconductor element and the pedestal. Therefore, it is not preferable. Therefore, the thickness of the pedestal is preferably in the range of 30 to 150 m.
  • a ceramic base layer mainly composed of a low-temperature sintered ceramic is used.
  • a shrinkage-inhibiting layer composed mainly of a non-sintering ceramic that does not substantially sinter at the sintering temperature of the low-temperature sintered ceramic it causes contraction in the plane direction at a relatively low temperature. It is possible to provide a multilayer ceramic electronic component that can be surely fired without fail and can realize excellent characteristics while reducing the manufacturing cost.
  • a ceramic base material layer is used as the nonmetallic inorganic powder constituting the pedestal portion.
  • the pedestal and the multilayer ceramic body can be fired at the same time.
  • the unsintered layer does not collapse in the aggregate of the ceramic powder that is not fired substantially, there is a void of a certain degree. Thus, it is possible to easily infiltrate the fat and oil, and to make the present invention more effective.
  • the multilayer ceramic substrate of claim 11 is formed by laminating a ceramic base layer and a shrinkage suppression layer, and a part of the first main surface of the multilayer ceramic body having a predetermined conductor pattern.
  • a pedestal portion is provided in the region so as to include a non-metallic inorganic powder and a resin, and at least a pedestal portion fixed to the first main surface by the resin and having one end face exposed on the surface of the pedestal part.
  • surface mounting of a semiconductor element or the like is performed on one end face of the via hole conductor exposed on the surface of the pedestal part via a conductive bonding material. Desired by joining type electronic parts It becomes possible to efficiently produce a multilayer ceramic electronic component having the above characteristics.
  • the surface of a semiconductor element or the like is provided on one end face of the via-hole conductor exposed on the surface of the pedestal portion via a conductive bonding material. It is possible to obtain a highly reliable multilayer ceramic electronic component that is excellent in impact resistance and miniaturization, and has good dimensional accuracy, with mounted electronic components joined.
  • a non-sintered ceramic base material layer and a shrinkage suppression layer for suppressing the shrinkage in the planar direction of the non-sintered ceramic base material layer are stacked.
  • a via hole conductor which is mainly composed of non-metallic inorganic powder and has one end face exposed on the surface thereof in a part of the first main surface of the unfired multilayer ceramic body having a predetermined conductor pattern.
  • Surface mount electronic components such as semiconductor devices Resin is filled as an impact resistant layer between the base and the base, and it is possible to efficiently produce highly reliable multilayer ceramic electronic components with excellent impact resistance and miniaturization, and good dimensional accuracy. Can do.
  • FIG. 1 is a diagram showing a configuration of a multilayer ceramic electronic component (multilayer ceramic substrate) according to Example 1 of the present invention.
  • FIG. 2 (a) is a diagram showing a configuration of a main part of the multilayer ceramic electronic component of FIG. 1, and (b) is a diagram further enlarging the main part of (a).
  • FIG. 3 is a diagram showing a step of a method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 4 is a diagram showing another process of the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 5 is a diagram showing still another process of the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 6 is a diagram showing still another process of the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 7 is a diagram showing still another process of the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 8 is a view showing a state in which a multilayer ceramic electronic component is manufactured by the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIGS. 9 (a) to 9 (e) are views for explaining a method of forming a pedestal portion constituting the multilayer ceramic electronic component of Example 1.
  • FIG. 9 (a) to 9 (e) are views for explaining a method of forming a pedestal portion constituting the multilayer ceramic electronic component of Example 1.
  • FIG. 10 is a diagram schematically showing a sample prepared for examining the impact resistance of a multilayer ceramic electronic component manufactured by the method for manufacturing a multilayer ceramic electronic component according to Example 1 of the present invention.
  • FIG. 11 is a diagram showing a conventional method for mounting a semiconductor device or the like.
  • FIG. 12 is a view showing another conventional semiconductor device mounting structure.
  • the present invention it is desirable to use a low-temperature sintered ceramic raw material powder as the first ceramic material constituting the ceramic base layer.
  • the low-temperature sintered ceramic raw material powder can be fired simultaneously with low-resistance Ag, Cu, etc., and can realize multilayer ceramic electronic parts with excellent high-frequency characteristics.
  • the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer)
  • the sintering temperature of the ceramic constituting the ceramic substrate layer such as alumina, zirconia, or silica
  • the second ceramic layer is compared to the first ceramic layer in the firing process. Demonstrates the function of suppressing shrinkage in the planar direction.
  • the same material as the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer) is used as the nonmetallic inorganic powder material constituting the pedestal portion.
  • the same material as the second ceramic material constituting the shrinkage suppression layer that is, the second ceramic layer
  • various ceramic green sheets having different compositions from the ceramic material constituting the second ceramic layer can be used as the nonmetallic inorganic powder material constituting the pedestal portion.
  • a non-metallic inorganic component such as glass may be included in a ceramic material that is not sintered when the first ceramic layer is fired.
  • the ceramic powder is fixed by the glass by firing, and the strength of the pedestal is reduced. This is preferable because it can be greatly improved.
  • the strength of the pedestal part may be insufficient and handling properties may be poor. Further, if the content of the glass material exceeds 50 parts by weight, there is a case where voids are not sufficiently generated in the pedestal part due to firing, and impregnation of the resin may be hindered.
  • the force depending on the type and composition of the glass material The glass material content is usually more preferably in the range of 1 to 15 parts by weight.
  • additives that can generate a liquid phase by firing for example, alkali metal oxides, alkaline earth metal oxides, boron oxide, etc. in addition to or instead of glass materials.
  • the product is added in the range of 0.1 to 10 parts by weight!
  • the pedestal portion via-hole conductor disposed in the pedestal portion preferably has a diameter in the range of 50 to 120 ⁇ m.
  • the height of the pedestal portion via-hole conductor is controlled by the thickness of the pedestal portion, and is usually in the range of 30 to 150 / ⁇ ⁇ according to the thickness of the pedestal portion.
  • At least one of the via-hole conductor and the conductor pattern may be formed on the ceramic base layer or the shrinkage suppression layer.
  • the ceramic base material layer is mainly composed of low-temperature sintered ceramic raw material powder
  • the main constituent materials of the via hole conductor and conductor pattern are made of Ag, Au, Cu power with excellent high-frequency characteristics.
  • the material selected is preferably a configuration of a pedestal via-hole conductor disposed in the pedestal It can be used as a material.
  • the second ceramic material constituting the shrinkage suppression layer is a part of the first ceramic material that has softly flowed and permeated from the first ceramic layer.
  • the second ceramic layer is solidified and the first ceramic layer and the second ceramic layer are bonded together.
  • the first ceramic material includes a softening fluid component that softly flows and permeates the second ceramic layer.
  • the softening fluid component to be included in the first ceramic material is a softening point of 700 to 800.
  • Particularly suitable softening flowable powders include SiO, B 2 O, GeO, ZrO, Al 2 O 3 and P 2 O.
  • Examples thereof include glass powders containing at least one inorganic oxide of 2 2 3 2 2 2 3 2 3 and V 2 O. This
  • These oxides act as network-forming oxides of the glass component.
  • the low-temperature sintered ceramic raw material powder as the first ceramic material is desirably a non-glass low-temperature sintered ceramic raw material powder. That is, according to the present invention, by selecting a ceramic material having a composition that generates a liquid phase component (glass component) during firing, such as a non-glass low-temperature sintered ceramic, Even when not contained, the shrinkage suppression layer can be sufficiently densified.
  • the thickness of the first ceramic layer as the ceramic base layer is preferably in the range of 10 m to L00 m after firing! /.
  • the shrinkage suppression layer that is, the second ceramic layer
  • the second ceramic layer can be effectively suppressed from shrinkage in the firing step, which is preferable.
  • the thickness of the shrinkage suppression layer is preferably in the range of 0.5 to 50 / zm. Shrinkage suppression If the thickness of the layer is within such a range, the binding force to the ceramic base layer can be sufficiently exerted. The more preferable thickness of the shrinkage suppression layer is in the range of 1 to 10 m.
  • FIG. 1 is a cross-sectional view showing the overall structure of a multilayer ceramic substrate, which is a multilayer ceramic electronic component according to an embodiment of the present invention.
  • FIG. 2 (a) is a multilayer ceramic in the multilayer ceramic electronic component of FIG.
  • Fig. 2 (b) is a partially enlarged view of the area where the mounted components are mounted on the board.
  • Fig. 2 (b) is an enlarged view of a part of the pedestal that constitutes the multilayer ceramic electronic component that works in one embodiment of the present invention It is a schematic sectional drawing shown.
  • the multilayer ceramic electronic component A (multilayer ceramic substrate 10) of Example 1 includes a first ceramic layer 1 that is a ceramic base layer, and main surfaces of the first ceramic layer.
  • a second ceramic layer 2 which is a shrinkage suppression layer disposed so as to be in contact with each other and disposed to suppress shrinkage in the planar direction of the ceramic base material layer in the firing step, and the first ceramic layer 1 and the first ceramic layer 1
  • an in-plane conductor 3 which is a conductor pattern formed between the two ceramic layers 2.
  • the outer conductor 5 and the terminal electrode 6 are formed on the surface of the multilayer ceramic body 4 having the first and second ceramic layers 1 and 2 and the inner in-plane conductor 3, and the first ceramic A via-hole conductor 7 is formed so as to penetrate the layer 1 and / or the second ceramic layer 2.
  • the internal in-plane conductors 3 arranged in different layers, or the internal in-plane conductor 3 and the external electrode 5 or the terminal electrode 6 are electrically connected to each other via the via-hole conductor 7 as necessary. Yes.
  • the multilayer ceramic electronic component A of Example 1 includes an upper surface (first main surface) of a multilayer ceramic body 4 including first and second ceramic layers 1 and 2 and an inner in-plane conductor 3. 14 in a part of the base 11 made of a material containing non-metallic inorganic powder 21 (Fig. 2 (b)) and resin 22 (Fig. 2 (b)), i.e. A pedestal part 11 in which an aggregate of metal-inorganic powders 21 is fixed to the first main surface 14 by a resin 22 is provided.
  • One end face (upper end face) 17a of the pedestal part 11 is Exposed on the upper surface side, and the other side end face 17b
  • a pedestal via-hole conductor 17 is provided so as to be connected to the inner in-plane conductor 3 via the via-hole conductor 7 disposed in 4.
  • a semiconductor element 13 is disposed as a surface-mount electronic component.
  • the semiconductor element 13 is connected to the pedestal portion 11 via a solder 15 that is a conductive bonding material. It is electrically connected to the pedestal via-hole conductor 17 disposed in
  • a resin layer 16 filled with a resin having the same composition as the resin used for the base part 11 is disposed in the gap between the base part 11 and the semiconductor element 13.
  • the first ceramic layer 1 is formed by sintering the first ceramic material, and dominates the substrate characteristics of the multilayer ceramic substrate 10.
  • the thickness of the first ceramic layer 1 is preferably in the range of 10 / z m to LOO m after firing.
  • the thickness of the first ceramic layer 1 is not necessarily limited to the above range, but is less than the thickness at which the shrinkage can be suppressed by the shrinkage suppression layer (that is, the second ceramic layer) 2. It is preferable to have a thickness of. Further, the thickness of the first ceramic layer 1 is not necessarily the same for each layer.
  • the first ceramic material a material in which a part (for example, a glass component) permeates the second ceramic layer 2 during firing is used.
  • LTCC low temperature firing, which can be fired at a relatively low temperature, for example, 1000 ° C or less, can be simultaneously fired with a low melting point metal conductor such as silver or copper.
  • Ceramic; Low Temperature Co-fired Ceramic is preferably used.
  • a glass ceramic in which alumina and borosilicate glass are mixed, or a Ba—A1-Si—O ceramic that generates a glass component during firing can be used.
  • the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer) 2 is solidified by a part (glass component) of the first ceramic material that has penetrated from the first ceramic layer 1. As a result, the second ceramic layer is solidified and the first ceramic layer 1 and the second ceramic layer 2 are joined.
  • the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer) 2
  • alumina, zirconium, silica, or the like can be used as the second ceramic material constituting the shrinkage suppression layer.
  • the second ceramic layer 2 is compared with the first ceramic layer 1 in the firing process. In the plane direction Demonstrates the ability to suppress shrinkage.
  • the second ceramic layer 2 is fixed and bonded to the first ceramic layer 1 when a part of the first ceramic material penetrates. Therefore, strictly speaking, the thickness of the second ceramic layer 2 is 1 ⁇ ⁇ after firing, although it depends on the state of the first ceramic layer 1 and the second ceramic layer 2, the binding force, and the firing conditions. It is preferably in the range of 10 / ⁇ m.
  • the second ceramic layer 2 may contain a glass component that serves as a fixing member for the second ceramic layer as long as the second ceramic layer does not cause shrinkage behavior during firing. .
  • a glass component it is desirable to use a glass component added to the first ceramic layer 1 or a glass having almost the same yarn as the glass component formed in the first ceramic layer 1 during firing. .
  • Example 1 a Ba—Al—Si—O-based ceramic material was used as the first ceramic layer 1, and alumina was used as the ceramic material constituting the second ceramic layer 2.
  • the thickness of the first ceramic layer 1 was adjusted to 50 / z m after firing, and the thickness of the second ceramic layer 2 was adjusted to 5 m after firing.
  • each conductor portion such as the inner in-plane conductor 3, the outer conductor 5, and the terminal electrode 6, any conductive component that can be fired simultaneously with the first ceramic layer 1 is used. It is possible to use various known materials. Specifically, Cu, Ag, Ni, Pd, and oxides and alloys thereof can be used. In Example 1, the conductor portion was formed using a material containing a Cu component as a main component (for example, a conductive paste containing Cu powder as a conductive component).
  • the pedestal 11 is made of a non-metallic inorganic powder that does not sinter at the firing temperature of the first ceramic material (e.g., a ceramic powder such as alumina, zirconium, or GaN) as a main component, for example, Prepare a via-hole conductor mainly composed of Ag or Cu, and place it in a predetermined position on the unfired multilayer ceramic body 4 as shown in Fig. 5. It can be formed by firing together with the element body 4.
  • the thickness of the pedestal 11 is preferably set to a range of 30 to 150 / ⁇ ⁇ after firing.
  • the pedestal portion 11 (the pedestal portion before firing) to be disposed on the first main surface 14 of the unfired multilayer ceramic body 4 can be manufactured by, for example, a method described below.
  • a non-metallic inorganic powder that does not sinter at the firing temperature of the green sheet for forming the pedestal, for example, the first ceramic material, on the carrier film 31 for example,
  • a green sheet 32 mainly composed of a ceramic powder such as alumina, zirconium, or GaN for example, after forming a green sheet 32 mainly composed of a ceramic powder such as alumina, zirconium, or GaN, as shown in FIG. 9 (b), laser processing is performed at a predetermined position on the green sheet 32, for example. Through holes 33 for arranging via-hole conductors are formed by the method.
  • a green sheet mainly composed of alumina was used as the green sheet for forming the pedestal.
  • the through-hole 33 is filled with a conductive paste 34.
  • the conductive pastes 34 filled in the through holes 33 may be short-circuited. Therefore, as shown in FIG. The surface of the top 32 is ground, and the conductive paste 34 and the green sheet 32 covering the surface are partially removed and the top surface is flattened. As a result, as shown in FIG. 9 (e), a pedestal portion (unfired pedestal portion) 11 having a narrow pitch via-hole conductor having a flat upper surface and no short circuit is formed.
  • the upper surface of the unfired pedestal 11 in FIG. 9 (e) is joined to the first main surface 14 of the unfired multilayer ceramic body 4 as shown in FIG.
  • the carrier film 31 FIG. 9 (e)
  • the pedestal 11 can be placed in a predetermined position on the unfired multilayer ceramic body 4.
  • the green sheet for forming the pedestal portion it is possible to use a ceramic green sheet that is the same as the ceramic green sheet used for forming the second ceramic layer and formed on a carrier film. .
  • a ceramic green sheet having the same ceramic material force as that of the ceramic material constituting the second ceramic layer can be used as a green sheet for forming the pedestal portion. It is also possible to use various ceramic green sheets having different compositions from the ceramic material constituting the second ceramic layer.
  • the unfired multilayer ceramic body 4 is fired under conditions controlled to a predetermined temperature and atmosphere, and the upper surface (first main surface) of the multilayer ceramic body 4 14 A multilayer ceramic substrate 10 having a pedestal 11 is obtained (see FIG. 5).
  • the pedestal 11 exists as a porous molded body in which ceramic particles are gathered.
  • the multilayer ceramic body 4 is fired at a temperature at which the first ceramic material is sintered and the second ceramic material is not sintered.
  • the second ceramic layer 2 which is the shrinkage suppression layer that also has the second ceramic material force becomes the first ceramic layer. It acts to suppress the contraction of 1. This makes it possible to produce a multilayer ceramic substrate 10 with high dimensional accuracy.
  • the firing atmosphere is appropriately adjusted according to the type of the first ceramic material and the type of conductive powder contained in the conductive paste film.
  • the obtained multilayer ceramic substrate 10 is subjected to surface treatment as necessary, and then surface-mounted electronic components are mounted.
  • Various types of surface-mount electronic components can be mounted depending on the circuit to be formed. Specifically, active elements such as transistors, ICs, and LSIs, and passive elements such as chip capacitors, chip resistors, chip thermistors, and chip inductors are exemplified. In the first embodiment, a case where a bare chip mounting type semiconductor element such as an IC or LSI is mounted will be described as an example.
  • a solder paste 15a is applied to the upper end surface 17a of the pedestal portion via-hole conductor 17.
  • Various known methods such as printing, dipping, and dispensing can be used without any particular restrictions on the coating method.
  • FIG. 7 Another surface mount electronic component (such as a multilayer ceramic capacitor) 23 disposed in the region where the base 11 of the first main surface 14 of the multilayer ceramic body 4 is not disposed 23 (FIG. 7 Also apply solder paste 15a to the outer conductor 5 for mounting.
  • a multilayer ceramic capacitor such as a multilayer ceramic capacitor
  • the semiconductor element 13 is mounted on the solder paste 15a, and the base 11 on the upper surface (first main surface) 14 of the multilayer ceramic body 4 is Other surface-mounted electronic components (for example, multilayer ceramic capacitors) 23 are mounted in the area where they are not placed, and solder paste 15a is melted in a reflow furnace set to a predetermined temperature profile.
  • the semiconductor element 13 is joined to the upper end surface 17a of the pedestal portion via-hole conductor 17, and the other surface-mount electronic component 23 is connected to the pedestal portion 11 of the first main surface 14 of the multilayer ceramic body 4.
  • Connect 5 conductors outside the area around the area where is located.
  • a resin layer 16 is formed between the semiconductor element 13 and the pedestal part 11 by injecting a resin between the semiconductor element 13 and the pedestal part 11, and The resin is infiltrated into the lower surface side of the porous ceramic molded body constituting the pedestal 11. Since the resin is selectively permeated and infiltrated between the porous pedestal 11 and the semiconductor element 13 and the pedestal 11 due to capillary action, the amount flowing out to other areas is small.
  • the base 11 is fixed to the first main surface 14 of the multilayer ceramic body 4 by the resin by heat curing the resin.
  • silica filler and epoxy resin were used as the resin.
  • the aggregate of the non-metallic inorganic powder 21 (FIG. 2 (b)) is formed in the partial region of the first main surface 14 of the multilayer ceramic body 4 by the resin 22 (FIG. 2 (b)).
  • a multilayer ceramic electronic component A in which the semiconductor element 13 is mounted on the pedestal 11 in the fixed state is formed.
  • the pedestal part 11 includes an aggregate of ceramic particles, a silica filler, and an inorganic material thereof. It has a structure in which a resin layer 16 in which a silica filler is dispersed is formed between a pedestal part 11 and a semiconductor element 13.
  • the semiconductor element 13 is mechanically and reliably connected to the multilayer ceramic body 4 (multilayer ceramic substrate 10) via the base 11 by the resin layer 16.
  • the pedestal via-hole conductor 17 and the solder 15 are connected to the multilayer ceramic body 4 (multilayer ceramic substrate 10) securely and mechanically. Therefore, it is possible to obtain a multilayer ceramic electronic component A that is excellent in miniaturization and has high dimensional accuracy and high reliability.
  • the multilayer ceramic electronic component A of Example 1 manufactured as described above was reflow-mounted using a solder paste on a printed wiring board 40 having a thickness of 1. Omm as shown in FIG.
  • the multilayer ceramic electronic component A mounted on the printed wiring board 40 in a substantially rectangular parallelepiped casing 41 so that the electronic component A is on the lower surface side the multilayer ceramic electronic component A is A sample having a structure housed in a resin casing 41 was prepared.
  • the sample was adjusted so that the total weight of the multilayer ceramic electronic component A, the printed wiring board 40, and the resin casing 41 was about lOOg.
  • the diameter of the pedestal portion via-hole conductor 17 constituting the multilayer ceramic substrate 10 was set to 100 ⁇ m.
  • this sample was held at a predetermined height and dropped 10 times so that the lower surface of the resin casing 41 collided in a horizontal state on a concrete block that was placed so that the upper surface was horizontal. Then, the breaking condition at the connection between the semiconductor element 13 and the multilayer ceramic substrate 10 was examined. The drop height was gradually increased from 0.50 m in increments of 0.10 m, and the impact resistance was evaluated by taking the drop height at which the break occurred as the break occurrence height. The results are shown in Table 1.
  • the sallow injection property indicates the degree of penetration of sachet into the pedestal. ing.
  • the resin does not sufficiently penetrate into the pedestal, so that the impact resistance is particularly good. Not enough to say. However, it has practically possible impact resistance.
  • the height of the via-hole conductor for the pedestal is 15 to: LOO m, the injectability of the resin is good, and the impact resistance is particularly good. Or good results have been obtained.
  • the thickness of the pedestal part that allows the resin to sufficiently penetrate the pedestal part depends on the amount of injected resin, but the gap between the pedestal part and the semiconductor element is 80 / In the case of zm, It can be seen that when the thickness exceeds 150 m, there is a tendency that the injection amount of the resin is insufficient. Therefore, it is preferable to keep the thickness of the pedestal part to 150 m or less.
  • solder paste the method of electrically joining the pedestal portion via-hole conductor 17 and the semiconductor element 13 using solder paste has been described as an example, but instead of solder paste, It is also possible to arrange the solder ball on the semiconductor element 13 in advance, and to melt the solder ball so that the pedestal portion via-hole conductor 17 and the semiconductor element 13 are joined.
  • the invention of the present application is not limited to the above embodiment in other points as well.
  • the present invention it is possible to obtain a highly reliable multilayer ceramic electronic component that is excellent in impact resistance and compatibility with downsizing, has good dimensional accuracy, and high reliability.
  • the present invention can be widely applied to fields such as multilayer ceramic substrates, multilayer ceramic electronic components in which semiconductor elements and other surface mount electronic components are mounted on multilayer ceramic substrates, and multilayer modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　耐衝撃性や、小型化対応性に優れ、かつ、寸法精度が良好で、信頼性の高い多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法を提供する。 　セラミック基材層と、収縮抑制層とを積層することにより形成され、所定の導体パターンを有する多層セラミック素体４の第１主面１４の一部領域に、非金属無機粉末と樹脂を含み、樹脂により該第１主面１４に固着された台座部１１を設けるとともに、一方側端面が台座部１１の表面に露出するように台座部１１にビアホール導体１７を配設し、台座部１１の表面に露出したビアホール導体１７の一方側端面１７ａに、導電性接合材を介して半導体素子１３などの表面実装型電子部品を接合する。 　表面実装型電子部品と台座部との間に、台座部における樹脂と同組成の樹脂が充填された構造とする。 　台座部に表面実装型電子部品として半導体素子を搭載する。

Description

明 細 書
多層セラミック電子部品、多層セラミック基板、および多層セラミック電子 部品の製造方法
技術分野
[0001] 本願発明は、多層セラミック電子部品、多層セラミック基板、および多層セラミック電 子部品の製造方法に関する。
背景技術
[0002] 近年、エレクトロニクス分野における電子部品の性能は著しく向上しており、大型コ ンピュータ、移動通信端末、パーソナルコンピュータなどの情報処理装置における情 報処理速度の高速化、装置の小型化、多機能化に貢献している。
[0003] このような電子部品の一つとして、 VLSI、 ULSIなどの半導体デバイスをセラミック 基板上に複数実装したマルチチップモジュール (MCM)が挙げられる。このようなモ ジュールにおいては、 LSIの実装密度を高め、各 LSI間を電気的に確実に接続する ために、配線導体を 3次元的に配置したセラミック多層基板が広く用いられている。
[0004] このセラミック多層基板は、複数のセラミック層を積層することにより形成されており、 その表面や内部に回路構成用の配線導体を備えたものであるが、携帯電話や自動 車用無線通信機器などに代表される移動通信端末においては、高機能高密度実装 の要求も厳しくなり、さらなる小型化が求められている。また、その用途などから、セラ ミック多層基板を用いた製品の耐衝撃性に対する要求はますます高まっている。
[0005] ところで、半導体デバイスなどを基板上に実装する方法として、図 11に示すように、 基板 51上にビア電極や印刷電極などを用いて形成した導体パターン (バンプ） 52上 に、半導体素子 53に設けられたはんだボール 54を溶融接合するとともに、耐衝撃性 を向上させるために、基板 51と半導体素子 53の間に熱硬化性榭脂 55を衝撃緩和 層として充填するようにした実装方法が提案されて!ヽる (特許文献 1)。
[0006] このような実装方法あるいは実装構造は、耐衝撃性の向上に有効であり、セラミック 多層基板を用いた製品の耐衝撃性の向上にも寄与しうるものである力 このような実 装構造を採用しょうとした場合、製品の小型化を図るため、はんだボール 54の大きさ や、はんだボール間ギャップなどをさらに縮小化することが必要になる。
[0007] し力しながら、はんだボール径を小さくすると、導電性確保のための電極接合面積（ バンプの面積)が減少すると同時に、基板 51と半導体素子 53の間に充填された熱 硬化性榭脂 (衝撃緩和層） 55の厚みが薄くなり、特許文献 1のような実装構造を備え たセラミック多層基板をもってしても、耐衝撃性が不十分になるという事態が生じるに 至っている。
[0008] また、従来の半導体素子の実装構造として、例えば、図 12に示すように、半導体素 子 61の裏面に形成された電極 62を、導電性接着剤により形成された先端部が面一 にレベル調節された複数の突起状電極 63を表面に有する多層配線基板 64上に搭 載し、半導体素子 61の電極 62と、突起状電極 63の先端部とを電気的接合するととも に、半導体素子 61と多層配線基板 64との間隙に、収縮性絶縁榭脂層 65を充填する ようにした実装構造 (半導体装置)が提案されて 、る (特許文献 2)。
[0009] そして、この特許文献 2の実装構造の場合、半導体素子 61を多層配線基板 64に 実装した半導体装置にお！ヽて、多層配線基板 64に対する厳 ヽ平坦性を要求する ことなぐ信頼性の高い半導体素子 61の実装を行うことができるとされている。
[0010] しかしながら、上記従来の実装構造の場合、突起状電極 (柱状電極) 63の小径ィ匕 や、突起状電極 (柱状電極) 63の高さと径の比（高さ Z径)であるアスペクト比の向上 、隣り合う突起状電極 (柱状電極) 63の間隔の縮小などに限界が生じ、より小径でァ スぺタト比の高い突起状電極 (柱状電極) 63に対する要求に十分に応えることができ なくなつているのが実情である。
特許文献 1 :実開平 4 99834号公報
特許文献 2：特開平 11― 26631号公報
発明の開示
発明が解決しょうとする課題
[0011] 本願発明は、上記課題を解決するものであり、耐衝撃性や、小型化対応性に優れ 、かつ、寸法精度が良好で、信頼性の高い多層セラミック電子部品、多層セラミック基 板、および多層セラミック電子部品の製造方法を提供することを目的とする。
課題を解決するための手段 [0012] 上記課題を解決するために、本願請求項 1の多層セラミック電子部品は、 セラミック基材層と、前記セラミック基材層の平面方向の収縮を抑制するための収縮 抑制層とを積層することにより形成され、所定の導体パターンを有する多層セラミック 素体と、
前記多層セラミック素体の第 1主面の一部領域に設けられ、非金属無機粉末と榭脂 を含み、少なくとも前記榭脂により前記第 1主面に固着されてなる台座部と、 一方側端面が前記台座部の表面に露出するような態様で、前記台座部に設けられ たビアホール導体と、
前記台座部の表面に露出した前記ビアホール導体の前記一方側端面に導電性接 合材を介して接続された表面実装型電子部品と
を具備することを特徴として 、る。
[0013] また、請求項 2の多層セラミック電子部品は、請求項 1の発明の構成において、前 記表面実装型電子部品と前記台座部との間に、前記台座部における前記樹脂と同 組成の榭脂が充填されて 、ることを特徴として！/、る。
[0014] また、請求項 3の多層セラミック電子部品は、請求項 1または 2の発明の構成におい て、前記台座部の表面に露出した前記ビアホール導体の前記一方側端面に、導電 性接合材を介して接続された表面実装型電子部品が、半導体素子であることを特徴 としている。
[0015] また、請求項 4の多層セラミック電子部品は、請求項 1〜3のいずれかの発明の構 成において、前記多層セラミック素体の第 1主面の、前記台座部が設けられていない 領域にも、表面実装型電子部品が搭載されていることを特徴としている。
[0016] また、請求項 5の多層セラミック電子部品は、請求項 1〜4のいずれかの発明の構 成において、前記ビアホール導体が前記台座部を貫通するように設けられており、前 記台座部の表面に露出していない他方側端面が、前記多層セラミック素体の前記導 体パターンに接続されて 、ることを特徴として 、る。
[0017] また、請求項 6の多層セラミック電子部品は、請求項 1〜5のいずれかの発明の構 成において、前記多層セラミック素体の前記第 1主面には、前記収縮抑制層が配設 されて 、ることを特徴として！/、る。 [0018] また、請求項 7の多層セラミック電子部品は、請求項 1〜6のいずれかの発明の構 成において、前記台座部の面積が前記台座部上に搭載される表面実装型電子部品 の面積よりも小さ 、ことを特徴として 、る。
[0019] また、請求項 8の多層セラミック電子部品は、請求項 1〜7のいずれかの発明の構 成において、前記台座部の厚みが 30〜 150 mであることを特徴としている。
[0020] また、請求項 9の多層セラミック電子部品は、請求項 1〜8のいずれかの発明の構 成において、前記セラミック基材層力 低温焼結セラミックを主成分としており、前記 収縮抑制層が、前記低温焼結セラミックの焼結温度では実質的に焼結しない難焼結 性セラミックを主成分として 、ることを特徴として 、る。
[0021] また、請求項 10の多層セラミック電子部品は、請求項 1〜9のいずれかの発明の構 成において、前記台座部を構成する前記非金属無機粉末が、前記セラミック基材層 を構成するセラミックの焼結温度では実質的に焼結しな 、セラミック粉末であることを 特徴としている。
[0022] また、請求項 11の多層セラミック基板は、
セラミック基材層と、前記セラミック基材層の平面方向の収縮を抑制するための収縮 抑制層とを積層することにより形成され、所定の導体パターンを有する多層セラミック 素体と、
前記多層セラミック素体の第 1主面の一部領域に設けられ、非金属無機粉末と榭脂 を含み、少なくとも前記榭脂により前記第 1主面に固着されてなる台座部と、 一方側端面が前記台座部の表面に露出するような態様で、前記台座部に設けられ たビアホール導体と、
を具備することを特徴として 、る。
[0023] また、請求項 12の多層セラミック電子部品の製造方法は、
未焼結セラミック基材層と、前記未焼結セラミック基材層の平面方向の収縮を抑制 するための収縮抑制層とが積層され、所定の導体パターンを有する、未焼成の多層 セラミック素体を作製する工程と、
前記多層セラミック素体の第 1主面の一部領域に、非金属無機粉末を主成分とし、 一方側端面がその表面に露出するビアホール導体を備えた台座部を設ける工程と、 前記台座部を備えた未焼成の多層セラミック素体を焼成する工程と、 前記台座部の表面に露出した前記ビアホール導体の一方側端面に、導電性接合 材を介して表面実装型電子部品を搭載する工程と、
前記台座部と前記表面実装型電子部品との間、ならびに、前記非金属無機粉末を 主成分とする前記台座部に榭脂を充填し、硬化させる工程と
を具備することを特徴として 、る。
発明の効果
[0024] 本願請求項 1の多層セラミック電子部品は、セラミック基材層と、収縮抑制層とを積 層することにより形成され、所定の導体パターンを有する多層セラミック素体の第 1主 面の一部領域に、非金属無機粉末と榭脂を含み、少なくとも前記榭脂により該第 1主 面に固着されてなる台座部を設けるとともに、一方側端面が台座部の表面に露出す るように、台座部にビアホール導体を配設し、台座部の表面に露出したビアホール導 体の前記一方側端面に、導電性接合材を介して半導体素子などの表面実装型電子 部品を接合するようにしているので、耐衝撃性や、小型化対応性に優れ、かつ、寸法 精度が良好で、信頼性の高い多層セラミック電子部品を提供することが可能になる。
[0025] すなわち、台座部が、非金属無機粉末の集合体等に樹脂が含浸された構造をとつ ているので、少なくとも該榭脂により多層セラミック素体の第 1主面に固着された構成 となり、機械的強度が高ぐ多層セラミック素体への接合強度に優れており、一方側 端面が台座部の表面に露出するように配設されたビアホール導体 (柱状電極)の、前 記一方側端面に例えば、はんだなどの導電性接合材を介して表面実装型電子部品 が接合されていることから、表面実装型電子部品が台座部を介して多層セラミック素 体に確実に接合されるため、従来の、表面実装型電子部品と基板の薄板状の電極と 力 直接電気的な接合を形成している場合に比べて、優れた耐衝撃性を実現するこ とが可能になる。したがって、多層セラミック素体に衝撃が加えられた場合においても 、台座部によって、衝撃が、表面実装型電子部品と導電性接合材との接合部に伝わ ることを抑制して、より大きな衝撃に対しても接合信頼性を損ねることのない、表面実 装型電子部品の接続構造を得ることが可能になる。
なお、非金属無機粉末と榭脂を含み、少なくとも該榭脂により多層セラミック素体の 第 1主面に固着された台座部の構成例としては、例えば、多層セラミック素体の第 1 主面に配置した未焼成のセラミック成形体を熱処理して、主要部または一部を焼結さ せ、あるいは、実質的に焼結していないが所定形状を保つようなポーラス状態にした 、非金属無機粉末であるセラミック粉末の集合体、すなわち、ポーラスなセラミック成 形体に、榭脂を含浸、硬化させることにより、多層セラミック素体の第 1主面に少なくと も榭脂により固着させた台座部などが例示される。なお、台座部を構成するセラミック が多層セラミック素体を構成するセラミックとともに焼結するものである場合には、上 記榭脂による接着力のみではなぐ台座部を構成するセラミックと、多層セラミック素 体を構成するセラミックによる固着力によっても台座部が多層セラミック素体に固着さ れる場合がある。
[0026] さらに、この台座部にビアホール導体力 その一方側端面を露出させるように配設（ 埋設)されて ヽることから、ビアホール導体全体を露出させた状態で形成する場合に 比べて、ビアホール導体の小径化、ビアホール導体の高さと径の比（高さ Z径)であ るアスペクト比の向上、隣り合うビアホール導体 (柱状電極)の間隔の縮小などを図る ことが可能になるとともに、表面実装型電子部品の実装時にビアホール導体の倒れ などの発生を防止することが可能になり、製品の小型化や信頼性の向上を実現する ことが可能になる。
[0027] また、本願発明にお 、ては、台座部の表面に露出させたビアホール導体の前記一 方側端面に、はんだなどの導電性接合材を介して表面実装型電子部品を接合する ようにしているので、表面実装型電子部品との接合に用いられる、はんだなどの導電 性接合材がビアホール導体と接し、多層セラミック素体には接しな ヽようにすることが 可能になるため、多層セラミック素体の表面に収縮抑制層が配設されているような場 合にも、表面実装型電子部品の実装によって収縮抑制層と表面実装型電子部品の 間に無用な引っ張り応力が生じることを抑制、防止することが可能になる。その結果、 収縮抑制層近傍の表面実装型電子部品が実装されている領域、すなわち、収縮抑 制層と導体パターンの界面など力もの破断の発生を防止して、耐衝撃性を向上させ ることが可能になる。
[0028] また、本願発明の多層セラミック電子部品は、その素体中に収縮抑制層を備えてい るため、素体のゆがみが小さい。その結果、寸法精度が良好で、信頼性の高い多層 セラミック電子部品を提供することが可能になる。
なお、本願発明において、台座上に搭載される表面実装型電子部品としては、例 えば、トランジスタ、 IC、 LSIなどが例示されるが、本願発明の多層セラミック電子部 品の構造は、高密度に狭ギャップ iZo端子を、ほぼ同一平面内に多数有する表面 実装型電子部品の実装構造に適していることから、例えば、 IC、 LSIなどの BGA (B all Grid Army)接続型の大型半導体素子をベアチップで搭載する場合に特に有 ¾ "あ 。
[0029] また、請求項 2の多層セラミック電子部品のように、請求項 1の発明の構成において 、表面実装型電子部品と台座部との間に、台座部における榭脂と同組成の榭脂を充 填するようにした場合、台座部を構成する榭脂との親和性の高 、榭脂層を表面実装 型電子部品と台座部との間に形成することが可能になり、さらに耐衝撃性に優れた 信頼性の高い多層セラミック電子部品を得ることが可能になる。
[0030] また、請求項 3の多層セラミック電子部品のように、請求項 1または 2の発明の構成 において、台座部の表面に露出したビアホール導体の一方側端面に、導電性接合 材を介して接続される表面実装型電子部品が半導体素子である場合、上述のよう〖こ 高密度に狭ギャップ IZO端子をほぼ同一平面内に多数有する BGA接続型の半導 体素子のベアチップ実装が可能になるため、本願発明をより実効あらしめることがで きる。
[0031] また、請求項 4の多層セラミック電子部品のように、請求項 1〜3のいずれかの発明 の構成において、多層セラミック素体の第 1主面の、台座部が設けられていない領域 にも、表面実装型電子部品を搭載するようにした場合、部品搭載密度が高ぐさらに 小型、高性能の多層セラミック電子部品を得ることが可能になる。
なお、この表面実装型電子部品は、チップコンデンサ、チップ抵抗、チップサーミス タ、チップインダクタなどの、台座上に配置される表面実装部品に比べて、 ΙΖΟ端子 の数が少な!/、受動素子であってよ 、。
[0032] また、請求項 5の多層セラミック電子部品のように、請求項 1〜4のいずれかの発明 の構成において、ビアホール導体を台座部を貫通するように配設し、台座部の表面 に露出して 、な 、他方側端面を、多層セラミック素体の導体パターンに接続するよう にした場合、表面実装型電子部品を、ビアホール導体を介して多層セラミック素体の 導体パターンに電気的に接続することが可能になり、構成が簡潔で、耐衝撃性にさら に優れ、し力も小型の多層セラミック電子部品を提供することが可能になり、本願発 明をさらに実効あらしめることが可能になる。
[0033] また、請求項 6の多層セラミック電子部品は、請求項 1〜5のいずれかの発明の構 成において、多層セラミック素体の第 1主面に、収縮抑制層を配設するようにしている ので、焼成工程における多層セラミック素体の平面方向の収縮をより確実に抑制、防 止するとともに、機械的強度の大きい多層セラミック素体を得ることが可能になり、寸 法精度が良好で、信頼性の高い多層セラミック電子部品を提供することが可能になる すなわち、多層セラミック素体の表面である第 1主面にも収縮抑制層を配設するよう にした場合、収縮抑制層に対してはセラミック層によって圧縮応力が発生し、逆に、 セラミック層に対しては収縮抑制層から、無収縮化のための引っ張り応力が発生する 。そして、一般的に、セラミック基板の強度は、その表面に圧縮応力が作用している 状態における方が大きくなる。したがって、多層セラミック素体の強度を向上させる見 地からは、多層セラミック素体の表面である第 1主面側にも収縮抑制層が位置してい ることが好ましい。
[0034] また、請求項 7の多層セラミック電子部品のように、請求項 1〜6のいずれかの発明 の構成において、台座部の面積を台座部上に搭載される半導体素子などの表面実 装型電子部品の面積よりも小さくすることにより、多層セラミック素体の表面の、台座 部が配設されていない領域、すなわち、他の表面実装型電子部品を実装することが 可能な領域を拡げることが可能になり、より多くの表面実装型電子部品が実装された 、小型、高密度で信頼性の高い多層セラミック電子部品を得ることが可能になる。
[0035] また、請求項 8の多層セラミック電子部品のように、請求項 1〜7のいずれかの発明 の構成において、台座部の厚みを 30〜150 mの範囲とすることにより、耐衝撃性 や、小型化対応性に優れ、かつ、寸法精度が良好で、信頼性の高い多層セラミック 電子部品を提供することが可能になる。 なお、台座部の厚みが 30 /z m未満になると、落下時などにおける衝撃力 台座部と セラミック素体との接合部に集中しやすくなるため、衝撃に対する破断抑制効果が減 少して、耐衝撃性が不十分になり、また、台座部の厚みが 150 mを超えると、半導 体素子などの表面実装型電子部品と台座部との間に、十分に榭脂を充填することが 困難になるため好ましくない。したがって、台座部の厚みは 30〜150 mの範囲とす ることが望ましい。
[0036] また、請求項 9の多層セラミック電子部品のように、請求項 1〜8のいずれかの発明 の構成において、セラミック基材層として、低温焼結セラミックを主成分とするものを用 い、収縮抑制層として、低温焼結セラミックの焼結温度では実質的に焼結しない難焼 結性セラミックを主成分とするものを用いた場合、比較的低い温度で、平面方向の収 縮を引き起こすことなぐ確実に焼成することが可能で、製造コストの削減を図りつつ 、優れた特性を実現することが可能な多層セラミック電子部品を提供することが可能 になる。
[0037] また、請求項 10の多層セラミック電子部品のように、請求項 1〜9のいずれかに記 載の発明の構成において、台座部を構成する非金属無機粉末として、セラミック基材 層を構成するセラミックの焼結温度では実質的に焼結しな 、セラミック粉末を用いる ことにより、台座部と多層セラミック素体とを同時焼成することができるため、焼成収縮 挙動の相違による実装領域の歪みや位置ずれを抑制することが可能になり、さらに、 実質的に焼成しな 、セラミック粉末の集合物には、この未焼結層が崩壊しな 、程度 の空隙が存在しているため、ここに榭脂を容易に浸透させることができ、本願発明を さらに実効あらしめることが可能になる。
[0038] また、請求項 11の多層セラミック基板は、セラミック基材層と、収縮抑制層とを積層 することにより形成され、所定の導体パターンを有する多層セラミック素体の第 1主面 の一部領域に、非金属無機粉末と榭脂を含み、少なくとも前記榭脂により該第 1主面 に固着されてなる台座部を設けるとともに、一方側端面が台座部の表面に露出する ように、台座部にビアホール導体を配設するようにしているので、例えば、最終製品 の製造工程で、台座部の表面に露出したビアホール導体の一方側端面に、導電性 接合材を介して半導体素子などの表面実装型電子部品を接合することにより、所望 の特性を備えた多層セラミック電子部品を効率よく製造することが可能になる。
[0039] なお、この請求項 11の多層セラミック基板を用いた場合にも、例えば、台座部の表 面に露出したビアホール導体の一方側端面に、導電性接合材を介して半導体素子 などの表面実装型電子部品が接合された、耐衝撃性や、小型化対応性に優れ、か つ、寸法精度が良好で、信頼性の高い多層セラミック電子部品を得ることができる。
[0040] また、請求項 12の多層セラミック電子部品の製造方法は、未焼結セラミック基材層 と、未焼結セラミック基材層の平面方向の収縮を抑制するための収縮抑制層とが積 層され、所定の導体パターンを有する、未焼成の多層セラミック素体の第 1主面の一 部領域に、非金属無機粉末を主成分とし、一方側端面がその表面に露出するビアホ ール導体を備えた台座部を設け、台座部を備えた未焼成の多層セラミック素体を焼 成し、台座部の表面に露出したビアホール導体の一方側端面に、導電性接合材を 介して半導体素子などの表面実装型電子部品を搭載した後、台座部と表面実装型 電子部品との間、ならびに、非金属無機粉末を主成分とする台座部に榭脂を充填し 、硬化させるようにしているので、半導体素子などの表面実装型電子部品と台座部と の間に、耐衝撃層として樹脂が充填され、耐衝撃性や、小型化対応性に優れ、かつ 、寸法精度が良好で、信頼性の高い多層セラミック電子部品を効率よく製造すること ができる。
図面の簡単な説明
[0041] [図 1]本願発明の実施例 1にかかる多層セラミック電子部品（多層セラミック基板)の構 成を示す図である。
[図 2](a)は図 1の多層セラミック電子部品の要部構成を示す図であり、（b)は (a)の要部 をさらに拡大して示す図である。
[図 3]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法の一工程を示 す図である。
[図 4]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法の他の工程を 示す図である。
[図 5]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法のさらに他の 工程を示す図である。 圆 6]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法のさらに他の 工程を示す図である。
圆 7]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法のさらに他の 工程を示す図である。
圆 8]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法により、多層 セラミック電子部品が製造された状態を示す図である。
[図 9](a)〜(e)は実施例 1の多層セラミック電子部品を構成する台座部の形成方法を 説明する図である。
圆 10]本願発明の実施例 1にかかる多層セラミック電子部品の製造方法により製造さ れた多層セラミック電子部品の耐衝撃性を調べるために作製した試料を模式的に示 す図である。
圆 11]従来の半導体デバイスなどの実装方法を示す図である。
[図 12]従来の他の半導体素子の実装構造を示す図である。
符号の説明
1 第 1のセラミック層
2 第 2のセラミック層
3 内部面内導体
4 多層セラミック素体
5 外部導体
6 端子電極
7 ビアホール導体
10 多層セラミック基板
11 台座部
13 半導体素子
14 多層セラミック素体の上面 (第 1主面)
15 はんだ
15a はんだペースト
16 樹脂層 17 台座部用ビアホール導体
17a 一方側端面 (上側端面）
17b 他方側端面
21 非金属無機粉末
22 樹脂
23 表面実装型電子部品
31 キャリアフィルム
32 グリーンシート
33 貫通孔
34 導電性ペースト
35 研磨ロール
40 プリント配線基板
41 樹脂製筐体
A 多層セラミック電子部品
発明を実施するための最良の形態
[0043] 本願発明においては、セラミック基材層を構成する第 1のセラミック材料として、低温 焼結セラミック原料粉末を用いることが望ましい。低温焼結セラミック原料粉末は、低 抵抗の Agや Cuなどと同時焼成することが可能で、高周波特性に優れた多層セラミツ ク電子部品を実現することができる。
[0044] また、収縮抑制層（すなわち、第 2のセラミック層）を構成する第 2のセラミック材料と しては、アルミナやジルコユア、シリカなどの、セラミック基材層を構成するセラミックの 焼結温度では実質的に焼結しな 、種々の難焼結性セラミックを主成分とする物質を 用いることが可能である。第 1のセラミック材料よりも高い焼結温度を有する第 2のセラ ミック材料を未焼結のままで含有することにより、第 2のセラミック層は第 1のセラミック 層に対して、焼成過程での平面方向の収縮を抑制する機能を発揮する。
[0045] さらに、本願発明においては、台座部を構成する非金属無機粉末材料として、上記 収縮抑制層（すなわち、第 2のセラミック層）を構成する第 2のセラミック材料と同じ材 料を用いることが可能である。 また、台座部を構成する非金属無機粉末材料として、第 2のセラミック層を構成する セラミック材料とは組成の異なる種々のセラミックグリーンシートを用いることも可能で ある。
また、台座部を構成する非金属無機粉末材料としては、第 1のセラミック層を焼成す る際に焼結しないセラミック材料に、ガラスなどの非金属無機成分を含んでいてもよ い。
[0046] 例えば、セラミック材料 100重量部に対して、 0. 3〜50重量部のガラス材料を含有 していると、焼成によりセラミック粉末がガラスにより固着された状態になり、台座部の 強度を大幅に向上させることが可能になるため好ましい。
なお、ガラス材料の含有量が 0. 3重量部未満の場合、台座部の強度が不十分にな り、ハンドリング性に劣る場合がある。また、ガラス材料の含有量が 50重量部を超える と、焼成によって台座部に空隙が十分に生じず、榭脂の含浸が妨げられる場合があ る。なお、ガラス材料の種類や組成にもよる力 ガラス材料の含有量は通常 1〜15重 量部の範囲とすることがより好まし 、。
[0047] なお、ガラス材料にカ卩えて、あるいはガラス材料に替えて、焼成によって液相を生じ 得る添加物、例えば、アルカリ金属酸化物、アルカリ土類金属酸ィ匕物、酸化ホウ素な どの添加物が 0. 1〜10重量部の範囲で添加されて!、てもよ!/、。
[0048] また、台座部に配設される台座部用ビアホール導体は、径を 50〜120 μ mの範囲 とすることが望ましい。また、台座部用ビアホール導体の高さは、台座部の厚みに支 配されることから、通常は、台座部の厚みに準じて 30〜150 /ζ πιの範囲とされる。台 座部の厚みを 30〜150 /ζ πιの範囲とすることにより、耐衝撃性、小型化対応性に優 れ、寸法精度が良好で、信頼性の高い多層セラミック電子部品を得ることが可能にな る。
[0049] また、本願発明にお 、ては、セラミック基材層または収縮抑制層に、ビアホール導 体および導体パターンのうち少なくとも一方が形成されていてもよい。そして、セラミツ ク基材層が低温焼結セラミック原料粉末を主成分とするものである場合には、ビアホ ール導体および導体パターンの主構成材料を、高周波特性に優れた Ag、 Au、 Cu 力 なる群より選ばれる少なくとも 1種を主成分として含む金属または合金力 選択す ることができる。この合金は、 Pd、 W、 Niなどを含んでいてもよい。
[0050] 上記の Ag、 Au、 Cuからなる群より選ばれる少なくとも 1種を主成分として含む金属 または合金力 選択される材料は、台座部に配設される台座部用ビアホール導体の 好ま 、構成材料として用いることができる。
[0051] 本願発明の多層セラミック電子部品において、収縮抑制層を構成する第 2のセラミ ック材料は、第 1のセラミック層から軟ィ匕流動して浸透してきた第 1のセラミック材料の 一部 (例えばガラス成分）により固着され、これにより、第 2のセラミック層が固化すると ともに、第 1のセラミック層と第 2のセラミック層とが接合される。
[0052] したがって、第 1のセラミック材料には、軟ィ匕流動して第 2のセラミック層に浸透する 軟化流動成分を含ませることが望ましい。ところで、一般に、低温焼結セラミック原料 粉末の焼結温度は 800〜： LOOO°C程度であることから、第 1のセラミック材料に含ませ るべき軟ィ匕流動成分としては、軟化点 700〜800の非晶質ガラス粉末や、拘束層を 緻密化した後、 800°C以上での結晶析出によって粘度上昇する結晶化ガラス粉末、 800〜1000°Cの間の焼結完了前に液相を生成し得る酸ィ匕物粉末などが例示される
[0053] 特に好適な軟化流動性粉末としては、 SiO、 B O、 GeO、 ZrO、 Al O、 P Oお
2 2 3 2 2 2 3 2 3 よび V Oのうち少なくとも 1種の無機酸ィ匕物を含有したガラス粉末が挙げられる。これ
2 3
らの酸化物は、ガラス成分の網目形成酸化物として作用する。
[0054] また、第 1のセラミック材料である低温焼結セラミック原料粉末は、非ガラス系低温焼 結セラミック原料粉末であることが望ましい。すなわち、本願発明によれば、非ガラス 系低温焼結セラミックのように、焼成中に液相成分 (ガラス成分)を生成する組成のセ ラミック材料を選定することにより、原料粉末中にガラス粉末を含有しない場合でも、 収縮抑制層を十分に緻密化することができる。
[0055] また、本願発明において、セラミック基材層である第 1のセラミック層の厚みは、焼成 後にお 、て 10 m〜： L00 mの範囲にあることが好まし!/、。厚みがこの範囲にある場 合、収縮抑制層（すなわち、第 2のセラミック層）により焼成工程における収縮を効率 よく抑制することが可能になり、好ましい。
[0056] また、収縮抑制層の厚みは 0. 5〜50 /z mの範囲にあることが望ましい。収縮抑制 層の厚みがこのような範囲内であれば、セラミック基材層に対する拘束力を十分に発 揮することができる。なお、収縮抑制層のより好ましい厚みは 1〜10 mの範囲であ る。
[0057] 以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説 明する。
実施例 1
[0058] 図 1は本願発明の一実施例に力かる多層セラミック電子部品である多層セラミック 基板の全体構造を示す断面図、図 2(a)は、図 1の多層セラミック電子部品における多 層セラミック基板上に実装部品が実装された領域を部分的に拡大して示す図、図 2( b)は、本願発明の一実施例に力かる多層セラミック電子部品を構成する台座部の一 部を拡大して示す概略断面図である。
[0059] 図 1に示すように、この実施例 1の多層セラミック電子部品 A (多層セラミック基板 10 )は、セラミック基材層である第 1のセラミック層 1と、第 1のセラミック層の主面に接する ように積層された、焼成工程でセラミック基材層の平面方向の収縮を抑制するために 配設された収縮抑制層である第 2のセラミック層 2と、第 1のセラミック層 1と第 2のセラ ミック層 2との層間に形成された導体パターンである内部面内導体 3とを備えている。
[0060] また、第 1および第 2のセラミック層 1 , 2および内部面内導体 3を備えた多層セラミツ ク素体 4の表面には外部導体 5,端子電極 6が形成され、第 1のセラミック層 1および /または第 2のセラミック層 2を貫通するようにしてビアホール導体 7が形成されている 。そして、異なる層に配置されている内部面内導体 3どうし、あるいは内部面内導体 3 と外部電極 5または端子電極 6とは、必要に応じてビアホール導体 7を介して互いに 電気的に接続されている。
[0061] そして、この実施例 1の多層セラミック電子部品 Aは、第 1および第 2のセラミック層 1 , 2および内部面内導体 3を備えた多層セラミック素体 4の上面 (第 1主面） 14の一部 領域に、非金属無機粉末 21 (図 2(b))と榭脂 22 (図 2(b))とを含む材料カゝらなる台座 部 11、すなわち、この実施例 1では非金属無機粉末 21の集合体が榭脂 22により第 1 主面 14に固着されてなる台座部 11を備えており、台座部 11には、その一方側端面（ 上側端面） 17aが台座部 11の上面側に露出し、他方側端面 17bが多層セラック素体 4に配設されたビアホール導体 7を介して内部面内導体 3に接続するように設けられ た台座部用ビアホール導体 17を備えて 、る。
[0062] そして、この台座部 11上には、表面実装型電子部品として、半導体素子 13が配設 されており、半導体素子 13は、導電性接合材であるはんだ 15を介して、台座部 11に 配設された台座部用ビアホール導体 17に電気的に接続されている。
さらに、台座部 11と半導体素子 13の隙間には、台座部 11に用いられている樹脂と 同組成の榭脂が充填されてなる榭脂層 16が配設されて 、る。
[0063] なお、第 1のセラミック層 1は、第 1のセラミック材料が焼結されてなり、多層セラミック 基板 10の基板特性を支配する。この第 1のセラミック層 1の厚みは、焼成後において 10 /z m〜： LOO mの範囲にあることが好ましい。第 1のセラミック層 1の厚みは、必ず しも上記の範囲に限定されるものではないが、収縮抑制層（すなわち、第 2のセラミツ ク層） 2によって収縮を抑制することが可能な厚み以下の厚みとすることが好ま 、。 また、第 1のセラミック層 1の厚みは、必ずしも各層が同じである必要はない。
[0064] 第 1のセラミック材料としては、焼成中にその一部（例えば、ガラス成分）が第 2のセ ラミック層 2に浸透するものが用いられる。また、第 1のセラミック材料としては、銀や銅 などの低融点金属力 なる導体と同時焼成を行うことができるように、比較的低温、例 えば 1000°C以下で焼成可能な LTCC (低温焼成セラミック； Low Temperature Co -fired Ceramic)を用いることが好ましい。具体的には、アルミナとホウケィ酸系 ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成する Ba—A1— Si —O系セラミックなどを用いることができる。
[0065] 収縮抑制層（すなわち、第 2のセラミック層） 2を構成する第 2のセラミック材料は、第 1のセラミック層 1から浸透してきた第 1のセラミック材料の一部 (ガラス成分）により固 着され、これにより、第 2のセラミックク層が固化するとともに、第 1のセラミック層 1と第 2のセラミック層 2とが接合される。
[0066] この収縮抑制層（すなわち、第 2のセラミック層） 2を構成する第 2のセラミック材料と しては、アルミナやジルコユア、シリカなどを用いることが可能である。第 1のセラミック 材料よりも高い焼結温度を有する第 2のセラミック材料を未焼結のままで含有すること より、第 2のセラミック層 2は第 1のセラミック層 1に対して、焼成過程での平面方向の 収縮を抑制する機能を発揮する。また前述したように、第 2のセラミック層 2は、第 1の セラミック材料の一部が浸透することによって第 1のセラミック層 1に固着、接合される 。そのため、厳密には第 1のセラミック層 1と第 2のセラミック層 2の状態や、拘束力、焼 成条件にも依存するが、第 2のセラミック層 2の厚みは、焼成後に 1 μ πι〜10 /ζ mの範 囲にあることが好ましい。
なお、第 2のセラミック層 2には、第 2のセラミック層が焼成中に収縮挙動を生じない 範囲で、第 2のセラミック層の固着部材となるガラス成分が含まれて 、ても構わな 、。 このガラス成分としては、第 1のセラミック層 1に添加されるガラス成分や、焼成中に第 1のセラミック層 1に生成されるガラス成分とほぼ同糸且成のガラスを用いることが望まし い。
[0067] なお、この実施例 1では、第 1のセラミック層 1として、 Ba— Al— Si— O系セラミック 材料を用い、第 2のセラミック層 2を構成するセラミック材料としてアルミナを用いた。ま た、第 1のセラミック層 1の厚みは、焼成後に 50 /z mとなるように調整し、第 2のセラミツ ク層 2の厚みは、焼成後に 5 mとなるように調整した。
[0068] また、内部面内導体 3、外部導体 5、端子電極 6などの各導体部に関しては、第 1の セラミック層 1と同時焼成が可能な導電性成分を主成分とするものであれば、公知の 種々の材料を使用することが可能である。具体的には、 Cu、 Ag、 Ni、 Pd、およびそ れらの酸化物、合金などを使用することが可能である。なお、この実施例 1では、 Cu 成分を主成分とする材料 (例えば Cu粉末を導電成分とする導電性ペースト)を用い て導体部を形成した。
次に、この実施例 1の多層セラミック電子部品 Aの製造方法について説明する。
[0069] (1)まず、図 3に示すように、第 1のセラミック層 1および第 2のセラミック層 2となるセラ ミックグリーンシートの所定の位置に、 Cu粉末を導電成分とする導電性ペーストを印 刷して、内部面内導体 3、外部導体 5、端子電極 6、ビアホール導体 7などを配設する
[0070] (2)次いで、得られたセラミックグリーンシートを所定の順序と方向に従って積層、圧 着し、グリーンシート成形体 (未焼成の多層セラミック素体 4)を形成する。
[0071] (3)それから、図 4,図 5に示すように、台座部 11を未焼成の多層セラミック素体 4 (グ リーンシート成形体)の所定の位置に配設する。
なお、台座部 11としては、第 1のセラミック材料の焼成温度では焼結しない非金属 無機粉末 (例えば、アルミナ、ジルコユア、 GaNのようなセラミック粉末)を主成分とす るグリーンシートに、例えば、 Agまたは Cuを主成分とするビアホール導体を設けたも のを用意し、これを図 5に示すように、未焼成の多層セラミック素体 4の所定の位置に 配設し、未焼成の多層セラミック素体 4とともに焼成することにより形成することができ る。台座部 11の厚みは、焼成後において、 30〜150 /ζ πιの範囲になるような厚みと することが好ましい。
なお、未焼成の多層セラミック素体 4の第 1主面 14上に配置されるべき台座部 11 ( 焼成前の台座部）は、例えば、以下に説明するような方法により製造することができる
[0072] まず、図 9(a)に示すように、キャリアフィルム 31上に、台座部形成用のグリーンシー ト、例えば、第 1のセラミック材料の焼成温度では焼結しない非金属無機粉末 (例え ば、アルミナ、ジルコユア、 GaNのようなセラミック粉末）を主成分とするグリーンシート 32を形成した後、図 9(b)に示すように、例えば、グリーンシート 32の所定の位置にレ 一ザ加工法によりビアホール導体配設用の貫通孔 33を形成する。なお、この実施例 では、台座部形成用のグリーンシートとしてアルミナを主成分とするグリーンシートを 用いた。
[0073] それから、図 9(c)に示すように、貫通孔 33に導電性ペースト 34を充填する。
なお、図 9(c)の状態のままでは、各貫通孔 33に充填された導電性ペースト 34どうし が短絡するおそれがあるので、図 9(d)に示すように、研磨ロール 35によりグリーンシ ート 32の表面を研削し、表面を覆う導電性ペースト 34とグリーンシート 32の上面側の 一部を除去するとともに、上面の平坦化を行う。これにより、図 9(e)に示すような、上 面が平坦で、短絡のおそれのない、狭ピッチのビアホール導体を有する台座部 (未 焼成の台座部） 11が形成される。
[0074] そして、図 9(e)における未焼成の台座部 11の上面が、図 5に示すように、未焼成の 多層セラミック素体 4の第 1主面 14に接合するように、多層セラミック素体 4の第 1主面 14上に配設し、キャリアフィルム 31 (図 9(e))を除去することにより、図 5に示すような、 台座部 11が未焼成の多層セラミック素体 4の所定の位置に配設された状態とするこ とがでさる。
[0075] なお、台座部形成用のグリーンシートとしては、第 2のセラミック層を形成するために 用いられるセラミックグリーンシートと同じセラミックグリーンシートをキャリアフィルム上 に成形したものを用いることも可能である。
また、第 2のセラミック層を構成するセラミック材料と同じセラミック材料力もなるセラミ ックグリーンシートを、台座部形成用のグリーンシートとして用いることも可能である。 また、第 2のセラミック層を構成するセラミック材料とは組成の異なる種々のセラミック グリーンシートを用いることも可能である。
[0076] (4)それから、上記未焼成の多層セラミック素体 4を、所定の温度と雰囲気に制御さ れた条件下にて焼成し、多層セラミック素体 4の上面 (第 1主面） 14に台座部 11を備 えた多層セラミック基板 10を得る（図 5参照)。なお、この状態において、台座部 11は 、セラミック粒子が集合したポーラスな成形体として存在して 、る。
また、このとき、多層セラミック素体 4は、第 1のセラミック材料が焼結し、かつ、第 2の セラミック材料が焼結しない温度で焼成される。これにより、第 1のセラミック材料から なる第 1のセラミック層 1が収縮しょうとする際に、第 2のセラミック材料力もなる収縮抑 制層である第 2のセラミック層 2は、第 1のセラミック層 1の収縮を抑制するように作用 する。これにより、寸法精度の高い多層セラミック基板 10を作製することが可能になる 。この実施例 1の場合のような方法で焼成を行った場合、厚み方向には収縮する（未 焼成時の厚みの 45〜65%程度にまで収縮する）が、厚み方向と直交する平面方向 にはほとんど収縮しな 、ように焼成することができる。
なお、焼成雰囲気は、第 1のセラミック材料の種類や導電性ペースト膜に含まれる 導電性粉末の種類などに応じて、適宜調整される。
[0077] (5)次に、得られた多層セラミック基板 10に対して、必要に応じて表面処理を行った 後、表面実装型電子部品の実装をおこなう。
表面実装型電子部品としては、形成される回路に応じて、種々のものを実装するこ とができる。具体的には、トランジスタ、 IC、 LSIなどの能動素子や、チップコンデンサ 、チップ抵抗、チップサーミスタ、チップインダクタなどの受動素子が例示される。 この実施例 1では、特に IC、 LSIなどのベアチップ実装タイプの半導体素子を実装 する場合を例にとって説明する。
[0078] (5— 1)まず、図 6に示すように、台座部用ビアホール導体 17に対し、その上側端面 17aにはんだペースト 15aを塗布する。なお、塗布方法に特別の制約はなぐ印刷、 ディップ、デイスペンスなどの公知の種々の方法を用いることが可能である。
なお、このとき、多層セラミック素体 4の第 1主面 14の台座部 11が配設されていない 領域に配設された、他の表面実装型電子部品 (積層セラミックコンデンサなど) 23 (図 7参照）を実装するための外部導体 5にもはんだペースト 15aを塗布する。
[0079] (5— 2)その後、図 7に示すように、はんだペースト 15a上に半導体素子 13を実装す るとともに、多層セラミック素体 4の上面 (第 1主面） 14の台座部 11が配設されていな い領域に、他の表面実装型電子部品（例えば、積層セラミックコンデンサなど） 23を 搭載し、所定の温度プロファイルに設定されたリフロー炉にてはんだペースト 15aを 溶融させ、図 8に示すように、半導体素子 13を台座部用ビアホール導体 17の上側端 面 17aに接合させるとともに、他の表面実装型電子部品 23を多層セラミック素体 4の 第 1主面 14の、台座部 11が配設された領域の周辺領域に配設された外部導体 5〖こ 接続する。
[0080] (5— 3)それから、半導体素子 13と台座部 11との間に榭脂を注入することにより、半 導体素子 13と台座部 11との間に榭脂層 16を形成するとともに、台座部 11を構成す るポーラスなセラミック成形体の下面側にまで榭脂を浸透させる。榭脂は、毛管現象 によりポーラスな台座部 11、半導体素子 13と台座部 11との間に選択的に浸透、浸 入するため、他の領域に流れ出す量は少ない。
そして、榭脂を加熱硬化させることにより、台座部 11を榭脂により多層セラミック素 体 4の第 1主面 14に固着させる。なお、この実施例 1では、榭脂としてシリカフィラー およびエポキシ榭脂を用いた。
[0081] これにより、多層セラミック素体 4の第 1主面 14の一部領域に、非金属無機粉末 21 ( 図 2(b))の集合体が榭脂 22 (図 2(b))により固着された状態の台座部 11に半導体素 子 13が搭載された多層セラミック電子部品 Aが形成される。
すなわち、台座部 11は、セラミック粒子の集合体と、シリカフィラーと、これらの無機 成分を互いに固着している榭脂とからなっており、台座部 11と半導体素子 13との間 に、シリカフィラーが分散した状態の榭脂層 16が形成された構造となっている。
[0082] また、この多層セラミック電子部品 Aにおいては、半導体素子 13が、榭脂層 16によ つて、台座 11を介して多層セラミック素体 4 (多層セラミック基板 10)に機械的に確実 に接続されるとともに、台座部用ビアホール導体 17と、はんだ 15を介して、多層セラ ミック素体 4 (多層セラミック基板 10)に機械的かつ電気的に確実に接続されることに なり、耐衝撃性や、小型化対応性に優れ、かつ、寸法精度が良好で、信頼性の高い 多層セラミック電子部品 Aを得ることができる。
[0083] [特性の評価]
上述のようにして作製した実施例 1の多層セラミック電子部品 Aを、図 10に示すよう に、厚み 1. Ommのプリント配線基板 40上に、はんだペーストを用いてリフロー実装し た後、多層セラミック電子部品 Aが下面側になるように、概略直方体の榭脂製筐体 41 に、プリント配線基板 40上に実装された多層セラミック電子部品 Aを収納することによ り、多層セラミック電子部品 Aが榭脂製筐体 41中に収納された構造を有する試料を 作製した。
なお、試料は、多層セラミック電子部品 A、プリント配線基板 40、榭脂製筐体 41の 総重量が約 lOOgとなるように調整した。
また、多層セラミック基板 10を構成する台座部用ビアホール導体 17の直径は 100 μ mとなるよつにした。
[0084] そして、この試料を所定高さに保持し、上面が水平になるように静置したコンクリート ブロック上に、榭脂製筐体 41の下面が水平な状態で衝突するように 10回落下させた 後、半導体素子 13と多層セラミック基板 10の接続部における破断状況を調べた。 なお、落下高さは 0. 50mから、 0. 10mずつ段階的に高くし、破断が発生した落下 高さを破断発生高さとして、耐衝撃性を評価した。その結果を表 1に示す。
[0085] なお、比較のため、台座部 11を有していない以外は、図 8と同様の多層セラミック 電子部品をプリント配線基板上に実装し、榭脂製筐体に収容した試料 (比較例)を作 製し、同様の試験を行い、耐衝撃性を評価した。その結果を表 1に併せて示す。 なお、この比較例で用いた多層セラミック電子部品は、台座部、台座部用ビアホー
Figure imgf000024_0001
、ては上記実施例 1の多層セラミック電子部品と、概 略同様の条件のものを作製して用いた。
[0086] [表 1]
Figure imgf000024_0002
[0087] なお、表 1においては、耐衝撃性の評価が特に良好なものを「◎」で示し、良好なも のを「〇」で示し、不良であるものを「X」で示している。
また、榭脂注入性は、榭脂が台座部に浸透する度合いを示しており、十分に浸透し たものを「良好」、十分に浸透しな力つたものを「注入不十分」として評価している。
[0088] 表 1に示すように、本願発明の実施例に力かる多層セラミック電子部品の場合、比 較例と比べて、耐衝撃性が向上していることがわかる。
ただし、台座部用ビアホール導体の高さが 150 μ mにまで高くなる（すなわち台座 部の厚みが大きくなる）と、榭脂が十分に台座部内に浸透しなくなるため、耐衝撃性 は特に良好といえるほどではなくなる。ただし、実用上可能な耐衝撃性は備えている 一方、台座部用ビアホール導体の高さが 15〜： LOO mの範囲においては、榭脂の 注入性が良好で、耐衝撃性も特に良好、あるいは良好な結果が得られている。
[0089] また、表 1より、榭脂を台座部に十分に浸透させることが可能な台座部の厚みは、榭 脂の注入量にもよるが、台座部と半導体素子間の隙間が 80 /z mの場合に、台座部の 厚みが 150 mを超えると榭脂の注入量が不足する傾向のあることがわかる。そのた め、台座部の厚みは 150 m以下に抑えておくことが好ましい。
[0090] なお、上記実施例 1では、台座部用ビアホール導体 17と半導体素子 13とを、はん だペーストを用いて電気的に接合する方法を例にとって説明したが、はんだペースト に代えて、予め半導体素子 13上にはんだボールを配置しておき、このはんだボール を溶解させることにより台座部用ビアホール導体 17と半導体素子 13とを接合するよう に構成することも可能である。
[0091] 本願発明は、さらにその他の点においても上記実施例に限定されるものではなぐ 台座部を構成する非金属無機粉末および樹脂の種類、台座部に設けられたビアホ ール導体の配設態様、寸法、構成材料の種類、セラミック基材層および収縮抑制層 の構成材料や組成、台座部に搭載される表面実装型電子部品の種類、などに関し、 発明の範囲内において、種々の応用、変形をカ卩えることが可能である。
産業上の利用可能性
[0092] 本願発明によれば、耐衝撃性や、小型化対応性に優れ、かつ、寸法精度が良好で 、信頼性の高い多層セラミック電子部品を得ることが可能になる。
したがって、本願発明は、多層セラミック基板や、多層セラミック基板に半導体素子 その他の表面実装型電子部品を搭載した多層セラミック電子部品や多層モジュール などの分野に広く適用することが可能である。

Claims

請求の範囲
[1] セラミック基材層と、前記セラミック基材層の平面方向の収縮を抑制するための収縮 抑制層とを積層することにより形成され、所定の導体パターンを有する多層セラミック 素体と、
前記多層セラミック素体の第 1主面の一部領域に設けられ、非金属無機粉末と榭脂 を含み、少なくとも前記榭脂により前記第 1主面に固着されてなる台座部と、 一方側端面が前記台座部の表面に露出するような態様で、前記台座部に設けられ たビアホール導体と、
前記台座部の表面に露出した前記ビアホール導体の前記一方側端面に導電性接 合材を介して接続された表面実装型電子部品と
を具備することを特徴とする多層セラミック電子部品。
[2] 前記表面実装型電子部品と前記台座部との間に、前記台座部における前記榭脂 と同組成の榭脂が充填されていることを特徴とする、請求項 1記載の多層セラミック電 子部品。
[3] 前記台座部の表面に露出した前記ビアホール導体の前記一方側端面に、導電性 接合材を介して接続された表面実装型電子部品が、半導体素子であることを特徴と する、請求項 1または 2記載の多層セラミック電子部品。
[4] 前記多層セラミック素体の第 1主面の、前記台座部が設けられていない領域にも、 表面実装型電子部品が搭載されていることを特徴とする、請求項 1〜3のいずれかに 記載の多層セラミック電子部品。
[5] 前記ビアホール導体が前記台座部を貫通するように設けられており、前記台座部 の表面に露出していない他方側端面が、前記多層セラミック素体の前記導体パター ンに接続されていることを特徴とする、請求項 1〜4のいずれかに記載の多層セラミツ ク電子部品。
[6] 前記多層セラミック素体の前記第 1主面には、前記収縮抑制層が配設されているこ とを特徴とする、請求項 1〜5のいずれかに記載の多層セラミック電子部品。
[7] 前記台座部の面積が前記台座部上に搭載される表面実装型電子部品の面積より も小さいことを特徴とする、請求項 1〜6のいずれかに記載の多層セラミック電子部品
[8] 前記台座部の厚みが 30〜150 mであることを特徴とする、請求項 1〜7のいずれ かに記載の多層セラミック電子部品。
[9] 前記セラミック基材層が、低温焼結セラミックを主成分としており、前記収縮抑制層 力 前記低温焼結セラミックの焼結温度では実質的に焼結しな 、難焼結性セラミック を主成分としていることを特徴とする、請求項 1〜8のいずれかに記載の多層セラミツ ク電子部品。
[10] 前記台座部を構成する前記非金属無機粉末が、前記セラミック基材層を構成する セラミックの焼結温度では実質的に焼結しな 、セラミック粉末であることを特徴とする
、請求項 1〜9のいずれかに記載の多層セラミック電子部品。
[11] セラミック基材層と、前記セラミック基材層の平面方向の収縮を抑制するための収縮 抑制層とを積層することにより形成され、所定の導体パターンを有する多層セラミック 素体と、
前記多層セラミック素体の第 1主面の一部領域に設けられ、非金属無機粉末と榭脂 を含み、少なくとも前記榭脂により前記第 1主面に固着されてなる台座部と、 一方側端面が前記台座部の表面に露出するような態様で、前記台座部に設けられ たビアホール導体と、
を具備することを特徴とする多層セラミック基板。
[12] 未焼結セラミック基材層と、前記未焼結セラミック基材層の平面方向の収縮を抑制 するための収縮抑制層とが積層され、所定の導体パターンを有する、未焼成の多層 セラミック素体を作製する工程と、
前記多層セラミック素体の第 1主面の一部領域に、非金属無機粉末を主成分とし、 一方側端面がその表面に露出するビアホール導体を備えた台座部を設ける工程と、 前記台座部を備えた未焼成の多層セラミック素体を焼成する工程と、
前記台座部の表面に露出した前記ビアホール導体の一方側端面に、導電性接合 材を介して表面実装型電子部品を搭載する工程と、
前記台座部と前記表面実装型電子部品との間、ならびに、前記非金属無機粉末を 主成分とする前記台座部に榭脂を充填し、硬化させる工程と を具備することを特徴とする多層セラミック電子部品の製造方法。
PCT/JP2006/325805 2006-02-14 2006-12-25 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 WO2007094123A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008500410A JP4858538B2 (ja) 2006-02-14 2006-12-25 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
CN2006800526345A CN101371352B (zh) 2006-02-14 2006-12-25 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法
US12/165,700 US7595997B2 (en) 2006-02-14 2008-07-01 Multilayer ceramic electronic component, multilayer ceramic substrate, and method for manufacturing multilayer ceramic electronic component

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006037105 2006-02-14
JP2006-037105 2006-02-14
JP2006-122595 2006-04-26
JP2006122595 2006-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/165,700 Continuation US7595997B2 (en) 2006-02-14 2008-07-01 Multilayer ceramic electronic component, multilayer ceramic substrate, and method for manufacturing multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
WO2007094123A1 true WO2007094123A1 (ja) 2007-08-23

Family

ID=38371311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/325805 WO2007094123A1 (ja) 2006-02-14 2006-12-25 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法

Country Status (4)

Country Link
US (1) US7595997B2 (ja)
JP (1) JP4858538B2 (ja)
CN (1) CN101371352B (ja)
WO (1) WO2007094123A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2010153700A (ja) * 2008-12-26 2010-07-08 Hitachi Metals Ltd 多層セラミック基板および電子部品
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
WO2013061946A1 (ja) * 2011-10-27 2013-05-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
JP2013089657A (ja) * 2011-10-14 2013-05-13 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2015167210A (ja) * 2014-03-04 2015-09-24 株式会社村田製作所 積層型セラミック電子部品
JPWO2014181697A1 (ja) * 2013-05-08 2017-02-23 株式会社村田製作所 多層配線基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9240526B2 (en) * 2010-04-23 2016-01-19 Cree, Inc. Solid state light emitting diode packages with leadframes and ceramic material
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
TWI549576B (zh) * 2013-06-14 2016-09-11 財團法人工業技術研究院 軟性電子元件模組及其拼接結構
CN108029203B (zh) * 2015-09-18 2020-06-12 株式会社村田制作所 陶瓷多层基板
WO2018139046A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
WO2018186154A1 (ja) * 2017-04-04 2018-10-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2020066380A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 回路モジュール及び通信装置
MY202414A (en) * 2018-11-28 2024-04-27 Intel Corp Embedded reference layers fo semiconductor package substrates
CN112993066B (zh) * 2021-04-16 2021-07-27 国开启科量子技术(北京)有限公司 用于光电器件的制冷***及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055728A (ja) * 2002-07-18 2004-02-19 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287190A (ja) * 1985-06-13 1986-12-17 イビデン株式会社 電子回路用基板
US5076876A (en) * 1989-06-21 1991-12-31 Diemat, Inc. Method of attaching an electronic device to a substrate
US4933030A (en) * 1989-06-21 1990-06-12 Dietz Raymond L Low temperature glass composition, paste and method of use
JP2803755B2 (ja) * 1989-09-22 1998-09-24 イビデン株式会社 多層電子回路基板
JPH0499834U (ja) 1991-02-12 1992-08-28
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3666321B2 (ja) * 1999-10-21 2005-06-29 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
US7226654B2 (en) 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
US7033864B2 (en) * 2004-09-03 2006-04-25 Texas Instruments Incorporated Grooved substrates for uniform underfilling solder ball assembled electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055728A (ja) * 2002-07-18 2004-02-19 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
US8279618B2 (en) 2007-09-06 2012-10-02 Murata Manufacturing Co., Ltd. Circuit substrate and circuit substrate manufacturing method
JP2010153700A (ja) * 2008-12-26 2010-07-08 Hitachi Metals Ltd 多層セラミック基板および電子部品
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2013089657A (ja) * 2011-10-14 2013-05-13 Murata Mfg Co Ltd 電子部品及びその製造方法
WO2013061946A1 (ja) * 2011-10-27 2013-05-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
JP5668867B2 (ja) * 2011-10-27 2015-02-12 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
JPWO2014181697A1 (ja) * 2013-05-08 2017-02-23 株式会社村田製作所 多層配線基板
US9844138B2 (en) 2013-05-08 2017-12-12 Murata Manufacturing Co., Ltd. Multilayer wiring board
JP2015167210A (ja) * 2014-03-04 2015-09-24 株式会社村田製作所 積層型セラミック電子部品

Also Published As

Publication number Publication date
JP4858538B2 (ja) 2012-01-18
CN101371352B (zh) 2010-11-10
CN101371352A (zh) 2009-02-18
US7595997B2 (en) 2009-09-29
JPWO2007094123A1 (ja) 2009-07-02
US20080261005A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4858538B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4862893B2 (ja) 多層セラミック電子部品およびその製造方法
JP4946225B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP3982563B2 (ja) セラミック電子部品及びその製造方法
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4784690B2 (ja) 多層セラミック基板およびその製造方法
JP5293605B2 (ja) セラミック多層基板及びその製造方法
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2007173651A (ja) 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP5248941B2 (ja) セラミック部品及びその製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP4535801B2 (ja) セラミック配線基板
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP4383113B2 (ja) 積層型配線基板の製造方法
JP2011029534A (ja) 多層配線基板
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板
JP2005294674A (ja) 多層基板、半導体パッケージおよびモジュールの製造方法
JP2005072326A (ja) 積層型配線基板およびその製造方法、並びに電気装置とその実装構造
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2001102754A (ja) 多層配線基板
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP2007294831A (ja) セラミック基板の製造方法及びセラミック基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008500410

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200680052634.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06835175

Country of ref document: EP

Kind code of ref document: A1