JP5248941B2 - セラミック部品及びその製造方法 - Google Patents

Description

本発明は、セラミック部品及びその製造方法に係り、特には導体の組成に特徴を有するセラミック部品及びその製造方法に関するものである。

コンピュータのマイクロ・プロセッサ・ユニット（ＭＰＵ）等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。

この種のパッケージを構成するＩＣチップ搭載用配線基板には各種の絶縁体材料が使用可能であり、その例としてセラミックを使用したものが従来よく知られている。セラミックパッケージと呼ばれるこの種のパッケージでは、絶縁体部分にアルミナを主成分としたセラミック材料を使用し、導体部分にアルミナと同時焼成可能な高融点金属であるタングステンを使用したものが主流となっている。そして、上記材料からなるセラミックパッケージは、高強度なため機械的特性に優れる、封止性が高い等といった利点を有する反面、銅配線等と比べて導体部分の配線抵抗が高いといった欠点を有している。

ここで、導体部分の配線抵抗が低いにもかかわらず機械的特性に優れたセラミック部品が得られる可能性のある材料の組み合わせとしては、例えば、絶縁体部分にアルミナを主成分としたセラミック材料を使用し、導体部分にタングステンと銅との混合物を使用したものが提案されている（例えば、特許文献１参照）。

しかし、上記従来技術のような銅−タングステンからなる導体を有するセラミックパッケージを製造する場合、仮に低融点な銅（1083℃）に合わせて焼成温度を低めに設定して同時焼成を行ったとすると、アルミナの焼結が不十分になり、所望とする強度を達成できなくなる。

このように導体部分に低抵抗な金属材料を用いたセラミック部品の場合、銅の融点よりも高い温度で焼成を行うことが困難である。そこで近年では、絶縁体部分にガラスセラミックなどの低温焼成材料を用い、導体部分に銅と無機成分（アルミナやジルコニア等の金属酸化物）との混合物を使用したセラミック部品が提案されている（例えば、特許文献２参照）。そして、このような材料の組み合わせによれば、反りやうねりなどといった絶縁体部分の変形を効果的に防止でき、導体部分と絶縁体部分との界面の接着強度を向上させ、安定した接着強度を得ることができると考えられている。
特開平０５−１４４３１６号公報 特開平１０−９５６８６号公報

ところが、上記従来技術のセラミック部品の場合、絶縁体部分と導体部分との焼成収縮曲線が全く異なることから、導体部分中に占める無機成分の割合が少ないと、絶縁体部分の変形や、導体部分と絶縁体部分との剥離といった問題が発生する。よって、このような問題を回避するためには、導体部分に無機成分を多量に添加する必要があった。しかしながら、アルミナやジルコニア等といった金属酸化物は基本的に銅との濡れ性が悪い。それゆえ、材料中に金属酸化物単体を多量に添加して焼成を行うと、導体部分中にて金属酸化物が偏析する結果、導体部分の抵抗が高くなる。よって、導体部分中に低抵抗な銅を含有させた優位性が損なわれてしまう。

さらに、銅の融点よりも焼結温度の高いセラミック部分に合わせて焼成温度を設定して同時焼成をした場合、低融点な銅が熔融し、その熔融に伴って銅の流動や揮発が起こる。その結果、導体部分の形状が保持できなくなったり、導体部分の表面にて銅が凝集したりするといった問題が発生してしまう。

本発明は上記の課題に鑑みてなされたものであり、その目的は、機械的強度に優れていて変形も少ないセラミック基体を有するとともに、セラミック基体との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を有するセラミック部品及びその製造方法を提供することにある。

上記課題を解決するために本願発明者らが鋭意研究を行い、同時焼成によって熔融した銅の流動及び揮発を阻止するための手段を模索したところ、熔融した銅の流動等を阻止して所定位置に保持するためには、特定の無機化合物を主体とするフィラーを含有させればよいという新規な知見を得た。また、かかる特定の無機化合物を主体とするフィラーを含有させることで、導体の接着強度や同時焼結性を向上できることも新規に知見した。そして、本願発明者らはこれらの新規な知見をさらに発展させて下記の解決手段を想到したのである。

即ち、上記課題を解決するための手段（手段１）としては、銅の融点よりも高い温度で焼結するセラミックを主体とするセラミック基体に導体が形成されたセラミック部品において、前記導体は、チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなることを特徴とするセラミック部品がある。

従って、上記手段１によると、銅を含んで形成された導体としているため、従来のタングステンを主成分として形成された導体に比べて低抵抗となる。また、チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなる導体としているため、同時焼成時に熔融した銅の流動及び揮発が阻止される。その結果、導体における銅がその位置に保持され、導体中におけるボイドの発生やセラミック部分からの導体の突出が防止される結果、比較的好適な形状の導体を得ることができる。

しかも、チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーを用いているため同時焼結性が向上し、セラミックと金属との焼成収縮率もマッチングすることから、反りや剥がれを起こすことなく同時焼成を行うことが可能となる。

以上のことから、上記手段１によれば、機械的強度に優れていて変形も少ないセラミック基体を有するとともに、セラミック基体との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を有するセラミック部品を提供することができる。

ここで、セラミック部品としては、セラミック基体に導体が形成されたものであれば特に限定されず、例えば、セラミック配線基板、セラミックコンデンサ、セラミックインダクタ、セラミックセンサ等がある。

上記セラミック配線基板としては、例えば、前記セラミック基体の内部に形成された内層導体パターン及びビア導体と、前記セラミック基体の表面上に形成された実装パッドとを備えるものを挙げることができる。また、上記セラミックコンデンサとしては、主面及び裏面を有する板状をなし、チタン酸バリウムを主成分とする誘電体を介して複数の内層電極が積層配置されてなるセラミック基体と、前記セラミック基体の厚さ方向に沿って延びる複数のビア孔内に形成され、前記複数の内層電極に対して接続する複数のビア導体と、前記複数のビア導体における少なくとも前記主面側の端部に接続するように配置された複数の外部電極とを備え、前記複数のビア導体が全体としてアレイ状に配置されているビアアレイ型積層セラミックコンデンサを挙げることができる。

上記セラミック部品を構成するセラミック基体は、銅の融点（1083℃）よりも高い温度で焼結するセラミックを主体とするものである

絶縁体材料としてのセラミックは特に限定されず、その具体例としてはアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が挙げられる。なお、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体は、強度的に弱いためここでは使用されない。通常、セラミック基体は板状であり、平面視で例えば矩形状を呈している。

セラミック部品を構成する導体は、チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなる。

導体の形成材料の１つとして銅を選択した理由は、銅は低い電気抵抗率（１．６９×１０⁻⁸Ω・ｍ）を持つ金属であるにもかかわらず、銀や金などに比べて安価だからである。

導体中には、銅のほか上記無機化合物を主体とするフィラーが含有されている。ここで、導体は銅と上記無機化合物との合金相ではなく、混合相である必要がある。その理由は、合金相であると銅と上記無機化合物とが渾然一体となっているため、熔融した金属の流動、揮発を有効に阻止できないからである。

上記無機化合物は、チタン−アルミニウム系金属化合物、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種である必要がある。チタン−アルミニウム系金属化合物（チタンアルミナイド）とは、例えば、ＴｉＡｌ、ＴｉＡｌ_３、Ｔｉ_３Ａｌ等のことであり、なかでもＴｉＡｌが最も好ましい。チタン酸化物とは、例えば、ＴｉＯ、ＴｉＯ_２、Ｔｉ_２Ｏ_５等のことを指す。アルミニウム酸化物とは、例えば、Ａｌ_２Ｏ_３等のことを指す。この場合、上記無機化合物は、チタン酸化物及びアルミニウム酸化物の２種を主体とするものであることがよい。

なお、チタン酸化物及びアルミニウム酸化物は、導体形成材料中にあらかじめ含有されていたものでもよいが、焼成を経てチタンアルミナイドが熱分解して酸化することにより事後的に生じたものであることが好ましい。その理由を以下に示す。即ち、焼成時において、チタンアルミナイドは、その一部または全部が熱分解して銅に熔融した後、周囲に存在する酸素と反応して、銅中にて酸化物微粒子として再析出する。よって、かかる酸化物微粒子を均一に分散させることができ、銅の偏析が防止されるため、導体の低抵抗化に確実に寄与するからである。また、チタンアルミナイドは銅中の酸素と反応してその濃度を低下させるため、このことも導体の低抵抗化に寄与している。

上記のような無機化合物を主体とするフィラーのうち、特にチタンアルミナイドを主体とするフィラーは、銅と馴染みやすくて濡れやすい性質を有するため、再析出した状態で混在していても銅をはじかず、銅中にて均一に分散することができる。このことにより、同時焼成時に熔融した液状の銅に対する増粘効果が発揮され、熔融した銅の流動及び揮発が確実に阻止される。ちなみに、無機酸化物を金属中に均一に分散させることは一般的に難しく、たとえ分散できたとしても銅との濡れ性が悪い場合が少なくない。

なお、前記フィラーは、上記チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種を主体とするものであればよいため、少量であればそれ以外の金属あるいは無機化合物を含んでいてもよい。

前記導体の電気抵抗率（比抵抗）は、例えば２０×１０⁻⁸Ω・ｍよりも低いことがよく、さらには１５×１０⁻⁸Ω・ｍ以下、特には１０×１０⁻⁸Ω・ｍ以下であることが好ましい。

焼成前における前記フィラーの平均粒径は特に限定されないが、強いて言えば１０μｍ以下であることが好ましい。その理由は、フィラーが細かくて揃っていたほうが、溶融銅中に均一に分散しやすく、熔融した銅の流動、揮発を有効に阻止できるようになるからである。これと同様の理由で、銅についても平均粒径が１０μｍ以下であることが好ましい。平均粒径が１０μｍ超であると、特に実装パッドなどの大面積パターンについては銅が玉状になって浮き出してくるのを抑制する効果が薄れてしまい、また、配線の滲みや細りを抑制する効果も薄れてしまう。なお、フィラー及び銅の平均粒径は２μｍ以下であることがより望ましく、１μｍ以下がさらに望ましく、０．５μｍ以下が特に望ましい。

前記導体における無機化合物の含有量は特に限定されないが、例えば、前記無機化合物がチタン酸化物及びアルミニウム酸化物を主体とするような場合、その含有量が１５体積％以上７５体積％以下であることが好ましい。

１５体積％未満であると、無機化合物の分量が少なくなる結果、熔融した銅の流動、揮発を有効に阻止できなくなるおそれがある。逆に、７５体積％超であると、セラミックとの同時焼結性が悪化してしまうので、好ましくない。また、銅の含有量が低くなりすぎてしまい、導体内にて銅粒子同士が連結した状態で存在できず、導電性が悪くなってしまう。以上のことを考慮すると、前記導体における無機化合物の含有量は、上記のごとく１５体積％以上７５体積％以下が好適であり、さらには１５体積％以上６０体積％以下がより好適であり、１５体積％以上５０体積％以下が最も好適である。

また、上記課題を解決するための別の手段（手段２）としては、上記手段１のセラミック部品の製造方法であって、銅粉末を含有し、少なくともチタンアルミナイドの粉末を含有する導体ペーストを準備する導体ペースト準備工程と、銅の融点よりも高い温度で焼結するセラミックを主成分として含有するセラミックグリーンシート上に、前記導体ペーストを印刷塗布して導体形成層を形成する導体形成層形成工程と、前記導体形成層が形成された前記セラミックグリーンシートを積層一体化して、未焼結積層体を作製する積層工程と、前記セラミックが焼結しうる温度に前記未焼結積層体を加熱して、前記セラミックグリーンシート及び前記導体形成層を焼成する同時焼成工程とを含むことを特徴とするセラミック部品の製造方法がある。

上記手段２の製造方法の作用効果について以下に述べる。手段２の導体ペースト準備工程では、銅粉末を含有し、少なくともチタンアルミナイドの粉末を含有する導体ペーストを準備し、その後の同時焼成過程において当該金属化合物の一部または全部を熱分解、酸化させることでチタン酸化物やアルミニウム酸化物を生じさせている。つまり、上記金属化合物を主体とするフィラーと銅との混合相からなる導体を得るにあたり、導体ペースト中において酸化物ではなく非酸化物の状態でチタンまたはアルミニウムを含有させておくようにする。その理由は、導体ペーストの段階ですでに酸化物であると、銅中にて凝集してしまい分散性が悪くなるからである。その点、非酸化物であると銅中にて凝集せず、安定した分散性を得ることができるからである。従って、手段２の製造方法によると、セラミック基体との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を有する手段１のセラミック部品を簡単にかつ確実に得ることができる。

この場合、前記銅粉末の含有量が４０体積％以上９０体積％以下であり、前記チタンアルミナイドの粉末の含有量が１０体積％以上６０体積％以下であることが好ましい。銅粉末の含有量が４０体積％未満あるいはチタンアルミナイドの粉末の含有量が６０体積％超であると、セラミックとの同時焼結性が悪化することに加え、導体内にて銅粒子同士が連結した状態で存在できず導電性が悪くなるおそれがある。逆に、銅粉末の含有量が９０体積％超あるいはチタンアルミナイドの粉末の含有量が１０体積％未満であると、当該金属化合物の分量が少なくなる結果、熔融した銅の流動、揮発を有効に阻止できなくなるおそれがある。なお、両粉末の含有量を上記好適範囲に設定しておけば、仮にチタンアルミナイドが全て酸化した場合に、チタン酸化物及びアルミニウム酸化物の含有量が１５体積％以上７５体積％以下の導体を得やすくなる。

ここで、上記導体ペーストは、銅粉末を主成分として含有し、チタンアルミナイドの粉末をそれよりも量的に少ない副成分として含有していることが好ましい。この場合、得られる導体の導電性が高くなり、確実に低抵抗化を図ることができる。

導体ペースト中のチタンアルミナイドの粉末の平均粒径は特に限定されないが、強いて言えば１０μｍ以下であることが好ましい。その理由は、細かくて大きさの揃った粉末のほうが、溶融銅中に均一に分散しやすく、熔融した銅の流動、揮発を有効に阻止できるようになるからである。これと同様の理由で、銅粉末についても平均粒径が１０μｍ以下であることが好ましい。これら粉末の平均粒径は２μｍ以下がより望ましく、１μｍ以下がさらに望ましく、０．５μｍ以下が特に望ましい。

［第1の実施形態］

以下、本発明を具体化した第1の実施形態のセラミックパッケージ１０及びその製造方法を図１〜図９に基づき説明する。

図１に示されるように、本実施形態のセラミックパッケージ１０は、例えばＩＣチップ２１のような半導体集積回路素子あるいはＶＩＣＳＥＬ等の光素子を実装するための配線基板である。このセラミックパッケージ１０を構成するセラミック基体１１は、上面１２（基体表面）及び下面１３を有する矩形平板状をなす部材である。このセラミック基体１１は、３つのセラミック焼結層１４，１５，１６を積層してなる３層構造を有している。本実施形態において、上側セラミック焼結層１４、中間セラミック焼結層１５及び下側セラミック焼結層１６は、いずれもアルミナ焼結体からなる。なお、本実施形態では３層構造としたが、２層構造を採用しても構わないし、４層以上の多層構造を採用しても構わない。

このセラミック基体１１は、上面１２において開口するキャビティ２２を備えている。本実施形態のキャビティ２２は平面視で略矩形状を呈しているが、略矩形状以外の形状を採用することも可能である。キャビティ２２の外形寸法は、セラミック基体１１の外形寸法の５０％〜９０％程度に設定されており、本実施形態ではセラミック基体１１の外形寸法の６５％程度に設定されている。キャビティ２２の深さは上側セラミック焼結層１４の厚さ分に相当している。キャビティ２２の底面における離間した２箇所には、セラミックとの同時焼成により得られたメタライズ層からなる上面側実装パッド２３が形成されている。ＩＣチップ２１は、これらの上面側実装パッド２３上にＡｇエポキシ樹脂やＡｇ−Ｓｉ樹脂を用いて接着される。なお、ＩＣチップ２１は、上面側実装パッド２３上にＡｕ−Ａｕ接合によって接合されていてもよい。前記上面側実装パッド２３上には、必要に応じてニッケル層や金層（いずれも図示略）が形成されていてもよい。

また、中間セラミック焼結層１５において上面側実装パッド２３に対応した箇所には、ビア導体１８が形成されている。中間セラミック焼結層１５と下側セラミック焼結層１６との界面には、セラミックとの同時焼成により得られたメタライズ層からなる内層導体パターン２８が形成されていて、それら内層導体パターン２８はビア導体１８の下端に対してそれぞれ電気的に接続されている。

図１に示されるように、下側セラミック焼結層１６において内層導体パターン２８に対応した箇所にも、セラミックとの同時焼成により得られたビア導体１９が形成されている。セラミック基体１１における下面１３の外周部には、同じくセラミックとの同時焼成により得られたメタライズ層からなる下面側実装パッド２７が複数個設けられている。それら下面側実装パッド２７は、下側セラミック焼結層１６のビア導体１９の下端に対して、それぞれ電気的に接続されている。これらの下面側実装パッド２７は、セラミックパッケージ１０を図示しない他の基板上（マザーボード上）に実装する際に、複数の基板側端子に対して接合される。なお、パッケージ形態は特に限定されず任意であり、例えば、ＢＧＡ（ボールグリッドアレイ）、ＰＧＡ（ピングリッドアレイ）、ＬＧＡ（ランドグリッドアレイ）のいずれでもよい。

そして、本実施形態のセラミックパッケージ１０では、各部分の導体（即ちビア導体１８，１９、上面側実装パッド２３、下面側実装パッド２７、内層導体パターン２８）が、チタン−アルミニウム系金属化合物、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなるものとされている。特に本実施形態における各部分の導体は、チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたチタン酸化物及びアルミニウム酸化物を主体とするフィラーを含んでいる。また、導体中におけるこれら酸化物の含有量は１５体積％以上７５体積％以下となるように設定されている。

次に、上記構造のセラミックパッケージ１０を製造する方法について図２〜図６に基づいて説明する。

まず、セラミック基体１１となるべきセラミック未焼結体を準備するセラミック基体準備工程を実施する。具体的には、アルミナ粉末等のセラミック粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法（例えばドクターブレード法やカレンダーロール法）により厚さ１００μｍ〜３００μｍのシート状に成形して、図２に示すようなセラミックグリーンシート６４，６５，６６を３枚作製する。なお、上側セラミックグリーンシート６４の略中央部には、平面視略矩形状のキャビティ２２を貫通形成しておく。このキャビティ２２は、従来周知のパンチング（打ち抜き）加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。

本実施形態においてより具体的には、平均粒径０．８μｍのアルミナ粉末を用いるとともにこれを９０重量％とし、その残部としてＳｉＯ_２，ＭｇＯ，ＢａＯ，ＭｎＯ_２，Ｎｂ_２Ｏ_５などの粉末を混合した。このような混合粉末に対し、ブチラール系バインダ、可塑剤、溶剤等を混合してスラリーとした。

続く穴あけ工程では、セラミック未焼結体であるセラミックグリーンシート６４，６５，６６の複数箇所に、後にビア導体１８となるべき穴部７６をそれぞれ貫通形成する（図３参照）。穴部７６は、従来周知のパンチング（打ち抜き）加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。

一方、導体ペースト準備工程を行い、各部の導体を形成するための導体ペースト７７をあらかじめ作製しておく。ここでは、銅粉末を主成分として含有し、チタン−アルミニウム系金属化合物の粉末を含有する導体ペースト７７とする。なお、この導体ペースト７７には、バインダ、分散剤、溶剤等が含まれている。

続くビア充填工程では、従来周知のペースト印刷装置によるビアメタライズ充填を行って、穴部７６内に上記の導体ペースト７７を充填する（図４参照）。次に、導体形成層形成工程を行って、セラミックグリーンシート６５，６６の上に上記の導体ペースト７７を所定パターン状にスクリーン印刷装置により印刷塗布し、導体形成層７８とする。ちなみに、印刷塗布により形成された導体形成層７８は、後に上面側実装パッド２３、下面側実装パッド２７、内層導体パターン２８となるべき部分である。

続く積層工程では、下側セラミックグリーンシート６６の上に中間セラミックグリーンシート６５及び上側セラミックグリーンシート６４を順次積層し、従来周知のラミネート装置を用いて厚さ方向に所定の荷重を加えることにより、これらを圧着、一体化して未焼結積層体１０Ａを形成する（図５参照）。

そして、この積層体を窒素中で脱脂した後、加湿した窒素水素混合ガス中、所望の酸素分圧下においてアルミナが焼結しうる所定の温度（１２００℃〜１４００℃）で焼成する。このような同時焼成工程を経ると、上側セラミックグリーンシート６４、中間セラミックグリーンシート６５及び下側セラミックグリーンシート６６が焼結して、キャビティ２２を有するセラミック基体１１が得られる。また、その際に導体ペースト７７が同時に焼結することによって、上面側実装パッド２３、下面側実装パッド２７、内層導体パターン２８、ビア導体１８が形成される。なお、この状態のものは、セラミックパッケージ１０となるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用セラミックパッケージであると把握することができる。

さらに、多数個取り用セラミックパッケージを図示しないブレーク溝に沿って分割し、個片化する（図６参照）。その後、キャビティ２２内にＩＣチップ２１を収容し、はんだ付けを行う。その結果、図１に示す素子付きセラミックパッケージ１０が完成する。

次に、本実施形態において行った評価試験について説明する。

この評価試験では、導体を構成する材料を変更して複数種類の試料を作製し（表１のNo.1〜13参照）、それぞれについて比抵抗（μΩ・ｃｍ）と導体層形状（滲み、銅玉状浮出し、反り）とを調査した。その結果を表１に示す（図７参照）。ここでは、上述した手順により、幅２００μｍ、長さ３０ｍｍのライン状導体層と、１２．５ｍｍ×１２．５ｍｍの正方形状導体層とを有する試験用サンプルを作製した。

比抵抗については、四端子抵抗計にて上記ライン状導体層の抵抗値を測定した後、当該ライン状導体層の断面積及び配線長に基づいてその値を算出した。そして、比抵抗の値が２０μΩ・ｃｍ以下であれば「良好」と判定した。導体層形状については、導体層を拡大鏡で目視観察し、銅が導体層表面やパッド部に押し出されていなければ「○（良好）」とした。また、セラミックと正方形状導体層との焼成収縮率がマッチングせず、正方形状導体層が２００μｍ以上反った場合には「×（不良）」と判定した。

ここで、試料Ｎｏ．１では、粒径０．５μｍの銅（Ｃｕ）１００体積部を含む導体ペーストを使用し、銅のみからなる導体層を得た。試料Ｎｏ．２では、粒径１．８μｍのタングステン（Ｗ）のフィラー６５体積部と、粒径０．５μｍの銅３５体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．３では、粒径１．５μｍのアルミナ（Ａｌ_２Ｏ_３）のフィラー３０体積部と、粒径０．５μｍの銅７０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．４では、粒径２μｍの酸化チタン（ＴｉＯ_２）のフィラー３０体積部と、粒径０．５μｍの銅７０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．５では、粒径７μｍのアルミニウム−ニッケル系金属化合物（ＮｉＡｌ）のフィラー３０体積部と、粒径０．５μｍの銅７０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．６では、粒径６μｍのアルミニウム−コバルト系金属化合物（ＣｏＡｌ）のフィラー３０体積部と、粒径０．５μｍの銅７０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．７では、粒径９μｍのチタン−アルミニウム系金属化合物（Ｔｉ_３Ａｌ）のフィラー２０体積部と、粒径０．５μｍの銅８０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．８では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー１０体積部と、粒径０．５μｍの銅９０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．９では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー２０体積部と、粒径０．５μｍの銅８０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．１０では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー３０体積部と、粒径０．５μｍの銅７０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．１１では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー４０体積部と、粒径０．５μｍの銅６０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．１２では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー５０体積部と、粒径０．５μｍの銅５０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。試料Ｎｏ．１３では、粒径７μｍのチタン−アルミニウム系金属化合物（ＴｉＡｌ）のフィラー６０体積部と、粒径０．５μｍの銅４０体積部とを含む導体ペーストを使用し、当該フィラーと銅との混合相からなる導体層を得た。

なお、表１には、焼成を経て焼結体中に析出した金属酸化物を示すとともに、特にその金属酸化物がチタン酸化物及びアルミニウム酸化物である場合には焼結体中におけるその量も記した。

図７における表１に示すように、各試料の作製を行ったところ、試料Ｎｏ．１（Cu100）及び試料Ｎｏ．２（Cu35:W65）については、滲み、銅玉状浮出し、反りが著しく、比抵抗の測定が可能な好適な試料を得ることができなかった。

試料Ｎｏ．３，４については、比抵抗の測定が可能な試料を得ることができたが、滲み、銅玉状浮出し、反りの発生が認められたため導体層形状は悪かった。また、焼結体中には1種類の酸化物しか析出していなかった。

試料Ｎｏ．５，６については、比抵抗の測定が可能な試料を得ることができたが、その測定値は非常に高かった。焼結体中には２種類の酸化物が析出していたが、それらは凝集していたため、これが比抵抗値の増大をもたらしている原因であると推測された。なお、滲み、銅玉状浮出し、反りの発生が認められたため導体層形状は悪かった。つまり、試料Ｎｏ．５，６では、金属化合物の添加による効果が得られなかった。

一方、試料Ｎｏ．７〜１３については、いずれも比抵抗の測定が可能な試料を得ることができ、その測定値も低くなることがわかった。特に、試料Ｎｏ．７〜１１では、その値が１０×１０⁻⁸Ω・ｍよりもかなり低くなり、現行品と比べて確実に低抵抗化が達成されていた。また、焼結体中にはチタン酸化物及びアルミニウム酸化物という２種類の酸化物が析出していたが、それらは凝集しておらず銅中にて均一に分散した状態で存在していた。よって、このことが比抵抗値の低減に寄与していると推測された。なお、滲み、銅玉状浮出し、反りの発生は全く認められず、導体層形状は良好であった。以上のように、試料Ｎｏ．７〜１３では、金属化合物の添加による効果を得ることができた。なお、表中の試料Ｎｏ．に＊を付した試料は、本発明の好適範囲内に属する。

図８は先の評価試験で好結果を示した試料（例えばＮｏ．８）の導体層の顕微鏡写真（ＳＥＭ写真）である。写真において黒色部はアルミニウム酸化物（Ａｌ_２Ｏ_３）、薄灰色部はチタン酸化物（ＴｉＯ_２）、白色部は銅（Ｃｕ）である。それによると、Ｃｕ中にてＡｌ_２Ｏ_３やＴｉＯ_２が凝集部（直径１０μｍ以上の塊）を形成することなく均一に分散しているのがわかる。また、焼結体中には空隙が存在していないこともわかる。なお、以上の傾向は試料Ｎｏ．７，９〜１３においても同様であった。

図９は、同じく試料Ｎｏ．８の導体層を対象とし、エネルギー分散型Ｘ線分析によってその元素分布を調査した結果を示したデータである。これによると、Ｃｕのところに最も大きなピークが認められるほか、Ａｌ_２Ｏ_３やＴｉＯ_２のところに小さなピークが認められる。よって、焼成を経てチタン−アルミニウム系金属化合物（ＴｉＡｌ）の殆どが熱分解、酸化して、Ａｌ_２Ｏ_３及びＴｉＯ_２となったことがわかった。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態のセラミックパッケージ１０では、各部の導体が銅を含んで形成されたものとなっているため、従来のタングステンを主成分として形成された導体に比べて低抵抗となる。また、各部の導体が、チタン−アルミニウム系金属化合物、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなるため、同時焼成時に熔融した銅の流動及び揮発が阻止される。その結果、導体における銅がその位置に保持され、導体中におけるボイドの発生やセラミック部分からの導体の突出が防止される結果、比較的好適な形状の導体を得ることができる。

以上のことから、本実施形態によれば、機械的強度に優れていて変形も少ないセラミック基体１１を有するとともに、セラミック基体１１との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を有するセラミックパッケージ１０を得ることができる。

また、本実施形態の製造方法では、所定組成の導体を得るにあたり、導体ペースト７７中において酸化物ではなく非酸化物の状態でチタンまたはアルミニウムを含有させておき、この状態でセラミックとの同時焼成を行うようにしている。このため、セラミック基体１１との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を得ることができる。ゆえに、この製造方法によれば、上記のように優れた特性を有するセラミックパッケージ１０を簡単にかつ確実に得ることができる。
［第２の実施形態］

次に、本発明を具体化した第２の実施形態のセラミックコンデンサ内蔵配線基板１１０を図１０，図１１に基づき説明する。

図１０に示されるように、本実施形態のセラミックコンデンサ内蔵配線基板１１０（セラミック部品）は、ＭＰＵ用のＩＣチップを搭載するための配線基板である。この配線基板１１０は、ガラスエポキシからなる平板状のコア基板１１１と、セラミックコンデンサ２０１と、ビルドアップ層１３１，１３２とを備えている。コア基板１１１における複数箇所にはスルーホール導体１１６が形成されている。かかるスルーホール導体１１６は、コア基板１１１のコア第１主面１１２側とコア第２主面１１３側とを接続導通している。スルーホール導体１１６の内部は、例えばエポキシ樹脂などの閉塞体１１７で埋められている。また、コア基板１１１のコア第１主面１１２及びコア第２主面１１３には、銅からなる導体層１４１がパターン形成されており、各導体層１４１は、スルーホール導体１１６に対して電気的に接続されている。

コア基板１１１のコア第１主面１１２側に形成されたビルドアップ層１３１は、銅からなるコア第１主面側導体層１４２とエポキシ樹脂からなる樹脂絶縁層１３３，１３５（いわゆる層間絶縁層）とを積層した構造を有している。樹脂絶縁層１３５の表面上における複数箇所には、端子パッド１４４がアレイ状に形成されている。また、樹脂絶縁層１３５の表面は、ソルダーレジスト１３７によってほぼ全体的に覆われている。ソルダーレジスト１３７の所定箇所には、端子パッド１４４を露出させる開口部１４６が形成されている。端子パッド１４４の表面上には、複数のはんだバンプ１４５が配設されている。各はんだバンプ１４５は、ＩＣチップ１２１（半導体集積回路素子）の電力供給用電極１２２及び信号線用電極１２５に電気的に接続されている。なお、各端子パッド１４４及び各はんだバンプ１４５は、ビルドアップ層１３１においてセラミックコンデンサ２０１の真上の領域内に位置しており、この領域が半導体素子搭載部１２３となる。また、樹脂絶縁層１３３内にはビア導体１５０が設けられ、樹脂絶縁層１３５内にはビア導体１４３が設けられている。これらのビア導体１４３，１５０のほとんどは同軸上に配置されるとともに、それらを介して導体層１４１，１４２及び端子パッド１４４が相互に電気的に接続されている。

コア基板１１１のコア第２主面１１３側に形成されたビルドアップ層１３２は、上述したビルドアップ層１３１とほぼ同じ構造を有している。即ち、ビルドアップ層１３２は、銅からなるコア第２主面側導体層１４２とエポキシ樹脂からなる樹脂絶縁層１３４，１３６とを積層した構造を有している。樹脂絶縁層１３６の下面上における複数箇所にはＢＧＡ用パッド１４８が格子状に形成されている。また、樹脂絶縁層１３６の下面は、ソルダーレジスト１３８によってほぼ全体的に覆われている。ソルダーレジスト１３８の所定箇所には、ＢＧＡ用パッド１４８を露出させる開口部１４０が形成されている。ＢＧＡ用パッド１４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ１４９が配設されている。そして、各はんだバンプ１４９により、図１０に示される配線基板１１０は図示しないマザーボード上に実装される。また、樹脂絶縁層１３４内にはビア導体１４７が設けられ、樹脂絶縁層１３６内にはビア導体１５１が設けられている。本実施形態では、これらビア導体１４７，１５１のほとんどが同軸上に配置され、それらビア導体１４７，１５１を介して導体層１４１，１４２及びＢＧＡ用パッド１４８が相互に電気的に接続されている。

前記コア基板１１１は、コア第１主面１１２の中央部及びコア第２主面１１３の中央部にて開口する平面視で矩形状の収容穴部１９０を有している。即ち、収容穴部１９０は貫通穴部である。収容穴部１９０内には、図１１に示すセラミックコンデンサ２０１が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ２０１は、主面２０２（図１１では上面）をコア基板１１１のコア第１主面１１２と同じ側に向け、かつ裏面２０３（図１１では下面）をコア基板１１１のコア第２主面１１３と同じ側に向けた状態で収容されている。なお、本実施形態のセラミックコンデンサ２０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．７５ｍｍの矩形平板状である。

また、収容穴部１９１の内面とセラミックコンデンサ２０１の側面との隙間１９２には、高分子材料（本実施形態では熱硬化性樹脂）からなる樹脂充填剤１９５が充填されている。この樹脂充填剤１９５は、セラミックコンデンサ２０１をコア基板１１１に固定するとともに、セラミックコンデンサ２０１及びコア基板１１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。

図１０，図１１に示されるように、本実施形態のセラミックコンデンサ２０１は、いわゆるビアアレイ型の積層セラミックコンデンサである。セラミックコンデンサ２０１を構成するセラミック焼結体２０４（コンデンサ本体）は、主面２０２及び裏面２０３を有する板状物である。セラミック焼結体２０４は、セラミックの誘電体２０５を介して第１内層電極２４１（内層電極）と第２内層電極２４２（内層電極）とを交互に積層配置した構造を有している。本実施形態において、誘電体２０５は、高誘電率セラミックの一種であるチタン酸バリウムを主成分とする焼結体からなる。第１内層電極２４１及び第２内層電極２４２は、所定パターン状に形成された層であって、セラミック焼結体２０４の内部において一層おきに配置されている。第１内層電極２４１及び第２内層電極２４２は、チタン−アルミニウム系金属化合物、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなり、具体的には、チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたチタン酸化物及びアルミニウム酸化物を主体とするフィラーと銅との混合相からなる。

セラミック焼結体２０４には多数のビア孔２３０（直径約１００μｍ）が形成されている。これらのビア孔２３０は、セラミック焼結体２０４の厚さ方向に沿って延びてセラミック焼結体２０４を貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。本実施の形態では、説明の便宜上、ビア孔２３０を４列×４列で図示したが、実際にはさらに多くの列が存在している。各ビア孔２３０内には、セラミック焼結体２０４の主面２０２及び裏面２０３間を貫通する複数のビア導体２３１，２３２が形成されている。複数のビア導体２３１，２３２は、第１内層電極２４１及び第２内層電極２４２と同様の金属組成を有しており、チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたチタン酸化物及びアルミニウム酸化物を主体とするフィラーと銅との混合相からなる。そして、各第１ビア導体２３１は、各第１内層電極２４１を貫通しており、それら同士を互いに電気的に接続している。各第２ビア導体２３２は、各第２内層電極２４２を貫通しており、それら同士を互いに電気的に接続している。

セラミック焼結体２０４の主面２０２上には、複数の第１外部電極２１１，２１２が突設されている。また、セラミック焼結体２０４の裏面２０３上には、複数の第２外部電極２２１，２２２が突設されている。主面２０２側にある第１外部電極２１１，２１２は、ビルドアップ層１３１側のビア導体１４３に対して電気的に接続される。一方、裏面２０３側にある第２外部電極２２１，２２２は、ビルドアップ層１３２側のビア導体１５０に対して電気的に接続される。また、第１外部電極２１１，２１２の底面略中央部は、ビア導体２３１，２３２の主面２０２側の端面に対して直接接続されており、第２外部電極２２１，２２２の底面略中央部は、ビア導体２３１，２３２の裏面２０３側の端面に対して直接接続されている。よって、外部電極２１１，２２１はビア導体２３１及び第１内層電極２４１に導通しており、外部電極２１２，２２２はビア導体２３２及び第２内層電極２４２に導通している。

第１外部電極２１１，２１２についても、第１内層電極２４１及び第２内層電極２４２と同様の金属組成を有しており、チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたチタン酸化物及びアルミニウム酸化物を主体とするフィラーと銅との混合相からなる。第１外部電極２１１，２１２の表面全体には銅めっきが施されている。主面２０２に垂直な方向（部品厚さ方向）から見たときの第１外部電極２１１，２１２の形状は略円形である。第２外部電極２２１，２２２も同様の構造、形状を有している。

図示しないマザーボード側からビア導体１４７，１５１を介して第２外部電極２２１，２２２に通電し、第１内層電極２４１−第２内層電極２４２間に電圧を加えると、第１内層電極２４１に例えばプラスの電荷が蓄積し、第２内層電極２４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ２０１がキャパシタとして機能する。また、このセラミックコンデンサ２０１では、第１ビア導体２３１及び第２ビア導体２３２がそれぞれ交互に隣接して配置され、かつ、第１ビア導体２３１及び第２ビア導体２３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。

第１ビア導体２３１及び第２ビア導体２３２は、ビルドアップ層１３１のビア導体１４３，１５０等を介して、配線基板１１０上に搭載されたＩＣチップ１２１の電力供給用電極１２２に電気的に接続されるようになっている。つまり、第１ビア導体２３１及び第２ビア導体２３２は当該配線基板１１０における電源及びグランドの一部を構成している。従って、このような接続関係が設定されていることから、本実施形態のコンデンサ２０１が、デカップリング用コンデンサとして機能するようになっている。一方、ＩＣチップ１２１の信号線用電極１２５は、コンデンサ２０１内の導体部分を流れることなく、コア基板１１１のスルーホール導体１１６等を介してマザーボード側に電気的に接続されている。

そして、以上のような構造を有する本実施形態のセラミックコンデンサ２０１によれば、機械的強度に優れていて変形も少ないセラミック焼結体２０４（セラミック基体）を有するとともに、セラミック焼結体２０４との接着強度及び同時焼結性に優れた低抵抗かつ好適形状の導体を有したものとすることができる。よって、本実施形態によれば、高容量化、高信頼化、低インダクタンス化、低電気抵抗化を達成でき、デカップリング用途に好適なビアアレイ型積層セラミックコンデンサ２０１を実現することができる。また本実施形態では、このような優れたコンデンサ２０１を内蔵してコンデンサ内蔵配線基板１１０を構成しているため、それに搭載されるＭＰＵ用のＩＣチップ１２１の能力を十分に引き出すことができる。よって、優れた半導体装置を実現することができる。

なお、本発明の実施形態は以下のように変更してもよい。

・第１実施形態では本発明をセラミックパッケージ１０（セラミック配線基板）に具体化し、第２実施形態では本発明をビアアレイ型積層セラミックコンデンサ２０１に具体化したが、これら以外のセラミック部品に具体化してもよい。

・第２実施形態においては、各部の導体の金属組成を、チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたチタン酸化物及びアルミニウム酸化物を主体とするフィラーと銅との混合相からなるものとした。しかし、これに限定されず、例えば内層電極２４１，２４２や外部電極２１１，２１２，２２１，２２２の金属組成を、ニッケル等のようにチタン酸バリウムと同時焼成可能な他の金属に変更してもよい。

・第２実施形態においては、ビアアレイ型積層セラミックコンデンサ２０１のビア導体２３１，２３２における主面側の端部及び裏面側の端部の両方にそれぞれ外部電極２１１，２１２，２２１，２２２が設けられていたが、かかる外部電極２１１，２１２，２２１，２２２を主面側の端部のみに設けた構成としてもよい。

・第２実施形態においては、セラミックコンデンサ２０１をコア基板１１１内に配置したが、これをビルドアップ層１３１，１３２内に配置してもよい。また、セラミックコンデンサ２０１は配線基板内蔵タイプに限定されず、配線基板表面実装タイプであってもよい。

次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。

（１）主面及び裏面を有する板状をなし、銅の融点よりも高い温度で焼結するチタン酸バリウムを主成分とする誘電体からなるセラミック基体と、前記セラミック基体を介して積層配置された複数の内層電極と、前記セラミック基体の厚さ方向に沿って延びる複数のビア孔内に形成され、前記複数の内層電極に対して接続する複数のビア導体と、前記複数のビア導体における少なくとも前記主面側の端部に接続するように配置された複数の外部電極とを備え、前記複数のビア導体が全体としてアレイ状に配置されているビアアレイ型積層セラミックコンデンサにおいて、前記複数の内層電極、前記複数のビア導体及び前記複数の外部電極のうちの少なくともいずれかが、チタン−アルミニウム系金属化合物、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなるビアアレイ型積層セラミックコンデンサ。

（２）前記チタン酸化物及び前記アルミニウム酸化物は、前記チタン−アルミニウム系金属化合物が熱分解して酸化することにより生じたものであることを特徴とする上記思想１に記載のビアアレイ型積層セラミックコンデンサ。

（３）上記思想１または２に記載のコンデンサを内蔵してなるコンデンサ内蔵配線基板。

（４）前記コンデンサはデカップリング用コンデンサであり、前記ビア導体は前記配線基板上に搭載されるべき半導体集積回路素子の電力供給用電極に対して電気的に接続されることを特徴とする上記思想３に記載のコンデンサ内蔵配線基板。

本発明を具体化した第１実施形態のセラミックパッケージを示す概略断面図。 第１実施形態のセラミックパッケージの製造手順を説明するための概略断面図。 同じく製造手順を説明するための概略断面図。 同じく製造手順を説明するための概略断面図。 同じく製造手順を説明するための概略断面図。 同じく製造手順を説明するための概略断面図。 評価試験の結果を記載した表。 導体部分のＳＥＭ写真。 導体部分の元素分布調査結果を示すデータ。 本発明を具体化した第２実施形態のビアアレイ型積層セラミックコンデンサを内蔵した配線基板を示す断面図。 第２実施形態のビアアレイ型積層セラミックコンデンサを示す断面概略図。

符号の説明

１０…セラミック部品（セラミック配線基板）としてのセラミックパッケージ
１０Ａ…未焼結積層体
１１…セラミック基体
１８，１９…導体としてのビア導体
２３…導体としての実装パッド
２７…導体としての実装パッド
２８…導体としての内層導体パターン
６４，６５，６６…セラミックグリーンシート
７６…ビア孔
７７…導体ペースト
７８…導体形成層
２０１…セラミック部品としてのビアアレイ型積層セラミックコンデンサ
２０４…セラミック基体としてのセラミック焼結体
２１１，２１２…導体としての第１外部電極
２２１，２２２…導体としての第２外部電極
２３１…導体としての第１ビア導体
２３２…導体としての第２ビア導体
２４１…導体としての第１内層電極
２４２…導体としての第２内層電極

Claims (9)

1. 銅の融点よりも高い温度で焼結するセラミックを主体とするセラミック基体に導体が形成されたセラミック部品において、
   前記導体は、チタンアルミナイド、チタン酸化物及びアルミニウム酸化物のうちから選択される少なくとも２種の無機化合物を主体とするフィラーと銅との混合相からなることを特徴とするセラミック部品。
2. 前記チタン酸化物及び前記アルミニウム酸化物は、前記チタンアルミナイドが熱分解して酸化することにより生じたものであることを特徴とする請求項１に記載のセラミック部品。
3. 前記無機化合物は、前記チタン酸化物及び前記アルミニウム酸化物を主体とし、前記導体における前記無機化合物の含有量が１５体積％以上７５体積％以下であることを特徴とする請求項１または２に記載のセラミック部品。
4. 前記フィラーは、平均粒径が１０μｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載のセラミック部品。
5. 前記導体は、電気抵抗率が２０×１０⁻⁸Ω・ｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載のセラミック部品。
6. 前記セラミック部品は、前記セラミック基体の内部に形成された内層導体パターン及びビア導体と、前記セラミック基体の表面上に形成された実装パッドとを備えるセラミック配線基板であることを特徴とする請求項１乃至５のいずれか１項に記載のセラミック部品。
7. 前記セラミック部品は、主面及び裏面を有する板状をなし、チタン酸バリウムを主成分とする誘電体を介して複数の内層電極が積層配置されてなるセラミック基体と、前記セラミック基体の厚さ方向に沿って延びる複数のビア孔内に形成され、前記複数の内層電極に対して接続する複数のビア導体と、前記複数のビア導体における少なくとも前記主面側の端部に接続するように配置された複数の外部電極とを備え、前記複数のビア導体が全体としてアレイ状に配置されているビアアレイ型積層セラミックコンデンサであることを特徴とする請求項１乃至５のいずれか１項に記載のセラミック部品。
8. 請求項１乃至７のいずれか１項に記載のセラミック部品の製造方法であって、
   銅粉末を含有し、少なくともチタンアルミナイドの粉末を含有する導体ペーストを準備する導体ペースト準備工程と、
   銅の融点よりも高い温度で焼結するセラミックを主成分として含有するセラミックグリーンシート上に、前記導体ペーストを印刷塗布して導体形成層を形成する導体形成層形成工程と、
   前記導体形成層が形成された前記セラミックグリーンシートを積層一体化して、未焼結積層体を作製する積層工程と、
   前記セラミックが焼結しうる温度に前記未焼結積層体を加熱して、前記セラミックグリーンシート及び前記導体形成層を焼成する同時焼成工程と
   を含むことを特徴とするセラミック部品の製造方法。
9. 前記銅粉末の含有量が４０体積％以上９０体積％以下であり、前記チタンアルミナイドの粉末の含有量が１０体積％以上６０体積％以下であることを特徴とする請求項８に記載のセラミック部品の製造方法。