WO2018139046A1 - インターポーザ基板、回路モジュール、インターポーザ基板の製造方法 - Google Patents

Abstract

インターポーザ基板（１０）は、誘電体部（２０）と磁性体部（３０）とを含み、互いに対向する第１主面と第２主面とを有する。複数の接続用端子電極（１１１、１１２）は、誘電体部（２０）と磁性体部（３０）の第１主面（２０１、３０１）側に形成されており、ケーブルに接続される。複数の回路基板用端子電極（１２１、１２２）は、誘電体部（２０）の第２主面（２０２）に形成されており、回路基板に接続される。複数の配線電極は、素体の内部に形成され、複数の接続用端子電極（１１１、１１２）と複数の回路基板用端子電極（１２１、１２２）とを所定の接続パターンで接続する。複数の配線電極は、誘電体部（２０）のみを通る第１配線電極（ＣＨ１）と、磁性体部（３０）を通る第２配線電極（ＣＨ２）とを備える。

Description

インターポーザ基板、回路モジュール、インターポーザ基板の製造方法

　この発明は、回路基板と他の回路部材とを接続する際に利用するインターポーザ基板および該インターポーザ基板を用いた回路モジュールに関する。

　特許文献１に示すように、携帯通信端末等では、筐体内に複数の回路基板が配置されている。これら複数の回路基板の接続には、他の回路部材の一例であるフラットケーブルが用いられることがある。

　特許文献１に記載のフラットケーブルでは、外部端子としてコネクタ部材が用いられている。フラットケーブルのコネクタ部材は、回路基板に実装されたコネクタ部材に嵌合される。この構成によって、フラットケーブルは、回路基板に接続される。

　また、特許文献２に記載の構成では、回路基板にガイド部材が実装されており、このガイド部材にフラットケーブルの外部端子が接合されている。

特許第５８４２８５０号明細書 国際公開第２０１４／００２７５７号

　上述のような回路基板およびケーブルを含む回路モジュールは、当該回路モジュールのノイズ特性を向上させるために、フェライトビーズ素子等の所定の回路素子を用いることがある。

　しかしながら、上述の特許文献１、２に示す構成では、回路基板におけるケーブルの実装位置の周辺に、フェライトビーズ素子等の所定の回路素子を実装しなければならない。このため、回路基板上の表面実装用のスペースを有効活用できず、回路基板および回路モジュールの小型化が難しくなることがある。

　したがって、本発明の目的は、ケーブルが接続される回路基板に、フェライトビーズ素子等の所定の回路素子を実装する必要が無い、ケーブルと回路基板とを接続するインターポーザ基板を提供することにある。

　この発明のインターポーザ基板は、素体、複数の接続用端子電極、複数の回路基板用端子電極、および、複数の配線電極を備える。素体は、誘電体部と磁性体部とを含み、互いに対向する第１主面と第２主面とを有する。複数の接続用端子電極は、素体の第１主面側に形成されており、ケーブルに接続される電極である。複数の回路基板用端子電極は、素体の第２主面側に形成されており、回路基板に接続される電極である。複数の配線電極は、素体の内部に形成され、複数の接続用端子電極と複数の回路基板用端子電極とを所定の接続パターンで接続する。複数の配線電極は、誘電体部のみを通る第１配線電極と、磁性体部を通る第２配線電極と、を備える。

　この構成では、第２配線電極は磁性体部を通るので、この部分は、フェライトビーズ素子、チョークコイル、ノイズフィルタ等の所定の回路素子として機能する。一方、第１配線電極は磁性体部を通らないので、この部分は、低損失な高周波信号の伝送線路等として機能する。そして、これらの部分が素体に一体化されていることで、上述の回路素子を別途外部に配置する必要は無い。

　また、この発明のインターポーザ基板は、次の構成であってもよい。誘電体部は、第１主面側から凹む凹部を有する。磁性体部は、凹部内に実装されている。複数の接続用端子電極は、第１配線電極に接続する第１接続用端子電極と、第２配線電極に接続する第２接続用端子電極と、を備える。第１接続用端子電極と第２接続用端子電極とは、素体の第１主面において面一に配置されている。

　この構成では、誘電体部と磁性体部とを別々に形成して、組み合わせればよく、製造が容易になる。また、ケーブルの接合面がフラットになり、ケーブルの接合が容易になる。

　また、この発明のインターポーザ基板は、次の構成であってもよい。誘電体部は、第２主面側から凹む凹部を有する。磁性体部は、凹部内に実装されている。複数の接続用端子電極は、第１配線電極に接続する第１接続用端子電極と、第２配線電極に接続する第２接続用端子電極と、を備える。第１接続用端子電極は、複数の高周波信号用の端子電極と、該複数の高周波信号用の端子電極よりも素体の側面側に配置され、該側面に沿って配置された補助端子電極と、を備える。

　この構成では、補助端子電極によって、インターポーザ基板とケーブルとの接合強度が向上する。また、この構成によって、素体の第１主面側は、誘電体部のみで構成されるので、補助端子電極が形成し易い。

　また、この発明のインターポーザ基板では、凹部に絶縁性樹脂が充填されていることが好ましい。

　この構成では、磁性体部と誘電体部との接合強度が向上し、信頼性が向上する。

　また、この発明のインターポーザ基板では、次の構成であることが好ましい。誘電体部は、複数の誘電体セラミック層を積層してなる。磁性体部は、複数の磁性体セラミック層を積層してなる。

　この構成では、誘電体部と磁性体部とが、所定形状に容易に形成される。

　また、この発明のインターポーザ基板では、第２配線電極における磁性体部の内部に形成された電極は、所定のコイルパターンを有していてもよい。

　この構成では、第２配線電極によって実現される作用効果が向上する。

　また、この発明のインターポーザ基板では、次の構成であってもよい。磁性体部は、複数の第２配線電極を備える。複数の第２配線電極は、少なくとも１つが他と異なるインピーダンスを有する。複数の第２配線電極の端部は、第１主面または第２主面から視て、回転対称に配置されている。

　この構成では、磁性体部の配置を回転させることで、電気的な接続パターンが変わる。これにより、物理的な接続パターンを変更することなく、電気的な接続パターンを変更できる。

　また、この発明のインターポーザ基板では、次の構成であってもよい。第１配線電極と複数の第２配線電極とは、少なくとも１つが他の異なるインピーダンスを有する。第１配線電極の端部と複数の第２配線電極の端部とは、第１主面または第２主面から視て、回転対称に配置されている。

　この構成では、インターポーザ基板の回路基板への配置を回転させることで、電気的な接続パターンが変わる。これにより、物理的な接続パターンを変更することなく、電気的な接続パターンを変更できる。

　また、この発明のインターポーザ基板では、次の構成であってもよい。誘電体部は、第１主面側から凹む凹部を備える。凹部に収容可能な形状であり、端子電極を有する柱状素子を備える。柱状素子は、誘電体部と磁性体部の少なくとも一方を構成する。

　この構成では、柱状素子の種類を換えることで、物理的な接続パターンを変更することなく、電気的な接続パターンを変更できる。

　また、この発明のインターポーザ基板では、次の構成であってもよい。柱状素子の端子電極は素体の第１主面に露出し、第１主面において面一に配置されている。

　この構成では、柱状素子の端子電極をインターポーザ基板の接続用端子電極として用いることができる。

　また、この発明のインターポーザ基板では、次の構成であってもよい。インターポーザ基板は、素体における第１主面を覆う蓋部を備える。蓋部は、第１配線電極と柱状素子の端子電極とを、外部に接続する蓋用の接続電極を備える。

　この構成では、柱状素子が蓋部によって確実に固定される。

　また、この発明のインターポーザ基板では、次の構成であってもよい。蓋用の接続電極は、蓋部の素体側の面に形成され、柱状素子の端子電極に接続する内側の端子電極と、該内側の端子電極に接続され、蓋部の素体側と反対側の面に形成された外側の端子電極と、を備える。

　この構成では、蓋部の具体的な構造を示しており、インターポーザ基板の第１主面側において、柱状素子が確実に固定され、電気的に接続される。

　また、この発明のインターポーザ基板では、次の構成であってもよい。蓋部は、凹部に重なる貫通孔を有する。柱状素子は、貫通孔に挿通している。

　この構成では、インターポーザ基板の第１主面側からの柱状素子の変更が容易になる。

　また、この発明のインターポーザ基板では、次の構成であってもよい。凹部の底面には、素体の第２主面に形成され、平面視において凹部に重なる回路基板用端子電極に接続する端子用電極が形成されている。柱状素子における第２主面側に配置される端子電極は、端子用電極に接続されている。

　この構成では、柱状素子が凹部内に確実に固定され、電気的に接続される。

　また、この発明のインターポーザ基板では、次の構成であってもよい。凹部は、素体を貫通する形状であり、柱状素子における第２主面側に配置される端子電極は、第２主面から露出している。

　この構成では、インターポーザ基板の第２主面側からの柱状素子の変更が容易になる。

　また、この発明のインターポーザ基板では、次の構成であることが好ましい。インターポーザ基板は、素体における第１主面と第２主面とを連接する側面に形成され、該側面の少なくとも一部を覆うシールド膜を備える。

　この構成では、インターポーザ基板内で生じたノイズが外部に放射されることが抑制される。

　また、この発明のインターポーザ基板では、シールド膜は、側面の全周に亘って連続して形成されていることが好ましい。

　この構成では、ノイズのシールド効果が向上する。

　また、この発明の回路モジュールは、上述のいずれかに記載のインターポーザ基板、ケーブル、および、回路基板を備える。ケーブルは、複数の接続用端子電極に接合される複数の外部端子電極を有する。回路基板は、複数の回路基板用端子電極に接合される複数のランド電極を有する。

　この構成では、回路基板に、フェライトビーズ素子等の所定の回路素子を実装する必要が無い。

　また、この発明の回路モジュールでは、複数の外部端子電極において、第１配線電極に接続される外部端子電極は、高周波信号用またはグランド接続用であり、第２配線電極に接続される外部端子電極は、低周波信号用である。

　この構成では、高周波信号が低損失に伝送され、低周波信号に対するノイズが効果的に抑制される。

　また、この発明の回路モジュールは、上述のシールド膜を有するインターポーザ基板、第１回路部材、回路基板、および、表面実装型電子部品を備える。第１回路部材は、複数の接続用端子電極に接合される複数の外部端子電極を有する。回路基板は、複数の回路基板用端子電極に接合される複数のランド電極を有する。表面実装型電子部品は、回路基板に実装されている。シールド膜の高さは、表面実装型電子部品の高さよりも高いことが好ましい。

　この構成では、インターポーザ基板から表面実装型電子部品へのノイズの放射が抑制される。また、この逆方向のノイズの漏洩も抑制される。

　また、この発明のインターポーザ基板の製造方法は、次の各工程を有する。この製造方法は、複数の誘電体セラミック層を積層し、互いに対向する第１主面と第２主面とを有し、第１主面側から凹む凹部を有する誘電体部を形成する工程と、複数の磁性体セラミック層を積層した磁性体部を形成する工程と、を有する。この製造方法は、誘電体部における第１主面に、複数の第１柱状電極を形成する工程と、凹部に磁性体部を実装する工程と、磁性体部における第１主面側に、複数の第２柱状電極を形成する工程と、を有する。この製造方法は、第１主面側から、磁性体部、複数の第１柱状電極、および、複数の第２柱状電極を覆う絶縁性樹脂を形成する工程と、少なくとも絶縁性樹脂を研削して、複数の第１柱状電極および複数の第２柱状電極を第１主面側の外部へ露出させる工程と、を有する。

　この製造方法では、誘電体部と磁性体部とを一体化したインターポーザ基板が、容易に形成され、第１主面側の複数の電極の露出面（ケーブルが接合される面）の平坦性が向上する。

　この発明によれば、回路基板に、フェライトビーズ素子等の所定の回路素子を実装する必要が無い。したがって、回路基板の表面実装用のスペースを有効活用でき、回路基板および回路モジュールの小型化が容易になる。

（Ａ）は、本発明の第１の実施形態に係るインターポーザ基板の第１主面側からの平面図であり、（Ｂ）は、このインターポーザ基板の構成を示す側面断面図であり、（Ｃ）は、このインターポーザ基板の第２主面側からの平面図である。 第１の実施形態に係るインターポーザ基板を備えた回路モジュールの構成を示す斜視図である。 図２に示す回路モジュールの一部の構成を拡大した側面断面図である。 本発明の第１の実施形態に係るインターポーザ基板の主たる製造工程を示すフローチャートである。 （Ａ）、（Ｂ）、（Ｃ）は、図４に示すフローにおける途中の工程での構成を示す側面断面図である。 （Ａ）は、本発明の第２の実施形態に係るインターポーザ基板の第１主面側からの平面図であり、（Ｂ）は、このインターポーザ基板の構成を示す側面断面図であり、（Ｃ）は、このインターポーザ基板の第２主面側からの平面図である。 本発明の第２の実施形態に係るインターポーザ基板の別の態様での第１主面側からの平面図である。 本発明の第３の実施形態に係る磁性体部の概略構成を示す分解斜視図である。 本発明の第４の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 本発明の第５の実施形態に係るインターポーザ基板の構成を示す外観斜視図である。 本発明の第５の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 （Ａ）は、第５の実施形態に係る磁性体部の配置の第１態様を示す平面図であり、（Ｂ）は、第５の実施形態に係る磁性体部の配置の第２態様を示す平面図である。 本発明の第６の実施形態に係るインターポーザ基板の構成を示す外観斜視図である。 （Ａ）は、第６の実施形態に係るインターポーザ基板の配置の第１態様を示す平面図であり、（Ｂ）は、第６の実施形態に係るインターポーザ基板の配置の第２態様を示す平面図である。 （Ａ）は、抵抗素子を形成する態様を示し、（Ｂ）は、インダクタ素子を形成する態様を示し、（Ｃ）および（Ｄ）は、キャパシタ素子を形成する態様を示す。 本発明の第７の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 （Ａ）は、磁性体部の配置の第１態様を示し、（Ｂ）は、磁性体部の配置の第２態様を示す。 本発明の第８の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 （Ａ）は、誘電体部の第１主面側からの平面図であり、（Ｂ）は、誘電体部の側面断面図であり、（Ｃ）は、誘電体部の第２主面側からの平面図である。 （Ａ）は、蓋部の第１主面側からの平面図であり、（Ｂ）は、蓋部の側面断面図であり、（Ｃ）は、蓋部の第２主面側からの平面図である。 （Ａ）は、柱状素子の外観斜視図であり、（Ｂ）は、柱状素子の第１態様を示し、（Ｃ）は、柱状素子の第２態様を示し、（Ｄ）は、柱状素子の第３態様を示し、（Ｅ）は、柱状素子の第４態様を示す。 （Ａ）は、誘電体部に形成された凹部の派生の第１態様を示し、（Ｂ）は、誘電体部に形成された凹部の派生の第２態様を示す。 （Ａ）は、柱状素子の設置の派生の第１態様を示し、（Ｂ）は、柱状素子の設置の派生の第２態様を示し、（Ｃ）は、柱状素子の設置の派生の第３態様を示し、（Ｄ）は、柱状素子の設置の派生の第４態様を示し、（Ｅ）は、柱状素子の設置の派生の第５態様を示す。 本発明の第９の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 本発明の第９の実施形態に係るインターポーザ基板の構成を示す平面図である。 本発明の第１０の実施形態に係るインターポーザ基板の構成を示す側面断面図である。 本発明の第１１の実施形態に係るインターポーザ基板の構成を示す側面断面図である。

　本発明の第１の実施形態に係るインターポーザ基板、回路モジュール、および、インターポーザ基板の製造方法について、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るインターポーザ基板の第１主面側からの平面図である。図１（Ｂ）は、このインターポーザ基板の構成を示す側面断面図である。図１（Ｃ）は、このインターポーザ基板の第２主面側からの平面図である。なお、図１（Ｂ）では、図を見やすくするために、同定が容易な箇所の一部の付記を省略している。

　図１（Ａ）、図１（Ｂ）、図１（Ｃ）に示すように、インターポーザ基板１０は、誘電体部２０、磁性体部３０、および、絶縁性樹脂４０を備える。誘電体部２０と磁性体部３０との部分によって、インターポーザ基板１０の素体が構成されている。

　誘電体部２０は、複数の誘電体セラミック層２００を、厚み方向に沿って積層してなる。誘電体部２０は、基本的には非磁性体部であるが、磁性体部３０よりも透磁率の低い材料であっても構わない。誘電体部２０は、第１主面２０１と第２主面２０２とを有する。第１主面２０１と第２主面２０２とは、誘電体部２０の厚み方向に直交している。第１主面２０１の面積は、第２主面２０２の面積よりも小さく、第１主面２０１は、第２主面２０２の一部に対向している。すなわち、誘電体部２０は、第１主面２０１側から厚み方向に凹む凹部ＣＰ２０を有する。

　誘電体部２０の第１主面２０１には、複数の接続用端子電極１１１が形成されている。誘電体部２０の第２主面２０２には、複数の回路基板用端子電極１２１が形成されている。複数の回路基板用端子電極１２１は、第２主面２０２における第１主面２０１に対向する領域に形成されている。なお、複数の回路基板用端子電極１２１の形成領域は、この領域に限るものではないが、この領域内であることが好ましい。

　誘電体部２０の内部には、平面電極２２１、２２２と、接続電極２３１、２３２とが形成されている。平面電極２２１、２２２は、誘電体部２０の厚み方向に直交する電極であり、接続電極２３１、２３２は、この厚み方向に平行に延びる電極である。

　複数の平面電極２２１と複数の接続電極２３１とは、第１主面２０１と第２主面２０２とが対向する領域内に形成されており、所定の接続パターンで接続されている。これにより、複数の第１配線電極ＣＨ１が構成されている。複数の接続用端子電極１１１と複数の回路基板用端子電極１２１とは、図１（Ｂ）に示すように、複数の第１配線電極ＣＨ１を介して、所定の接続パターンによって接続されている。なお、所定の接続パターンとは、インターポーザ基板１０の機能として予め設定された接続パターンである。

　誘電体部２０の凹部ＣＰ２０の底面には、複数の磁性体実装用電極２１２が形成されている。複数の回路基板用端子電極１２２は、第２主面２０２における第１主面２０１に対向していない領域（凹部ＣＰ２０を有する領域）に形成されている。

　平面電極２２２と複数の接続電極２３２とは、誘電体部２０における第１主面２０１と第２主面２０２とが対向していない領域（凹部ＣＰ２０を有する領域）に形成されており、所定の接続パターンで接続されている。複数の磁性体実装用電極２１２と複数の回路基板用端子電極１２１とは、この所定の接続パターンによって接続されている。

　磁性体部３０は、複数の磁性体セラミック層３００を、厚み方向に沿って積層してなる。磁性体部３０は、主面３０１と主面３０２とを有する。主面３０１と主面３０２とは、磁性体部３０の厚み方向に直交している。

　磁性体部３０の主面３０１には、複数の接続用端子電極１１２が形成されている。磁性体部３０の主面３０２には、複数の実装用電極３２１が形成されている。

　磁性体部３０の内部には、複数の接続電極３３１が形成されている。複数の接続電極３３１は、磁性体部３０の厚み方向に平行に延びる電極である。複数の接続用端子電極１１２と複数の実装用電極３２１とは、図１（Ｂ）に示すように、複数の接続電極３３１を介して、所定の接続パターンによって接続されている。これにより、複数の第２配線電極ＣＨ２が構成されている。

　磁性体部３０は、誘電体部２０の凹部ＣＰ２０の内部に配置されている。この際、磁性体部３０の主面３０１と、誘電体部２０の第１主面２０１とは、面一である。さらに、複数の接続用端子電極１１２と複数の接続用端子電極１１１とは、面一である。これにより、素体の第１主面側の外面（フラットケーブルが接続される面）は平坦である。

　磁性体部３０の複数の実装用電極３２１は、誘電体部２０の複数の磁性体実装用電極２１２に、はんだ５０を介して接合されている。

　絶縁性樹脂４０は、誘電体部２０の凹部ＣＰ２０に充填されており、磁性体部３０を覆っている。絶縁性樹脂４０は、誘電体部２０の第１主面２０１を覆うとともに、磁性体部３０の主面３０１も覆っており、複数の接続用端子電極１１１、１１２の端面のみが外部に露出している。絶縁性樹脂４０は、省略も可能であるが、絶縁性樹脂４０を備えることによって、誘電体部２０と磁性体部３０との接合強度が向上し、インターポーザ基板１０の信頼性が向上する。

　このような構成を用いることによって、第１配線電極ＣＨ１を介する伝送経路と第２配線電極ＣＨ２を介する伝送経路とが１つの素体に形成される。

　第２配線電極ＣＨ２は、磁性体部３０を介するので、フェライトビーズ効果を得ることができる。第１配線電極ＣＨ１は、磁性体部３０を介さないので、フェライトビーズの影響を受けず、高周波信号を低損失に伝送できる。また、グランド（接地電位）に対する寄生インダクタンスの発生を抑制できる。

　したがって、上述の構成を備えることによって、インターポーザ基板１０は、高周波信号の低損失な伝送、グランドに対する寄生インダクタンスの抑制と、低周波信号に対するノイズ抑制効果とを、１つの素体で同時に実現できる。すなわち、インターポーザ基板１０は、信号伝送機能とインダクタンスを利用した他の機能とを同時に実現する構造を実現できる。

　これにより、単に信号伝送のためにインターポーザ基板と、フェライトビーズ素子等の回路素子とを個別に配置する構成と比較して、小型化が可能になる。

　なお、上述の高周波信号とは、１００ＭＨｚよりも高い周波数域を利用する信号であり、低周波数信号は、当該高周波数よりも低い周波数域を利用する信号、例えば１００ＭＨｚよりも低い周波数域を利用する信号である。この高周波と低周波の定義は、これに限るものではなく、インターポーザ基板１０が利用される回路モジュールに応じて、この定義に類似する範囲で適宜設定することができる。

　このような構成からなるインターポーザ基板１０は、次に示す回路モジュールに用いられている。図２は、第１の実施形態に係るインターポーザ基板を備えた回路モジュールの構成を示す斜視図である。

　図２に示すように、回路モジュール１は、インターポーザ基板１０、１０Ｓ、フラットケーブル８００、および、回路基板９０、９０Ｓを備える。

　回路基板９０と回路基板９０Ｓとは、離間して配置されている。回路基板９０の表面、より具体的には回路基板９０の表面の複数のランド電極９０１には、複数の表面実装型電子部品９１１、９１２が実装されている。回路基板９０Ｓの表面には、複数の表面実装型電子部品９１１Ｓ、９１２Ｓが実装されている。

　インターポーザ基板１０は、回路基板９０の表面に実装されている。インターポーザ基板１０Ｓは、回路基板９０Ｓの表面に実装されている。フラットケーブル８００は、インターポーザ基板１０の複数の接続用端子電極１１１、１１２とインターポーザ基板１０Ｓの複数の接続用端子電極１１１Ｓとをそれぞれに接続している。これにより、回路基板９０と回路基板９０Ｓとは、インターポーザ基板１０、１０Ｓ、および、フラットケーブル８００を介して、電気的に接続されている。

　次に、図３を用いて、インターポーザ基板１０、フラットケーブル８００、および、回路基板９０の接続構造を、より具体的に説明する。図３は、図２に示す回路モジュールの一部の構成を拡大した側面断面図である。

　図３に示すように、回路基板９０の表面には、複数のランド電極９０１が形成されている。インターポーザ基板１０の複数の回路基板用端子電極１２１、１２２は、はんだ９９１を介して、複数のランド電極９０１にそれぞれ接続されている。

　フラットケーブル８００には、複数の外部端子電極８１０、８２０が形成されている。インターポーザ基板１０の複数の接続用端子電極１１１は、はんだ９９２を介して、複数の外部端子電極８１０にそれぞれ接続されている。インターポーザ基板１０の複数の接続用端子電極１１２は、はんだ９９２を介して、複数の外部端子電極８２０に接続されている。

　フラットケーブル８００における複数の外部端子電極８１０は、複数のフラットケーブル配線電極８１に接続されている。複数のフラットケーブル配線電極８１は、高周波信号の伝送用の電極、または、グランド用の電極である。複数の外部端子電極８２０は、複数のフラットケーブル配線電極８２に接続されている。複数のフラットケーブル配線電極８２は、低周波信号の伝送用の電極、例えば、制御信号の伝送用の電極、直流電源ラインの電極である。

　このような構成を備えることで、回路モジュール１は、インターポーザ基板１０において、高周波信号を低損失に伝送し、グランドに対する寄生インダクタンスを抑制できる。さらに、回路モジュール１は、インターポーザ基板１０において、低周波信号に重畳するノイズ成分を抑制できる。

　さらに、インターポーザ基板１０が実装される回路基板側に、フェライトビーズ素子等を実装する必要が無くなり、回路基板の表面実装用のスペースを有効活用でき、回路基板９０および回路モジュール１の小型化が容易になる。

　また、上述の構成では、インターポーザ基板１０の第１主面側が平坦であるので、インターポーザ基板１０とフラットケーブル８００との接合信頼性が向上する。

　上述の構成を備えるインターポーザ基板１０は、図４、図５に示す製造方法で実現が可能である。図４は、本発明の第１の実施形態に係るインターポーザ基板の主たる製造工程を示すフローチャートである。図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、図４に示すフローにおける途中の工程での構成を示す側面断面図である。

　まず、誘電体部２０を形成する（Ｓ１０１）。誘電体部２０の形成方法は、既知の低温焼結セラミック多層基板（ＬＴＣＣ基板）の製造方法等を用いることができる。また、磁性体部３０を形成する（Ｓ１０２）。磁性体部３０の形成方法は、磁性体粉を含有したセラミックグリーンシートを積層して焼結する等の製造方法を用いることができる。なお、図４では、誘電体部２０の形成と磁性体部３０の形成とを、この順に行っているが、この順に限るものではなく、平行して個別に形成してもよい。このように、誘電体部２０および磁性体部３０を積層体によって形成することで、上述の構成のインターポーザ基板１０を容易に製造できる。

　次に、図５（Ａ）に示すように、誘電体部２０の第１主面２０１に、複数の柱状電極１１１Ｐを形成する（Ｓ１０３）。柱状電極１１１Ｐが本発明の「第１柱状電極」に対応する。複数の柱状電極１１１Ｐは、上述の接続用端子電極１１１よりも高く形成される。複数の柱状電極１１１Ｐは、銅ポストの形成、はんだによる盛り上げ電極、または、銅または銀の積層形成等によって実現可能である。

　次に、誘電体部２０の凹部ＣＰ２０に、磁性体部３０を実装する（Ｓ１０４）。次に、図５（Ｂ）に示すように、磁性体部３０の主面３０１に、複数の柱状電極１１２Ｐを形成する（Ｓ１０５）。柱状電極１１２Ｐが本発明の「第２柱状電極」に対応する。複数の柱状電極１１２Ｐは、上述の接続用端子電極１１２よりも高く形成される。複数の柱状電極１１２Ｐは、複数の柱状電極１１１Ｐと同様に、銅ポストの形成、はんだによる盛り上げ電極、または、銅または銀の積層形成等によって実現可能である。

　次に、図５（Ｃ）に示すように、絶縁性樹脂４０Ｐを形成する（Ｓ１０６）。絶縁性樹脂４０Ｐは、誘電体部２０の凹部ＣＰ２０を充填し、誘電体部２０の第１主面２０１、磁性体部３０の主面３０１、複数の柱状電極１１１Ｐ、１１２Ｐを覆うように形成される。

　次に、絶縁性樹脂４０Ｐを表面側（誘電体部２０および磁性体部３０と反対側）から研削する（Ｓ１０７）。この際、複数の柱状電極１１１Ｐ、１１２Ｐが研削され、外部に露出するように、研削を行う。これにより、図１（Ｂ）に示す形状が実現される。

　このような製造方法を用いることによって、上述の構成のインターポーザ基板１０を容易に製造できる。

　また、インターポーザ基板１０の第１主面側の平坦性を高くできる。これにより、フラットケーブル８００の接合が容易になり、インターポーザ基板１０とフラットケーブル８００との接合信頼性を向上できる。

　次に、本発明の第２の実施形態に係るインターポーザ基板について、図を参照して説明する。図６（Ａ）は、本発明の第２の実施形態に係るインターポーザ基板の第１主面側からの平面図である。図６（Ｂ）は、このインターポーザ基板の構成を示す側面断面図である。図６（Ｃ）は、このインターポーザ基板の第２主面側からの平面図である。なお、図６（Ｂ）では、図を見やすくするために、同定が容易な箇所の一部の付記を省略している。

　図６（Ａ）、図６（Ｂ）、図６（Ｃ）に示すように、概略的には、第２の実施形態に係るインターポーザ基板１０Ａは、第１の実施形態に係るインターポーザ基板１０に対して、誘電体部２０Ａの凹部ＣＰ２０Ａが第２主面２０２Ａ側にある点、および、素体の第１主面側の端子電極の構成と第２主面側の端子電極の構成において異なる。インターポーザ基板１０Ａにおける他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。

　図６（Ｂ）に示すように、誘電体部２０Ａは、第２主面２０２Ａから凹む凹部ＣＰ２０Ａを備える。図６（Ｃ）に示すように、複数の回路基板用端子電極１２１Ａは、誘電体部２０Ａの第２主面２０２Ａに、配列して形成されている。

　磁性体部３０は、凹部ＣＰ２０Ａの内部に配置されている。この際、磁性体部３０の主面３０１と、誘電体部２０Ａの第２主面２０２Ａとは、面一である。図６（Ｃ）に示すように、複数の回路基板用端子電極１２２Ａは、磁性体部３０の主面３０１に、配列して形成されている。

　複数の回路基板用端子電極１２２Ａと複数の回路基板用端子電極１２１Ａとは、面一である。これにより、素体の第２主面側の外面（回路基板に実装される面）は平坦である。

　絶縁性樹脂４０Ａは、誘電体部２０Ａの凹部ＣＰ２０Ａに充填されており、磁性体部３０を覆っている。絶縁性樹脂４０Ａは、誘電体部２０Ａの第２主面２０２Ａを覆うとともに、磁性体部３０の主面３０１も覆っており、複数の回路基板用端子電極１２１Ａ、１２２Ａの端面のみが外部に露出している。

　複数の接続用端子電極１１１Ａ、１１２Ａ、および、補助端子電極１１１ＡＧは、誘電体部２０Ａの第１主面２０１Ａに、所定の配列パターンで形成されている。具体的には、複数の接続用端子電極１１１Ａは、インターポーザ基板１０Ａを平面視して、誘電体部２０Ａの凹部ＣＰ２０Ａに重ならない領域に配置されている。複数の接続用端子電極１１２Ａは、インターポーザ基板１０Ａを平面視して、誘電体部２０Ａの凹部ＣＰ２０Ａに重なる領域に配置されている。

　補助端子電極１１１ＡＧは、複数の接続用端子電極１１１Ａ、１１２Ａの配置領域よりも第１主面２０１Ａの辺側に配置されている。補助端子電極１１１ＡＧは、環状であり、インターポーザ基板１０Ａを平面視して、複数の接続用端子電極１１１Ａ、１１２Ａの配置領域を囲んでいる。すなわち、補助端子電極１１１ＡＧは、インターポーザ基板１０Ａを平面視して、誘電体部２０Ａの凹部ＣＰ２０Ａに重ならない領域と凹部ＣＰ２０Ａに重なる領域とを跨いで配置されている。

　補助端子電極１１１ＡＧは、電気的にはグランド用電極等として機能し、低周波用であり、接続用端子電極１１１Ａと同様の取り扱いができる。すなわち、補助端子電極１１１ＡＧは、第１配線電極ＣＨ１に接続されている。

　また、補助端子電極１１１ＡＧの幅（環状の延びる方向に直交する方向の長さ）は、可能な限り太いことが望ましい。例えば、補助端子電極１１１ＡＧの幅は、複数の接続用端子電極１１１Ａ、１１２Ａの直径や辺の長さよりも長いことが好ましい。これにより、補助端子電極１１１ＡＧは、フラットケーブルの外部端子電極（図示を省略する。）に対する接合面積を大きくできる。したがって、インターポーザ基板１０Ａとフラットケーブルとの接合強度は高くなり、接合信頼性が向上する。

　そして、インターポーザ基板１０Ａの構成では、インターポーザ基板１０Ａのフラットケーブルに接続される面の全面が、誘電体部２０Ａの第１主面２０１Ａである。したがって、誘電体部２０Ａの凹部ＣＰ２０Ａに重ならない領域と凹部ＣＰ２０Ａに重なる領域とを跨ぐ形状の補助端子電極１１１ＡＧを、容易に形成できる。さらに、この構成によって、インターポーザ基板１０Ａのフラットケーブルに接続される面の全面の平坦性が向上し、インターポーザ基板１０Ａとフラットケーブルとの接合信頼性がさらに向上する。

　なお、補助端子電極１１１ＡＧは、全周に亘って繋がる環状であることが好ましいが、これに限るものではない。図７は、本発明の第２の実施形態に係るインターポーザ基板の別の態様での第１主面側からの平面図である。

　図７に示すように、補助端子電極１１１ＡＧは、環状に延びる方向の途中に、電極が形成されていない分断部を備える。分断部は、単数であっても、複数であってもよい。

　このような構成であっても、インターポーザ基板１０Ａとフラットケーブルとの接合信頼性が向上する。

　なお、上述の各実施形態では、凹部は、誘電体部の三側面に開口する形状であるが、二側面に開口する形状、一側面に開口する形状であってもよく、一方の主面のみに開口する形状であってもよい。

　次に、第３の実施形態に係るインターポーザ基板について、図を参照して説明する。本実施形態に係るインターポーザ基板は、磁性体部３０Ａの構成において、第１、第２の実施形態に係るインターポーザ基板と異なる。

　図８は、本発明の第３の実施形態に係る磁性体部の概略構成を示す分解斜視図である。なお、図８では、第３の実施形態に係る磁性体部において特徴的な箇所を図示しており、他の箇所の図示は省略している。

　磁性体部３０Ａは、複数の磁性体セラミック層３００を、厚み方向に沿って積層してなる。複数の磁性体セラミック層３００の主面には、それぞれ線状電極３３２Ａが形成されている。これら複数の線状電極３３２Ａは、複数の磁性体セラミック層３００を厚み方向に貫く接続電極３３１Ａによって接続されている。これら複数の線状電極３３２Ａと複数の接続電極３３１Ａとによって、磁性体部３０Ａの厚み方向を軸方向とするスパイラル電極が形成されている。そして、このスパイラル電極からなるコイルパターンが、上述の第２配線電極ＣＨ２に用いられる。これにより、第２配線電極ＣＨ２のインダクタンスを大きくでき、例えば、磁性体部３０Ａは、高いフェライトビーズ効果を有することができる。

　なお、本実施形態では、スパイラル形状の電極パターンを用いる場合を示したが、ミアンダ状の電極パターン、または、単なる線状の電極パターン等の他のコイル電極パターンであってもよい。

　次に、本発明の第４の実施形態に係るインターポーザ基板について、図を参照して説明する。図９は、本発明の第４の実施形態に係るインターポーザ基板の構成を示す側面断面図である。

　図９に示すように、第４の実施形態に係るインターポーザ基板１０Ｂは、磁性体部３０Ｂが誘電体部２０Ｂに内蔵されている点において、第１の実施形態に係るインターポーザ基板１０と異なる。インターポーザ基板１０Ｂの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。

　図９に示すように、磁性体部３０Ｂは、複数の磁性体セラミック層３００Ｂを積層してなる。誘電体部２０Ｂは、複数の誘電体セラミック層２００を積層してなる。磁性体部３０Ｂは、誘電体部２０Ｂに内蔵されている。

　第１配線電極ＣＨ１は、誘電体部２０Ｂを介し、磁性体部３０Ｂを介さない。第２配線電極ＣＨ２は、磁性体部３０Ｂを介する。これにより、上述の各実施形態に示すインターポーザ基板と同様の作用効果を得られる。

　次に、本発明の第５の実施形態に係るインターポーザ基板について、図を参照して説明する。図１０は、本発明の第５の実施形態に係るインターポーザ基板の構成を示す外観斜視図である。図１１は、本発明の第５の実施形態に係るインターポーザ基板の構成を示す側面断面図である。図１２（Ａ）は、第５の実施形態に係る磁性体部の配置の第１態様を示す平面図であり、図１２（Ｂ）は、第５の実施形態に係る磁性体部の配置の第２態様を示す平面図である。

　なお、図１０では、誘電体部の第２主面側の電極の図示を省略している。また、図１０、図１１では、誘電体部２０および磁性体部３０Ｃの概略的な構造を示している。磁性体部３０Ｃは、磁性体部３０と同様に積層体からなる。

　図１０、図１１に示すように、第５の実施形態に係るインターポーザ基板１０Ｃは、第１の実施形態に係るインターポーザ基板１０に対して、磁性体部３０Ｃの配置が複数の態様で可能な点で異なる。インターポーザ基板１０Ｃの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。

　磁性体部３０Ｃの内部には、複数の接続電極３３１、３３２、３３３、３３４が形成されている。複数の接続電極３３１、３３２、３３３、３３４は、主として磁性体部３０Ｃの厚み方向に平行な方向に延びる電極である。

　複数の接続電極３３１、３３２、３３３、３３４は、それぞれに異なるインピーダンスを有する形状で形成されている。例えば、図１０、図１１、図１２に示す態様では、複数の接続電極３３１、３３２、３３３、３３４は、磁性体部３０Ｃの厚み方向（第１主面３０１および第２主面３０２に直交する方向）に沿って延びる直線状であり、同じ材料からなり、それぞれに太さが異なる。これにより、複数の接続電極３３１、３３２、３３３、３３４は、それぞれに異なるインピーダンスを有する。

　複数の接続電極３３１、３３２、３３３、３３４における第１主面３０１側の端部および第２主面３０２側の端部は、図１２（Ａ）、図１２（Ｂ）に示すように、平面視において（第１主面３０１に直交する方向に視て）、回転中心ＯＲ３０を基準にして、回転対称の位置に配置されている。

　磁性体部３０Ｃの主面３０１には、複数の接続用端子電極１１２１、１１２２、１１２３、１１２４が形成されている。複数の接続用端子電極１１２１、１１２２、１１２３、１１２４も、図１２（Ａ）、図１２（Ｂ）に示すように、平面視において（第１主面３０１に直交する方向に視て）、回転中心ＯＲ３０を基準にして、回転対称の位置に配置されている。

　図１２（Ａ）に示す、配置の第１態様では、接続用端子電極１１２１は、平面視において接続電極３３１に重なっており、接続電極３３１に接続されている。接続用端子電極１１２２は、平面視において接続電極３３２に重なっており、接続電極３３２に接続されている。接続用端子電極１１２３は、平面視において接続電極３３３に重なっており、接続電極３３３に接続されている。接続用端子電極１１２４は、平面視において接続電極３３４に重なっており、接続電極３３４に接続されている。

　図１２（Ｂ）に示す、配置の第２態様では、接続用端子電極１１２１は、平面視において接続電極３３４に重なっており、接続電極３３４に接続されている。接続用端子電極１１２２は、平面視において接続電極３３１に重なっており、接続電極３３１に接続されている。接続用端子電極１１２３は、平面視において接続電極３３２に重なっており、接続電極３３２に接続されている。接続用端子電極１１２４は、平面視において接続電極３３３に重なっており、接続電極３３３に接続されている。

　すなわち、図１２（Ａ）、図１２（Ｂ）に示すように、第１態様と第２態様とでは、磁性体部３０Ｃは、平面視において回転中心ＯＲ３０を基準に９０°回転している。なお、図１２（Ａ）、図１２（Ｂ）では、配置の角度が９０°異なる２つの態様のみを示しているが、１８０°異なる態様、２７０°異なる態様も可能である。

　このような構成では、誘電体部２０に対する磁性体部３０Ｃの配置態様を変化させても、外部に対する物理的な接続態様は、変化しない。一方、誘電体部２０に対する磁性体部３０Ｃの配置態様を変化させることで、インピーダンスの異なる配線電極の配置パターンを変化させる、すなわち、外部に対する電気的な接続態様を変化させることができる。

　したがって、インターポーザ基板１０Ｃは、外部に対する物理的な接続態様を変化させることなく、電気的な接続態様を変化させることができる。

　次に、本発明の第６の実施形態に係るインターポーザ基板について、図を参照して説明する。図１３は、本発明の第６の実施形態に係るインターポーザ基板の構成を示す外観斜視図である。図１４（Ａ）は、第６の実施形態に係るインターポーザ基板の配置の第１態様を示す平面図であり、図１４（Ｂ）は、第６の実施形態に係るインターポーザ基板の配置の第２態様を示す平面図である。なお、図１３では、図を見やすくするために、誘電体部における構成の一部の図示を省略している。

　第６の実施形態に係るインターポーザ基板１０Ｄは、第５の実施形態に係るインターポーザ基板１０Ｃに対して、誘電体部２０Ｄの形状、および、磁性体部３０Ｄの形状において異なる。インターポーザ基板１０Ｄの基本的な構成は、インターポーザ基板１０Ｃと同様であり、同様の箇所の説明は省略する。

　インターポーザ基板１０Ｄは、誘電体部２０Ｄおよび磁性体部３０Ｄを備える。インターポーザ基板１０Ｄの第１主面側には、複数の接続用端子電極１１１、１１２１、１１２２、１１２３が配置されている。

　図１４（Ａ）、図１４（Ｂ）に示すように、複数の接続用端子電極１１１、１１２１、１１２２、１１２３は、平面視において（第１主面に直交する方向に視て）、回転中心ＯＲ１０Ｄを基準にして、回転対称の位置に配置されている。

　また、図１４（Ａ）、図１４（Ｂ）に示すように、複数の接続電極２３１、３３１、３３２、３３３は、平面視において（第１主面に直交する方向に視て）、回転中心ＯＲ１０Ｄを基準にして、回転対称の位置に配置されている。

　このような構成では、図１４（Ａ）、図１４（Ｂ）に示すように、配置角度を変更することによって、回路基板９０に対する物理的な接続態様を変化させることなく、電気的な接続態様を変化させることができる。

　なお、インターポーザ基板１０Ｄにおいて、磁性体部３０Ｄの配置を変更することも可能である。これにより、１種類の物理的な接続態様において、電気的な接続態様を、より多様に変化させることができる。

　なお、上述の第５の実施形態に係るインターポーザ基板１０Ｃ、第６の実施形態に係るインターポーザ基板１０Ｄでは、誘電体部または磁性体部に形成される接続電極を次に示す各種態様で実現できる。図１５（Ａ）は、抵抗素子を形成する態様を示し、図１５（Ｂ）は、インダクタ素子を形成する態様を示し、図１５（Ｃ）および図１５（Ｄ）は、キャパシタ素子を形成する態様を示す。

　図１５（Ａ）では、接続電極３３１Ｒ、３３２Ｒは、磁性体部３０Ｃの厚み方向に沿って直線状に延びる形状である。接続電極３３１Ｒ、３３２Ｒは、同じ材料からなり、太さが異なる。これにより、抵抗値が異なる抵抗素子が実現される。

　なお、接続電極３３１Ｒ、３３２Ｒは、磁性体部３０Ｃに形成されることによって、インダクタ素子としても実現可能である。また、接続電極３３１Ｒ、３３２Ｒは、誘電体部２０Ｄに形成することでも、抵抗素子を実現できる。また、接続電極３３１Ｒ、３３２Ｒは、材料を異ならせることで、抵抗値を異ならせることもできる。

　図１５（Ｂ）では、接続電極３３１Ｌ、３３２Ｌは、磁性体部３０Ｃの厚み方向に沿った巻回軸を有するスパイラル形状である。接続電極３３１Ｌ、３３２Ｌは、同じ材料からなり、巻回径、または、巻き数の少なくとも一方が異なる。これにより、インダクタンスが異なるインダクタ素子が実現される。

　なお、接続電極３３１Ｌ、３３２Ｌは、誘電体部２０Ｄに形成することでも、インダクタ素子を実現できる。ただし、磁性体部３０Ｄに形成されることによって、インダクタンスを稼ぐことができ、小型化、インダクタ特性の向上を容易に実現できる。また、接続電極３３１Ｌ、３３２Ｌは、材料を異ならせることで、インダクタンスを異ならせることもできる。

　図１５（Ｃ）では、接続電極２３１Ｃ１、２３２Ｃ１は、誘電体部２０Ｄの厚み方向に直交する面を有する一対の対向電極と、これを接続する線状電極である。接続電極２３１Ｃ１、２３２Ｃ１は、同じ材料からなり、対向面積、離間距離が異なる。これにより、キャパシタンスが異なるキャパシタ素子が実現される。これらのキャパシタ素子は、接続電極に直列接続される態様となる。なお、対向電極間の誘電体の比誘電率を異ならせることで、キャパシタンスを異ならせることもできる。

　図１５（Ｄ）では、接続電極２３１Ｃ２、２３２Ｃ２は、誘電体部２０Ｄの厚み方向に直交する面を有する一対の対向電極と、対向電極の一方に接続する線状電極である。対向電極の他方は、誘電体部２０Ｄの内部を側面まで延び、側面において広がる形状である。接続電極２３１Ｃ２、２３２Ｃ２は、同じ材料からなり、対向面積、離間距離が異なる。これにより、キャパシタンスが異なるキャパシタ素子が実現される。これらのキャパシタ素子は、接続電極に並列接続される態様となる。例えば、他方の対向電極が接地されていれば、キャパシタ素子は、線状の接続電極とグランド電位との間に接続されるキャパシタ素子である。なお、対向電極間の誘電体の比誘電率を異ならせることで、キャパシタンスを異ならせることもできる。

　なお、図１５（Ａ）、図１５（Ｂ）、図１５（Ｃ）、図１５（Ｄ）では、それぞれに同じ種類の回路素子を形成する態様を示した。しかしながら、異なる種類の回路素子を、誘電体部または磁性体部にそれぞれ形成してもよい。例えば、図１５（Ａ）の態様と図１５（Ｃ）との態様を組み合わせて、誘電体部に抵抗素子とキャパシタ素子とを形成してもよい。

　また、上述の第５の実施形態に係るインターポーザ基板１０Ｃ、第６の実施形態に係るインターポーザ基板１０Ｄにおいては、全ての接続電極を異ならせる必要はなく、少なくとも１つの接続電極を他の接続電極に対して異ならせていればよい。

　次に、本発明の第７の実施形態に係るインターポーザ基板について、図を参照して説明する。図１６は、本発明の第７の実施形態に係るインターポーザ基板の構成を示す側面断面図である。図１７（Ａ）は、磁性体部の配置の第１態様を示し、図１７（Ｂ）は、磁性体部の配置の第２態様を示す。

　第７の実施形態に係るインターポーザ基板１０Ｅは、第５の実施形態に係るインターポーザ基板１０Ｃに対して、磁性体部３０Ｅ１、３０Ｅ２を備える点において異なる。インターポーザ基板１０Ｅの他の構成は、インターポーザ基板１０Ｃと同様であり、同様の箇所の説明は省略する。

　図１６に示すように、インターポーザ基板１０Ｅは、磁性体部３０Ｅ１、３０Ｅ２を備える。磁性体部３０Ｅ１、３０Ｅ２は、第５の実施形態に係る磁性体部３０Ｃに対して厚みのみが薄くなり、他の構成においては同様である。

　磁性体部３０Ｅ１、３０Ｅ２は、互いの主面が平行になるように積層されている。この際、配置態様の一例として、磁性体部３０Ｅ１は、図１７（Ａ）に示す第１態様で配置されており、磁性体部３０Ｅ２は、図１７（Ｂ）に示す第２態様で配置されている。これら磁性体部３０Ｅ１、３０Ｅ２の回転中心ＯＲ３０は、平面視において一致している。このような構成とすることで、磁性体部３０Ｅ１で実現される各回路素子と磁性体部３０Ｅ２で実現される各回路素子とがそれぞれに直列接続された回路構成を実現できる。

　これにより、外部に対する物理的な接続態様を変化させることなく、電気的な接続態様を、より多様に変化させることができる。

　次に、本発明の第８の実施形態に係るインターポーザ基板について、図を参照して説明する。図１８は、本発明の第８の実施形態に係るインターポーザ基板の構成を示す側面断面図である。

　第８の実施形態に係るインターポーザ基板１０Ｆは、第１の実施形態に係るインターポーザ基板１０に対して、誘電体部２０Ｆに形成する凹部１４０の形状、および、該凹部１４０に柱状素子６０を配置する点で異なる。また、インターポーザ基板１０Ｆは、絶縁性樹脂４０を省略して、蓋部７０を備える点で異なる。インターポーザ基板１０Ｆの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。

　図１８に示すように、インターポーザ基板１０Ｆは、誘電体部２０Ｆ、複数の柱状素子６０、および、蓋部７０を備える。

　図１９（Ａ）は、誘電体部の第１主面側からの平面図であり、図１９（Ｂ）は、誘電体部の側面断面図であり、図１９（Ｃ）は、誘電体部の第２主面側からの平面図である。

　誘電体部２０Ｆには、複数の凹部１４０が形成されている。複数の凹部１４０は、誘電体部２０Ｆの第１主面２０１から、誘電体部２０Ｆの第２主面２０２方向へ凹む形状である。複数の凹部１４０は、円筒形である。複数の凹部１４０は、誘電体部２０Ｆの平面視において、それぞれに第２主面２０２の回路基板用端子電極１２２に重なっている。複数の凹部１４０は、後述する柱状素子６０が収容可能な形状で形成されている。具体的には、複数の凹部１４０の径は、柱状素子６０の径と略同じであり、且つ大きい。

　複数の凹部１４０の底部には、それぞれに端子用電極１４１が形成されている。複数の端子用電極１４１は、それぞれに重なる回路基板用端子電極１２１に、層間接続電極１４２を介して接続されている。

　図２０（Ａ）は、蓋部の第１主面側からの平面図であり、図２０（Ｂ）は、蓋部の側面断面図であり、図２０（Ｃ）は、蓋部の第２主面側からの平面図である。

　蓋部７０は、平板の主体７００を有する。主体７００の平面形状および平面面積は、誘電体部２０Ｆの平面形状および平面面積と略同じである。

　主体７００の第１主面７０１には、複数の端子電極７１が形成されている。主体７００の第２主面７０２には、複数の端子電極７２が形成されている。複数の端子電極７１と複数の端子電極７２の配置パターンは同じであり、平面視において、複数の端子電極７１と複数の端子電極７２とは、それぞれに重なっている。複数の端子電極７１と複数の端子電極７２の配置パターンは、誘電体部２０Ｆにおける複数の接続電極２３１と複数の凹部１４０との組の配置パターンと同じである。

　互いに重なっている端子電極７１と端子電極７２とは、主体７００を厚み方向に貫通する層間接続電極７３によって接続されている。

　図２１（Ａ）は、柱状素子の外観斜視図である。図２１（Ｂ）は、柱状素子の第１態様を示し、図２１（Ｃ）は、柱状素子の第２態様を示し、図２１（Ｄ）は、柱状素子の第３態様を示し、図２１（Ｅ）は、柱状素子の第４態様を示す。

　図２１（Ａ）に示すように、柱状素子６０は、主体６１と端子電極６２１、６２２とを備える。主体６１は、円柱形状であり、例えば、図２１（Ｂ）から図２１（Ｅ）に示すような所定の回路素子を実現している。端子電極６２１は、主体６１の側面（円周面）に直交する一方端面に形成されており、端子電極６２２は、主体６１の他方端面に形成されている。

　図２１（Ｂ）に示す構成では、主体６１は、絶縁体６１１からなり、内部に直線状の電極６３が形成されている。電極６３の一方端は、端子電極６２１に接続されており、電極６３の他方端は、端子電極６２２に接続されている。これにより、抵抗素子からなる柱状素子６０Ｒが実現される。なお、柱状素子６０Ｒでは、主体６１は、誘電体であってもよい。

　図２１（Ｃ）に示す構成では、主体６１は、誘電体６１２からなる。誘電体６１２内には、互いに所定面積で対向する対向電極６４が形成されている。対向電極６４の一方の電極は、端子電極６２１に接続されており、他方の電極は、端子電極６２２に接続されている。これにより、キャパシタ素子からなる柱状素子６０Ｃが実現される。

　図２１（Ｄ）に示す構成では、主体６１は、磁性体６１３からなり、内部にスパイラル状の電極６５が形成されている。電極６５の一方端は、端子電極６２１に接続されており、電極６５の他方端は、端子電極６２２に接続されている。これにより、インダクタ素子からなる柱状素子６０Ｌが実現される。なお、柱状素子６０Ｌでは、主体６１は、誘電体であってもよいが、磁性体であることによって閉磁されるとともに、インダクタンスを稼ぎ易い。

　図２１（Ｅ）に示す構成では、主体６１は、導電体６１４からなる。導電体６１４の一方端は、端子電極６２１に接続されており、導電体６１４の他方端は、端子電極６２２に接続されている。これにより、低抵抗な抵抗を有する導体からなる柱状素子６０Ｄが実現される。

　図１８に示すように、柱状素子６０は、誘電体部２０Ｆの凹部１４０に収容されている。柱状素子６０の端子電極６２２は、誘電体部２０Ｆの端子用電極１４１に当接している。

　蓋部７０は、誘電体部２０Ｆの第１主面２０１側配置されている。この際、蓋部７０の複数の端子電極７２は、誘電体部２０Ｆの複数の接続電極２３１または複数の柱状素子６０の端子電極６２１に当接している。なお、この際、蓋部７０は、第２主面７０２の固定用電極７４を誘電体部２０Ｆの固定用電極１３１に接合することによって、誘電体部２０Ｆに対して所定の強度をもって固定される。

　このような構成では、柱状素子６０の配置パターンを変更することによって、上述の第５、第６、第７の実施形態と同様に、外部に対する物理的な接続態様を変化させることなく、電気的な接続態様を、より多様に変化させることができる。

　なお、インターポーザ基板１０Ｆでは、柱状素子６０によって１種類の回路素子を実現する態様を示したが、複数種類の回路素子を実現することも可能である。また、複数の回路基板用端子電極１２２に重なるように凹部１４０を形成し、当該凹部１４０内に複数の柱状素子６０を配置してもよい。また、これら複数の柱状素子６０を一体化して、複数の複数の回路基板用端子電極１２２に重なる凹部１４０に収容してもよい。

　また、誘電体部２０Ｆに形成する凹部は、次に示す構造であってもよい。図２２（Ａ）は、誘電体部に形成された凹部の派生の第１態様を示し、図２２（Ｂ）は、誘電体部に形成された凹部の派生の第２態様を示す。

　図２２（Ａ）に示す態様では、凹部１４０Ａは、誘電体部２０Ｆを厚み方向に貫通している。この場合、柱状素子６０の高さ（長さ）は、誘電体部２０Ｆの厚みに略一致させればよい。

　図２２（Ｂ）に示す態様では、凹部１４０Ｂは、主体となる凹部の底面から誘電体部２０Ｆの第２主面２０２にかけて貫通する補助貫通孔を有する。この場合、柱状素子６０は、端子電極６２２の高さを、補助貫通孔の高さに一致させればよい。

　また、誘電体部２０Ｆの凹部、蓋部、および、柱状素子は、次の構造であってもよい。図２３（Ａ）は、柱状素子の設置の派生の第１態様を示し、図２３（Ｂ）は、柱状素子の設置の派生の第２態様を示し、図２３（Ｃ）は、柱状素子の設置の派生の第３態様を示し、図２３（Ｄ）は、柱状素子の設置の派生の第４態様を示し、図２３（Ｅ）は、柱状素子の設置の派生の第５態様を示す。

　図２３（Ａ）に示す態様では、蓋部７０Ａには、主体７００に複数の貫通孔７１０Ａが形成されている。貫通孔７１０Ａの径は、誘電体部２０Ｆの凹部１４０の径と略同じである。複数の貫通孔７１０Ａは、誘電体部２０Ｆの凹部１４０に重なっている。柱状素子６０Ａは、凹部１４０および貫通孔７１０Ａに跨がって収容されている。柱状素子６０Ａの端子電極６２１は、外部に露出している。

　図２３（Ｂ）に示す態様では、蓋部７０Ｂには、主体７００に複数の貫通孔７１０Ｂが形成されている。複数の貫通孔７１０Ｂは、深さ方向（高さ方向）の途中で径（面積）が変化する大径部と小径部とを有する。複数の貫通孔７１０Ｂは、誘電体部２０Ｆの凹部１４０に重なっている。蓋部７０Ｂは、貫通孔７１０における大径部の側が誘電体部２０Ｆ側となるように配置されている。

　柱状素子６０Ｂは、凹部１４０および貫通孔７１０Ａに跨がって収容されている。柱状素子６０Ｂの主体における端子電極６２１側の端面は、小径部に当接しており、端子電極６２１は、小径部を貫通して外部に露出している。

　図２３（Ｃ）に示す態様では、蓋部７０Ｃには、主体７００に複数の貫通孔７１０Ｃが形成されている。複数の貫通孔７１０Ｃは、誘電体部２０Ｆの凹部１４０に重なっている。複数の貫通孔７１０Ｃの径は、凹部１４０の径よりも小さい。

　柱状素子６０Ｃは、凹部１４０および貫通孔７１０Ｃに跨がって収容されている。柱状素子６０Ｃの主体における端子電極６２１側の端面付近の部分は、他の部分よりも径が小さい。柱状素子６０Ｃの主体における径が変化する面は、蓋部７０Ｃの主体７００に当接しており、端子電極６２１は、外部に露出している。

　図２３（Ｄ）に示す態様では、蓋部７０Ｄには、主体７００に複数の貫通孔７１０Ｄが形成されている。貫通孔７１０Ｄの壁面には、端子電極７２Ｄが形成されている。主体７００における第１主面７０１には、端子電極７１が形成されている。端子電極７１と端子電極７２Ｄは、層間接続電極７３によって接続されている。

　柱状素子６０Ｄは、主体の一方端面付近に引き回し電極６２４を備える。また、柱状素子６０Ｄは、主体の一方端面付近の側面（円周面）に端子電極６２３を備える。端子電極６２３は、引き回し電極６２４を介して、柱状素子６０Ｄに形成された回路素子（図示を省略している。）に接続されている。柱状素子６０Ｄは、凹部１４０および貫通孔７１０Ｄに跨がって収容されている。貫通孔７１０Ｄの径は、柱状素子６０Ｄの一方端付近の径と略同じである。したがって、柱状素子６０Ｄの端子電極６２３と、蓋部７０Ｄの端子電極７２Ｄとは、面状で当接し、接続されている。

　図２３（Ｄ）に示す態様では、蓋部７０Ｅには、主体７００に複数の貫通孔７１０Ｅが形成されている。貫通孔７１０Ｄの径は、誘電体部２０Ｆの凹部１４０の径よりも大きい。複数の貫通孔７１０Ｅは、誘電体部２０Ｆの凹部１４０に重なっている。

　柱状素子６０Ｅの主体における端子電極６２１側の端面付近の部分は、他の部分よりも径が大きい。この径は、凹部１４０の径よりも大きく、貫通孔７１０Ｅの径よりも小さい。柱状素子６０Ｅの主体における径が変化する面は、誘電体部２０Ｆの第１主面２０１に当接している。

　次に、本発明の第９の実施形態に係るインターポーザ基板について、図を参照して説明する。図２４は、本発明の第９の実施形態に係るインターポーザ基板の構成を示す側面断面図である。図２５は、本発明の第９の実施形態に係るインターポーザ基板の構成を示す平面図である。

　第９の実施形態に係るインターポーザ基板１０Ｇは、第１の実施形態に係るインターポーザ基板１０に対して、シールド膜８０を備えた点において異なる。インターポーザ基板１０Ｇの他の構成は、インターポーザ基板１０と同様であり、同様の箇所の説明は省略する。

　図２４、図２５に示すように、インターポーザ基板１０Ｇは、シールド膜８０を備える。シールド膜８０は、金属を材料としている。シールド膜８０は、接地用の接続電極２３１に接続されている。シールド膜８０は、インターポーザ基板１０Ｇの側面を、全周に亘って連続して覆っている。この際、シールド膜８０は、高さ方向においても、インターポーザ基板１０Ｇの全体を覆っている。

　このような構成によって、インターポーザ基板１０Ｇの内部で生じるまたは伝搬されるノイズが外部に放射されることが抑制される。したがって、インターポーザ基板１０Ｇの近傍に、他の表面実装型電子部品を配置しても、当該表面実装型電子部品へのノイズの伝搬を抑制できる。また、逆に、外部からインターポーザ基板１０Ｇへのノイズの漏洩を抑制できる。

　また、インターポーザ基板１０Ｇの構成では、磁束が外部を介して回り込むことが抑制できる。

　なお、シールド膜８０は、インターポーザ基板１０Ｇの側面に連接する各主面まで覆う形状であってもよい。この場合、接地用の電極以外の電極に接続しなければよい。

　次に、本発明の第１０の実施形態に係るインターポーザ基板について、図を参照して説明する。図２６は、本発明の第１０の実施形態に係るインターポーザ基板の構成を示す側面断面図である。

　第１０の実施形態に係るインターポーザ基板１０Ｈは、第９の実施形態に係るインターポーザ基板１０Ｇに対して、シールド膜８０Ｈの形状において異なる。インターポーザ基板１０Ｈの他の構成は、インターポーザ基板１０Ｇと同様であり、同様の箇所の説明は省略する。

　図２６に示すように、インターポーザ基板１０Ｈでは、シールド膜８０Ｈは、インターポーザ基板１０Ｈの高さ方向において部分的に形成されている。具体的に、図２６の例では、シールド膜８０Ｈは、インターポーザ基板１０Ｈの第２主面側を基準とした所定高さの範囲に形成されている。この高さは、インターポーザ基板１０Ｈに近接して実装されている表面実装型電子部品９１１の高さよりも高い。

　このような構成でも、インターポーザ基板１０Ｈに近接する表面実装型電子部品へのノイズの伝搬を抑制できる。また、逆に、当該表面実装型電子部品からインターポーザ基板１０Ｈへのノイズの漏洩を抑制できる。

　次に、本発明の第１１の実施形態に係るインターポーザ基板について、図を参照して説明する。図２７は、本発明の第１１の実施形態に係るインターポーザ基板の構成を示す側面断面図である。

　第１１の実施形態に係るインターポーザ基板１０Ｉは、第９の実施形態に係るインターポーザ基板１０Ｇに対して、シールド膜８０Ｉの形状において異なる。インターポーザ基板１０Ｉの他の構成は、インターポーザ基板１０Ｇと同様であり、同様の箇所の説明は省略する。

　図２７に示すように、インターポーザ基板１０Ｉでは、シールド膜８０Ｉは、インターポーザ基板１０Ｈに近接する表面実装型電子部品９１１側の側面に形成されている。

　このような構成でも、インターポーザ基板１０Ｉに近接する表面実装型電子部品へのノイズの伝搬を抑制できる。また、逆に、当該表面実装型電子部品からインターポーザ基板１０Ｉへのノイズの漏洩を抑制できる。

　なお、上述の各実施形態では、フェライトビーズ素子の機能をインターポーザ基板に内蔵する態様を示したが、コモンモードチョークコイル、低周波用のノイズフィルタ等の、磁性体を備えるコイルによって機能を発揮する素子であれば、上述の構成を適用することができる。

　また、上述の各実施形態では、誘電体部内の電極パターンについて具体的な例を示していないが、単に伝送用の電極パターンであってもよく、フィルタ等の回路構成する電極パターンであってもよい。

　また、上述の各実施形態では、フラットケーブルを用いる態様を示したが、はんだ等の導電性接合材を用いて、インターポーザ基板に直接接続される他のケーブル、回路基板、回路部品に対しても、上述の構成を適用でき、同様の作用効果が得られる。

　また、上述の各実施形態の構成は、適宜、部分的に組み合わせることができる。これにより、その組合せに応じた作用効果を得ることができる。

１：回路モジュール
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ、１０Ｉ、１０Ｓ：インターポーザ基板
２０、２０Ａ、２０Ｂ、２０Ｄ、２０Ｆ：誘電体部
３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ１、３０Ｅ２：磁性体部
４０、４０Ａ、４０Ｐ：絶縁性樹脂
６０、６０Ａ、６０Ｂ、６０Ｃ、６０Ｄ、６０Ｅ、６０Ｌ、６０Ｒ：柱状素子
６１：主体
６３：電極
６４：対向電極
６５：電極
７０、７０Ａ、７０Ｂ、７０Ｃ、７０Ｄ、７０Ｅ：蓋部
７１、７２、７２Ｄ：端子電極
７３：層間接続電極
７４：固定用電極
８０、８０Ｈ、８０Ｉ：シールド膜
８１、８２：フラットケーブル配線電極
９０、９０Ｓ：回路基板
１１１、１１１Ａ、１１１Ｓ、１１２、１１２Ａ：接続用端子電極
１１１ＡＧ：補助端子電極
１１１Ｐ、１１２Ｐ：柱状電極
１２１、１２１Ａ、１２２、１２２Ａ：回路基板用端子電極
１３１：固定用電極
１４０、１４０Ａ、１４０Ｂ：凹部
１４１：端子用電極
１４２：層間接続電極
２００：誘電体セラミック層
２０１、２０１Ａ：第１主面
２０２、２０２Ａ：第２主面
２１２：磁性体実装用電極
２２１、２２２：平面電極
２３１、２３１Ｃ１、２３１Ｃ２、２３２：接続電極
３００、３００Ｂ：磁性体セラミック層
３０１：第１主面
３０２：第２主面
３２１：実装用電極
３３１、３３１Ａ、３３１Ｌ、３３１Ｒ、３３２、３３３、３３４：接続電極
３３２Ａ：線状電極
６１１：絶縁体
６１２：誘電体
６１３：磁性体
６１４：導電体
６２１、６２２、６２３：端子電極
６２４：引き回し電極
７００：主体
７０１：第１主面
７０２：第２主面
７１０、７１０Ａ、７１０Ｂ、７１０Ｃ、７１０Ｄ、７１０Ｅ：貫通孔
８００：フラットケーブル
８１０、８２０：外部端子電極
９０１：ランド電極
９１１、９１１Ｓ：表面実装型電子部品
１１２１、１１２２、１１２３、１１２４：接続用端子電極
ＣＨ１：第１配線電極
ＣＨ２：第２配線電極
ＣＰ２０、ＣＰ２０Ａ：凹部
ＯＲ１０Ｄ、ＯＲ３０：回転中心

Claims (21)

1. 　誘電体部と磁性体部とを含み、互いに対向する第１主面と第２主面とを有する素体と、
   　前記素体の前記第１主面側に形成され、外部に接続される複数の接続用端子電極と、
   　前記素体の前記第２主面側に形成され、回路基板に接続される複数の回路基板用端子電極と、
   　前記素体の内部に形成され、前記複数の接続用端子電極と前記複数の回路基板用端子電極とを所定の接続パターンで接続する複数の配線電極と、
   　を備え、
   　前記複数の配線電極は、
   　前記誘電体部のみを通る第１配線電極と、
   　前記磁性体部を通る第２配線電極と、
   　を備える、
   　インターポーザ基板。
2. 　前記誘電体部は、前記第１主面側から凹む凹部を有し、
   　前記磁性体部は、前記凹部内に実装されており、
   　前記複数の接続用端子電極は、
   　前記第１配線電極に接続する第１接続用端子電極と、前記第２配線電極に接続する第２接続用端子電極と、を備え、
   　前記第１接続用端子電極と前記第２接続用端子電極とは、前記素体の第１主面において面一に配置されている、
   　請求項１に記載のインターポーザ基板。
3. 　前記誘電体部は、前記第２主面側から凹む凹部を有し、
   　前記磁性体部は、前記凹部内に実装されており、
   　前記複数の接続用端子電極は、
   　前記第１配線電極に接続する第１接続用端子電極と、前記第２配線電極に接続する第２接続用端子電極と、を備え、
   　前記第１接続用端子電極は、
   　複数の高周波信号用の端子電極と、
   　前記第１主面から視て、前記複数の高周波信号用の端子電極よりも前記素体の側面側に配置され、該側面に沿って配置された補助端子電極と、
   　を備える、
   　請求項１に記載のインターポーザ基板。
4. 　前記凹部には、絶縁性樹脂が充填されている、
   　請求項２または請求項３に記載のインターポーザ基板。
5. 　前記誘電体部は、複数の誘電体セラミック層を積層してなり、
   　前記磁性体部は、複数の磁性体セラミック層を積層してなる、
   　請求項１乃至請求項４のいずれかに記載のインターポーザ基板。
6. 　前記第２配線電極における前記磁性体部の内部に形成された電極は、所定のコイルパターンを有する、
   　請求項１乃至請求項５のいずれかに記載のインターポーザ基板。
7. 　前記磁性体部は、複数の前記第２配線電極を備え、
   　前記複数の第２配線電極は、少なくとも１つが他と異なるインピーダンスを有し、
   　前記複数の第２配線電極の端部は、前記第１主面または前記第２主面から視て、回転対称に配置されている、
   　請求項２に記載のインターポーザ基板。
8. 　前記第１配線電極と前記複数の第２配線電極とは、少なくとも１つが他の異なるインピーダンスを有し、
   　前記第１配線電極の端部と前記複数の第２配線電極の端部とは、前記第１主面または前記第２主面から視て、回転対称に配置されている、
   　請求項７に記載のインターポーザ基板。
9. 　前記誘電体部は、前記第１主面側から凹む凹部を備え、
   　前記凹部に収容可能な形状であり、端子電極を有する柱状素子を備え、
   　前記柱状素子は、前記誘電体部と前記磁性体部の少なくとも一方を構成する、
   　請求項１に記載のインターポーザ基板。
10. 　前記柱状素子の端子電極は前記素体の第１主面に露出し、前記第１主面において面一に配置されている、
    　請求項９に記載のインターポーザ基板。
11. 　前記素体における前記第１主面を覆う蓋部を備え、
    　前記蓋部は、前記第１配線電極と前記柱状素子の前記端子電極とを、外部に接続する蓋用の接続電極を備える、
    　請求項９または請求項１０に記載のインターポーザ基板。
12. 　前記蓋用の接続電極は、
    　前記蓋部の前記素体側の面に形成され、前記柱状素子の端子電極に接続する内側の端子電極と、
    　該内側の端子電極に接続され、前記蓋部の前記素体側と反対側の面に形成された外側の端子電極と、
    　を備える、請求項１１に記載のインターポーザ基板。
13. 　前記蓋部は、前記凹部に重なる貫通孔を有し、
    　前記柱状素子は、前記貫通孔に挿通している、
    　請求項１１に記載のインターポーザ基板。
14. 　前記凹部の底面には、前記素体の前記第２主面に形成され、平面視において前記凹部に重なる回路基板用端子電極に接続する端子用電極が形成されており、
    　前記柱状素子における前記第２主面側に配置される端子電極は、前記端子用電極に接続されている、
    　請求項９乃至請求項１３のいずれかに記載のインターポーザ基板。
15. 　前記凹部は、前記素体を貫通する形状であり、
    　前記柱状素子における前記第２主面側に配置される端子電極は、前記第２主面から露出している、
    　請求項９乃至請求項１３のいずれかに記載のインターポーザ基板。
16. 　前記素体における前記第１主面と前記第２主面とを連接する側面に形成され、該側面の少なくとも一部を覆うシールド膜を備える、
    　請求項１乃至請求項１５のいずれかに記載のインターポーザ基板。
17. 　前記シールド膜は、
    　前記側面の全周に亘って連続して形成されている、
    　請求項１６に記載のインターポーザ基板。
18. 　請求項１乃至請求項１７のいずれかに記載のインターポーザ基板と、
    　前記複数の接続用端子電極に接合される複数の外部端子電極を有する第１回路部材と、
    　前記複数の回路基板用端子電極に接合される複数のランド電極を有する回路基板と、
    　を備える、
    　回路モジュール。
19. 　前記複数の外部端子電極における、
    　前記第１配線電極に接続される外部端子電極は、高周波信号用またはグランド接続用であり、
    　第２配線電極に接続される外部端子電極は、低周波信号用である、
    　請求項１８に記載の回路モジュール。
20. 　請求項１６または請求項１７に記載のインターポーザ基板と、
    　前記複数の接続用端子電極に接合される複数の外部端子電極を有する第１回路部材と、
    　前記複数の回路基板用端子電極に接合される複数のランド電極を有する回路基板と、
    　前記回路基板に実装される表面実装型電子部品と、
    　を備え、
    　前記シールド膜の高さは、前記表面実装型電子部品の高さよりも高い、
    　回路モジュール。
21. 　複数の誘電体セラミック層を積層し、互いに対向する第１主面と第２主面とを有し、前記第１主面側から凹む凹部を有する誘電体部を形成する工程と、
    　複数の磁性体セラミック層を積層した磁性体部を形成する工程と、
    　前記誘電体部における前記第１主面に、複数の第１柱状電極を形成する工程と、
    　前記凹部に前記磁性体部を実装する工程と、
    　前記磁性体部における前記第１主面側に、複数の第２柱状電極を形成する工程と、
    　前記第１主面側から、前記磁性体部、前記複数の第１柱状電極、および、前記複数の第２柱状電極を覆う絶縁性樹脂を形成する工程と、
    　少なくとも前記絶縁性樹脂を研削して、前記複数の第１柱状電極および前記複数の第２柱状電極を前記第１主面側の外部へ露出させる工程と、
    　を有する、インターポーザ基板の製造方法。

Images