JP4826348B2 - 突起状電極付き多層セラミック電子部品の製造方法 - Google Patents
突起状電極付き多層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP4826348B2 JP4826348B2 JP2006160283A JP2006160283A JP4826348B2 JP 4826348 B2 JP4826348 B2 JP 4826348B2 JP 2006160283 A JP2006160283 A JP 2006160283A JP 2006160283 A JP2006160283 A JP 2006160283A JP 4826348 B2 JP4826348 B2 JP 4826348B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- unsintered
- ceramic
- multilayer ceramic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(1)面内導体74となる導電性ペースト81を表面に印刷し、および/またはビアホール導体76となる導電性ペースト82を貫通孔(ビアホール)75に充填したセラミックグリーンシート80を用意し、所定の順序および態様となるように積層する。
これにより、図8に示すような構造を有する多層セラミック電子部品が得られる。
そして、平板状の収縮抑制層92,93の除去は比較的容易であるが、バンプ形成用のセラミックグリーンシート91を除去する場合、このセラミックグリーンシート91には焼結したバンプが形成されているため、刷毛による機械的な除去作業や、超音波洗浄による除去作業などが必要で、多大な手間がかかるばかりでなく、このバンプ形成用のセラミックグリーンシート91の除去工程で、バンプ54が脱落してしまう場合があり、信頼性が低いという問題点がある。
なお、バンプの平面断面積が小さくなり、細くなるほど、脱落のおそれは大きくなる。
未焼結セラミック基材層と、前記未焼結セラミック基材層の平面方向の収縮を抑制するための収縮抑制層とが積層され、未焼結導体パターンを備えた未焼結多層セラミック素体の第1主面に、前記未焼結セラミック基材層の焼成温度において少なくとも主要部が消失する消失層を介して、未焼結突起状電極を有する補助層が、前記未焼結多層セラミック素体の未焼結導体パターンと前記未焼結突起状電極とが当接するような態様で配置された積層体を形成する工程と、
前記積層体を、前記未焼結セラミック基材層および前記未焼結突起状電極が焼結する温度で焼成することにより、前記消失層の少なくとも主要部を消失させるとともに、前記未焼結セラミック基材層および前記未焼結突起状電極を焼結させる工程と
を具備することを特徴としている。
なお、本願発明において、「分解」する樹脂とは、炭酸ガス、有機ガスなどに分解される樹脂を意味するものであって、そのような樹脂として、アクリル系樹脂などが例示される。また、「燃焼」する樹脂とは、酸素との結合により、二酸化炭素を生じせしめる樹脂を意味するものであって、そのような樹脂として、ブチラール系樹脂などが例示される。なお、「分解」と「燃焼」の両方が生じるような樹脂であってもよい。
ただし、消失層を構成する材料はこれに限らず、他の材料を用いることも可能である。
さらに、補助層との剥離性を高め、突起状電極の脱落を引き起こすことなく補助層を容易に除去できるようにする見地からは、補助層に充填する導電性ペーストとして、焼成工程で十分に収縮して、周囲の補助層との間に隙間が形成できるようなものを用いることが望ましい。
この多層セラミック電子部品は、図1に示すように、セラミック基材層101と、セラミック基材層101の平面方向の収縮を抑制するための収縮抑制層103とが積層され、かつ、所定の導体パターン102が配設された多層セラミック素体104と、多層セラミック素体104の第1主面104aに、導体パターン102と接続するように配設された、多層セラミック素体104と接する下側端面(底面)106の面積が、該底面106と対向する上側端面(上面)107の面積より大きい、台形状の形状を有する突起状電極108と、突起状電極108上に、はんだ109を介して配設された表面実装型電子部品110とを備えている。
なお、この多層セラミック電子部品において、導体パターン102は、面内導体111、多層セラミック素体104の表面に配設された外部導体114、ビアホール112に充填され、異なる層に存在する面内導体111を層間接続したり、面内導体111と外部導体114を接続したりするためのビアホール導体113などから形成されている。
また、突起状電極108は、その下側端面106が、多層セラミック素体104の導体パターン102の一部である接続電極102aに接続、固定されている。
図2(a)は本願発明の実施例1にかかる多層セラミック電子部品の製造方法の一工程において形成された、焼成に付される前の積層体の構造を示す断面図、図2(b)は要部を拡大して示す断面図である。
また、異なる層に配設された所定の面内導体用の導体ペースト11どうし、あるいは所定の面内導体用の導体ペースト11と外部導体用の導体ペースト14は、ビアホール導体用の導体ペースト13を介して、互いに接続されている。
そして、収縮抑制層3が未焼結多層セラミック素体4の上下の両主面に配置され、かつ、未焼結多層セラミック素体4を構成する未焼結セラミック基材層1間に配置されるように、上記セラミックグリーンシートを、所定の順序および方向で積層、圧着し、図2(a),(b)に示すような未焼結多層セラミック素体(セラミックグリーンシート成形体)4を得る。
そして、予め用意しておいた、一方主面に消失層5が配設された、未焼結セラミック基材層1を構成するセラミックの焼結温度では実質的に焼結しないセラミック粉末を主成分とする補助層21に、補助層21と消失層5の両方を貫通する突起状電極形成用貫通孔22を形成し、突起状電極形成用貫通孔22内に突起状電極形成用の導電性ペースト(未焼結突起状電極8)を充填する。なお、この実施例1では、一方主面に消失層5が配設された補助層21として、上述の収縮抑制層3を、樹脂などの焼成工程で消失するようなキャリアフィルム(消失層)上に成形したものを用いている。
また、収縮抑制層3がガラス成分を含むものである場合には、収縮抑制層3を構成する材料からガラス成分を除去した材料からなる層を補助層21として用いることも可能である。
それから、貫通孔22に突起状電極形成用の導電性ペーストを充填した補助層21を、未焼結多層セラミック素体(セラミックグリーンシート成形体)4の所定位置に、消失層5が、未焼結多層セラミック素体4側となるように積層、圧着する。これにより、図2(a),(b)に示すような構造を有する積層体Aが得られる。
なお、未焼結セラミック基材層1、収縮抑制層3、消失層5、および、補助層21を積層する際の積層順序や、積層方法などは、最終的に図2(a)に示されているような構造を有する積層体Aを得ることができればよく、特に前述した方法に限定されるものではない。
また、焼結後の突起状電極108は、後述する挙動によって底面である多層セラミック素体側の下側端面106の面積が、底面106と対向する上側端面107の面積より大きい、台形状となる。
なお、焼成工程における雰囲気は、セラミック基材層101を構成するセラミック材料の種類や未焼結導体パターン2を形成するための導電性ペーストに含まれる導電性粉末の種類などに応じて、適宜調整される。
なお、補助層21は実質的に焼結していないので、その除去は、焼結後の多層セラミック素体104を軽く振ったり、弱いエアーブローを行ったりすることにより容易に行うことができる。
なお、突起状電極108の上側端面107上への表面実装型電子部品110の実装は、例えば、突起状電極108の上側端面107にクリームはんだを供給し、その上に表面実装型電子部品110を載置してリフローする方法などにより行うことができる。
これにより、図1に示すような構造を有する突起状電極付き多層セラミック電子部品が得られる。
セラミック基材層101の厚みは、焼成後に10μm〜100μmとすることが好ましい。セラミック基材層101の焼成後の厚みは、必ずしも、この範囲内に限定されるものではないが、後述する焼結可能な厚みの収縮抑制層103によって収縮を抑制することが可能な最大厚み以下に抑えることが好ましい。なお、セラミック基材層101の厚みは、必ずしも各層が同じである必要はない。
また、セラミック基材層101を構成するセラミック材料としては、銀や銅などの低融点金属からなる導体と同時焼成することができるように、比較的低温、例えば1050℃以下で焼成可能なLTCC(低温焼成セラミック;Low Temperature Co−fired Ceramic)を用いることが好ましい。具体的には、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、上述のように、焼成中にガラス成分を生成するBa−Al−Si−O系セラミックなどを用いることができる。なお、上記実施例1では、セラミック基材層101を構成するセラミック材料として、焼成中にガラス成分を生成するBa−Al−Si−O系セラミックを用いている。
また、収縮抑制層103は、セラミック基材層101から浸透してきた、セラミック基材層101を構成するセラミック材料の一部(例えばガラス)により固着され、これにより、収縮抑制層103が固化するとともに、セラミック基材層101と収縮抑制層103の接合がもたらされる。収縮抑制層中にあらかじめ焼成時に収縮抑制層を焼結させない程度のガラスが含まれていてもよい。
この実施例1では、セラミック基材層101の厚みは、焼成後に50μmとなるように設定し、収縮抑制層103の厚みは、焼成後に5μmとなるように設定した。
なお、この実施例1では、Cuを主成分とした導電性ペーストを用いて、上述の各導体部を形成した。
上記実施例1の方法で作製した多層セラミック電子部品について、特性を評価した。
なお、比較のため、以下の比較例1,比較例2および比較例3の各試料を作製し、上記実施例1の多層セラミック電子部品とともに、特性の評価に供した。
消失層を配設せずに製造したことを除いては、上記実施例1の場合と同様の方法で製造した突起状電極付き多層セラミック電子部品。
[比較例2]
多層セラミック素体が収縮抑制層を備えていないことを除いては、上記実施例1の多層セラミック電子部品と同様の方法で製造された突起状電極付き多層セラミック電子部品。
[比較例3]
消失層を配設せずに製造され、かつ、多層セラミック素体が収縮抑制層を備えていないことを除いては、上記実施例1の多層セラミック電子部品と同様の構成を有する多層セラミック電子部品。
その結果を表1に示す。
また、突起状電極の導通率は、評価に供した全試料数に対する、突起状電極が導通していることが確認された試料の数の割合を示している。
次に、焼結済みの積層体A1から、スリット24が形成された、実質的に未焼結の補助層21を除去する。
それから、突起状電極108の上側端面107に、はんだ109を介して、表面実装型電子部品110を実装することにより、図1に示すような構造を有する多層セラミック電子部品を得ることができる。
実施例2の方法で作製した多層セラミック電子部品についても上記実施例1の場合と同様の方法で特性を評価し、上記実施例1の方法で作製した多層セラミック電子部品と比較した。
その結果を表2に示す。
表2に示すように、この実施例2の製造方法によれば、補助層21にスリット24を形成するようにしていることから、補助層21が、突起状電極8毎に小片化されるため、焼成後の補助層21の除去が一層容易になることが確認された。
また、スリット24の深さを、補助層21の厚み方向の途中までとした場合にも、具体的な条件によっては、十分に補助層の除去性を向上させることができる場合がある。
したがって、本願発明は、例えば、VLSI、ULSIなどの半導体デバイスが実装されるマルチチップモジュール(MCM)などの用途に用いるのに適した突起状電極付き多層セラミック電子部品、および、その製造方法に関する分野に広く利用することができる。
A1 焼成後の積層体
1 未焼結セラミック基材層
2 未焼結導体パターン
2a 未焼結接続電極
3 焼成前の収縮抑制層
4 未焼結多層セラミック素体
4a 未焼結多層セラミック素体の第1主面
5 消失層
6 未焼結突起状電極の下側端面
8 未焼結突起状電極
11 面内導体用の導電性ペースト
12 貫通孔
13 ビアホール導体用の導電性ペースト
14 外部導体用の導電性ペースト
21 補助層
22 補助層の突起状電極形成用の貫通孔
24 スリット
101 セラミック基材層
102 導体パターン
102a 接続電極
103 焼成後の収縮抑制層
104 多層セラミック素体
104a 多層セラミック素体の第1主面
106 突起状電極の下側端面(底面)
107 突起状電極の上側端面(上面)
108 突起状電極
109 はんだ
110 表面実装型電子部品
111 面内導体
112 ビアホール
113 ビアホール導体
114 外部導体(表面導体)
Claims (10)
- 未焼結セラミック基材層と、前記未焼結セラミック基材層の平面方向の収縮を抑制するための収縮抑制層とが積層され、未焼結導体パターンを備えた未焼結多層セラミック素体の第1主面に、前記未焼結セラミック基材層の焼成温度において少なくとも主要部が消失する消失層を介して、未焼結突起状電極を有する補助層が、前記未焼結多層セラミック素体の未焼結導体パターンと前記未焼結突起状電極とが当接するような態様で配置された積層体を形成する工程と、
前記積層体を、前記未焼結セラミック基材層および前記未焼結突起状電極が焼結する温度で焼成することにより、前記消失層の少なくとも主要部を消失させるとともに、前記未焼結セラミック基材層および前記未焼結突起状電極を焼結させる工程と
を具備することを特徴とする突起状電極付き多層セラミック電子部品の製造方法。 - 前記補助層が、前記未焼結セラミック基材層を構成するセラミックの焼結温度では実質的に焼結しないセラミック粉末を主成分とするセラミック補助層であり、前記焼成の後、実質的に未焼結の前記セラミック補助層を除去する工程をさらに備えることを特徴とする、請求項1記載の突起状電極付き多層セラミック電子部品の製造方法。
- 焼結させた前記突起状電極の上側端面に表面実装型電子部品を搭載する工程をさらに備えることを特徴とする、請求項1または2記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記補助層および前記消失層を、前記未焼結多層セラミック素体の前記第1主面の一部領域に配置することを特徴とする、請求項1〜3のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記未焼結多層セラミック素体の前記第1主面側に、前記収縮抑制層を配設することを特徴とする、請求項1〜4のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記未焼結セラミック基材層が、低温焼結セラミックを主成分とする未焼結セラミック基材層であり、前記収縮抑制層が、前記低温焼結セラミックの焼結温度では実質的に焼結しない難焼結性セラミックを主成分とする収縮抑制層であることを特徴とする、請求項1〜5のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記難焼結性セラミックを、焼成時に前記未焼結セラミック基材層からしみ出してきたガラスにより固着させることを特徴とする、請求項6に記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記消失層が、前記未焼結セラミック基材層の前記焼成温度で分解または燃焼する樹脂からなる樹脂層であることを特徴とする、請求項1〜7のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記消失層上に前記補助層を設けた後、前記補助層および前記消失層を貫通する貫通孔を形成し、この貫通孔に導電性ペーストを充填した層を、前記未焼結多層セラミック素体の第1主面に積み重ねることにより前記積層体を形成することを特徴とする、請求項1〜8のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
- 前記補助層に複数の前記未焼結突起状電極を形成する場合において、前記補助層の、前記各未焼結突起状電極の間の位置に、前記補助層の上側主面から下側主面に至るスリットを形成しておくことを特徴とする、請求項1〜9のいずれかに記載の突起状電極付き多層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160283A JP4826348B2 (ja) | 2006-06-08 | 2006-06-08 | 突起状電極付き多層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160283A JP4826348B2 (ja) | 2006-06-08 | 2006-06-08 | 突起状電極付き多層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329355A JP2007329355A (ja) | 2007-12-20 |
JP4826348B2 true JP4826348B2 (ja) | 2011-11-30 |
Family
ID=38929615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006160283A Expired - Fee Related JP4826348B2 (ja) | 2006-06-08 | 2006-06-08 | 突起状電極付き多層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826348B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101911849B (zh) * | 2008-01-11 | 2012-08-22 | 株式会社村田制作所 | 陶瓷电子元器件的制造方法及陶瓷电子元器件 |
CN113579363B (zh) * | 2021-09-01 | 2022-05-03 | 福建省闽铝轻量化汽车制造有限公司 | 一种多层腹板的加工方法及*** |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2681327B2 (ja) * | 1992-07-28 | 1997-11-26 | 株式会社住友金属エレクトロデバイス | バンプ付き回路基板の製造方法 |
JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
JP2001085470A (ja) * | 1999-09-16 | 2001-03-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3582513B2 (ja) * | 2001-11-14 | 2004-10-27 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2006
- 2006-06-08 JP JP2006160283A patent/JP4826348B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007329355A (ja) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4254860B2 (ja) | チップ型電子部品を内蔵した多層基板及びその製造方法 | |
JP3982563B2 (ja) | セラミック電子部品及びその製造方法 | |
JP4858538B2 (ja) | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 | |
JPWO2007049458A1 (ja) | 積層型電子部品、電子装置および積層型電子部品の製造方法 | |
JP2008021883A (ja) | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 | |
JP2008004733A (ja) | セラミック基板の製造方法 | |
JP4497247B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP6128209B2 (ja) | 多層配線基板及びその製造方法並びにプローブカード用基板 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP2007053328A (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
JP4826348B2 (ja) | 突起状電極付き多層セラミック電子部品の製造方法 | |
WO2009119198A1 (ja) | セラミック基板の製造方法 | |
JP4826253B2 (ja) | セラミック多層基板の製造方法およびセラミック多層基板 | |
JP2001339166A (ja) | 多層配線基板及びその製造方法 | |
JP2006216709A (ja) | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 | |
JP2006108483A (ja) | キャビティを備えた多層セラミック基板およびその製造方法 | |
JP4900227B2 (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP2002050869A (ja) | 多層配線基板の製造方法 | |
JP2007095862A (ja) | 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
JP2006032442A (ja) | 多層基板及びその製造方法 | |
JP2011029534A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4826348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |