JP2803755B2 - 多層電子回路基板 - Google Patents

多層電子回路基板

Info

Publication number
JP2803755B2
JP2803755B2 JP1247048A JP24704889A JP2803755B2 JP 2803755 B2 JP2803755 B2 JP 2803755B2 JP 1247048 A JP1247048 A JP 1247048A JP 24704889 A JP24704889 A JP 24704889A JP 2803755 B2 JP2803755 B2 JP 2803755B2
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
sintered body
resin
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1247048A
Other languages
English (en)
Other versions
JPH03108796A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1201757A priority Critical patent/JP2787953B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1247048A priority patent/JP2803755B2/ja
Priority to US07/556,521 priority patent/US5144536A/en
Priority to KR1019900011819A priority patent/KR100211852B1/ko
Priority to EP90114875A priority patent/EP0411639B1/en
Priority to DE69008963T priority patent/DE69008963T2/de
Publication of JPH03108796A publication Critical patent/JPH03108796A/ja
Application granted granted Critical
Publication of JP2803755B2 publication Critical patent/JP2803755B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,表面に導電性回路等の膜状素子を形成し
た,放熱性,信頼性に優れた多層状の電子回路基板に関
する。
〔従来技術〕
近年,電子回路基板としては種々のものが知られ,か
つ実用化されており,例えばガラス・エポキシ複合体,
アルミナ質焼結体およびムライト質焼結体等を基板材料
とする電子回路基板が提案され使用されている。そし
て,高集積化を促進する1つの方法として,シリコン集
積回路などを直接基板に搭載する実装方法が検討されて
いる。
しかしながら,ガラス・エポキシ複合体はシリコン集
積回路と熱膨張率が大きく異なるため,該基板に直接搭
載することのできるシリコン集積回路は極めて小さいも
のに限られている。そればかりでなく,ガラス・エポキ
シ複合体のみからなる基板は,回路形成工程において寸
法が変化し易いため,特に微細で精密な回路が要求され
る基板には適用が困難である。
また,これらの基板は,樹脂の割合が大きいため,熱
伝導率が高々0.5w/m・Kと小さく,近年の高密度のシリ
コン集積回路や抵抗部品などによる発熱に対して,充分
な放熱能力を有していない。
また,アルミナ質焼結体やムライト質焼結体は硬度が
高く機械加工性に劣る。そのため,例えばスルーホール
等を設けるような機械加工が必要な場合には,生成形体
の段階で加工した後焼成する方法が行われている。しか
し,焼成時の収縮を均一に生じさせることは困難であ
り,特に高い寸法精度を要求されるものや寸法の大きな
ものを製造することは困難であった。
そこで,これらの問題に対処するため,特開昭61−28
7190号あるいは特開昭64−82689号には,多孔質セラミ
ック焼結体の気孔に樹脂を含浸した基板が提案されてい
る。
この基板は,セラミックの気孔率を種々変化させるこ
とで,実装する部品,例えばシリコン集積回路等の熱膨
張に合わせたもので,低膨張で寸法安定性に優れてい
る。また,機械加工が容易で大型化及び軽量化に対応で
きる。
一方,近年は,高集積化のために,電子回路基板を複
数枚重ねて多層電子回路基板とすることが多用されてい
る。
また,チップ抵抗,コンデンサー等のチップ部品に代
わり,これら素子を膜状に回路上に形成した膜状素子を
有する電子回路基板が開発されている。
このように,膜状の導電性回路,抵抗体,コンデンサ
ー等の膜状素子を形成することにより,電子回路基板の
小型化,軽量化が図られる。
〔解決しようとする課題〕
しかしながら,上記の多孔質セラミック−樹脂含浸基
板に膜状素子を形成した電子回路基板は,使用上の信頼
性に乏しい。
即ち,上記の樹脂含浸多孔質セラミック基板では,そ
の表面に形成した膜状素子が樹脂上に形成されるため,
樹脂の挙動により膜状素子が著しく影響を受ける。例え
ば,高湿度,高温度により,上記樹脂と接触している膜
状素子の初期特性,例えば,抵抗値,コンデンサー容量
が大きく変動するという大きな欠点がある。
また,複数枚の電子回路基板を積層してなる多層電子
回路基板においては,各電子回路基板の電子回路から発
生する熱を効率良く外部へ放出させる必要がある。特に
多層となるほど,各基板の電子回路から発生する熱は外
部へ放出され難くなる。
本発明は,かかる従来の問題点に鑑み,上記の樹脂含
浸多孔質セラミック焼結体基板の長所を生かした,耐高
湿度性,耐高温度性及び放熱性に優れた,信頼性の高い
多層電子回路基板を提供しようとするものである。
〔課題の解決手段〕
本発明は,多孔質セラミック焼結体の表面に膜状の導
電性回路,抵抗体,コンデンサー等の膜状素子を直接形
成すると共に該多孔質セラミック焼結体に放熱体を接着
した電子回路基板を作製し,その後該電子回路基板を積
層すると共に該電子回路基板の間に無機質又は金属の多
孔質中間層を介在させて接着し,次いで上記多孔質セラ
ミック焼結体の気孔内に樹脂を充填してなることを特徴
とする多層電子回路基板にある。
本発明において最も注目すべきことは,多孔質セラミ
ック焼結体の表面に直接膜状素子を形成すると共に該焼
結体に放熱体を接着した電子回路基板を複数枚用い,こ
れらの間に前記多孔質中間層を介在させて,積層,接着
し,次いで前記焼結体の気孔内に樹脂を含浸したことで
ある。
即ち,本発明の電子回路基板においては,多孔質セラ
ミック焼結体の表面の気孔及び凹凸に,導電性回路等の
膜状素子がくさび状に入り込んで直接密着している。ま
た,放熱体も,直接に,或いは接着層を介して,上記気
孔及び凹凸にくさび状に入り込んで密着している。一
方,膜状素子形成部分以外の気孔内には,電子回路基板
を積層した後に樹脂が充填される。
多孔質セラミック焼結体の表面に導電性回路等の膜状
素子を形成する方法としては,まずセラミックの生成形
体に膜状素子を形成する粒子を含んだペーストを,印刷
などの方法により塗布し,次いでセラミックの生成形体
を焼結体が形成される温度で焼成する方法がある。
また,他の方法としては,まず多孔質セラミック焼結
体を作成しておいた後,その表面に前記ペーストを塗布
し,次いで焼つける方法がある。
更に,多孔質セラミック焼結体の表面に回路となる部
分以外をマスクして,蒸着,スパッター等により導電性
回路等の膜状素子を形成し,その後前記マスクを除去す
る方法がある。
いずれの方法においても,多孔質セラミック焼結体と
膜状素子が,直接密着していることが重要である。
上述のように多孔質セラミックと膜状素子が直接密着
していることで,膜状素子は温度,湿度などの環境変化
に対して極めて安定になる。
ここに膜状素子とは,前記のごとき導電性回路,膜状
抵抗体,膜状コンデンサーなど,基板上に膜状に形成す
る電子部品をいう。また,これらの膜状素子は,電子回
路基板の片面又は両面に形成する。
放熱体としては,後述するごとき,セラミック焼結
体,ダイヤモンド,金属膜などがある。また,これらの
放熱体は,多孔質セラミック焼結体に,直接,或いは接
着層を介して接着する。
即ち,多孔質セラミック焼結体の表面に直接放熱体を
接着する方法としては,セラミックの生成形体に予めざ
くりやパンチングによる開口部を設けておき,一方で準
備しておいた放熱体を該開口部に挿入し,次いでこれら
を焼結することで前記放熱体を焼締め,嵌合する。ま
た,ホットプレス等により,加圧しながら接合する方法
がある。上記放熱体としては,高放熱性セラミック焼結
体であるアルミナ,炭化ケイ素,窒化アルミニウム,酸
化ベリリウムなどのセラミック焼結体がある。
また,他の方法としては多孔質セラミック焼結体の表
面に,CVDなどにより,高放熱性セラミック例えば,ダイ
ヤモンド,炭化ケイ素,窒化アルミニウムなどの膜状放
熱体を形成する方法がある。更には,溶射,蒸着,スパ
ッタリングにより,各種の金属或いは無機質膜の放熱体
を形成する方法がある。
一方,多孔質セラミック焼結体と放熱体とを接着する
接着剤としては,金属或いは/及び無機材料の接着剤が
ある。
かかる接着剤による接着方法としては,セラミック焼
結体に予め,上記接着剤の粉末を塗布しておき,前記放
熱体を接触して配置した後,上記接着剤粉末が溶融する
温度まで,加熱する方法がある。この時,多孔質セラミ
ック焼結体と放熱体とは,その熱膨張率が,近い方が良
いが,そうで無い場合には放熱体を小片として,熱膨張
差を小さくする。或いは,金属と無機材料粉末の割合を
変えて熱膨張率を調節したり,金属或いは/及び無機材
料の層を数段階に変化させて形成し,多孔質セラミック
焼結体と放熱体との中間的な熱膨張率とし,両者の熱応
力を緩和することが好ましい。
なお,前記金属あるいは/及び無機材料からなる接着
剤層は,なるべく,緻密質であることが好ましい。この
理由は優れた放熱性を発揮させるためである。そのため
には,気孔率は30%以下であることが好ましい。
また,上記多孔質セラミック焼結体の材質としては,
コージェライト,アルミナ,窒化アルミニウム,ムライ
ト,チタン酸マグネシウム,チタン酸アルミニウム,二
酸化ケイ素,酸化鉛,酸化亜鉛,酸化ベリリウム,酸化
錫,酸化バリウム,酸化マグネシウム,酸化カルシウム
のいずれか少なくとも1種を主成分とするセラミックス
などがある。この中,コージェライトは,熱膨張率がシ
リコン集積回路のそれに近く,好ましい材料である。
本発明において,前記多孔質セラミック焼結体は,平
均気孔径が0.2μm以上であることが好ましい。この理
由は,平均気孔径が0.2μmよりも小さいと,前記放熱
体と多孔質セラミック焼結体との密着力が低下するから
である。即ち,密着力向上のための楔効果が低下するた
めである。
また,本発明においては,気孔率が5%(容量比)以
上であることが好ましい。この理由は,気孔率が5%よ
り小さいと,前記放熱体と多孔質セラミック焼結体との
接触面積が小さくなり,接着力が低下するからである。
しかして,上記のごとく放熱体と膜状素子とを設けた
電子回路基板は,その複数枚を積層状に重ね,これらの
間を前記多孔質中間層により接合して多層体とし,その
後多孔質セラミック焼結体の気孔に樹脂を含浸させて,
多層電子回路基板とする(第1図参照)。
即ち,上記積層体は,上記電子回路基板の間に多孔質
中間層を介在させて各基板間を接着することにより形成
する。
上記多孔質中間層としては,ガラス等の無機質又は金
属の多孔質体を用いる。かかる多孔質中間層としては,
比較的融点の低いガラス,或いはセラミック,アルミニ
ウム,金,銀,銅,タングステンなどがある。また,上
記のごとく多孔質状とするためには,例えば粉末状の粒
子を基板面に塗布して,基板を重ね合わせた後,融点以
下の温度で加熱焼結する手段を用いる。また,このよう
に中間層を多孔質とするのは,後工程で多孔質焼結体基
板の中に樹脂を含浸させ易くするためである。
また,該多孔質中間層の気孔率は,熱伝導率の低下を
防止する点と,熱膨張差から生ずる応力を緩和する理由
から,5〜50%であることが好ましい。
また,かかる多孔質中間層は,電子回路基板の生成形
体を積層して高温に焼成することにより,形成すること
もできる。つまり,各電子回路基板はセラミックででき
ているため,この焼成により両電子回路基板間が焼結し
合って多孔質中間層を形成する。
なお,上記多孔質中間層として金属を用いる場合,該
中間層に面する基板面上に前記膜状素子がある場合に
は,両者の間に電気絶縁層を介在させる。
上記焼結体中に含浸させる樹脂としては,エポキシ樹
脂,ポリイミド樹脂,トリアジン樹脂,ポリバラバン酸
樹脂,ポリアミドイミド樹脂,シリコン樹脂,エポキシ
シリコン樹脂,アクリル酸樹脂,メタクリル酸樹脂,ア
ニリン酸樹脂,フェノール樹脂,ウレタン系樹脂,フラ
ン系樹脂,フッ素樹脂などがある。
また,これら樹脂を多孔質焼結体中に含浸させる方法
としては,樹脂を加熱溶融しておき,この中に電子回路
基板の積層体を浸漬する方法がある。また,樹脂を溶媒
に溶かして含浸させる方法,モノマー状態の樹脂を含浸
させた後ポリマー化する方法などがある。この含浸によ
り,多孔質中間層の気孔も上記樹脂により含浸される。
また,積層体の接着は,実施例に示すごとく,加圧焼
成,多孔質中間層の焼付等により行う。
また,上記のごとくして得た多層電子回路基板の表面
には,絶縁層を設け,その上に更に導体層を形成するこ
ともできる(第4図参照)。
上記絶縁層としては,樹脂又は樹脂と無機材料との複
合材を用いる。該樹脂としては,エポキシ樹脂,フェノ
ール樹脂,ポリイミド樹脂などを用いる。樹脂と無機材
料との複合材としては,エポキシ樹脂とガラスファイバ
ー,ガラス粒子入りポリイミド樹脂などを用いる。
上記導体層とは,電子回路導体をいう。該導体層の形
成方法としては,例えば金属箔をラミネートする方法,
蒸着法,スパッタリング法がある。
なお,上記のごとく形成した多層電子回路基板に対し
ては,樹脂を充填した後にスルーホールを形成し,無電
解銅メッキ等で回路間の導通を取ることができる。
〔作用及び効果〕
本発明の多層電子回路基板は,各電子回路基板が,多
孔質セラミック焼結体の表面に,膜状素子を直接形成さ
せているため,膜状素子が上記焼結体の粒子の間にくさ
び状に強固に密着,結合している。そのため,膜状素子
が剥離することはない。また,膜状素子が形成されてい
ない部分は,気孔内に樹脂が充填されているので,耐高
湿度性,耐高温度性にも優れている。
また,放熱体も,同様に多孔質セラミック焼結体に密
着接合させているため,焼結体の粒子間にくさび状に強
固に結合している。そのため,基板上の膜状素子から発
生する熱を効率良く放熱体に伝熱させることができる。
また,樹脂を充填させることで基板全体の強度を増加
させ,割れにくくすると同時に機械加工を容易にし,カ
ケ,チッピング等の加工欠陥を防ぐことができる。ま
た,気体の透過を防ぎ使用環境からの影響を低減するこ
とに効果的である。
また,積層されている各電子回路基板の間は前記多孔
質中間層によって接着されている。そして,該多孔質中
間層は,無機質又は金属により構成してあるので伝熱性
が良い。それ故,各電子回路基板で発生した熱は多孔質
中間層からも外部へ効率良く放熱される。
また,このように放熱性に優れているので,本発明の
多層電子回路基板は発熱量の大きいシリコン集積回路や
高抵抗素子を数多く搭載することができ,小型化,高集
積化に対処することができる。また,電源モジュールや
赤外線発生装置等の発熱の大きな装置の電子回路基板と
しても有用である。
したがって,本発明によれば,耐高湿度性,耐高温度
性,放熱性及び機械加工性に優れた,信頼性の高い多層
電子回路基板を提供することができる。
〔実施例〕
第1実施例 本発明の実施例にかかる多層電子回路基板につき,第
1図〜第6図を用いて説明する。
該多層電子回路基板は,第1図に示すごとく,中央の
電子回路基板52の上下に電子回路基板51,53を積層し,
これらの間に多孔質中間層6を介設して,一体的に接着
し,更にその上下の表面に絶縁層3を介して導体層35を
形成し,8層回路としたものである。各電子回路基板は,
下記のごとく,放熱体を有する。
上記電子回路基板51は,第2図に示すごとく,基板と
しての多孔質セラミック焼結体11の表側面に,膜状導電
性回路512と膜状抵抗体513を,また裏側面にも同様に膜
状素子を密着形成したものである。また,上記多孔質セ
ラミック焼結体11には,その裏側面にザグリ加工して設
けた凹所16内にガラス接着剤48を介して金属放熱体41を
接合し,また開口部17にはセラミック放熱体42を接合し
ている。更に,多孔質セラミック焼結体11の表側面に
は,金属接着剤49を介して金属放熱体43を接合してい
る。
また,上記膜状素子の密着状態は,第3図に示すごと
く,多孔質セラミック焼結体11を構成する多数のセラミ
ック粒子10の間の凹凸表面部分に,膜状導電性回路512,
膜状抵抗体513の下面がくさび状に喰い込んだ状態にあ
る。
また,第4図に示すごとく,金属放熱体41を接合して
いる接着剤48も,多孔質セラミック焼結体11のセラミッ
ク粒子10の間に,くさび状に密着接合している。
また,第5図に示すごとく,多孔質セラミック焼結体
11の開口部17とセラミック放熱体42の間も,該放熱体42
の側面が上記開口部17のセラミック粒子10の間にくさび
状に密着接合している。
更に,第6図に示すごとく,金属放熱体43を接合して
いる接着剤49と多孔質セラミック焼結体11との間も,該
接着剤49がセラミック粒子10の間にくさび状に接合して
いる。
また,多孔質セラミック焼結体11の内部においては,
セラミック粒子10の間に形成された気孔内に,積層後に
おいて含浸された樹脂14が充填されている(第3図参
照)。多孔質中間層6の気孔内にも,同様に樹脂が含浸
されている。
また,他の電子回路基板52,53においても,上記電子
回路基板51と同様である。即ち,上記の各電子回路基板
51,52,53は,膜状導電性回路512,522,532,膜状抵抗体51
3,523,533を,その表面に形成している。また,各電子
回路基板は,上記のごとく放熱体を有する。また,電子
回路基板51,52,53における膜状導電性回路,膜状抵抗体
の間,更に最表面の導体層35との間には,基板−基板導
通スルーホール55,基板内スルーホール57がそれぞれ設
けてある。
また,各電子回路基板51,52,53の間には多孔質中間層
6が介在されている。上記多孔質中間層は,セラミック
系材料で構成されている。
また,該多層電子回路基板は,積層体とした後に,そ
の全体を溶融樹脂中に浸漬して該樹脂を含浸させている
ので,その表面が該樹脂により被覆された状態にある。
しかして,本実施例にかかる多層電子回路基板は,そ
れを構成する各電子回路基板に密着性良く膜状素子,放
熱体が接合してあり,また各電子回路基板の間には伝熱
性の良い多孔質中間層が配置されている。また,多孔質
セラミック焼結体の気孔内には樹脂が含浸されている。
それ故,該多層電子回路基板は,耐高湿度性,耐高温度
性,放熱性及び機械加工性に優れ,信頼性が高い。
第2実施例 前記第1実施例に示したものと類似の8層回路の多層
電子回路基板(第1図参照)を作製し,テストを行っ
た。
該多層電子回路基板は,まず電子回路基板Aと電子回
路基板Bとを作製しておき,電子回路基板Aの上下に電
子回路基板B,Bを積層することにより作製した。
即ち,電子回路基板Aを作製するため,平均粒径が1.
8μmのコージェライト粉末100重量部に対してポリビニ
ールアルコール2重量部,ポリエチレングリコール1重
量部,ステアリン酸0.5重量部及び水100重量部を配合
し,ボールミル中で3時間混合した後,噴霧乾燥した。
この乾燥物を適量採取し,金属製押し型を用いて1.0t
/cm2の圧力で成形し,大きさが220mm×250mm×1.2mm,密
度1.5g/cm3(60vol%)のセラミックス生成形体を得
た。
この生成形体に穴明けをし,20×20mmの開口部を設け
た。
一方,放熱体42(第2図参照)を作るため,平均粒径
が0.30μmのアルミナ粉末100重量部とポリアクリル酸
エステル12重量部,ポリエステル分散剤1重量部,ジブ
チルフタレート2重量部及び酢酸エチル50重量部を配合
し,ボールミル中で3時間混合した後,シート成形し生
成形体を得た。この生成形体を空気中で1650℃で焼成し
た。
その結果,密度4.02g/cm3,気孔率0.2%の緻密質アル
ミナ焼結体を得た。その後,19.2×19.2mmに切断し,放
熱体42となして,前記コージェライト生成形体の開口部
17に装填した(第2図参照)。
次いで,このコージェライト成形体を空気中,1400℃
で焼成して,多孔質コージェライト焼結体を形成した。
得られた多孔質コージェライト焼結体は,厚み0.25m
m,密度1.8g/cm3,気孔率30%,平均気孔径3.2μmであっ
た。
また,前記緻密質アルミナ焼結体からなる放熱体と多
孔質コージェライト焼結体との接合強度は,8.9kg/mm2
極めて強固に接合していた。
次いで,この多孔質コージェライト焼結体の表面に,
平均粒径11μmの銀−パラジウム粒子を48%含んだ粘度
80Pa・sのペーストを,325メッシュのスクリーンで印刷
を行い,導体回路を形成した。次いで,平均粒径16μm
の酸化ルテニウム粒子を38%含んだ粘度170Pa・sのペ
ーストを,325メッシュのスクリーンで印刷を行い,前記
導体上に薄膜の抵抗体を形成した。
以上により,電子回路基板Aを作製した。
次に,電子回路基板Bを作製するため,平均粒径が0.
68μmのアルミナ粉末50重量部に対して,平均粒径が0.
32μmのアルミナ粉末50重量部とポリアクリル酸エステ
ル12重量部,ポリエステル分散剤1重量部,ジブチルフ
タレート2重量部及び酢酸エチル50重量部を配合し,ボ
ールミル中で3時間混合した後,シート成形した。
この生成形体に20×20mm,深さ0.2mmのざぐりを行い,
凹所16(第2図参照)を形成した。
次いで,このものを空気中,1550℃で1時間焼成して
多孔質アルミナ焼結体とした。
該焼結体は,厚み0.45mm,密度2.9g/cm2,気孔率25%,
平均気孔径0.29μmであった。
この多孔質アルミナ焼結体の表面に,前記多孔質コー
ジェライト焼結体の表面に印刷したと同様の銀−パラジ
ウム粒子を塗布し回路を形成した。次いで,平均粒径16
μmの酸化ルテニウム粒子を38%含んだ粘度170Pa・s
のペーストを,325メッシュのスクリーンで印刷を行い,
前記導体上に薄膜の抵抗体を形成した。
次いで,前記多孔質アルミナ焼結体のざぐり凹所16
に,接着剤としてのK2O−SiO2−PbO系の平均粒径13μm
のガラス粉末を厚み30μmに置き,その上に放熱体41
(第2図参照)としての42アロイ板(ニッケル−鉄合
金)を置き,加熱し,固定した。なお,42アロイ板の表
面は,クロム酸で粗化してある。
以上により,電子回路基板Bを作製した。
次に,前記多孔質コージェライト焼結体からなる電子
回路基板A(第2層)と,前記多孔質アルミナ焼結体か
らなる電子回路基板B(第1,第3層)を前記第1図のよ
うに3層に積層した。
このとき,多孔質中間層6(第1図参照)を形成する
ため,各層間に平均粒径13μmのAl2O3−SiO2−TiO2
セラミック粉末を約100μm塗布し,各焼結体を張り合
わせた。これを空気中で820℃で焼きつけた。この時の
代表的抵抗値は,350Ω/□であった。
この結果,第1,第3層の多孔質アルミナ焼結体にガラ
スを介して接着された放熱体と,多孔質アルミナ焼結体
との密着強度は4.3kg/mm2であり,接着層の気孔率は13
%であった。
また,多孔質中間層は,平均気孔径,気孔率が5.0μ
m,35%の多孔質層であり,焼結体間の密着度は2.5kg/mm
2で良好な密着性を有していた。
次いで,放熱板を接着するために,この積層体の表裏
面に,まずスパッタリングにより,2×2mmの正方形をし
た95%Sn−5%Pb半田を,縦横各5個づつ14×14mmの正
方形に配列した。次いで,15×15mmの厚さ1mmの放熱用銅
板を,前記半田面に装着して,260℃で加熱して接着し
た。この密着強度は12kg/mm2で,半田は約6%の気孔を
有して接着していた。
次いで,前記積層体の表裏に,0.05mmのBTレジン系プ
リプレグと18μmの銅箔を配置し真空プレスを行って表
裏に更に2層の導体層を形成した。
次いで,直径0.40mmのダイヤモンドドリルで表裏及び
中間層まで穴明けし,同様にして15μmの無電解銅メッ
キを施して導通をとった後,表裏導体層をエッチングに
より回路形成を行った。
次に,二液性のエポキシ樹脂を含浸し,硬化して多層
電子回路基板を得た。この含浸は,基板を真空下にお
き,脱泡した樹脂を真空下で含浸し,次いで熱硬化する
方法により行った。
このようにして得られた多層電子回路基板は8層回路
であり,総厚みは1.55mmで極めて薄いものであった。し
かも,この多層電子回路基板は,1cm2当たり膜状の抵抗
体が35個,コンデンサー素子が8個内蔵された極めて実
装密度の高いものであった。
また,この多層電子回路基板の全体の熱伝導率は8w/m
・Kであり,極めて熱放散性に優れていた。
この多層電子回路基板につき,20℃で30秒,260℃で30
秒のオイルディップ繰り返し耐熱試験を実施した。その
結果,500サイクルでも断線,基板間剥離或いは放熱体の
剥離などの不良は何ら発生しなかった。
また,この多層電子回路基板を85℃・85%RHで1000時
間,高温,高湿寿命試験を行ったところ,抵抗値の変化
率は,0.18%で極めて安定であった。
また,前記の多層電子回路基板においては,それぞれ
長さ350mm,幅250mmの基板に,12万穴以上の穴明を行うこ
とができた。このように,本発明の電子回路基板は強度
が高く,機械加工性に優れている。
〔比較例〕
また,比較のために,上記第2実施例において,放熱
体を多孔質セラミック焼結体と直接接続することなく,
また金属あるいは無機材料の接着剤で接着することな
く,単に含浸樹脂で接着した。そして,第2実施例と同
様の多層電子回路基板を製造した。その結果,全体の熱
伝導率は2.6W/m・Kであった。
また放熱体を使用しなかった時は全体の熱伝導率は0.
9W/m・Kであった。いずれも,第2実施例の場合に比し
て,放熱性が悪いことが分る。
更に,比較のために,上記第2実施例と同様にして多
孔質コージェライト焼結体を製作した後,すぐに同様の
二液性のエポキシ樹脂を含浸し,同時に銅箔を積層して
基板を得た。次いで,エッチングにより回路形成を行っ
た。この時のピール強度は1.8kg/cmで,低かった。
【図面の簡単な説明】
第1図〜第6図は第1実施例の多層電子回路基板を示
し,第1図はその断面図,第2図は1つの電子回路基板
の断面図,第3図〜第6図は膜状素子,各放熱体と多孔
質セラミック焼結体との接合状態を示す要部拡大断面図
である。 10……セラミック粒子, 11……多孔質セラミック焼結体, 14……樹脂, 3……絶縁層,35……導体層, 41,42,43……放熱体, 51,52,53……電子回路基板, 512,522,532……膜状導電性回路, 513,523,533……膜状抵抗体素子, 6……多孔質中間層,

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】多孔質セラミック焼結体の表面に膜状の導
    電性回路,抵抗体,コンデンサー等の膜状素子を直接形
    成すると共に該多孔質セラミック焼結体に放熱体を接着
    した電子回路基板を作製し,その後該電子回路基板を積
    層すると共に該電子回路基板の間に無機質又は金属の多
    孔質中間層を介在させて接着し,次いで上記多孔質セラ
    ミック焼結体の気孔内に樹脂を充填してなることを特徴
    とする多層電子回路基板。
  2. 【請求項2】第1請求項において,多層電子回路基板
    は,その表面に樹脂又は樹脂と無機材料の複合材とから
    なる絶縁層を介して,導体層を形成していることを特徴
    とする多層電子回路基板。
JP1247048A 1989-08-03 1989-09-22 多層電子回路基板 Expired - Lifetime JP2803755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP1247048A JP2803755B2 (ja) 1989-09-22 1989-09-22 多層電子回路基板
US07/556,521 US5144536A (en) 1989-08-03 1990-07-24 Electronic circuit substrate
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법
EP90114875A EP0411639B1 (en) 1989-08-03 1990-08-02 Electronic circuit substrate
DE69008963T DE69008963T2 (de) 1989-08-03 1990-08-02 Elektronisches Schaltungssubstrat.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247048A JP2803755B2 (ja) 1989-09-22 1989-09-22 多層電子回路基板

Publications (2)

Publication Number Publication Date
JPH03108796A JPH03108796A (ja) 1991-05-08
JP2803755B2 true JP2803755B2 (ja) 1998-09-24

Family

ID=17157640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247048A Expired - Lifetime JP2803755B2 (ja) 1989-08-03 1989-09-22 多層電子回路基板

Country Status (1)

Country Link
JP (1) JP2803755B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP4771583B2 (ja) * 1999-12-01 2011-09-14 イビデン株式会社 パッケージ基板
CN101371352B (zh) * 2006-02-14 2010-11-10 株式会社村田制作所 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法
CN101467246B (zh) * 2006-06-02 2010-12-22 株式会社村田制作所 多层陶瓷电子器件及其制造方法
JP5679688B2 (ja) 2010-03-31 2015-03-04 キヤノン株式会社 液体吐出ヘッド及びその製造方法

Also Published As

Publication number Publication date
JPH03108796A (ja) 1991-05-08

Similar Documents

Publication Publication Date Title
KR100211852B1 (ko) 전자회로기판 및 그 제조 방법
US6734542B2 (en) Component built-in module and method for producing the same
US6406778B1 (en) Multi-thickness, multi-layer green sheet lamination and method thereof
US6258192B1 (en) Multi-thickness, multi-layer green sheet processing
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
EP0535711A2 (en) Method for producing multilayered ceramic substrate
JP2803755B2 (ja) 多層電子回路基板
JPS62126694A (ja) 電子回路用多層基板
JP4895448B2 (ja) 多層配線基板
JP2803754B2 (ja) 多層電子回路基板
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP2803752B2 (ja) 多層電子回路基板
JPH02153589A (ja) 厚膜素子付プリント配線板
JP2803751B2 (ja) 多層電子回路基板
JP2003218531A (ja) 多層配線基板
JP2001015872A (ja) 配線基板用絶縁シートおよびそれを用いた配線基板の製造方法
JP2753741B2 (ja) 電子回路基板の製造方法
JPH10107445A (ja) 多層配線基板およびその製造方法
JP2753743B2 (ja) 電子回路基板の製造方法
JP2753744B2 (ja) 電子回路基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JPH06216524A (ja) 複合プリント配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12