JP2007294831A - セラミック基板の製造方法及びセラミック基板 - Google Patents

セラミック基板の製造方法及びセラミック基板 Download PDF

Info

Publication number
JP2007294831A
JP2007294831A JP2006175907A JP2006175907A JP2007294831A JP 2007294831 A JP2007294831 A JP 2007294831A JP 2006175907 A JP2006175907 A JP 2006175907A JP 2006175907 A JP2006175907 A JP 2006175907A JP 2007294831 A JP2007294831 A JP 2007294831A
Authority
JP
Japan
Prior art keywords
ceramic substrate
protruding electrode
substrate body
main surface
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006175907A
Other languages
English (en)
Inventor
Ryoji Nakamura
良二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006175907A priority Critical patent/JP2007294831A/ja
Publication of JP2007294831A publication Critical patent/JP2007294831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】基板本体を小型化することができる、セラミック基板の製造方法及びセラミック基板を提供する。
【解決手段】未焼成セラミック基板本体の少なくとも一方主面に、未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に未焼成セラミック基板本体の焼成温度以下の温度で焼結する金属材料を含む第１及び第２の未焼成突起電極用パターンを有する第１及び第２の拘束層を密着し、未焼成複合積層体を形成する。これを焼成した後、第１及び第２の拘束層の基材を除去して、焼結済みセラミック基板本体１６の一方主面１６ｓに、第１の未焼成突起電極用パターンの焼成により形成された大径部１８ｙと、第２の未焼成突起電極用パターンの焼成により形成された小径部１８ｘとが階段状に連結され、この連結部分に隣接して段差面１８ａが形成された突起電極１８を有する複合セラミック基板４０を取り出す。
【選択図】図９

Description

本発明はセラミック基板の製造方法及びセラミック基板に関し、詳しくは、突起電極を有するセラミック基板の製造方法及びセラミック基板に関する。
従来、半導体素子、電子部品等の半導体集積回路素子を収容するための半導体素子収納用パッケージが提供されている。
例えば図１３の斜視図に示すように、半導体素子収納用パッケージ２は、一般にガラスセラミック等の電気絶縁材料からなる絶縁基板４の一方主面４ｓの周縁部に複数の突起電極８を有し、一方主面４ｓの中央部に、ＩＣチップ３４を収容するためのスペースが形成されている。突起電極８は、絶縁基板４と一括焼成によって焼結した銀などの金属材料を含む柱状の接続端子である。
図１４の断面図に示すように、絶縁基板４の内部には、銀等の金属粉末からなる複数個の導体配線層５ｂや、導体配線層５ｂ間を接続する接続導体５ａなどが形成され、突起電極８と電気的に接続されている。絶縁基板４の一方主面４ｓや他方主面４ｔ、あるいは側面には、接続導体５ａや導体配線層５ｂと電気的に接続された複数個の接続パッド６が形成されている。
絶縁基板４の一方主面４ｓの中央部に、ＩＣチップ３４をガラス、樹脂等からなる接着剤を介して接着固定して、ボンディングワイヤー３６で、接続パッド６とＩＣチップ３４の電極３５との間を接続したり、絶縁基板４の他方主面４ｔに形成された接続パッド（図示せず）にコンデンサやインダクタ、抵抗、半導体素子等の部品３０，３２をロウ付け取着したりすることによって、製品としての半導体素子収納用パッケージ２となる。
半導体素子収納用パッケージ２は、突起電極８を、はんだが塗布された外部電気回路基板５０の配線導体５２上に載置当接させた後、約２５０〜４００℃の温度ではんだを加熱溶融し、突起電極８を配線導体５２にはんだ５６で接合することによって、外部電気回路基板５０上に実装される。
このような実装構造により、半導体素子収納用パッケージ２に収容されているＩＣチップ３４は、その各電極がメタライズ配線層及び接続端子を介して外部電気回路に電気的に接続される。
半導体素子収納用パッケージ２の絶縁基板４には、その用途に応じてアルミナ、ムライト、ガラスセラミックなどの焼結体からなる絶縁材料が主として用いられている。外部電気回路基板５０には、主としてガラス−エポキシ複合材料からなる絶縁体５４の表面にＣｕ、Ａｇ、Ａｕなどからなる配線導体５２が被着形成されたものが用いられている（例えば、特許文献１参照）。
特開２００４−１４６４８号公報
ところが前記構造によると、絶縁基板４の一方主面４ｓにおいて突起電極８と接続パッド６及びＩＣチップ３４の各々の占める面積を確保する必要があり、また、突起電極８と接続パッド６との間のギャップや、接続パッド６とＩＣチップ３４との間のギャップを確保する必要があり、基板本体の小型化を妨げる原因になっていた。
小型化するために柱状の突起電極８の径を細くすると、外部電気回路に実装した後の熱や外力による変形に対して機械強度が劣化するため、破壊しやすくなる。
小型化するために突起電極８をＩＣチップ３４に近づけて配置した場合、突起電極８とＩＣチップ３４との間のスペースが小さくなり、ワイヤーボンディングするためのキャピラリが接続パッド６に到達するまでに突起電極８やＩＣチップ３４に接触し、突起電極８やＩＣチップ３４を破損しやすくなる。
本発明はかかる実情に鑑みて、基板本体を小型化することができる、セラミック基板の製造方法及びセラミック基板を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したセラミック基板の製造方法を提供する。
セラミック基板の製造方法は、第１乃至第３の工程を備える。前記第１の工程において、未焼成セラミック基板本体の少なくとも一方主面に、前記未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に前記未焼成セラミック基板本体の焼成温度以下の温度で焼結する金属材料を含む第１の未焼成突起電極用パターンを有する１又は２層以上の第１の拘束層を密着し、かつ、該第１の拘束層の前記未焼成セラミック基板本体とは反対側の主面に、前記未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に前記未焼成セラミック基板本体の焼成温度以下の温度で焼結する金属材料を含み前記第１の未焼成突起電極用パターンより径が小さい第２の未焼成突起電極用パターンを有する１又は２層以上の第２の拘束層を、前記第１の電極用パターンと前記第２の電極用パターンとが連続するように密着してなる未焼成複合積層体を形成する。前記第２の工程において、前記第１及び第２の拘束層の前記基材は実質的に焼結せず、前記未焼成セラミック基板本体及び前記第１及び第２の未焼成突起電極用パターンに含まれる前記金属材料を焼結させ得る温度のもとで、前記未焼成複合積層体を焼成する。前記第３の工程において、前記第１及び第２の拘束層の前記基材を除去して、前記未焼成セラミック基板本体の焼成により形成された焼結済みセラミック基板本体の前記一方主面に、前記第１の未焼成突起電極用パターンの焼成により形成された大径部と前記第２の未焼成突起電極用パターンの焼成により形成された小径部とが階段状に連結され該連結部分に隣接して前記セラミック基板本体の前記一方の主面と平行に延在する面（以下、「段差面」という。）が形成された少なくとも一つの突起電極を有するセラミック基板を取り出す。
上記方法において、第１の拘束層の基材と第２の拘束層の基材とは、同じでも異なってもよい。また、第１の拘束層の金属材料と第２の拘束層の金属材料とは、同じでも異なってもよい。
上記方法により形成されたセラミック基板を用い、セラミック基板本体の一方主面に素子を配置し、この素子と突起電極の段差面とを電気的に接続することにより、素子を突起電極に直接接続することができる。セラミック基板本体の一方主面に、素子と接続するための接続パッド等を設ける必要がないので、セラミック基板本体を小型化することができる。
好ましくは、前記セラミック基板本体の一方主面にＩＣチップを搭載した後、前記ＩＣチップの端子面と前記突起電極の前記段差面とをボンディングワイヤーで接続する第４の工程をさらに備える。
集積回路を含むＩＣチップは複数の端子面を有するので、セラミック基板に搭載したときに、ボンディングワイヤーを用いることにより、突起電極の段差面に効率よく接続することができる。
好ましくは、前記突起電極の前記段差面上にＩＣチップを搭載した後、前記ＩＣチップの端子面と、前記セラミック基板本体の前記一方主面に形成された接続パッド又は前記突起電極の前記段差面とをボンディングワイヤーで接続する第４の工程をさらに備える。
この場合、ＩＣチップで発生した熱を、熱伝導率が大きい突起電極から放熱することができる。
好ましくは、前記セラミック基板本体の前記一方主面において、その周縁付近に複数の前記突起電極を配置する。
この場合、セラミック基板を外部電気回路に接続したとき、セラミック基板本体は、セラミック基板本体の周縁付近に配置された複数の突起電極により安定して支持される。また、セラミック基板本体の一方主面に搭載されたＩＣチップは、周囲を突起電極で囲まれ、保護される。
好ましくは、前記セラミック基板本体の一方主面に搭載された素子又は前記ＩＣチップの端子面と、前記突起電極の前記段差面とは、前記セラミック基板本体の前記一方主面と平行に延在する同一平面内に含まれる。
この場合、セラミック基板本体の一方主面に搭載される素子又はＩＣチップの端子面と突起電極の段差面とが同じ高さになるため、素子又はＩＣチップと段差面との間を最短距離で接続することができる。これにより、より効率よくワイヤーボンディングを行なうことができる。また、ボンディングワイヤーで接続する長さが短くなるので、ワイヤーにおける電気抵抗を最小化することができ、高周波特性が向上する。
好ましくは、少なくとも一つの前記突起電極において、当該突起電極の前記小径部と、前記セラミック基板本体の前記一方主面に垂直な前記セラミック基板の中心軸との間に、当該突起電極の前記段差面の少なくとも一部が延在する。
この場合、突起電極の段差面は、セラミック基板の一方主面の中心付近に配置した素子に隣接する部分を含むので、最短距離でワイヤーボンディングすることができる。
好ましくは、互いに隣接する少なくとも一つの前記突起電極（以下、「第１の突起電極」という。）と少なくとも一つの他の突起電極（以下、「第２の突起電極」という。）との間において、前記第１の突起電極の前記小径部と前記第２の突起電極との間に、前記第１の突起電極の前記段差面の少なくとも一部が延在する。
この場合、ワイヤーボンディグに用いるツール（キャピラリ、ウェッジなど）と干渉しないように第１の突起電極と第２の突起電極との間を広くして、ワイヤーボンディングを容易に行なえるようにすることができる。なお、第２の突起電極には、段差面が形成されていなくてもよい。
好ましくは、少なくとも一つの前記段差面に、複数本のボンディングワイヤーが接続される。
この場合、突起電極の本数を少なくすることができ、また、電気抵抗を小さくして、例えばグランドを強化することができる。
好ましくは、前記セラミック基板本体の前記一方主面に素子又は前記ＩＣチップを搭載した後、樹脂を用いて封止する。
この場合、素子又はＩＣチップとその配線とを樹脂で覆って保護することにより、セラミック基板の取り扱いが容易になり、品質も安定する。
また、本発明は、上記課題を解決するために、以下のように構成したセラミック基板を提供する。
セラミック基板は、セラミック基板本体と、前記セラミック基板本体と同時焼成によって形成され、前記セラミック基板本体の少なくとも一方主面から突出する突起電極とを備える。前記突起電極の少なくとも一つは、階段状に連結された大径部と該大径部よりも径が小さい小径部とを含み、前記大径部と前記小径部との連結部分に隣接して前記セラミック基板本体の前記一方の主面と平行に延在する面（以下、「段差面」という。）を有する。
好ましくは、前記セラミック基板本体の一方主面に搭載されたＩＣチップを備える。前記ＩＣチップの端子面と前記突起電極の前記段差面とがボンディングワイヤーで接続される。
集積回路を含むＩＣチップは複数の端子面を有するので、セラミック基板に搭載したときに、ボンディングワイヤーを用いることにより、突起電極の段差面に効率よく接続することができる。
好ましくは、前記突起電極の前記段差面上に搭載されたＩＣチップを備える。前記ＩＣチップの端子面と、前記セラミック基板本体の前記一方主面に形成された接続パッド又は前記突起電極の前記段差面とがボンディングワイヤーで接続される。
この場合、ＩＣチップで発生した熱を、熱伝導率が大きい突起電極から放熱することができる。
好ましくは、前記セラミック基板本体の前記一方主面において、前記一方主面の周縁付近に複数の前記突起電極が配置される。
この場合、セラミック基板を外部電気回路に接続したとき、セラミック基板本体は、セラミック基板本体の周縁付近に配置された複数の突起電極により安定して支持される。また、セラミック基板本体の一方主面に搭載されたＩＣチップは、周囲を突起電極で囲まれ、保護される。
好ましくは、前記セラミック基板本体の一方主面に搭載された素子又は前記ＩＣチップの端子面と、前記突起電極の前記段差面とは、前記セラミック基板本体の前記一方主面と平行に延在する同一平面内に含まれる。
この場合、セラミック基板本体の一方主面に搭載される素子又はＩＣチップの端子面と突起電極の段差面とが同じ高さになるため、素子又はＩＣチップと段差面との間を最短距離で接続することができる。これにより、例えば、より効率よくワイヤーボンディングを行なうことができる。また、ボンディングワイヤーで接続する長さが短くなるので、ワイヤーにおける電気抵抗を最小化でき、高周波特性が向上する。
好ましくは、少なくとも一つの前記突起電極において、当該突起電極の前記小径部と、前記セラミック基板本体の前記一方主面に垂直な前記セラミック基板の中心軸との間に、当該突起電極の前記段差面の少なくとも一部が延在する。
この場合、突起電極の段差面は、セラミック基板の一方主面の中心付近に配置した素子に隣接する部分を含むので、最短距離でワイヤーボンディングすることができる。
好ましくは、互いに隣接する少なくとも一つの前記突起電極（以下、「第１の突起電極」という。）と少なくとも一つの他の突起電極（以下、「第２の突起電極」という。）との間において、前記第１の突起電極の前記小径部と前記第２の突起電極との間に、前記第１の突起電極の前記段差面の少なくとも一部が延在する。
この場合、ワイヤーボンディグに用いるツール（キャピラリ、ウェッジなど）と干渉しないように第１の突起電極と第２の突起電極との間を広くして、ワイヤーボンディングを容易に行なえるようにすることができる。なお、第２の突起電極には、段差面が形成されていなくてもよい。
好ましくは、少なくとも一つの前記段差面に、複数本のボンディングワイヤーが接続される。
この場合、突起電極の本数を少なくすることができ、また、電気抵抗を小さくして、例えばグランドを強化することができる。
好ましくは、前記セラミック基板本体の前記一方主面に搭載された素子又は前記ＩＣチップが、樹脂を用いて封止される。
この場合、素子又はＩＣチップやその端子面に接続される配線を樹脂で覆って保護することにより、セラミック基板の取り扱いが容易になり、品質も安定する。
本発明によれば、突起電極に段差面を設け、この段差面をたとえばワイヤーボンディング用接続面のような、機能面として利用することにより、基板本体を小型化することができる。
以下、本発明の実施の形態について図１〜図１２を参照しながら説明する。
＜実施例１＞ 図１〜図９を参照しながら、実施例１の複合セラミック基板４０について説明する。
図９の斜視図に示すように、複合セラミック基板４０は、セラミック基板１５にＩＣチップ３４等の半導体素子やデバイスなどが実装されているモジュール部品（半導体素子収納用パッケージ）である。
セラミック基板１５は、基板本体１６の一方主面１６ｓに複数の突起電極１８を有する。基板本体１６はセラミック多層基板（絶縁基板）であり、突起電極１８とともに一括焼成される。
突起電極１８は、柱状形状の一部を切り欠いた階段状の形状である。すなわち、突起電極１８は、先端１８ｓ側の部分（小径部１８ｘ）の径が相対的に小さく、基端側の部分（大径部１８ｙ）の径が相対的に大きく、小径部１８ｘと大径部１８ｙの連結部分に隣接して段差面１８ａが形成されている。小径部１８ｘは、大径部１８ｙに対して基板本体１６の周縁側（外側）に配置され、段差面１８ａは、基板本体１６の中央部側（内側）に形成され、基板本体１６の一方主面１６ｓに実装されたＩＣチップ３４に隣接している。
段差面１８ａは、基板本体１６の一方主面１６ｓと平行に延在するように形成され、ボンディングワイヤー３６によって、基板本体１６の一方主面１６ｓに実装されたＩＣチップ３４の電極３５と接続されている。図１３に示した従来例では突起電極８とＩＣチップ３４との間に接続パッド６が配置されているのに対し、図９に示したように、基板本体１６の一方主面１６ｓには、接続パッドを設けずに、突起電極１８をＩＣチップ３４に近づけて配置することができるため、基板本体１６を小型化することができる。
段差面１８ａの高さは、後述する製造方法において拘束層の厚さを調整することにより、ＩＣチップ３４の電極３５の面と同じ高さにすることができる。このように高さを揃えると、最短距離で、段差面１８ａとＩＣチップ３４の電極３５とをボンディングワイヤー３６により接続することができる。そのため、ワイヤーボンディングを効率よく行なうことができ、高周波特性も向上する。
図８は、複合セラミック基板４０の実装状態を示す断面図である。図８に示したように、複合セラミック基板４０は、突起電極１８の先端１８ｓが、プリント配線基板等の外部電気回路基板５０の配線導体５２にはんだ等の接着金属５６で接合されることによって、外部電気回路基板５０に実装される。突起電極１８は、基板本体１６の内部に形成された導体配線層１９と電気的に接続されている。
基板本体１６の他方主面１６ｔには、導体配線層１９と電気的に接続された複数の接続パッドが一括焼成で形成され、受動部品３０（例えば、積層セラミックコンデンサ等のチップ部品）やＩＣチップ３２などの電子部品が搭載される。
例えば、外部電気回路基板５０の絶縁体５４が少なくとも有機樹脂を含む材料からなるプリント基板である場合、外部電気回路基板５０には、リフローにより複合セラミック基板４０を実装することができる。具体的には、絶縁体５４には、ガラス−エポキシ系複合材料などのような４０〜４００℃における線熱膨張係数が１２〜１６ｐｐｍ／℃の絶縁材料を用いる。外部電気回路基板５０の表面に形成される配線導体５２には、絶縁体５４との線熱膨張係数の整合性と、良電気伝導性の点で、通常、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｄ−Ｓｎなどの金属導体を用いる。
外部電気回路基板５０上への複合セラミック基板４０の実装は、外部電気回路基板５０の配線導体５２上に、はんだ（錫−銀−銅合金）などのロウ材からなる接着金属（はんだペースト）をスクリーン印刷法により印刷しておき、印刷された接着金属の上に複合セラミック基板４０の突起電極１８の先端１８ｓを当接させた状態で約２００〜４００℃の温度に加熱して、接着金属を溶融し、突起電極１８を外部電気回路基板５０の配線導体５２に接合することにより行なう。
次に、複合セラミック基板４０の製造方法について、図１〜図７を参照しながら説明する。
まず、図１に示すように、基材層１０と拘束層２０，２２とに用いるセラミックグリーンシート１１ａ〜１１ｅ，２１ａ〜２１ｃ、２３ａ〜２３ｃを準備する。
基材層１０用のセラミックグリーンシート１１ａ〜１１ｅは、セラミック材料を用いて作製する。具体的には、ＣａＯ：１０〜５５ｗｔ％、ＳｉＯ２：４５〜７０ｗｔ％、Ａｌ２Ｏ３：０〜３０ｗｔ％、不純物：０〜ｌ０ｗｔ％、Ｂ２Ｏ３：５〜２０ｗｔ％からなる組成のガラス粉末５０〜６４ｗｔ％と、不純物が０〜１０ｗｔ％のＡｌ２Ｏ３粉末３５〜５０ｗｔ％からなる混合物を、有機溶剤、可塑剤等からなる有機ビヒクル中に分散させ、スラリーを調製する。次いで、得られたスラリーをドクターブレード法やキャスティング法でシート状に成形し、未焼結ガラスセラミックのセラミックグリーンシートを作製する。
なお、基材層１０は、複数のセラミックグリーンシートを積層する代わりに、１枚のセラミックグリーンシートのみで構成してもよい。
また、基材層１０には、上述したシート成形法により形成した未焼結ガラスセラミックのセラミックグリーンシートを用いることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層を用いてもよい。
また、セラミック粉末は上述した絶縁体材料のほか、フェライト等の磁性体材料、チタン酸バリウム等の誘電体材料を使用することもできるが、基材層１０用のセラミックグリーンシートとしては１０５０℃以下の温度で焼結する低温焼結セラミックグリーンシートが好ましく、このため、上述したガラス粉末は７５０℃以下の軟化点を有するものであることが好ましい。
次いで、未焼結ガラスセラミックのセラミックグリーンシートに、層間接続電極用パターンとなるビアパターン１３ａ〜１３ｅと、表面の導体パターンとなる導体パターン１２ａや、面内電極用パターンとなる導体パターン１２ｂ〜１２ｅを形成する。ビアパターン１３ａ〜１３ｅは、未焼結ガラスセラミックグリーンシートにパンチング加工やレーザー加工等により加工した貫通孔に、導体材料粉末を有機バインダーや溶剤とともに混練してペースト化した導電性ペーストを、例えば印刷により埋め込む。導体パターン１２ａ〜１２ｅは、導体材料粉末を有機バインダーや溶剤とともに混練してペースト化した導電性ペーストを、例えばスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法で形成する。
前記導体材料としては、低抵抗で難酸化性材料のＡｇを主成分としたものが好ましい。また、突起電極の焼成後の収縮を調整するために、主成分のＡｇ以外にＡｌ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｖ２Ｏ５、ＳｉＯ２、ＴｉＯ２、Ｗ、Ｍｎ、Ｆｅ、Ｎｉ等の金属や金属酸化物、又はポリエチレン、ポリエステル等の有機物の添加物を少なくとも１種類以上添加した突起電極用導電性ペーストを、基材層１０にも用いてもよい。
突起電極用導電性ペーストの添加物にＡｌ２Ｏ３を用いる場合、Ａｌ２Ｏ３の添加量は、０．０５ｖｏｌ％〜２０．０ｖｏｌ％が好ましい。０．０５ｖｏｌ％未満の場合、突起電極の単位体積に対して金属酸化物含有率が０．０５ｖｏｌ％未満となり、この場合、従来周知の厚膜手法によって形成する際、突起電極形成中の焼結による収縮を好適に抑制することができないため、突起電極形成中の焼結に伴う拘束層と突起電極との収縮量の相違に起因して、突起電極内部に大きな空隙、亀裂が生じる。またＡｌ２Ｏ３の添加量が２０．０ｖｏｌ％より多くなると、突起電極の単位体積に対して金属酸化物含有率が２０．０ｖｏｌ％より多くなり、突起電極の焼結が極端に抑制されるため、突起電極が脆くなり、拘束層除去のブラスト洗浄時に突起電極が折れてしまうばかりか、導電抵抗が大きくなるので、突起電極に通電した際、この部分で失われる電力が極めて大きくなるという不都合を生じる。
また、突起電極用導電性ペーストの添加物にＷを用いる場合、Ｗの添加量は、０．０５ｖｏｌ％〜２０．０ｖｏｌ％が好ましい。Ｗは突起電極形成中に酸化して体積膨張するために、突起電極の焼結による収縮を好適に抑制することができるが、０．０５ｖｏｌ％未満の場合、突起電極の単位体積に対して金属酸化物含有率が０．０５ｖｏｌ％未満となり、この場合、従来周知の厚膜手法によって形成する際、突起電極形成中の焼結による収縮を好適に抑制することができないため、突起電極形成中の焼結に伴う拘束層と突起導体との収縮量の相違に起因して、突起電極内部に大きな空隙、亀裂が生じる。また、Ｗの添加量が２０．０ｖｏｌ％より多くなると突起電極の単位体積に対して金属酸化物含有率が２０．０ｖｏｌ％より多くなり、突起電極の焼結が極端に抑制されるため、突起電極が脆くなり、拘束層除去のブラスト洗浄時に突起電極が折れてしまうばかりか、導電抵抗が大きくなるので、突起電極に通電した際、この部分で失われる電力が極めて大きくなるという不都合を生じる。
導体ペーストは、上記の主成分粉末に対して、所定の割合で有機ビヒクルを所定量加え、攪拌、混練することにより作製することができる。ただし、主成分粉末、添加成分粉末、有機ビヒクルなどの配合の順序には特に制約はない。
なお、前記導体ペースト中に含まれるＡｇの含有量は、８０ｗｔ％〜９８ｗｔ％が好ましい。
８０ｗｔ％未満の場合、貫通孔の充填量が少なくなるため、後述する拘束層による拘束力の影響により、突起電極内部に大きな空隙が生成してしまい、導体抵抗が大きくなるばかりか、せん断応力に対して弱くなり、最悪の場合には突起電極が折れてしまうという不具合が生じることがある。
一方、９８ｗｔ％より多くなると、貫通孔の充填量が多くなるため、Ａｇとセラミックの熱膨張差の影響を受け易く、前述の厚膜手法によって形成すると、突起電極形成後の冷却に伴う拘束層の基材と突起導体との収縮量の相違に起因して、突起電極に大きな熱応力が印加されるとともに該応力によってセラミック表面と突起電極の間に大きな亀裂が生じ、その結果、突起導体とビアを良好に接続させておくことができなくなる。
よって、導体ペースト中に含まれるＡｇの含有量は８０ｗｔ％〜９８ｗｔ％が好ましく、望ましくは８５ｗｔ％〜９５ｗｔ％の範囲にあるのがより好ましい。
なお、主成分粉末であるＡｇ粉末は、粗大粉末や極端な凝集粉末がなく、導体ペーストとした後の最大粗粒の粒径が５０μｍ以下になるようにすることが望ましい。
また、有機ビヒクルはバインダー樹脂と溶剤を混合したものであり、バインダー樹脂としては、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂などを使用することが可能である。
また、溶剤としては、例えばターピネオール、ジヒドロターピネオール、ジヒドロターピネオールアセテート、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類などを使用することが可能である。
また、必要に応じて、各種の分散剤、可塑剤、活性剤などを添加してもよい。
また、導体ペーストの粘度は、印刷性を考慮して、５０〜７００Ｐａ・ｓとすることが望ましい。
なお、表面の導体パターンには、上下の層間の導体パターン同士を接続するためのビア導体やスルーホール導体等の貫通導体が表面に露出した部分も含まれる。これら貫通導体は、パンチング加工等によりガラスセラミックグリーンシートに形成した貫通孔に、上記ペーストを印刷により埋め込む等の手段によって形成される。
なお、前記ガラスセラミックグリーンシートの貫通孔に埋めこむペーストにおいては、Ａｌ２Ｏ３等の添加物が添加されてないペーストを使用しても構わない。
拘束層２０，２２用のセラミックグリーンシート２１ａ〜２１ｃ；２３ａ〜２３ｃは、基材層１０用のセラミックグリーンシート１１ａ〜１１ｅの焼成温度では実質的に焼結しないアルミナ等のセラミック粉末を基材に用い、有機バインダー、有機溶剤、可塑剤等からなる有機ビヒクル中に基材を分散させてスラリーを調製し、得られたスラリーをドクターブレード法やキャスティング法等に基づいてシート状に成形することにより作製する。拘束層２０，２２用のセラミックグリーンシート２１ａ〜２１ｃ；２３ａ〜２３ｃの焼結温度は、例えば１４００〜１６００℃であり、基材層１０用の未焼結ガラスセラミックグリーンシートの焼結温度では実質的に焼結しない。
突起電極１８を形成する目的で、パンチング加工やレーザー加工等により拘束層２２用のセラミックグリーンシートに形成した貫通孔に、導電性ペーストを印刷等により埋め込むことによって、未焼成の突起電極用パターン２５ａ〜２５ｃを有する拘束層２２用のセラミックグリーンシート２３ａ〜２３ｃを形成する。段差を有する階段状の突起電極を形成するため、貫通孔の径が異なる複数枚の拘束層用のセラミックグリーンシートを用い、任意の順序で積層する。図１では、１層目のセラミックグリーンシート２３ａの突起電極用パターン２５ａ（すなわち、第１の未焼成突起電極用パターン）の径が、２，３層目のセラミックグリーンシート２３ｂ，２３ｃの突起電極用パターン２５ｂ，２５ｃ（すなわち、第２の未焼成突起電極用パターン）の径よりも大きい場合を例示している。
拘束層２０，２２に用いるセラミック粉末の平均粒径は、０．１〜５．０μｍが好ましい。セラミック粉末の平均粒径が０．１μｍ未満であると未焼結ガラスセラミックシートの表層近傍に含有しているガラスと焼成中に激しく反応して、焼成後にセラミック層と拘束層が強固に密着して拘束層の除去が困難になったり、小粒径のために拘束層用セラミックグリーンシートはもちろん、未焼結ガラスセラミックグリーンシート中のバインダー等有機成分が焼成中に分解飛散しにくくなり、基板中にデラミネーションが発生したりすることがある。他方、５．０μｍを超えると焼成収縮の抑制力が小さくなって基板が必要以上に平面方向に収縮したりうねったりする傾向にある。
また、拘束層２０，２２を構成するセラミック粉末は、基材層１０のセラミックグリーンシート１１ａ〜１１ｅの焼成温度では実質的に焼結しないセラミック粉末であればよく、アルミナのほか、ジルコニアやマグネシア等のセラミック粉末も使用できる。
ただし、拘束層２０，２２の拘束力を基材層１０に十分作用させるためには、基材層１０の表層と拘束層２０，２２との接触している境界で、表層近傍のガラスが拘束層２０，２２に対して好適に濡れる必要がある。そのため、拘束層２０，２２を構成するセラミック粉末は、基材層１０を構成するセラミック粉末と同種のセラミック粉末であることが好ましい。
基材層１０の導体パターン１２ａ〜１２ｅやビアパターン１３ａ〜１３ｅ、拘束層２２の突起電極用パターン２５ａ〜２５ｃに用いる導電性ペーストは、ペースト中の導体材料としては、低抵抗で難酸化性材料であるＡｇを主成分としたものが好ましい。
次いで、図２に示すように、セラミックグリーンシート１１ａ〜１１ｅを有する基材層１０の一方主面に、拘束層２２用のセラミックグリーンシート２３ａ〜２３ｃを重ね合わせ、また他方主面においては、突起電極用パターンのない拘束層２０用のセラミックグリーンシート２１ａ〜２１ｃを重ね合わせ、例えば５〜２００ＭＰａの圧力下にて、静水圧プレス等に基づき、圧着する。これによって、基材層１０の両主面に拘束層２０，２２を密着してなる複合積層体１４を作製する。
拘束層２０，２２の厚みは、それぞれ、２５〜１０００μｍが好ましい。拘束層２０，２２の厚みが２５μｍ未満であると、焼成収縮の抑制力が小さくなって基材層１０が必要以上に平面方向に収縮したりうねったりすることがある。他方、１０００μｍを超えると、基材層１０のセラミックグリーンシート１１ａ〜１１ｅ中のバインダー等の有機成分が焼成中に分解飛散しにくく、基材層１０中にデラミネーションが発生する傾向にある。
なお、基材層１０の一方主面に、突起電極用パターン２５ａ〜２５ｃを有する拘束層２２用のセラミックグリーンシート２３ａ〜２３ｃを重ね合わせ、さらに、突起電極用パターンのない拘束層用のセラミックグリーンシートを任意の枚数重ね合わせてもよい。また、基材層１０の他方主面に重ねる拘束層２０を省略することも可能である。
次いで、図３に示すように、複合積層体１４を、周知のベルト炉やバッチ炉で、基材層１０のセラミックグリーンシート１１ａ〜１１ｅの焼成温度、例えば８００〜１０５０℃で焼成して、基材層１０のセラミックグリーンシート１１ａ〜１１ｅを焼結させる。焼成雰囲気は、大気もしくは必要に応じて窒素、水素及び水等を焼成中に導入しても構わない。拘束層２０，２２は焼成中に実質的に収縮しないので、基材層１０は、拘束層２０，２２により面方向の焼成収縮が拘束される。そのため、基材層１０は実質的に積層方向にのみ収縮する。
次いで、焼成後の複合積層体１４から拘束層２０，２２の基材を除去することによって、図４に示すように、焼成済みの基材層１０すなわち基板本体１６の一方主面１６ｓに、突起電極用パターン２５ａ〜２５ｃの焼成により形成された突起電極１８が突設されたセラミック基板１５を取り出す。
なお、焼成後の複合積層体１４において、拘束層２０，２２は、突起電極１８を除き、実質的に焼結しておらず、また、焼成前に含まれていた有機成分が飛散し、多孔質の状態になっているため、サンドブラスト法、ウェットブラスト法、超音波振動法等により容易に除去することができる。
次いで、図５に示すように、突起電極１８が突設されたセラミック基板１５の基板本体１６の一方主面１６ｓの中央部にＩＣチップ３４を配置し、ＩＣチップ３４をガラス、樹脂等の接着剤を介して接着固定した後、ワイヤーボンディングを行ない、ＩＣチップ３４の電極３５と突起電極１８の段差面１８ａとをボンディングワイヤー３６で接続する。
次いで、図６に示すように、セラミック基板１５の基板本体１６の他方主面１６ｔの表面電極１７ａ，１７ｂに、受動部品３０（例えば、積層セラミックコンデンサ等のチップ部品）をはんだ３１で実装し、バンプ電極を有するＩＣ３２をはんだボール３３を介して表面実装する。
次いで、図７に示すように、突起電極１８と同じ側に実装されたＩＣチップ３４を、樹脂３８で封止することにより、モジュール部品である複合セラミック基板４０を得ることができる。なお、樹脂３８による封止は省略してもよい。
複合セラミック基板４０は、図８に示すように、外部電気回路基板５０の配線導体５２に、突起電極１８の先端１８ｓ側をはんだ５６で接続する。
以上に説明したように、ＩＣチップ３４の各電極３５は、ボンディングワイヤー３６、突起電極１８を介しセラミック基板１５の内部に形成された導体配線層１９に電気的に接続される。ボンディングワイヤー用の接続パッドを基板本体１６の一方主面１６ｓ上に設ける必要がなくなるため、突起電極１８をＩＣチップ３４により近づけて配置して、基板本体１６を小型化することができる。
さらに、階段状の突起電極１８の段差面１８ａの高さは、拘束層２２のセラミックグリーンシートの厚さを調整することで任意に変えることが可能なため、ＩＣチップ３４の厚みによる制約を受けず、ワイヤーボンディングが容易に行なえるように作製することができる。
＜変形例１＞ 図１０に、変形例１のセラミック基板を、突起電極６１〜６４が突設された基板本体１６の一方主面１６ｓ側から見た平面図を示す。図１０において、斜線は、突起電極６０〜６４の先端６０ｓ〜６４ｓを示している。
突起電極６０〜６４は、実施例１と同様に、基板本体１６の一方主面１６ｓの中央に実装されたＩＣチップ３４の周囲を囲むように配置されている。
実施例１と異なり、矩形の基板本体１６の一方主面１６ｓの角に隣接して配置された突起電極６０は、直方体形状であり、段差面が形成されていない。
この突起電極６０の図において左右に配置された突起電極６１は、実施例１と同様に、段差面６１ｔが基板本体１６の中央部側（内側）に形成され、ボンディングワイヤー３６により、段差面６１ｔとＩＣチップ３４の電極３５とが接続されている。
矩形の基板本体１６の一方主面１６ｓの各辺の中央付近に配置された突起電極６２，６４には、実施例１と異なり、コ字状（すなわち、平行な一対の辺の同じ側の端部同士が結合された形状）に段差面６２ｔ，６４ｔが形成されている。段差面６２ｔ，６４ｔは、突起電極６２，６４が隣り合う突起電極６１，６３にそれぞれ向いている一対の部分と、基板本体１６の中央部側（内側）に向いている部分とを有する。この段差面６２ｔ，６４ｔには、複数のボンディングワイヤー３６を接続することができる。
矩形の基板本体１６の一方主面１６ｓの角に隣接して配置された突起電極６０の図において上下に配置された突起電極６３は、その突起電極６３が隣り合う突起電極６０，６４のうち一方６４にのみ向くように、段差面６３ｔが形成されている。この段差面６３ｔも、ボンディングワイヤー３６により、ＩＣチップ３４の電極３５と接続されている。
突起電極６２，６３，６４のように、その突起電極６２，６３，６４に隣り合う突起電極に向いた部分を有する段差面６２ｔ，６３ｔ，６４ｔを形成すると、その突起電極６２，６３，６４の小径部と、その突起電極６２，６３，６４に隣接する突起電極との間の空間が広くなるため、隣接する突起電極とワイヤーボンディグに用いるツール（キャピラリ、ウェッジなど）との干渉を回避しながら、ワイヤーボンディングを行なうことができる。また、略コ字状の段差面６２ｔのように複数本のボンディングワイヤー３６を接続して、例えばグランドを強化することができる。
＜実施例２＞ 図１１、図１２を参照しながら、実施例２の複合セラミック基板１４０について説明する。
図１１の斜視図に示すように、複合セラミック基板１４０は、セラミック基板１１５にＩＣチップ１３４等の半導体素子やデバイスなどが実装されているモジュール部品（半導体素子収納用パッケージ）である。
実施例１と同様に、セラミック基板１１５は、基板本体１１６の一方主面１１６ｓに複数の突起電極１１８を有する。基板本体１１６はセラミック多層基板（絶縁基板）であり、突起電極１１８とともに一括焼成される。
突起電極１１８は、柱状形状の一部を切り欠いた階段状の形状である。すなわち、突起電極１１８は、先端１１８ｓ側の部分（小径部１１８ｘ）の径が相対的に小さく、基端側の部分（大径部１１８ｙ）の径が相対的に大きく、小径部１１８ｘと大径部１１８ｙの連結部分に隣接して段差面１１８ａが形成されている。小径部１１８ｘは、大径部１１８ｙに対して基板本体１１６の周縁側（外側）に配置され、段差面１１８ａは、基板本体１１６の中央部側（内側）に形成されている。段差面１１８ａは、基板本体１１６の一方主面１１６ｓと平行に延在するように形成されている。
実施例１と異なり、各突起電極１１８の段差面１１８ａの上にＩＣチップ１３４が載置され、ＩＣチップ１３４は、基板本体１１６の一方主面１６ｓから離れた状態で支持される。なおＩＣチップ１３４と各突起電極１１８の段差面１１８ａとは、接着樹脂に金属球を均一に分散したものや、ベンゾシクロブテンのように樹脂の分子構造中に金属が取り込まれているような樹脂を用いて接着、固定してもよい。
従来例と同様に、基板本体１１６の一方主面１１６ｓには接続パッド１０６が形成され、ボンディングワイヤー１３６によって、ＩＣチップ１３４の電極１３５と接続パッド１０６とが接続されている。
ＩＣチップ１３４の周囲には、図１２の断面図に示すように、封止樹脂１３８が配置され、ＩＣチップ１３４やボンディングワイヤー１３６が封止される。封止樹脂１３８は、ＩＣチップ１３４が各突起電極１１８の段差面１１８ａに接している状態を、保持する。
図１２に示したように、図１４の従来例や図６〜図８の実施例１と同様に、基板本体１１６の他方主面１１６ｔには、受動部品１３０（例えば、積層セラミックコンデンサ等のチップ部品）やＩＣチップ１３２などの電子部品が搭載される。
複合セラミック基板１４０は、図１２に示したように、実施例１と同様に実装される。すなわち、複合セラミック基板１４０は、突起電極１１８の先端１１８ｓが、プリント配線基板等の外部電気回路基板１５０の配線導体１５２にはんだ等の接着金属１５６で接合されることによって、外部電気回路基板１５０に実装される。突起電極１１８は、基板本体１１６の内部に形成された導体配線層１１９と電気的に接続されている。
複合セラミック基板１４０に搭載されたＩＣチップ１３４は、熱伝導率が大きい突起電極１１８に接触しているため、ＩＣチップ１３４の動作中に発生した熱は、突起電極１１８に伝導され、外部電気回路基板１５０側に放熱される。したがって、ＩＣチップ１３４の温度上昇を抑制し、耐電力性を向上することができる。すなわち、ＩＣチップ１３４の温度上昇が原因でＩＣチップ１３４の動作不良、素子破壊を引き起こすことがないようにすることができる。
＜変形例２＞ 実施例２では、ボンディングワイヤー１３６により、ＩＣチップ１３４の電極１３５と、基板本体１１６の一方主面１１６ｓに形成された接続パッド１０６とを接続しているが、変形例２では、接続パッド１０６の代わりに、突起電極１０８の段差面１１８ａと接続する。すなわち、変形例２では、実施例２のように突起電極の段差面上にＩＣチップを搭載した状態で、実施例１のようにＩＣチップの電極と突起電極の段差面とをボンディングワイヤーで接続する。
＜空孔形成材料の添加＞ 前述したように、突起電極用導電性ペースト中に、ポリエチレン、ポリエステル等の有機物の添加物を少なくとも１種類以上添加することにより、焼成時の収縮を抑制しながら突起電極を形成することができる。
この場合、セラミック基板の製造方法は、第１乃至第３の工程を備える。前記第１の工程において、未焼成セラミック基板の一方主面に、前記未焼成セラミック基板の焼成温度では実質的に焼結しない基材中に空孔形成材料ならびに前記未焼成セラミック基板の焼成温度で焼結する金属材料を含んだ未焼成突起電極用パターンを有する拘束層を密着してなる未焼成複合積層体を形成する。前記第２の工程において、前記拘束層の前記基材は実質的に焼結せず、前記拘束層の前記突起電極用パターンに含まれる前記空孔形成材料を消失させ、前記未焼成セラミック基板及び前記拘束層の前記未焼成突起電極用パターンに含まれる前記金属材料を焼結させうる温度で、前記未焼成複合積層体を焼成する。前記第３の工程において、前記拘束層の前記基材を除去して、前記未焼成セラミック基板の焼成により形成された基板本体の一方主面に、前記拘束層の前記突起電極用パターンの焼成により形成された突起電極を有するセラミック基板を取り出す。前記突起電極は、前記第２の工程において前記拘束層の前記突起電極用パターンに含まれていた前記空孔形成材料により形成された空孔を含む。
上記方法によれば、第２の工程の焼成により、拘束層の突起電極用パターンに含まれる空孔形成材料が消失するときに気化し、拘束層の未焼成突起電極用パターン中に空孔が形成される。これによって、焼成時に拘束層の未焼成突起電極用パターンの収縮を抑制しながら、拘束層の未焼成突起電極用パターン中の金属材料を焼結させて、突起電極を形成することができる、
好ましくは、前記第１の工程において、前記突起電極用パターンは、前記拘束層の前記基材に設けられた貫通孔に、前記空孔形成材料及び前記金属材料を含んだ導電性ペーストを充填することにより形成される。
この場合、導電性ペーストを印刷法によって印刷するなどして、突起電極用パターンを容易に形成することができる。
好ましくは、前記第１の工程において前記空孔形成材料は、前記第３の工程において前記空孔が前記突起電極のうち０．１〜２０体積％を占めるようになる割合で、前記導電性ペースト中に含まれている。
この場合、突起電極に含まれる空孔の割合を適切にすることができる。すなわち、突起電極中の空孔の含有率が０．１体積％未満であると、セラミック基板の基板本体と突起電極との間に亀裂が生じ、空孔の含有率が２０体積％を越えると、突起電極の導通抵抗が極端に大きくなる傾向にあるので、空孔の含有率は０．１〜２０体積％が好ましい。
好ましくは、前記第１の工程において前記導電性ペースト中に含まれている前記空孔形成材料は、前記第３の工程において前記空孔の径が０．１〜１０μｍφとなるように選ばれている。
この場合、突起電極に含まれる空孔の径の寸法を適切にすることができる。すなわち、空孔の径が０．１μｍφ未満であると、セラミック基板の基板本体と突起電極との間に亀裂が生じ、空孔の径が１０μｍφを越えると、突起電極の導通抵抗が極端に大きくなる傾向にあるので、空孔の径は０．１〜１０μｍφが好ましい。
好ましくは、前記導電性ペーストはバインダー樹脂及び溶剤を含む。前記空孔形成材料は、前記溶剤に溶解しない樹脂ビーズである。
この場合、突起電極内に空孔を形成することが容易である。
より好ましくは、前記樹脂ビーズはポリプロピレンを主成分とし、該ポリプロピレンは前記導電性ペーストのうち０．０１〜２．０重量％を占めている。
この場合、突起電極に含まれる空孔の割合を適切にすることができる。すなわち、導電性ペースト中のポリプロピレンが０．０１重量％未満であると、突起電極中の空孔の含有率が０．１体積％未満となり、セラミック基板の基板本体と突起電極との間に亀裂が生じることがある。導電性ペースト中のポリプロピレンが２．０重量％を越えると、突起電極中の空孔の含有率が２０体積％を越え、突起電極の導通抵抗が極端に大きくなることがある。したがって、導電性ペースト中のポリプロピレンは、０．０１〜２．０重量％が好ましい。
好ましくは、前記金属材料は、前記導電性ペーストのうち８０〜９８重量％を占めている。
この場合、突起電極に含まれる空孔の径の寸法を適切にすることができる。すなわち、導電性ペースト中の金属材料が８０重量％未満であると、突起電極中の空孔の径が１０μｍφを越え、突起電極の導通抵抗が極端に大きくなることがある。導電性ペースト中の金属材料が９８重量％を越えると、突起電極中の空孔の径が０．１μｍφ未満となり、セラミック基板の基板本体と突起電極との間に亀裂が生じることがある。したがって、導電性ペースト中の金属材料は、８０〜９８重量％が好ましい。
好ましくは、前記第１の工程において、複数の前記拘束層の前記基材にそれぞれ設けられた前記突起電極用パターンを連接するとともに、前記拘束層ごとに前記突起電極用パターン中の前記空孔形成材料の含有量を異ならせる。前記突起電極は、連接された前記突起電極用パターンの焼成により形成される。
この場合、拘束層によって空孔形成材料の割合を変えることで、突起電極の空孔を所望の分布とすることができる。
好ましい一態様としては、前記第１の工程において複数の前記拘束層の前記突起電極用パターン中に含まれる前記空孔形成材料の前記含有量は、前記基板本体に近い側（例えば、大径部）において前記突起電極中の前記空孔の割合が多くなるように選択する。
この場合、セラミック基板を実装したプリント配線基板のたわみによるせん断応力を、空孔の割合が多い突起電極の基端側（基板本体側）において緩和することができる。なお、本発明によれば、基板本体側の突起電極の径が大きいので、この側で空孔が多くなったにしても、突起電極そのものの強度も十分に維持できる。
好ましい他の態様としては、前記第１の工程において複数の前記拘束層の前記突起電極用パターン中に含まれる前記空孔形成材料の前記含有量は、前記基板本体とは反対側（例えば、小径部）において前記突起電極中の前記空孔の割合が多くなるように選択する。
この場合、セラミック基板を実装したプリント配線基板のたわみによるせん断応力を、空孔の割合が多い突起電極の先端側（基板本体とは反対側）において緩和することができる。
また、セラミック基板の構成は、次のようになる。
セラミック基板は、前記セラミック基板の少なくとも一方主面に、前記セラミック基板と同時焼成によって形成され、内部に空孔を有する突起電極を有する。
上記構成によれば、焼成時の収縮を抑制しながら突起電極を形成することができる上、突起電極の内部の空孔によって、突起電極の強度を高めることができる。
好ましくは、前記空孔は、前記突起電極のうち、０．１〜２０体積％を占めている。
この場合、突起電極に含まれる空孔の割合を適切にすることができる。すなわち、突起電極中の空孔の含有率が０．１体積％未満であると、セラミック基板の基板本体と突起電極との間に亀裂が生じ、空孔の含有率が２０体積％を越えると、突起電極の導通抵抗が極端に大きくなることがあるので、空孔の含有率は０．１〜２０体積％が好ましい。
好ましくは、前記空孔の径は、０．１〜１０μｍφである。
この場合、突起電極に含まれる空孔の径の寸法を適切にすることができる。すなわち、空孔の径が０．１μｍφ未満であると、セラミック基板の基板本体と突起電極との間に亀裂が生じ、空孔の径が１０μｍφを越えると、突起電極の導通抵抗が極端に大きくなることがあるので、空孔の径は０．１〜１０μｍφが好ましい。
＜金属材料の添加＞ 前述したように、Ｗ、Ｍｎ、Ｆｅ、Ｎｉ等の金属を少なくとも１種類以上添加した突起電極用導電体ペーストを用いると、焼成時の収縮を抑制しながら突起電極を形成することができる。これによって、強度や電気特性などの点で良好は突起電極を得ることができる。
この場合、セラミック基板の製造方法は、第１、第２及び第３の工程を備える。前記第１の工程において、未焼成セラミック基板本体の少なくとも一方主面に、前記未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に前記未焼成セラミック基板本体の焼成温度以下の温度で焼結する主成分金属材料及び前記未焼成セラミック基板本体の焼成中に酸化・膨張する副成分金属材料（以下、「添加金属材料」という。）を含んだ未焼成突起電極用パターンを有する拘束層を密着してなる未焼成複合積層体を形成する。前記第２の工程において、前記拘束層の前記基材は実質的に焼結せず、前記未焼成セラミック基板本体及び前記未焼成突起電極用パターンに含まれる前記主成分金属材料を焼結させ、前記添加金属材料を酸化・膨張させ得る温度・雰囲気のもとで、前記未焼成複合積層体を焼成する。前記第３の工程において、前記拘束層の前記基材を除去して、前記未焼成セラミック基板本体の焼成により形成された焼結済みセラミック基板本体の前記一方主面に、前記主成分金属材料の焼結体中に前記添加金属材料の酸化物を含有する焼成後の突起電極を有するセラミック基板を取り出す。
上記方法によれば、第２の工程において、未焼成突起電極用パターンは、その中に含まれる主成分金属が焼成の際に収縮しても、添加金属材料が酸化・膨張する。したがって、焼成時の収縮を抑制しながら突起電極を形成することができる。
好ましくは、前記添加金属材料は、前記焼成後の前記突起電極のうち前記添加金属材料の前記酸化物が０．０５〜２０体積％を占めるようになる割合で、前記第１の工程において前記未焼成突起電極用パターンに含まれている。
この場合、突起電極に含まれる添加金属材料の酸化物の割合を適切にすることができる。すなわち、突起電極中において添加金属材料の酸化物の含有率が０．０５体積％未満であると、焼成の際に拘束層の基材と未焼成突起電極用パターンとの収縮量の相違が大きくなり、突起電極の内部に大きな空隙や、亀裂が生じることがある。突起電極中において添加金属材料の酸化物の含有率が２０体積％を越えると、突起電極の焼結が極端に抑制されるため、突起電極が脆くなり、拘束層の基材除去のブラスト洗浄時に突起電極が折れてしまうばかりか、突起電極の導通抵抗が極端に大きくなる。突起電極中において添加金属材料の酸化物の含有率が０．０５〜２０体積％であれば、このような問題が生じない。
好ましくは、前記第１の工程において、前記添加金属材料の平均粒径が０．１〜５．０μｍφである。
この場合、突起電極に含まれる添加金属材料の粒径を適切にすることができる。すなわち、添加金属材料の平均粒径が０．１μｍφ未満であると、添加金属材料の粉末の比表面積が大きくなりすぎるため、ごく低温（たとえば２００℃以下）で酸化・膨張してしまい、突起電極が膨張し、周囲の拘束層にクラックが入ってしまう可能性がある。拘束層にクラックが入ってしまうと、十分に拘束力が作用しなくなってしまう。添加金属材料の平均粒子径が５．０μｍφを越えると、添加金属材料の粉末がその内部まで十分に酸化しにくくなり、酸化膨張による効果が得られにくくなってしまう。添加金属材料の平均粒径が０．１〜５．０μｍφであれば、上記のような問題が生じない。
好ましくは、前記主成分金属材料は銀である。前記添加金属材料は、タングステン、マンガン、鉄、ニッケル及びクロムからなる群より選ばれた少なくとも１種類である。
タングステン、マンガン、鉄、ニッケル及びクロムは、銀の体積減少が始まるのと略同じ温度で、顕著に酸化・膨張し始める。したがって、これらの金属材料は、焼成時の収縮を抑制しながら突起電極を形成するのに好適である。
好ましくは、前記主成分金属材料は、前記未焼成突起電極用パターンのうち８０〜９８重量％を占めている。
この場合、突起電極に含まれる主成分金属材料の割合を適切にすることができる。すなわち、主成分金属材料が未焼成突起電極用パターンのうち８０重量％未満の場合、未焼成突起電極用パターン中の主成分金属材料の含有量が少なくなるため、拘束層の基材による拘束力の影響で突起電極の内部に大きな空隙が生成してしまい、導通抵抗が大きくなるばかりか、せん断応力に対して弱くなり、最悪、突起電極が折れてしまうことがある。主成分金属材料が未焼成突起電極用パターンのうち９８重量％より多くなると、突起電極用パターン中の主成分金属の含有量が多くなるため、主成分金属とセラミック基板本体との熱膨張差の影響を受け易く、焼成後の冷却に伴う突起電極とセラミック基板本体との収縮量の相違に起因して、突起電極に大きな熱応力が印加されるとともに、この熱応力によって、セラミック基板本体の表面と突起電極１８との間に大きな亀裂が生じ、その結果、突起電極とセラミック基板本体の導体パターンやビアとを良好に電気的に接続させておくことができなくなることがある。主成分金属材料が未焼成突起電極用パターンのうち８０〜９８％であれば、上記のような問題が生じない。
好ましくは、前記第１の工程において、複数の前記拘束層の前記基材にそれぞれ設けられた前記未焼成突起電極用パターンを連接するとともに、前記複数の拘束層のうち少なくとも２つの拘束層における前記未焼成突起電極用パターン中の前記添加金属材料の含有量を互いに異ならせる。前記焼成後の前記突起電極は、連接された前記未焼成突起電極用パターンの焼成により形成される。
この場合、拘束層によって添加金属材料の酸化物形成材料の割合を変えることで、突起電極の金属酸化物を所望の分布とすることができる。
好ましい一態様としては、前記第１の工程において複数の前記拘束層の前記未焼成突起電極用パターン中に含まれる前記添加金属材料の前記含有量は、前記未焼成セラミック基板本体に近い側（例えば、大径部）において前記添加金属材料の割合が多くなるように選択されている。本発明によれば、基板本体側に近い側の径が大きいので、この部分で添加金属材料（酸化物形成材料）の含有割合が多くなっても、突起電極の電気伝導性が損なわれることは、ほとんどない。
この場合、突起電極の基端側において、焼成時の収縮を抑制することができる。
好ましい他の態様としては、前記第１の工程において複数の前記拘束層の前記未焼成突起電極用パターン中に含まれる前記添加金属材料の前記含有量は、前記未焼成セラミック基板本体から遠い側（例えば、小径部）において前記添加金属材料の割合が多くなるように選択されている。
この場合、突起電極の先端側において、焼成時の収縮を抑制することができる。
好ましくは、前記添加金属材料の表面は、前記添加金属材料とは異なる金属材料、非金属無機材料あるいは有機材料のコーティング材料でコーティングされている。
添加金属材料の表面を上記のようなコーティング材料でコーティングすることにより、第２の工程において、主成分金属材料の体積減少に合わせて、添加金属材料の酸化・膨張の開始のタイミング等を調節でき、焼成時の収縮を精度よく抑制しながら突起電極を形成することができる。
より好ましくは、前記コーティング材料は、前記主成分金属材料と同一の材料である。
この場合、焼成後の突起電極中において、主成分金属材料及び添加金属材料以外の材料、すなわち、主成分金属材料の焼結を促進したり阻害したりするような他の材料が介在しないので、突起電極の焼結の均一性を犠牲にすることなく、焼成時の収縮を精度よく抑制しながら、強度の高い突起電極を形成することができる。
また、セラミック基板は、以下のように構成される。
セラミック基板は、セラミック基板本体の少なくとも一方主面に突起電極を有する。前記突起電極は、前記セラミック基板本体と同時焼成によって形成され、主成分金属材料の焼結体中に、焼成の際に酸化・膨張した添加金属材料の酸化物を含有する。
上記構成によれば、突起電極中に含まれる主成分金属が焼成の際に収縮しても、添加金属材料が酸化・膨張するので、焼成時の収縮を抑制しながら突起電極を形成することができる。
＜金属酸化物の添加＞ 前述したように、突起電極用導電体ペースト中に、突起電極中に主成分のＡｇ以外に、Ａｌ２Ｏ３、Ｔａ２Ｏ５、Ｎｂ２Ｏ５、Ｖ２Ｏ５、ＳｉＯ２、ＴｉＯ２等の金属酸化物を少なくとも１種類以上添加することにより、突起電極の強度を向上することができる。
この場合、セラミック基板の製造方法は、（１）未焼成のセラミック基板本体の少なくとも一方主面に、未焼成の前記セラミック基板本体の焼成温度では実質的に焼結しない基材中に未焼成の前記セラミック基板本体の前記焼成温度で焼結する金属材料を含んだ未焼成の突起電極用パターンを有する拘束層を密着してなる未焼成の複合積層体を形成する第１の工程と、（２）未焼成の前記セラミック基板本体が焼結し、前記拘束層の前記基材が実質的に焼結せず、かつ、前記拘束層の未焼成の前記突起電極用パターンに含まれている前記金属材料が焼結する温度で、未焼成の前記複合積層体を焼成する第２の工程と、（３）前記拘束層の前記基材を除去して、未焼成の前記セラミック基板本体の焼成により形成された基板本体の一方主面に、前記拘束層の未焼成の前記突起電極用パターンの焼成により形成された突起電極を有するセラミック基板を取り出す第３の工程とを備える。前記第２の工程において、前記拘束層の前記突起電極用パターンに含まれている前記金属材料の少なくとも一部を溶融させる。
上記方法によれば、第２の工程の焼成時に、拘束層の突起電極用パターン中の金属材料は共晶相を形成するとき、主成分金属粉と接触している添加金属、例えばＡｇ粉と接触しているＣｕ粉とが焼成の最高温度以下において融点を持つため、焼成時にＡｇとＣｕが溶解し液状金属になる。前記液状金属の周囲のＡｇ粉は焼結挙動でネッキングが進んでおり、前記液状金属は周囲のネッキングが進んでいるＡｇ粉と接触し好適に濡れるため、Ａｇ粒同士のネッキングがより太く強固なものとなる。したがって、通常のＡｇの焼結体と比較してネッキングが太い、密度が大きい、空孔率が小さい、共晶相を呈している等の物性を示し、金属粒子の結合がより強固になる。そのため、突起電極は、第３の工程で拘束層の基材を除去する際に、折れにくくなる。
好ましくは、未焼成の前記突起電極用パターンは、複数種類の前記金属材料を含む導電性ペーストによって形成される。前記導電性ペーストは、複数種類の前記金属材料として、主成分のＡｇと、前記第２の工程における前記温度以下の温度で前記Ａｇと共晶を形成し得るＡｇ以外の金属（以下、「添加金属」という。）とを含有している。
Ａｇの融点は約９６０℃であるが、例えばＡｇ１００重量部に対してＣｕ２７重量部を加えると、共晶点（共晶温度）は約７８０℃になる。すなわち、主成分のＡｇに添加金属を加え、未焼成の突起電極用パターン中の金属材料の共晶温度を、第２の工程における焼成温度（約８００〜１０００℃）よりも低くすることによって、突起電極の溶融化を進めることができる。
好ましくは、前記添加金属は、Ｃｕ、Ａｌ、Ｂｅ、Ｂｉ、Ｇｅ、Ｍｇ、Ｓｉ、Ｓｎからなる群より選ばれた少なくとも１つである。
これらの添加金属は、Ａｇと共晶を形成し得る材料である。入手の容易さ、調整のし易さの点で、特にＣｕが好ましい。
好ましくは、前記添加金属は、前記導電性ペーストのうち０．１〜１０重量％を占めている。
すなわち、導電性ペースト中の添加金属が０．１重量％未満では、Ａｇ粒同士のネッキングを強くすることができないことがある。導電性ペースト中の添加金属が１０重量％より多くなると、突起電極中に大きな空隙が発生し、第３の工程で拘束層の基材を除去する際に、突起電極が折れやすくなることがある。したがって、導電性ペースト中の添加金属は、０．１〜１０重量％が好ましく、より好ましくは３〜８重量％である。
好ましくは、前記Ａｇは、前記導電性ペーストのうち８０〜９８重量％を占めている。
すなわち、導電性ペースト中のＡｇが８０重量％未満であると、突起電極内部に大きな空隙が生成してしまい、突起電極の導通抵抗が極端に大きくなるばかりか、せん断応力に対して弱くなり、最悪、突起電極が折れてしまうことがある。導電性ペースト中の金属材料が９８重量％を越えると、Ａｇとセラミックの熱膨張差の影響を受けやすくなり、基板本体と突起電極との間に亀裂が生じることがある。したがって、導電性ペースト中の金属材料は、８０〜９８重量％が好ましく、より好ましくは８５〜９５重量％である。
好ましくは、前記導電性ペーストは、実質的にガラス粉末及びセラミック粉末以外の材料のみを含んでいる。
一般的には、ガラス粉末やセラミック粉末の添加によって強度を向上することができるが、本発明の場合には、このような無機粉末が含まれていると、無機粉末が拘束層の基材を構成している材料（例えば、セラミック粉末）と反応し、突起電極に不所望の変形を引き起こすことがある。また、突起電極の導電性の低下（比抵抗の増大）の原因にもなる。したがって、突起電極を形成する導電性ペースト中には、実質的にガラス粉末及びセラミック粉末を含んでいないことが好ましい。
好ましくは、前記第１の工程において、複数の前記拘束層を積層して、前記拘束層の前記基材にそれぞれ設けられた未焼成の前記突起電極用パターンを連接するとともに、前記拘束層ごとに未焼成の前記突起電極用パターンを形成する前記導電性ペースト中の前記金属材料の含有量を異ならせる。前記第２の工程において、連接された前記突起電極用パターンのうち、少なくとも一つの前記拘束層の前記突起電極用パターンに含まれている前記金属材料の少なくとも一部が溶融する。前記第３の工程において、前記突起電極は、前記第１の工程において連接された前記突起電極用パターンの焼成により形成される。
第１の工程において連接された拘束層の突起電極用パターンは、第２の工程の焼成時に、全ての拘束層において突起電極用パターン中の金属材料が溶融状態になることがベストであるが、少なくとも一つの拘束層において突起電極用パターン中の金属材料が溶融していれば、突起電極の強度を向上することが可能である。拘束層ごとに突起電極用パターン中の金属材料の含有量を異ならせることによって、突起電極が傾斜組成を有し、所望の強度分布を有するように形成することができる。
好ましくは、前記第２の工程において、少なくとも前記セラミック基板本体に近い側（例えば、大径部）の少なくとも一つの前記拘束層の前記突起電極用パターンに含まれている前記金属材料の少なくとも一部が溶融する。
この場合、突起電極は、少なくともセラミック基板本体に近い側において金属材料が溶融して焼結するので、突起電極において最も折れやすい基端側（基板本体側）の強度を向上することができる。本発明によれば、基板本体側に近い側の径が大きいので、この部分で金属材料の含有割合が多くなっても、突起電極の電気伝導性が損なわれることは、ほとんどない。
また、セラミック基板は、基板本体の少なくとも一方主面に、前記基板本体との同時焼成によって形成された突起電極を有する。前記突起電極は、前記同時焼成のときに、その少なくとも一部が溶融する。
上記構成によれば、突起電極は、焼成時に少なくとも一部が溶融状態となるので、溶融することなく焼結した場合と比べると、ネッキングが太い、密度が大きい、空孔率が小さい、共晶相を呈している等の物性を示し、金属粒子の結合がより強固になる。そのため、突起電極は、基板本体に密着させた拘束層の基材を除去する際に、折れにくくなる。
好ましくは、前記突起電極は、Ａｇを主成分とし、さらに、前記Ａｇ以外の添加金属を含有する。前記添加金属は、前記同時焼成のときの温度以下の温度で前記Ａｇと共晶を形成し得る。
Ａｇの融点は約９６０℃であるが、例えばＡｇ１００重量部に対してＣｕ２７重量部を加えると、共晶点（共晶温度）は約７８０℃になる。すなわち、主成分のＡｇに添加金属を加え、突起電極を形成するための金属材料の共晶温度を、同時焼成のときの温度（約８００〜１０００℃）よりも低くすることによって、突起電極の溶融化を進めることができる。
好ましくは、前記添加金属は、Ｃｕ、Ａｌ、Ｂｅ、Ｂｉ、Ｇｅ、Ｍｇ、Ｓｉ、Ｓｎからなる群より選ばれた少なくとも一つである。
これらの添加金属は、Ａｇと共晶を形成し得る材料である。入手の容易さ、調整のし易さの点で、特にＣｕが好ましい。
好ましくは、前記突起電極は、実質的にガラス粉末及びセラミック粉末以外の材料のみを含んでいる。
一般的には、ガラス粉末やセラミック粉末の添加によって強度を向上することができるが、本発明の場合には、このような無機粉末が含まれていると、無機粉末が、焼成による基板本体の変形を拘束するために基板本体に密着させる拘束層の基材を構成している材料（例えば、セラミック粉末）と反応し、突起電極に不所望の変形を引き起こすことがある。また、突起電極の導電性の低下（比抵抗の増大）の原因にもなる。したがって、突起電極中には、実質的にガラス粉末及びセラミック粉末を含んでいないことが好ましい。
好ましくは、前記突起電極は、前記同時焼成のときの溶融状態の異なる複数の層が連接してなる。
上記構成によれば、突起電極が傾斜組成を有し、所望の強度分布を有するようにすることができる。
好ましくは、前記突起電極の前記セラミック基板本体に近い側（例えば、大径部）の少なくとも一つの前記層は、前記同時焼成のときに、その少なくとも一部が溶融する。
この場合、突起電極は、少なくともセラミック基板本体に近い側において少なくとも一部が溶融しているので、突起電極において最も折れやすい基端側（セラミック基板本体側）の強度を向上することができる。
＜まとめ＞ 以上のように、突起電極に段差面を形成することにより、セラミック基板を小型化することができる。また、突起電極の段差面にＩＣチップを搭載すれば、ＩＣチップで発生した熱を、熱伝導率が大きい突起電極から放熱することができる。これにより、例えば耐電力性を向上することができる。
なお、本発明は、上記の実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、突起電極は、略円柱や略角柱などの柱状の形状の一部を除去して段差面を形成した形状することが好ましいが、頭を切った略円錐や略角錐（略円錐台や略角錐台）、略半球などの形状の一部を除去して段差面を形成した形状とすることも可能である。また、突起電極は、セラミック基板の一方主面に加え、他方主面に設けられていてもよい。
セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の製造工程の説明図である。（実施例１） セラミック基板の断面図である。（実施例１） セラミック基板の斜視図である。（実施例１） セラミック基板の斜視図である。（変形例１） セラミック基板の斜視図である。（実施例２） セラミック基板の断面図である。（実施例２） セラミック基板の斜視図である。（従来例） セラミック基板の断面図である。（従来例）
符号の説明
１０ 基材層
１１ａ〜１１ｅ セラミックグリーンシート（未焼成セラミック基板）
１４ 複合積層体
１５ セラミック基板
１６ 基板本体
１８ 突起電極
１８ａ 段差面
１８ｘ 小径部
１８ｙ 大径部
２０ 拘束層
２１ａ〜２１ｃ セラミックグリーンシート
２２ 拘束層
２３ａ〜２３ｃ セラミックグリーンシート
３４ ＩＣチップ
３５ 電極（端子面）
３６ ボンディングワイヤー
２５ａ〜２５ｃ 突起電極用パターン
４０ 複合セラミック基板（セラミック基板）
５０ 外部電気回路基板
１１５ セラミック基板
１１６ 基板本体
１１８ 突起電極
１１８ａ 段差面
１１８ｘ 小径部
１１８ｙ 大径部
１３４ ＩＣチップ
１３５ 電極（端子面）
１３６ ボンディングワイヤー
１４０ 複合セラミック基板（セラミック基板）
１５０ 外部電気回路基板

Claims (18)

  1. 未焼成セラミック基板本体の少なくとも一方主面に、前記未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に前記未焼成セラミック基板本体の焼成温度以下の温度で焼結する金属材料を含む第１の未焼成突起電極用パターンを有する１又は２層以上の第１の拘束層を密着し、かつ、
    該第１の拘束層の前記未焼成セラミック基板本体とは反対側の主面に、前記未焼成セラミック基板本体の焼成温度では実質的に焼結しない基材中に前記未焼成セラミック基板本体の焼成温度以下の温度で焼結する金属材料を含み前記第１の未焼成突起電極用パターンより径が小さい第２の未焼成突起電極用パターンを有する１又は２層以上の第２の拘束層を、前記第１の電極用パターンと前記第２の電極用パターンとが連続するように密着してなる未焼成複合積層体を形成する第１の工程と、
    前記第１及び第２の拘束層の前記基材は実質的に焼結せず、前記未焼成セラミック基板本体及び前記第１及び第２の未焼成突起電極用パターンに含まれる前記金属材料を焼結させ得る温度のもとで、前記未焼成複合積層体を焼成する第２の工程と、
    前記第１及び第２の拘束層の前記基材を除去して、前記未焼成セラミック基板本体の焼成により形成された焼結済みセラミック基板本体の前記一方主面に、前記第１の未焼成突起電極用パターンの焼成により形成された大径部と前記第２の未焼成突起電極用パターンの焼成により形成された小径部とが階段状に連結され該連結部分に隣接して前記セラミック基板本体の前記一方の主面と平行に延在する面（以下、「段差面」という。）が形成された少なくとも一つの突起電極を有するセラミック基板を取り出す第３の工程とを備えたことを特徴とする、セラミック基板の製造方法。
  2. 前記セラミック基板本体の一方主面にＩＣチップを搭載した後、前記ＩＣチップの端子面と前記突起電極の前記段差面とをボンディングワイヤーで接続する第４の工程をさらに備えたことを特徴とする、請求項１に記載のセラミック基板の製造方法。
  3. 前記突起電極の前記段差面上にＩＣチップを搭載した後、前記ＩＣチップの端子面と、前記セラミック基板本体の前記一方主面に形成された接続パッド又は前記突起電極の前記段差面とをボンディングワイヤーで接続する第４の工程をさらに備えたことを特徴とする、請求項１に記載のセラミック基板の製造方法。
  4. 前記セラミック基板本体の前記一方主面において、その周縁付近に複数の前記突起電極を配置することを特徴とする、請求項１、２又３に記載のセラミック基板の製造方法。
  5. 前記セラミック基板本体の一方主面に搭載された素子又は前記ＩＣチップの端子面と、前記突起電極の前記段差面とは、前記セラミック基板本体の前記一方主面と平行に延在する同一平面内に含まれることを特徴とする、請求項１〜４のいずれか一項に記載のセラミック基板の製造方法。
  6. 少なくとも一つの前記突起電極において、当該突起電極の前記小径部と、前記セラミック基板本体の前記一方主面に垂直な前記セラミック基板の中心軸との間に、当該突起電極の前記段差面の少なくとも一部が延在することを特徴とする、請求項１〜５のいずれか一項に記載のセラミック基板の製造方法。
  7. 互いに隣接する少なくとも一つの前記突起電極（以下、「第１の突起電極」という。）と少なくとも一つの他の突起電極（以下、「第２の突起電極」という。）との間において、前記第１の突起電極の前記小径部と前記第２の突起電極との間に、前記第１の突起電極の前記段差面の少なくとも一部が延在することを特徴とする、請求項１〜６のいずれか一項に記載のセラミック基板の製造方法。
  8. 前記段差面に、複数本のボンディングワイヤーが接続されることを特徴とする、請求項１〜７のいずれか一項に記載のセラミック基板の製造方法。
  9. 前記セラミック基板本体の前記一方主面に素子又は前記ＩＣチップを搭載した後、樹脂を用いて封止することを特徴とする、請求項１〜８のいずれか一項に記載のセラミック基板の製造方法。
  10. セラミック基板本体と、
    前記セラミック基板本体と同時焼成によって形成され、前記セラミック基板本体の少なくとも一方主面から突出する突起電極とを備え、
    前記突起電極の少なくとも一つは、階段状に連結された大径部と該大径部よりも径が小さい小径部とを含み、前記大径部と前記小径部との連結部分に隣接して前記セラミック基板本体の前記一方の主面と平行に延在する面（以下、「段差面」という。）を有することを特徴とする、セラミック基板。
  11. 前記セラミック基板本体の一方主面に搭載されたＩＣチップを備え、
    前記ＩＣチップの端子面と前記突起電極の前記段差面とがボンディングワイヤーで接続されたことを特徴とする、請求項１０に記載のセラミック基板。
  12. 前記突起電極の前記段差面上に搭載されたＩＣチップを備え、
    前記ＩＣチップの端子面と、前記セラミック基板本体の前記一方主面に形成された接続パッド又は前記突起電極の前記段差面とがボンディングワイヤーで接続されたことを特徴とする、請求項１０に記載のセラミック基板。
  13. 前記セラミック基板本体の前記一方主面において、前記一方主面の周縁付近に複数の前記突起電極が配置されたことを特徴とする、請求項１０、１１又は１２に記載のセラミック基板。
  14. 前記セラミック基板本体の前記一方主面に搭載された素子又は前記ＩＣチップの端子面と、前記突起電極の前記段差面とは、前記セラミック基板本体の前記一方主面と平行に延在する同一平面内に含まれることを特徴とする、請求項１０〜１３のいずれか一項に記載のセラミック基板。
  15. 少なくとも一つの前記突起電極において、当該突起電極の前記小径部と、前記セラミック基板本体の前記一方主面に垂直な前記セラミック基板の中心軸との間に、当該突起電極の前記段差面の少なくとも一部が延在することを特徴とする、請求項１０〜１４のいずれか一項に記載のセラミック基板。
  16. 互いに隣接する少なくとも一つの前記突起電極（以下、「第１の突起電極」という。）と少なくとも一つの他の突起電極（以下、「第２の突起電極」という。）との間において、前記第１の突起電極の前記小径部と前記第２の突起電極との間に、前記第１の突起電極の前記段差面の少なくとも一部が延在することを特徴とする、請求項１０〜１５のいずれか一項に記載のセラミック基板。
  17. 少なくとも一つの前記段差面に、複数本のボンディングワイヤーが接続されることを特徴とする、請求項１０〜１６のいずれか一項に記載のセラミック基板。
  18. 前記セラミック基板本体の前記一方主面に搭載された素子又は前記ＩＣチップが、樹脂を用いて封止されることを特徴とする、請求項１０〜１７のいずれか一項に記載のセラミック基板。
JP2006175907A 2006-03-27 2006-06-26 セラミック基板の製造方法及びセラミック基板 Pending JP2007294831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006175907A JP2007294831A (ja) 2006-03-27 2006-06-26 セラミック基板の製造方法及びセラミック基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006086756 2006-03-27
JP2006175907A JP2007294831A (ja) 2006-03-27 2006-06-26 セラミック基板の製造方法及びセラミック基板

Publications (1)

Publication Number Publication Date
JP2007294831A true JP2007294831A (ja) 2007-11-08

Family

ID=38765121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175907A Pending JP2007294831A (ja) 2006-03-27 2006-06-26 セラミック基板の製造方法及びセラミック基板

Country Status (1)

Country Link
JP (1) JP2007294831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192852A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置の製造方法及び半導体装置の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192852A (ja) * 2010-03-16 2011-09-29 Casio Computer Co Ltd 半導体装置の製造方法及び半導体装置の実装方法

Similar Documents

Publication Publication Date Title
JP4858538B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP3972957B2 (ja) チップ型電子部品を搭載したセラミック基板の製造方法
JP4946225B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2008004733A (ja) セラミック基板の製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP2002353624A (ja) 多層セラミック基板およびその製造方法、未焼結セラミック積層体、ならびに電子装置
TWI300682B (en) Multilayer ceramic substrate with single via anchored pad and method of forming
JP5229316B2 (ja) セラミック基板の製造方法
JP2007115852A (ja) セラミック基板の製造方法
JP2007294831A (ja) セラミック基板の製造方法及びセラミック基板
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2007142223A (ja) セラミック基板の製造方法
JP4696443B2 (ja) 多層セラミック基板の製造方法
JP2006108482A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP4493158B2 (ja) セラミック回路基板
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JP2007123448A (ja) セラミック基板の製造方法
JP2006041242A (ja) セラミック配線基板
JP2006032442A (ja) 多層基板及びその製造方法
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP4261953B2 (ja) 多層配線基板
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板