KR20130097481A

KR20130097481A - 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈

Info

Publication number: KR20130097481A
Application number: KR1020120019168A
Authority: KR
Inventors: 유황복; 고준영; 김영자; 정대영
Original assignee: 삼성전자주식회사
Priority date: 2012-02-24
Filing date: 2012-02-24
Publication date: 2013-09-03
Also published as: US20130223001A1

Abstract

본 발명의 기술적 사상은 반도체 칩들이 플립-칩 방식으로 적층되는 메모리 모듈에 있어서, 칩들이 적층되는 부분의 배선 피치는 칩들의 범프 피치에 따라 좁게 형성되고, 나머지 부분은 넓게 형성된 PCB 및 그 PCB를 포함한 메모리 모듈을 제공한다. 그 PCB는 적어도 하나의 금속 배선층을 구비한 내부 배선층; 상기 내부 배선층 상에 배치되고 상기 내부 배선층을 노출시키는 비아 홀(Via Hole)이 형성된 절연층; 및 상기 절연층을 상에 형성되고 상기 내부 배선층에 전기적으로 연결되는 외부 배선층;를 포함하고, 상기 외부 배선층은 반도체 칩이 적층되는 실장 배선 영역과 반도체 칩이 적층되지 않는 비실장 배선 영역으로 구별되고, 상기 실장 배선 영역의 배선의 두께는 상기 비실장 배선 영역의 배선의 두께보다 작다.

Description

인쇄회로기판(ＰＣＢ) 및 그 ＰＣＢ를 포함한 메모리 모듈{Printed circuit board(PCB), and memory module comprising the same PCB}

본 발명은 메모리 모듈에 관한 것으로, 특히 메모리 모듈을 위한 인쇄회로기판 및 그 PCB를 포함한 메모리 모듈에 관한 것이다.

메모리 모듈은 컴퓨터 장치의 메모리 용량을 증가시키기 위해서 제공된다. 메모리 모듈은 크게 단일 인라인 메모리 모듈(Single In-line Memory Module: SIMM)과 듀얼 인라인 메모리 모듈(Dual In-line Memory Module: DIMM)로 구별될 수 있다. SIMM은 초창기 메모리 모듈로서, PCB(Printed Circuit Board)의 한쪽 면에만 핀들이 형성되는 구조를 갖는다. 반면에, DIMM은 PCB의 양면에 핀들이 형성된다. 한편, 메모리 칩들은 SIMM이나 DIMM이나 PCB의 일면 또는 양면에 장착될 수 있으나, 구조의 특성상 SIMM의 경우는 PCB의 일면에 메모리 칩들이 장착되고, DIMM의 경우는 PCB의 양면에 메모리 칩들이 장착되는 구조가 일반적이다.

본 발명의 기술적 사상은 반도체 칩들이 플립-칩 방식으로 적층되는 메모리 모듈에 있어서, 칩들이 적층되는 부분의 배선 피치는 칩들의 범프 피치에 따라 좁게 형성되고, 나머지 부분은 넓게 형성된 PCB 및 그 PCB를 포함한 메모리 모듈을 제공하는 데에 있다.

상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 적어도 하나의 금속 배선층을 구비한 내부 배선층; 상기 내부 배선층 상에 배치되고 상기 내부 배선층을 노출시키는 비아 홀(Via Hole)이 형성된 절연층; 및 상기 절연층을 상에 형성되고 상기 내부 배선층에 전기적으로 연결되는 외부 배선층;을 포함하고, 상기 외부 배선층은 반도체 칩이 적층되는 실장 배선 영역과 반도체 칩이 적층되지 않는 비실장 배선 영역으로 구별되고, 상기 실장 배선 영역의 배선의 두께는 상기 비실장 배선 영역의 배선의 두께보다 작은 것을 특징으로 하는 인쇄회로기판(Printed Circuit Board: PCB)을 제공한다.

본 발명의 일 실시예에 있어서, 상기 실장 배선 영역의 배선은 단일층으로 형성되고, 상기 비실장 배선 영역의 배선은 적어도 2개의 금속층으로 형성될 수 있다. 또한, 상기 절연층은 상기 내부 배선층의 상부 및 하부에 형성되고, 상기 비아 홀은 상부의 상기 절연층에 형성되며, 상기 비아 홀의 하면 및 측면에 도금층이 형성될 수 있다. 상기 도금층은 상기 비아 홀 부분에서 상기 실장 배선 영역의 상기 외부 배선층 상으로 확장되어 형성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 절연층은 상기 내부 배선층의 상부 및 하부에 형성되고, 상기 비아 홀은 상기 상부 및 하부의 상기 절연층에 각각 형성되며, 상기 외부 배선층은 상기 상부 및 하부의 상기 절연층 각각의 상부에 형성될 수 있다. 또한, 상기 상부 및 하부의 상기 외부 배선층 각각은 반도체 칩이 적층되는 실장 배선 영역과 반도체 칩이 적층되지 않는 비실장 배선 영역으로 구별되고, 상기 상부 및 하부의 상기 실장 배선 영역의 배선의 두께는 상기 상부 및 하부의 상기 비실장 배선 영역의 배선의 두께보다 작을 수 있다.

본 발명의 일 실시예에 있어서, 상기 내부 배선층은, 중심 절연층 및 상기 중심 절연층 상부면 및 하부면 중 적어도 어느 일 면에 형성된 금속층을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 내부 배선층은 구리로 형성되고, 상기 절연층은 프레프레그(Prepreg)로 형성되며, 상기 실장 배선 영역의 외부 배선층은 구리로 형성되며, 상기 비실장 배선 영역의 상기 외부 배선층은 구리 및 니켈로 형성될 수 있다.

또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 상기 PCB; 및 상기 PCB 상의 상기 실장 배선 영역 상에 플립-칩 방식으로 적층되는 적어도 하나의 반도체 칩;을 포함하는 메모리 모듈을 제공한다.

본 발명의 일 실시예에 있어서, 상기 실장 배선 영역의 배선은 단일층으로 형성되고, 상기 반도체 칩의 범프 패드의 사이즈 및 간격에 따라 미세 라인 피치로 형성되며, 상기 비실장 배선 영역의 배선은 적어도 2개의 금속층으로 형성될 수 있다. 한편, 상기 비실장 배선 영역에는 수동 소자 및 버퍼 칩 중 적어도 하나가 적층될 수 있다.

본 발명의 일 실시예에 있어서, 상기 메모리 모듈은 SODIMM(Small Outline Dual In-line Memory Module)일 수 있다.

본 발명의 기술적 사상에 의한 인쇄회로기판(PCB) 및 그 PCB를 포함한 메모리 모듈은 PCB 상의 반도체 칩이 실장되는 부분, 즉 실장 배선 영역의 배선의 두께와 간격은 작게 형성하고 그 이외의 부분, 즉 비실장 배선 영역의 배선의 두께와 간격은 크게 형성함으로써, 실장되는 반도체 칩의 미세한 범프 피치에 적절히 대응하면서도 또한 종래와 같은 PCB의 강성을 유지시킬 수 있다. 또한, 그러한 PCB에 기초하여 효율적이고 신뢰성 있는 메모리 모듈, 예컨대, 듀얼 인라인 메모리 모듈(DIMM)을 구현할 수 있도록 한다.

도 1은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다.
도 2는 도 1의 메모리 모듈에서 PCB 부분만을 보여주는 평면도이다.
도 3은 도 2의 PCB에서 반도체 칩이 실장되는 배선층 부분을 확대하여 보여주는 평면도이다.
도 4a ~ 4f는 도 2의 PCB를 제조하는 과정을 보여주는 단면도들이다.
도 5는 동박의 감산형 패터닝 방법에서 두께에 따른 패터닝 정도를 보여주는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다.
도 8은 도 7의 메모리 모듈에서 PCB 부분을 보여주는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 모듈들이 메모리 콘트롤러에 연결된 구조를 보여주는 사시도이다.
도 10은 본 발명의 일부 실시예에 따른 메모리 모듈을 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다.

도 1을 참조하면, 본 실시예에 따른 메모리 모듈(100)은 인쇄회로기판(120, Printed Circuit Board: PCB) 및 반도체 칩(140)을 포함할 수 있다.

PCB(120)은 페놀 또는 에폭시글래스(또는 FR-4) 수지 등을 일정 두께로 압축한 판 위에 동박(Cu foil)을 입혀서 만든 것으로, 동박이 패터닝되어 회로 배선이 만들어지고 그 위에 전자 부품, 예컨대 반도체 칩이 범프(bump) 등을 통해 실장되게 된다.

PCB(120)은 한쪽 면에만 배선을 형성한 단면 PCB(Single layer PCB), 그리고 양쪽 면에 배선을 형성한 양면 PCB(Double layer PCB)로 구별될 수 있다. 또한, 프레프레그(prepreg)라는 절연체를 이용하여 동박의 층수를 3층 이상으로 형성할 수 있고, 동박의 층수에 따라, PCB(120)에 3개 이상의 배선층이 형성될 수도 있다.

본 실시예에 따른 PCB(120)의 적어도 일면에 형성된 외부 배선층(122)은 반도체 칩(140)이 범프를 통해 적층되는 부분인 실장 배선 영역과 그 이외의 부분인 비실장 배선 영역으로 구별될 수 있다. 또한, 실장 배선 영역에 형성된 배선의 두께 및 간격은 비실장 배선 영역에 형성된 배선의 두께 및 간격보다 작을 수 있다. 이러한 외부 배선층(122)의 실장 배선 영역과 비실장 배선 영역의 구별, 배선의 두께 및 간격 등에 대해서는 도 3 내지 도 5에서 좀더 상세히 기술한다.

본 실시예에서 외부 배선층(122)이 실장 배선 영역과 비실장 배선 영역으로 구별되어 다른 두께 및 간격으로 형성되는 이유는 다음과 같다.

본 실시예에서 반도체 칩들은 PCB(120)의 적어도 일면에 플립-칩(flip-chip) 방식으로 실장될 수 있다. 최근 반도체 칩의 크기는 점점 작아지고 있고, 반도체 칩과 PCB(120)를 연결하는 범프의 수량은 증가하고 있다. 그에 따라, 범프 피치(pitch)가 매우 작아지고 있다. 또한, 반도체 칩(140)이 실장되는 부분에 형성되는 배선도 상기 범프 피치에 대응하여 미세 피치(fine pitch)로 형성되는 것이 요구되고 있다. 한편, 비실장 배선 영역의 부분에는 신호나 파워 인가 등을 위한 단자 패드가 형성되거나 수동 소자나 버퍼 칩(146)이 실장될 수 있고, 그러한 비실장 배선 영역의 배선들은 미세 피치로 형성될 필요가 없다. 즉, PCB의 강성(rigidity)을 유지한다는 측면에서, 비실장 배선 영역의 배선들은 두껍게 그리고 넓은 피치의 패턴으로 형성될 수 있다.

따라서, 본 실시예의 PCB(120)은 반도체 칩이 실장되는 부분, 즉 실장 배선 영역의 배선의 두께와 간격은 작게 형성하고 그 이외의 부분, 즉 비실장 배선 영역의 배선의 두께와 간격은 크게 형성함으로써, 실장되는 반도체 칩의 미세한 범프 피치에 적절히 대응하면서도 또한 종래와 같은 PCB의 강성을 유지시킬 수 있다. 또한, 그러한 PCB에 기초하여 효율적이고 신뢰성 있는 메모리 모듈, 예컨대, 듀얼 인라인 메모리 모듈(DIMM)을 제공할 수 있다.

PCB(120)으로 실장되는 반도체 칩(140)은 메모리 칩 또는 로직 칩일 수 있다. 반도체 칩(140)이 메모리 칩인 경우, 반도체 칩(140)은 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 이이피롬(EEPROM), 피램(PRAM), 엠램(MRAM), 알램(RRAM)을 포함할 수 있다. 본 실시예에서, 반도체 칩(140)은 디램일 수 있다.

이러한 반도체 칩(140)은 전술한 바와 같이 PCB의 어느 한쪽 면에만 실장될 수도 있고, 양쪽 면에 실장될 수도 있다. 또한 본 실시예에서 4개의 반도체 칩이 실장되었지만 실장되는 반도체 칩의 개수가 4개에 한정되는 것은 아니다. 예컨대, 8개 또는 16개가 PCB(120)에 실장될 수도 있다.

도면상 반도체 칩(140)을 단순히 4각형으로 단순하게 표현하고 있으나, 반도체 칩(140)은 베어 칩(bare chip) 형태로 PCB(120)에 실장되는 것이 아니라 밀봉재에 의해 밀봉된 패키지 형태로 PCB에 실장될 수 있다. 여기서, 버퍼 칩(146)은 디램과 메모리 컨트롤러 사이에 배치되어 데이터 전송을 중계하는 기능을 한다. 예컨대, 버퍼 칩(146)은 AMB(Advanced Memory Buffer)일 수 있고, 이러한 AMB은 메모리 모듈에 장착된 모든 디램과 연결되어 메모리 컨트롤러로부터 전달된 데이터를 디램에 저장하고 요청된 데이터를 디램으로부터 읽어들여 메모리 컨트롤러로 전송할 뿐만 아니라, 다음 슬롯에 장착된 메모리 모듈의 AMB로 메모리 컨트롤러의 데이터 저장 및 요청을 전달할 수도 있다. 이러한 버퍼 칩(146)이 구비됨으로써, 높은 전송 대역폭 및 고용량의 메모리 모듈의 구현을 가능케 한다. 본 실시예의 메모리 모듈에서 버퍼 칩(146)이 구비되었지만 구비되지 않을 수 있음은 물론이다.

여기서, 124는 PCB(120)의 단자 핀들을 지칭하며, 이러한 단자 핀들이 PCB의 한쪽 면에만 형성되는 경우 메모리 모듈은 SIMM이 되며, PCB의 양쪽 면으로 형성되는 경우 메모리 모듈은 DIMM이 된다. PCB(120)는 노트북, 스마트 폰 등에서 메인 보드의 소켓에 삽입되고, 단자 핀들(124)을 통해 PCB와 메인 보드 간의 전기적인 접촉이 이루어지게 되게 된다. 본 실시예에 메모리 모듈은 DIMM일 수 있고, 특히 스마트폰, 노트북, 넷북, 스마트패드 등의 모바일 디바이스에 적용되는 스몰 아웃라인 DIMM(Small Outline DIMM: SODIMM)일 수 있다.

도 2는 도 1의 메모리 모듈에서 PCB 부분만을 보여주는 평면도이다.

도 2를 참조하면, 본 실시예에 따른 PCB(120)는 외부 배선층(122), 단자 핀들(124), 몸체부(123) 및 내부 배선층(미도시)을 포함할 수 있다.

외부 배선층(122)은 동박으로 형성될 수 있다. 그러나 외부 배선층(122)의 재질이 동박에 한정되는 것은 아니다. 예컨대, 구리 이외의 알루미늄(Al), 니켈(Ni) 등의 다른 금속층으로 형성될 수도 있다. 또한 단일층이 아닌 Ni/Cu, Al/Ni, TiW/Ni 다층의 금속 배선으로 형성될 수도 있다.

외부 배선층(122)은 크게 실장 배선 영역과 비실장 배선 영역으로 구별될 수 있다. 실장 배선 영역은 반도체 칩들이 범프를 통해 실장되는 부분으로 그 부분의 배선들의 두께와 간격은 작을 수 있다. 즉, 실장 배선 영역의 배선들은 실장되는 반도체 칩에 형성된 범프들의 피치에 대응하도록 간격 및 두께가 형성될 수 있다.

비실장 배선 영역은 실장 배선 영역 이외의 배선 영역으로서, 반도체 칩이 실장되지 않은 영역일 수 있다. 비실장 배선 영역의 배선들은 실장 배선 영역의 배선들에 비해 넓은 간격으로 두껍게 형성될 수 있다. 한편, 비실장 배선 영역에는 수동 소자(미도시)나 버퍼 칩들(미도시)이 실장될 수 있다. 또한, 비실장 배선 영역에는 신호나 파워 등의 단자 패드가 형성될 수 있고, 외부 배선층을 내부 배선층으로 연결하는 비아 홀이 배치될 수 있다.

단자 핀들(124)은 외부 배선층(122)과 내부 배선층을 통해 PCB(120)에 실장되는 반도체 칩들과 전기적으로 연결되며, 전술한 바와 같이 PCB(120)를 메인 보드에 전기적으로 접촉되게 함으로써, 반도체 칩들을 메인 보드 상에 배치되는 전자 부품들과 전기적으로 연결되게 할 수 있다. 본 실시예에서 단자 핀들(124)은 PCB(120)의 양쪽 면에 형성될 수 있고, 그에 본 실시예의 PCB(120)은 DIMM용 PCB일 수 있고, 특히 모바일 디바이스에 적용되는 SODIMM용 PCB일 수 있다.

몸체부(123)는 페놀 또는 에폭시글래스 수지 등으로 형성될 수 있다. 몸체부(123)는 내부 배선층을 기준으로 상부 몸체부와 하부 몸체부로 구별될 수 있다. 또한, 내부 배선층이 다층으로 형성되는 경우에 프레프레그가 몸체부(123)를 구성할 수도 있다. 여기서, 128은 몸체부(123) 상부에 형성된 절연 필름일 수 있다.

내부 배선층(미도시)은 몸체부(123) 내부에 형성되는 배선층으로서, 구리 등의 금속층으로 형성될 수 있다. 이러한 내부 배선층은 단일층으로 형성될 수도 있고 다층으로 형성될 수도 있다. 배부 배선층에 대해서는 도 4a 내지 4f 그리고 도 8에 대한 설명 부분에서 좀더 구체적으로 기술한다.

도 3은 도 2의 PCB에서 반도체 칩이 실장되는 배선층 부분(Marea)을 확대하여 보여주는 평면도이다.

도 3을 참조하면, 도시된 바와 같이 외부 배선층(122)은 실장 배선 영역(A)에 형성되는 미세 배선(122A)과 실장 배선 영역 밖에 형성되는 일반 배선(122B)으로 구별될 수 있다. 여기서, 실장 배선 영역(A)으로 표시된 부분에 반도체 칩이 플립-칩 방식으로 실장될 수 있다.

여기서, T는 신호나 파워 등의 단자 패드들이 형성되는 부분을 지칭할 수 있고, P는 수동 소자가 실장되는 부분을 지칭할 수 있다. 물론, PCB의 비실장 배선 영역에는 단자 패드들이나 수동 소자들에 관련된 배선뿐만 아니라, 다른 다양한 배선들이 형성될 수 있다.

도 4a ~ 4f는 도 2의 PCB를 제조하는 과정을 보여주는 단면도들이다.

도 4a를 참조하면, 내부 배선층(125)이 내부에 형성된 몸체부(123) 상에 동박(122i)을 접착한다. 접착되는 동박(122i)의 두께는 수 내지 수십 ㎛일 수 있다.

몸체부(123)는 내부 배선층(125)을 기준으로 상부의 상부 몸체부(123U)와 하부 몸체부(123D)로 구별될 수 있다. 몸체부(123)는 페놀이나 에폭시글래스 수지로 형성될 수 있다. 또한, 때에 따라 몸체부(123)는 프레프레그로 형성될 수도 있다.

내부 배선층(125)은 구리, 알루미늄, 니켈 등의 금속으로 형성될 수 있다. 내부 배선층(125)은 단일층으로 형성될 수 있다. 그러나 그에 한정되지 않고 내부 배선층(125)은 다층으로 형성될 수도 있다.

도 4b를 참조하면, 동박(122i) 및 상부 몸체부(123U)를 관통하여 내부 배선층(125)의 상면을 노출시키는 비아 홀(H)을 형성한다. 비아 홀(H)은 화학적 식각을 통해 형성하거나 레이저에 의한 드릴링을 통해 형성할 수 있다. 일반적으로 레이저 드릴링이 이용되나 동박이 비교적 두꺼울 때 화학적 식각 방법이 이용될 수도 있다.

레이저 드릴링은 예컨대, CO₂ 레이저 또는 YAG 레이저가 이용될 수 있는데, CO₂ 레이저는 높은 파워를 가지고 기판을 관통시키는 홀을 형성할 때 이용되며, YAG 레이저는 낮은 파워를 가지고 기판의 일부 층을 뚫을 때 이용될 수 있다. 본 실시예에서는 YAG 레이저가 이용될 수 있다.

이러한 비아 홀(H)은 외부 배선층(122, 도 4f 참조)을 내부 배선층(125)으로 연결하는 전기적인 패스를 형성하기 위하여 형성된다.

도 4c를 참조하면, 비아 홀(H) 형성 후, 동박(122a)의 소정 부분 상에 보호막(132)을 형성한다. 보호막(132)이 형성되는 부분은 반도체 칩이 실장되는 실장 배선 영역일 수 있다. 보호막(132)은 DFR(Dry Film Resist)로 형성될 수 있다.

도 4d를 참조하면, 보호막(132)이 형성된 부분을 제외한 동박(122a)의 상면 부분, 비아 홀(H)의 측면과 하면 부분에 도금층(122b)을 형성한다. 도금층(122b)은 비전해질 도금 및 전해질 도금을 통해 형성할 수 있다. 구체적으로, 먼저 비전해질 도금이 수행되고 그 후 비전해질 도금층을 씨드 메탈로 하여 전해질 도금이 수행될 수 있다. 비전해질 도금을 통해 비아 홀(H)의 측면에 도금층이 형성될 수 있다.

이와 같이 형성된 도금층(122b)을 통해 PCB(120) 상부의 동박(122a)이 내부 배선층(125)과 전기적으로 연결될 수 있다. 도금층(122b)은 동박(122a)과 동일한 재질의 구리로 형성될 수 있다. 때에 따라 도금층(122b)은 구리가 아닌 다른 금속으로 형성될 수도 있다. 예컨대, 도금층(122b)은 Ni, Ni/Cu 등으로 형성될 수 있다.

도 4e를 참조하면, 도금층(122b) 형성 후, 보호막(132)을 제거한다. 보호막(132)은 애싱 및/또는 스트립을 통해 제거할 수 있다. 보호막(132)이 제거됨으로써, PCB(120) 상에는 서로 다른 두께를 갖는 금속층(122c)이 형성될 수 있다. 즉, 금속층(122c)은 보호막(132)의 제거에 의해 노출된 동박(122a)으로만 이루어진 부분과 동박 상에 도금층(122b)이 더 형성된 부분으로 분류될 수 있다. 동박(122a)으로만 이루어진 부분은 실장 배선 영역에 대응될 수 있고, 도금층(122b)이 더 형성된 부분은 비실장 영역에 대응될 수 있다. 예컨대, 동박(122a)으로만 이루어진 부분은 도금층(122b)이 더 형성된 부분에 비하여 30% 이상 두께가 얇을 수 있다.

도 4f를 참조하면, 두 부분으로 구별되는 금속층(122c)에 대한 패터닝을 수행하여 외부 배선층(122)을 형성한다. 도 4f에는 외부 배선층(122)의 단면 구조와 평면 구조가 함께 되시되어 있다. 금속층(122c)의 두 부분에 대한 패턴 형성은 동시 또는 개별적으로 수행될 수 있다. 만약, 대체적으로 넓은 패턴을 전체적으로 형성하는 경우에는 두 부분에 대하여 패터닝이 동시에 수행될 수 있다. 그러나 일부에는 넓은 패턴이 형성되고 다른 일부에는 미세 패턴이 형성되는 경우에는 해당 부분에 따라 개별적으로 패터닝이 수행될 수 있다.

구체적으로, 금속층에 대한 패터닝 방법은 크게 감산형(subtractive type)과 첨가형(additive type)이 있다. 감산형은 식각 등을 통해 금속층을 일부를 제거하는 방법으로 주로 큰 패턴을 형성할 때 이용되며, 첨가형은 금속층 상에 도금 등을 통해 추가적인 금속 패턴을 형성하는 방법으로 주로 미세한 패턴을 형성할 때 이용될 수 있다. 한편, 감산형이 첨가형에 비해 비용이 저렴하다. 그에 따라, 비교적 큰 패턴이 형성되는 모듈용 PCB에는 감산형 패터닝 방법이 이용되고, 작은 패턴이 형성되는 컴포넌트 PCB나 LSI(Large Scale Integrated Circuit)용 고가 PCB에 첨가형 패터닝 방법이 이용될 수 있다.

본 실시예의 PCB에서 배선을 형성할 때는 감산형 패터닝 방법이 이용될 수 있다. 감산형의 패터닝의 경우는 비교적 큰 배선 패턴을 형성할 때 이용된다. 그러나 전술한 바와 같이 반도체 칩이 실장되는 부분의 경우에는 미세 패턴이 요구된다. 만약, 패터닝 될 금속층의 두께가 두껍고, 그러한 두꺼운 금속층을 감산형 패터닝을 통해 형성하는 경우에는 미세 패턴을 형성하기가 매우 힘들다. 그러나 금속층의 두께가 얇은 경우에는 감산형 패터닝을 통해서도 미세 패턴을 형성할 수 있다. 이에 대한 좀더 구체적인 설명은 도 5의 설명 부분에서 기술한다.

본 실시예의 PCB 및 PCB 제조 방법은 미세 패턴이 요구되는 실장 배선 영역의 금속층은 얇게 하고, 상대적으로 큰 패턴이 형성되는 비실장 배선 영역의 금속층은 두껍게 형성함으로써, 배선에 대한 패터닝을 저렴한 감산형을 통해 수행하면서도, 실장 배선 영역에 미세 피치를 갖는 배선 패턴을 형성하고, 비실장 배선 영역에는 상대적으로 큰 피치를 갖는 배선 패턴을 형성할 수 있다.

도 5는 동박의 감산형 패터닝 방법에서 두께에 따른 패터닝 정도를 보여주는 단면도이다.

도 5를 참조하면, 금속층(122c)을 감산형 패터닝 방법으로 패터닝 하기 위하여, 먼저 금속층(122c) 상에 PR(Photoresist) 패턴(210)을 형성한다. 그 후 PR 패턴(210)을 마스크로 이용하여 노출된 금속층(122c)을 식각 또는 부식시킨다. 식각 또는 부식 공정에서, PR 패턴(210)의 간격이 좁게 형성되었다 하더라도, 만약, 금속층(122c)이 두꺼운 경우, 금속층을 바닥면까지 완전히 식각하여 제거하기 위하여 비교적 장시간의 식각 공정이 진행되고 그에 따라 형성된 금속층(122c)의 패턴 간격은 PR 패턴(210)의 간격보다 커지게 된다.

구체적으로, 만약 금속층(122c)이 제1 두께(t1)를 갖는 경우 제1 폭(W1)의 스페이스가 형성된 PR 패턴(210)을 통해 제2 폭(W2)의 스페이스가 금속층(122c)에 형성될 수 있다. 반면에 금속층(122c)이 제2 두께(t2)를 갖는 경우 동일한 제1 폭(W1)의 스페이스가 형성된 PR 패턴(210)을 이용하여 제3 폭(W3)의 스페이스가 금속층(122c)에 형성될 수 있다.

본 실시예에서 PR 패턴을 예시하였지만, 이에 한하지 않고 DFR 패턴이 금속층 패터닝에 이용될 수 있음은 물론이다.

도 6은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다. 설명의 편의상 도 1 내지 도 4f에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 6을 참조하면, 본 실시예에 따른 메모리 모듈(100A)은 도 1의 메모리 모듈(100)과 유사하나 PCB(120) 상에 실장되는 반도체 칩의 개수가 다르다. 즉, 도 1의 메모리 모듈(100)에서는 4개의 반도체 칩이 실장되었으나 본 실시예에서는 8개의 반도체 칩(140)이 PCB 상에 실장될 수 있다.

한편, 도 1의 메모리 모듈(100)에서는 PCB(120)에 버퍼 칩(146)이 배치되었으나 본 실시예에서는 버퍼 칩이 배치되지 않고 있다. 그러나 본 실시예의 메모리 모듈(100A)에도 버퍼 칩이 배치될 수 있음은 물론이다. 또한, 본 실시예의 메모리 모듈(100A)도 DIMM, 특히 SODIMM일 수 있다. 그에 따라, PCB의 양면으로 단자 핀들이 형성될 수 있다.

본 실시예의 메모리 모듈(100A)의 PCB(120)에서도, 외부 배선층들이 두 영역, 즉, 실장 배선 영역 및 비실장 배선 영역으로 구분될 수 있다. 또한, 실장 배선 영역의 배선은 얇은 두께를 가지고 미세 피치의 패턴을 가지며, 비실장 배선 영역의 배선은 두꺼운 두께를 가지고 비교적 큰 피치의 패턴을 가질 수 있다.

도 7은 본 발명의 일 실시예에 따른 메모리 모듈을 보여주는 평면도이다. 설명의 편의상 도 1 내지 도 4f에서 이미 설명한 내용은 간단히 설명하거나 생략한다.

도 7을 참조하면, 본 실시예에 따른 메모리 모듈(100B)은 도 1의 메모리 모듈(100)과 유사하나 PCB(120) 상에 실장되는 반도체 칩의 구조가 다르다. 즉, 도 1의 메모리 모듈(100)에서는 4개의 반도체 칩이 PCB의 일면으로 실장되었으나 본 실시예에서는 반도체 칩(140)이 PCB 양면에 4개씩 실장될 수 있다.

한편, 도 1의 메모리 모듈(100)에서는 PCB에 버퍼 칩(146)이 배치되었으나 본 실시예에서의 메모리 모듈(100B)에는 PCB(120a)에 버퍼 칩이 배치되지 않고 있다. 그러나 본 실시예의 메모리 모듈(100B)의 PCB(120a)에도 버퍼 칩이 배치될 수 있음은 물론이다. 본 실시예의 메모리 모듈(100B) 역시 DIMM, 특히 SODIMM일 수 있다. 참고로, 메모리 모듈이 SODIMM로 구현되는 경우, SODIMM의 구조의 특성상 반도체 칩들이 PCB(120a)의 양면으로 실장되는 본 실시예의 메모리 모듈(100B)이 좀더 일반적인 구조라 할 수 있겠다.

지금까지의 도면에서는 도시되지 않았지만, 본 실시예의 메모리 모듈에서, 반도체 칩이 PCB에 플립-칩 방법으로 실장되기 위하여 반도체 칩 상에 다수의 범프들이 배치되는 것을 확인할 수 있다.

본 실시예의 메모리 모듈(100B)에서는 4개의 반도체 칩들이 각각 PCB(120a)의 양면에 실장되었지만, 실장되는 개수가 4개에 한정되는 것은 아니다. 예컨대, PCB 양면에 8개씩의 반도체 칩들이 실장될 수도 있다.

본 실시예의 메모리 모듈(100B)에서, PCB(120a) 양면에 형성되는 외부 배선층 각각은 두 영역, 즉, 실장 배선 영역 및 비실장 배선 영역으로 구분될 수 있다. 또한, 각각의 실장 배선 영역의 배선은 얇은 두께를 가지고 미세 피치를 갖는 패턴을 포함할 수 있고, 각각의 비실장 배선 영역의 배선은 두꺼운 두께를 가지고 비교적 큰 피치의 패턴을 포함할 수 있다. 이하, 도 8에 대한 설명 부분에서, 본 실시예의 메모리 모듈(100B)에 이용되는 PCB(120a)의 구조에 대해서 좀더 구체적으로 기술한다.

도 8은 도 7의 메모리 모듈에서 PCB 부분을 보여주는 단면도이다.

도 8을 참조하면, 본 실시예의 메모리 모듈에 이용되는 PCB(120a)는 중심 절연체(121), 내부 배선층(125), 몸체부(123), 및 외부 배선층(122)을 포함할 수 있다. 내부 배선층(125)는 도 4f의 PCB의 내부 배선층과 달리 2층의 배선층으로 구성될 수 있다. 즉, 중심 절연체(121)를 사이에 두고 상부 내부 배선층(125U)과 하부 내부 배선층(125D)로 구분될 수 있다. 여기서, 중심 절연체(121)는 에폭시글래스 수지로 형성될 수 있다.

몸체부(123) 역시 상부 몸체부(123U)과 하부 몸체부(123D)로 구별될 수 있다. 도시된 바와 같이 상부 몸체부(123U)는 상부 내부 배선층(125U) 상으로 배치되고, 하부 몸체부(123D)는 하부 내부 배선층(125D) 하부에 배치될 수 있다. 상부 몸체부(123U) 및 하부 몸체부(123D)는 프레프레그로 형성될 수 있다.

외부 배선층(122) 역시 상부 외부 배선층(122U)과 하부 외부 배선층(122D)으로 구별될 수 있다. 상부 외부 배선층(122U) 및 하부 외부 배선층(122D) 각각은 실장 배선 영역(122UA, 122DA)과 비실장 배선 영역(122UB, 122DB)으로 구별될 수 있다. 도시된 바와 같이 실장 배선 영역(122UA, 122DA)의 배선은 얇은 두께로 형성되고 그에 따라 미세 피치를 갖는 배선 패턴이 형성될 수 있고, 비실장 배선 영역(122UB, 122DB)의 배선은 두꺼운 두께로 형성되며 그에 따라 비교적 큰 피치를 갖는 배선 패턴이 형성될 수 있다.

참고로, 본 실시예와 같은 PCB를 형성하기 위하여, 먼저, 에폭시글래스 수지 양면에 동박을 접착시킨 후, 동박 상으로 프레프레그 절연체를 적층시키고 다시 프레프레그 상에 동박을 접착시킴으로써, 기본적인 4개의 동박을 포함한 PCB를 형성한다. 이러한 구조의 PCB의 양면을 도 4b 내지 4f와 같은 공정을 진행하면, 도 8과 같은 구조의 PCB가 형성될 수 있다.

도 9는 본 발명의 일 실시예에 따른 메모리 모듈들이 메모리 콘트롤러에 연결된 구조를 보여주는 사시도이다.

도 9를 참조하면, 메인 보드(10)에 탑재된 메모리 콘트롤러(20)와 복수의 연결 소켓(40)이 버스(1)를 통해 서로 전기적으로 연결될 수 있다. 연결 소켓(40)에는 도 1, 도 6 또는 도 7과 같은 레이아웃 구조를 갖는 메모리 모듈(100, 100A, or 100B)이 필요한 개수만큼 삽입될 수 있다. 여기서, 참조부호 30은 임피던스 매칭을 위한 터미네이션 저항들일 수 있다.

본 도면과 같은 연결 구조에서 복수의 메모리 모듈들(100, 100A, or 100B)이 각기 대응되는 연결 소켓(40)에 삽입되어 메모리 콘트롤러(20)의 제어에 따라 데이터가 반도체 칩(140)에 저장되거나 반도체 칩(140)에 저장된 데이터가 리드될 수 있다.

도 10은 본 발명의 일부 실시예에 따른 메모리 모듈을 포함하는 전자시스템(1000)을 개략적으로 보여주는 블럭 구성도이다.

도 10을 참조하면, 전자시스템(1000)은 제어기(1100), 입/출력 장치(1200), 메모리 모듈(1300) 및 인터페이스(1400)를 포함할 수 있다. 전자시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.

제어기(1100)는 프로그램을 실행하고, 전자시스템(1000)을 제어하는 역할을 할 수 있다. 제어기(1100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(1200)는 전자시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다.

전자시스템(1000)은 입/출력 장치(1200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리 모듈(1300)은 제어기(1100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(1100)에서 처리된 데이터를 저장할 수 있다. 메모리 모듈(1300)은 전술한 본 발명의 실시예들 중 어느 하나에 따른 메모리 모듈을 포함할 수 있다. 인터페이스(1400)는 전자시스템(1000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(1100), 입/출력 장치(1200), 메모리 모듈(1300) 및 인터페이스(1400)는 버스(1500)를 통하여 서로 통신할 수 있다.

예를 들어, 이러한 전자시스템(1000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

1: 버스, 10: 메인 보드, 20: 메모리 컨트롤러, 30: 터미네이션 저항, 40: 연결 소켓, 100, 100A, 100B: 메모리 모듈, 120, 120a: PCB, 122: 외부 배선층, 124: 단자 핀, 128: 절연 필름, 140: 반도체 칩, 146: 버퍼 칩, 122A, 122DA, 122UA: 실장 배선 영역, 122B, 122DB, 122UB: 비실장 배선 영역, 122D, 122U: 하부 및 상부 외부 배선층, 122i, 122a: 동박, 122b: 도금층, 122c: 금속층, 123: 몸체부, 123D, 123U: 하부 및 상부 몸체부, 125: 내부 배선층, 132: 보호층, 142: 범프, 210: PR 패턴,

Claims

적어도 하나의 금속 배선층을 구비한 내부 배선층;
상기 내부 배선층 상에 배치되고 상기 내부 배선층을 노출시키는 비아 홀(Via Hole)이 형성된 절연층; 및
상기 절연층을 상에 형성되고 상기 내부 배선층에 전기적으로 연결되는 외부 배선층;을 포함하고,
상기 외부 배선층은 반도체 칩이 적층되는 실장 배선 영역과 반도체 칩이 적층되지 않는 비실장 배선 영역으로 구별되고, 상기 실장 배선 영역의 배선의 두께는 상기 비실장 배선 영역의 배선의 두께보다 작은 것을 특징으로 하는 인쇄회로기판(Printed Circuit Board: PCB).
제1 항에 있어서,
상기 실장 배선 영역의 배선은 단일층으로 형성되고,
상기 비실장 배선 영역의 배선은 적어도 2개의 금속층으로 형성되는 것을 특징으로 하는 PCB.
제1 항에 있어서,
상기 절연층은 상기 내부 배선층의 상부 및 하부에 형성되고,
상기 비아 홀은 상부의 상기 절연층에 형성되며,
상기 비아 홀의 하면 및 측면에 도금층이 형성되는 것을 특징으로 하는 PCB.
제3 항에 있어서,
상기 도금층은 상기 비아 홀 부분에서 상기 실장 배선 영역의 상기 외부 배선층 상으로 확장되어 형성된 것을 특징으로 하는 PCB.
제1 항에 있어서,
상기 절연층은 상기 내부 배선층의 상부 및 하부에 형성되고,
상기 비아 홀은 상기 상부 및 하부의 상기 절연층에 각각 형성되며,
상기 외부 배선층은 상기 상부 및 하부의 상기 절연층 각각의 상부에 형성된 것을 특징으로 하는 PCB.
제1 항에 있어서,
상기 내부 배선층은,
중심 절연층 및 상기 중심 절연층 상부면 및 하부면 중 적어도 어느 일 면에 형성된 금속층을 포함하는 것을 특징으로 하는 PCB.
제1 항의 PCB; 및
상기 PCB 상의 상기 실장 배선 영역 상에 플립-칩 방식으로 적층되는 적어도 하나의 반도체 칩;을 포함하는 메모리 모듈.
제7 항에 있어서,
상기 실장 배선 영역의 배선은 단일층으로 형성되고, 상기 반도체 칩의 범프 피치에 따라 미세 피치로 형성되며,
상기 비실장 배선 영역의 배선은 적어도 2개의 금속층으로 형성되는 것을 특징으로 하는 메모리 모듈.
제7 항에 있어서,
상기 비실장 배선 영역에는 수동 소자 및 버퍼 칩 중 적어도 하나가 적층되는 것을 특징으로 하는 메모리 모듈.
제7 항에 있어서,
상기 메모리 모듈은 SODIMM(Small Outline Dual In-line Memory Module)인 것을 특징으로 하는 메모리 모듈.