WO2007060765A1 - タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 - Google Patents

タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 Download PDF

Info

Publication number
WO2007060765A1
WO2007060765A1 PCT/JP2006/314171 JP2006314171W WO2007060765A1 WO 2007060765 A1 WO2007060765 A1 WO 2007060765A1 JP 2006314171 W JP2006314171 W JP 2006314171W WO 2007060765 A1 WO2007060765 A1 WO 2007060765A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
extraction device
timing extraction
clock
output
Prior art date
Application number
PCT/JP2006/314171
Other languages
English (en)
French (fr)
Inventor
Kouji Okamoto
Akira Yamamoto
Hiroki Mouri
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2006552389A priority Critical patent/JP4124798B2/ja
Publication of WO2007060765A1 publication Critical patent/WO2007060765A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Definitions

  • the present invention relates to a timing extraction device that extracts timing information contained in a read signal from a read signal read from a recording medium such as an optical disk.
  • this feedback type timing extraction device quantizes the input reproduction signal by the AZD converter 1 and passes the phase correction through the offset correction unit 8 based on the quantized data.
  • the frequency error and phase error are calculated by the wave number comparator 13, the obtained digital correction amount is converted to an analog value by the DZA converter (not shown) through the loop filter 14, and the oscillation of the VCO (voltage controlled oscillator) 15 It is configured to control the frequency.
  • the clock that drives the AZD change 1 and the digital units 8, 13, and 14 and the reproduction signal are synchronized.
  • the decoding of data since the clock and the quantized data are synchronized, it is possible to perform a decoding process based on the quantized data.
  • Patent Document 2 has also studied a feedforward type timing extraction circuit using a frequency synthesizer operating at a fixed rate.
  • Figure 21 shows the block configuration of the feedforward type timing extractor.
  • This feed forward method uses an AZD variant that quantizes the playback signal with a fixed rate clock of a constant clock oscillator 18 that generates and outputs a clock with a constant period (fixed rate), and a digital data sequence quantized with this AZD variant.
  • the fixed rate clock the synchronous clock arithmetic circuit 17 estimates the edge position of the synchronous clock, the interpolation circuit 16 performs the interpolation processing of the quantized data, and the fixed rate clock is thinned out.
  • a pseudo-synchronized clock Data CLK is generated, and a decoding process is performed using the quantized data after the interpolation process and the pseudo-synchronized clock Data CLK.
  • the feedforward control is a method of calculating the correction amount for the quantized data sequence force and performing correction processing on the already quantized data sequence, so that the influence of the clock latency is affected. Therefore, it is suitable for high-speed playback.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-8315
  • Patent Document 2 JP-A-8-161829
  • this feed-forward type timing extraction device requires a clock that always operates at a fixed rate (usually a frequency synthesizer or the like is used to generate this clock). It is assumed that the sample is oversampled with respect to the playback frequency (playback rate) of the playback signal. Therefore, and the playback frequency of the playback signal
  • FIG. 22 shows the relationship between the fixed CLK and Data CLK in FIG. 21 when the playback speed changes continuously.
  • the object of the present invention is to obtain timing information from a reproduction signal.
  • the feed-forward type timing extractor that extracts, even if the reproduction frequency (reproduction rate) changes with time, the ratio of thinning out the fixed clock is fixed, and the power consumption is optimized. This makes it possible to simplify the control when a digital waveform equalizer operating at a constant clock is connected to the output stage of the variable ⁇ .
  • the output clock of the clock generation unit and the reproduction frequency (reproduction rate) of the reproduction signal are set.
  • the frequency division ratio of the clock generator is adjusted so that the frequency ratio is constant.
  • the timing extraction device of the present invention generates a clock according to a set division ratio in a timing extraction device in an information reproduction device that extracts data and a recording timing of the data from a reproduction signal.
  • Output of the clock generation unit, quantization means for quantizing and outputting the reproduction signal at the timing of the output clock of the clock generation unit, and a specific pattern and a specific pattern included in the output sequence of the quantization unit The appearance interval or both are measured based on the output clock of the clock generation unit, and the frequency between the reproduction frequency of the reproduction signal and the frequency of the output clock of the clock generation unit based on the measured value.
  • a frequency ratio calculation unit for calculating a ratio, and a phase correction value of the output clock of the clock generation unit for the quantized signal of the quantization means In response to the phase correction amount calculation unit, the frequency ratio calculated by the frequency ratio calculation unit, and the phase correction amount calculated by the phase correction amount calculation unit, the division ratio of the clock generation unit, A control unit that calculates and sets a cycle of an output clock of the clock generation unit with respect to a reproduction cycle of a reproduction signal; and A pseudo-synchronous clock generator that generates a clock that is pseudo-synchronized with the recording timing of the recording data by thinning out the output clock of the clock generator.
  • the control unit when the start signal or the restart signal of the reproduction process is input, the control unit has a preset frequency ratio of the frequency ratio calculation unit.
  • Set the division ratio of the clock generator as The frequency division ratio of the clock generation unit is updated so that the frequency ratio of the frequency ratio calculation unit is constant based on the phase correction amount of the phase correction amount calculation unit.
  • the control unit when the start signal or the restart signal of the reproduction process is input, the control unit has a frequency ratio set in advance by the frequency ratio calculation unit.
  • the frequency ratio of the clock generation unit is set as described above and the frequency ratio of the frequency ratio calculation unit exceeds a preset threshold, the phase correction amount of the phase correction amount calculation unit is used. Then, the frequency division ratio of the clock generation unit is updated so that the frequency ratio of the frequency ratio calculation unit falls within the threshold value.
  • the control unit when the start signal or the restart signal of the reproduction process is input, the control unit has a preset frequency ratio of the frequency ratio calculation unit.
  • the frequency division ratio of the clock generation unit is set so that the frequency ratio of the frequency ratio calculation unit is constant when the frequency ratio of the frequency ratio calculation unit changes thereafter. It is characterized by updating the division ratio.
  • the control unit assumes that the frequency ratio of the frequency ratio calculation unit is a preset value. Then, when the frequency ratio of the frequency ratio calculation unit exceeds a preset threshold, the frequency ratio of the frequency ratio calculation unit falls within the threshold.
  • the division ratio of the clock generation unit is updated so as to be within the range.
  • the present invention provides the timing extraction device in which the appearance interval of the specific pattern included in the output sequence of the quantization means is based on the pseudo-synchronization clock of the pseudo-synchronization clock generation unit after the reproduction process is started. Is compared with the ideal value when measured with a synchronous clock, and when the preset value is exceeded continuously for a preset number of times, restart is performed to update the division ratio of the clock generator. A restart signal generation unit for generating a signal is provided.
  • the present invention provides the timing extraction apparatus, wherein when the reproduction processing start signal or restart signal is input, the control unit performs the frequency ratio calculation of the frequency ratio calculation unit. After setting the frequency division ratio of the clock generation unit so that the rate becomes a preset value, the frequency ratio of the frequency ratio calculation unit exceeds the preset value continuously for a preset number of times. Sometimes, a restart signal generator for generating a restart signal is provided.
  • the present invention provides the timing extraction device, wherein when the start signal or restart signal of the reproduction process is input, the control unit has a frequency at which the frequency of the output clock of the clock generation unit is set in advance.
  • the frequency dividing ratio of the clock generation unit is set so as to be less than.
  • the present invention provides the timing extraction device, wherein the control unit uses the result of smoothing the phase correction amount of the phase correction amount calculation unit and the frequency ratio of the frequency ratio calculation unit, The reproduction cycle of the clock generation unit with respect to the reproduction cycle of the reproduction signal is calculated and output to the pseudo synchronous clock generation unit.
  • the present invention provides the timing extraction apparatus, wherein when the output sequence of the quantization means is binarized with "0" and "1", the ratio of consecutive "0" and “1” of the specific pattern Is 14: 4 or 4:14 for 0 ⁇ 0—1 ⁇ 01 ⁇ 71 ⁇ [, where the recording data is recorded, 11:11 for CD, 2 for Blu-ray : 9: 9 or 9: 9: 2 ratio.
  • the present invention provides the timing extraction device, wherein the appearance interval of the specific pattern in the output sequence of the quantization means is a medium on which the recording data is recorded when measured at the reproduction rate of the reproduction signal. 1488 for DVD-ROMZRAM, 588 for CD, and 1932 for Blu-ray.
  • the present invention provides the timing extraction device, wherein an output of the quantizing unit is connected to an offset correcting unit for correcting an offset included in the output of the quantizing unit, and the frequency ratio calculating unit
  • the phase correction amount calculation unit operates using the output of the offset correction unit instead of the output of the quantization unit.
  • the present invention provides the timing extraction device, wherein the output of the quantizing unit performs waveform equalization of the output of the quantizing unit based on an output clock of the clock generating unit.
  • a waveform equalization unit is connected, and the frequency ratio calculation unit and the phase correction amount calculation unit operate using the output of the waveform equalization unit instead of the output of the quantization unit.
  • the present invention is directed to the timing extraction device, wherein an input of the quantization means is connected to an analog filter that performs waveform equalization of the reproduced signal or high-frequency noise removal processing.
  • the equalization characteristic or cutoff characteristic of the analog filter is changed according to a frequency division ratio of the clock generation unit.
  • the division ratio of the clock generation unit which is an output of the control unit, includes an integer part and a decimal part, and the clock generation unit performs fractional division control. It is a frequency synthesizer capable of performing
  • the information reproduction device of the present invention is configured to output the data from the output of the quantization means included in the timing extraction device based on the output of the timing extraction device and a pseudo-synchronous clock generation unit included in the timing extraction device. And a signal processing circuit for decoding.
  • the DVD device of the present invention based on the output of the timing extraction device and the pseudo synchronous clock generation unit included in the timing extraction device, the data from the output of the quantization means included in the timing extraction device. And a signal processing circuit for decoding.
  • the present invention is characterized in that, in the timing extraction device, the reproduction signal is supplied through a communication path including a wireless communication path, an optical fiber, a coaxial cable, or a power line.
  • the present invention is characterized in that, in the timing extraction device, the reproduction signal is supplied from an optical disc card including a DVD disc, a CD disc, or a Blu-ray disc.
  • the frequency ratio calculation unit includes the specific pattern included in the output sequence of the quantizing means or the appearance of the specific pattern. The interval or both are measured based on the output clock of the clock generation unit, and the reproduction frequency (reproduction rate) of the reproduction signal and the frequency ratio of the output clock of the clock generation unit are calculated. And the control unit generates the clock With respect to the division ratio set in the unit, the division ratio of the clock generation unit is updated so that, for example, the calculated frequency ratio becomes a preset frequency ratio in accordance with the calculated frequency ratio.
  • the frequency of the reproduction signal and the frequency of the output clock of the clock generation unit are always maintained at a constant frequency ratio. It is possible to set the interval to be constant or within a certain range. As a result, the output clock of the clock generator is set to a high-frequency fixed rate clock in consideration of changes in the signal reproduction speed as in the past. Compared with, power consumption is reduced because it is not necessary to operate the digital circuit at high speed.
  • the timing extraction device of the present invention in the feed-forward type that extracts timing information from a reproduction signal, the reproduction frequency (reproduction rate) of the reproduction signal and the output clock of the clock generation unit Since the frequency ratio with respect to the frequency is controlled to be a desired constant value or a value within a preset range, the power consumption of the system can be optimized and the control can be simplified. It is possible to provide a timing extraction device.
  • FIG. 1 is a block diagram of a timing extraction device according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a DVD data format.
  • FIG. 3 is a block diagram of the frequency ratio calculation unit 2 in FIG.
  • FIG. 4 is another configuration diagram of the frequency ratio calculation unit 2 in FIG.
  • FIG. 5 is a diagram showing the phase state of the output clock of the frequency synthesizer 6 standardized by the channel bit period.
  • FIG. 6 is a diagram showing the relationship between the correction amount of the phase correction unit 3 and the output sample of the AZD converter 1 It is.
  • FIG. 7 is a configuration diagram of the control unit 4 in FIG. 1.
  • FIG. 8 is a configuration diagram of the smoothing filter 42 in FIG.
  • FIG. 9 is a diagram showing an operation process of the control unit in FIG.
  • FIG. 10 is a block diagram of a similar synchronous clock generator 5.
  • FIG. 11 is a diagram showing a timing chart of the pseudo synchronous clock generation unit 5.
  • FIG. 12 is a diagram showing a configuration example of the frequency synthesizer 6 in FIG.
  • FIG. 13 is a diagram showing a timing chart of the timing extraction device in FIG. 1.
  • FIG. 14 is a block diagram showing a modification of the timing extraction device shown in FIG. 1.
  • FIG. 15 is a block diagram showing another modification of the timing extraction device shown in FIG. 1.
  • FIG. 16 is a block diagram showing another modification of the timing extraction device shown in FIG. 1.
  • FIG. 17 is a block diagram showing still another modification of the timing extraction device shown in FIG. 1.
  • FIG. 18 is a block diagram showing still another modification of the timing extraction device shown in FIG. 1.
  • FIG. 19 is a block diagram showing an overall schematic configuration of an information reproducing apparatus including the timing extracting device shown in FIG.
  • FIG. 20 is a block diagram showing a configuration of a conventional feedback type timing extraction device used in an optical disk reproducing device or the like.
  • FIG. 21 is a block diagram showing a configuration of a conventional feedforward type timing extraction device used in an optical disk reproducing device or the like.
  • FIG. 22 is a diagram showing a timing chart of the circuit of FIG.
  • FIG. 1 is a block diagram showing a first embodiment of the timing extraction device of the present invention.
  • the timing extraction device of the present embodiment is an information reproduction device that extracts recording data and its data recording timing from an analog reproduction signal that is recorded when reproducing the data recorded on a recording medium such as an optical disk.
  • a recording medium such as an optical disk.
  • FIG. 1 1 is an AZ D converter
  • 2 is a frequency ratio calculation unit
  • 3 is a phase correction amount calculation unit
  • 4 is a control unit
  • 5 is a pseudo-synchronous clock generation unit
  • 6 is a frequency synthesizer (clock generation unit). is there. The detailed operation of each block is described below.
  • the AZD variation is sampled based on the output clock of the frequency synthesizer 6 for the input reproduction signal, quantized and output.
  • the frequency ratio calculation unit 2 measures the intermediate specific pattern of the output sequence of the AZD converter (quantization means) 1 and / or the appearance interval of the specific pattern based on the output clock of the frequency synthesizer 6.
  • the frequency ratio between the playback frequency of the playback signal (playback rate) and the output clock of the frequency synthesizer 6 is calculated based on the measured value.
  • the specific pattern for example, when the playback signal is a DVD or CD, a sync mark is used.
  • Fig. 2 shows the data format of the DVD-ROM.
  • DVD-ROM is composed of ECC blocks (Error Correction Coding Blocks).
  • ECC block consists of 16 sectors, and one sector consists of 26 frames.
  • One frame consists of 1488 channel bit data, and a sync mark is inserted in its header.
  • This sync mark is a specific pattern consisting of a predetermined bit interval. For example, in the case of DVD-ROM, “1” of 14 consecutive channel bits and “0” of 4 consecutive channel bits, or It consists of 14 consecutive channel bits “0” and 4 consecutive channel bits “1”. At this time, a sync mark appears every 1488 channel bits.
  • the sync mark is a continuous 11 channel bit “0” and a continuous 11 channel bit “1”, or vice versa, and appears every 588 channel bits.
  • the sync mark in Blu-ray is a continuous 2-channel bit “0” and a continuous 9-channel bit “1” and a continuous 9-channel bit “0”, or vice versa. Appears on.
  • Such a sync mark is a pattern that does not appear in the user data. Therefore, by using this sync mark, the reproduction signal reproduction frequency (reproduction rate) and the frequency ratio of the frequency synthesizer can be calculated.
  • the sync ratio detector 21, the divider 22, and the sync mark setting value 23 constitute the frequency ratio calculation unit 2.
  • the sync mark detector 21 detects a sync mark from the output series of AZD changes.
  • AZD change 1 does not necessarily operate at the channel bit period, so the output sequence of AZD converter 1 is binarized and sync mark detection is performed based on the state transition interval. There is a need to do.
  • the sync mark may be detected when the ratio of the interval between state transitions is proportional to 14: 4 (7: 2).
  • the sync mark detection may be set with a margin.
  • the reproduction frequency (reproduction level of the reproduction signal) is obtained.
  • Frequency ratio or period ratio of the frequency synthesizer.
  • FIG. 4 can be considered as another configuration of the frequency ratio calculation unit 3.
  • 21 is a sync mark detector
  • 24 is a sync mark interval counter
  • 22 is a divider
  • 25 is a sync mark interval set value.
  • the measured value obtained by counting the interval between two consecutive sync marks detected by the sync mark detector 21 using the output clock of the frequency synthesizer 6 (of the sync mark interval counter 24). Output) is used to calculate the frequency ratio (or period ratio).
  • a sync mark appears for every 1488 channel bits in the case of DVD-ROM, and by using these, a more accurate frequency ratio (or period ratio) can be calculated.
  • the reproduction signal reproduction frequency (reproduction rate) and the frequency ratio (or period ratio) of the output synthesizer 6 can be calculated in this way, the period ratio of the frequency synthesizer 6 to the reproduction period can be calculated.
  • the pseudo-synchronous clock generator 5 can calculate the timing at which the output clock of the frequency synthesizer 6 is thinned out. Note that regarding the timing of thinning out, it is necessary to reflect the output result of the phase correction amount calculation unit 3 in consideration of jitter and frequency fluctuation of the reproduction signal.
  • FIG. 5 shows a timing chart of the reproduction signal channel clock and the frequency synthesizer 6 output clock.
  • the reference edge is aligned, and the frequency of the output clock of the frequency synthesizer 6 is 2.5 times the playback frequency (playback rate) of the playback signal.
  • the edge of the output clock of the frequency synthesizer 6 often does not coincide with the reference point, so phase correction must be performed.
  • the phase error as shown in Fig.
  • phase error value perr up to the zero cross point of the reference value force reproduction signal.
  • the ratio between the playback frequency (playback rate) of the playback signal and the frequency of the output clock of the frequency synthesizer 6 is known, so the phases of the two sample values before and after the zero cross point of the playback signal ⁇ 1, ⁇ 2 can be calculated.
  • These voltage values VI and V2 at phases 0 1 and 0 2 are also known because they are the output results of AZD changes. Therefore, the phase error value perr is
  • phase correction amount calculation unit 3 calculates the phase correction amount between the output clock of the frequency synthesizer 6 and the reproduction signal.
  • the control unit 4 receives the output of the frequency ratio calculation unit 2 and the output of the phase correction amount calculation unit 3 as inputs. Generate two control signals. The first is the frequency division ratio of the frequency synthesizer 6. The second is the period of the output clock of the frequency synthesizer 6 with respect to the reproduction period of the reproduction signal output to the pseudo synchronous clock generation unit. This period is a value indicating how many periods of the output clock of the current frequency synthesizer 6 is, assuming that the channel bit period is 1.
  • Figure 7 shows an example of the configuration of the control unit 4. In the configuration of FIG. 7, the frequency ratio lock detector 41 detects whether or not the frequency ratio has become steady after the start Z restart signal is input. This start / restart signal is a control signal output from a system controller (not shown).
  • the smoothing filter 42 is a smoothing filter that smoothes the phase correction amount.
  • the configuration of the smoothing filter 42 for example, a configuration that performs a proportional operation as shown in FIG. 8 and a configuration that includes a partial force that performs an integration operation are conceivable.
  • the output of the selector 421 becomes 0, the integrator is also reset to 0, and the output of this block becomes 0.
  • the phase correction amount is divided into proportional and integral terms.
  • the multiplier 422 multiplies the gain by Gp.
  • the integral term is multiplied by Gi by the multiplier 423 and then integrated by the integrator 424.
  • Each term is subjected to addition processing by an adder 425 and output as an output of the smoothing filter 42 to an adder 43 connected to the next stage.
  • the adder 43 adds the frequency ratio from the frequency ratio calculation unit 2 and the output of the smoothing filter 42 to obtain the current frequency synthesizer. Outputs the size of the output clock of sizer 6 (value standardized with the channel bit cycle set to 1).
  • the target frequency ratio setting unit 44 the frequency ratio that is the target of the frequency of the output clock of the frequency synthesizer 6 and the reproduction frequency of the reproduction signal is set, and this target frequency ratio is the frequency of the output clock of the frequency synthesizer 6. Is set in advance so that it does not always fall below the preset frequency.
  • the frequency division ratio calculation unit 45 calculates the frequency division ratio of the frequency synthesizer 6 based on the frequency ratio information calculated by the frequency ratio calculation unit 2 and the target frequency ratio of the target frequency ratio setting unit 44. calculate.
  • FIG. 9 shows an operation process of the control unit 4 related to the division ratio calculation. A process called “Calculate the division ratio so that the frequency ratio calculation result is the target frequency ratio” ,
  • the frequency division ratio of the frequency synthesizer 6 is preferably set by Equation 3.
  • Equation 3 after the frequency ratio lock is detected, only the output fluctuation of the force smoothing filter 42 or the frequency ratio is reset based on the output fluctuation of the adder 43.
  • the same effect can be obtained by recalculating the frequency division ratio of the frequency synthesizer 6 using only the fluctuation of.
  • it may be controlled so that the division ratio is reset only when a preset threshold value is exceeded.
  • FIG. 10 shows the configuration of the pseudo synchronous clock generation unit 5.
  • the synth period that is the output of the control unit 4 is input to the edge generation circuit 51.
  • the AND circuit 52 performs an AND operation on the edge generation circuit and the output clock of the frequency synthesizer 6 and outputs the result as a data clock.
  • the edge generation circuit 51 performs modi calculation of the input synth period. Specifically, accumulation processing is performed for the input synth period, and if the calculation result exceeds “1”, the result obtained by subtracting “1” is taken as the accumulation result.
  • the example shown in Fig. 11 shows a case where the frequency ratio between the frequency synthesizer and the playback rate is 1.33 (the playback rate period is 1 and converted to a period ratio of 0.75). .
  • the synth period is a constant value of 0.75. Therefore, the edge generation circuit 51 performs 0.75 accumulation processing in synchronization with the output clock of the frequency synthesizer 6.
  • modi calculation is performed every time when it is simply accumulated, 0, 0.75, 1.5, ..., so the phase that is the result of modi calculation is 0, 0.75, 0.5 (1.5 is 1.
  • the result of subtracting 1 from 1.5 is the modi operation result).
  • the edge output becomes HI when subtraction is performed when modi operation is performed.
  • Data CLK is the result of AND operation of this edge output and the output clock of frequency synthesizer 6. is there.
  • FIG. 12 shows a configuration example of the frequency synthesizer 6.
  • a fractional frequency synthesizer is shown.
  • 61 is the phase frequency comparator that compares the phase Z frequency of the reference signal and the frequency synthesizer output clock
  • 62 is the charge pump
  • 63 is the loop filter
  • 64 is the VCO
  • 65 is the output of VC064 NZN + 1 minute
  • a frequency divider 66 a pulse slow counter 66, and a ⁇ modulator 67.
  • the fractional frequency division type frequency synthesizer has been described as the clock generation unit.
  • a clock generation unit having an oscillator, a frequency divider, and a modulator power may be used instead. Similar effects can be obtained.
  • the frequency division ratio of the frequency divider uses a modulation signal generated by the modulator according to the input frequency division ratio.
  • a ⁇ modulator is generally used as the modulator.
  • FIG. 13 shows a timing chart of the timing extraction device of the present system when the reproduction frequency (reproduction rate) of the reproduction signal changes.
  • the frequency division ratio of the frequency synthesizer 6 is made constant (or within a certain range) according to the playback frequency (playback rate) of the playback signal and the playback signal playback frequency (playback rate) and the frequency synthesizer 6 frequency ratio.
  • FIGS. 14 to 18 are block diagrams showing modifications of the first embodiment of the timing extraction device of the present invention.
  • the start Z restart signal (restart signal generator) is not input directly from the start Z restart signal input from the controller (not shown). )
  • the start Z restart signal is generated via 71.
  • the start Z restart signal generation unit 71 resamples the output series of the AZD converter 1 with Data CLK, and the sync mark or sync mark Check whether the appearance interval is equal to the ideal value when measured with a synchronous clock and can be detected normally, and set the preset value continuously for the preset number of times. If exceeded, the start Z restart signal is generated so as to reset the frequency synthesizer 6 division ratio.
  • a start Z restart signal of a reproduction process input from a controller (not shown) is input to the start Z restart generation unit 72 and this start is performed.
  • a start Z restart signal is generated via the Z restart generation unit 72.
  • the start Z restart signal generation unit 72 samples the output sequence of the AZD change with the output clock of the frequency synthesizer 6, and performs a sync mark or Check whether the appearance interval of the sync mark is normal or not, and if it exceeds the preset value continuously for a preset number of times, the frequency synthesizer 6 frequency division ratio is reset.
  • the start Z restart signal is generated as set.
  • start Z restart generation units 71 and 72 shown in FIG. 14 and FIG. 15 have the frequency ratio of the frequency ratio calculation unit 2 exceeded a preset value continuously for a preset number of times. In some cases, a restart signal may be generated.
  • an offset correction unit 8 is further connected to the output stage of the AZD change with respect to the timing extraction device shown in FIG. 1, and the timing extraction calculation is performed after offset correction of the reproduction signal.
  • a digital waveform equalizer 91 is further connected to the output stage of the AZD conversion 1 for the timing extraction device shown in FIG. 1, and the waveform equalization processing of the reproduction signal is performed in the digital domain. After that, the timing extraction calculation is performed.
  • control is performed so that the frequency ratio between the reproduction frequency of the reproduction signal (reproduction rate) and the output clock of the frequency synthesizer 6 is always constant or within a certain range.
  • an analog filter 92 is further connected to the timing extraction apparatus shown in FIG. 1 before the AZD transformation 1, and waveform equalization processing or high-frequency noise removal processing of the reproduction signal is performed in the analog domain. Then, the timing extraction calculation is performed.
  • the filter characteristics of the analog filter 92 It is necessary to adjust the characteristics according to changes in In this configuration, since the equalization characteristic or cutoff characteristic of the analog filter 92 can be adjusted in accordance with the frequency division ratio of the frequency synthesizer 6 output from the control unit 4, the control can be greatly simplified.
  • FIG. 19 is a block diagram showing an overall schematic configuration of an information reproducing apparatus including the LSI 12 incorporating the present timing extraction apparatus.
  • the description is applied to a DVD playback device and the like.
  • the information recording unit 10 is a recording medium (DVD medium)
  • the information reading unit 11 is a pickup that reads recorded data from the recording medium
  • the LSI 12 is read by the pickup.
  • a signal processing circuit (not shown) that performs waveform equalization, error correction, data demodulation, and the like using the reproduced signal waveform.
  • information is displayed and converted into sound.
  • timing information included in a reproduction signal from a recording medium such as a DVD is extracted has been described.
  • a wireless communication path such as an optical fiber, a coaxial cable, and a power line
  • the present invention can also be applied to extracting timing information included in a signal supplied via a wired communication path.
  • timing extraction device of the present invention for example, the control of the division ratio setting by the target frequency ratio setting unit 44 and the division ratio calculation unit 45 built in the control unit 4 shown in FIG. It goes without saying that the timing information may be extracted by performing the above. Industrial applicability
  • the frequency of the reproduction signal (reproduction rate) and the frequency of the output clock frequency of the clock generation unit (frequency synthesizer).
  • the ratio is also useful as an information reproduction apparatus that extracts timing information, such as a timing extraction apparatus for an optical disc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、周波数比率算出部２は、再生信号の特定パターンとその出現間隔を利用して、再生信号の周波数と周波数シンセサイザ６の出力クロックの周波数との周波数比率を求める。制御部４は、前記周波数比率算出部２で算出された周波数比率が設定値となるように、周波数シンセサイザ６の分周率を制御する。従って、周波数シンセサイザ６の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジタル回路を高速に動作させる必要がない。従って、信号の再生周波数（再生レート）が時間的に変化する場合であっても、固定クロックを間引く割合が一定となるので、消費電力が低減される。

Description

明 細 書
タイミング抽出装置、並びにこれを用いた情報再生装置及び DVD装置 技術分野
[0001] 本発明は、光ディスクなどの記録媒体力 読み出された再生信号から、その信号に 含まれるタイミング情報を抽出するタイミング抽出装置に関する。
背景技術
[0002] 従来、光ディスク再生装置等で用いられるタイミング抽出装置は、例えば特許文献 1に示されるフィードバック型タイミング抽出装置がある。このフィードバック型タイミン グ抽出装置は、図 20に示すブロック構成のように、入力される再生信号を AZD変換 器 1によって量子化し、量子化されたデータをもとにオフセット補正部 8を経て位相周 波数比較器 13において周波数誤差及び位相誤差を算出し、得られたデジタル補正 量をループフィルタ 14を経て DZA変換器（図示せず)でアナログ値に変換し、 VCO (電圧制御発振器） 15の発振周波数を制御するように構成されている。このようなフィ ードバック型の制御を行うことにより、 AZD変 1やデジタル部 8、 13、 14を駆動 するクロックと再生信号との同期を図るようになされている。データの復号に関しては 、クロックと量子化されたデータとの同期がとれたので、この量子化データをもとに復 号処理を行うことが可能である。
[0003] これに対し、固定レートで動作する周波数シンセサイザを用いたフィードフォワード 型のタイミング抽出回路についても、特許文献 2により検討がなされている。図 21に フィードフォワード型タイミング抽出装置のブロック構成を示す。このフィードフォヮ一 ド方式では、一定周期（固定レート）のクロックを生成出力する一定クロック発振器 18 の固定レートクロックで再生信号を量子化する AZD変 を用い、この AZD変 で量子化されたデジタルデータ系列と前記固定レートクロックとをもとに同期ク ロック演算回路 17で同期クロックのエッジ位置を推定して、補間回路 16で量子化デ ータの補間処理を行うと共に、前記固定レートクロックを間引いて擬似的に同期した クロック Data CLKを生成して、この補間処理後の量子化データと擬似同期クロック Data CLKとを用いて復号処理を行う。 [0004] ここで、前記特許文献 1に記載の従来のフィードバック型の構成では、高速再生が 必要な場合には、デジタル回路にはタイミング補償のためのパイプラインレジスタが 必要となるため、クロックレイテンシが増加する。このため、フィードバック型の構成で はループの安定性が損なわれ易 、と 、う課題がある。
[0005] これに対し、フィードフォワード型の制御は、量子化したデータ系列力も補正量を算 出して、既に量子化されたデータ系列に対して補正処理を施す方式であるので、クロ ックレイテンシの影響を受けない利点があり、従って、高速再生に適している。
特許文献 1：特開 2002— 8315号公報
特許文献 2 :特開平 8— 161829号公報
発明の開示
発明が解決しょうとする課題
[0006] ところで、このフィードフォワード型のタイミング抽出装置では、常に固定レートで動 作するクロック（通常このクロック生成には周波数シンセサイザ等が使用される）が必 要であり、このクロックの周波数は、再生信号の再生周波数 (再生レート）に対してォ 一バーサンプルになっていることが前提となる。従って、ー且再生信号の再生周波数
(再生レート）が決定すると、固定レートで動作するクロックが、それよりも高い周波数 となるように設定しておく必要がある。従って、再生周波数 (再生レート）が時間的に 変化するような場合、再生周波数 (再生レート)の最大値より高い周波数に固定レート クロックは設定される。このため、再生周波数 (再生レート）が低い状態では、必要以 上にオーバーサンプルすることとなり、システム的に考えた場合、消費電力の増加を 招くこととなる。図 22に、再生速度が連続的に変化する場合の、図 21における固定 CLKと Data CLKの関係を示す。再生速度が速い場合は固定クロックを間引くタイ ミング間隔が狭くなる一方、再生速度が遅い場合には、固定クロックを間引く間隔が 広くなるため、必要以上にデジタル回路を高速に動作させることとなり、消費電力が 増大する。更には、 AZD変 の出力段に一定クロックで動作するデジタル型の波 形等化器を接続する場合、再生レートに応じて波形等化器の係数等の設定を変更 する必要があるため、制御が複雑になるという課題も生じる。
[0007] 本発明は、前記従来の問題点に鑑み、その目的は、再生信号からタイミング情報を 抽出するフィードフォワード型のタイミング抽出装置において、再生周波数 (再生レー ト）が時間的に変化する場合であっても、固定クロックを間引く割合を一定として、消 費電力の最適化を図ると共に、 AZD変^^の出力段に一定クロックで動作するデ ジタル型の波形等化器を接続する場合での制御の簡易化を図ることを可能とする。 課題を解決するための手段
[0008] 前記目的を達成するため、本発明では、再生信号からタイミング情報を抽出するフ イードフォワード型のタイミング抽出装置において、クロック生成部の出力クロックと再 生信号の再生周波数 (再生レート）の周波数比率が一定となるように前記クロック生 成部の分周率を調整する。
[0009] すなわち、本発明のタイミング抽出装置は、再生信号から、データとそのデータの 記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、設 定される分周率に応じたクロックを生成して出力するクロック生成部と、前記クロック生 成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、前 記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又 はその両方を前記クロック生成部の出力クロックに基づ 、て計測し、その計測値をも とに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周 波数比率を算出する周波数比率算出部と、前記量子化手段の量子化信号に対する 前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、前 記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出さ れた位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生 周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部 と、前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部 の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記 録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生 成部とを備えることを特徴とする。
[0010] 本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート 信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率 が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前 記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率 が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
[0011] 本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート 信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率 が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前 記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位 相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前 記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
[0012] 本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート 信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率 が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前 記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周 波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とす る。
[0013] 本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート 信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率 が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前 記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波 数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周 率を更新することを特徴とする。
[0014] 本発明は、前記タイミング抽出装置において、再生処理が開始した後、前記擬似 同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含ま れる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較 し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック 生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備え たことを特徴とする。
[0015] 本発明は、前記タイミング抽出装置において、再生処理のスタート信号又はリスタ ート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比 率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前 記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された 値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えたことを特 徴とする。
[0016] 本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート 信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周 波数が予め設定された周波数を下回らな 、ように、前記クロック生成部の分周率を設 定することを特徴とする。
[0017] 本発明は、前記タイミング抽出装置において、前記制御部は、前記位相補正量算 出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率と を用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出 して、前記擬似同期クロック生成部に出力することを特徴とする。
[0018] 本発明は、前記タイミング抽出装置において、前記量子化手段の出力系列を「0」と 「1」で 2値化した場合、前記特定パターンの「0」と「1」の連続する比率は、前記記録 データが記録されてぃる媒体が0¥0—1^01^71^^[の場合14 :4又は4 : 14、 CD の場合は 11 : 11、 Blu—rayの場合は 2： 9： 9又は 9： 9： 2の比率であることを特徴とす る。
[0019] 本発明は、前記タイミング抽出装置において、前記量子化手段の出力系列の前記 特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録 データが記録されている媒体が DVD— ROMZRAMの場合 1488、 CDの場合は 5 88、 Blu—rayの場合は 1932であることを特徴とする。
[0020] 本発明は、前記タイミング抽出装置において、前記量子化手段の出力には、前記 量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接 続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段 の出力の代わりに、前記オフセット補正手段の出力を用いて動作することを特徴とす る。
[0021] 本発明は、前記タイミング抽出装置において、前記量子化手段の出力には、前記 量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う 波形等化手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は 、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作する ことを特徴とする。
[0022] 本発明は、前記タイミング抽出装置において、前記量子化手段の入力には、前記 再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、前 記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタ の等化特性又は遮断特性を変化させることを特徴とする。
[0023] 本発明は、前記タイミング抽出装置において、前記制御部の出力である前記クロッ ク生成部の分周率は、整数部と小数部からなり、前記クロック生成部は、分数分周制 御を行うことが可能な周波数シンセサイザであることを特徴とする。
[0024] 本発明の情報再生装置は、前記タイミング抽出装置と、前記タイミング抽出装置に 含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含ま れる量子化手段の出力から前記データを復号する信号処理回路とを有することを特 徴とする。
[0025] 本発明の DVD装置は、前記タイミング抽出装置と、前記タイミング抽出装置に含ま れる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる 量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴と する。
[0026] 本発明は、前記タイミング抽出装置において、前記再生信号は、無線の通信路、光 ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給されることを特徴とす る。
[0027] 本発明は、前記タイミング抽出装置において、前記再生信号は、 DVDディスク、 C Dディスク又は Blu— rayディスクを含む光ディスクカゝら供給されることを特徴とする。
[0028] 以上により、本発明では、再生信号力 タイミング情報を抽出するフィードフォワード 型のタイミング抽出装置において、周波数比率算出部は、量子化手段の出力系列に 含まれる特定パターン、又は特定パターンの出現間隔、又はその両方をクロック生成 部の出力クロックに基づいて計測して、再生信号の再生周波数 (再生レート）とクロッ ク生成部の出力クロックの周波数比率とを算出する。そして、制御部は、クロック生成 部に設定する分周率に関しては、前記算出された周波数比率に応じて、例えばこの 算出された周波数比率が予め設定した周波数比率になるように、クロック生成部の分 周率を更新する。従って、信号の再生速度が速く又は遅く変化しても、再生信号の周 波数とクロック生成部の出力クロックの周波数とは常に一定の周波数比率に保持され るので、クロック生成部の出力クロックの間引き間隔を一定又は一定範囲内に設定す ることが可能となり、その結果、従来のように信号の再生速度の変化を考慮してクロッ ク生成部の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジ タル回路を高速に動作させる必要がなぐ消費電力は低減される。
[0029] しカゝも、 AZD変換器の出力段にデジタル型の波形等化器を接続する場合にも、そ のデジタル型波形等化器の係数制御を一旦決定すれば、再生信号の周波数が変 化しても波形等化器の周波数特性はほぼ同一であるので、制御が非常に簡素化さ れる。
発明の効果
[0030] 以上説明したように、本発明のタイミング抽出装置によれば、再生信号からタイミン グ情報を抽出するフィードフォワード型において、再生信号の再生周波数 (再生レー ト）とクロック生成部の出力クロックの周波数との周波数比率を所望の一定値又は予 め設定された範囲内の値となるように制御したので、システムの消費電力を最適化で きると共に、制御の簡易化を図ることが可能なタイミング抽出装置を提供することが可 能である。
図面の簡単な説明
[0031] [図 1]図 1は本発明の第 1の実施形態におけるタイミング抽出装置のブロック図である
[図 2]図 2は DVDのデータフォーマットを示す図である。
[図 3]図 3は図 1における周波数比率算出部 2の構成図である。
[図 4]図 4は図 1における周波数比率算出部 2の別の構成図である。
[図 5]図 5はチャネルビット周期で規格ィ匕した周波数シンセサイザ 6の出力クロックの 位相状態を示す図である。
[図 6]図 6は位相補正部 3の補正量と AZD変換器 1の出力サンプルの関係を示す図 である。
[図 7]図 7は図 1における制御部 4の構成図である。
[図 8]図 8は図 7における平滑ィ匕フィルタ 42の構成図である。
[図 9]図 9は図 7における制御部の動作プロセスを示す図である。
[図 10]図 10は擬は似同期クロック生成部 5の構成図である。
[図 11]図 11は擬似同期クロック生成部 5のタイミングチャートを示す図である。
[図 12]図 12は図 1における周波数シンセサイザ 6の構成例を示す図である。
[図 13]図 13は図 1におけるタイミング抽出装置のタイミングチャートを示す図である。
[図 14]図 14は図 1に示すタイミング抽出装置の変形例を示すブロック図である。
[図 15]図 15は図 1に示すタイミング抽出装置の他の変形例を示すブロック図である。
[図 16]図 16は図 1に示すタイミング抽出装置の別の変形例を示すブロック図である。
[図 17]図 17は図 1に示すタイミング抽出装置の更に他の変形例を示すブロック図で ある。
[図 18]図 18は図 1に示すタイミング抽出装置の更に別の変形例を示すブロック図で ある。
圆 19]図 19は図 1に示すタイミング抽出装置を備えた情報再生装置の全体概略構 成を示すブロック図である。
[図 20]図 20は光ディスク再生装置等で用いられる従来のフィードバック型タイミング 抽出装置の構成を示すブロック図である。
[図 21]図 21は光ディスク再生装置等で用いられる従来のフィードフォワード型タイミン 抽出装置の構成を示すブロック図である。
[図 22]図 22は図 21の回路のタイミングチャートを示す図である。
符号の説明
1 AZD変換器 (量子化手段）
2、 2a、 2b 周波数比率算出部
3 位相補正量算出部
4 制御部
5 擬似同期クロック生成部 周波数シンセサイザ (クロック生成部）
オフセット補正部
情報記録部
情報読み出し部
タイミング抽出装置を組み込んだ LSI
、 61 位相周波数比較器
、 63 ループフィルタ
発振器
補間回路
同期クロック演算回路
一定クロック発振器
シンクマーク検出器
除算器
、 25 設定値
シンクマーク間隔カウンタ
周波数比率ロック検出器
平滑化フィルタ
、 425 加算器
ターゲット周波数比率設定部
分周率算出部
エッジ生成回路
AND回路
チャージポンプ
VCO
分周器
ノ レススヮローカウンタ
Δ Σ変調器
、 72 スタート Zリスタート生成部（リスタート信号生成部) 91 波形等化器
92 アナログフィルタ
421 セレクタ
422、 423 乗算器
424 積分器
発明を実施するための最良の形態
[0033] 以下、本発明の実施形態に関して図面を参照して詳細に説明する。
[0034] (実施形態 1)
図 1は、本発明のタイミング抽出装置の第 1の実施形態を示したブロック図である。 本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されて 、るデ ータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タ イミングとを抽出する情報再生装置における例を示している。図 1において、 1は AZ D変換器、 2は周波数比率算出部、 3は位相補正量算出部、 4は制御部、 5は擬似同 期クロック生成部、 6は周波数シンセサイザ (クロック生成部）である。以下各ブロック に関して、その詳細動作について説明する。
[0035] AZD変 は入力される再生信号に関し、周波数シンセサイザ 6の出力クロック に基づ!/、てサンプリングを行 、、量子化して出力する。
[0036] 周波数比率算出部 2は、 AZD変換器 (量子化手段） 1の出力系列の中力 特定パ ターン、又は特定パターンの出現間隔、又はその両方を周波数シンセサイザ 6の出 カクロックに基づいて計測し、その計測値をもとに再生信号の再生周波数 (再生レー ト）と周波数シンセサイザ 6の出力クロックとの周波数比率を算出する。特定パターン としては、例えば再生信号が DVDや CDの場合にはシンクマークが用いられる。
[0037] 図 2に DVD— ROMのデータフォーマットを示す。 DVD— ROMは、 ECCブロック（ Error Correction Coding Block)で構成される。 1ECCブロックは 16セクタ力ら なり、 1セクタは 26フレームから構成される。 1フレームは 1488チャネルビットのデー タで構成され、そのヘッダ部分にはシンクマークが挿入されている。このシンクマーク は、予め決められたビット間隔からなる特定パターンであり、例えば DVD— ROMの 場合には、連続する 14チャネルビットの「1」と連続する 4チャネルビットの「0」、又は 連続する 14チャネルビットの「0」と連続する 4チャネルビットの「1」で構成される。この 時、シンクマークは 1488チャネルビット毎に出現する。尚、シンクマークは、 CDの場 合には、連続する 11チャネルビットの「0」と連続する 11チャネルビットの「1」、又はそ の逆の組み合わせであり、 588チャネルビット毎に出現する。 Blu— rayにおけるシン クマークは、連続する 2チャネルビットの「0」と連続する 9チャネルビットの「1」と連続 する 9チャネルビットの「0」、又はその逆の組み合わせであり、 1932チャネルビット毎 に出現する。このようなシンクマークはユーザデータ中には出現しないパターンであ る。従って、このシンクマークを利用することで、再生信号の再生周波数 (再生レート） と周波数シンセサイザの周波数比率を算出することができる。
[0038] 例えば、図 3では、シンクマーク検出器 21、除算器 22、シンクマーク設定値 23とで 周波数比率算出部 2を構成している。シンクマーク検出器 21は AZD変 の出 力系列の中からシンクマークを検出する。但し、本構成では必ずしも AZD変 1 はチャネルビット周期で動作しているわけではないので、 AZD変換器 1の出力系列 を 2値ィ匕し、その状態遷移間隔をもとにシンクマークの検出を行う必要がある。例えば 、 DVD— ROMの場合は状態遷移の間隔の比率が 14 :4 (7 : 2)に比例した間隔とな る場合に、シンクマークが検出できたとすれば良い。このシンクマーク検出に関して は、マージンを持たせた設定にしても良い。このように周波数シンセサイザ 6の出カク ロックで計測したシンクマークとチャネルビット周期でカウントしたシンクマーク（14T +4T:Tはチャネルビット周期）の比を求めることで、再生信号の再生周波数 (再生レ ート）と周波数シンセサイザの周波数比率 (又は周期比率)を算出することができる。
[0039] 周波数比率算出部 3の別の構成としては図 4が考えられる。図 4において、 21はシ ンクマーク検出器、 24はシンクマーク間隔カウンタ、 22は除算器、 25はシンクマーク 間隔設定値である。図 3の方式と異なり、この構成では、シンクマーク検出器 21で検 出した 2つの連続するシンクマークの間隔を、周波数シンセサイザ 6の出力クロックを 用いてカウントした計測値 (シンクマーク間隔カウンタ 24の出力）を利用して、周波数 比率（又は周期比率）を算出する。シンクマークは、 DVD— ROMの場合 1488チヤ ネルビット毎に出現するので、これらを利用することで、より精度の高い周波数比率（ 又は周期比率)を算出することができる。 [0040] このように再生信号の再生周波数 (再生レート）と周波数シンセサイザ 6の出力クロ ックの周波数比率 (又は周期比率)が算出できれば、再生周期に対する周波数シン セサイザ 6の周期比率が算出できるので、擬似同期クロック生成部 5にて、周波数シ ンセサイザ 6の出力クロックを間引くタイミングが算出できる。尚、間引くタイミングに関 しては、再生信号のジッタや周波数変動を考慮して位相補正量算出部 3の出力結果 を反映させる必要がある。
[0041] 図 5に再生信号のチャネルクロックと周波数シンセサイザ 6の出力クロックのタイミン グチャートを示す。図 5では基準エッジを合わせており、再生信号の再生周波数 (再 生レート）に対して、周波数シンセサイザ 6の出力クロックの周波数は 2. 5倍としてい る。図 5に示すとおり、再生信号の再生周期を 1とした場合、周波数シンセサイザ 6の 出力クロックの位相状態は、 0. 4、 0. 8、 0. 2 (実際は 1. 2となるが、再生信号のチヤ ネルビット周期を基準とすると 1. 2- 1 = 0. 2となる）となる。実際のシステムでは、周 波数シンセサイザ 6の出力クロックのエッジは基準点と一致しない場合がほとんどで あるので、位相補正を行う必要がある。位相誤差に関しては、図 6に示すように、基準 値力 再生信号のゼロクロスポイントまでの位相誤差値 perrを算出すれば良 、。図 6 において、再生信号の再生周波数 (再生レート）と周波数シンセサイザ 6の出力クロッ クの周波数との比率が判って 、るので、再生信号のゼロクロスポイント前後の 2つの サンプル値の位相 θ 1, Θ 2は算出可能である。また、これ等の位相 0 1、 0 2での電 圧値 VI、 V2は、 AZD変 の出力結果であるので、こちらも既知である。よって 、位相誤差値 perrは、
[0042] [数 1] perr二 (式 1)
Figure imgf000014_0001
[0043] となる（但し、 θ 2 > θ D oこの位相誤差値 perrは、再生信号の再生周期を 1として規 格ィ匕された値で表現される。尚、位相誤差値 perrに関しては、他の算出手法を用い ても良い。このように位相補正量算出部 3は、周波数シンセサイザ 6の出力クロックと 再生信号の間の位相補正量の算出を行う。
[0044] 制御部 4は、周波数比率算出部 2の出力と位相補正量算出部 3の出力とを入力とし 、 2つの制御信号を生成する。 1つ目は、周波数シンセサイザ 6の分周率である。 2つ 目は、擬似同期クロック生成部へ出力する再生信号の再生周期に対する周波数シン セサイザ 6の出力クロックの周期である。この周期は、チャネルビット周期を 1とした場 合、現在の周波数シンセサイザ 6の出力クロックの周期がいくつになるかを示す値で ある。図 7に制御部 4の構成例を示す。図 7の構成では、周波数比率ロック検出器 41 は、スタート Zリスタート信号が入力された後に周波数比率が定常になったか否かを 検出する。このスタート/リスタート信号はシステムコントローラ（図示しない）から出力 される制御信号である。平滑ィ匕フィルタ 42は、位相補正量を平滑化する平滑化フィ ルタである。
[0045] 前記平滑ィ匕フィルタ 42の構成としては、例えば図 8に示すような比例演算を行う部 分と、積分演算を行う部分力 なる構成が考えられる。図 8において、周波数ロック検 出がなされる前は、セレクタ 421の出力が 0となると共に、積分器も 0にリセットされ、こ のブロックの出力は 0となる。周波数ロック検出後、位相補正量は比例項と積分項に 分けて演算がなされる。比例項に関しては、乗算器 422によってゲイン Gp倍される。 積分項に関しては、乗算器 423によって Gi倍した後に積分器 424によって積分演算 がなされる。各項は、加算器 425によって加算処理が施され、平滑ィ匕フィルタ 42の出 力として次段に接続される加算器 43に出力される。
[0046] そして、図 7に示した制御部 4において、加算器 43は、前記周波数比率算出部 2か らの周波数比率と、前記平滑ィ匕フィルタ 42の出力とを加算し、現在の周波数シンセ サイザ 6の出力クロックの周期（チャネルビット周期を 1として規格ィ匕した値)を出力す る。ターゲット周波数比率設定部 44には、周波数シンセサイザ 6の出力クロックの周 波数と再生信号の再生周波数のターゲットとなる周波数比率が設定されており、この ターゲット周波数比率は、周波数シンセサイザ 6の出力クロックの周波数が予め設定 された周波数を常に下回らないように考慮して予め設定される。分周率算出部 45は 、前記周波数比率算出部 2で算出された周波数比率の情報と、前記ターゲット周波 数比率設定部 44のターゲット周波数比率とをもとに、周波数シンセサイザ 6の分周率 を算出する。図 9は、この分周率算出に関する制御部 4の動作プロセスを示す。「周 波数比率算出結果がターゲット周波数比率となるように分周率を計算」というプロセス に関しては、現在の周波数比率が N l ( = (現在の周波数シンセサイザ 6の周波数 Z 再生レート））、この時の周波数シンセサイザ 6の分周率が DIV1、目標とする周波数 比率が N2、この時の周波数シンセサイザ 6の分周率が DIV2であるとすると、
[0047] [数 2]
Nl X DIV\ = N2 DIV2 (式 2)
[0048] [数 3] ： Μ χ顯 ―…
N2
[0049] となるので、周波数シンセサイザ 6の分周率を式 3で設定すると良い。尚、図 9では、 周波数比率ロック検出がなされた後、加算器 43の出力変動をもとに分周率を再設定 するようにしている力 平滑ィ匕フィルタ 42の出力変動のみ、又は周波数比率の変動 のみを用いて、周波数シンセサイザ 6の分周率を再算出することでも、同様の効果が 得られる。また、この変動に関しては、予め設定した閾値を超えた場合にのみ、分周 率を再設定するように制御しても良 ヽ。
[0050] 擬似同期クロック生成部 5の構成を図 10に示す。制御部 4の出力であるシンセの周 期はエッジ生成回路 51に入力さる。 AND回路 52はエッジ生成回路と周波数シンセ サイザ 6の出力クロックとの AND演算を行い、その結果をデータクロックとして出力す る。エッジ生成回路 51は入力されるシンセ周期の modi演算を行う。具体的には、入 力されるシンセ周期の蓄積処理を行い、その際に、演算結果が「1」を超える場合は、 「1」を減算したものを蓄積結果とする。例えば、図 1 1に示す例では、周波数シンセサ ィザの周波数と再生レートの周波数比率が 1. 33 (再生レートの周期を 1として、周期 比率に換算すると 0. 75)の場合を示している。この場合、シンセ周期は一定値 0. 75 である。従って、エッジ生成回路 51は、周波数シンセサイザ 6の出力クロックに同期し て、 0. 75の蓄積処理を行う。この場合、蓄積するだけでは 0、 0. 75、 1. 5、…となる 毎回 modi演算を行うので、 modi演算結果である Phaseは 0、 0. 75、 0. 5 ( 1. 5は 1を超えるので 1. 5から 1を減算した結果が modi演算結果となる）、…となる。ェ ッジ出力は modi演算を行った際に、減算処理を行った場合 HIとなる。 Data CLK はこのエッジ出力と周波数シンセサイザ 6の出力クロックの AND演算を行った結果で ある。
[0051] 次に、周波数シンセサイザ 6の構成例を図 12に示す。ここでは、分数分周型の周 波数シンセサイザを示している。 61はリファレンス信号と周波数シンセサイザの出力 クロックを変調した信号の位相 Z周波数を比較する位相周波数比較器、 62はチヤ一 ジポンプ、 63はループフィルタ、 64は VCO、 65は VC064の出力を NZN+ 1分周 する分周器、 66はパルススヮローカウンタ、 67は Δ∑変調器である。このような構成 を用いることで、周波数シンセサイザの出力クロック周波数を、入力される分周率 (整 数部と分数部力もなる）に応じた値に設定することが可能である。
[0052] 尚、本実施形態では、クロック生成部として、分数分周型の周波数シンセサイザを 用いて説明したが、代わりに、発振器と分周器と変調器力もなるクロック生成部を用 いても、同様の効果を得ることが可能である。この場合、分周器の分周率は、入力さ れる分周率に応じて、変調器が生成する変調信号を使用する。変調器としては Δ∑ 変調器が一般的である。
[0053] 再生信号の再生周波数 (再生レート）が変化する場合の本方式のタイミング抽出装 置のタイミングチャートを図 13に示す。このように周波数シンセサイザ 6の分周率を再 生信号の再生周波数 (再生レート）に応じて、再生信号の再生周波数 (再生レート）と 周波数シンセサイザ 6の周波数比率を一定 (又は一定範囲内）に制御することにより 、周波数シンセサイザ 6の出力クロックに対する Data CLKの間引き間隔を一定 (又 は一定範囲内）に設定することが可能である。
[0054] 図 14〜図 18は、本発明のタイミング抽出装置の第 1の実施形態の変形例を示すブ ロック図である。
[0055] 図 14では、図 1に示したタイミング抽出装置において、コントローラ（図示せず)から 入力されるスタート Zリスタート信号を直接入力せず、スタート Zリスタート生成部（リ スタート信号生成部） 71を介してスタート Zリスタート信号を生成している。スタート Z リスタート信号生成部 71は、制御部 4から出力される周波数比率ロック検出信号が検 出された後、 AZD変換器 1の出力系列を Data CLKでリサンプルし、シンクマーク 又はシンクマークの出現間隔が同期クロックで計測した場合の理想値と等しくて正常 に検出できているカゝ否かを確認し、予め設定された回数連続して、予め設定した値を 超えて 、た場合は、周波数シンセサイザ 6の分周率を再設定するようにスタート Zリス タート信号を生成する。
[0056] 図 15では、図 1に示したタイミング抽出装置において、コントローラ（図示せず)から 入力される再生処理のスタート Zリスタート信号をスタート Zリスタート生成部 72に入 力し、このスタート Zリスタート生成部 72を介してスタート Zリスタート信号を生成して いる。前記スタート Zリスタート信号生成部 72は、制御部 4から出力される周波数比 率ロック検出信号が検出された後、 AZD変 の出力系列を周波数シンセサイザ 6の出力クロックでサンプルし、シンクマーク、又はシンクマークの出現間隔が正常に 検出できている力否かを確認し、予め設定された回数連続して、予め設定された値を 超えて 、た場合は、周波数シンセサイザ 6の分周率を再設定するようにスタート Zリス タート信号を生成するものである。
[0057] 尚、図 14及び図 15に示したスタート Zリスタート生成部 71、 72は、周波数比率算 出部 2の周波数比率が予め設定された回数連続して予め設定された値を超えたとき に、リスタート信号を生成するように構成しても良い。
[0058] 図 16では、図 1に示したタイミング抽出装置に対し、更に AZD変 の出力段 にオフセット補正部 8を接続し、再生信号のオフセット補正後にタイミング抽出演算を 行う構成としている。
[0059] 図 17では、図 1に示したタイミング抽出装置に対し、更に AZD変翻1の出力段 にデジタル型波形等化器 91を接続し、再生信号の波形等化処理をデジタル領域で 行った後にタイミング抽出演算を行う構成としている。本構成では、再生信号の再生 周波数 (再生レート）と周波数シンセサイザ 6の出力クロックの周波数比率が常に一定 又は一定範囲内となるように制御を行うので、ー且、デジタル型波形等化器 91の係 数制御を決定したら、再生レートが変化しても周波数特性はほぼ同一であるので、制 御が非常に簡素化できる。
[0060] 図 18では、図 1に示したタイミング抽出装置に対し、更に AZD変翻1の前段に アナログフィルタ 92を接続し、再生信号の波形等化処理又は高域雑音除去処理を アナログ領域で行った後に、タイミング抽出演算を行う構成としている。再生信号の 再生周波数 (再生レート）が変化する場合、アナログフィルタ 92のフィルタ特性は、そ の変化に合わせて特性を調整する必要がある。本構成では、制御部 4が出力する周 波数シンセサイザ 6の分周率に応じてアナログフィルタ 92の等化特性、又は遮断特 性を調整できる構成としているので、制御が非常に簡素化できる。
[0061] 図 19は、本タイミング抽出装置を内蔵する LSI12を含んだ情報再生装置の全体概 略構成を示すブロック図である。 DVD再生装置等に当てはめて説明すると、情報記 録部 10は記録媒体 (DVDメディア)であり、情報読み出し部 11はその記録媒体から 記録データを読み出すピックアップであり、 LSI12は前記ピックアップに読み出され た再生信号波形を用いて波形等化、誤り訂正及びデータ復調などを行う信号処理回 路（図示せず)を含む。この LSI12が出力する復号データと擬似同期クロックとを用い て、情報の表示や音声への変換を行う。
[0062] 尚、前記の説明では、 DVD等の記録媒体からの再生信号に含まれるタイミング情 報を抽出する例を説明したが、無線の通信路ゃ、光ファイバ、同軸ケーブル、電力線 路などの有線の通信経路を経て供給される信号に含まれるタイミング情報を抽出す る場合にも、本発明を適用することができる。
[0063] また、本発明のタイミング抽出装置では、例えば図 7に示した制御部 4に内蔵される ターゲット周波数比率設定部 44及び分周率算出部 45での分周率設定の制御をソフ トウエアで行ってタイミング情報を抽出するようい構成しても良いのは勿論である。 産業上の利用可能性
[0064] 以上説明したように、本発明では、フィードフォワード型のタイミング抽出装置にお V、て、再生信号の再生周波数 (再生レート）とクロック生成部 (周波数シンセサイザ)の 出力クロックの周波数の周波数比率が所望の値 (一定値、又は予め設定された範囲 内の値）となるように制御する事で、システムの消費電力の最適化、また制御の簡易 化を図ることが可能となる。従って、再生信号力もタイミング情報を抽出するような情 報再生装置、例えば光ディスク用のタイミング抽出装置等として有用である。

Claims

請求の範囲
[1] 再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置に おけるタイミング抽出装置において、
設定される分周率に応じたクロックを生成して出力するクロック生成部と、 前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量 子化手段と、
前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、 又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値を もとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との 周波数比率を算出する周波数比率算出部と、
前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相 補正値を算出する位相補正量算出部と、
前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出 された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生 周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部 と、
前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の 出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録 データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成 部とを備える
ことを特徴とするタイミング抽出装置。
[2] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率 算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率 を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率 算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新する ことを特徴とするタイミング抽出装置。
[3] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率 算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率 を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を 超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算 出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新 する
ことを特徴とするタイミング抽出装置。
[4] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率 算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率 を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周 波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更 新する
ことを特徴とするタイミング抽出装置。
[5] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率 算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率 を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を 超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前 記クロック生成部の分周率を更新する
ことを特徴とするタイミング抽出装置。
[6] 前記請求項 1記載のタイミング抽出装置において、
再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、 前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロ ックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定され た値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を 生成するリスタート信号生成部を備えた
ことを特徴とするタイミング抽出装置。
[7] 前記請求項 1記載のタイミング抽出装置において、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、 前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック 生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定 された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリス タート信号生成部を備えた
ことを特徴とするタイミング抽出装置。
[8] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成 部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック 生成部の分周率を設定する
ことを特徴とするタイミング抽出装置。
[9] 前記請求項 1記載のタイミング抽出装置において、
前記制御部は、
前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算 出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成 部の再生周期を算出して、前記擬似同期クロック生成部に出力する
ことを特徴とするタイミング抽出装置。
[10] 前記請求項 1記載のタイミング抽出装置において、
前記量子化手段の出力系列を「0」と「1」で 2値ィ匕した場合、前記特定パターンの「 0」と「1」の連続する比率は、前記記録データが記録されている媒体が DVD— ROM ZRAMの場合 14： 4又は 4： 14、 CDの場合は 11 : 11、 Blu—rayの場合は 2： 9： 9又 は 9 : 9 : 2の比率である ことを特徴とするタイミング抽出装置。
[11] 前記請求項 1記載のタイミング抽出装置において、
前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の 再生レートで計測した場合、前記記録データが記録されて 、る媒体が DVD— ROM ZRAMの場合 1488、 CDの場合は 588、 Blu— rayの場合は 1932である
ことを特徴とするタイミング抽出装置。
[12] 前記請求項 1記載のタイミング抽出装置において、
前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正 するためのオフセット補正手段が接続され、
前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力 の代わりに、前記オフセット補正手段の出力を用いて動作する
ことを特徴とするタイミング抽出装置。
[13] 前記請求項 1記載のタイミング抽出装置において、
前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生 成部の出力クロックに基づいて行う波形等化手段が接続され、
前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力 の代わりに、前記波形等化手段の出力を用いて動作する
ことを特徴とするタイミング抽出装置。
[14] 前記請求項 1記載のタイミング抽出装置において、
前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理 を行うアナログフィルタが接続され、
前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィ ルタの等化特性又は遮断特性を変化させる
ことを特徴とするタイミング抽出装置。
[15] 前記請求項 1記載のタイミング抽出装置において、
前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部力 なり 前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザであ る
ことを特徴とするタイミング抽出装置。
[16] 前記請求項 1記載のタイミング抽出装置と、
前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前 記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号 処理回路とを有する
ことを特徴とする情報再生装置。
[17] 前記請求項 1記載のタイミング抽出装置と、
前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前 記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号 処理回路とを有する
ことを特徴とする DVD装置。
[18] 前記請求項 1記載のタイミング抽出装置において、
前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通 信経路を経て供給される
ことを特徴とするタイミング抽出装置。
[19] 前記請求項 1記載のタイミング抽出装置において、
前記再生信号は、 DVDディスク、 CDディスク又は Blu— rayディスクを含む光ディ スクから供給される
ことを特徴とするタイミング抽出装置。
PCT/JP2006/314171 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 WO2007060765A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006552389A JP4124798B2 (ja) 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-341734 2005-11-28
JP2005341734 2005-11-28

Publications (1)

Publication Number Publication Date
WO2007060765A1 true WO2007060765A1 (ja) 2007-05-31

Family

ID=38067003

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/314171 WO2007060765A1 (ja) 2005-11-28 2006-07-18 タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置

Country Status (3)

Country Link
JP (1) JP4124798B2 (ja)
CN (1) CN101069240A (ja)
WO (1) WO2007060765A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129708A1 (ja) * 2007-04-05 2008-10-30 Panasonic Corporation 再生信号処理装置及び映像表示装置
WO2009004764A1 (ja) * 2007-06-29 2009-01-08 Panasonic Corporation 情報再生信号処理装置
JP2011014223A (ja) * 2009-07-02 2011-01-20 Lsi Corp リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法
US8059510B2 (en) 2006-06-02 2011-11-15 Panasonic Corporation Information reproducing device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638436B2 (en) 2009-09-15 2014-01-28 Hochiki Corporation Smoke sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266602A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd クロック回路及びこれを用いた磁気ディスク装置
JPH08161829A (ja) * 1994-12-01 1996-06-21 Canon Inc デジタル情報再生装置及びデジタルｐｌｌ装置
JPH08203206A (ja) * 1994-11-25 1996-08-09 Sony Corp ディスク再生装置の信号処理回路
WO2000036602A1 (fr) * 1998-12-17 2000-06-22 Matsushita Electric Industrial Co., Ltd. Circuit de synchronisation de phase/stabilisation de frequence
JP2002008315A (ja) * 2000-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002190165A (ja) * 2000-12-19 2002-07-05 Toshiba Corp デジタルデータ再生装置及びデジタルデータ再生方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266602A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd クロック回路及びこれを用いた磁気ディスク装置
JPH08203206A (ja) * 1994-11-25 1996-08-09 Sony Corp ディスク再生装置の信号処理回路
JPH08161829A (ja) * 1994-12-01 1996-06-21 Canon Inc デジタル情報再生装置及びデジタルｐｌｌ装置
WO2000036602A1 (fr) * 1998-12-17 2000-06-22 Matsushita Electric Industrial Co., Ltd. Circuit de synchronisation de phase/stabilisation de frequence
JP2002008315A (ja) * 2000-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2002190165A (ja) * 2000-12-19 2002-07-05 Toshiba Corp デジタルデータ再生装置及びデジタルデータ再生方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059510B2 (en) 2006-06-02 2011-11-15 Panasonic Corporation Information reproducing device
WO2008129708A1 (ja) * 2007-04-05 2008-10-30 Panasonic Corporation 再生信号処理装置及び映像表示装置
JP4837778B2 (ja) * 2007-04-05 2011-12-14 パナソニック株式会社 再生信号処理装置及び映像表示装置
US8098972B2 (en) 2007-04-05 2012-01-17 Panasonic Corporation Reproduced signal processor and video display
WO2009004764A1 (ja) * 2007-06-29 2009-01-08 Panasonic Corporation 情報再生信号処理装置
JP2011014223A (ja) * 2009-07-02 2011-01-20 Lsi Corp リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法

Also Published As

Publication number Publication date
JPWO2007060765A1 (ja) 2009-05-07
JP4124798B2 (ja) 2008-07-23
CN101069240A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
JP4157145B2 (ja) 情報再生装置
US7433286B2 (en) Jitter detection apparatus
JP3596827B2 (ja) ディジタルｐｌｌ回路
JP3129156B2 (ja) 位相検出方法およびその実施装置
JP4630334B2 (ja) タイミング抽出装置及び映像表示装置
WO2007060765A1 (ja) タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置
KR100281951B1 (ko) 데이터 판독 방법, 데이터 판독 장치 및 기록 매체
US20070132518A1 (en) Auto-gain controlled digital phase-locked loop and method thereof
US8098972B2 (en) Reproduced signal processor and video display
JP4232207B2 (ja) 情報再生装置
JP2001357633A (ja) 情報再生装置および情報再生方法
JP2002025202A (ja) クロック抽出回路
US7688687B2 (en) Timing extractor, and information playback apparatus and DVD device using the timing extractor
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
JP2003187533A (ja) 期待値生成ユニット及びデータ再生装置
WO2005027122A1 (ja) 位相誤差検出回路及び同期クロック抽出回路
JP2004326952A (ja) 情報記憶再生装置
JP2000182335A (ja) Ｐｌｌ回路及びそれを備えた光ディスク装置
JP4528834B2 (ja) 再生信号処理装置及び映像表示装置
US20100066722A1 (en) Information reproduction appartus and video display apparatus
JP2001319427A (ja) 情報再生装置
JP3576675B2 (ja) 再生装置
KR20050061335A (ko) Ｐｌｌ 회로 및 그것을 이용한 광 디스크 장치
JPH09331256A (ja) 半導体集積回路装置及び信号処理方法
JP2000163889A (ja) クロック再生装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006552389

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11667299

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680001334.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06781186

Country of ref document: EP

Kind code of ref document: A1