JPWO2007060765A1 - タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 - Google Patents
タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 Download PDFInfo
- Publication number
- JPWO2007060765A1 JPWO2007060765A1 JP2006552389A JP2006552389A JPWO2007060765A1 JP WO2007060765 A1 JPWO2007060765 A1 JP WO2007060765A1 JP 2006552389 A JP2006552389 A JP 2006552389A JP 2006552389 A JP2006552389 A JP 2006552389A JP WO2007060765 A1 JPWO2007060765 A1 JP WO2007060765A1
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- extraction device
- clock
- output
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 claims abstract description 157
- 238000004364 calculation method Methods 0.000 claims abstract description 128
- 239000000284 extract Substances 0.000 claims abstract description 18
- 238000012937 correction Methods 0.000 claims description 82
- 238000013139 quantization Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 31
- 230000001360 synchronised effect Effects 0.000 claims description 25
- 238000009499 grossing Methods 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 10
- 239000013307 optical fiber Substances 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 44
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 10
- 101150110972 ME1 gene Proteins 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、周波数比率算出部２は、再生信号の特定パターンとその出現間隔を利用して、再生信号の周波数と周波数シンセサイザ６の出力クロックの周波数との周波数比率を求める。制御部４は、前記周波数比率算出部２で算出された周波数比率が設定値となるように、周波数シンセサイザ６の分周率を制御する。従って、周波数シンセサイザ６の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジタル回路を高速に動作させる必要がない。従って、信号の再生周波数（再生レート）が時間的に変化する場合であっても、固定クロックを間引く割合が一定となるので、消費電力が低減される。
Description
本発明は、光ディスクなどの記録媒体から読み出された再生信号から、その信号に含まれるタイミング情報を抽出するタイミング抽出装置に関する。
従来、光ディスク再生装置等で用いられるタイミング抽出装置は、例えば特許文献１に示されるフィードバック型タイミング抽出装置がある。このフィードバック型タイミング抽出装置は、図２０に示すブロック構成のように、入力される再生信号をＡ／Ｄ変換器１によって量子化し、量子化されたデータをもとにオフセット補正部８を経て位相周波数比較器１３において周波数誤差及び位相誤差を算出し、得られたデジタル補正量をループフィルタ１４を経てＤ／Ａ変換器（図示せず）でアナログ値に変換し、ＶＣＯ（電圧制御発振器）１５の発振周波数を制御するように構成されている。このようなフィードバック型の制御を行うことにより、Ａ／Ｄ変換器１やデジタル部８、１３、１４を駆動するクロックと再生信号との同期を図るようになされている。データの復号に関しては、クロックと量子化されたデータとの同期がとれたので、この量子化データをもとに復号処理を行うことが可能である。
これに対し、固定レートで動作する周波数シンセサイザを用いたフィードフォワード型のタイミング抽出回路についても、特許文献２により検討がなされている。図２１にフィードフォワード型タイミング抽出装置のブロック構成を示す。このフィードフォワード方式では、一定周期（固定レート）のクロックを生成出力する一定クロック発振器１８の固定レートクロックで再生信号を量子化するＡ／Ｄ変換器１を用い、このＡ／Ｄ変換器１で量子化されたデジタルデータ系列と前記固定レートクロックとをもとに同期クロック演算回路１７で同期クロックのエッジ位置を推定して、補間回路１６で量子化データの補間処理を行うと共に、前記固定レートクロックを間引いて擬似的に同期したクロックＤａｔａ ＣＬＫを生成して、この補間処理後の量子化データと擬似同期クロックＤａｔａ ＣＬＫとを用いて復号処理を行う。
ここで、前記特許文献１に記載の従来のフィードバック型の構成では、高速再生が必要な場合には、デジタル回路にはタイミング補償のためのパイプラインレジスタが必要となるため、クロックレイテンシが増加する。このため、フィードバック型の構成ではループの安定性が損なわれ易いという課題がある。
これに対し、フィードフォワード型の制御は、量子化したデータ系列から補正量を算出して、既に量子化されたデータ系列に対して補正処理を施す方式であるので、クロックレイテンシの影響を受けない利点があり、従って、高速再生に適している。
特開２００２−８３１５号公報 特開平８−１６１８２９号公報
ところで、このフィードフォワード型のタイミング抽出装置では、常に固定レートで動作するクロック（通常このクロック生成には周波数シンセサイザ等が使用される）が必要であり、このクロックの周波数は、再生信号の再生周波数（再生レート）に対してオーバーサンプルになっていることが前提となる。従って、一旦再生信号の再生周波数（再生レート）が決定すると、固定レートで動作するクロックが、それよりも高い周波数となるように設定しておく必要がある。従って、再生周波数（再生レート）が時間的に変化するような場合、再生周波数（再生レート）の最大値より高い周波数に固定レートクロックは設定される。このため、再生周波数（再生レート）が低い状態では、必要以上にオーバーサンプルすることとなり、システム的に考えた場合、消費電力の増加を招くこととなる。図２２に、再生速度が連続的に変化する場合の、図２１における固定ＣＬＫとＤａｔａ ＣＬＫの関係を示す。再生速度が速い場合は固定クロックを間引くタイミング間隔が狭くなる一方、再生速度が遅い場合には、固定クロックを間引く間隔が広くなるため、必要以上にデジタル回路を高速に動作させることとなり、消費電力が増大する。更には、Ａ／Ｄ変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合、再生レートに応じて波形等化器の係数等の設定を変更する必要があるため、制御が複雑になるという課題も生じる。
本発明は、前記従来の問題点に鑑み、その目的は、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、再生周波数（再生レート）が時間的に変化する場合であっても、固定クロックを間引く割合を一定として、消費電力の最適化を図ると共に、Ａ／Ｄ変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合での制御の簡易化を図ることを可能とする。
前記目的を達成するため、本発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、クロック生成部の出力クロックと再生信号の再生周波数（再生レート）の周波数比率が一定となるように前記クロック生成部の分周率を調整する。
すなわち、本発明のタイミング抽出装置は、再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、設定される分周率に応じたクロックを生成して出力するクロック生成部と、前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値をもとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周波数比率を算出する周波数比率算出部と、前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部と、前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成部とを備えることを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
本発明は、前記タイミング抽出装置において、再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
本発明は、前記タイミング抽出装置において、再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック生成部の分周率を設定することを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部は、前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出して、前記擬似同期クロック生成部に出力することを特徴とする。
本発明は、前記タイミング抽出装置において、前記量子化手段の出力系列を「０」と「１」で２値化した場合、前記特定パターンの「０」と「１」の連続する比率は、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４：４又は４：１４、ＣＤの場合は１１：１１、Ｂｌｕ−ｒａｙの場合は２：９：９又は９：９：２の比率であることを特徴とする。
本発明は、前記タイミング抽出装置において、前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４８８、ＣＤの場合は５８８、Ｂｌｕ−ｒａｙの場合は１９３２であることを特徴とする。
本発明は、前記タイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記オフセット補正手段の出力を用いて動作することを特徴とする。
本発明は、前記タイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う波形等化手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作することを特徴とする。
本発明は、前記タイミング抽出装置において、前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタの等化特性又は遮断特性を変化させることを特徴とする。
本発明は、前記タイミング抽出装置において、前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部からなり、前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザであることを特徴とする。
本発明の情報再生装置は、前記タイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
本発明のＤＶＤ装置は、前記タイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
本発明は、前記タイミング抽出装置において、前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給されることを特徴とする。
本発明は、前記タイミング抽出装置において、前記再生信号は、ＤＶＤディスク、ＣＤディスク又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給されることを特徴とする。
以上により、本発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、周波数比率算出部は、量子化手段の出力系列に含まれる特定パターン、又は特定パターンの出現間隔、又はその両方をクロック生成部の出力クロックに基づいて計測して、再生信号の再生周波数（再生レート）とクロック生成部の出力クロックの周波数比率とを算出する。そして、制御部は、クロック生成部に設定する分周率に関しては、前記算出された周波数比率に応じて、例えばこの算出された周波数比率が予め設定した周波数比率になるように、クロック生成部の分周率を更新する。従って、信号の再生速度が速く又は遅く変化しても、再生信号の周波数とクロック生成部の出力クロックの周波数とは常に一定の周波数比率に保持されるので、クロック生成部の出力クロックの間引き間隔を一定又は一定範囲内に設定することが可能となり、その結果、従来のように信号の再生速度の変化を考慮してクロック生成部の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジタル回路を高速に動作させる必要がなく、消費電力は低減される。
しかも、Ａ／Ｄ変換器の出力段にデジタル型の波形等化器を接続する場合にも、そのデジタル型波形等化器の係数制御を一旦決定すれば、再生信号の周波数が変化しても波形等化器の周波数特性はほぼ同一であるので、制御が非常に簡素化される。
以上説明したように、本発明のタイミング抽出装置によれば、再生信号からタイミング情報を抽出するフィードフォワード型において、再生信号の再生周波数（再生レート）とクロック生成部の出力クロックの周波数との周波数比率を所望の一定値又は予め設定された範囲内の値となるように制御したので、システムの消費電力を最適化できると共に、制御の簡易化を図ることが可能なタイミング抽出装置を提供することが可能である。
１ Ａ／Ｄ変換器（量子化手段）
２、２ａ、２ｂ 周波数比率算出部
３ 位相補正量算出部
４ 制御部
５ 擬似同期クロック生成部
６ 周波数シンセサイザ（クロック生成部）
８ オフセット補正部
１０ 情報記録部
１１ 情報読み出し部
１２ タイミング抽出装置を組み込んだＬＳＩ
１３、６１ 位相周波数比較器
１４、６３ ループフィルタ
１５ 発振器
１６ 補間回路
１７ 同期クロック演算回路
１８ 一定クロック発振器
２１ シンクマーク検出器
２２ 除算器
２３、２５ 設定値
２４ シンクマーク間隔カウンタ
４１ 周波数比率ロック検出器
４２ 平滑化フィルタ
４３、４２５ 加算器
４４ ターゲット周波数比率設定部
４５ 分周率算出部
５１ エッジ生成回路
５２ ＡＮＤ回路
６２ チャージポンプ
６４ ＶＣＯ
６５ 分周器
６６ パルススワローカウンタ
６７ ΔΣ変調器
７１、７２ スタート／リスタート生成部（リスタート信号生成部）
９１ 波形等化器
９２ アナログフィルタ
４２１ セレクタ
４２２、４２３ 乗算器
４２ 積分器
２、２ａ、２ｂ 周波数比率算出部
３ 位相補正量算出部
４ 制御部
５ 擬似同期クロック生成部
６ 周波数シンセサイザ（クロック生成部）
８ オフセット補正部
１０ 情報記録部
１１ 情報読み出し部
１２ タイミング抽出装置を組み込んだＬＳＩ
１３、６１ 位相周波数比較器
１４、６３ ループフィルタ
１５ 発振器
１６ 補間回路
１７ 同期クロック演算回路
１８ 一定クロック発振器
２１ シンクマーク検出器
２２ 除算器
２３、２５ 設定値
２４ シンクマーク間隔カウンタ
４１ 周波数比率ロック検出器
４２ 平滑化フィルタ
４３、４２５ 加算器
４４ ターゲット周波数比率設定部
４５ 分周率算出部
５１ エッジ生成回路
５２ ＡＮＤ回路
６２ チャージポンプ
６４ ＶＣＯ
６５ 分周器
６６ パルススワローカウンタ
６７ ΔΣ変調器
７１、７２ スタート／リスタート生成部（リスタート信号生成部）
９１ 波形等化器
９２ アナログフィルタ
４２１ セレクタ
４２２、４２３ 乗算器
４２ 積分器
以下、本発明の実施形態に関して図面を参照して詳細に説明する。
（実施形態１）
図１は、本発明のタイミング抽出装置の第１の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。図１において、１はＡ／Ｄ変換器、２は周波数比率算出部、３は位相補正量算出部、４は制御部、５は擬似同期クロック生成部、６は周波数シンセサイザ（クロック生成部）である。以下各ブロックに関して、その詳細動作について説明する。
図１は、本発明のタイミング抽出装置の第１の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。図１において、１はＡ／Ｄ変換器、２は周波数比率算出部、３は位相補正量算出部、４は制御部、５は擬似同期クロック生成部、６は周波数シンセサイザ（クロック生成部）である。以下各ブロックに関して、その詳細動作について説明する。
Ａ／Ｄ変換器１は入力される再生信号に関し、周波数シンセサイザ６の出力クロックに基づいてサンプリングを行い、量子化して出力する。
周波数比率算出部２は、Ａ／Ｄ変換器（量子化手段）１の出力系列の中から特定パターン、又は特定パターンの出現間隔、又はその両方を周波数シンセサイザ６の出力クロックに基づいて計測し、その計測値をもとに再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックとの周波数比率を算出する。特定パターンとしては、例えば再生信号がＤＶＤやＣＤの場合にはシンクマークが用いられる。
図２にＤＶＤ−ＲＯＭのデータフォーマットを示す。ＤＶＤ−ＲＯＭは、ＥＣＣブロック（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ Ｂｌｏｃｋ）で構成される。１ＥＣＣブロックは１６セクタからなり、１セクタは２６フレームから構成される。１フレームは１４８８チャネルビットのデータで構成され、そのヘッダ部分にはシンクマークが挿入されている。このシンクマークは、予め決められたビット間隔からなる特定パターンであり、例えばＤＶＤ−ＲＯＭの場合には、連続する１４チャネルビットの「１」と連続する４チャネルビットの「０」、又は連続する１４チャネルビットの「０」と連続する４チャネルビットの「１」で構成される。この時、シンクマークは１４８８チャネルビット毎に出現する。尚、シンクマークは、ＣＤの場合には、連続する１１チャネルビットの「０」と連続する１１チャネルビットの「１」、又はその逆の組み合わせであり、５８８チャネルビット毎に出現する。Ｂｌｕ−ｒａｙにおけるシンクマークは、連続する２チャネルビットの「０」と連続する９チャネルビットの「１」と連続する９チャネルビットの「０」、又はその逆の組み合わせであり、１９３２チャネルビット毎に出現する。このようなシンクマークはユーザデータ中には出現しないパターンである。従って、このシンクマークを利用することで、再生信号の再生周波数（再生レート）と周波数シンセサイザの周波数比率を算出することができる。
例えば、図３では、シンクマーク検出器２１、除算器２２、シンクマーク設定値２３とで周波数比率算出部２を構成している。シンクマーク検出器２１はＡ／Ｄ変換器１の出力系列の中からシンクマークを検出する。但し、本構成では必ずしもＡ／Ｄ変換器１はチャネルビット周期で動作しているわけではないので、Ａ／Ｄ変換器１の出力系列を２値化し、その状態遷移間隔をもとにシンクマークの検出を行う必要がある。例えば、ＤＶＤ−ＲＯＭの場合は状態遷移の間隔の比率が１４：４（７：２）に比例した間隔となる場合に、シンクマークが検出できたとすれば良い。このシンクマーク検出に関しては、マージンを持たせた設定にしても良い。このように周波数シンセサイザ６の出力クロックで計測したシンクマークとチャネルビット周期でカウントしたシンクマーク（１４Ｔ＋４Ｔ：Ｔはチャネルビット周期）の比を求めることで、再生信号の再生周波数（再生レート）と周波数シンセサイザの周波数比率（又は周期比率）を算出することができる。
周波数比率算出部３の別の構成としては図４が考えられる。図４において、２１はシンクマーク検出器、２４はシンクマーク間隔カウンタ、２２は除算器、２５はシンクマーク間隔設定値である。図３の方式と異なり、この構成では、シンクマーク検出器２１で検出した２つの連続するシンクマークの間隔を、周波数シンセサイザ６の出力クロックを用いてカウントした計測値（シンクマーク間隔カウンタ２４の出力）を利用して、周波数比率（又は周期比率）を算出する。シンクマークは、ＤＶＤ−ＲＯＭの場合１４８８チャネルビット毎に出現するので、これらを利用することで、より精度の高い周波数比率（又は周期比率）を算出することができる。
このように再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数比率（又は周期比率）が算出できれば、再生周期に対する周波数シンセサイザ６の周期比率が算出できるので、擬似同期クロック生成部５にて、周波数シンセサイザ６の出力クロックを間引くタイミングが算出できる。尚、間引くタイミングに関しては、再生信号のジッタや周波数変動を考慮して位相補正量算出部３の出力結果を反映させる必要がある。
図５に再生信号のチャネルクロックと周波数シンセサイザ６の出力クロックのタイミングチャートを示す。図５では基準エッジを合わせており、再生信号の再生周波数（再生レート）に対して、周波数シンセサイザ６の出力クロックの周波数は２．５倍としている。図５に示すとおり、再生信号の再生周期を１とした場合、周波数シンセサイザ６の出力クロックの位相状態は、０．４、０．８、０．２（実際は１．２となるが、再生信号のチャネルビット周期を基準とすると１．２−１＝０．２となる）となる。実際のシステムでは、周波数シンセサイザ６の出力クロックのエッジは基準点と一致しない場合がほとんどであるので、位相補正を行う必要がある。位相誤差に関しては、図６に示すように、基準値から再生信号のゼロクロスポイントまでの位相誤差値ｐｅｒｒを算出すれば良い。図６において、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数との比率が判っているので、再生信号のゼロクロスポイント前後の２つのサンプル値の位相θ１、θ２は算出可能である。また、これ等の位相θ１、θ２での電圧値Ｖ１、Ｖ２は、Ａ／Ｄ変換器１の出力結果であるので、こちらも既知である。よって、位相誤差値ｐｅｒｒは、
となる（但し、θ２＞θ１）。この位相誤差値ｐｅｒｒは、再生信号の再生周期を１として規格化された値で表現される。尚、位相誤差値ｐｅｒｒに関しては、他の算出手法を用いても良い。このように位相補正量算出部３は、周波数シンセサイザ６の出力クロックと再生信号の間の位相補正量の算出を行う。
制御部４は、周波数比率算出部２の出力と位相補正量算出部３の出力とを入力とし、２つの制御信号を生成する。１つ目は、周波数シンセサイザ６の分周率である。２つ目は、擬似同期クロック生成部へ出力する再生信号の再生周期に対する周波数シンセサイザ６の出力クロックの周期である。この周期は、チャネルビット周期を１とした場合、現在の周波数シンセサイザ６の出力クロックの周期がいくつになるかを示す値である。図７に制御部４の構成例を示す。図７の構成では、周波数比率ロック検出器４１は、スタート／リスタート信号が入力された後に周波数比率が定常になったか否かを検出する。このスタート／リスタート信号はシステムコントローラ（図示しない）から出力される制御信号である。平滑化フィルタ４２は、位相補正量を平滑化する平滑化フィルタである。
前記平滑化フィルタ４２の構成としては、例えば図８に示すような比例演算を行う部分と、積分演算を行う部分からなる構成が考えられる。図８において、周波数ロック検出がなされる前は、セレクタ４２１の出力が０となると共に、積分器も０にリセットされ、このブロックの出力は０となる。周波数ロック検出後、位相補正量は比例項と積分項に分けて演算がなされる。比例項に関しては、乗算器４２２によってゲインＧｐ倍される。積分項に関しては、乗算器４２３によってＧｉ倍した後に積分器４２４によって積分演算がなされる。各項は、加算器４２５によって加算処理が施され、平滑化フィルタ４２の出力として次段に接続される加算器４３に出力される。
そして、図７に示した制御部４において、加算器４３は、前記周波数比率算出部２からの周波数比率と、前記平滑化フィルタ４２の出力とを加算し、現在の周波数シンセサイザ６の出力クロックの周期（チャネルビット周期を１として規格化した値）を出力する。ターゲット周波数比率設定部４４には、周波数シンセサイザ６の出力クロックの周波数と再生信号の再生周波数のターゲットとなる周波数比率が設定されており、このターゲット周波数比率は、周波数シンセサイザ６の出力クロックの周波数が予め設定された周波数を常に下回らないように考慮して予め設定される。分周率算出部４５は、前記周波数比率算出部２で算出された周波数比率の情報と、前記ターゲット周波数比率設定部４４のターゲット周波数比率とをもとに、周波数シンセサイザ６の分周率を算出する。図９は、この分周率算出に関する制御部４の動作プロセスを示す。「周波数比率算出結果がターゲット周波数比率となるように分周率を計算」というプロセスに関しては、現在の周波数比率がＮ１（＝（現在の周波数シンセサイザ６の周波数／再生レート））、この時の周波数シンセサイザ６の分周率がＤＩＶ１、目標とする周波数比率がＮ２、この時の周波数シンセサイザ６の分周率がＤＩＶ２であるとすると、
となるので、周波数シンセサイザ６の分周率を式３で設定すると良い。尚、図９では、周波数比率ロック検出がなされた後、加算器４３の出力変動をもとに分周率を再設定するようにしているが、平滑化フィルタ４２の出力変動のみ、又は周波数比率の変動のみを用いて、周波数シンセサイザ６の分周率を再算出することでも、同様の効果が得られる。また、この変動に関しては、予め設定した閾値を超えた場合にのみ、分周率を再設定するように制御しても良い。
擬似同期クロック生成部５の構成を図１０に示す。制御部４の出力であるシンセの周期はエッジ生成回路５１に入力さる。ＡＮＤ回路５２はエッジ生成回路と周波数シンセサイザ６の出力クロックとのＡＮＤ演算を行い、その結果をデータクロックとして出力する。エッジ生成回路５１は入力されるシンセ周期のｍｏｄ１演算を行う。具体的には、入力されるシンセ周期の蓄積処理を行い、その際に、演算結果が「１」を超える場合は、「１」を減算したものを蓄積結果とする。例えば、図１１に示す例では、周波数シンセサイザの周波数と再生レートの周波数比率が１．３３（再生レートの周期を１として、周期比率に換算すると０．７５）の場合を示している。この場合、シンセ周期は一定値０．７５である。従って、エッジ生成回路５１は、周波数シンセサイザ６の出力クロックに同期して、０．７５の蓄積処理を行う。この場合、蓄積するだけでは０、０．７５、１．５、…となるが、毎回ｍｏｄ１演算を行うので、ｍｏｄ１演算結果であるＰｈａｓｅは０、０．７５、０．５（１．５は１を超えるので１．５から１を減算した結果がｍｏｄ１演算結果となる）、…となる。エッジ出力はｍｏｄ１演算を行った際に、減算処理を行った場合ＨＩとなる。Ｄａｔａ ＣＬＫはこのエッジ出力と周波数シンセサイザ６の出力クロックのＡＮＤ演算を行った結果である。
次に、周波数シンセサイザ６の構成例を図１２に示す。ここでは、分数分周型の周波数シンセサイザを示している。６１はリファレンス信号と周波数シンセサイザの出力クロックを変調した信号の位相／周波数を比較する位相周波数比較器、６２はチャージポンプ、６３はループフィルタ、６４はＶＣＯ、６５はＶＣＯ６４の出力をＮ／Ｎ＋１分周する分周器、６６はパルススワローカウンタ、６７はΔΣ変調器である。このような構成を用いることで、周波数シンセサイザの出力クロック周波数を、入力される分周率（整数部と分数部からなる）に応じた値に設定することが可能である。
尚、本実施形態では、クロック生成部として、分数分周型の周波数シンセサイザを用いて説明したが、代わりに、発振器と分周器と変調器からなるクロック生成部を用いても、同様の効果を得ることが可能である。この場合、分周器の分周率は、入力される分周率に応じて、変調器が生成する変調信号を使用する。変調器としてはΔΣ変調器が一般的である。
再生信号の再生周波数（再生レート）が変化する場合の本方式のタイミング抽出装置のタイミングチャートを図１３に示す。このように周波数シンセサイザ６の分周率を再生信号の再生周波数（再生レート）に応じて、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の周波数比率を一定（又は一定範囲内）に制御することにより、周波数シンセサイザ６の出力クロックに対するＤａｔａ ＣＬＫの間引き間隔を一定（又は一定範囲内）に設定することが可能である。
図１４〜図１８は、本発明のタイミング抽出装置の第１の実施形態の変形例を示すブロック図である。
図１４では、図１に示したタイミング抽出装置において、コントローラ（図示せず）から入力されるスタート／リスタート信号を直接入力せず、スタート／リスタート生成部（リスタート信号生成部）７１を介してスタート／リスタート信号を生成している。スタート／リスタート信号生成部７１は、制御部４から出力される周波数比率ロック検出信号が検出された後、Ａ／Ｄ変換器１の出力系列をＤａｔａ ＣＬＫでリサンプルし、シンクマーク又はシンクマークの出現間隔が同期クロックで計測した場合の理想値と等しくて正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定した値を超えていた場合は、周波数シンセサイザ６の分周率を再設定するようにスタート／リスタート信号を生成する。
図１５では、図１に示したタイミング抽出装置において、コントローラ（図示せず）から入力される再生処理のスタート／リスタート信号をスタート／リスタート生成部７２に入力し、このスタート／リスタート生成部７２を介してスタート／リスタート信号を生成している。前記スタート／リスタート信号生成部７２は、制御部４から出力される周波数比率ロック検出信号が検出された後、Ａ／Ｄ変換器１の出力系列を周波数シンセサイザ６の出力クロックでサンプルし、シンクマーク、又はシンクマークの出現間隔が正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定された値を超えていた場合は、周波数シンセサイザ６の分周率を再設定するようにスタート／リスタート信号を生成するものである。
尚、図１４及び図１５に示したスタート／リスタート生成部７１、７２は、周波数比率算出部２の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するように構成しても良い。
図１６では、図１に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の出力段にオフセット補正部８を接続し、再生信号のオフセット補正後にタイミング抽出演算を行う構成としている。
図１７では、図１に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の出力段にデジタル型波形等化器９１を接続し、再生信号の波形等化処理をデジタル領域で行った後にタイミング抽出演算を行う構成としている。本構成では、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数比率が常に一定又は一定範囲内となるように制御を行うので、一旦、デジタル型波形等化器９１の係数制御を決定したら、再生レートが変化しても周波数特性はほぼ同一であるので、制御が非常に簡素化できる。
図１８では、図１に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の前段にアナログフィルタ９２を接続し、再生信号の波形等化処理又は高域雑音除去処理をアナログ領域で行った後に、タイミング抽出演算を行う構成としている。再生信号の再生周波数（再生レート）が変化する場合、アナログフィルタ９２のフィルタ特性は、その変化に合わせて特性を調整する必要がある。本構成では、制御部４が出力する周波数シンセサイザ６の分周率に応じてアナログフィルタ９２の等化特性、又は遮断特性を調整できる構成としているので、制御が非常に簡素化できる。
図１９は、本タイミング抽出装置を内蔵するＬＳＩ１２を含んだ情報再生装置の全体概略構成を示すブロック図である。ＤＶＤ再生装置等に当てはめて説明すると、情報記録部１０は記録媒体（ＤＶＤメディア）であり、情報読み出し部１１はその記録媒体から記録データを読み出すピックアップであり、ＬＳＩ１２は前記ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正及びデータ復調などを行う信号処理回路（図示せず）を含む。このＬＳＩ１２が出力する復号データと擬似同期クロックとを用いて、情報の表示や音声への変換を行う。
尚、前記の説明では、ＤＶＤ等の記録媒体からの再生信号に含まれるタイミング情報を抽出する例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号に含まれるタイミング情報を抽出する場合にも、本発明を適用することができる。
また、本発明のタイミング抽出装置では、例えば図７に示した制御部４に内蔵されるターゲット周波数比率設定部４４及び分周率算出部４５での分周率設定の制御をソフトウェアで行ってタイミング情報を抽出するようい構成しても良いのは勿論である。
以上説明したように、本発明では、フィードフォワード型のタイミング抽出装置において、再生信号の再生周波数（再生レート）とクロック生成部（周波数シンセサイザ）の出力クロックの周波数の周波数比率が所望の値（一定値、又は予め設定された範囲内の値）となるように制御する事で、システムの消費電力の最適化、また制御の簡易化を図ることが可能となる。従って、再生信号からタイミング情報を抽出するような情報再生装置、例えば光ディスク用のタイミング抽出装置等として有用である。
本発明は、光ディスクなどの記録媒体から読み出された再生信号から、その信号に含まれるタイミング情報を抽出するタイミング抽出装置に関する。
従来、光ディスク再生装置等で用いられるタイミング抽出装置は、例えば特許文献１に示されるフィードバック型タイミング抽出装置がある。このフィードバック型タイミング抽出装置は、図２０に示すブロック構成のように、入力される再生信号をＡ／Ｄ変換器１によって量子化し、量子化されたデータをもとにオフセット補正部８を経て位相周波数比較器１３において周波数誤差及び位相誤差を算出し、得られたデジタル補正量をループフィルタ１４を経てＤ／Ａ変換器（図示せず）でアナログ値に変換し、ＶＣＯ（電圧制御発振器）１５の発振周波数を制御するように構成されている。このようなフィードバック型の制御を行うことにより、Ａ／Ｄ変換器１やデジタル部８、１３、１４を駆動するクロックと再生信号との同期を図るようになされている。データの復号に関しては、クロックと量子化されたデータとの同期がとれたので、この量子化データをもとに復号処理を行うことが可能である。
これに対し、固定レートで動作する周波数シンセサイザを用いたフィードフォワード型のタイミング抽出回路についても、特許文献２により検討がなされている。図２１にフィードフォワード型タイミング抽出装置のブロック構成を示す。このフィードフォワード方式では、一定周期（固定レート）のクロックを生成出力する一定クロック発振器１８の固定レートクロックで再生信号を量子化するＡ／Ｄ変換器１を用い、このＡ／Ｄ変換器１で量子化されたデジタルデータ系列と前記固定レートクロックとをもとに同期クロック演算回路１７で同期クロックのエッジ位置を推定して、補間回路１６で量子化データの補間処理を行うと共に、前記固定レートクロックを間引いて擬似的に同期したクロックＤａｔａ ＣＬＫを生成して、この補間処理後の量子化データと擬似同期クロックＤａｔａ ＣＬＫとを用いて復号処理を行う。
ここで、前記特許文献１に記載の従来のフィードバック型の構成では、高速再生が必要な場合には、デジタル回路にはタイミング補償のためのパイプラインレジスタが必要となるため、クロックレイテンシが増加する。このため、フィードバック型の構成ではループの安定性が損なわれ易いという課題がある。
これに対し、フィードフォワード型の制御は、量子化したデータ系列から補正量を算出して、既に量子化されたデータ系列に対して補正処理を施す方式であるので、クロックレイテンシの影響を受けない利点があり、従って、高速再生に適している。
特開２００２−８３１５号公報
特開平８−１６１８２９号公報
ところで、このフィードフォワード型のタイミング抽出装置では、常に固定レートで動作するクロック（通常このクロック生成には周波数シンセサイザ等が使用される）が必要であり、このクロックの周波数は、再生信号の再生周波数（再生レート）に対してオーバーサンプルになっていることが前提となる。従って、一旦再生信号の再生周波数（再生レート）が決定すると、固定レートで動作するクロックが、それよりも高い周波数となるように設定しておく必要がある。従って、再生周波数（再生レート）が時間的に変化するような場合、再生周波数（再生レート）の最大値より高い周波数に固定レートクロックは設定される。このため、再生周波数（再生レート）が低い状態では、必要以上にオーバーサンプルすることとなり、システム的に考えた場合、消費電力の増加を招くこととなる。図２２に、再生速度が連続的に変化する場合の、図２１における固定ＣＬＫとＤａｔａ ＣＬＫの関係を示す。再生速度が速い場合は固定クロックを間引くタイミング間隔が狭くなる一方、再生速度が遅い場合には、固定クロックを間引く間隔が広くなるため、必要以上にデジタル回路を高速に動作させることとなり、消費電力が増大する。更には、Ａ／Ｄ変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合、再生レートに応じて波形等化器の係数等の設定を変更する必要があるため、制御が複雑になるという課題も生じる。
本発明は、前記従来の問題点に鑑み、その目的は、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、再生周波数（再生レート）が時間的に変化する場合であっても、固定クロックを間引く割合を一定として、消費電力の最適化を図ると共に、Ａ／Ｄ変換器の出力段に一定クロックで動作するデジタル型の波形等化器を接続する場合での制御の簡易化を図ることを可能とする。
前記目的を達成するため、本発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、クロック生成部の出力クロックと再生信号の再生周波数（再生レート）の周波数比率が一定となるように前記クロック生成部の分周率を調整する。
すなわち、請求項１記載の発明のタイミング抽出装置は、再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、設定される分周率に応じたクロックを生成して出力するクロック生成部と、前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値をもとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周波数比率を算出する周波数比率算出部と、前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部と、前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成部とを備えることを特徴とする。
請求項２記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
請求項３記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
請求項４記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新することを特徴とする。
請求項５記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新することを特徴とする。
請求項６記載の発明は、前記請求項１記載のタイミング抽出装置において、再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
請求項７記載の発明は、前記請求項１記載のタイミング抽出装置において、再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えたことを特徴とする。
請求項８記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック生成部の分周率を設定することを特徴とする。
請求項９記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部は、前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出して、前記擬似同期クロック生成部に出力することを特徴とする。
請求項１０記載の発明は、前記請求項１記載のタイミング抽出装置において、前記量子化手段の出力系列を「０」と「１」で２値化した場合、前記特定パターンの「０」と「１」の連続する比率は、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４：４又は４：１４、ＣＤの場合は１１：１１、Ｂｌｕ−ｒａｙの場合は２：９：９又は９：９：２の比率であることを特徴とする。
請求項１１記載の発明は、前記請求項１記載のタイミング抽出装置において、前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４８８、ＣＤの場合は５８８、Ｂｌｕ−ｒａｙの場合は１９３２であることを特徴とする。
請求項１２記載の発明は、前記請求項１記載のタイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記オフセット補正手段の出力を用いて動作することを特徴とする。
請求項１３記載の発明は、前記請求項１記載のタイミング抽出装置において、前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う波形等化手段が接続され、前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作することを特徴とする。
請求項１４記載の発明は、前記請求項１記載のタイミング抽出装置において、前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタの等化特性又は遮断特性を変化させることを特徴とする。
請求項１５記載の発明は、前記請求項１記載のタイミング抽出装置において、前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部からなり、前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザであることを特徴とする。
請求項１６記載の発明の情報再生装置は、前記請求項１記載のタイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
請求項１７記載の発明のＤＶＤ装置は、前記請求項１記載のタイミング抽出装置と、前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有することを特徴とする。
請求項１８記載の発明は、前記請求項１記載のタイミング抽出装置において、前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給されることを特徴とする。
請求項１９記載の発明は、前記請求項１記載のタイミング抽出装置において、前記再生信号は、ＤＶＤディスク、ＣＤディスク又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給されることを特徴とする。
以上により、請求項１〜１９記載の発明では、再生信号からタイミング情報を抽出するフィードフォワード型のタイミング抽出装置において、周波数比率算出部は、量子化手段の出力系列に含まれる特定パターン、又は特定パターンの出現間隔、又はその両方をクロック生成部の出力クロックに基づいて計測して、再生信号の再生周波数（再生レート）とクロック生成部の出力クロックの周波数比率とを算出する。そして、制御部は、クロック生成部に設定する分周率に関しては、前記算出された周波数比率に応じて、例えばこの算出された周波数比率が予め設定した周波数比率になるように、クロック生成部の分周率を更新する。従って、信号の再生速度が速く又は遅く変化しても、再生信号の周波数とクロック生成部の出力クロックの周波数とは常に一定の周波数比率に保持されるので、クロック生成部の出力クロックの間引き間隔を一定又は一定範囲内に設定することが可能となり、その結果、従来のように信号の再生速度の変化を考慮してクロック生成部の出力クロックを高い周波数の固定レートクロックとする場合に比べて、デジタル回路を高速に動作させる必要がなく、消費電力は低減される。
しかも、Ａ／Ｄ変換器の出力段にデジタル型の波形等化器を接続する場合にも、そのデジタル型波形等化器の係数制御を一旦決定すれば、再生信号の周波数が変化しても波形等化器の周波数特性はほぼ同一であるので、制御が非常に簡素化される。
以上説明したように、本発明のタイミング抽出装置によれば、再生信号からタイミング情報を抽出するフィードフォワード型において、再生信号の再生周波数（再生レート）とクロック生成部の出力クロックの周波数との周波数比率を所望の一定値又は予め設定された範囲内の値となるように制御したので、システムの消費電力を最適化できると共に、制御の簡易化を図ることが可能なタイミング抽出装置を提供することが可能である。
以下、本発明の実施形態に関して図面を参照して詳細に説明する。
（実施形態１）
図１は、本発明のタイミング抽出装置の第1の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。図１において、１はＡ／Ｄ変換器、２は周波数比率算出部、３は位相補正量算出部、４は制御部、５は擬似同期クロック生成部、６は周波数シンセサイザ（クロック生成部）である。以下各ブロックに関して、その詳細動作について説明する。
図１は、本発明のタイミング抽出装置の第1の実施形態を示したブロック図である。本実施形態のタイミング抽出装置は、光ディスクなどの記録媒体に記録されているデータを再生する際に得られるアナログ再生信号から、記録データとそのデータ記録タイミングとを抽出する情報再生装置における例を示している。図１において、１はＡ／Ｄ変換器、２は周波数比率算出部、３は位相補正量算出部、４は制御部、５は擬似同期クロック生成部、６は周波数シンセサイザ（クロック生成部）である。以下各ブロックに関して、その詳細動作について説明する。
Ａ／Ｄ変換器１は入力される再生信号に関し、周波数シンセサイザ６の出力クロックに基づいてサンプリングを行い、量子化して出力する。
周波数比率算出部２は、Ａ／Ｄ変換器（量子化手段）１の出力系列の中から特定パターン、又は特定パターンの出現間隔、又はその両方を周波数シンセサイザ６の出力クロックに基づいて計測し、その計測値をもとに再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックとの周波数比率を算出する。特定パターンとしては、例えば再生信号がＤＶＤやＣＤの場合にはシンクマークが用いられる。
図２にＤＶＤ−ＲＯＭのデータフォーマットを示す。ＤＶＤ−ＲＯＭは、ＥＣＣブロック（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｉｎｇ Ｂｌｏｃｋ）で構成される。１ＥＣＣブロックは１６セクタからなり、１セクタは２６フレームから構成される。１フレームは１４８８チャネルビットのデータで構成され、そのヘッダ部分にはシンクマークが挿入されている。このシンクマークは、予め決められたビット間隔からなる特定パターンであり、例えばＤＶＤ−ＲＯＭの場合には、連続する１４チャネルビットの「１」と連続する４チャネルビットの「０」、又は連続する１４チャネルビットの「０」と連続する４チャネルビットの「１」で構成される。この時、シンクマークは１４８８チャネルビット毎に出現する。尚、シンクマークは、ＣＤの場合には、連続する１１チャネルビットの「０」と連続する１１チャネルビットの「１」、又はその逆の組み合わせであり、５８８チャネルビット毎に出現する。Ｂｌｕ−ｒａｙにおけるシンクマークは、連続する２チャネルビットの「０」と連続する９チャネルビットの「１」と連続する９チャネルビットの「０」、又はその逆の組み合わせであり、１９３２チャネルビット毎に出現する。このようなシンクマークはユーザデータ中には出現しないパターンである。従って、このシンクマークを利用することで、再生信号の再生周波数（再生レート）と周波数シンセサイザの周波数比率を算出することができる。
例えば、図３では、シンクマーク検出器２１、除算器２２、シンクマーク設定値２３とで周波数比率算出部２を構成している。シンクマーク検出器２１はＡ／Ｄ変換器１の出力系列の中からシンクマークを検出する。但し、本構成では必ずしもＡ／Ｄ変換器１はチャネルビット周期で動作しているわけではないので、Ａ／Ｄ変換器１の出力系列を２値化し、その状態遷移間隔をもとにシンクマークの検出を行う必要がある。例えば、ＤＶＤ−ＲＯＭの場合は状態遷移の間隔の比率が１４：４（７：２）に比例した間隔となる場合に、シンクマークが検出できたとすれば良い。このシンクマーク検出に関しては、マージンを持たせた設定にしても良い。このように周波数シンセサイザ６の出力クロックで計測したシンクマークとチャネルビット周期でカウントしたシンクマーク（１４Ｔ＋４Ｔ：Ｔはチャネルビット周期）の比を求めることで、再生信号の再生周波数（再生レート）と周波数シンセサイザの周波数比率（又は周期比率）を算出することができる。
周波数比率算出部３の別の構成としては図４が考えられる。図４において、２１はシンクマーク検出器、２４はシンクマーク間隔カウンタ、２２は除算器、２５はシンクマーク間隔設定値である。図３の方式と異なり、この構成では、シンクマーク検出器２１で検出した２つの連続するシンクマークの間隔を、周波数シンセサイザ６の出力クロックを用いてカウントした計測値（シンクマーク間隔カウンタ２４の出力）を利用して、周波数比率（又は周期比率）を算出する。シンクマークは、ＤＶＤ−ＲＯＭの場合１４８８チャネルビット毎に出現するので、これらを利用することで、より精度の高い周波数比率（又は周期比率）を算出することができる。
このように再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数比率（又は周期比率）が算出できれば、再生周期に対する周波数シンセサイザ６の周期比率が算出できるので、擬似同期クロック生成部５にて、周波数シンセサイザ６の出力クロックを間引くタイミングが算出できる。尚、間引くタイミングに関しては、再生信号のジッタや周波数変動を考慮して位相補正量算出部３の出力結果を反映させる必要がある。
図５に再生信号のチャネルクロックと周波数シンセサイザ６の出力クロックのタイミングチャートを示す。図５では基準エッジを合わせており、再生信号の再生周波数（再生レート）に対して、周波数シンセサイザ６の出力クロックの周波数は２．５倍としている。図５に示すとおり、再生信号の再生周期を１とした場合、周波数シンセサイザ６の出力クロックの位相状態は、０．４、０．８、０．２（実際は１．２となるが、再生信号のチャネルビット周期を基準とすると１．２−１＝０．２となる）となる。実際のシステムでは、周波数シンセサイザ６の出力クロックのエッジは基準点と一致しない場合がほとんどであるので、位相補正を行う必要がある。位相誤差に関しては、図６に示すように、基準値から再生信号のゼロクロスポイントまでの位相誤差値ｐｅｒｒを算出すれば良い。図６において、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数との比率が判っているので、再生信号のゼロクロスポイント前後の２つのサンプル値の位相θ1、θ２は算出可能である。また、これ等の位相θ1、θ２での電圧値Ｖ１、Ｖ２は、Ａ／Ｄ変換器１の出力結果であるので、こちらも既知である。よって、位相誤差値ｐｅｒｒは、
となる（但し、θ２＞θ１）。この位相誤差値ｐｅｒｒは、再生信号の再生周期を１として規格化された値で表現される。尚、位相誤差値ｐｅｒｒに関しては、他の算出手法を用いても良い。このように位相補正量算出部３は、周波数シンセサイザ６の出力クロックと再生信号の間の位相補正量の算出を行う。
制御部４は、周波数比率算出部２の出力と位相補正量算出部３の出力とを入力とし、２つの制御信号を生成する。１つ目は、周波数シンセサイザ６の分周率である。２つ目は、擬似同期クロック生成部へ出力する再生信号の再生周期に対する周波数シンセサイザ６の出力クロックの周期である。この周期は、チャネルビット周期を１とした場合、現在の周波数シンセサイザ６の出力クロックの周期がいくつになるかを示す値である。図７に制御部４の構成例を示す。図７の構成では、周波数比率ロック検出器４１は、スタート／リスタート信号が入力された後に周波数比率が定常になったか否かを検出する。このスタート／リスタート信号はシステムコントローラ（図示しない）から出力される制御信号である。平滑化フィルタ４２は、位相補正量を平滑化する平滑化フィルタである。
前記平滑化フィルタ４２の構成としては、例えば図８に示すような比例演算を行う部分と、積分演算を行う部分からなる構成が考えられる。図８において、周波数ロック検出がなされる前は、セレクタ４２１の出力が０となると共に、積分器も０にリセットされ、このブロックの出力は０となる。周波数ロック検出後、位相補正量は比例項と積分項に分けて演算がなされる。比例項に関しては、乗算器４２２によってゲインＧｐ倍される。積分項に関しては、乗算器４２３によってＧｉ倍した後に積分器４２４によって積分演算がなされる。各項は、加算器４２５によって加算処理が施され、平滑化フィルタ４２の出力として次段に接続される加算器４３に出力される。
そして、図７に示した制御部４において、加算器４３は、前記周波数比率算出部２からの周波数比率と、前記平滑化フィルタ４２の出力とを加算し、現在の周波数シンセサイザ６の出力クロックの周期（チャネルビット周期を１として規格化した値）を出力する。ターゲット周波数比率設定部４４には、周波数シンセサイザ６の出力クロックの周波数と再生信号の再生周波数のターゲットとなる周波数比率が設定されており、このターゲット周波数比率は、周波数シンセサイザ６の出力クロックの周波数が予め設定された周波数を常に下回らないように考慮して予め設定される。分周率算出部４５は、前記周波数比率算出部２で算出された周波数比率の情報と、前記ターゲット周波数比率設定部４４のターゲット周波数比率とをもとに、周波数シンセサイザ６の分周率を算出する。図９は、この分周率算出に関する制御部４の動作プロセスを示す。「周波数比率算出結果がターゲット周波数比率となるように分周率を計算」というプロセスに関しては、現在の周波数比率がＮ１（＝（現在の周波数シンセサイザ６の周波数／再生レート））、この時の周波数シンセサイザ６の分周率がＤＩＶ１、目標とする周波数比率がＮ２、この時の周波数シンセサイザ６の分周率がＤＩＶ２であるとすると、
となるので、周波数シンセサイザ６の分周率を式３で設定すると良い。尚、図９では、周波数比率ロック検出がなされた後、加算器４３の出力変動をもとに分周率を再設定するようにしているが、平滑化フィルタ４２の出力変動のみ、又は周波数比率の変動のみを用いて、周波数シンセサイザ６の分周率を再算出することでも、同様の効果が得られる。また、この変動に関しては、予め設定した閾値を超えた場合にのみ、分周率を再設定するように制御しても良い。
擬似同期クロック生成部５の構成を図１０に示す。制御部４の出力であるシンセの周期はエッジ生成回路５１に入力さる。ＡＮＤ回路５２はエッジ生成回路と周波数シンセサイザ６の出力クロックとのＡＮＤ演算を行い、その結果をデータクロックとして出力する。エッジ生成回路５１は入力されるシンセ周期のｍｏｄ１演算を行う。具体的には、入力されるシンセ周期の蓄積処理を行い、その際に、演算結果が「１」を超える場合は、「１」を減算したものを蓄積結果とする。例えば、図１１に示す例では、周波数シンセサイザの周波数と再生レートの周波数比率が１．３３（再生レートの周期を１として、周期比率に換算すると０．７５）の場合を示している。この場合、シンセ周期は一定値０．７５である。従って、エッジ生成回路５１は、周波数シンセサイザ６の出力クロックに同期して、０．７５の蓄積処理を行う。この場合、蓄積するだけでは０、０．７５、１．５、…となるが、毎回ｍｏｄ１演算を行うので、ｍｏｄ１演算結果であるＰｈａｓｅは０、０．７５、０．５（１．５は１を超えるので１．５から１を減算した結果がｍｏｄ１演算結果となる）、…となる。エッジ出力はｍｏｄ１演算を行った際に、減算処理を行った場合ＨＩとなる。Ｄａｔａ ＣＬＫはこのエッジ出力と周波数シンセサイザ６の出力クロックのＡＮＤ演算を行った結果である。
次に、周波数シンセサイザ６の構成例を図１２に示す。ここでは、分数分周型の周波数シンセサイザを示している。６１はリファレンス信号と周波数シンセサイザの出力クロックを変調した信号の位相／周波数を比較する位相周波数比較器、６２はチャージポンプ、６３はループフィルタ、６４はＶＣＯ、６５はＶＣＯ６４の出力をＮ／Ｎ＋１分周する分周器、６６はパルススワローカウンタ、６７はΔΣ変調器である。このような構成を用いることで、周波数シンセサイザの出力クロック周波数を、入力される分周率（整数部と分数部からなる）に応じた値に設定することが可能である。
尚、本実施形態では、クロック生成部として、分数分周型の周波数シンセサイザを用いて説明したが、代わりに、発振器と分周器と変調器からなるクロック生成部を用いても、同様の効果を得ることが可能である。この場合、分周器の分周率は、入力される分周率に応じて、変調器が生成する変調信号を使用する。変調器としてはΔΣ変調器が一般的である。
再生信号の再生周波数（再生レート）が変化する場合の本方式のタイミング抽出装置のタイミングチャートを図１３に示す。このように周波数シンセサイザ６の分周率を再生信号の再生周波数（再生レート）に応じて、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の周波数比率を一定（又は一定範囲内）に制御することにより、周波数シンセサイザ６の出力クロックに対するＤａｔａ ＣＬＫの間引き間隔を一定（又は一定範囲内）に設定することが可能である。
図１４〜図１８は、本発明のタイミング抽出装置の第1の実施形態の変形例を示すブロック図である。
図１４では、図１に示したタイミング抽出装置において、コントローラ（図示せず）から入力されるスタート／リスタート信号を直接入力せず、スタート／リスタート生成部（リスタート信号生成部）７１を介してスタート／リスタート信号を生成している。スタート／リスタート信号生成部７１は、制御部４から出力される周波数比率ロック検出信号が検出された後、Ａ／Ｄ変換器１の出力系列をＤａｔａ ＣＬＫでリサンプルし、シンクマーク又はシンクマークの出現間隔が同期クロックで計測した場合の理想値と等しくて正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定した値を超えていた場合は、周波数シンセサイザ６の分周率を再設定するようにスタート／リスタート信号を生成する。
図１５では、図１に示したタイミング抽出装置において、コントローラ（図示せず）から入力される再生処理のスタート／リスタート信号をスタート／リスタート生成部７２に入力し、このスタート／リスタート生成部７２を介してスタート／リスタート信号を生成している。前記スタート／リスタート信号生成部７２は、制御部４から出力される周波数比率ロック検出信号が検出された後、Ａ／Ｄ変換器１の出力系列を周波数シンセサイザ６の出力クロックでサンプルし、シンクマーク、又はシンクマークの出現間隔が正常に検出できているか否かを確認し、予め設定された回数連続して、予め設定された値を超えていた場合は、周波数シンセサイザ６の分周率を再設定するようにスタート／リスタート信号を生成するものである。
尚、図１４及び図１５に示したスタート／リスタート生成部７１、７２は、周波数比率算出部２の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するように構成しても良い。
図１６では、図１に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の出力段にオフセット補正部８を接続し、再生信号のオフセット補正後にタイミング抽出演算を行う構成としている。
図１７では、図1に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の出力段にデジタル型波形等化器９１を接続し、再生信号の波形等化処理をデジタル領域で行った後にタイミング抽出演算を行う構成としている。本構成では、再生信号の再生周波数（再生レート）と周波数シンセサイザ６の出力クロックの周波数比率が常に一定又は一定範囲内となるように制御を行うので、一旦、デジタル型波形等化器９１の係数制御を決定したら、再生レートが変化しても周波数特性はほぼ同一であるので、制御が非常に簡素化できる。
図１８では、図１に示したタイミング抽出装置に対し、更にＡ／Ｄ変換器１の前段にアナログフィルタ９２を接続し、再生信号の波形等化処理又は高域雑音除去処理をアナログ領域で行った後に、タイミング抽出演算を行う構成としている。再生信号の再生周波数（再生レート）が変化する場合、アナログフィルタ９２のフィルタ特性は、その変化に合わせて特性を調整する必要がある。本構成では、制御部４が出力する周波数シンセサイザ６の分周率に応じてアナログフィルタ９２の等化特性、又は遮断特性を調整できる構成としているので、制御が非常に簡素化できる。
図１９は、本タイミング抽出装置を内蔵するＬＳＩ１２を含んだ情報再生装置の全体概略構成を示すブロック図である。ＤＶＤ再生装置等に当てはめて説明すると、情報記録部１０は記録媒体（ＤＶＤメディア）であり、情報読み出し部１１はその記録媒体から記録データを読み出すピックアップであり、ＬＳＩ１２は前記ピックアップに読み出された再生信号波形を用いて波形等化、誤り訂正及びデータ復調などを行う信号処理回路（図示せず）を含む。このＬＳＩ１２が出力する復号データと擬似同期クロックとを用いて、情報の表示や音声への変換を行う。
尚、前記の説明では、ＤＶＤ等の記録媒体からの再生信号に含まれるタイミング情報を抽出する例を説明したが、無線の通信路や、光ファイバ、同軸ケーブル、電力線路などの有線の通信経路を経て供給される信号に含まれるタイミング情報を抽出する場合にも、本発明を適用することができる。
また、本発明のタイミング抽出装置では、例えば図７に示した制御部４に内蔵されるターゲット周波数比率設定部４４及び分周率算出部４５での分周率設定の制御をソフトウェアで行ってタイミング情報を抽出するようい構成しても良いのは勿論である。
以上説明したように、本発明では、フィードフォワード型のタイミング抽出装置において、再生信号の再生周波数（再生レート）とクロック生成部（周波数シンセサイザ）の出力クロックの周波数の周波数比率が所望の値（一定値、又は予め設定された範囲内の値）となるように制御する事で、システムの消費電力の最適化、また制御の簡易化を図ることが可能となる。従って、再生信号からタイミング情報を抽出するような情報再生装置、例えば光ディスク用のタイミング抽出装置等として有用である。
１ Ａ／Ｄ変換器（量子化手段）
２、２ａ、２ｂ 周波数比率算出部
３ 位相補正量算出部
４ 制御部
５ 擬似同期クロック生成部
６ 周波数シンセサイザ（クロック生成部）
８ オフセット補正部
１０ 情報記録部
１１ 情報読み出し部
１２ タイミング抽出装置を組み込んだＬＳＩ
１３、６１ 位相周波数比較器
１４、６３ ループフィルタ
１５ 発振器
１６ 補間回路
１７ 同期クロック演算回路
１８ 一定クロック発振器
２１ シンクマーク検出器
２２ 除算器
２３、２５ 設定値
２４ シンクマーク間隔カウンタ
４１ 周波数比率ロック検出器
４２ 平滑化フィルタ
４３、４２５ 加算器
４４ ターゲット周波数比率設定部
４５ 分周率算出部
５１ エッジ生成回路
５２ ＡＮＤ回路
６２ チャージポンプ
６４ ＶＣＯ
６５ 分周器
６６ パルススワローカウンタ
６７ ΔΣ変調器
７１、７２ スタート／リスタート生成部（リスタート信号生成部）
９１ 波形等化器
９２ アナログフィルタ
４２１ セレクタ
４２２、４２３ 乗算器
４２４ 積分器
２、２ａ、２ｂ 周波数比率算出部
３ 位相補正量算出部
４ 制御部
５ 擬似同期クロック生成部
６ 周波数シンセサイザ（クロック生成部）
８ オフセット補正部
１０ 情報記録部
１１ 情報読み出し部
１２ タイミング抽出装置を組み込んだＬＳＩ
１３、６１ 位相周波数比較器
１４、６３ ループフィルタ
１５ 発振器
１６ 補間回路
１７ 同期クロック演算回路
１８ 一定クロック発振器
２１ シンクマーク検出器
２２ 除算器
２３、２５ 設定値
２４ シンクマーク間隔カウンタ
４１ 周波数比率ロック検出器
４２ 平滑化フィルタ
４３、４２５ 加算器
４４ ターゲット周波数比率設定部
４５ 分周率算出部
５１ エッジ生成回路
５２ ＡＮＤ回路
６２ チャージポンプ
６４ ＶＣＯ
６５ 分周器
６６ パルススワローカウンタ
６７ ΔΣ変調器
７１、７２ スタート／リスタート生成部（リスタート信号生成部）
９１ 波形等化器
９２ アナログフィルタ
４２１ セレクタ
４２２、４２３ 乗算器
４２４ 積分器
Claims (19)
- 再生信号から、データとそのデータの記録タイミングとを抽出する情報再生装置におけるタイミング抽出装置において、
設定される分周率に応じたクロックを生成して出力するクロック生成部と、
前記クロック生成部の出力クロックのタイミングで再生信号を量子化して出力する量子化手段と、
前記量子化手段の出力系列に含まれる特定パターン、特定パターンの出現間隔、又はその両方を前記クロック生成部の出力クロックに基づいて計測し、その計測値をもとに前記再生信号の再生周波数と前記クロック生成部の出力クロックの周波数との周波数比率を算出する周波数比率算出部と、
前記量子化手段の量子化信号に対する前記クロック生成部の出力クロックの位相補正値を算出する位相補正量算出部と、
前記周波数比率算出部で算出された周波数比率と前記位相補正量算出部で算出された位相補正量とを受けて、前記クロック生成部の分周率と、前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期とを算出して設定する制御部と、
前記制御部の出力である前記再生信号の再生周期に対する前記クロック生成部の出力クロックの周期をもとに前記クロック生成部の出力クロックを間引いて、前記記録データの記録タイミングに擬似的に同期したクロックを生成する擬似同期クロック生成部とを備える
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記位相補正量算出部の位相補正量をもとに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えた場合に、前記位相補正量算出部の位相補正量を用いて前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が変化したときに前記周波数比率算出部の周波数比率が一定となるように前記クロック生成部の分周率を更新する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定し、その後に前記周波数比率算出部の周波数比率が予め設定された閾値を超えたときに前記周波数比率算出部の周波数比率が前記閾値内に収まるように前記クロック生成部の分周率を更新する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
再生処理が開始した後、前記擬似同期クロック生成部の擬似同期クロックをもとに、前記量子化手段の出力系列に含まれる特定パターンの出現間隔を計測し、同期クロックで計測した場合の理想値と比較し、予め設定された回数連続して予め設定された値を超えた場合には、前記クロック生成部の分周率を更新させるリスタート信号を生成するリスタート信号生成部を備えた
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記制御部が、前記周波数比率算出部の周波数比率が予め設定された値となるように前記クロック生成部の分周率を設定した後に、前記周波数比率算出部の周波数比率が予め設定された回数連続して予め設定された値を超えたときに、リスタート信号を生成するリスタート信号生成部を備えた
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
再生処理のスタート信号又はリスタート信号が入力された場合に、前記クロック生成部の出力クロックの周波数が予め設定された周波数を下回らないように、前記クロック生成部の分周率を設定する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部は、
前記位相補正量算出部の位相補正量を平滑化処理した結果と前記周波数比率算出部の周波数比率とを用いて、前記再生信号の再生周期に対する前記クロック生成部の再生周期を算出して、前記擬似同期クロック生成部に出力する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記量子化手段の出力系列を「０」と「１」で２値化した場合、前記特定パターンの「０」と「１」の連続する比率は、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４：４又は４：１４、ＣＤの場合は１１：１１、Ｂｌｕ−ｒａｙの場合は２：９：９又は９：９：２の比率である
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記量子化手段の出力系列の前記特定パターンの出現間隔は、前記再生信号の再生レートで計測した場合、前記記録データが記録されている媒体がＤＶＤ−ＲＯＭ／ＲＡＭの場合１４８８、ＣＤの場合は５８８、Ｂｌｕ−ｒａｙの場合は１９３２である
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記量子化手段の出力には、前記量子化手段の出力に含まれるオフセットを補正するためのオフセット補正手段が接続され、
前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記オフセット補正手段の出力を用いて動作する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記量子化手段の出力には、前記量子化手段の出力の波形等化を前記クロック生成部の出力クロックに基づいて行う波形等化手段が接続され、
前記周波数比率算出部及び前記位相補正量算出部は、前記量子化手段の出力の代わりに、前記波形等化手段の出力を用いて動作する
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記量子化手段の入力には、前記再生信号の波形等化又は高域雑音除去処理を行うアナログフィルタが接続され、
前記制御部の出力である前記クロック生成部の分周率に応じて、前記アナログフィルタの等化特性又は遮断特性を変化させる
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記制御部の出力である前記クロック生成部の分周率は、整数部と小数部からなり、
前記クロック生成部は、分数分周制御を行うことが可能な周波数シンセサイザである
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置と、
前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有する
ことを特徴とする情報再生装置。 - 前記請求項１記載のタイミング抽出装置と、
前記タイミング抽出装置に含まれる擬似同期クロック生成部の出力に基づいて、前記タイミング抽出装置に含まれる量子化手段の出力から前記データを復号する信号処理回路とを有する
ことを特徴とするＤＶＤ装置。 - 前記請求項１記載のタイミング抽出装置において、
前記再生信号は、無線の通信路、光ファイバ、同軸ケーブル又は電力線を含む通信経路を経て供給される
ことを特徴とするタイミング抽出装置。 - 前記請求項１記載のタイミング抽出装置において、
前記再生信号は、ＤＶＤディスク、ＣＤディスク又はＢｌｕ−ｒａｙディスクを含む光ディスクから供給される
ことを特徴とするタイミング抽出装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005341734 | 2005-11-28 | ||
| JP2005341734 | 2005-11-28 | ||
| PCT/JP2006/314171 WO2007060765A1 (ja) | 2005-11-28 | 2006-07-18 | タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4124798B2 JP4124798B2 (ja) | 2008-07-23 |
| JPWO2007060765A1 true JPWO2007060765A1 (ja) | 2009-05-07 |
Family
ID=38067003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006552389A Expired - Fee Related JP4124798B2 (ja) | 2005-11-28 | 2006-07-18 | タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4124798B2 (ja) |
| CN (1) | CN101069240A (ja) |
| WO (1) | WO2007060765A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101461006A (zh) | 2006-06-02 | 2009-06-17 | 松下电器产业株式会社 | 信息再生装置 |
| WO2008129708A1 (ja) * | 2007-04-05 | 2008-10-30 | Panasonic Corporation | 再生信号処理装置及び映像表示装置 |
| JP2010211834A (ja) * | 2007-06-29 | 2010-09-24 | Panasonic Corp | 情報再生信号処理装置 |
| US8174949B2 (en) * | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| US8638436B2 (en) | 2009-09-15 | 2014-01-28 | Hochiki Corporation | Smoke sensor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3368914B2 (ja) * | 1992-03-19 | 2003-01-20 | 富士通株式会社 | クロック回路及びこれを用いた磁気ディスク装置 |
| JP3477941B2 (ja) * | 1994-11-25 | 2003-12-10 | ソニー株式会社 | ディスク再生装置の信号処理回路 |
| JPH08161829A (ja) * | 1994-12-01 | 1996-06-21 | Canon Inc | デジタル情報再生装置及びデジタルｐｌｌ装置 |
| WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
| JP2002008315A (ja) * | 2000-06-22 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置 |
| JP3609721B2 (ja) * | 2000-12-19 | 2005-01-12 | 株式会社東芝 | デジタルデータ再生装置及びデジタルデータ再生方法 |
-
2006
- 2006-07-18 JP JP2006552389A patent/JP4124798B2/ja not_active Expired - Fee Related
- 2006-07-18 WO PCT/JP2006/314171 patent/WO2007060765A1/ja active Application Filing
- 2006-07-18 CN CNA2006800013344A patent/CN101069240A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101069240A (zh) | 2007-11-07 |
| WO2007060765A1 (ja) | 2007-05-31 |
| JP4124798B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4157145B2 (ja) | 情報再生装置 | |
| JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
| US7433286B2 (en) | Jitter detection apparatus | |
| JP4178795B2 (ja) | 変調装置および方法、ｄｓｖ制御ビット生成方法、記録媒体、並びにプログラム | |
| JP4124798B2 (ja) | タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 | |
| JP3596827B2 (ja) | ディジタルｐｌｌ回路 | |
| JP4630334B2 (ja) | タイミング抽出装置及び映像表示装置 | |
| KR100281951B1 (ko) | 데이터 판독 방법, 데이터 판독 장치 및 기록 매체 | |
| JP4837778B2 (ja) | 再生信号処理装置及び映像表示装置 | |
| JP4232207B2 (ja) | 情報再生装置 | |
| US20040027260A1 (en) | Method and apparatus for compression, method and apparatus for decompression, compression/ decompression system, record medium | |
| JP2004208298A (ja) | クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| US7688687B2 (en) | Timing extractor, and information playback apparatus and DVD device using the timing extractor | |
| US20030112733A1 (en) | Expected value generation unit and a data reproduction apparatus | |
| JPWO2009069246A1 (ja) | 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置 | |
| JP2000182335A (ja) | Ｐｌｌ回路及びそれを備えた光ディスク装置 | |
| JP4528834B2 (ja) | 再生信号処理装置及び映像表示装置 | |
| JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
| JP4110389B2 (ja) | 変調装置および変調方法、記録媒体、並びにプログラム | |
| JP2001319427A (ja) | 情報再生装置 | |
| KR20030005315A (ko) | 압축 방법 및 장치, 압축 해제 방법 및 장치, 압축/압축해제 시스템, 기록매체 | |
| JPH09161410A (ja) | デジタル情報再生方法及びデジタル情報再生装置 | |
| KR20080083531A (ko) | 비터비 디코더의 레벨 값을 결정할 수 있는 데이터 재생장치 및 방법과 기록 매체 | |
| JP2008176834A (ja) | 記録再生装置及び記録再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |