JP2001357633A - 情報再生装置および情報再生方法 - Google Patents
情報再生装置および情報再生方法Info
- Publication number
- JP2001357633A JP2001357633A JP2000175927A JP2000175927A JP2001357633A JP 2001357633 A JP2001357633 A JP 2001357633A JP 2000175927 A JP2000175927 A JP 2000175927A JP 2000175927 A JP2000175927 A JP 2000175927A JP 2001357633 A JP2001357633 A JP 2001357633A
- Authority
- JP
- Japan
- Prior art keywords
- data
- zero
- converter
- phase shift
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000010363 phase shift Effects 0.000 claims abstract description 65
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 230000010355 oscillation Effects 0.000 claims abstract description 35
- 230000007547 defect Effects 0.000 claims description 16
- 238000013075 data extraction Methods 0.000 claims description 14
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 デジタル回路により構成し、特性が均一で高
性能な情報再生装置を得る。 【解決手段】 入力データを再生クロックに同期してデ
ータ抽出してデジタルデータに変換するＡＤ変換器１２
と、そのデジタルデータのゼロクロス検出するゼロクロ
ス検出器１５と、ゼロクロス検出の前後にＡＤ変換器１
２によりデータ抽出された２つのデジタルデータに応じ
て位相ずれ量を検出する位相検出器１６と、位相ずれ量
を累積加算して目標発振周波数データを計算する周波数
計算器１７と、目標発振周波数データをアナログデータ
に変換するＤＡ変換器１８と、アナログデータに基づい
て再生クロックを発生し、ＡＤ変換器１２に供給する電
圧制御発振器７とを備えた。
性能な情報再生装置を得る。 【解決手段】 入力データを再生クロックに同期してデ
ータ抽出してデジタルデータに変換するＡＤ変換器１２
と、そのデジタルデータのゼロクロス検出するゼロクロ
ス検出器１５と、ゼロクロス検出の前後にＡＤ変換器１
２によりデータ抽出された２つのデジタルデータに応じ
て位相ずれ量を検出する位相検出器１６と、位相ずれ量
を累積加算して目標発振周波数データを計算する周波数
計算器１７と、目標発振周波数データをアナログデータ
に変換するＤＡ変換器１８と、アナログデータに基づい
て再生クロックを発生し、ＡＤ変換器１２に供給する電
圧制御発振器７とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばデジタル
ビデオディスク（ＤＶＤ）等の光ディスクから読み取っ
た入力データから再生クロックを生成して、その再生ク
ロックに同期して入力データを再生する情報再生装置お
よび情報再生方法に関するものである。
ビデオディスク（ＤＶＤ）等の光ディスクから読み取っ
た入力データから再生クロックを生成して、その再生ク
ロックに同期して入力データを再生する情報再生装置お
よび情報再生方法に関するものである。
【０００２】
【従来の技術】図１１は従来の情報再生装置を示す構成
図であり、図において、１は光ディスクから読み取られ
た入力データ（ＲＦ）の振幅を調整する自動利得制御器
（ＡＧＣ）、２は入力データを波形整形する波形等化器
（ＥＱ）であり、減衰した高域信号成分の利得を持ち上
げるフィルタと、不要な高域ノイズを取り除くローパス
フィルタとで構成されたものである。３は入力データを
２値化して再生データ（Ｄａｔａ）を生成するスライサ
であり、基準電位との比較により再生データを“０”，
“１”に決定するコンパレータで構成されたものであ
る。４は再生データのエッジと再生クロック（ＣＬＫ）
との位相を比較して、その位相進みあるいは位相遅れの
度合いに応じてパルスＰあるいはパルスＮを発生する位
相比較器、５はパルスＰの入力に応じて電流を注入して
コンデンサ６の電位（Ｃ）を高め、パルスＮの入力に応
じて電流を放電してコンデンサ６の電位を低下させるチ
ャージポンプ（Ｃ．Ｐ．）、７はコンデンサ６の電位に
応じた周波数で発振し、再生クロックを生成する電圧制
御発振器（ＶＣＯ）である。図１２は従来の情報再生装
置の動作を示すタイミングチャートである。
図であり、図において、１は光ディスクから読み取られ
た入力データ（ＲＦ）の振幅を調整する自動利得制御器
（ＡＧＣ）、２は入力データを波形整形する波形等化器
（ＥＱ）であり、減衰した高域信号成分の利得を持ち上
げるフィルタと、不要な高域ノイズを取り除くローパス
フィルタとで構成されたものである。３は入力データを
２値化して再生データ（Ｄａｔａ）を生成するスライサ
であり、基準電位との比較により再生データを“０”，
“１”に決定するコンパレータで構成されたものであ
る。４は再生データのエッジと再生クロック（ＣＬＫ）
との位相を比較して、その位相進みあるいは位相遅れの
度合いに応じてパルスＰあるいはパルスＮを発生する位
相比較器、５はパルスＰの入力に応じて電流を注入して
コンデンサ６の電位（Ｃ）を高め、パルスＮの入力に応
じて電流を放電してコンデンサ６の電位を低下させるチ
ャージポンプ（Ｃ．Ｐ．）、７はコンデンサ６の電位に
応じた周波数で発振し、再生クロックを生成する電圧制
御発振器（ＶＣＯ）である。図１２は従来の情報再生装
置の動作を示すタイミングチャートである。
【０００３】次に動作について説明する。光ディスクか
ら読み取った入力データからデータを再生する情報再生
装置では、再生データに同期するクロックを生成する必
要があり、再生データのエッジとクロックとの位相差に
基づいて電圧制御発振器を制御して、クロックを再生す
る手法が一般的に用いられている。図１１において、自
動利得制御器１は、光ディスクから読み取られた入力デ
ータの振幅を一定に調整し、波形等化器２は、振幅調整
された入力データの減衰した高域信号成分の利得を持ち
上げ、また、不要な高域ノイズを取り除く等、波形整形
する。スライサ３は、波形整形された入力データを基準
電位との比較により、“０”，“１”に２値化して再生
データを生成する。一方、クロックの再生に関して、位
相比較器４は、再生データのエッジと電圧制御発振器７
によって生成された再生クロックとの位相を比較して、
その位相進みあるいは位相遅れの度合いに応じてパルス
ＰあるいはパルスＮを発生する。チャージポンプ５は、
パルスＰの入力に応じてコンデンサ６に電流を注入して
電位（Ｃ）を高め、パルスＮの入力に応じてコンデンサ
６から電流を放電して電位を低下させる。電圧制御発振
器７は、コンデンサ６の電位に比例した周波数で発振す
ることにより、再生データに同期した再生クロックを生
成する。図１２では、再生データ（Ｄａｔａ）の立上り
エッジが再生クロック（ＣＬＫ）よりも早い、即ち、再
生クロックの位相が遅れている場合に、パルスＰを発生
して、電位（Ｃ）を高め、再生クロックの周波数を上
げ、逆に、再生データ（Ｄａｔａ）の立上りエッジが再
生クロック（ＣＬＫ）よりも遅い、即ち、再生クロック
の位相が進んでいる場合に、パルスＮを発生して、電位
（Ｃ）を低下させ、再生クロックの周波数を下げている
様子を示したものである。
ら読み取った入力データからデータを再生する情報再生
装置では、再生データに同期するクロックを生成する必
要があり、再生データのエッジとクロックとの位相差に
基づいて電圧制御発振器を制御して、クロックを再生す
る手法が一般的に用いられている。図１１において、自
動利得制御器１は、光ディスクから読み取られた入力デ
ータの振幅を一定に調整し、波形等化器２は、振幅調整
された入力データの減衰した高域信号成分の利得を持ち
上げ、また、不要な高域ノイズを取り除く等、波形整形
する。スライサ３は、波形整形された入力データを基準
電位との比較により、“０”，“１”に２値化して再生
データを生成する。一方、クロックの再生に関して、位
相比較器４は、再生データのエッジと電圧制御発振器７
によって生成された再生クロックとの位相を比較して、
その位相進みあるいは位相遅れの度合いに応じてパルス
ＰあるいはパルスＮを発生する。チャージポンプ５は、
パルスＰの入力に応じてコンデンサ６に電流を注入して
電位（Ｃ）を高め、パルスＮの入力に応じてコンデンサ
６から電流を放電して電位を低下させる。電圧制御発振
器７は、コンデンサ６の電位に比例した周波数で発振す
ることにより、再生データに同期した再生クロックを生
成する。図１２では、再生データ（Ｄａｔａ）の立上り
エッジが再生クロック（ＣＬＫ）よりも早い、即ち、再
生クロックの位相が遅れている場合に、パルスＰを発生
して、電位（Ｃ）を高め、再生クロックの周波数を上
げ、逆に、再生データ（Ｄａｔａ）の立上りエッジが再
生クロック（ＣＬＫ）よりも遅い、即ち、再生クロック
の位相が進んでいる場合に、パルスＮを発生して、電位
（Ｃ）を低下させ、再生クロックの周波数を下げている
様子を示したものである。
【０００４】
【発明が解決しようとする課題】従来の情報再生装置は
以上のように構成されているので、全ての構成要素がア
ナログ回路によって構成されており、例えば、ＣＭＯＳ
ＬＳＩで構成する場合に、ＰチャンネルとＮチャンネ
ルのトランジスタ特性のばらつき等が原因で、チャージ
ポンプ５の電流の流れにばらつきが生じ、位相同期ルー
プの位相ロックポイントが理想状態からずれて、クロッ
ク再生特性が劣化するなど、アナログ回路の回路素子の
ばらつきにより、特性にばらつきが生じてしまう課題が
あった。
以上のように構成されているので、全ての構成要素がア
ナログ回路によって構成されており、例えば、ＣＭＯＳ
ＬＳＩで構成する場合に、ＰチャンネルとＮチャンネ
ルのトランジスタ特性のばらつき等が原因で、チャージ
ポンプ５の電流の流れにばらつきが生じ、位相同期ルー
プの位相ロックポイントが理想状態からずれて、クロッ
ク再生特性が劣化するなど、アナログ回路の回路素子の
ばらつきにより、特性にばらつきが生じてしまう課題が
あった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、デジタル回路により構成すること
により、特性が均一で高性能な情報再生装置および情報
再生方法を得ることを目的とする。
めになされたもので、デジタル回路により構成すること
により、特性が均一で高性能な情報再生装置および情報
再生方法を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る情報再生
装置は、入力データを再生クロックに同期してデータ抽
出してデジタルデータに変換するＡＤ変換器と、そのデ
ジタルデータのゼロクロス検出するゼロクロス検出器
と、ゼロクロス検出された場合に、そのゼロクロス検出
の前後にＡＤ変換器によりデータ抽出された２つのデジ
タルデータに応じて、それら２つのデータ抽出点の中点
とそのゼロクロス点との位相ずれ量を検出する位相検出
器と、位相ずれ量を累積加算して目標発振周波数データ
を計算する周波数計算器と、目標発振周波数データをア
ナログデータに変換するＤＡ変換器と、アナログデータ
に基づいて再生クロックを発生し、ＡＤ変換器に供給す
る電圧制御発振器とを備えたものである。
装置は、入力データを再生クロックに同期してデータ抽
出してデジタルデータに変換するＡＤ変換器と、そのデ
ジタルデータのゼロクロス検出するゼロクロス検出器
と、ゼロクロス検出された場合に、そのゼロクロス検出
の前後にＡＤ変換器によりデータ抽出された２つのデジ
タルデータに応じて、それら２つのデータ抽出点の中点
とそのゼロクロス点との位相ずれ量を検出する位相検出
器と、位相ずれ量を累積加算して目標発振周波数データ
を計算する周波数計算器と、目標発振周波数データをア
ナログデータに変換するＤＡ変換器と、アナログデータ
に基づいて再生クロックを発生し、ＡＤ変換器に供給す
る電圧制御発振器とを備えたものである。
【０００７】この発明に係る情報再生装置は、ＤＡ変換
器により変換されたアナログデータを濾波し、電圧制御
発振器に出力するローパスフィルタを備えたものであ
る。
器により変換されたアナログデータを濾波し、電圧制御
発振器に出力するローパスフィルタを備えたものであ
る。
【０００８】この発明に係る情報再生装置は、位相検出
器により検出された位相ずれ量の絶対値の平均値に応じ
て入力データに対する再生クロックのジッタ量を計算す
るジッタ計算器を備えたものである。
器により検出された位相ずれ量の絶対値の平均値に応じ
て入力データに対する再生クロックのジッタ量を計算す
るジッタ計算器を備えたものである。
【０００９】この発明に係る情報再生装置は、入力デー
タの欠落に応じてゼロクロス検出器によるゼロクロス検
出出力をマスクするディフェクトマスク回路を備えたも
のである。
タの欠落に応じてゼロクロス検出器によるゼロクロス検
出出力をマスクするディフェクトマスク回路を備えたも
のである。
【００１０】この発明に係る情報再生方法は、入力デー
タを再生クロックに同期してデータ抽出してデジタルデ
ータに変換し、その変換された前後の２つのデジタルデ
ータに応じてそのデジタルデータのゼロクロス検出し、
そのゼロクロス検出の前後にデータ抽出された２つのデ
ジタルデータに応じて、それら２つのデータ抽出点の中
点とそのゼロクロス点との位相ずれ量を検出し、その検
出された位相ずれ量を累積加算して目標発振周波数デー
タを計算し、その計算された目標発振周波数データをア
ナログデータに変換し、その変換されたアナログデータ
に基づいて再生クロックを発生するものである。
タを再生クロックに同期してデータ抽出してデジタルデ
ータに変換し、その変換された前後の２つのデジタルデ
ータに応じてそのデジタルデータのゼロクロス検出し、
そのゼロクロス検出の前後にデータ抽出された２つのデ
ジタルデータに応じて、それら２つのデータ抽出点の中
点とそのゼロクロス点との位相ずれ量を検出し、その検
出された位相ずれ量を累積加算して目標発振周波数デー
タを計算し、その計算された目標発振周波数データをア
ナログデータに変換し、その変換されたアナログデータ
に基づいて再生クロックを発生するものである。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による情
報再生装置を示す構成図であり、図において、１は光デ
ィスクから読み取られた入力データ（ＲＦ）の振幅を調
整する自動利得制御器（ＡＧＣ）、１１は入力データを
濾波して折り返し雑音を抑制するローパスフィルタ（Ｌ
ＰＦ）、１２は入力データを再生クロック（ＣＬＫ）に
同期してデータ抽出してデジタルデータに変換するＡＤ
変換器（ＡＤＣ）、１３は変換されたデジタルデータを
波形整形する波形等化器（ＥＱ）であり、減衰した高域
信号成分の利得を持ち上げるデジタルフィルタで構成さ
れたものである。１４は波形整形されたデジタルデータ
ＲＥを再生クロック（ＣＬＫ）に同期して最尤復号して
２値化した再生データ（Ｄａｔａ）を生成するビタビ復
号器である。１５は波形整形されたデジタルデータＲＥ
の符号ビット（ＭＳＢ）を監視し、その符号ビットの変
移に応じてゼロクロス検出信号ＺＸを出力するゼロクロ
ス検出器、１６はゼロクロス検出信号ＺＸが入力された
場合に、そのゼロクロス検出の前後にＡＤ変換器１２に
よりデータ抽出され、波形等化器１３により波形整形さ
れた２つのデジタルデータＲＥに応じて、それら２つの
データ抽出点の中点とそのゼロクロス点との位相ずれ量
ＰＥを検出する位相検出器である。１７は位相ずれ量Ｐ
Ｅを累積加算して目標発振周波数データＦＱを出力する
と共に、更新タイミングデータＦＫを出力する周波数計
算器、１８は周波数計算器１７により出力された更新タ
イミングデータＦＫに応じて目標発振周波数データＦＱ
をアナログデータに変換するＤＡ変換器（ＤＡＣ）、７
はＤＡ変換器１８により変換されたアナログデータに基
づいて再生クロック（ＣＬＫ）を発生し、ＡＤ変換器１
２、波形等化器１３、ビタビ復号器１４、およびゼロク
ロス検出器１５に供給する電圧制御発振器（ＶＣＯ）で
ある。
説明する。 実施の形態１．図１はこの発明の実施の形態１による情
報再生装置を示す構成図であり、図において、１は光デ
ィスクから読み取られた入力データ（ＲＦ）の振幅を調
整する自動利得制御器（ＡＧＣ）、１１は入力データを
濾波して折り返し雑音を抑制するローパスフィルタ（Ｌ
ＰＦ）、１２は入力データを再生クロック（ＣＬＫ）に
同期してデータ抽出してデジタルデータに変換するＡＤ
変換器（ＡＤＣ）、１３は変換されたデジタルデータを
波形整形する波形等化器（ＥＱ）であり、減衰した高域
信号成分の利得を持ち上げるデジタルフィルタで構成さ
れたものである。１４は波形整形されたデジタルデータ
ＲＥを再生クロック（ＣＬＫ）に同期して最尤復号して
２値化した再生データ（Ｄａｔａ）を生成するビタビ復
号器である。１５は波形整形されたデジタルデータＲＥ
の符号ビット（ＭＳＢ）を監視し、その符号ビットの変
移に応じてゼロクロス検出信号ＺＸを出力するゼロクロ
ス検出器、１６はゼロクロス検出信号ＺＸが入力された
場合に、そのゼロクロス検出の前後にＡＤ変換器１２に
よりデータ抽出され、波形等化器１３により波形整形さ
れた２つのデジタルデータＲＥに応じて、それら２つの
データ抽出点の中点とそのゼロクロス点との位相ずれ量
ＰＥを検出する位相検出器である。１７は位相ずれ量Ｐ
Ｅを累積加算して目標発振周波数データＦＱを出力する
と共に、更新タイミングデータＦＫを出力する周波数計
算器、１８は周波数計算器１７により出力された更新タ
イミングデータＦＫに応じて目標発振周波数データＦＱ
をアナログデータに変換するＤＡ変換器（ＤＡＣ）、７
はＤＡ変換器１８により変換されたアナログデータに基
づいて再生クロック（ＣＬＫ）を発生し、ＡＤ変換器１
２、波形等化器１３、ビタビ復号器１４、およびゼロク
ロス検出器１５に供給する電圧制御発振器（ＶＣＯ）で
ある。
【００１２】図２はこの発明の実施の形態１によるゼロ
クロス検出器の詳細を示す構成図であり、図において、
１５ａはデジタルデータＲＥの符号ビット（ＭＳＢ）を
Ｄ入力端子から入力し、Ｔ入力端子から入力した再生ク
ロック（ＣＬＫ）の入力前の符号ビットをＱ出力端子か
ら出力するフリップフロップ回路、１５ｂは今回のデジ
タルデータＲＥの符号ビットと、前回の符号ビットとの
排他的論理和を取り、その符号ビットの変移に応じてゼ
ロクロス検出信号ＺＸを出力する排他的論理和回路であ
る。
クロス検出器の詳細を示す構成図であり、図において、
１５ａはデジタルデータＲＥの符号ビット（ＭＳＢ）を
Ｄ入力端子から入力し、Ｔ入力端子から入力した再生ク
ロック（ＣＬＫ）の入力前の符号ビットをＱ出力端子か
ら出力するフリップフロップ回路、１５ｂは今回のデジ
タルデータＲＥの符号ビットと、前回の符号ビットとの
排他的論理和を取り、その符号ビットの変移に応じてゼ
ロクロス検出信号ＺＸを出力する排他的論理和回路であ
る。
【００１３】図３はこの発明の実施の形態１による位相
検出器の詳細を示す構成図であり、図において、１６ａ
はデジタルデータＲＥをＤ入力端子から入力し、Ｔ入力
端子から入力したゼロクロス検出信号ＺＸの入力前のデ
ジタルデータＲＥ−１をＱ出力端子から出力するフリッ
プフロップ回路、１６ｂはゼロクロス検出前のデジタル
データＲＥ−１の絶対値を取る絶対値回路、１６ｃはゼ
ロクロス検出後のデジタルデータＲＥの絶対値を取る絶
対値回路である。１６ｄはデジタルデータＲＥの絶対値
からデジタルデータＲＥ−１の絶対値を減算する減算
器、１６ｅはデジタルデータＲＥの絶対値とデジタルデ
ータＲＥ−１の絶対値とを加算する加算器、１６ｆはそ
の差を和で除算する除算器である。図４はこの発明の実
施の形態１による位相検出器の機能を示す説明図であ
る。
検出器の詳細を示す構成図であり、図において、１６ａ
はデジタルデータＲＥをＤ入力端子から入力し、Ｔ入力
端子から入力したゼロクロス検出信号ＺＸの入力前のデ
ジタルデータＲＥ−１をＱ出力端子から出力するフリッ
プフロップ回路、１６ｂはゼロクロス検出前のデジタル
データＲＥ−１の絶対値を取る絶対値回路、１６ｃはゼ
ロクロス検出後のデジタルデータＲＥの絶対値を取る絶
対値回路である。１６ｄはデジタルデータＲＥの絶対値
からデジタルデータＲＥ−１の絶対値を減算する減算
器、１６ｅはデジタルデータＲＥの絶対値とデジタルデ
ータＲＥ−１の絶対値とを加算する加算器、１６ｆはそ
の差を和で除算する除算器である。図４はこの発明の実
施の形態１による位相検出器の機能を示す説明図であ
る。
【００１４】図５はこの発明の実施の形態１による周波
数計算器の詳細を示す構成図であり、図において、１７
ａは位相ずれ量ＰＥと、フリップフロップ回路１７ｃの
Ｑ出力端子から出力された位相ずれ量ＰＥとを加算する
加算器、１７ｂはゼロクロス検出信号ＺＸをＮ（Ｎは任
意の自然数）分周し、更新タイミングデータＦＫとして
出力する分周器である。１７ｃは加算された位相ずれ量
ＰＥをＤ入力端子から入力し、Ｔ入力端子から入力した
ゼロクロス検出信号ＺＸの入力毎に入力前の加算された
位相ずれ量ＰＥをＱ出力端子から出力し、Ｒ入力端子か
ら入力した更新タイミングデータＦＫによりリセットさ
れるフリップフロップ回路である。１７ｄはフリップフ
ロップ回路１７ｃによりＮ回分加算された位相ずれ量Ｐ
Ｅをゲイン調整して平均値を取るデジタル乗算器、１７
ｅは平均化された位相ずれ量ＰＥとフリップフロップ回
路１７ｆのＱ出力端子から出力された目標発振周波数デ
ータＦＱとを加算する加算器、１７ｆは平均化された位
相ずれ量ＰＥに目標発振周波数データＦＱが加算された
値をＤ入力端子から入力し、Ｔ入力端子から入力した更
新タイミングデータＦＫの入力毎に入力前の平均化され
た位相ずれ量ＰＥに目標発振周波数データＦＱが加算さ
れた値を目標発振周波数データＦＱとしてＱ出力端子か
ら出力するフリップフロップ回路である。
数計算器の詳細を示す構成図であり、図において、１７
ａは位相ずれ量ＰＥと、フリップフロップ回路１７ｃの
Ｑ出力端子から出力された位相ずれ量ＰＥとを加算する
加算器、１７ｂはゼロクロス検出信号ＺＸをＮ（Ｎは任
意の自然数）分周し、更新タイミングデータＦＫとして
出力する分周器である。１７ｃは加算された位相ずれ量
ＰＥをＤ入力端子から入力し、Ｔ入力端子から入力した
ゼロクロス検出信号ＺＸの入力毎に入力前の加算された
位相ずれ量ＰＥをＱ出力端子から出力し、Ｒ入力端子か
ら入力した更新タイミングデータＦＫによりリセットさ
れるフリップフロップ回路である。１７ｄはフリップフ
ロップ回路１７ｃによりＮ回分加算された位相ずれ量Ｐ
Ｅをゲイン調整して平均値を取るデジタル乗算器、１７
ｅは平均化された位相ずれ量ＰＥとフリップフロップ回
路１７ｆのＱ出力端子から出力された目標発振周波数デ
ータＦＱとを加算する加算器、１７ｆは平均化された位
相ずれ量ＰＥに目標発振周波数データＦＱが加算された
値をＤ入力端子から入力し、Ｔ入力端子から入力した更
新タイミングデータＦＫの入力毎に入力前の平均化され
た位相ずれ量ＰＥに目標発振周波数データＦＱが加算さ
れた値を目標発振周波数データＦＱとしてＱ出力端子か
ら出力するフリップフロップ回路である。
【００１５】次に動作について説明する。図１におい
て、自動利得制御器１は、光ディスクから読み取られた
入力データ（ＲＦ）の振幅を調整し、ローパスフィルタ
１１は、その振幅調整された入力データを濾波して折り
返し雑音を抑制する。ＡＤ変換器１２は、折り返し雑音
を抑制された入力データを再生クロック（ＣＬＫ）に同
期してデータ抽出してデジタルデータに変換する。波形
等化器１３は、変換されたデジタルデータを波形整形
し、ビタビ復号器１４は、波形整形されたデジタルデー
タＲＥを再生クロックに同期して最尤復号して２値化し
た再生データ（Ｄａｔａ）を生成する。
て、自動利得制御器１は、光ディスクから読み取られた
入力データ（ＲＦ）の振幅を調整し、ローパスフィルタ
１１は、その振幅調整された入力データを濾波して折り
返し雑音を抑制する。ＡＤ変換器１２は、折り返し雑音
を抑制された入力データを再生クロック（ＣＬＫ）に同
期してデータ抽出してデジタルデータに変換する。波形
等化器１３は、変換されたデジタルデータを波形整形
し、ビタビ復号器１４は、波形整形されたデジタルデー
タＲＥを再生クロックに同期して最尤復号して２値化し
た再生データ（Ｄａｔａ）を生成する。
【００１６】一方、クロックの再生に関して、ゼロクロ
ス検出器１５は、波形整形されたデジタルデータＲＥの
符号ビット（ＭＳＢ）を監視し、その符号ビットの変移
に応じてゼロクロス検出信号ＺＸを出力する。図２に示
したゼロクロス検出器１５において、フリップフロップ
回路１５ａは、デジタルデータＲＥの符号ビット（ＭＳ
Ｂ）をＤ入力端子から入力し、Ｔ入力端子から入力した
再生クロック（ＣＬＫ）の入力前の符号ビットをＱ出力
端子から出力する。排他的論理和回路１５ｂは、今回の
デジタルデータＲＥの符号ビットと、フリップフロップ
回路１５ａから出力された前回の符号ビットとの排他的
論理和を取り、その符号ビットの変移に応じてゼロクロ
ス検出信号ＺＸを出力する。
ス検出器１５は、波形整形されたデジタルデータＲＥの
符号ビット（ＭＳＢ）を監視し、その符号ビットの変移
に応じてゼロクロス検出信号ＺＸを出力する。図２に示
したゼロクロス検出器１５において、フリップフロップ
回路１５ａは、デジタルデータＲＥの符号ビット（ＭＳ
Ｂ）をＤ入力端子から入力し、Ｔ入力端子から入力した
再生クロック（ＣＬＫ）の入力前の符号ビットをＱ出力
端子から出力する。排他的論理和回路１５ｂは、今回の
デジタルデータＲＥの符号ビットと、フリップフロップ
回路１５ａから出力された前回の符号ビットとの排他的
論理和を取り、その符号ビットの変移に応じてゼロクロ
ス検出信号ＺＸを出力する。
【００１７】位相検出器１６は、ゼロクロス検出信号Ｚ
Ｘが入力された場合に、そのゼロクロス検出の前後にＡ
Ｄ変換器１２によりデータ抽出され、波形等化器１３に
より波形整形された２つのデジタルデータＲＥに応じ
て、それら２つのデータ抽出点の中点とそのゼロクロス
点との位相ずれ量ＰＥを検出する。図３に示した位相検
出器１６において、フリップフロップ回路１６ａは、デ
ジタルデータＲＥをＤ入力端子から入力し、Ｔ入力端子
から入力したゼロクロス検出信号ＺＸの入力前のデジタ
ルデータＲＥ−１をＱ出力端子から出力する。絶対値回
路１６ｂは、ゼロクロス検出前のデジタルデータＲＥ−
１の絶対値を取り、絶対値回路１６ｃは、ゼロクロス検
出後のデジタルデータＲＥの絶対値を取る。減算器１６
ｄは、デジタルデータＲＥの絶対値からデジタルデータ
ＲＥ−１の絶対値を減算し、加算器１６ｅは、デジタル
データＲＥの絶対値とデジタルデータＲＥ−１の絶対値
とを加算し、除算器１６ｆは、その差を和で除算し、位
相ずれ量ＰＥとして出力する。図４はその図３に示した
位相検出器１６の機能を示したものであり、この位相検
出器１６は、ゼロクロス検出信号ＺＸが入力された場合
に、そのゼロクロス検出の前後にＡＤ変換器１２により
データ抽出され、波形等化器１３により波形整形された
２つのデジタルデータＲＥ−１とデジタルデータＲＥと
に応じて、それら２つのデータ抽出点の中点ＣＮＴと論
理的ゼロクロス点ＬＺＸとの位相ずれ量ＰＥを検出する
ものであり、図に示したような線形演算をするものであ
る。ここで、２つのデータ抽出点の中点ＣＮＴは、電圧
制御発振器７が入力データに応じて生成すべき再生クロ
ックの位相の理想値であり、論理的ゼロクロス点ＬＺＸ
は、デジタルデータＲＥ−１の振幅値とデジタルデータ
ＲＥの振幅値とを線分で結んだゼロラインとの交点であ
り、位相ずれ量ＰＥは、再生クロックの位相の理想値か
らの現在の再生クロックの位相のずれを示すものであ
る。位相検出器１６では、図４の機能を満たすために、
図３に示した構成により、ＰＥ＝（|ＲＥ|−|ＲＥ−１
|）／（|ＲＥ|＋|ＲＥ−１|）の演算を行う。
Ｘが入力された場合に、そのゼロクロス検出の前後にＡ
Ｄ変換器１２によりデータ抽出され、波形等化器１３に
より波形整形された２つのデジタルデータＲＥに応じ
て、それら２つのデータ抽出点の中点とそのゼロクロス
点との位相ずれ量ＰＥを検出する。図３に示した位相検
出器１６において、フリップフロップ回路１６ａは、デ
ジタルデータＲＥをＤ入力端子から入力し、Ｔ入力端子
から入力したゼロクロス検出信号ＺＸの入力前のデジタ
ルデータＲＥ−１をＱ出力端子から出力する。絶対値回
路１６ｂは、ゼロクロス検出前のデジタルデータＲＥ−
１の絶対値を取り、絶対値回路１６ｃは、ゼロクロス検
出後のデジタルデータＲＥの絶対値を取る。減算器１６
ｄは、デジタルデータＲＥの絶対値からデジタルデータ
ＲＥ−１の絶対値を減算し、加算器１６ｅは、デジタル
データＲＥの絶対値とデジタルデータＲＥ−１の絶対値
とを加算し、除算器１６ｆは、その差を和で除算し、位
相ずれ量ＰＥとして出力する。図４はその図３に示した
位相検出器１６の機能を示したものであり、この位相検
出器１６は、ゼロクロス検出信号ＺＸが入力された場合
に、そのゼロクロス検出の前後にＡＤ変換器１２により
データ抽出され、波形等化器１３により波形整形された
２つのデジタルデータＲＥ−１とデジタルデータＲＥと
に応じて、それら２つのデータ抽出点の中点ＣＮＴと論
理的ゼロクロス点ＬＺＸとの位相ずれ量ＰＥを検出する
ものであり、図に示したような線形演算をするものであ
る。ここで、２つのデータ抽出点の中点ＣＮＴは、電圧
制御発振器７が入力データに応じて生成すべき再生クロ
ックの位相の理想値であり、論理的ゼロクロス点ＬＺＸ
は、デジタルデータＲＥ−１の振幅値とデジタルデータ
ＲＥの振幅値とを線分で結んだゼロラインとの交点であ
り、位相ずれ量ＰＥは、再生クロックの位相の理想値か
らの現在の再生クロックの位相のずれを示すものであ
る。位相検出器１６では、図４の機能を満たすために、
図３に示した構成により、ＰＥ＝（|ＲＥ|−|ＲＥ−１
|）／（|ＲＥ|＋|ＲＥ−１|）の演算を行う。
【００１８】周波数計算器１７は、位相ずれ量ＰＥを累
積加算して目標発振周波数データＦＱを出力すると共
に、更新タイミングデータＦＫを出力する。図５に示し
た周波数計算器１７において、分周器１７ｂは、ゼロク
ロス検出信号ＺＸをＮ分周し、更新タイミングデータＦ
Ｋとして出力する。フリップフロップ回路１７ｃは、位
相ずれ量ＰＥをＤ入力端子から入力し、Ｔ入力端子から
入力したゼロクロス検出信号ＺＸの入力毎に入力前の位
相ずれ量ＰＥをＱ出力端子から出力する。加算器１７ａ
は、今回の位相ずれ量ＰＥと、フリップフロップ回路１
７ｃのＱ出力端子から出力される前回加算出力した位相
ずれ量ＰＥとを加算する。したがって、フリップフロッ
プ回路１７ｃでは、Ｒ入力端子から入力される更新タイ
ミングデータＦＫによりリセットされるので、ゼロクロ
ス検出信号ＺＸのＮ回入力分、累積加算した位相ずれ量
ＰＥを出力する。デジタル乗算器１７ｄは、フリップフ
ロップ回路１７ｃによりＮ回分累積加算された位相ずれ
量ＰＥをゲイン調整して平均値を取る。加算器１７ｅ
は、平均化された位相ずれ量ＰＥとフリップフロップ回
路１７ｆのＱ出力端子から出力された目標発振周波数デ
ータＦＱとを加算し、フリップフロップ回路１７ｆは、
平均化された位相ずれ量ＰＥに目標発振周波数データＦ
Ｑが加算された値をＤ入力端子から入力し、Ｔ入力端子
から入力した更新タイミングデータＦＫの入力毎に入力
前の平均化された位相ずれ量ＰＥに目標発振周波数デー
タＦＱが加算された値を目標発振周波数データＦＱとし
てＱ出力端子から出力する。ここで、周波数計算器１７
において、ゼロクロス検出信号ＺＸをＮ分周した更新タ
イミングデータＦＫに応じて、目標発振周波数データＦ
Ｑを出力するようにしたのは、発振周波数制御のループ
バック応答性としては、それほど高い周波数は必要では
ない（信号レートが数十ＭＨｚとして、周波数制御は数
ｋＨｚで良い）ため、Ｎ分周による位相誤差の累積平均
化によってループバック系を安定化することができ、さ
らに、低い周波数のＤＡ変換器１８を使えるという利点
もあるためである。
積加算して目標発振周波数データＦＱを出力すると共
に、更新タイミングデータＦＫを出力する。図５に示し
た周波数計算器１７において、分周器１７ｂは、ゼロク
ロス検出信号ＺＸをＮ分周し、更新タイミングデータＦ
Ｋとして出力する。フリップフロップ回路１７ｃは、位
相ずれ量ＰＥをＤ入力端子から入力し、Ｔ入力端子から
入力したゼロクロス検出信号ＺＸの入力毎に入力前の位
相ずれ量ＰＥをＱ出力端子から出力する。加算器１７ａ
は、今回の位相ずれ量ＰＥと、フリップフロップ回路１
７ｃのＱ出力端子から出力される前回加算出力した位相
ずれ量ＰＥとを加算する。したがって、フリップフロッ
プ回路１７ｃでは、Ｒ入力端子から入力される更新タイ
ミングデータＦＫによりリセットされるので、ゼロクロ
ス検出信号ＺＸのＮ回入力分、累積加算した位相ずれ量
ＰＥを出力する。デジタル乗算器１７ｄは、フリップフ
ロップ回路１７ｃによりＮ回分累積加算された位相ずれ
量ＰＥをゲイン調整して平均値を取る。加算器１７ｅ
は、平均化された位相ずれ量ＰＥとフリップフロップ回
路１７ｆのＱ出力端子から出力された目標発振周波数デ
ータＦＱとを加算し、フリップフロップ回路１７ｆは、
平均化された位相ずれ量ＰＥに目標発振周波数データＦ
Ｑが加算された値をＤ入力端子から入力し、Ｔ入力端子
から入力した更新タイミングデータＦＫの入力毎に入力
前の平均化された位相ずれ量ＰＥに目標発振周波数デー
タＦＱが加算された値を目標発振周波数データＦＱとし
てＱ出力端子から出力する。ここで、周波数計算器１７
において、ゼロクロス検出信号ＺＸをＮ分周した更新タ
イミングデータＦＫに応じて、目標発振周波数データＦ
Ｑを出力するようにしたのは、発振周波数制御のループ
バック応答性としては、それほど高い周波数は必要では
ない（信号レートが数十ＭＨｚとして、周波数制御は数
ｋＨｚで良い）ため、Ｎ分周による位相誤差の累積平均
化によってループバック系を安定化することができ、さ
らに、低い周波数のＤＡ変換器１８を使えるという利点
もあるためである。
【００１９】ＤＡ変換器１８は、周波数計算器１７によ
り出力された更新タイミングデータＦＫに応じて目標発
振周波数データＦＱをアナログデータに変換する。電圧
制御発振器７は、ＤＡ変換器１８により変換されたアナ
ログデータに基づいて再生クロック（ＣＬＫ）を発生
し、ＡＤ変換器１２、波形等化器１３、ビタビ復号器１
４、およびゼロクロス検出器１５に供給する。したがっ
て、電圧制御発振器７から出力される再生クロックの位
相は、図４に示したデータ抽出点の中点ＣＮＴに追従
し、よって、入力データに応じた位相の再生クロックが
出力される。なお、電圧制御発振器７は、ＤＡ変換器１
８から出力されるアナログデータと発振周波数との間の
リニアリティ（直線性）が重要であるが、例えば、ＣＭ
ＯＳＬＳＩでインバータを奇数個リング状に接続したリ
ングオッシレータでも、比較的良好な特性が得られる。
り出力された更新タイミングデータＦＫに応じて目標発
振周波数データＦＱをアナログデータに変換する。電圧
制御発振器７は、ＤＡ変換器１８により変換されたアナ
ログデータに基づいて再生クロック（ＣＬＫ）を発生
し、ＡＤ変換器１２、波形等化器１３、ビタビ復号器１
４、およびゼロクロス検出器１５に供給する。したがっ
て、電圧制御発振器７から出力される再生クロックの位
相は、図４に示したデータ抽出点の中点ＣＮＴに追従
し、よって、入力データに応じた位相の再生クロックが
出力される。なお、電圧制御発振器７は、ＤＡ変換器１
８から出力されるアナログデータと発振周波数との間の
リニアリティ（直線性）が重要であるが、例えば、ＣＭ
ＯＳＬＳＩでインバータを奇数個リング状に接続したリ
ングオッシレータでも、比較的良好な特性が得られる。
【００２０】以上のように、この実施の形態１によれ
ば、ＡＤ変換器１２以降のＤＡ変換器１８まで、デジタ
ル回路により構成することができ、アナログ回路による
特性のばらつきを排除することができ、特性が均一で高
性能な情報再生装置が得られる。また、ＤＡ変換器１８
により直接に目標発振周波数データＦＱをアナログデー
タに変換して電圧制御発振器７に供給しているので、Ｄ
Ａ変換器１８と電圧制御発振器７との間のアナログ回路
による特性のばらつきを排除することができ、特性が均
一で高性能な情報再生装置が得られる。さらに、位相検
出器１６では、ゼロクロス検出の前後にＡＤ変換器１２
によりデータ抽出された２つのデジタルデータＲＥ−１
とデジタルデータＲＥとに応じて、それら２つのデータ
抽出点の中点ＣＮＴと論理的ゼロクロス点ＬＺＸとの位
相ずれ量ＰＥを検出するようにし、電圧制御発振器７で
は、その位相ずれ量ＰＥがなくなるような位相の再生ク
ロックを発生するようにしたので、ＡＤ変換器１２によ
りデータ抽出される２つのデジタルデータＲＥ−１とデ
ジタルデータＲＥとの振幅値に変動が生じても、デジタ
ルデータＲＥ−１とデジタルデータＲＥとの両方に同様
に影響されることになるので、デジタルデータＲＥ−１
の振幅値とデジタルデータＲＥの振幅値とを線分で結ん
だゼロラインとの交点である論理的ゼロクロス点ＬＺＸ
に影響を与えることなく、したがって、位相ずれ量ＰＥ
にも影響を受けることがなく、高性能な情報再生装置が
得られる。さらに、ビタビ復号器１４においても、ゼロ
クロス点から前後等距離の理想的な標本化位置にあるデ
ジタルデータＲＥに基づいて復号することができるの
で、復号性能の高性能な情報再生装置が得られる。
ば、ＡＤ変換器１２以降のＤＡ変換器１８まで、デジタ
ル回路により構成することができ、アナログ回路による
特性のばらつきを排除することができ、特性が均一で高
性能な情報再生装置が得られる。また、ＤＡ変換器１８
により直接に目標発振周波数データＦＱをアナログデー
タに変換して電圧制御発振器７に供給しているので、Ｄ
Ａ変換器１８と電圧制御発振器７との間のアナログ回路
による特性のばらつきを排除することができ、特性が均
一で高性能な情報再生装置が得られる。さらに、位相検
出器１６では、ゼロクロス検出の前後にＡＤ変換器１２
によりデータ抽出された２つのデジタルデータＲＥ−１
とデジタルデータＲＥとに応じて、それら２つのデータ
抽出点の中点ＣＮＴと論理的ゼロクロス点ＬＺＸとの位
相ずれ量ＰＥを検出するようにし、電圧制御発振器７で
は、その位相ずれ量ＰＥがなくなるような位相の再生ク
ロックを発生するようにしたので、ＡＤ変換器１２によ
りデータ抽出される２つのデジタルデータＲＥ−１とデ
ジタルデータＲＥとの振幅値に変動が生じても、デジタ
ルデータＲＥ−１とデジタルデータＲＥとの両方に同様
に影響されることになるので、デジタルデータＲＥ−１
の振幅値とデジタルデータＲＥの振幅値とを線分で結ん
だゼロラインとの交点である論理的ゼロクロス点ＬＺＸ
に影響を与えることなく、したがって、位相ずれ量ＰＥ
にも影響を受けることがなく、高性能な情報再生装置が
得られる。さらに、ビタビ復号器１４においても、ゼロ
クロス点から前後等距離の理想的な標本化位置にあるデ
ジタルデータＲＥに基づいて復号することができるの
で、復号性能の高性能な情報再生装置が得られる。
【００２１】実施の形態２．図６はこの発明の実施の形
態２による情報再生装置を示す構成図であり、図におい
て、１９はＤＡ変換器１８により変換されたアナログデ
ータを濾波し、その濾波したアナログデータを電圧制御
発振器７に出力するローパスフィルタ（ＬＰＦ）であ
る。その他の構成は、図１と同一であるので、その重複
する説明を省略する。図７はこの発明の実施の形態２に
よるローパスフィルタによる作用を示す波形図である。
図８はこの発明の実施の形態２によるローパスフィルタ
の詳細を示す構成図であり、図において、１９ａは抵抗
（Ｒ）、１９ｂはコンデンサ（Ｃ）である。
態２による情報再生装置を示す構成図であり、図におい
て、１９はＤＡ変換器１８により変換されたアナログデ
ータを濾波し、その濾波したアナログデータを電圧制御
発振器７に出力するローパスフィルタ（ＬＰＦ）であ
る。その他の構成は、図１と同一であるので、その重複
する説明を省略する。図７はこの発明の実施の形態２に
よるローパスフィルタによる作用を示す波形図である。
図８はこの発明の実施の形態２によるローパスフィルタ
の詳細を示す構成図であり、図において、１９ａは抵抗
（Ｒ）、１９ｂはコンデンサ（Ｃ）である。
【００２２】次に動作について説明する。上記実施の形
態１による情報再生装置の構成では、ＤＡ変換器１８に
より変換されたアナログデータを直接に電圧制御発振器
７に出力していたので、位相ずれ量ＰＥが大きく、ＤＡ
変換器１８からのアナログデータが段階的に変化した場
合に、電圧制御発振器７の発振周波数が急激に変化して
しまい、ループバック系が不安定になる可能性もある。
そこで、図６に示したように、ＤＡ変換器１８と電圧制
御発振器７との間にローパスフィルタ１９を設けること
により、電圧制御発振器７の発振周波数の急激な変化を
防ぐことができる。図７にその作用を示す。ＤＡ変換器
１８により変換された段階的に変化したアナログデータ
は、ローパスフィルタ１９によりなだらかになり、電圧
制御発振器７による発振周波数の変化もなだらかにする
ことができ、ループバック系を安定制御することができ
る。図８に示したように、ローパスフィルタ１９は、抵
抗１９ａと、コンデンサ１９ｂによる簡単な構成のもの
でも良い。
態１による情報再生装置の構成では、ＤＡ変換器１８に
より変換されたアナログデータを直接に電圧制御発振器
７に出力していたので、位相ずれ量ＰＥが大きく、ＤＡ
変換器１８からのアナログデータが段階的に変化した場
合に、電圧制御発振器７の発振周波数が急激に変化して
しまい、ループバック系が不安定になる可能性もある。
そこで、図６に示したように、ＤＡ変換器１８と電圧制
御発振器７との間にローパスフィルタ１９を設けること
により、電圧制御発振器７の発振周波数の急激な変化を
防ぐことができる。図７にその作用を示す。ＤＡ変換器
１８により変換された段階的に変化したアナログデータ
は、ローパスフィルタ１９によりなだらかになり、電圧
制御発振器７による発振周波数の変化もなだらかにする
ことができ、ループバック系を安定制御することができ
る。図８に示したように、ローパスフィルタ１９は、抵
抗１９ａと、コンデンサ１９ｂによる簡単な構成のもの
でも良い。
【００２３】以上のように、この実施の形態２によれ
ば、ＤＡ変換器１８により変換されたアナログデータを
濾波し、その濾波したアナログデータを電圧制御発振器
７に出力するローパスフィルタ１９を設けたので、ＤＡ
変換器１８からのアナログデータが段階的に変化した場
合における電圧制御発振器７の発振周波数の急激な変化
を防ぐことができる。
ば、ＤＡ変換器１８により変換されたアナログデータを
濾波し、その濾波したアナログデータを電圧制御発振器
７に出力するローパスフィルタ１９を設けたので、ＤＡ
変換器１８からのアナログデータが段階的に変化した場
合における電圧制御発振器７の発振周波数の急激な変化
を防ぐことができる。
【００２４】実施の形態３．図９はこの発明の実施の形
態３によるジッタ計算器の詳細を示す構成図であり、図
において、２０は位相検出器１６により検出された位相
ずれ量ＰＥの絶対値の平均値に応じて入力データに対す
る再生クロックのジッタ量（位相変動量）を計算するジ
ッタ計算器である。２０ａは位相ずれ量ＰＥの絶対値を
取る絶対値回路、２０ｂは位相ずれ量ＰＥの絶対値と、
フリップフロップ回路２０ｄのＱ出力端子から出力され
た位相ずれ量ＰＥの絶対値とを加算する加算器、２０ｃ
はゼロクロス検出信号ＺＸをＭ（Ｍは任意の自然数）分
周する分周器である。２０ｄは加算された位相ずれ量Ｐ
Ｅの絶対値をＤ入力端子から入力し、Ｔ入力端子から入
力したゼロクロス検出信号ＺＸの入力毎に入力前の加算
された位相ずれ量ＰＥの絶対値をＱ出力端子から出力
し、Ｒ入力端子から入力したＭ分周されたゼロクロス検
出信号ＺＸによりリセットされるフリップフロップ回路
である。２０ｅはフリップフロップ回路２０ｄから出力
された累積加算された位相ずれ量ＰＥをＤ入力端子から
入力し、Ｔ入力端子から入力したＭ分周されたゼロクロ
ス検出信号ＺＸの入力毎に入力前の累積加算された位相
ずれ量ＰＥを再生クロックのジッタ量としてＱ出力端子
から出力するフリップフロップ回路である。
態３によるジッタ計算器の詳細を示す構成図であり、図
において、２０は位相検出器１６により検出された位相
ずれ量ＰＥの絶対値の平均値に応じて入力データに対す
る再生クロックのジッタ量（位相変動量）を計算するジ
ッタ計算器である。２０ａは位相ずれ量ＰＥの絶対値を
取る絶対値回路、２０ｂは位相ずれ量ＰＥの絶対値と、
フリップフロップ回路２０ｄのＱ出力端子から出力され
た位相ずれ量ＰＥの絶対値とを加算する加算器、２０ｃ
はゼロクロス検出信号ＺＸをＭ（Ｍは任意の自然数）分
周する分周器である。２０ｄは加算された位相ずれ量Ｐ
Ｅの絶対値をＤ入力端子から入力し、Ｔ入力端子から入
力したゼロクロス検出信号ＺＸの入力毎に入力前の加算
された位相ずれ量ＰＥの絶対値をＱ出力端子から出力
し、Ｒ入力端子から入力したＭ分周されたゼロクロス検
出信号ＺＸによりリセットされるフリップフロップ回路
である。２０ｅはフリップフロップ回路２０ｄから出力
された累積加算された位相ずれ量ＰＥをＤ入力端子から
入力し、Ｔ入力端子から入力したＭ分周されたゼロクロ
ス検出信号ＺＸの入力毎に入力前の累積加算された位相
ずれ量ＰＥを再生クロックのジッタ量としてＱ出力端子
から出力するフリップフロップ回路である。
【００２５】次に動作について説明する。図９に示した
ジッタ計算器２０において、分周器２０ｃは、ゼロクロ
ス検出信号ＺＸをＭ分周する。フリップフロップ回路２
０ｄは、絶対値回路２０ａにより絶対値を取られた位相
ずれ量ＰＥをＤ入力端子から入力し、Ｔ入力端子から入
力したゼロクロス検出信号ＺＸの入力毎に入力前の位相
ずれ量ＰＥをＱ出力端子から出力する。加算器２０ｂ
は、今回の位相ずれ量ＰＥと、フリップフロップ回路２
０ｄのＱ出力端子から出力される前回加算出力した位相
ずれ量ＰＥとを加算する。したがって、フリップフロッ
プ回路２０ｄでは、Ｒ入力端子から入力されるＭ分周さ
れたゼロクロス検出信号ＺＸによりリセットされるの
で、ゼロクロス検出信号ＺＸのＭ回入力分、累積加算し
た位相ずれ量ＰＥを出力する。フリップフロップ回路２
０ｅは、累積加算された位相ずれ量ＰＥをＤ入力端子か
ら入力し、Ｔ入力端子から入力したＭ分周されたゼロク
ロス検出信号ＺＸの入力毎に入力前の累積加算された位
相ずれ量ＰＥを再生クロックのジッタ量としてＱ出力端
子から出力する。このように、位相検出器１６により検
出された位相ずれ量ＰＥが、入力データに対する再生ク
ロックの瞬時的なずれを示すことから、その絶対値を累
積平均化することにより、ジッタ量を得ることができ
る。そして、このジッタ量をモニタしながら、例えば、
周波数計算器１７のゲイン、あるいは分周比Ｎとか、波
形等化器１３のブーストゲインとかのシステムの動作パ
ラメータを調整して、ジッタ量が極小となるポイントに
設定することにより、情報再生装置を適応的に最適化す
ることができる。
ジッタ計算器２０において、分周器２０ｃは、ゼロクロ
ス検出信号ＺＸをＭ分周する。フリップフロップ回路２
０ｄは、絶対値回路２０ａにより絶対値を取られた位相
ずれ量ＰＥをＤ入力端子から入力し、Ｔ入力端子から入
力したゼロクロス検出信号ＺＸの入力毎に入力前の位相
ずれ量ＰＥをＱ出力端子から出力する。加算器２０ｂ
は、今回の位相ずれ量ＰＥと、フリップフロップ回路２
０ｄのＱ出力端子から出力される前回加算出力した位相
ずれ量ＰＥとを加算する。したがって、フリップフロッ
プ回路２０ｄでは、Ｒ入力端子から入力されるＭ分周さ
れたゼロクロス検出信号ＺＸによりリセットされるの
で、ゼロクロス検出信号ＺＸのＭ回入力分、累積加算し
た位相ずれ量ＰＥを出力する。フリップフロップ回路２
０ｅは、累積加算された位相ずれ量ＰＥをＤ入力端子か
ら入力し、Ｔ入力端子から入力したＭ分周されたゼロク
ロス検出信号ＺＸの入力毎に入力前の累積加算された位
相ずれ量ＰＥを再生クロックのジッタ量としてＱ出力端
子から出力する。このように、位相検出器１６により検
出された位相ずれ量ＰＥが、入力データに対する再生ク
ロックの瞬時的なずれを示すことから、その絶対値を累
積平均化することにより、ジッタ量を得ることができ
る。そして、このジッタ量をモニタしながら、例えば、
周波数計算器１７のゲイン、あるいは分周比Ｎとか、波
形等化器１３のブーストゲインとかのシステムの動作パ
ラメータを調整して、ジッタ量が極小となるポイントに
設定することにより、情報再生装置を適応的に最適化す
ることができる。
【００２６】以上のように、この実施の形態３によれ
ば、位相検出器１６により検出された位相ずれ量ＰＥの
絶対値の平均値に応じて入力データに対する再生クロッ
クのジッタ量を計算するジッタ計算器２０を設けたの
で、入力データに対する再生クロックのジッタ量を得る
ことができる。
ば、位相検出器１６により検出された位相ずれ量ＰＥの
絶対値の平均値に応じて入力データに対する再生クロッ
クのジッタ量を計算するジッタ計算器２０を設けたの
で、入力データに対する再生クロックのジッタ量を得る
ことができる。
【００２７】実施の形態４．図１０はこの発明の実施の
形態４によるディフェクトマスク回路の詳細を示す構成
図であり、図において、２１は入力データの欠落に応じ
てゼロクロス検出器１５によるゼロクロス検出信号ＺＸ
をマスクするディフェクトマスク回路である。２１ａは
ディフェクト信号を反転するインバータ回路、２１ｂは
ゼロクロス検出信号ＺＸとインバータ回路２１ａにより
反転されたディフェクト信号との論理積を取る論理積回
路である。
形態４によるディフェクトマスク回路の詳細を示す構成
図であり、図において、２１は入力データの欠落に応じ
てゼロクロス検出器１５によるゼロクロス検出信号ＺＸ
をマスクするディフェクトマスク回路である。２１ａは
ディフェクト信号を反転するインバータ回路、２１ｂは
ゼロクロス検出信号ＺＸとインバータ回路２１ａにより
反転されたディフェクト信号との論理積を取る論理積回
路である。
【００２８】次に動作について説明する。図１０に示し
たディフェクトマスク回路２１において、入力データの
欠落を入力データの振幅が大幅に小さくなったことなど
により検出して、それをディフェクト信号として入力す
る。インバータ回路２１ａは、そのディフェクト信号を
反転し、論理積回路２１ｂは、ゼロクロス検出信号ＺＸ
とインバータ回路２１ａにより反転されたディフェクト
信号との論理積を取り、ゼロクロス検出信号ＺＸをマス
クする。したがって、例えば、ディスクに傷などが有
り、そのディスクの傷ついた部分を通過する間は、ディ
フェクトマスク回路２１にディフェクト信号が入力さ
れ、ゼロクロス検出器１５によるゼロクロス検出信号Ｚ
Ｘがマスクされるので、周波数計算器１７がホールド状
態になって、前値を維持することができるので、誤った
ゼロクロス検出信号ＺＸにより周波数計算器１７が誤動
作して、再生クロックの同期が外れてしまうのを防止す
ることができる。
たディフェクトマスク回路２１において、入力データの
欠落を入力データの振幅が大幅に小さくなったことなど
により検出して、それをディフェクト信号として入力す
る。インバータ回路２１ａは、そのディフェクト信号を
反転し、論理積回路２１ｂは、ゼロクロス検出信号ＺＸ
とインバータ回路２１ａにより反転されたディフェクト
信号との論理積を取り、ゼロクロス検出信号ＺＸをマス
クする。したがって、例えば、ディスクに傷などが有
り、そのディスクの傷ついた部分を通過する間は、ディ
フェクトマスク回路２１にディフェクト信号が入力さ
れ、ゼロクロス検出器１５によるゼロクロス検出信号Ｚ
Ｘがマスクされるので、周波数計算器１７がホールド状
態になって、前値を維持することができるので、誤った
ゼロクロス検出信号ＺＸにより周波数計算器１７が誤動
作して、再生クロックの同期が外れてしまうのを防止す
ることができる。
【００２９】以上のように、この実施の形態４によれ
ば、入力データの欠落に応じてゼロクロス検出器１５に
よるゼロクロス検出信号ＺＸをマスクするディフェクト
マスク回路２１を設けたので、誤ったゼロクロス検出信
号ＺＸにより周波数計算器１７が誤動作して、再生クロ
ックの同期が外れてしまうのを防止することができる。
ば、入力データの欠落に応じてゼロクロス検出器１５に
よるゼロクロス検出信号ＺＸをマスクするディフェクト
マスク回路２１を設けたので、誤ったゼロクロス検出信
号ＺＸにより周波数計算器１７が誤動作して、再生クロ
ックの同期が外れてしまうのを防止することができる。
【００３０】
【発明の効果】以上のように、この発明によれば、入力
データを再生クロックに同期してデータ抽出してデジタ
ルデータに変換するＡＤ変換器と、そのデジタルデータ
のゼロクロス検出するゼロクロス検出器と、ゼロクロス
検出された場合に、そのゼロクロス検出の前後にＡＤ変
換器によりデータ抽出された２つのデジタルデータに応
じて、それら２つのデータ抽出点の中点とそのゼロクロ
ス点との位相ずれ量を検出する位相検出器と、位相ずれ
量を累積加算して目標発振周波数データを計算する周波
数計算器と、目標発振周波数データをアナログデータに
変換するＤＡ変換器と、アナログデータに基づいて再生
クロックを発生し、ＡＤ変換器に供給する電圧制御発振
器とを備えるように構成したので、ＡＤ変換器以降のＤ
Ａ変換器まで、デジタル回路により構成することがで
き、アナログ回路による特性のばらつきを排除すること
ができ、特性が均一で高性能な情報再生装置が得られ
る。また、位相検出器では、ゼロクロス検出の前後にＡ
Ｄ変換器によりデータ抽出された２つのデジタルデータ
に応じて、それら２つのデータ抽出点の中点との位相ず
れ量を検出するようにしたので、ＡＤ変換器によりデー
タ抽出される２つのデジタルデータの振幅値に変動が生
じても、２つのデジタルデータの両方に同様に影響され
ることになるので、位相ずれ量に影響を受けることがな
く、高性能な情報再生装置が得られる効果がある。
データを再生クロックに同期してデータ抽出してデジタ
ルデータに変換するＡＤ変換器と、そのデジタルデータ
のゼロクロス検出するゼロクロス検出器と、ゼロクロス
検出された場合に、そのゼロクロス検出の前後にＡＤ変
換器によりデータ抽出された２つのデジタルデータに応
じて、それら２つのデータ抽出点の中点とそのゼロクロ
ス点との位相ずれ量を検出する位相検出器と、位相ずれ
量を累積加算して目標発振周波数データを計算する周波
数計算器と、目標発振周波数データをアナログデータに
変換するＤＡ変換器と、アナログデータに基づいて再生
クロックを発生し、ＡＤ変換器に供給する電圧制御発振
器とを備えるように構成したので、ＡＤ変換器以降のＤ
Ａ変換器まで、デジタル回路により構成することがで
き、アナログ回路による特性のばらつきを排除すること
ができ、特性が均一で高性能な情報再生装置が得られ
る。また、位相検出器では、ゼロクロス検出の前後にＡ
Ｄ変換器によりデータ抽出された２つのデジタルデータ
に応じて、それら２つのデータ抽出点の中点との位相ず
れ量を検出するようにしたので、ＡＤ変換器によりデー
タ抽出される２つのデジタルデータの振幅値に変動が生
じても、２つのデジタルデータの両方に同様に影響され
ることになるので、位相ずれ量に影響を受けることがな
く、高性能な情報再生装置が得られる効果がある。
【００３１】この発明によれば、ＤＡ変換器により変換
されたアナログデータを濾波し、電圧制御発振器に出力
するローパスフィルタを備えるように構成したので、Ｄ
Ａ変換器からのアナログデータが段階的に変化した場合
における電圧制御発振器の発振周波数の急激な変化を防
ぐことができる情報再生装置が得られる効果がある。
されたアナログデータを濾波し、電圧制御発振器に出力
するローパスフィルタを備えるように構成したので、Ｄ
Ａ変換器からのアナログデータが段階的に変化した場合
における電圧制御発振器の発振周波数の急激な変化を防
ぐことができる情報再生装置が得られる効果がある。
【００３２】この発明によれば、位相検出器により検出
された位相ずれ量の絶対値の平均値に応じて入力データ
に対する再生クロックのジッタ量を計算するジッタ計算
器を備えるように構成したので、入力データに対する再
生クロックのジッタ量を出力することができる情報再生
装置が得られる効果がある。
された位相ずれ量の絶対値の平均値に応じて入力データ
に対する再生クロックのジッタ量を計算するジッタ計算
器を備えるように構成したので、入力データに対する再
生クロックのジッタ量を出力することができる情報再生
装置が得られる効果がある。
【００３３】この発明によれば、入力データの欠落に応
じてゼロクロス検出器によるゼロクロス検出出力をマス
クするディフェクトマスク回路を備えるように構成した
ので、誤ったゼロクロス検出出力により周波数計算器が
誤動作して、再生クロックの同期が外れてしまうのを防
止することができる情報再生装置が得られる効果があ
る。
じてゼロクロス検出器によるゼロクロス検出出力をマス
クするディフェクトマスク回路を備えるように構成した
ので、誤ったゼロクロス検出出力により周波数計算器が
誤動作して、再生クロックの同期が外れてしまうのを防
止することができる情報再生装置が得られる効果があ
る。
【００３４】この発明によれば、入力データを再生クロ
ックに同期してデータ抽出してデジタルデータに変換
し、その変換された前後の２つのデジタルデータに応じ
てそのデジタルデータのゼロクロス検出し、そのゼロク
ロス検出の前後にデータ抽出された２つのデジタルデー
タに応じて、それら２つのデータ抽出点の中点とそのゼ
ロクロス点との位相ずれ量を検出し、その検出された位
相ずれ量を累積加算して目標発振周波数データを計算
し、その計算された目標発振周波数データをアナログデ
ータに変換し、その変換されたアナログデータに基づい
て再生クロックを発生するように構成したので、デジタ
ル回路により構成することができ、アナログ回路による
特性のばらつきを排除することができ、特性が均一で高
性能な情報再生方法が得られる。また、ゼロクロス検出
の前後にデータ抽出された２つのデジタルデータに応じ
て、それら２つのデータ抽出点の中点との位相ずれ量を
検出するようにしたので、データ抽出される２つのデジ
タルデータの振幅値に変動が生じても、２つのデジタル
データの両方に同様に影響されることになるので、位相
ずれ量に影響を受けることがなく、高性能な情報再生方
法が得られる効果がある。
ックに同期してデータ抽出してデジタルデータに変換
し、その変換された前後の２つのデジタルデータに応じ
てそのデジタルデータのゼロクロス検出し、そのゼロク
ロス検出の前後にデータ抽出された２つのデジタルデー
タに応じて、それら２つのデータ抽出点の中点とそのゼ
ロクロス点との位相ずれ量を検出し、その検出された位
相ずれ量を累積加算して目標発振周波数データを計算
し、その計算された目標発振周波数データをアナログデ
ータに変換し、その変換されたアナログデータに基づい
て再生クロックを発生するように構成したので、デジタ
ル回路により構成することができ、アナログ回路による
特性のばらつきを排除することができ、特性が均一で高
性能な情報再生方法が得られる。また、ゼロクロス検出
の前後にデータ抽出された２つのデジタルデータに応じ
て、それら２つのデータ抽出点の中点との位相ずれ量を
検出するようにしたので、データ抽出される２つのデジ
タルデータの振幅値に変動が生じても、２つのデジタル
データの両方に同様に影響されることになるので、位相
ずれ量に影響を受けることがなく、高性能な情報再生方
法が得られる効果がある。
【図１】 この発明の実施の形態１による情報再生装置
を示す構成図である。
を示す構成図である。
【図２】 この発明の実施の形態１によるゼロクロス検
出器の詳細を示す構成図である。
出器の詳細を示す構成図である。
【図３】 この発明の実施の形態１による位相検出器の
詳細を示す構成図である。
詳細を示す構成図である。
【図４】 この発明の実施の形態１による位相検出器の
機能を示す説明図である。
機能を示す説明図である。
【図５】 この発明の実施の形態１による周波数計算器
の詳細を示す構成図である。
の詳細を示す構成図である。
【図６】 この発明の実施の形態２による情報再生装置
を示す構成図である。
を示す構成図である。
【図７】 この発明の実施の形態２によるローパスフィ
ルタによる作用を示す波形図である。
ルタによる作用を示す波形図である。
【図８】 この発明の実施の形態２によるローパスフィ
ルタの詳細を示す構成図である。
ルタの詳細を示す構成図である。
【図９】 この発明の実施の形態３によるジッタ計算器
の詳細を示す構成図である。
の詳細を示す構成図である。
【図１０】 この発明の実施の形態４によるディフェク
トマスク回路の詳細を示す構成図である。
トマスク回路の詳細を示す構成図である。
【図１１】 従来の情報再生装置を示す構成図である。
【図１２】 従来の情報再生装置の動作を示すタイミン
グチャートである。
グチャートである。
１ 自動利得制御器、７ 電圧制御発振器、１１，１９
ローパスフィルタ、１２ ＡＤ変換器、１３ 波形等
化器、１４ ビタビ復号器、１５ ゼロクロス検出器、
１５ａ，１６ａ，１７ｃ，１７ｆ，２０ｄ，２０ｅ フ
リップフロップ回路、１５ｂ 排他的論理和回路、１６
位相検出器、１６ｂ，１６ｃ，２０ａ絶対値回路、１
６ｄ 減算器、１６ｅ，１７ａ，１７ｅ，２０ｂ 加算
器、１６ｆ 除算器、１７ 周波数計算器、１７ｂ，２
０ｃ 分周器、１７ｄ デジタル乗算器、１８ ＤＡ変
換器、１９ａ 抵抗、１９ｂ コンデンサ、２０ ジッ
タ計算器、２１ ディフェクトマスク回路、２１ａ イ
ンバータ回路、２１ｂ論理積回路。
ローパスフィルタ、１２ ＡＤ変換器、１３ 波形等
化器、１４ ビタビ復号器、１５ ゼロクロス検出器、
１５ａ，１６ａ，１７ｃ，１７ｆ，２０ｄ，２０ｅ フ
リップフロップ回路、１５ｂ 排他的論理和回路、１６
位相検出器、１６ｂ，１６ｃ，２０ａ絶対値回路、１
６ｄ 減算器、１６ｅ，１７ａ，１７ｅ，２０ｂ 加算
器、１６ｆ 除算器、１７ 周波数計算器、１７ｂ，２
０ｃ 分周器、１７ｄ デジタル乗算器、１８ ＤＡ変
換器、１９ａ 抵抗、１９ｂ コンデンサ、２０ ジッ
タ計算器、２１ ディフェクトマスク回路、２１ａ イ
ンバータ回路、２１ｂ論理積回路。
Claims (5)
- 【請求項１】 入力データを再生クロックに同期してデ
ータ抽出してデジタルデータに変換するＡＤ変換器と、
上記ＡＤ変換器により変換された前後の２つのデジタル
データに応じてそのデジタルデータのゼロクロス検出す
るゼロクロス検出器と、上記ゼロクロス検出器によりゼ
ロクロス検出された場合に、そのゼロクロス検出の前後
に上記ＡＤ変換器によりデータ抽出された２つのデジタ
ルデータに応じて、それら２つのデータ抽出点の中点と
そのゼロクロス点との位相ずれ量を検出する位相検出器
と、上記位相検出器により検出された位相ずれ量を累積
加算して目標発振周波数データを計算する周波数計算器
と、上記周波数計算器により計算された目標発振周波数
データをアナログデータに変換するＤＡ変換器と、上記
ＤＡ変換器により変換されたアナログデータに基づいて
再生クロックを発生し、上記ＡＤ変換器に供給する電圧
制御発振器とを備えた情報再生装置。 - 【請求項２】 ＤＡ変換器により変換されたアナログデ
ータを濾波し、その濾波したアナログデータを電圧制御
発振器に出力するローパスフィルタを備えたことを特徴
とする請求項１記載の情報再生装置。 - 【請求項３】 位相検出器により検出された位相ずれ量
の絶対値の平均値に応じて入力データに対する再生クロ
ックのジッタ量を計算するジッタ計算器を備えたことを
特徴とする請求項１記載の情報再生装置。 - 【請求項４】 入力データの欠落に応じてゼロクロス検
出器によるゼロクロス検出出力をマスクするディフェク
トマスク回路を備えたことを特徴とする請求項１記載の
情報再生装置。 - 【請求項５】 入力データを再生クロックに同期してデ
ータ抽出してデジタルデータに変換し、その変換された
前後の２つのデジタルデータに応じてそのデジタルデー
タのゼロクロス検出し、そのゼロクロス検出の前後にデ
ータ抽出された２つのデジタルデータに応じて、それら
２つのデータ抽出点の中点とそのゼロクロス点との位相
ずれ量を検出し、その検出された位相ずれ量を累積加算
して目標発振周波数データを計算し、その計算された目
標発振周波数データをアナログデータに変換し、その変
換されたアナログデータに基づいて再生クロックを発生
する情報再生方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175927A JP2001357633A (ja) | 2000-06-12 | 2000-06-12 | 情報再生装置および情報再生方法 |
| US09/757,466 US6580770B2 (en) | 2000-06-12 | 2001-01-11 | Information regenerating apparatus and information regenerating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175927A JP2001357633A (ja) | 2000-06-12 | 2000-06-12 | 情報再生装置および情報再生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001357633A true JP2001357633A (ja) | 2001-12-26 |
Family
ID=18677720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000175927A Pending JP2001357633A (ja) | 2000-06-12 | 2000-06-12 | 情報再生装置および情報再生方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6580770B2 (ja) |
| JP (1) | JP2001357633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160126322A (ko) * | 2015-04-23 | 2016-11-02 | 한국과학기술원 | 파이프라인 아날로그-디지털 변환기, 아날로그-디지털 변환기 및 그 동작 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6595430B1 (en) * | 2000-10-26 | 2003-07-22 | Honeywell International Inc. | Graphical user interface system for a thermal comfort controller |
| TW200409454A (en) * | 2002-11-18 | 2004-06-01 | Winbond Electronics Corp | Automatic gain controller and its controlling method |
| CN100370546C (zh) * | 2002-11-29 | 2008-02-20 | 富士通株式会社 | 具有相差校正装置及数据头部检测装置的数据再现装置 |
| WO2004062223A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | シンボル位置検出装置およびシンボル位置検出方法 |
| US7505505B2 (en) * | 2003-12-16 | 2009-03-17 | California Institute Of Technology | Crosstalk equalizer |
| JP4203071B2 (ja) * | 2004-01-23 | 2008-12-24 | パナソニック株式会社 | 信号処理装置 |
| WO2005094427A2 (en) * | 2004-03-22 | 2005-10-13 | California Institute Of Technology | Crosstalk equalizer |
| US7049988B1 (en) * | 2004-05-25 | 2006-05-23 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing a fixed-frequency reference signal |
| US7352303B1 (en) * | 2004-05-25 | 2008-04-01 | Cirrus Logic, Inc. | Systems and methods for clock mode determination utilizing prioritization criteria |
| US20070097825A1 (en) * | 2005-10-31 | 2007-05-03 | Plasmon Lms, Inc. | Waveform reconstructor for optical disk read channel |
| US20070177663A1 (en) * | 2006-01-31 | 2007-08-02 | Ibm Corporation | Data-dependent jitter pre-emphasis for high-speed serial link transmitters |
| KR20080040896A (ko) * | 2006-11-06 | 2008-05-09 | 삼성전자주식회사 | 정보 저장 매체, 기록/재생 방법 및 장치 |
| DE102006054776B4 (de) * | 2006-11-17 | 2010-03-18 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Vorrichtung und Verfahren für die Sigma-Delta-Modulation |
| EP2405577B1 (en) | 2010-07-06 | 2019-04-24 | Cisco Technology, Inc. | Phase detection method and circuit |
| US9143371B1 (en) * | 2013-07-15 | 2015-09-22 | Pmc-Sierra Us, Inc. | Method for reducing jitter in receivers |
| US9020022B1 (en) | 2013-08-02 | 2015-04-28 | Pmc-Sierra Us, Inc. | Analog finite impulse response adaptation method and apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3639618B2 (ja) * | 1994-08-25 | 2005-04-20 | キヤノン株式会社 | 信号処理装置 |
| JP3596827B2 (ja) * | 1995-07-06 | 2004-12-02 | パイオニア株式会社 | ディジタルｐｌｌ回路 |
| JPH1027348A (ja) * | 1996-07-09 | 1998-01-27 | Pioneer Electron Corp | 記録情報再生装置 |
| JPH10107623A (ja) * | 1996-10-01 | 1998-04-24 | Sony Corp | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 |
| CN1211361A (zh) * | 1996-12-18 | 1999-03-17 | 皇家菲利浦电子有限公司 | 具有一个简化符号检测器的传输***和记录*** |
| US6324225B1 (en) * | 1997-12-22 | 2001-11-27 | Stmicroelectronics, Inc. | Timing recovery for data sampling of a detector |
| US6104682A (en) * | 1998-07-23 | 2000-08-15 | Matsushita Electric Industrial Co., Ltd. | Disk apparatus having a data reproducing system using a digital PLL |
-
2000
- 2000-06-12 JP JP2000175927A patent/JP2001357633A/ja active Pending
-
2001
- 2001-01-11 US US09/757,466 patent/US6580770B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160126322A (ko) * | 2015-04-23 | 2016-11-02 | 한국과학기술원 | 파이프라인 아날로그-디지털 변환기, 아날로그-디지털 변환기 및 그 동작 방법 |
| KR101718786B1 (ko) * | 2015-04-23 | 2017-03-23 | 한국과학기술원 | 파이프라인 아날로그-디지털 변환기, 아날로그-디지털 변환기 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6580770B2 (en) | 2003-06-17 |
| US20020027963A1 (en) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001357633A (ja) | 情報再生装置および情報再生方法 | |
| US6028727A (en) | Method and system to improve single synthesizer setting times for small frequency steps in read channel circuits | |
| JP3603025B2 (ja) | 周波数制御及び位相同期回路 | |
| KR100373378B1 (ko) | 클럭 발생 회로 | |
| WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
| WO2001054125A1 (fr) | Appareil d'enregistrement/reproduction numeriques de donnees | |
| JPH10107623A (ja) | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 | |
| JPH1027435A (ja) | 再生装置および方法 | |
| JP3129156B2 (ja) | 位相検出方法およびその実施装置 | |
| US8085639B2 (en) | Information reproducing device | |
| JP4784400B2 (ja) | Ｐｌｌ回路および記録情報再生装置 | |
| US7423948B2 (en) | Phase error detecting circuit and synchronization clock extraction circuit | |
| KR20030005646A (ko) | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 및이를 이용한 위상고정루프회로 | |
| WO2007060765A1 (ja) | タイミング抽出装置、並びにこれを用いた情報再生装置及びｄｖｄ装置 | |
| JP4537125B2 (ja) | 光ディスク装置 | |
| JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
| JPH08154053A (ja) | クロック信号再生回路およびデータ再生回路 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2000243042A (ja) | クロックリカバリ装置 | |
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 | |
| JP3576675B2 (ja) | 再生装置 | |
| JP2004039178A (ja) | デジタル情報処理装置 | |
| RU2365060C1 (ru) | Цифровой канальный декодер для потока dvd/cd данных | |
| JP2000163889A (ja) | クロック再生装置 | |
| JP2001006287A (ja) | ディジタル信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |