CN101069240A - 定时抽取装置、以及使用它的信息重放装置和dvd装置 - Google Patents
定时抽取装置、以及使用它的信息重放装置和dvd装置 Download PDFInfo
- Publication number
- CN101069240A CN101069240A CNA2006800013344A CN200680001334A CN101069240A CN 101069240 A CN101069240 A CN 101069240A CN A2006800013344 A CNA2006800013344 A CN A2006800013344A CN 200680001334 A CN200680001334 A CN 200680001334A CN 101069240 A CN101069240 A CN 101069240A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- frequency
- generating unit
- output
- clock generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title claims description 88
- 238000012937 correction Methods 0.000 claims description 42
- 238000013139 quantization Methods 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 29
- 238000009499 grossing Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 239000013307 optical fiber Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 239000003054 catalyst Substances 0.000 abstract 2
- 150000001336 alkenes Chemical class 0.000 abstract 1
- 239000006227 byproduct Substances 0.000 abstract 1
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 abstract 1
- 150000001875 compounds Chemical class 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000012530 fluid Substances 0.000 abstract 1
- 150000004820 halides Chemical class 0.000 abstract 1
- 238000006459 hydrosilylation reaction Methods 0.000 abstract 1
- 150000004714 phosphonium salts Chemical group 0.000 abstract 1
- 150000004756 silanes Chemical class 0.000 abstract 1
- FQBLNPKTABNRLQ-UHFFFAOYSA-N trichloro(1-trichlorosilyldecan-2-yl)silane Chemical compound CCCCCCCCC([Si](Cl)(Cl)Cl)C[Si](Cl)(Cl)Cl FQBLNPKTABNRLQ-UHFFFAOYSA-N 0.000 abstract 1
- GNBPMOQUHWCSGK-UHFFFAOYSA-N trimethoxy(1-trimethoxysilyldecan-2-yl)silane Chemical compound CCCCCCCCC([Si](OC)(OC)OC)C[Si](OC)(OC)OC GNBPMOQUHWCSGK-UHFFFAOYSA-N 0.000 abstract 1
- 238000013022 venting Methods 0.000 abstract 1
- 239000000284 extract Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000006757 chemical reactions by type Methods 0.000 description 6
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 5
- 101150110972 ME1 gene Proteins 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种从重放信号中抽取定时信息的前馈式定时抽取装置，其中，频率比率计算部(2)利用重放信号的特定模式及其出现间隔求出重新信号的频率与频率合成器(6)的输出时钟的频率的频率比率。控制部(4)控制频率合成器(6)的分频率使得由上述频率比率计算部(2)计算出的频率比率为设定值。因此，与将频率合成器(6)的输出时钟取为较高频率的固定速率时钟的情况相比，不需要使数字电路高速动作。因此，即使在信号的重放频率(重放速率)随时间发生变化的情况下，间隔抽取固定时钟的比率也将保持恒定，从而能够使功耗降低。
Description
技术领域
本发明涉及从由光盘等记录介质读出的重放信号中抽取包含在该信号中的定时信息的定时抽取装置。
背景技术
目前，在光盘重放装置等中使用的定时抽取装置例如有专利文献1所示的反馈式定时抽取装置。该反馈式定时抽取装置如图20所示的块结构那样，由A/D转换器1对所输入的重放信号进行量化(quantization)，且基于量化后的数据，经由偏移(offset)修正部8而在相位频率比较器13中计算频率误差和相位误差，并将所得到的数字修正量经由环路滤波器14而由D/A转换器(未图示)转换为模拟值，控制VCO(压控振荡器)15的振荡频率。通过进行这样的反馈式控制，谋求驱动A/D转换器1和数字部8、13、14的时钟与重放信号的同步。对于数据的译码，由于采取了时钟与被量化后的数据的同步，因此能够基于该量化数据进行译码处理。
与此不同，在对比文件2中研究了使用以固定速率进行动作的频率合成器的前馈式定时抽取电路。图21示出前馈式定时抽取装置的块结构。在该前馈方式中，使用以生成并输出恒定周期(固定速率)的时钟的恒定周期振荡器18的固定速率时钟来对重放信号进行量化的A/D转换器1，基于由该A/D转换器1量化后的数字数据序列和上述固定速率时钟，由同步时钟运算电路17推测同步时钟的边沿位置，用插补电路16进行量化数据的插补处理，并且，间隔抽取上述固定速率时钟来生成伪同步的时钟Data CLK，使用该插补处理后的量化数据和伪同步时钟Data CLK进行译码处理。
在此，在上述专利文献1所述的现有反馈式结构中，当需要高速重放时，由于在数字电路中需要用于定时补偿的流水线(pipe line)寄存器，因此将会增加时钟等待时间(latency)。因此，在反馈式结构中存在环路稳定性容易受到破坏的问题。
与此不同，前馈式控制是根据量化后的数据序列计算修正量，对已经量化了的数据序列施行修正处理的方式，因此，具有不受时钟等待时间影响的优点，适于高速重放。
专利文献1：日本特开2002-8315号公报
专利文献2：日本特开平8-161829号公报
发明内容
但是，在该前馈式定时抽取装置中，需要始终以固定速率进行动作的时钟(通常在该时钟生成中使用频率合成器等)，该时钟的频率以相对于重放信号的重放频率(重放速率)为过取样(over sample)为前提。因此，一旦确定重放信号的重放频率(重放速率)，就需要预先将以固定速率进行动作的时钟的频率设定为比该重放信号的重放频率高的频率。因此，当重放频率(重放速率)随时间变化时，固定速率时钟被设定为比重放频率(重放速率)的最大值高的频率。因此，在重放频率(重放速率)低的状态下，将进行所需程度以上的过取样，从***方面考虑，将导致功耗增加。图22示出重放速率连续变化时图21中的固定CLK和Data CLK的关系。重放速度快时间隔抽取(decimation)固定时钟的定时间隔变窄，而重放速度慢时间隔抽取固定时钟的间隔变宽，因此会使数字电路在所需程度以上进行高速动作，导致功耗增大。此外，在A/D转换器的输出级连接以恒定时钟进行动作的数字式波形均衡器时，需要根据重放速率变更波形均衡器的系数等的设定，因此还出现控制变得复杂的问题。
本发明是鉴于上述现有问题而做出的，其目的在于，在从重放信号中抽取定时信息的前馈式定时抽取装置中，即使重放频率(重放速率)随时间发生变化，也能够使间隔抽取固定时钟的比率恒定，能够谋求功耗的最优化，并且谋求在A/D转换器的输出级连接以恒定时钟进行动作的数字式波形均衡器时的控制简易化。
为了实现上述目的，在本发明的从重放信号中抽取定时信息的前馈式定时抽取装置中，调整时钟生成部的分频率使得该时钟生成部的输出时钟与重放信号的重放频率(重放速率)的频率比率保持恒定。
即，本发明提供一种从重放信号中抽取数据和该记录的记录定时的信息重放装置中的定时抽取装置，其特征在于，包括：时钟生成部，生成与所设定的分频率相应的时钟并输出；量化装置，用上述时钟生成部的输出时钟的定时对重放信号进行量化并输出；频率比率计算部，基于上述时钟生成部的输出时钟测量在上述量化装置的输出序列中所包含的特定模式、特定模式的出现间隔、或这两者，基于其测量值计算上述重放信号的重放频率与上述时钟生成部的输出时钟的频率的频率比率；相位修正量计算部，计算上述时钟生成部的输出时钟相对于上述量化装置的量化信号的相位修正值；控制部，接收由上述频率比率计算部计算出的频率比率和由上述相位修正量计算部计算出的相位修正量，计算并设定上述时钟生成部的分频率和相对于上述重放信号的重放周期的上述时钟生成部的输出时钟的周期；以及伪同步时钟生成部，基于作为上述控制部的输出的、相对于上述重放信号的重放周期的上述时钟生成部的输出时钟的周期，间隔抽取上述时钟生成部的输出时钟来生成与上述记录数据的记录定时伪同步的时钟。
本发明的特征在于：在上述定时抽取装置中，上述控制部，当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使得上述频率比率计算部的频率比率为预先设定的值，之后基于上述相位修正量计算部的相位修正量更新上述时钟生成部的分频率以使得上述频率比率计算部的频率比率处于恒定。
本发明的特征在于：在上述定时抽取装置中，上述控制部，当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使得上述频率比率计算部的频率比率为预先设定的值，之后当上述频率比率计算部的频率比率超过了预先设定的阈值时，使用上述相位修正量计算部的相位修正量更新上述时钟生成部的分频率以使得上述频率比率计算部的频率比率在上述阈值内。
本发明的特征在于：在上述定时抽取装置中，上述控制部，当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使得上述频率比率计算部的频率比率为预先设定的值，之后当上述频率比率计算部的频率比率发生了变化时，更新上述时钟生成部的分频率以使得上述频率比率计算部的频率比率处于恒定。
本发明的特征在于：在上述定时抽取装置中，上述控制部，当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使得上述频率比率计算部的频率比率为预先设定的值，之后当上述频率比率计算部的频率比率超过了预先设定的阈值时，更新上述时钟生成部的分频率以使得上述频率比率计算部的频率比率在上述阈值内。
本发明的特征在于：在上述定时抽取装置中，具有重启信号生成部，其在重放处理开始后，基于上述伪同步时钟生成部的伪同步时钟测量在上述量化装置的输出序列中包含的特定模式的出现间隔，与用同步时钟测量时的理想值进行比较，当连续预先设定的次数地超过了预先设定的值时，生成使上述时钟生成部的分频率更新的重启信号。
本发明的特征在于：在上述定时抽取装置中，具有重启信号生成部，其在输入了重放处理的启动信号或重启信号时上述控制部设定上述时钟生成部的分频率使得上述频率比率计算部的频率比率为预先设定的值之后，当上述频率比率计算部的频率比率连续预先设定的次数地超过了预先设定的值时，生成重启信号。
本发明的特征在于：在上述定时抽取装置中，上述控制部，当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率使得上述时钟生成部的输出时钟的频率不低于预先设定的频率。
本发明的特征在于：在上述定时抽取装置中，上述控制部，使用对上述相位修正量计算部的相位修正量进行了平滑处理的结果和上述频率比率计算部的频率比率，计算相对于上述重放信号的重放周期的上述时钟生成部的重放周期，输出到上述伪同步时钟生成部。
本发明的特征在于：在上述定时抽取装置中，在对上述量化装置的输出序列用“0”、“1”进行了2值化处理的情况下，上述特定模式中“0”、“1”连续的比率在记录了上述记录数据的介质是DVD-ROM/RAM时为14∶4或4∶14；在记录了上述记录数据的介质是CD时为11∶11；在记录了上述记录数据的介质是Blu-ray时为2∶9∶9或9∶9∶2。
本发明的特征在于：在上述定时抽取装置中，上述量化装置的输出序列的上述特定模式的出现间隔，当用上述重放信号的重放速率测量出来时，在记录了上述记录数据的介质为DVD-ROM/RAM时为1488；在记录了上述记录数据的介质是CD时为588；在记录了上述记录数据的介质是Blu-ray时为1932。
本发明的特征在于：在上述定时抽取装置中，在上述量化装置的输出上连接有用于修正包含在上述量化装置的输出中的偏移的偏移修正装置，上述频率比率计算部和上述相位修正量计算部，取代上述量化装置的输出而使用上述偏移修正装置的输出进行动作。
本发明的特征在于：在上述定时抽取装置中，在上述量化装置的输出上连接有基于上述时钟生成部的输出时钟进行上述量化装置的输出的波形均衡的波形均衡装置，上述频率比率计算部和上述相位修正量计算部，取代上述量化装置的输出而使用上述波形均衡装置的输出进行动作。
本发明的特征在于：在上述定时抽取装置中，在上述量化装置的输入上连接有进行上述重放信号的波形均衡或高频噪声除去处理的模拟滤波器，根据作为上述控制部的输出的上述时钟生成部的分频率使上述模拟滤波器的均衡特性或截止特性发生变化。
本发明的特征在于：在上述定时抽取装置中，作为上述控制部的输出的上述时钟生成部的分频率由整数部分和小数部分构成，上述时钟生成部是能够进行分数分频控制的频率合成器。
本发明的信息重放装置，其特征在于，包括：权利要求1所述的定时抽取装置；和信号处理电路，基于包含在上述定时抽取装置中的伪同步时钟生成部的输出，对来自包含在上述定时抽取装置中的量化装置的输出的上述数据进行译码。
本发明的DVD装置，其特征在于，包括：权利要求1所述的定时抽取装置；和信号处理电路，基于包含在上述定时抽取装置中的伪同步时钟生成部的输出，对来自包含在上述定时抽取装置中的量化装置的输出的上述数据进行译码。
本发明的特征在于：在上述定时抽取装置中，上述重放信号经由无线通信线路或包括光纤、同轴电缆、电力线的通信线路来提供。
本发明的特征在于：在上述定时抽取装置中，上述重放信号是由包括DVD光盘、CD光盘、Blu-ray光盘的光盘提供的。
如上所述，在本发明中，从重放信号中抽取定时信息的前馈式的定时抽取装置中，频率比例计算部，基于时钟生成部的输出时钟测量在上述量化装置的输出序列中所包含的特定模式、特定模式的出现间隔、或这两者，计算重放信号的重放频率与时钟生成部的输出时钟的频率的频率比率。并且，对于设定在时钟生成部中的分频率，控制部根据上述计算出的频率比率更新时钟生成部的分频率使得例如该计算出的频率比率为预先设定的频率比率。因此，即使信号的重放速度变快或变慢，重放信号的频率与时钟生成部的输出时钟的频率也始终被保持为恒定的频率比率，因此，能够将时钟生成部的输出时钟的抽取间隔设为恒定或恒定范围内，其结果，与现有技术那样考虑信号的重放速度的变化而将时钟生成部的输出时钟取为较高频率的固定速率时钟的情况相比，不需要使数字电路高速动作，能够使功耗降低。
并且，在A/D转换器的输出级连接数字式波形均衡器的情况下，一旦确定该数字式波形均衡器的系数控制，则即便重放信号的频率发生变化波形均衡器的频率特性也大致相同，因此控制非常简便。
如上所述，按照本发明的定时抽取装置，在从重放信号中抽取定时信号的前馈式定时抽取装置中进行控制使得重放信号的重放频率(重放速率)与时钟生成部的输出时钟的频率的频率比率成为期望的恒定值或预先设定的范围内的值，因此，可提供一种能够使***的功耗最优化并能够谋求控制的简易化的定时抽取装置。
附图说明
图1是表示本发明第一实施方式的定时抽取装置的框图。
图2是表示DVD的数据格式的图。
图3是表示图1中频率比率计算部2的结构图。
图4是表示图1中频率比率计算部2的另一结构图。
图5是表示以通道位周期进行了标准化的频率合成器6的输出时钟的相位状态的图。
图6是表示相位修正部3的修正量和A/D转换器1的输出取样的关系的图。
图7是图1中的控制部4的结构图。
图8是图7中的平滑滤波器42的结构图。
图9是表示图7中的控制部的动作处理的图。
图10是伪同步时钟生成部5的结构图。
图11是伪同步时钟生成部5的时序图。
图12是表示图1中频率合成器6的结构例的图。
图13是图1中的定时抽取装置的时序图。
图14是表示图1所示定时抽取装置的变形例的框图。
图15是表示图1所示定时抽取装置的其他变形例的图。
图16是表示图1所示定时抽取装置的其他变形例的图。
图17是表示图1所示定时抽取装置的其他变形例的图。
图18是表示图1所示定时抽取装置的其他变形例的图。
图19是表示具有图1所示的定时抽取装置的信息重放装置的整体概略结构的框图。
图20是表示在光盘重放装置等中使用的现有的反馈式定时抽取装置的结构的框图。
图21是表示在光盘重放装置等中使用的现有的前馈式定时抽取装置的结构的框图。
图22是图21的电路的时序图。
具体实施方式
以下，参照附图说明本发明的实施方式。
(第一实施方式)
图1是表示本发明定时抽取装置的第一实施方式的框图。本实施方式的定时抽取装置示出一种信息重放装置的例子，该信息重放装置从对记录在光盘等记录介质上的数据进行重放时所得到的模拟重放信号中抽取记录数据及其数据记录定时。在图1中，1是A/D转换器，2是频率比率计算部，3是相位修正量计算部，4是控制部，5是伪同步时钟生成部，6是频率合成器(时钟生成部)。以下说明各组成部分的详细动作。
对于所输入的重放信号，A/D转换器基于频率合成器6的输出时钟进行取样，进行量化后将其输出。
频率比率计算部2，基于频率合成器6的输出时钟从A/D转换器(量化装置)1的输出序列中测量特定模式、或特定模式的出现间隔、或上述两者，基于测量出的值计算重放信号的重放频率(重放速率)与频率合成器6的输出时钟的频率比率。作为特定模式，例如当重放信号来自DVD或CD时采用同步标记。
图2示出DVD-ROM的数据格式。DVD-ROM由ECC块(ErrorCorrection Coding Block)构成。1个ECC块由16扇区构成，1扇区由26帧构成。1帧由1488通道位的数据构成，其标题部分***同步标记。该同步标记是由预先确定的位间隔构成的特定模式，例如在为DVD-ROM时，由连续的14通道位“1”和连续的4通道位“0”构成，或者由连续的14通道位“0”和连续的4通道位“1”构成。此时，同步标记每1488通道位出现一次。另外，在为CD时，同步标记是连续的11通道位“0”和连续的11通道位“1”的组合，或者是其相反的组合，每588通道位出现一次。Blu-ray中的同步标记是连续的2通道位“0”、连续的9通道位“1”、连续的9通道位“0”的组合，或者是其相反的组合，每1932通道位出现一次。这样的同步标记是不出现在用户数据中的模式。因此，通过利用该同步标记，能够计算重放信号的重放频率(重放速率)和频率合成器的频率比率。
例如，在图3中，由同步标记检测器21、除法器22、同步标记设定值23构成频率比率计算部2。同步标记检测器21从A/D转换器1的输出序列中检测同步标记。不过，在该结构中，A/D转换器1并不一定以通道位周期进行动作，因此需要将A/D转换器1的输出序列2值化，基于其状态转变间隔进行同步标记的检测。例如在为DVD-ROM的情况下，当成为状态转变间隔的比率为14∶4(7∶2)的间隔时，就能够检测出同步标记。对于该同步标记的检测，也可以设为使状态转变间隔的比率具有容限。这样，通过求出以频率合成器6的输出时钟进行测量的同步标记与以通道位周期进行计数的同步标记(14T+4T，其中T为通道位周期)之比，能够计算重放信号的重放频率(重放速率)与频率合成器的频率比率(或周期比率)。
作为频率比率计算部3的另一结构，能考虑到图4所示的结构。在图4中，21是同步标记检测器，24是同步标记间隔计数器，22是除法器，25是同步标记间隔设定值。与图3的方式不同，在该结构中，使用频率合成器6的输出时钟对由同步标记检测器21检测出的2个连续的同步标记之间的间隔进行计数，利用所得到的测量值(同步标记间隔计数器24的输出)计算频率比率(或周期比率)。同步标记在为DVD-ROM时每1488通道位出现一次，因此能够利用这些同步标记来计算出精度更高的频率比率(或周期比率)。
如果能够这样计算重放信号的重放频率(重放速率)与频率合成器6的输出时钟的频率比率(或周期比率)，则能够计算出频率合成器相对于重放周期的周期比率，因此能够计算出在伪同步时钟生成部5中间隔抽取频率合成器6的输出时钟的定时。而且，对于间隔抽取定时，需要考虑重放信号的抖动(jitter)或频率变动来反映相位修正量计算部3的输出结果。
图5示出重放信号的通道时钟和频率合成器6的输出时钟的时序图。在图5中，使基准边沿一致，使频率合成器6的输出时钟的频率为重放信号的重放频率(重放速率)的2.5倍。如图5所示，当将重放信号的重放周期取为1时，频率合成器6的输出时钟的相位状态为0.4、0.8、0.2(实际为1.2，但将重放信号的通道位周期作为基准时为1.2-1＝0.2)。在实际的***中，频率合成器6的输出时钟的边沿大多处于与基准点不一致的情况，因此需要进行相位修正。对于相位误差，如图6所示，计算从基准值到重放信号的零交点的相位误差值perr即可。在图6中，因为已判断出重放信号的重放频率(重放速率)与频率合成器6的输出时钟的频率的比率，所以能够计算出重放信号的零交点前后2个取样值的相位θ1、θ2。另外，在这两个相位θ1、θ2的电压值V1、V2是A/D转换器1的输出结果，因此是已知的。由此，相位误差值perr可由下面的式1(其中θ2＞θ1)计算。
该相位误差值perr由将重放信号的重放周期取为1而进行了标准化的值来表现。对于相位误差值perr也可以采用其他的计算方法。这样，相位修正量计算部3进行频率合成器6的输出时钟和重放信号间的相位修正量的计算。
控制部4将频率比率计算部2的输出和相位修正量计算部3的输出作为输入，生成2个控制信号。第一个是频率合成器6的分频率。第二个是输出至伪同步时钟生成部的、频率合成器6的输出时钟相对于重放信号的重放周期的周期。该周期是表示在将通道位周期取为1时当前的频率合成器6的输出时钟的周期是多少的值。图7示出控制部4的结构例。在图7的结构中，频率比率锁定检测器41检测在输入了启动/重启信号之后频率比率是否处于稳定状态。该启动/重启信号是从***控制器(未图示)输出的控制信号。平滑滤波器42是对相位修正量进行平滑处理的平滑滤波器。
作为上述平滑滤波器42的结构，能考虑到由例如图8所示的进行比率运算的部分和进行积分运算的部分构成。在图8中，在进行频率锁定检测之前，选择器421的输出为0，并且也使积分器复位为0，该块的输出变为0。在频率锁定检测后，相位修正量分为比率项和积分项进行运算。对于比率项，由乘法器422以增益Gp增加，对于积分项，由乘法器423以增益Gi增加后由积分器424进行积分运算。各项由加法器425进行相加处理后，作为平滑滤波器42的输出而输出到与下一级连接的加法器43。
并且，在图7所示的控制部4中，加法器43将来自上述频率比率计算部2的频率比率与上述平滑滤波器42的输出相加，输出当前的频率合成器6的输出时钟的周期(将通道位周期取为1进行了标准化的值)。在目标频率比率设定部44设定用于频率合成器6的输出时钟的频率与重放信号的重放频率的目标频率比率，考虑使频率合成器6的输出时钟的频率始终不低于预先设定的频率来预先设定该目标频率比率。分频计算部45基于由上述频率比率计算部42计算出的频率比率的信息和上述目标频率比率设定部44的目标频率比率来计算频率合成器6的分频率。图9示出关于该分频率计算的控制部4的动作处理。对于“计算分频率以使频率比率计算结果等于目标频率比率”这样的处理，在将当前的频率比率取为N1(N1＝当前的频率合成器6的频率/重放速率)，将此时的频率合成器6的分频率取为DIV1；并且，将目标频率比率取为N2，将此时的频率合成器6的分频率取为DIV2时，则有如下的式2和式3。
NI×DIV1＝N2×DIV2 ……(式2)
因此，可以用式3设定频率合成器6的分频率。在图9中，在进行了频率比率锁定检测之后，基于加法器43的输出变动再次设定分频率，但仅使用平滑滤波器42的输出变动或频率比率的变动来对频率合成器6的分频率再次进行计算，这样也能得到同样的效果。另外，也可以对该变动进行控制使得仅在超过了预先设定的阈值的情况下再次设定分频率。
图10示出伪同步时钟生成部5的结构。作为控制部4的输出的合成周期被输入到边沿生成电路51。“与”电路52进行边沿生成电路与频率合成器6的输出时钟的“与”运算，将其结果作为数据时钟输出。边沿生成电路51进行所输入的合成周期的mod1运算。具体而言，进行所输入的合成周期的累加处理，此时，当运算结果超过“1”时，将减去1后所得的值作为累加结果。例如，在图11所示的例子中，示出频率合成器的频率与重放速率的频率之比为1.33(将重放速率的周期取为1，换算成周期比率为0.75)的情况。此时，合成周期为恒定值0.75。因此，边沿生成电路51与频率合成器6的输出时钟同步，进行0.75的累加处理。这时，若仅进行累加则结果为0、0.75、1.5、...，但是由于每次进行mod1运算，因此作为mod1运算结果的Phase(相位)为0、0.75、0.5(1.5大于1，因而将1.5减去1所得的结果作为mod1运算结果)、...。当进行mod1运算时，在进行减法处理后边沿输出成为HI。Data CLK是该边沿输出与频率合成器6的输出时钟进行“与”运算后的结果。
接着，图12示出频率合成器6的结构例。在此，示出分数分频式的频率合成器。61是用于比较参考信号与对频率合成器的输出时钟进行了调制的信号的相位/频率的相位频率比较器、62是电荷泵，63是环路滤波器，64是VCO、65是对VCO64的输出进行N/N+1分频的分频器，66是吞脉冲计数器，67是Δ∑调制器。通过使用这样的结构，能够将频率合成器的输出时钟频率设定为与所输入的分频率(由整数部分和分数部分构成)相应的值。
在本实施方式中，使用分数分频式的频率合成器作为时钟生成部进行了说明，但是，将其取代而使用由振荡器、分频器、调制器构成的时钟生成部也能够得到同样的效果。此时，根据所输入的分频率改变调制器所生成的调制信号，改变后的调制信号被用作分频器的分频率。作为调制器，一般采用Δ∑调制器。
重放信号的重放频率(重放速率)变化时的本方式的定时抽取装置的时序图示于图13。这样，根据频率合成器6的分频率和重放信号的重放频率(重放速率)将重放信号的重放频率(重放速率)和频率合成器6的频率之比控制为恒定值(或在一定范围内)，由此能够将Data CLK相对于频率合成器6的输出时钟的抽取间隔设定为恒定值(或在一定范围内)。
图14～图18是表示本发明的定时抽取装置的第一实施方式的变形例的框图。
在图14中，图1所示的定时抽取装置，并不直接输入从控制器(未图示)所输入的启动/重启信号，而是经由启动/重启生成部(重启信号生成部)71生成启动/重启信号。启动/重启信号生成部71在检测出从控制部4输出的频率比率锁定检测信号后，用Data CLK对A/D转换器1的输出序列进行重新取样，确认同步标记或同步标记的出现间隔是否等于用同步时钟测量出该同步标记或同步标记的间隔时的理想值，并确认是否能够正常检测出该同步标记或同步标记的间隔，当连续预先设定的次数而超过预先设定的值时，生成启动/重启信号以使得再次设定频率合成器6的分频率。
在图15中，图1所示的定时抽取装置，将从控制器(未图示)所输入的重放处理的启动/重启信号输入到启动/重启生成部72，通过该启动/重启生成部72生成启动/重启信号。上述启动/重启生成部72在检测出从控制部4输出的频率比率锁定检测信号之后，将A/D转换器1的输出序列用频率合成器6的输出时钟进行取样，确认能否正常检测出同步标记或同步标记的出现间隔，当连续预先设定的次数而超过预先设定的值时，生成启动/重启信号以使得再次设定频率合成器6的分频率。
图14和图15所示的启动/重启生成部71、72也可以在频率比率计算部2的频率比率连续预先设定的次数超过预先设定的值时，生成重启信号。
在图16中，对图1所示的定时抽取装置采用如下结构，即：还在A/D转换器1的输出级上连接偏移修正部8，在重放信号的偏移修正后进行定时抽取运算。
在图17中，对图1所示的定时抽取装置采用如下结构，即：还在A/D转换器1的输出级上连接数字式波形均衡器91，在数字区域进行重放信号的波形均衡处理之后进行定时抽取运算。在该结构中，进行控制使得重放信号的重放频率(重放速率)与频率合成器6的输出时钟的频率的比率始终恒定或处于一定范围内，一旦确定了数字式波形均衡器91的系数控制，那么即使重放频率变化频率特性也大致相同，因此能够使控制极为简化。
在图18中，对图1所示的定时抽取装置采用如下结构，即：还在A/D转换器1的前级连接模拟滤波器92，在模拟区域进行了重放信号的波形均衡处理或高频噪声除去处理之后，进行定时抽取运算。当重放信号的重放频率(重放速率)变化时，需要与该变化一致地调整模拟滤波器92的滤波特性。该结构做成能够根据控制部4输出的频率合成器6的分频率调整模拟滤波器92的均衡特性或截止特性的结构，因此能够使控制极为简化。
图19是表示含有内置本定时抽取装置的LSI12的信息重放装置的整体概略结构的框图。若应用于DVD重放装置等进行说明，则信息记录部10是记录介质(DVD介质)，信息读出部11是从该记录介质读出记录数据的拾取器，LSI12包含使用被上述拾取器读出的重放信号波形进行波形均衡、纠错及数据解调等的信号处理电路(未图示)。使用该LSI12输出的解码数据和伪同步时钟进行信息的显示和向声音的转换。
在上述说明中，对抽取来自DVD等记录介质的重放信号中所含有的定时信息的例子进行了说明，但在抽取经由无线通信线路或光纤、同轴电缆、电力线等有线通信线路提供的信号中含有的定时信息的情况下也能够应用本发明。
另外，本发明的定时抽取装置当然也可以采用如下结构，即：通过用软件对内置在例如图7所示的控制部4中的目标频率比率设定部44和分频率计算部45中的分频率设定进行控制来抽取定时信息。
工业上的可利用性
如上所述，在本发明中，前馈式的定时抽取装置通过进行控制以使得重放信号的重放频率(重放速率)与时钟生成部(频率合成器)的输出时钟频率的频率比率成为期望值(恒定值或预先设定的范围内的值)，能够谋求***功耗的最优化和控制的简易化。因此，作为从重放信号中抽取定时信息这样的信息重放装置例如光盘用的定时抽取装置等是有用的。
Claims (19)
1.一种从重放信号中抽取数据和该记录的记录定时的信息重放装置中的定时抽取装置，其特征在于，包括：
时钟生成部，生成与所设定的分频率相应的时钟并将其输出；
量化装置，用上述时钟生成部的输出时钟的定时对重放信号进行量化来将其输出；
频率比率计算部，基于上述时钟生成部的输出时钟来测量上述量化装置的输出序列中包含的特定模式、特定模式的出现间隔或其两者，并基于其测量值来计算上述重放信号的重放频率与上述时钟生成部的输出时钟频率的频率比率；
相位修正量计算部，计算上述时钟生成部的输出时钟相对于上述量化装置的量化信号的相位修正值；
控制部，接收由上述频率比率计算部计算出的频率比率和由上述相位修正量计算部计算出的相位修正量来计算并设定上述时钟生成部的分频率和相对于上述重放信号的重放周期的上述时钟生成部的输出时钟的周期；以及
伪同步时钟生成部，基于上述控制部的输出即相对于上述重放信号的重放周期的上述时钟生成部的输出时钟的周期，来间隔抽取上述时钟生成部的输出时钟，从而生成与上述记录数据的记录定时伪同步的时钟。
2.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使上述频率比率计算部的频率比率为预先设定的值，其后基于上述相位修正量计算部的相位修正量来更新上述时钟生成部的分频率以使上述频率比率计算部的频率比率为恒定。
3.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使上述频率比率计算部的频率比率为预先设定的值，其后当上述频率比率计算部的频率比率超过预先设定的阈值时，使用上述相位修正量计算部的相位修正量来更新上述时钟生成部的分频率以使上述频率比率计算部的频率比率在上述阈值内。
4.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使上述频率比率计算部的频率比率为预先设定的值，其后当上述频率比率计算部的频率比率发生了变化时，更新上述时钟生成部的分频率以使上述频率比率计算部的频率比率为恒定。
5.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使上述频率比率计算部的频率比率为预先设定的值，其后当上述频率比率计算部的频率比率超过预先设定的阈值时，更新上述时钟生成部的分频率以使上述频率比率计算部的频率比率在上述阈值内。
6.根据权利要求1所述的定时抽取装置，其特征在于：
其还具有：重启信号生成部，在重放处理开始后，基于上述伪同步时钟生成部的伪同步时钟来测量在上述量化装置的输出序列中包含的特定模式的出现间隔，并与用同步时钟测量时的理想值进行比较，当连续预先设定的次数而超过预先设定的值时，生成使上述时钟生成部的分频率更新的重启信号。
7.根据权利要求1所述的定时抽取装置，其特征在于：
其还具有：重启信号生成部，在输入了重放处理的启动信号或重启信号时，上述控制部设定上述时钟生成部的分频率以使上述频率比率计算部的频率比率为预先设定的值，其后当上述频率比率计算部的频率比率连续预先设定的次数而超过预先设定的值时，生成重启信号。
8.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
当输入了重放处理的启动信号或重启信号时，设定上述时钟生成部的分频率以使上述时钟生成部的输出时钟频率不低于预先设定的频率。
9.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部，
使用对上述相位修正量计算部的相位修正量进行平滑处理的结果和上述频率比率计算部的频率比率来计算相对于上述重放信号的重放周期的上述时钟生成部的重放周期，并将其输出到上述伪同步时钟生成部。
10.根据权利要求1所述的定时抽取装置，其特征在于：
在对上述量化装置的输出序列用“0”和“1”进行了2值化处理的情况下，上述特定模式的“0”和“1”连续的比率在记录有上述记录数据的介质是DVD-ROM/RAM时为14∶4或4∶14；在记录有上述记录数据的介质是CD时为11∶11；在记录有上述记录数据的介质是Blu-ray时为2∶9∶9或9∶9∶2。
11.根据权利要求1所述的定时抽取装置，其特征在于：
当上述量化装置的输出序列的上述特定模式的出现间隔用上述重放信号的重放速率进行测量时，在记录有上述记录数据的介质为DVD-ROM/RAM时为1488；在记录有上述记录数据的介质是CD时为588；在记录有上述记录数据的介质是Blu-ray时为1932。
12.根据权利要求1所述的定时抽取装置，其特征在于：
在上述量化装置的输出上连接有用于修正包含在上述量化装置的输出中的偏移的偏移修正装置，
上述频率比率计算部和上述相位修正量计算部，取代上述量化装置的输出而使用上述偏移修正装置的输出来进行工作。
13.根据权利要求1所述的定时抽取装置，其特征在于：
在上述量化装置的输出上连接有基于上述时钟生成部的输出时钟来进行上述量化装置的输出的波形均衡的波形均衡装置，
上述频率比率计算部和上述相位修正量计算部取代上述量化装置的输出而使用上述波形均衡装置的输出来进行工作。
14.根据权利要求1所述的定时抽取装置，其特征在于：
在上述量化装置的输入上连接有进行上述重放信号的波形均衡或高频噪声除去处理的模拟滤波器，
根据上述控制部的输出即上述时钟生成部的分频率使上述模拟滤波器的均衡特性或截止特性发生变化。
15.根据权利要求1所述的定时抽取装置，其特征在于：
上述控制部的输出即上述时钟生成部的分频率由整数部分和小数部分构成，
上述时钟生成部是能够进行分数分频控制的频率合成器。
16.一种信息重放装置，其特征在于，包括：
权利要求1所述的定时抽取装置；和
信号处理电路，基于包含在上述定时抽取装置中的伪同步时钟生成部的输出，对来自包含在上述定时抽取装置中的量化装置的输出的上述数据进行译码。
17.一种DVD装置，其特征在于，包括：
权利要求1所述的定时抽取装置；和
信号处理电路，基于包含在上述定时抽取装置中的伪同步时钟生成部的输出，对来自包含在上述定时抽取装置中的量化装置的输出的上述数据进行译码。
18.根据权利要求1所述的定时抽取装置，其特征在于：
上述重放信号经由无线通信线路或包括光纤、同轴电缆或电力线的通信线路来提供。
19.根据权利要求1所述的定时抽取装置，其特征在于：
上述重放信号由包括DVD光盘、CD光盘或Blu-ray光盘的光盘提供。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP341734/2005 | 2005-11-28 | ||
| JP2005341734 | 2005-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101069240A true CN101069240A (zh) | 2007-11-07 |
Family
ID=38067003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800013344A Pending CN101069240A (zh) | 2005-11-28 | 2006-07-18 | 定时抽取装置、以及使用它的信息重放装置和dvd装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4124798B2 (zh) |
| CN (1) | CN101069240A (zh) |
| WO (1) | WO2007060765A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101461006A (zh) | 2006-06-02 | 2009-06-17 | 松下电器产业株式会社 | 信息再生装置 |
| WO2008129708A1 (ja) * | 2007-04-05 | 2008-10-30 | Panasonic Corporation | 再生信号処理装置及び映像表示装置 |
| JP2010211834A (ja) * | 2007-06-29 | 2010-09-24 | Panasonic Corp | 情報再生信号処理装置 |
| US8174949B2 (en) * | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| US8638436B2 (en) | 2009-09-15 | 2014-01-28 | Hochiki Corporation | Smoke sensor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3368914B2 (ja) * | 1992-03-19 | 2003-01-20 | 富士通株式会社 | クロック回路及びこれを用いた磁気ディスク装置 |
| JP3477941B2 (ja) * | 1994-11-25 | 2003-12-10 | ソニー株式会社 | ディスク再生装置の信号処理回路 |
| JPH08161829A (ja) * | 1994-12-01 | 1996-06-21 | Canon Inc | デジタル情報再生装置及びデジタルｐｌｌ装置 |
| WO2000036602A1 (fr) * | 1998-12-17 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Circuit de synchronisation de phase/stabilisation de frequence |
| JP2002008315A (ja) * | 2000-06-22 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 光ディスク装置 |
| JP3609721B2 (ja) * | 2000-12-19 | 2005-01-12 | 株式会社東芝 | デジタルデータ再生装置及びデジタルデータ再生方法 |
-
2006
- 2006-07-18 JP JP2006552389A patent/JP4124798B2/ja not_active Expired - Fee Related
- 2006-07-18 WO PCT/JP2006/314171 patent/WO2007060765A1/ja active Application Filing
- 2006-07-18 CN CNA2006800013344A patent/CN101069240A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2007060765A1 (ja) | 2009-05-07 |
| WO2007060765A1 (ja) | 2007-05-31 |
| JP4124798B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101069240A (zh) | 定时抽取装置、以及使用它的信息重放装置和dvd装置 | |
| CN1163894C (zh) | 频率控制和相位同步电路 | |
| CN101582283B (zh) | 数字信号再现装置和方法以及数字信号记录装置和方法 | |
| CN1684405A (zh) | 时钟同步器以及时钟与数据恢复装置和方法 | |
| CN1359231A (zh) | 快速或慢速重放模式下不造成音调变化的音频信号重现方法及其重现装置 | |
| CN1542825A (zh) | 丛发切割区码的析取方法与相关装置 | |
| JP3596827B2 (ja) | ディジタルｐｌｌ回路 | |
| CN1227661C (zh) | 用于调制和解调数据的方法和装置 | |
| CN1178224C (zh) | 信息记录设备和信息再现设备 | |
| CN1397940A (zh) | 跟踪误差检测装置 | |
| CN1309172C (zh) | 调制设备和方法以及dsv控制比特产生方法 | |
| CN101176156A (zh) | 定时抽取装置和图像显示装置 | |
| CN1165050C (zh) | 信息记录方法和设备 | |
| CN1479274A (zh) | 用于恢复盘驱动器中的读取错误的方法和装置 | |
| CN1220180C (zh) | 磁带驱动器的读检测***及其调整方法 | |
| CN1138270C (zh) | 信息信号在记录载体上的轨迹中的记录和重放 | |
| CN1866362A (zh) | 微调光学储存装置写入策略参数的方法及其*** | |
| CN1242390C (zh) | 地址信息记录设备和记录方法以及再现设备和再现方法 | |
| CN1494222A (zh) | 解调电路、光盘装置及半导体集成电路 | |
| CN1208766C (zh) | 用于检测相位基准信号与摆动信号之间相差的装置和方法 | |
| CN1229782C (zh) | 再现方法和装置 | |
| JP4055577B2 (ja) | クロック信号再生ｐｌｌ回路 | |
| CN1167075C (zh) | 盘播放机 | |
| CN1650365A (zh) | 具有相差校正装置及数据头部检测装置的数据再现装置 | |
| CN1629965A (zh) | 信息处理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20071107 |