KR20050061335A - Ｐｌｌ 회로 및 그것을 이용한 광 디스크 장치 - Google Patents

Abstract

디지털 신호 처리와 친화성 좋게 단기간에서의 안정된 인입을 실현한다. PLL을 디지털 회로로 구성하고, 주파수 정정 타이밍에서 위상계 제어 레벨과 주파수계 제어 레벨로 연산하여, 오차량을 구하여 오차의 보정을 실시함으로써, 단기간 에서의 위상 동기 및 안정된 게인 전환을 실현할 수 있고, 장치 적용에서는 PRML 등의 디지털 신호 처리를 사용할 수 있어 보다 신뢰성을 실현한 장치를 제공할 수 있다.

Description

ＰＬＬ 회로 및 그것을 이용한 광 디스크 장치{PLL CIRCUIT AND OPTICAL DISK APPARATUS THEREOF}

본 발명은, 데이터가 기록된 광 디스크로부터 데이터를 재생하는 장치에 관한 것이다.

정보 기록 매체로서 광 디스크가 알려져 있다. 광 디스크에 기록된 데이터를 재생할 때에는, 재생 신호에 동기한 재생 클럭을 PLL 회로에서 생성하고, 이 재생 클럭을 이용하여 재생 신호의 식별, 복조 등의 처리를 행하여, 기록된 정보를 복원하고 있다.

기록 정보의 안정 복원을 실현하기 위해, 인입용의 주기 인입 패턴을 설치한 광 디스크가 있다. 이러한 광 디스크를 재생할 때에는, 동기 인입 패턴의 재생 시(동기 과정)에, 피드백 루프의 루프 게인을 크게 함으로써, 빠른 시기에 안정된 재생 클럭의 생성을 실현하고, 동기 후의 데이터 재생 시에는, 루프 게인을 작게 함으로써, 잡음 등의 외란의 영향을 작게 하는 것이 행해지고 있다.

최근에는 광 디스크의 대용량화에 수반하여 기록 선밀도가 향상되고, 재생 신호를 표본화하여 PRML(Partial Response Maximum Likelihood) 방식 등의 디지털 신호 처리 등을 이용하여, 보다 고정밀도로 기록 데이터를 복원하는 것이 제안되어 있으며, 이것에 적합한 PLL 회로도 제안되어 있다(일본 특개2000-285605호 공보).

일본 특개2000-285605호 공보에 기재된 PLL 회로는 디지털 신호 처리에서의 캡쳐 범위를 보충하기 위해서는 좋은 방법이지만, 최종적으로 재생 신호에 동기할 때까지 동기 인입 패턴이 종료된 경우에는 재생 신호와 재생 클럭이 위상 오차를 갖게 되며, 이 상태에서 루프 게인이 전환되면 재생 신호와 재생 클럭의 동기가 어긋나게 된다고 하는 문제가 있다. 이것을 도 7의 아날로그 구성의 PLL 회로를 예로 들어 설명한다.

도 7은 PLL 회로의 블록도로서, 참조 부호 80은 위상 비교 회로, 참조 부호 81은 위상계 필터, 참조 부호 82는 주파수계 필터, 참조 부호 83은 가산 회로, 참조 부호 84는 발진 회로(VCO), 참조 부호 85는 게인 제어 회로이다.

위상 비교 회로(80)에서는, 재생 신호와 재생 클럭의 위상 비교가 이루어져, 위상차에 따른 오차 신호(예를 들면 위상 오차에 따른 전류)를 위상계 필터(81), 주파수계 필터(82)에 출력한다. 위상계 필터(81)는, 위상 오차량을 소정의 게인으로 증폭한 위상계 오차 전압을 생성하여, 가산 회로(83)에 출력한다. 한편, 주파수계 필터(82)에서는, 위상 오차에 따른 전류를 컨덴서에 차지하거나 하여, 위상 오차량을 소정의 게인으로 적분한 주파수계 전압을 생성하고, 가산 회로(83)에 출력한다.

가산 회로(83)는, 위상계 오차 전압과 주파수계 오차 전압을 가산하여, 발진 제어 전압으로서 발진 회로(84)에 공급한다. 발진 회로(84)에서는 발진기에 의해 입력된 발진 제어 전압에 따른 주파수의 클럭을 생성한다. 이상의 동작에 의해 위상 오차량을 감소시키도록 발진 회로(84)로부터의 재생 클럭이 제어되어, 재생 신호에 위상 동기한 재생 클럭이 생성된다.

또한, 동기 인입 패턴이 종료된 경우에는 데이터 재생 시에 있어서는 잡음 등의 외란에 영향받지 않도록 게인 제어 회로(85)에 의해 위상계 필터(81), 주파수계 필터(82)의 게인이 낮아지도록 제어된다.

다음으로, 도 8을 이용하여 PLL 회로의 동기 과정에 대하여 설명한다. 도 8에서 (a)는 동기 과정에서의 제어 전압의 시간 추이의 도면으로, 실선이 발진 제어 전압이고, 점선이 주파수계 오차 전압이다. 따라서, 실선과 점선의 차분이 위상계 오차 전압으로 된다. 우선 인입 개시인 로크 개시 시점에서 재생 클럭의 주파수가 어긋나 있는 경우 우선 주파수 어긋남에 의한 위상 오차가 검출되어 위상계 오차 전압이 변화되고, 이에 의해 발진 제어 전압이 제어되어 발진 주파수가 변화되며, 재생 클럭과 재생 신호의 주파수가 동기한다.

다음으로, 이 위상 오차가 적분됨으로써 주파수계 오차 전압이 서서히 변화된다. 이 때, 재생 클럭과 재생 신호의 주파수의 동기가 어긋나지 않도록, 주파수계 오차 전압의 변화분에 따른 만큼 위상 오차가 감소한다. 즉, 재생 신호와 재생 클럭이 거의 동일한 주파수로 되며, 그 후, 위상 오차가 감소하여 원하는 위상 동기 관계로 되며, 동기가 완료되어 로크 완료로 된다.

이 로크 완료 전의 위상 오차가 남아 있는 상태의 재생 신호와 재생 클럭의 관계를 도 8의 (b)에 도시한다. 도 8의 (b)는 재생 신호가 재생 클럭의 주기 단위로 변화되는 패턴인 경우로, 점선의 위치가 원하는 동기 위치이고, 이 위치에 재생 클럭의 전 엣지가 동기하였을 때가 로크 완료로 된다.

여기서, 로크 완료 전에 동기 인입 패턴이 종료된 경우에 대해 생각한다. 이 때에는, 예를 들면 도 8의 (b)와 같이 위상 오차를 갖고 있는 상태에서 위상계 필터(81), 주파수계 필터(82)의 게인이 전환되게 된다. 이 경우, 주파수계 필터(82)의 출력인 주파수계 오차 전압은 상기한 바와 같이 위상 오차를 적분하여 생성되기 때문에 순간적인 변화는 발생하지 않는다.

그러나, 위상계 필터(81)의 출력인 위상계 오차 전압은 위상 오차량을 소정의 게인으로 증폭하여 생성되기 때문에, 게인의 전환에 따라 급격하게 변화된다. 따라서, 발진 제어 전압은 상기 주파수계 오차 전압과 위상계 오차 전압의 가산으로 생성되기 때문에 발진 제어 전압은 게인의 전환에 따라 급격하게 변화되어, 재생 신호와 재생 클럭의 주파수가 어긋나게 된다. 또한, 이 때 게인이 낮게 설정되어 있기 때문에, 주파수의 어긋남량에 따라서는 재인입을 할 수 없어 데이터 재생 시에 재생 신호와 재생 클럭을 동기할 수 없어, 데이터의 재생이 불가능하게 되는 경우가 발생한다고 하는 문제가 있었다.

상기 과제는, 동기 인입 패턴 영역과 데이터 영역을 갖는 광 디스크로부터의 재생 신호에 동기한 재생 클럭을 생성하는 PLL 회로로서, 재생 클럭을 생성하는 재생 클럭 생성 수단과, 상기 재생 신호와 재생 클럭의 위상차를 검출하는 위상차 검출 수단과, 상기 위상차를 보정하는 보정 신호를 생성하는 보정 신호 생성 수단을 구비하고 있으며, 상기 재생 클럭 생성 수단은, 상기 위상차를 나타내는 신호, 및, 상기 보정 신호를 입력 신호로 하여, 재생 클럭을 생성하는 PLL 회로에 의해 개선된다.

또한, 광 디스크의 재생 신호에 동기한 재생 클럭을 생성하는 PLL 회로로서, 재생 신호를 표본화하는 표본화 수단과, 재생 클럭을 생성하는 재생 클럭 생성 수단과, 표본화된 신호와 상기 재생 클럭의 위상차를 검출하는 위상 비교 수단과, 그 위상 비교 수단의 출력을 소정의 배율로 적분 처리하는 주파수계 필터와, 상기 위상 비교 수단의 출력을 소정의 배율로 증폭하는 위상계 필터와, 상기 위상 비교 수단 출력으로부터 위상 오차의 변화량을 검출하는 위상 오차 변동 검출 수단과, 상기 주파수계 필터 수단의 출력에 상기 위상 오차 변동 검출 수단으로부터의 공급값을 가산하는 제1 가산 수단과, 상기 위상계 필터 수단의 출력에 상기 위상 오차 변동 검출 수단으로부터의 공급값을 감산하는 감산 수단과, 상기 제1 가산 수단의 출력과 상기 감산 수단의 출력을 가산하는 제2 가산 수단과, 상기 제2 가산 수단 출력을 전압으로 변환하는 디지털 아날로그 변환 수단을 구비하고, 상기 재생 클럭 생성 수단은, 상기 디지털 아날로그 변환 수단의 출력을 기초로 발진 주파수를 제어하고, 상기 위상 오차 변동 검출 수단은, 상기 제1 가산 수단 및 상기 감산 수단에, 동일한 값을 공급하는 PLL 회로에 의해 개선된다.

단기간에서의 위상 동기, 및, 안정된 게인 전환을 실현할 수 있고, 장치 적용에서는 PRML 등의 디지털 신호 처리를 사용할 수 있어, 보다 높은 신뢰성의 장치를 제공할 수 있다.

<실시예>

도 1은 본 발명의 일 실시예의 광 디스크 장치의 블록도이다. 도 1에서, 참조 부호 1은 기록 가능한 광 디스크, 참조 부호 2는 스핀들 모터, 참조 부호 3은 스핀들 모터의 회전수를 제어하는 스핀들 모터 제어 회로, 참조 부호 4는 광 픽업, 참조 부호 5는 기록 신호 처리 회로, 참조 부호 6은 서보 회로, 참조 부호 7은 재생 신호 처리 회로, 참조 부호 8은 컨트롤러, 참조 부호 9는 인터페이스 회로, 참조 부호 10은 PLL 회로, 참조 부호 11은 파형 등화 회로이다.

이하, 도 1을 이용하여 본 발명의 재생 동작의 일례를 설명한다. 우선, 인터페이스 회로(9)를 통해 컨트롤러(8)가 외부로부터 재생 명령을 받는다. 이 때 광 픽 업은 재생 명령에 기초하여 재생 파워의 레이저광을 광 디스크(1)에 조사한다. 여기서, 광 픽업(4)은 광 디스크(1)로부터의 반사광을 검출하여 재생 신호로서 파형 등화 회로(11) 및 서보 회로(6)에 공급한다. 서보 회로(6)에서는 재생 신호로부터 디스크 회전 속도 등을 검출하여, 스핀들 모터 제어 회로(3)에 출력한다. 스핀들 모터 제어 회로(3)는 상기 회전 속도가 원하는 값으로 되도록 스핀들 모터(2)를 제어한다. 또한, 서보 회로(6)에서는 광 디스크(1) 상에서의 광 픽업(4)의 재생 레이저광의 조사 위치를 검출하여 원하는 위치에 광 픽업(4)의 레이저가 조사되도록 광 픽업(4)의 위치를 제어한다.

한편, 파형 등가 회로(11)에 입력된 재생 신호는 레벨, 주파수 특성 등이 조정되어 PLL 회로(10)에 입력된다. PLL 회로(10)에서는 입력된 재생 신호에 동기한 재생 클럭을 생성함과 함께, 재생 신호를 재생 클럭으로 표본화하여 디지털 재생 신호로서 재생 클럭과 함께 재생 신호 처리 회로(7)에 출력한다. 재생 신호 처리 회로(7)에서는 입력된 디지털 재생 신호를 재생 클럭을 기준 처리 단위로 하여 PRML 등의 디지털 신호 처리를 이용하여 고정밀도로 기록 데이터를 복원하고, 컨트롤러(8)로부터의 지시에 의해 인터페이스 회로(8)를 통해 외부로 출력한다.

다음으로 본 발명의 특징인 PLL 회로(10)에 대하여 상세히 설명한다. 도 2는 본 발명의 PLL 회로의 일 실시예를 도시하는 블록도이다. 도 2에서, 참조 부호 12는 예를 들면 아날로그 디지털 변환기 등의 재생 신호를 표본화하는 표본화 회로(AD 컨버터), 참조 부호 13은 디지털 위상 비교 회로, 참조 부호 14는 디지털 위상계 필터, 참조 부호 15는 디지털 주파수계 필터, 참조 부호 16은 감산 회로, 참조 부호 17은 제1 가산 회로, 참조 부호 18은 제2 가산 회로, 참조 부호 19는 디지털 아날로그 변환 회로, 참조 부호 20은 전압 제어 발진기, 참조 부호 21은 게인 제어 회로, 참조 부호 22는 디지털 위상 오차 변동 검출 회로이다. 입력된 재생 신호는 표본화 회로(12)에서 재생 클럭마다 다치의 재생 디지털 신호로 변환되어, 디지털 위상 비교 회로(13)에 출력된다.

디지털 위상 비교 회로(13)에서는, 예를 들면 재생 디지털 신호의 제로 크로스 타이밍의 검출 등으로부터 위상 비교를 행하는 타이밍을 생성, 또한 제로 크로스 타이밍의 전후의 재생 디지털 재생 신호 레벨로부터 재생 신호와 재생 클럭의 위상 오차를 검출한다. 여기서, 위상 비교가 행해진 것을 나타내는 위상 비교 타이밍 신호는 디지털 위상 오차 변동 검출 회로(22)로 출력되며, 검출된 위상 오차 레벨은 디지털 위상계 필터(14) 및 디지털 주파수계 필터(15)로 출력된다.

디지털 위상계 필터(14)로부터의 출력인 위상 오차 제어 레벨은 감산기(16)에 공급되며, 디지털 주파수계 필터(15)의 출력인 주파수 오차 제어 레벨은 제1 가산기(17)에 공급된다. 감산기(16)에서는, 디지털 위상 오차 변동 검출 회로(22)로부터의 보정 신호에 의한 지시에 의해 감산이 행해져 위상계 제어 레벨을 생성하여, 제2 가산기로 출력한다. 또한, 제1 가산기(17)에서는, 디지털 위상 오차 변동 검출 회로(22)로부터의 보정 신호에 의한 지시에 의해 가산이 행해져 주파수계 제어 레벨을 생성하여 제2 가산기로 출력한다. 제2 가산기(18)에서는, 감산기(16)로부터의 위상계 제어 레벨과, 제1 가산기(17)로부터의 주파수계 제어 레벨을 가산하여 발진 제어 레벨을 생성하고, 발진 제어 레벨은 디지털 아날로그 변환 회로(19)에 의해 아날로그 전압으로 변환되어 전압 제어 발진기(20)의 주파수를 결정한다.

다음으로, 디지털 위상계 필터(14)의 구성예를 구체적으로 설명한다. 디지털 위상계 필터(14)에 입력된 위상 오차 레벨은, 필터 내부에 설치된 계수기에 입력되어, 소정의 게인의 계수배되어 디지털 LPF에 공급된다. 디지털 LPF의 출력은, 위상 오차 제어 레벨로서 출력된다. 여기서, 디지털 LPF는 예를 들면 트랜스버셜 필터 등에 의해 구성되며, 고주파의 응답만을 감쇠시켜 위상 오차 제어 레벨을 생성하여 출력한다. 또한, 디지털 LPF는 반드시 필요한 것은 아니며, PLL로서의 고주파 응답을 억제하고자 하는 경우에만 이용된다. 또한, 계수기는 계수의 전환이 가능하도록 구성되어 있어, 입력되는 게인 전환 신호에 의해 예를 들면 데이터 재생 중에는 동기 인입 패턴 중과 비교하여 게인이 작아지도록 설정된다.

다음으로 디지털 주파수계 필터 수단(15)의 구성예를 도 3에 도시한다. 도 3에서, 참조 부호 25는 계수기이고, 참조 부호 26은 가산기, 참조 부호 27은 지연기이다. 입력된 위상 오차 레벨은 계수기(25)에 입력되어 소정의 게인의 계수배되어 가산기(26)에 입력된다. 가산기(26)는 지연기(27)의 출력과, 계수기(25)의 출력을 가산하여 출력한다. 여기서, 지연기(27)는 입력이 가산기(26)의 출력에 접속되어 있어, 예를 들면 입력을 재생 클럭 1사이클분만큼 지연하도록 구성되며, 이에 의해 디지털 주파수계 필터 수단(15)은 위상 오차 레벨을 재생 클럭 단위로 적분하도록 동작한다. 또한, 계수기(25)는 계수의 전환이 가능하도록 구성되어 있어, 입력되는 게인 전환 신호에 의해 예를 들면 데이터 재생 중에는 동기 인입 패턴 중과 비교하여 게인이 작아지도록 설정된다.

또한, 디지털 위상 오차 변동 검출 회로(22)의 구성예를 도 4에 도시한다. 도 4에서, 참조 부호 28은 평균화 회로, 참조 부호 29는 안정 판별 회로, 참조 부호 30은 주파수 정정 판별 회로이다. 또한, 각 회로는 위상 비교가 행해진 타이밍인 위상 비교 타이밍 신호마다 동작을 행한다. 입력된 위상 오차 제어 레벨은 평균화 회로(28)에 의해 연속하는 n1(n1은 플러스의 정수)개의 평균값이 계산된다. 다음으로 계산된 평균값은 안정 판별 회로(29)에 입력되어 소정값과 비교되며, 평균값이 소정값 이하인 경우 안정 판별 신호가 출력된다. 주파수 정정 판별 회로(30)에서는 안정 판별 신호가 n2(n2는 플러스의 정수)회의 위상 비교에서 연속한 경우에 주파수 정정 신호를 출력한다. 또한, 이 때 위상 오차 제어 레벨도 출력된다. 또한, 디지털 위상 오차 변동 검출 회로(22)는, 도 1에서의 컨트롤러(8) 혹은 재생 신호 처리 회로(7)로부터의 지시로 동작을 행하여, 재생 클럭의 인입 시에만 동작하도록 구성된다.

도 2의 PLL 회로에서의 감산기(16) 및 제1 가산기(17)에서는 상기 주파수 정정 신호가 출력된 타이밍에서, 평균 위상 오차 레벨분만큼의 감산, 가산이 행해진다. 이 때의 각 제어 레벨의 시간 추이의 모습을 도 5에 도시한다. 도 5에서, 실선이 발진 제어 레벨이고, 점선이 주파수계 제어 레벨이다. 따라서, 실선과 점선의 차분이 위상계 제어 레벨로 된다. 우선 인입 개시인 로크 개시 시점에서 재생 클럭의 주파수가 어긋나 있는 경우 우선 주파수 어긋남에 의한 위상 오차가 검출되어 위상계 제어 레벨이 변화된다. 이에 의해 발진 제어 레벨이 제어되어 발진 주파수가 변화되어, 재생 클럭과 재생 신호의 주파수가 동기한다.

다음으로, 이 위상 오차가 적분됨으로써 주파수계 제어 레벨이 서서히 변화된다. 이 때, 재생 클럭과 재생 신호와의 주파수의 동기가 어긋나지 않도록, 주파수계 제어 레벨의 변화분에 따른 분만큼 위상계 제어 레벨이 감소한다. 즉, 재생 신호와 재생 클럭이 거의 동일한 주파수로 되며, 그 후, 위상 오차가 감소하여 원하는 위상 동기 관계로 되도록 추이한다.

본 실시예에서는 완전하게 동기하기 전에, 디지털 위상 오차 변동 검출 회로(22)에 의해, 위상 오차 변동량이 검출되어 주파수 정정 판별이 행해진다. 위상 오차 변동이 소정량보다 적어져 주파수가 안정된 것으로 판단된 경우에는, 감산 회로(16)의 출력이 거의 제로로 되는 값을 감산 회로(16) 및 제1 가산 회로(17)에 공급하는 가감산 처리를 행하기 때문에, 도 5에 도시한 바와 같이 주파수계 제어 레벨이 원하는 값으로 순식간에 수속된다. 이 상태는 주파수는 로크하고 있지만 위상이 어긋나 있는 상태이기 때문에, 여기에서는 위상 인입만을 위해 위상계 제어 레벨이 변화되고, 발진 제어 레벨을 변동시켜 위상 인입이 행해진다.

이상의 동작의 흐름을 도 6에 도시한다. 우선 동기 인입 패턴 검출 등에 의해 동기 개시가 시작된다(S701). 다음으로 PLL 특성을 보다 인입 범위가 넓어지도록 동기용의 게인이 설정된다(S702). 다음으로 위상 오차 변동량으로부터 주파수 정정 판별이 행해진다(S703). 주파수가 정정되어 있는 것으로 판별된 경우에는 위상계 제어 레벨, 주파수계 제어 레벨에 대하여 가감산의 연산이 실행된다(S704). 이 후, PLL 특성을 노이즈에 강하게 하기 위해 데이터 재생용의 게인으로 설정하고 동기화를 종료한다(S705, S706). 이상의 동작에서, 주파수 정정 시에 위상계 제어 레벨과 주파수계 제어 레벨에 대하여 동일한 값의 연산을 행함으로써, 연산에 의한 발진 제어 레벨의 변동을 억제할 수 있으므로 안정된 인입을 실현할 수 있다.

또한, 연산량을 위상계 제어 레벨의 평균값으로 하고 있기 때문에, 주파수계 제어 레벨이 원하는 값으로 순간적으로 이행하여 위상 인입 상태에 추이할 수 있기 때문에 종래와 비교하여 빠른 위상 동기를 실현할 수 있다.

또한, 주파수 정정 판별에서는 평균화 회로를 이용하여 다시 연속 판정을 행함으로써, 노이즈가 많아 위상 오차가 변동되는 경우라도 노이즈의 영향을 제거할 수 있어, 안정된 제어를 실현할 수 있다. 또한, 상기 연산 후에 PLL 특성을 변경하도록 함으로써, 단기간에서의 안정된 인입과 데이터 재생에 최적의 PLL 특성의 조합을 실현할 수 있다. 또한, 상기 PLL은 디지털 회로로 구성되기 때문에, PRML 등의 디지털 신호 처리와의 친화성이 좋아 고정밀도로 기록 데이터를 복원할 수 있어, 보다 고신뢰성을 실현한 장치를 제공할 수 있다.

본 발명에 따르면, 디지털 신호 처리와 친화성 좋게 단기간에서의 안정된 인입을 실현하는 PLL 회로 및 그것을 이용한 광 디스크 장치를 제공할 수 있다.

도 1은 본 발명을 장치에 적용한 블록도.

도 2는 PLL 회로의 블록도.

도 3은 디지털 주파수계 필터의 일 구성도.

도 4는 디지털 위상 오차 변동 검출 회로의 일 구성도.

도 5는 디지털 위상 오차 변동 검출 회로의 일 구성도.

도 6은 제어 레벨 추이를 도시하는 도면.

도 7은 종래의 PLL 회로의 블록도.

도 8은 종래의 PLL 회로의 제어 전압 추이를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 광 디스크

2 : 스핀들 모터

3 : 스핀들 모터 제어 회로

4 : 광 픽업

6 : 서보 회로

7 : 재생 신호 처리 회로

8 : 컨트롤러

9 : 인터페이스

10 : PLL 회로

Claims (8)

1. 동기 인입 패턴 영역과 데이터 영역을 갖는 광 디스크로부터의 재생 신호에 동기한 재생 클럭을 생성하는 PLL 회로로서,

   재생 클럭을 생성하는 재생 클럭 생성 수단과,

   상기 재생 신호와 재생 클럭의 위상차를 검출하는 위상차 검출 수단과,

   상기 위상차를 보정하는 보정 신호를 생성하는 보정 신호 생성 수단

   을 구비하고 있으며,

   상기 재생 클럭 생성 수단은, 상기 위상차를 나타내는 신호, 및, 상기 보정 신호를 입력 신호로 하여, 재생 클럭을 생성하는 것을 특징으로 하는 PLL 회로.
2. 제1항에 있어서,

   상기 위상차를 나타내는 신호 및 상기 보정 신호에 기초하는 재생 클럭의 생성은, 상기 동기 인입 패턴 영역의 재생 중에 행해지는 것을 특징으로 하는 PLL 회로.
3. 제1항에 있어서,

   상기 보정 신호의 크기는, 상기 위상차를 나타내는 신호와 동일한 것을 특징으로 하는 PLL 회로.
4. 광 디스크의 재생 신호에 동기한 재생 클럭을 생성하는 PLL 회로로서,

   재생 신호를 표본화하는 표본화 수단과,

   재생 클럭을 생성하는 재생 클럭 생성 수단과,

   표본화된 신호와 상기 재생 클럭과의 위상차를 검출하는 위상 비교 수단과,

   상기 위상 비교 수단의 출력을 소정의 배율로 적분 처리하는 주파수계 필터와,

   상기 위상 비교 수단의 출력을 소정의 배율로 증폭하는 위상계 필터와,

   상기 위상 비교 수단 출력으로부터 위상 오차의 변화량을 검출하는 위상 오차 변동 검출 수단과,

   상기 주파수계 필터 수단의 출력에 상기 위상 오차 변동 검출 수단으로부터의 공급값을 가산하는 제1 가산 수단과,

   상기 위상계 필터 수단의 출력에 상기 위상 오차 변동 검출 수단으로부터의 공급값을 감산하는 감산 수단과,

   상기 제1 가산 수단의 출력과 상기 감산 수단의 출력을 가산하는 제2 가산 수단과,

   상기 제2 가산 수단 출력을 전압으로 변환하는 디지털 아날로그 변환 수단을 구비하고,

   상기 재생 클럭 생성 수단은, 상기 디지털 아날로그 변환 수단의 출력을 기초로 발진 주파수를 제어하며,

   상기 위상 오차 변동 검출 수단은, 상기 제1 가산 수단 및 상기 감산 수단에, 동일한 값을 공급하는 것을 특징으로 하는 PLL 회로.
5. 제4항에 있어서,

   상기 위상 오차 변동 검출 수단은, 상기 감산 수단의 출력이 거의 제로로 되는 값을 공급하는 것을 특징으로 하는 PLL 회로.
6. 제4항에 있어서,

   상기 위상 비교 수단은 위상 비교의 타이밍에서 타이밍 신호를 상기 위상 오차 변동 검출 수단에 출력하고,

   상기 위상 오차 변동 검출 수단이 상기 위상 비교 수단으로부터 위상 비교 타이밍 신호를 타이밍 신호로 하여 연속하는 n1개(n1은 양의 정수)의 위상 비교 결과의 이동 평균을 계산함과 함께, 이 이동 평균의 변화량이 n2회(n2는 양의 정수) 연속하여 소정값 이내로 된 경우에 상기 제1 가산 수단 및 상기 감산 수단에 가감산의 타이밍 신호를 출력하도록 구성한 것을 특징으로 하는 PLL 회로.
7. 제4항에 있어서,

   상기 제1 가산 수단 및 상기 감산 수단에 가감산 종료 후에, 상기 주파수계 필터 및 상기 위상계 필터의 게인을 변경하는 것을 특징으로 하는 PLL 회로.
8. 제4항의 PLL 회로를 구비한 광 디스크 장치로서,

   상기 아날로그 디지털 컨버터에 의해 표본화된 신호로부터 기록 데이터를 재생하는 수단을 구비하는 것을 특징으로 하는 광 디스크 장치.