TWI506748B - 封裝基板、其製作方法及封裝結構 - Google Patents

封裝基板、其製作方法及封裝結構 Download PDF

Info

Publication number
TWI506748B
TWI506748B TW101123558A TW101123558A TWI506748B TW I506748 B TWI506748 B TW I506748B TW 101123558 A TW101123558 A TW 101123558A TW 101123558 A TW101123558 A TW 101123558A TW I506748 B TWI506748 B TW I506748B
Authority
TW
Taiwan
Prior art keywords
copper
flexible
layer
pad
insulating layer
Prior art date
Application number
TW101123558A
Other languages
English (en)
Other versions
TW201401464A (zh
Inventor
Che Wei Hsu
Shih Ping Hsu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201401464A publication Critical patent/TW201401464A/zh
Application granted granted Critical
Publication of TWI506748B publication Critical patent/TWI506748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

封裝基板、其製作方法及封裝結構
本發明涉及電路板製作技術，尤其涉及一種封裝基板、其製作方法及具有所述封裝基板之封裝結構。
封裝基板可為晶片提供電連接、保護、支撐、散熱、組裝等功效，以實現多引腳化，縮小封裝產品體積、改善電性能及散熱性、超高密度或多晶片模組化之目的。
當電子產品之體積日趨縮小，所採用之基板結構之體積和線路間距亦必須隨之減小。惟，在目前現有之基板結構和工藝技術能力下，要使基板再薄化和線路間距再縮小之可能性很小，不利於應用在小型尺寸之電子產品上。故，如何開發出新穎之薄型整合性基板，不但工藝快速簡單又適合量產，以符合應用電子產品對於尺寸、外型輕薄化和價格之需求，實為相關業者努力之一大重要目標。
有鑒於此，有必要提供一種封裝基板、其製造方法及封裝結構，以降低基板之整體厚度並降低製造成本，以符合市場產品輕薄化和低成本之需求。
一種封裝基板之製作方法，其包括以下步驟：提供一個卷帶式之柔性單面覆銅基板，所述卷帶式之柔性單面覆銅基板包括一柔性絕緣層以及一銅箔層，所述柔性絕緣層包括相對之第一表面及第二表面，所述銅箔層覆蓋於所述柔性絕緣層之第一表面。通過卷對卷工藝在所述卷帶式之柔性單面覆銅基板上形成多個切口，所述多個切口貫通所述柔性絕緣層之第一表面及第二表面。通過卷對卷工藝將所述銅箔層製作形成多個導電線路圖形，從而將卷帶式之柔性單面覆銅基板製成卷帶式之柔性單面線路板，其中，每個切口均被導電線路圖形所覆蓋，由多個切口從所述柔性絕緣層側裸露出來之所述部分導電線路圖形構成多個第一銅墊，每個導電線路圖形均包括至少一個第一銅墊。切割所述卷帶式之柔性單面線路板，以獲得多個片狀之柔性單面線路板，每個片狀之柔性單面線路板均包括一個導電線路圖形及其對應之部分柔性絕緣層。在每個片狀之柔性單面線路板之所述導電線路圖形之表面部分區域以及導電線路圖形之間隙形成防焊層，使所述導電線路圖形上未覆蓋防焊層之部位構成至少一個第二銅墊及至少一個第三銅墊，從而形成封裝基板，所述第二銅墊位於所述封裝基板之邊緣，所述第三銅墊位於所述封裝基板之中間區域。
一種封裝基板，其通過上述之封裝基板之製作方法製作而成。所述封裝基板包括柔性絕緣層、導電線路圖形以及防焊層。所述柔性絕緣層包括相對之第一表面及第二表面，所述導電線路圖形形成於所述絕緣層之第一表面上。所述柔性絕緣層具有至少一個貫通所述第一表面及第二表面之切口。所述導電線路圖形覆蓋所述至少一個切口，由所述至少一個切口從所述柔性絕緣層側裸露出來之所述部分導電線路圖形構成至少一個第一銅墊。所述防焊層覆蓋導電線路圖形之部分區域以及導電線路圖形之間隙。所述導電線路圖形上未覆蓋防焊層之部位構成至少一個第二銅墊及至少一個第三銅墊，所述第二銅墊位於所述封裝基板之邊緣，所述第三銅墊位於所述封裝基板之中間區域。一種封裝結構，其包括電子元器件及如上述之封裝基板。所述電子元器件具有引腳。所述導電材料與第二表面相齊平之表面形成有一導電金屬墊。所述電子元器件之引腳與所述導電金屬墊電連接。
本技術方案之封裝基板、其製作方法及封裝結構通過卷對卷加工裝置對卷帶狀之柔性覆銅基板進行雷射切口、形成線路等操作，形成卷帶狀之柔性線路板，之後再將卷帶狀之柔性線路板切割成片狀之柔性線路板，從而可提升產品之製作效率。另，本技術方案之封裝基板、其製作方法及封裝結構所使用之絕緣材料為柔性材料，其可做的較薄，並且，本技術方案之封裝基板為單層，整體厚度較薄，製作方法簡單，可降低製造成本，符合市場產品輕薄化和低成本之需求。
下面將結合附圖及實施例對本技術方案提供之封裝基板、封裝基板之製作方法及封裝結構作進一步之詳細說明。
本技術方案第一實施例提供之封裝基板之製作方法包括以下步驟：
第一步，請參閱圖1，提供片狀之柔性單面線路板10。所述片狀之柔性單面線路板10包括依次疊合之柔性絕緣層11及導電線路圖形12。所述柔性絕緣層11包括相對之第一表面111及第二表面112。所述柔性絕緣層11上形成有一個貫通所述第一表面111及第二表面112之切口13。所述導電線路圖形12覆蓋於所述柔性絕緣層11之第一表面111上，且所述導電線路圖形12覆蓋所述切口13。
所述片狀之柔性單面線路板10通過切割卷帶式之柔性單面線路板10b得到。圖2為卷帶式之柔性單面線路板10b之形成方法示意圖，即：將一卷帶式之柔性單面覆銅基板10a採用卷對卷（roll-to-roll）生產工藝進行鑽孔以及製作線路等工序，以形成一個卷帶式之柔性單面線路板10b。如圖2所示，卷帶式之柔性單面覆銅基板10a可捲繞在兩個卷輪40上並張設在兩個卷輪40之間，即，可採用兩個卷輪40分別捲繞加工前及加工後之卷帶式之柔性單面覆銅基板10a，如此，即可對張設在兩個卷輪之間之卷帶式之柔性單面覆銅基板10a進行加工。例如，以一個卷輪40為放送輪，捲繞有加工前之卷帶式之柔性單面覆銅基板10a，另一個卷輪40為卷收輪，卷收有加工後之卷帶式之柔性單面覆銅基板10a，即卷帶式之柔性單面線路板10b，當卷輪40轉動使得卷帶式之柔性單面覆銅基板10a自放送輪向卷收輪移動，位於兩個卷輪40之間之加工裝置30即可對卷帶式之柔性單面覆銅基板10a進行加工工序，例如，進行鑽孔以及製作線路等工序。卷對卷生產工藝可提升產品之製作效率。所述片狀之柔性單面線路板10之形成方法具體包括以下步驟：
請一併參閱圖3，提供一個卷帶式之柔性單面覆銅基板10a。所述柔性單面覆銅基板10a包括一個柔性絕緣層11及一銅箔層14。所述柔性絕緣層11包括相對之第一表面111及第二表面112，所述銅箔層14覆蓋於所述柔性絕緣層11之第一表面111上。所述柔性單面覆銅基板10a包括多個沿其長度方向依次連接之基板單元，每個基板單元均包括一部分之柔性絕緣層11及一部分對應之銅箔層14，每個基板單元可製成一個線路板單元。
所述柔性絕緣層11之材質為柔性線路板常用之柔性材料，如聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)等，優選為耐熱性較好之聚醯亞胺。所述柔性絕緣層11之厚度範圍可為15μm-250μm，優選為25μm-50μm，以同時滿足較好之機械強度及較薄之產品厚度之要求。所述銅箔層14優選為壓延銅箔，亦可為電解銅箔。所述銅箔層14之厚度優選為12μm-35μm。當然，所述柔性絕緣層11及所述銅箔層14之厚度還可為其他厚度值。
其次，請一併參閱圖4，採用卷對卷生產生產工藝在卷帶狀之所述柔性單面覆銅基板10a上形成多個切口13。所述切口13貫通所述柔性絕緣層11之第一表面111及第二表面112，從而使所述切口13對應處之所述銅箔層14在所述柔性絕緣層11側裸露出來，定義此裸露出來之銅箔層14為第一銅墊（pad）121。
所述多個切口13可通過雷射鑽孔工藝或者定深機械鑽孔工藝形成。本實施例以通過雷射鑽孔工藝在所述柔性單面覆銅基板10a上形成切口13。雷射鑽孔之方向為自所述柔性絕緣層11向所述銅箔層14，且設定雷射能量僅使所述切口13貫通所述柔性絕緣層11。所述切口13之橫截面之形狀為圓形，當然亦可根據需要設計為其他形狀。所述第一銅墊121之數量與所述切口13之數量相同，位置對應。本實施例中，每個基板單元上之切口13之數量為一個，當然，所述切口13之數量亦可視產品之需要增加。
因雷射鑽孔係通過高能量之雷射燒蝕柔性絕緣層11從而形成了切口，柔性絕緣層11之燒蝕會產生一些樹脂之膠渣，此膠渣會影響後續加工之品質，故本技術方案在雷射鑽孔之後需要再對所述切口13進行除膠渣處理，本步驟中通過等離子體處理除去雷射鑽孔形成之膠渣。
接著，請參閱圖5及圖1，採用卷對卷生產工藝將所述銅箔層14製作形成多個導電線路圖形12，從而形成一個卷帶式之柔性單面線路板10b。所述卷帶式之柔性單面線路板10b包括多個線路板單元，每個線路板單元均由一個基板單元製成，且均包括一個導電線路圖形12、對應於該導電線路圖形12之部分柔性絕緣層11，且每個線路板單元均具有至少一個切口13。
本實施例中，採用卷對卷影像轉移工藝及卷對卷蝕刻工藝將所述銅箔層14製作形成多個導電線路圖形12。以下以採用乾膜進行卷對卷影像轉移製作導電線路圖形12為例說明，製作形成導電線路圖形12之步驟可包括：
首先，對所述銅箔層14及所述柔性絕緣層11之表面進行卷對卷表面微蝕處理，以去除所述銅箔層14及所述柔性絕緣層11表面之污漬、油脂等，並使所述銅箔層14之表面輕微腐蝕以具有一定之粗糙度，以有利於提高所述銅箔層14與下述步驟中之乾膜之間之結合力，防止銅箔層14與乾膜之間有氣泡、雜質之出現，進一步提高下一步中乾膜顯影之解析度。當然，亦可採用其他表面處理方式如等離子體處理等對所述銅箔層14及所述柔性絕緣層11進行表面處理。
其次，請參閱圖5，通過卷對卷工藝在所述銅箔層14上壓合一第一乾膜113，及在所述柔性絕緣層11之第二表面112上壓合一第二乾膜114。
通常，在單層之覆銅板上形成線路時，只需要在覆銅板之銅箔層面壓合乾膜，但因本實施例中所述柔性絕緣層11上開設有所述切口13，如果不在所述柔性絕緣層11之第二表面112上覆蓋一第二乾膜114，則後續步驟中之蝕刻藥水會進入所述切口13內，從而腐蝕裸露之第一銅墊121。當然，亦可在所述柔性絕緣層11上覆蓋低黏黏性之覆蓋膜、膠帶等遮擋物或者僅在所述切口13之開口上及其周圍之柔性絕緣層11上覆蓋乾膜或覆蓋膜，以阻擋藥水之進入。
再次，通過卷對卷曝光、顯影、蝕刻以及剝膜工藝將所述銅箔層14製作形成導電線路圖形12，形成卷帶式之柔性單面線路板10b。
本實施例對所述銅箔層14上之第一乾膜113進行選擇性曝光，對所述第二表面112上之第二乾膜114進行整面曝光。所述銅箔層14上之第一乾膜113經過曝光顯影後形成圖案化之乾膜層，使得銅箔層14需要蝕刻去除之部分露出第一乾膜113，而銅箔層14需要形成線路之部分仍被第一乾膜113覆蓋。利用銅蝕刻液進行蝕刻，以去除露出第一乾膜113之銅箔層14，從而使得銅箔層14被圖案化之乾膜覆蓋之部分形成導電線路圖形12，其中，所述導電線路圖形12覆蓋所述切口13，由多個切口13從所述柔性絕緣層側裸露出來之所述部分導電線路圖形12構成多個第一銅墊121，每個導電線路圖形均包括至少一個第一銅墊121，亦即保留所述第一銅墊121。剝膜即乾膜去除，係指將覆蓋於導電線路圖形12上之第一乾膜113以及所述第二表面112上之第二乾膜114去除，使導電線路圖形12及第二表面112完全露出。
當然，亦可通過塗佈濕膜之工藝將所述銅箔層14製作形成導電線路圖形12。另，將所述銅箔層14製作形成導電線路圖形12之後，還可包括卷對卷沖孔工藝，以形成多個工具孔（圖未示），所述工具孔貫通所述柔性絕緣層11及所述導電線路圖形12。所述工具孔用於後續步驟中線路板之定位等。
最後，沿每個線路板單元之邊界切割所述卷帶式之柔性單面線路板10b，以獲得相互分離之多個片狀之線路板單元，即，多個片狀之柔性單面線路板10。具體的，可採用雷射、銑刀等工具沿每相鄰兩個線路板單元之邊界切割所述卷帶式之柔性單面線路板10b，以獲得相互分離之多個線路板單元，即，多個片狀之柔性單面線路板10。每個片狀之柔性單面線路板10均包括依次疊合之一個導電線路圖形12、部分柔性絕緣層11，且每個片狀之柔性單面線路板10均具有至少一個切口13。
第二步，請參閱圖6，在片狀之柔性單面線路板10之所述導電線路圖形12之表面部分區域以及導電線路圖形12之間隙形成防焊層15，使所述導電線路圖形12上未被覆蓋防焊層15之部位分別形成第二銅墊16及第三銅墊17，其中，所述第二銅墊16形成於線路板成品邊緣，所述第三銅墊17形成於線路板成品之中間區域。
本實施例中，使用液態感光防焊油墨製作防焊層，其步驟為：在所述導電線路圖形12表面以及導電線路圖形12之間隙印刷液態感光防焊油墨；預烘烤使所述液態感光防焊油墨表面預固化；通過選擇性UV曝光使所述液態感光防焊油墨部分區域發生交聯反應；通過顯影流程將所述液態感光防焊油墨之未發生交聯反應之區域去除；最後，加熱固化所述液態感光防焊油墨，從而在所述導電線路圖形12之部分區域以及導電線路圖形12之間隙形成防焊層15，所述導電線路圖形12未被覆蓋防焊層15之部位為防焊層開口區，所述防焊開口區處之銅層裸露，所述防焊開口區可位於線路板成品之邊緣，亦可位於線路板成品之中間區域，定義線路板成品邊緣之防焊開口區之銅層為第二銅墊16，定義線路板成品之中間區域之防焊開口區之銅層為第三銅墊17。其中，所述第二銅墊16及第三銅墊17之數量均可為一個或多個，本實施例以一個為例進行說明。
所述液態感光防焊油墨優選為軟板專用之具有耐撓折性能之液態感光防焊油墨，以防所述防焊層15在以下之製作流程中以及使用中發生斷裂。當然，亦可使用具有耐撓折性能之熱固性油墨形成所述防焊層15，此時不需要曝光顯影，只需要使用有圖案之網版在所述導電線路圖形12之部分區域以及導電線路圖形12之間隙印刷所述熱固性油墨，在需要防焊層開口之部位通過網版遮蔽使熱固性油墨不能印刷到所述第二銅墊16及所述第三銅墊17上即可，之後加熱固化所述熱固性油墨即可形成所述防焊層15。
第三步，請參閱圖7-9，在所述第二銅墊16及所述第三銅墊17上鍍金，從而在所述第二銅墊16及所述第三銅墊17上分別形成第一金墊161及第二金墊171。
首先，請參閱圖7，在所述柔性絕緣層11之第二表面112、所述切口13之內壁上以及所述第一銅墊121上通過濺鍍形成一層連續之薄銅層18。所述薄銅層18位於所述第一銅墊121上之部分與所述第一銅墊121緊密結合，從而使所述薄銅層18與所述導電線路圖形12相導通。所述薄銅層18與所述導電線路圖形12相導通之作用為在後續步驟中進行電鍍金時形成通路。
當然，所述薄銅層18亦可通過化學鍍銅等方式形成。
其次，請參閱圖8，在所述薄銅層18上壓合第三乾膜115，對所述第三乾膜115整面曝光使所述第三乾膜115發生交聯聚合。
在所述薄銅層18上覆蓋第三乾膜115之作用係為保護所述薄銅層18，以防止在所述薄銅層18被鍍金藥水侵蝕、污染以及防止所述薄銅層18上鍍上金。對所述第三乾膜115整面曝光之原因係未發生交聯聚合之乾膜不能抵禦藥水之侵蝕，發生交聯聚合後之第三乾膜115才能抵禦藥水侵蝕。當然，如果需要在所述薄銅層18之部分區域上亦形成金層，則可對所述第三乾膜115進行選擇性之曝光以及顯影；另，亦可在所述薄銅層18上覆蓋防鍍膜、防鍍膠帶或印刷可剝藍膠等，以替代所述第三乾膜115。
再次，請參閱圖9，在所述第二銅墊16及第三銅墊17上分別形成第一金墊161及第二金墊171，並去除所述第三乾膜115及所述薄銅層18。
本實施例中，形成所述第一金墊161及第二金墊171之方式為電鍍金。所述第一金墊161及第二金墊171均與所述第二銅墊16相電導通。所述第一金墊161位於線路板成品之邊緣，可通過插接與電路板電連接即用作金手指，或通過導電材料與零件或其他電路板相電連接即用作普通金墊，所述第二金墊171位於線路板成品之中間區域，可通過導電材料與零件或其他電路板相電連接。電鍍金之作用為保護所述第二銅墊16及第三銅墊17以防止其氧化。當然，亦可在所述第二銅墊16及第三銅墊17上分別形成銀墊等，亦可在所述第三銅墊17上形成錫墊等導電材料。
在形成所述第一金墊161及第二金墊171後，通過剝膜將所述薄銅層18上之第三乾膜115去除，之後再通過蝕刻去除所述薄銅層18，從而使所述柔性絕緣層11之第二表面112露出。通過蝕刻液去除所述薄銅層18時，基板在蝕刻液中不能停留太長時間，以防止所述第一銅墊121被侵蝕。
第四步，請參閱圖10，在所述切口13內填充導電材料131，使所述導電材料131充滿所述切口13，從而形成單層之柔性封裝基板20。
其中，所述導電材料131與所述銅箔層14緊密結合，且與所述柔性絕緣層11之第二表面112相齊平。所述導電材料之材質可為通過電鍍形成之電鍍銅、電鍍銀等，亦可為通過印刷導電金屬膏形成之導電材料如導電銅膏、導電銀膏等。
第五步，請參閱圖11，在所述柔性絕緣層11之第二表面112上背襯一支撐板19，從而形成具有背襯之柔性封裝基板21。
所述支撐板19包括一承載板191及黏結於所述承載板191上之膠黏層192。所述支撐板19之膠黏層192黏結於所述柔性絕緣層11之第二表面112上。所述支撐板19之作用係向所述柔性封裝基板20提供支撐，以利於後續之加工。
所述支撐板19之厚度可根據產品之需要選用，如果形成之所述柔性封裝基板20較薄，則可背襯較厚之支撐板19，如果形成之所述柔性封裝基板20厚度較厚，則可背襯較薄之支撐板19，亦可不背襯支撐板19。所述承載板191之材質可為包含增強材料之環氧樹脂板、純環氧樹脂板、酚醛樹脂板或金屬板等，當然不限於上述材料，一般具有支撐作用之材料均可用於所述承載板191。另，支撐板19在以後進行封裝元件時需要去除，以便於所述第一銅墊121與元件連接。
本技術方案通過卷對卷加工裝置對卷帶狀之柔性單面覆銅基板10a進行雷射切口、形成線路等操作，形成卷帶狀之柔性線路板，之後再將卷帶狀之柔性線路板切割成片狀之柔性線路板，再對所述片狀之柔性線路板進行防焊層15和金墊之製作，形成所述柔性封裝基板20及具有背襯之柔性封裝基板21，從而可提升產品之製作效率。
請參閱圖11，本技術方案第二實施例提供之柔性封裝基板20包括一柔性絕緣層11、一導電線路圖形12及一防焊層15及一支撐板19。
所述柔性絕緣層11包括相對之第一表面111及第二表面112。所述柔性絕緣層11之材質為聚醯亞胺。所述柔性絕緣層11上形成有一個貫通所述第一表面111及第二表面112之切口13。所述切口13內填充有導電材料131。所述導電材料131充滿所述切口13。所述導電材料131與所述銅箔層14緊密結合，且與所述柔性絕緣層11之第二表面112相齊平。
所述導電線路圖形12覆蓋於所述柔性絕緣層11之第一表面111上，且所述導電線路圖形12覆蓋所述切口13。由所述切口13從所述柔性絕緣層11側裸露出來之所述部分導電線路圖形12構成至少一個第一銅墊121。
所述防焊層15覆蓋於部分所述導電線路圖形12以及所述導電線路圖形12之間隙。所述導電線路圖形12沒有被防焊層15覆蓋之位置形成一第二銅墊16及一第三銅墊17。所述第二銅墊16位於所述柔性封裝基板20之邊緣，其上覆蓋有一金層，形成第一金墊161。所述第一金墊161與所述第二銅墊16相電導通。所述第三銅墊17位於所述柔性封裝基板20之中間區域，其上覆蓋有一第二金墊171。所述第二金墊171亦與所述第二銅墊16相電導通。
當然，所述切口13之數量亦可為多個，所述第一銅墊121、第二銅墊16及第三銅墊17之數量亦可為多個，所述第一銅墊121之數量與所述切口13之數量相同，且位置一一對應。
當然，亦可在所述柔性絕緣層11之第二表面112上背襯一支撐板19，從而形成具有背襯之柔性封裝基板21。
其中，所述具有背襯之柔性封裝基板21包括所述柔性封裝基板20以及覆蓋於所述柔性封裝基板20之柔性絕緣層11之第二表面112上之支撐板19。所述支撐板19包括一承載板191及黏結於所述承載板191上之膠黏層192，所述支撐板19之膠黏層192黏結於所述柔性絕緣層11之第二表面112。
請參閱圖12，本技術方案第三實施例提供之封裝結構22包括一柔性絕緣層11、一導電線路圖形12及一防焊層15。
本實施例之封裝結構22係將第二實施例柔性封裝基板20進一步製作而成之。
所述柔性絕緣層11包括相對之第一表面111及第二表面112，所述柔性絕緣層11之材質為聚醯亞胺。所述柔性絕緣層11上形成有一個貫通所述第一表面111及第二表面112之切口13。
所述導電線路圖形12覆蓋於所述柔性絕緣層11之第一表面111上，且所述導電線路圖形12覆蓋所述切口13。由所述切口13從所述柔性絕緣層11側裸露出來之所述部分導電線路圖形12構成至少一個第一銅墊121。
所述切口13內填充有導電材料131。所述導電材料131充滿所述切口13。所述導電材料131與所述第一銅墊121緊密結合，且與所述柔性絕緣層11之第二表面112相齊平。所述導電材料131於所述第二表面112相齊平之表面形成有一導電金屬墊132。所述導電金屬墊132上設置有一積體電路（Integrated Circuit, IC）元件133。所述IC元件133之引腳134與所述導電金屬墊132電導通。其中，所述導電金屬墊132可為錫墊或錫鉛合金等導電性能較好且熔點較低之金屬墊，以利於搭接IC元件133。當然，所述IC元件133亦可為其他電子零件。
所述防焊層15覆蓋於部分所述導電線路圖形12以及所述導電線路圖形12之間隙。所述導電線路圖形12沒有被防焊層15覆蓋之位置形成一第二銅墊16及一第三銅墊17。所述第二銅墊16位於所述柔性封裝基板20之邊緣，其表面覆蓋有一金層，形成第一金墊161。所述第一金墊161與所述第二銅墊16相電導通。所述第三銅墊17位於所述柔性封裝基板20之中間區域，其表面亦覆蓋有一金層，形成第二金墊171。所述第二金墊171亦與所述第二銅墊16相電導通。本實施例中，所述第一金墊161通過一錫球235與與一線路板23相連接並相電導通。具體為：所述線路板23包括一絕緣基底231及一導電線路層232;所述導電線路層232表面形成有圖案化之覆蓋膜層233;所述導電線路層232從所述覆蓋膜層233露出之部位形成第三金墊234，所述第三金墊234通過一錫球235與所述第一金墊161相連接並相電導通。其中，線路板23可為柔性線路板或硬性線路板，所述覆蓋膜層233可為防焊層或樹脂材質之膜層等，所述錫球235為錫膏固化形成，其亦可為其他導電材料如銀膏等。當然，所述第一金墊161還可與一零件相電連接或通過插接與線路板相電導通，所述第二金墊171亦可與零件或線路板相電導通。
本技術方案之柔性封裝基板20、具有背襯之柔性封裝基板21及封裝結構22所使用之絕緣材料為聚醯亞胺等柔性材料，其可做的較薄；另，本技術方案之柔性封裝基板20之導電線路圖形12為單層，整體厚度較薄，製作方法較簡單，可降低製造成本，符合市場產品輕薄化和低成本之需求。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．片狀之柔性單面線路板
11．．．柔性絕緣層
12．．．導電線路圖形
111．．．第一表面
112．．．第二表面
13．．．切口
121．．．第一銅墊
10b．．．卷帶式之柔性單面線路板
10a．．．柔性單面覆銅基板
40．．．卷輪
30．．．加工裝置
14．．．銅箔層
113．．．第一乾膜
114．．．第二乾膜
15．．．防焊層
16．．．第二銅墊
17．．．第三銅墊
161．．．第一金墊
171．．．第二金墊
18．．．薄銅層
115．．．第三乾膜
131．．．導電材料
20．．．柔性封裝基板
19．．．支撐板
191．．．承載板
192．．．膠黏層
21．．．具有背襯之柔性封裝基板
22．．．封裝結構
132．．．導電金屬墊
133．．．IC元件
134．．．引腳
23．．．線路板
231．．．絕緣基底
232．．．導電線路層
233．．．覆蓋膜層
234．．．第三金墊
235．．．錫球
圖1係本技術方案實施例提供之片狀之柔性單面線路板之剖面示意圖，所述柔性雙面線路板包括依次疊合之柔性絕緣層及導電線路圖形。
圖2係本技術方案實施例提供之卷帶式之柔性單面線路板之形成方法示意圖。
圖3係本技術方案實施例提供之柔性單面覆銅基板之剖面示意圖。
圖4係本技術方案實施例提供之在圖3中之柔性單面覆銅基板上形成多個切口後之剖面示意圖。
圖5係本技術方案實施例提供之將圖4之銅箔層及柔性絕緣層上覆蓋乾膜之剖面示意圖。
圖6係本技術方案實施例提供之在圖1之片狀之柔性單面線路板上形成防焊層之剖面示意圖。
圖7係本技術方案實施例提供之在圖6之柔性單面線路板之柔性絕緣層上形成薄銅層之剖面示意圖。
圖8係本技術方案實施例提供之將圖7之柔性單面線路板薄銅層上壓合乾膜後之剖面示意圖。
圖9係本技術方案實施例提供之在圖8之柔性單面線路板上形成第一金墊及第二金墊並去除所述薄銅層上之乾膜及去除所述薄銅層後之剖面示意圖。
圖10係本技術方案實施例提供之在圖9之柔性單面線路板之切口內填充導電材料從而形成柔性封裝基板後之剖面示意圖。
圖11係本技術方案實施例提供之在圖10之柔性封裝基板之柔性絕緣層之第二表面上背襯支撐板後之剖面示意圖。
圖12係本技術方案實施例提供之封裝結構之剖面示意圖。
11．．．柔性絕緣層
12．．．導電線路圖形
112．．．第二表面
121．．．第一銅墊
15．．．防焊層
16．．．第二銅墊
17．．．第三銅墊
161．．．第一金墊
171．．．第二金墊
131．．．導電材料
20．．．柔性封裝基板

Claims (11)

  1. 一種封裝基板之製作方法，包括步驟：
    提供一個卷帶式之柔性單面覆銅基板，所述卷帶式之柔性單面覆銅基板包括一柔性絕緣層以及一銅箔層，所述柔性絕緣層包括相對之第一表面及第二表面，所述銅箔層覆蓋於所述柔性絕緣層之第一表面；
    通過卷對卷工藝在所述卷帶式之柔性單面覆銅基板上形成多個切口，所述多個切口貫通所述柔性絕緣層之第一表面及第二表面；
    通過卷對卷工藝將所述銅箔層製作形成多個導電線路圖形，從而將卷帶式之柔性單面覆銅基板製成卷帶式之柔性單面線路板，其中，每個切口均被導電線路圖形所覆蓋，由多個切口從所述柔性絕緣層側裸露出來之所述部分導電線路圖形構成多個第一銅墊，每個導電線路圖形均包括至少一個第一銅墊；
    切割所述卷帶式之柔性單面線路板，以獲得多個片狀之柔性單面線路板，每個片狀之柔性單面線路板均包括一個導電線路圖形及其對應之部分柔性絕緣層；以及
    在每個片狀之柔性單面線路板之所述導電線路圖形之表面部分區域以及導電線路圖形之間隙形成防焊層，使所述導電線路圖形上未覆蓋防焊層之部位構成至少一個第二銅墊及至少一個第三銅墊，從而形成封裝基板，所述第二銅墊位於所述封裝基板之邊緣，所述第三銅墊位於所述封裝基板之中間區域。
  2. 如請求項1所述之封裝基板之製作方法，其中，將所述銅箔層製作形成多個導電線路圖形之方法包括步驟：
    在所述銅箔層上壓合第一乾膜及所述柔性絕緣層之第二表面上壓合第二乾膜；
    對所述第一乾膜進行選擇性曝光，對所述第二乾膜進行整面曝光，經過顯影後，蝕刻所述銅箔層以形成多個導電線路圖形；以及
    剝除所述第一乾膜及第二乾膜，以使多個導電線路圖形及所述柔性絕緣層之第二表面完全露出。
  3. 如請求項1所述之封裝基板之製作方法，其中，在形成所述第二銅墊及第三銅墊之後，所述封裝基板之製作方法還包括步驟：
    在所述柔性絕緣層之第二表面、所述切口之內壁以及所述第一銅墊上形成一層連續之薄銅層；
    在所述薄銅層上壓合第三乾膜，並對所述第三乾膜整面曝光使所述第三乾膜發生交聯聚合；
    在所述第二銅墊及第三銅墊上電鍍金，在所述第二銅墊表面形成第一金墊及在所述第三銅墊表面形成第二金墊；以及
    去除所述第三乾膜及所述薄銅層。
  4. 如請求項1所述之封裝基板之製作方法，其中，在形成防焊層之後還在所述切口內填充導電材料，所述導電材料充滿所述切口，所述導電材料與所述第一銅墊緊密結合，且與所述柔性絕緣層之第二表面相齊平。
  5. 如請求項1所述之封裝基板之製作方法，其中，在形成防焊層之後，所述封裝基板之製作方法還包括在所述柔性絕緣層之第二表面上背襯支撐板之步驟，所述支撐板包括一承載板及黏結於所述承載板上之膠黏層，所述支撐板之黏膠層黏結於所述柔性絕緣層之第二表面上。
  6. 如請求項1所述之封裝基板之製作方法，其中，所述卷帶式之柔性單面線路板包括多個沿其長度方向依次連接之線路板單元，沿每個線路板單元之邊界切割所述卷帶式之柔性單面線路板，以獲得多個片狀之柔性單面線路板。
  7. 一種封裝基板，其通過如請求項1所述之封裝基板之製作方法製作而成，所述封裝基板包括柔性絕緣層、導電線路圖形以及防焊層，所述柔性絕緣層包括相對之第一表面及第二表面，所述導電線路圖形形成於所述絕緣層之第一表面上，所述柔性絕緣層具有至少一個貫通所述第一表面及第二表面之切口，所述導電線路圖形覆蓋所述至少一個切口，由所述至少一個切口從所述柔性絕緣層側裸露出來之所述部分導電線路圖形構成至少一個第一銅墊，所述防焊層覆蓋導電線路圖形之部分區域以及導電線路圖形之間隙，所述導電線路圖形上未覆蓋防焊層之部位構成至少一個第二銅墊及至少一個第三銅墊，所述第二銅墊位於所述封裝基板之邊緣，所述第三銅墊位於所述封裝基板之中間區域。
  8. 如請求項7所述之封裝基板，其中，所述切口內填充滿導電材料，所述導電材料與所述第一銅墊緊密結合，且與所述柔性絕緣層之第二表面相齊平。
  9. 如請求項7所述之封裝基板，其中，所述柔性絕緣層之第二表面上背襯有一支撐板，所述支撐板包括一承載板及黏結於所述承載板上之膠黏層，所述支撐板之膠黏層黏結於所述柔性絕緣層之第二表面上。
  10. 一種封裝結構，其包括電子元器件及如請求項8所述之封裝基板，所述電子元器件具有引腳，所述導電材料與第二表面相齊平之表面形成有一導電金屬墊，所述電子元器件之引腳與所述導電金屬墊電連接。
  11. 如請求項10所述之封裝結構，其中，所述第二銅墊表面形成有第一金墊，所述封裝結構還包括一線路板，所述線路板包括一絕緣基底及導電線路層，所述導電線路層與所述第一金墊電連接。
TW101123558A 2012-06-20 2012-06-29 封裝基板、其製作方法及封裝結構 TWI506748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210204790.6A CN103517558B (zh) 2012-06-20 2012-06-20 封装基板制作方法

Publications (2)

Publication Number Publication Date
TW201401464A TW201401464A (zh) 2014-01-01
TWI506748B true TWI506748B (zh) 2015-11-01

Family

ID=49773462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123558A TWI506748B (zh) 2012-06-20 2012-06-29 封裝基板、其製作方法及封裝結構

Country Status (3)

Country Link
US (1) US20130341073A1 (zh)
CN (1) CN103517558B (zh)
TW (1) TWI506748B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105307405A (zh) * 2014-05-29 2016-02-03 景硕科技股份有限公司 利用聚亚酰胺蚀刻的线路板制作方法
KR20170015650A (ko) * 2015-07-29 2017-02-09 주식회사 잉크테크 인쇄회로기판의 제조방법
CN106658965A (zh) * 2015-10-30 2017-05-10 碁鼎科技秦皇岛有限公司 载板及其制作方法
US9872399B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Implementing backdrilling elimination utilizing anti-electroplate coating
US11437333B2 (en) * 2016-12-30 2022-09-06 Texas Instruments Incorporated Packaged semiconductor device with a reflow wall
JP7245071B2 (ja) * 2019-02-21 2023-03-23 株式会社ジェイテクトサーモシステム 基板支持装置
CN111383999B (zh) * 2020-03-24 2022-11-22 青岛歌尔智能传感器有限公司 传感器制作方法和传感器
CN111918490B (zh) * 2020-08-30 2024-05-07 深圳市实锐泰科技有限公司 一种刚挠结合板的制作方法及刚挠结合板
CN114286538B (zh) * 2020-09-28 2024-03-15 鹏鼎控股(深圳)股份有限公司 具有插接手指的多层线路板及其制作方法
CN116867167A (zh) * 2023-06-13 2023-10-10 太仓神连科技有限公司 铝制柔性印刷线路板组件及其制备方法
CN117082728B (zh) * 2023-09-04 2024-03-19 江西省鑫聚能科技有限公司 单面fcob线路载板叠构及制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374974B (en) * 1997-06-03 1999-11-21 Toshiba Corp Method of manufacturing compound wiring substrates, flexible substrates, semiconductor devices and compound wiring substrates
TW548497B (en) * 1999-09-03 2003-08-21 Seiko Epson Corp Flexible wiring board, electro-optical device and electronic equipment
TW200517024A (en) * 2003-11-13 2005-05-16 Nitto Denko Corp Both-sided wiring circuit board
TW200534769A (en) * 2004-04-09 2005-10-16 Dainippon Printing Co Ltd Assembly panel and mounting unit sheet for printed wiring board, rigid flexible board, and method for manufacturing them
TWI304716B (en) * 2005-03-29 2008-12-21 Hitachi Cable Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052787A (en) * 1975-12-18 1977-10-11 Rockwell International Corporation Method of fabricating a beam lead flexible circuit
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5928767A (en) * 1995-06-07 1999-07-27 Dexter Corporation Conductive film composite
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
WO1998056219A1 (fr) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Tableau de connexions imprime a couches multiples et procede de fabrication dudit tableau
CA2306126A1 (en) * 1997-10-15 1999-04-22 Aclara Biosciences, Inc. Laminate microstructure device and method for making same
JP3197540B2 (ja) * 1999-02-05 2001-08-13 ソニーケミカル株式会社 基板素片、及びフレキシブル基板
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
CN1189068C (zh) * 1999-12-14 2005-02-09 松下电器产业株式会社 多层印刷电路板及其制造方法
TWI243008B (en) * 1999-12-22 2005-11-01 Toyo Kohan Co Ltd Multi-layer printed circuit board and its manufacturing method
US6574863B2 (en) * 2001-04-20 2003-06-10 Phoenix Precision Technology Corporation Thin core substrate for fabricating a build-up circuit board
US6921869B2 (en) * 2001-09-26 2005-07-26 Fujikura Ltd. Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
WO2004028794A2 (en) * 2002-09-24 2004-04-08 Schneller, Inc. Dimensionally stable laminate with removable web carrier and method of manufacture
US20040074358A1 (en) * 2002-10-21 2004-04-22 Usun Technology Co., Ltd. Apparatus for processing binding film for manufacturing copper clad laminate board and circuit board
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
JP3972902B2 (ja) * 2003-12-26 2007-09-05 松下電器産業株式会社 回路基板の製造方法および製造装置
JP2005244003A (ja) * 2004-02-27 2005-09-08 Nitto Denko Corp 配線回路基板
TWI236742B (en) * 2004-03-02 2005-07-21 Kingtron Electronics Co Ltd Manufacturing method of film carrier
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
CN100499022C (zh) * 2004-07-09 2009-06-10 株式会社半导体能源研究所 Ic芯片及其制造方法
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
TWI252544B (en) * 2005-02-05 2006-04-01 Phoenix Prec Technology Corp Method for continuously fabricating substrates embedded with semiconductor chips
US7583834B2 (en) * 2005-03-04 2009-09-01 Eastman Kodak Company Laser etched fiducials in roll-roll display
CN1832658A (zh) * 2005-03-10 2006-09-13 3M创新有限公司 一种双层金属的柔性印刷电路板及其制造方法
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
JP4969565B2 (ja) * 2006-03-09 2012-07-04 株式会社 ベアック フレキシブル基板の製造方法及び穿孔装置
MY150055A (en) * 2007-01-16 2013-11-29 Sumitomo Bakelite Co Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate
US20080251184A1 (en) * 2007-04-11 2008-10-16 Li-Hua Wang Accompanying winding spacer and method for manufacturing strip type materials using the same
JP5087372B2 (ja) * 2007-11-19 2012-12-05 日東電工株式会社 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置
US8272123B2 (en) * 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
CN102378501B (zh) * 2010-07-13 2013-06-26 富葵精密组件(深圳)有限公司 电路板制作方法
TW201349976A (zh) * 2012-05-31 2013-12-01 Zhen Ding Technology Co Ltd 多層線路板之製作方法
KR20140057861A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 인쇄회로기판 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374974B (en) * 1997-06-03 1999-11-21 Toshiba Corp Method of manufacturing compound wiring substrates, flexible substrates, semiconductor devices and compound wiring substrates
TW548497B (en) * 1999-09-03 2003-08-21 Seiko Epson Corp Flexible wiring board, electro-optical device and electronic equipment
TW200517024A (en) * 2003-11-13 2005-05-16 Nitto Denko Corp Both-sided wiring circuit board
TW200534769A (en) * 2004-04-09 2005-10-16 Dainippon Printing Co Ltd Assembly panel and mounting unit sheet for printed wiring board, rigid flexible board, and method for manufacturing them
TWI304716B (en) * 2005-03-29 2008-12-21 Hitachi Cable Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor

Also Published As

Publication number Publication date
CN103517558B (zh) 2017-03-22
TW201401464A (zh) 2014-01-01
CN103517558A (zh) 2014-01-15
US20130341073A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
TWI506748B (zh) 封裝基板、其製作方法及封裝結構
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
TWI494034B (zh) Ic載板及其製作方法
US9439282B2 (en) Method for manufacturing printed circuit board
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
KR20120035007A (ko) 인쇄회로기판의 제조방법
CN108811301B (zh) 电路板结构及其制造方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
KR20060026683A (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
JP5302920B2 (ja) 多層配線基板の製造方法
JP2007013048A (ja) 多層配線基板の製造方法
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
KR101222828B1 (ko) 코어리스 기판의 제조방법
JP2005243899A (ja) プリント配線板及びその製造方法
JP2009016518A (ja) 多層配線基板
JP5317491B2 (ja) プリント配線板の製造方法
JP2013115315A (ja) 配線板の製造方法
CN110876239B (zh) 电路板及其制作方法
JP5163292B2 (ja) プリント配線板用金属張基板およびプリント配線板ならびにその製造方法
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWM590841U (zh) 具有填縫層的電路結構
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
KR101231522B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2018182252A (ja) プリント配線板の製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法